JP2000075830A - Scanning driver circuit and image forming device including the circuit - Google Patents
Scanning driver circuit and image forming device including the circuitInfo
- Publication number
- JP2000075830A JP2000075830A JP10240661A JP24066198A JP2000075830A JP 2000075830 A JP2000075830 A JP 2000075830A JP 10240661 A JP10240661 A JP 10240661A JP 24066198 A JP24066198 A JP 24066198A JP 2000075830 A JP2000075830 A JP 2000075830A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- scanning
- circuit
- image
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マトリクス状に配
線された冷陰極素子を有する電子源を駆動する走査ドラ
イバ回路と、前記電子源及び走査ドライバ回路を有する
画像形成装置に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a scan driver circuit for driving an electron source having cold cathode devices wired in a matrix, and an image forming apparatus having the electron source and the scan driver circuit.
【０００２】[0002]
【従来技術】従来から、電子放出素子として熱陰極素子
と冷陰極素子の２種類が知られている。このうち冷陰極
素子では、例えば表面伝導型放出素子や、電界放出型素
子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出
素子（以下ＭＩＭ型と記す）などが知られている。2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among them, as the cold cathode device, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), and the like are known. .
【０００３】表面伝導型放出素子としては、例えば、M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965)や、後述する他の例が知られている。[0003] As a surface conduction type emission element, for example, M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965) and other examples described later.
【０００４】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン(Elinson)等
によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によ
るもの［G. Dittmer：“Thin Solid Films”, 9,317 (1
972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M. Hart
well and C. G. Fonstad：”IEEE Trans. ED Conf.”，
519 (1975)］や、カーボン薄膜によるもの［荒木久
他：真空、第２６巻、第１号、２２（１９８３）］等が
報告されている。The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO2 thin film by Elinson et al., And a device using an Au thin film [G. Dittmer: “Thin Solid Films”, 9,317 (1)
972)] and those based on In2O3 / SnO2 thin films [M. Hart
well and CG Fonstad: "IEEE Trans. ED Conf."
519 (1975)] and those using carbon thin films [Hisashi Araki
Others: Vacuum, Vol. 26, No. 1, 22 (1983)].
【０００５】これらの表面伝導型放出素子の素子構成の
典型的な例として、図２７に前述のM. Hartwellらによ
る素子の平面図を示す。同図において、３００１は基板
で、３００４はスパッタで形成された金属酸化物よりな
る導電性薄膜である。導電性薄膜３００４は図示のよう
にＨ字形の平面形状に形成されている。この導電性薄膜
３００４に、後述の通電フォーミングと呼ばれる通電処
理を施すことにより、電子放出部３００５が形成され
る。図中の間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、
０．１［ｍｍ］に設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。As a typical example of the device configuration of these surface conduction electron-emitting devices, FIG. 27 shows a plan view of the device by M. Hartwell et al. Described above. In the figure, reference numeral 3001 denotes a substrate, and reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by applying an energization process called energization forming to be described later to the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and the width W is
It is set to 0.1 [mm]. In addition, for convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. Not necessarily.
【０００６】M. Hartwellらによる素子をはじめとして
上述の表面伝導型放出素子においては、電子放出を行う
前に導電性薄膜３００４に通電フォーミングと呼ばれる
通電処理を施すことにより電子放出部３００５を形成す
るのが一般的であった。即ち、通電フォーミングとは、
前記導電性薄膜３００４の両端に一定の直流電圧、もし
くは、例えば１Ｖ／分程度の非常にゆっくりとしたレー
トで昇圧する直流電圧を印加して通電し、導電性薄膜３
００４を局所的に破壊もしくは変形もしくは変質せし
め、電気的に高抵抗な状態の電子放出部３００５を形成
することである。尚、局所的に破壊もしくは変形もしく
は変質した導電性薄膜３００４の一部には亀裂が発生す
る。この通電フォーミング後に導電性薄膜３００４に適
宜の電圧を印加した場合には、前記亀裂付近において電
子放出が行われる。In the above-described surface conduction electron-emitting device including the device by M. Hartwell et al., An electron emission portion 3005 is formed by performing an energization process called energization forming on the conductive thin film 3004 before electron emission. Was common. That is, energization forming is
A constant DC voltage or a DC voltage which is boosted at a very slow rate of, for example, about 1 V / min is applied to both ends of the conductive thin film 3004 to conduct electricity.
004 is locally destroyed, deformed, or altered to form an electron emitting portion 3005 in an electrically high-resistance state. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.
【０００７】またＦＥ型の例としては、例えば、W. P.
Dyke & W. W. Dolan，“Field emission”, Advance in
Electron Physics, 8, 89 (1956)や、或は、C. A. Spi
ndt，“Physical properties of thin-film field emis
sion cathodes with molybdenium cones”, J. Appl. P
hys., 47, 5248 (1976)などが知られている。As an example of the FE type, for example, WP
Dyke & WW Dolan, “Field emission”, Advance in
Electron Physics, 8, 89 (1956) or CA Spi
ndt, “Physical properties of thin-film field emis
sion cathodes with molybdenium cones ”, J. Appl. P
hys., 47, 5248 (1976).
【０００８】ＦＥ型の素子構成の典型的な例として、図
２８に前述のC.A. Spindtらによる素子の断面図を示
す。同図において、３０１０は基板で、３０１１は導電
材料よりなるエミッタ配線、３０１２はエミッタコー
ン、３０１３は絶縁層、３０１４はゲート電極である。
この素子は、エミッタコーン３０１２とゲート電極３０
１４の間に適宜の電圧を印加することにより、エミッタ
コーン３０１２の先端部より電界放出を起こさせるもの
である。またＦＥ型の他の素子構成として、前述の図２
８のような積層構造でなく、基板上に基板平面とほぼ平
行にエミッタゲート電極を配置したものもある。[0008] As a typical example of the FE type device configuration, FIG. 28 is a cross-sectional view of the device by CA Spindt et al. Described above. In the figure, 3010 is a substrate, 3011 is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode.
This device comprises an emitter cone 3012 and a gate electrode 30
By applying an appropriate voltage during the period 14, field emission is caused from the tip of the emitter cone 3012. In addition, as another element configuration of the FE type, FIG.
There is also a structure in which an emitter gate electrode is arranged on a substrate almost in parallel with the plane of the substrate, instead of the laminated structure as shown in FIG.
【０００９】また、ＭＩＭ型の例としては、例えば、C.
A. Mead，“Operation of tunnel-emission Devices",
J. Appl. Phys., 32,646 (1961)などが知られている。
このＭＩＭ型の素子構成の典型例を図２９に示す。同図
は断面図であり、３０２０は基板で、３０２１は金属よ
りなる下電極、３０２２は厚さ１００オングストローム
程度の薄い絶縁層、３０２３は厚さ８０〜３００オング
ストローム程度の金属よりなる上電極である。ＭＩＭ型
においては、上電極３０２３と下電極３０２１との間に
適宜の電圧を印加することにより、上電極３０２３の表
面より電子放出を起こさせるものである。Further, examples of the MIM type include, for example, C.I.
A. Mead, “Operation of tunnel-emission Devices”,
J. Appl. Phys., 32,646 (1961) and the like are known.
FIG. 29 shows a typical example of this MIM type element configuration. The figure is a sectional view, in which 3020 is a substrate, 3021 is a lower electrode made of a metal, 3022 is a thin insulating layer having a thickness of about 100 Å, and 3023 is an upper electrode made of a metal having a thickness of about 80 to 300 Å. . In the MIM type, electrons are emitted from the surface of the upper electrode 3023 by applying an appropriate voltage between the upper electrode 3023 and the lower electrode 3021.
【００１０】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
タを必要としない。従って、熱陰極素子よりも構造が単
純であり、微細な素子を作成可能である。また基板上に
は多数の素子を高い密度で配置しても、基板の熱溶融な
どの問題が発生しにくい。また、熱陰極素子がヒータの
加熱により動作するため応答速度が遅いのとは異なり、
冷陰極素子の場合には応答速度が速いという利点もあ
る。このため、冷陰極素子を応用するための研究が盛ん
に行われてきている。The above-described cold cathode device can obtain electrons at a lower temperature than the hot cathode device, and therefore does not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode element, and a fine element can be produced. Further, even if a large number of elements are arranged on the substrate at a high density, problems such as thermal melting of the substrate hardly occur. Also, unlike the response speed is slow because the hot cathode element operates by heating the heater,
In the case of a cold cathode device, there is also an advantage that the response speed is high. For this reason, research for applying the cold cathode device has been actively conducted.
【００１１】例えば、表面伝導型放出素子は、冷陰極素
子の中でも特に構造が単純で製造も容易であることか
ら、大面積に亙り多数の素子を形成できる利点がある。
そこで例えば本願出願人による特開昭６４−３１３３２
号公報において開示されるように、多数の素子を配列し
て駆動するための方法が研究されている。For example, the surface conduction electron-emitting device has the advantage that a large number of devices can be formed over a large area because it has a particularly simple structure and is easy to manufacture among cold cathode devices.
Therefore, for example, Japanese Patent Application Laid-Open No. 64-31332 by the present applicant.
As disclosed in Japanese Patent Application Laid-Open Publication No. H10-157, a method for arranging and driving a large number of elements has been studied.
【００１２】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビーム源、等が研究されている。With respect to applications of the surface conduction electron-emitting device, for example, image forming devices such as image display devices and image recording devices, charged beam sources, and the like have been studied.
【００１３】特に画像表示装置への応用としては、例え
ば本願出願人によるＵＳＰ５，０６６，８８３や特開平
２−２５７５５１号公報や特開平４−２８１３７号公報
において開示されているように、表面伝導型放出素子と
電子ビームの照射により発光する蛍光体とを組み合わせ
て用いた画像表示装置が研究されている。このような表
面伝導型放出素子と蛍光体とを組み合わせて用いた画像
表示装置は、従来の他の方式の画像表示装置よりも優れ
た特性が期待されている。例えば、近年普及してきた液
晶表示装置と比較しても、自発光型であるためバックラ
イトを必要としない点や、視野角が広い点が優れている
と言える。Particularly, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883, JP-A-2-257551 and JP-A-4-28137 by the present applicant, a surface conduction type is disclosed. An image display device using a combination of an emission element and a phosphor that emits light when irradiated with an electron beam has been studied. An image display device using a combination of such a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is excellent in that it is a self-luminous type and does not require a backlight and has a wide viewing angle.
【００１４】また、ＦＥ型を多数個ならべて駆動する方
法は、例えば本出願人によるＵＳＰ４，９０４，８９５
に開示されている。また、ＦＥ型を画像表示装置に応用
した例として、例えば、R. Meyerらにより報告された平
板型表示装置が知られている。[R. Mayer:“Recent Dev
elopment on Microtips Display at LETI”，Tech. Dig
est of 4th Int. Vacuum Micro-electronics Conf.，Na
gahama，pp．6-9(1991)] また、ＭＩＭ型を多数個並べて画像表示装置に応用した
例は、例えば本出願人による特開平３−５５７３８号公
報に開示されている。A method of driving a large number of FE types is disclosed in US Pat. No. 4,904,895 by the present applicant.
Is disclosed. Further, as an example of applying the FE type to an image display device, for example, a flat panel display device reported by R. Meyer et al. Is known. [R. Mayer: “Recent Dev
elopment on Microtips Display at LETI ”, Tech. Dig
est of 4th Int. Vacuum Micro-electronics Conf., Na
gahama, pp. 6-9 (1991)] An example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 3-55738 by the present applicant.
【００１５】[0015]
【発明が解決しようとする課題】このような状況で、本
願発明者らはマルチ電子源について鋭意研究を行なっ
た。図３０は、このようなマルチ電子源の配線の一例を
示す図である。図では、ｍ×ｎ（ｍ＝ｎ＝６）個の冷陰
極素子を二次元的にマトリクス状に配列している。この
課題図１において、４００１は冷陰極素子、４００２，
４００３はそれぞれ行配線、列配線の取出し端子、４０
０４は行配線の配線抵抗、４００５は列配線の配線抵抗
を示している。このような配線法をマトリクス配線法と
呼ぶ。このマトリクス配線法は構造が単純なため、製作
が容易である。Under such circumstances, the inventors of the present application have made intensive studies on a multi-electron source. FIG. 30 is a diagram showing an example of the wiring of such a multi-electron source. In the figure, m × n (m = n = 6) cold cathode elements are two-dimensionally arranged in a matrix. In FIG. 1, reference numeral 4001 denotes a cold cathode element;
Reference numeral 4003 denotes a row wiring and column wiring extraction terminal;
04 indicates the wiring resistance of the row wiring, and 4005 indicates the wiring resistance of the column wiring. Such a wiring method is called a matrix wiring method. The matrix wiring method has a simple structure and is easy to manufacture.
【００１６】このマトリクス配線法によるマルチ電子源
を画像表示装置に応用する場合は、ｍ及びｎの値として
は数百以上が望まれる。そして画像信号に対応した輝度
で表示するために、各冷陰極素子から画像信号に応じた
強度の電子ビームを正確に出力することが必要である。
従来、このようにマトリクス配線された多数の冷陰極素
子を駆動する場合には、画像信号に応じて一行ずつ素子
群を同時に駆動する方法が行なわれている。そして、こ
の駆動する行を水平同期信号に同期して順次切り替えて
全ての行を走査して１画面全体の画像を表示する。この
方法によれば、一素子ずつ順次駆動する方法と比較し
て、各素子に割り当てられる駆動時間がｎ倍長く確保さ
れるため、表示装置の輝度を高くすることができる。When the multi-electron source based on the matrix wiring method is applied to an image display device, it is desired that the values of m and n are several hundreds or more. Then, in order to display at a luminance corresponding to the image signal, it is necessary to accurately output an electron beam having an intensity corresponding to the image signal from each cold cathode element.
Conventionally, when driving a large number of cold-cathode devices arranged in a matrix in this manner, a method of simultaneously driving a group of devices one row at a time in accordance with an image signal has been used. Then, the rows to be driven are sequentially switched in synchronization with the horizontal synchronizing signal, and all the rows are scanned to display an image of one entire screen. According to this method, the driving time assigned to each element is secured n times longer than in the method of sequentially driving the elements one by one, so that the luminance of the display device can be increased.
【００１７】この場合、画像信号に応じて駆動する信号
線（列配線）を変調配線、その取り出し端子を変調信号
端子と呼ぶ。また、順次切り替える信号線を走査配線
（行配線）、その取り出し端子を走査信号端子と呼ぶこ
とにする。In this case, a signal line (column wiring) driven according to an image signal is called a modulation wiring, and a terminal for taking out the signal line is called a modulation signal terminal. In addition, a signal line to be sequentially switched is referred to as a scanning line (row line), and a terminal for taking out the signal line is referred to as a scanning signal terminal.
【００１８】しかしながら、このように行単位で冷陰極
素子を駆動して画像を表示する場合、走査配線を流れる
電流値が増大するため配線抵抗４００４による電圧降下
が大きくなり、これにより１つの走査配線に接続された
輝度ばらつきが生じる欠点があった。However, when an image is displayed by driving the cold cathode elements in units of rows as described above, the current flowing through the scanning wiring increases, so that the voltage drop due to the wiring resistance 4004 increases. However, there is a disadvantage that the brightness variation connected to the device occurs.
【００１９】そのため、図３１に示す様に、行配線の取
り出し端子を両側とし、左右の取り出し端子を同じ走査
信号で駆動することによって、走査配線の電圧降下によ
る輝度ばらつきを減少させることができる。しかしなが
ら、このように走査配線の両側から駆動する場合、２つ
の走査ドライバ基板が必要であった。Therefore, as shown in FIG. 31, by setting the extraction terminals of the row wiring on both sides and driving the left and right extraction terminals with the same scanning signal, it is possible to reduce the luminance variation due to the voltage drop of the scanning wiring. However, when driving from both sides of the scanning wiring in this way, two scanning driver substrates are required.
【００２０】図３２は、表示パネル１０００の走査配線
を両側から駆動する際の構成を示す図で、８０００は走
査ドライバを示し、８００１は走査ドライバ８０００と
表示パネル１０００の走査配線とを接続するためのフレ
キシブルケーブルである。このように同一のプリント基
板で構成された走査ドライバ８０００を使用する場合、
図に示す様に、表示パネル１０００に対して同一の走査
ドライバ基板を用いると、各基板におけるケーブル８０
０１との接続方向が同じであるため、その取付ける向き
が互いに逆になってしまう。これでは、表示パネル１０
００の左側に取付けられた基板８０００では表示パネル
の上側の走査配線から順次走査できるが、右側に取付け
られた基板８０００では、表示パネル１０００の下側の
走査配線から走査が開始されてしまうという問題があ
る。FIG. 32 is a diagram showing a configuration when the scanning lines of the display panel 1000 are driven from both sides. Reference numeral 8000 denotes a scanning driver. Reference numeral 8001 denotes a connection between the scanning driver 8000 and the scanning lines of the display panel 1000. Flexible cable. When using the scan driver 8000 constituted by the same printed circuit board as described above,
As shown in the drawing, when the same scan driver board is used for the display panel 1000, the cable 80 on each board is used.
Since they are connected in the same direction, the mounting directions are opposite to each other. In this case, the display panel 10
On the substrate 8000 mounted on the left side of 00, scanning can be sequentially performed from the upper scanning wiring of the display panel, but on the substrate 8000 mounted on the right side, scanning starts from the lower scanning wiring of the display panel 1000. There is.
【００２１】本発明は上記従来例に鑑みてなされたもの
で、共通の走査ドライバ基板を使用して表示パネルの走
査配線を両側から駆動できるようにした画像形成装置を
提供することを目的とする。The present invention has been made in view of the above-mentioned conventional example, and has as its object to provide an image forming apparatus in which a scanning wiring of a display panel can be driven from both sides by using a common scanning driver substrate. .
【００２２】また本発明の目的は、走査信号の走査方向
を自由に設定できる走査ドライバ回路と、この走査ドラ
イバ回路を備える画像形成装置を提供することにある。It is another object of the present invention to provide a scan driver circuit capable of freely setting a scan direction of a scan signal, and an image forming apparatus including the scan driver circuit.
【００２３】[0023]
【課題を解決するための手段】上記目的を達成するため
に本発明の画像形成装置は以下のような構成を備える。
即ち、冷陰極素子をマトリクス状に配設した電子源と前
記電子源から放出される電子により画像を形成する蛍光
体を備える画像形成用パネルと、画像信号に応じた変調
信号を発生する変調信号発生手段と、前記画像信号に同
期して前記画像形成用パネルの走査配線を両側から駆動
する走査配線駆動手段とを有し、前記走査配線駆動手段
は、走査開始を指示する開始信号を同期信号に同期して
順次シフトするシフト手段と、方向指示信号に応じて前
記シフト手段からの出力信号のシフト方向を切換える切
換手段と、前記切換手段から出力される信号に基づいて
表示パネルの走査配線を駆動する駆動信号を出力するド
ライバ手段とを有することを特徴とする。In order to achieve the above object, an image forming apparatus according to the present invention has the following arrangement.
That is, an image forming panel including an electron source in which cold cathode devices are arranged in a matrix, and a phosphor for forming an image by electrons emitted from the electron source, and a modulation signal for generating a modulation signal corresponding to the image signal Generating means, and scanning wiring driving means for driving the scanning wiring of the image forming panel from both sides in synchronization with the image signal, wherein the scanning wiring driving means transmits a start signal for instructing the start of scanning to a synchronization signal. Shift means for sequentially shifting in synchronism with the switching means, switching means for switching a shift direction of an output signal from the shift means in accordance with a direction instruction signal, and scanning wiring of a display panel based on a signal output from the switching means. And a driver for outputting a driving signal for driving.
【００２４】上記目的を達成するために本発明の走査ド
ライバ回路は以下のような構成を備える。即ち、走査開
始を指示する開始信号を同期信号に同期して順次シフト
するシフト手段と、方向指示信号に応じて前記シフト手
段からの出力信号のシフト方向を切換える切換手段と、
前記切換手段から出力される信号に基づいて表示パネル
の走査配線を駆動する駆動信号を出力するドライバ手段
とを有することを特徴とする。In order to achieve the above object, the scan driver circuit of the present invention has the following configuration. That is, a shift means for sequentially shifting a start signal for instructing the start of scanning in synchronization with a synchronization signal, a switching means for switching a shift direction of an output signal from the shift means in accordance with a direction instruction signal,
And a driver for outputting a drive signal for driving a scanning line of a display panel based on a signal output from the switching unit.
【００２５】[0025]
【発明の実施の形態】本実施の形態の画像表示装置に使
用するマトリクス型の画像表示パネルは、基本的には薄
型の真空容器内に、基板上に多数の電子源、例えば冷陰
極素子をマトリクス状に配列してなるマルチ電子源と、
この電子源からの電子の照射により画像を形成する画像
形成部材とを対向して備えている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A matrix type image display panel used in the image display device of the present embodiment is basically composed of a thin vacuum vessel in which a large number of electron sources, for example, cold cathode devices are mounted on a substrate. A multi-electron source arranged in a matrix,
An image forming member that forms an image by irradiation of electrons from the electron source is provided to face the image forming member.
【００２６】これら冷陰極素子は、例えばフォトリソグ
ラフィー・エッチングのような製造技術を用いれば基板
上に精密に位置決めして形成できるため、微小な間隔で
多数個を配列することが可能である。しかも、従来から
ＣＲＴ等で用いられてきた熱陰極と比較すると、冷陰極
自身やその周辺部が比較的低温状態で駆動できるため、
より微細な配列ピッチのマルチ電子源を容易に実現でき
る。このマトリクス型の表示パネルの構成と製造法につ
いては後述する。These cold cathode devices can be precisely positioned and formed on a substrate by using a manufacturing technique such as photolithography and etching, so that many cold cathode devices can be arranged at minute intervals. Moreover, when compared with the hot cathode conventionally used in CRTs and the like, the cold cathode itself and its peripheral portion can be driven at a relatively low temperature,
A multi-electron source with a finer arrangement pitch can be easily realized. The configuration and manufacturing method of this matrix type display panel will be described later.
【００２７】始めに、本発明の実施の形態の要旨を解り
やすく説明するために、図１をもとに画像表示装置の全
体構成を説明する。First, in order to easily explain the gist of the embodiment of the present invention, the entire configuration of the image display device will be described with reference to FIG.
【００２８】図１は、本発明の実施の形態の画像表示装
置の全体構成を示すブロック図である。FIG. 1 is a block diagram showing an overall configuration of an image display device according to an embodiment of the present invention.
【００２９】図１において、１は薄型の真空容器内で、
基板上に多数の電子源、例えば冷陰極素子をマトリクス
状に配列したマルチ電子源を有するマトリクス型の表示
パネルであり、図示の様に、例えば水平方向に４８０素
子、即ち、１６０画素（（ＲＧＢ）×３）が配置され、
垂直方向に２４０素子が配置されている。本実施の形態
では、４８０素子×２４０素子の表示パネルの例を示す
が、素子数に関しては必要に応じて製品用途等により適
宜決定されるのでこの限りではない。In FIG. 1, 1 is a thin vacuum vessel.
This is a matrix type display panel having a multi-electron source in which a large number of electron sources, for example, cold cathode devices are arranged in a matrix on a substrate. As shown in the drawing, for example, 480 devices in the horizontal direction, that is, 160 pixels ((RGB) ) X 3) are arranged,
240 elements are arranged in the vertical direction. In this embodiment mode, an example of a display panel of 480 elements × 240 elements is shown. However, the number of elements is not limited since it is appropriately determined according to a product application as needed.
【００３０】この表示パネル１の各冷陰極素子は、画像
表示時の色に合わせ、Ｒn,m（ｍ＝１，４，７，…）、
Ｇn,m（ｍ＝２，５，８，…）、Ｂn,m（ｍ＝３，６，
９，…）で示した。但し、ｎ＝１，２，３，…，２４０
である。Each cold cathode element of the display panel 1 has Rn, m (m = 1,4,7,...)
Gn, m (m = 2, 5, 8,...), Bn, m (m = 3, 6,
9, ...). Where n = 1, 2, 3,..., 240
It is.
【００３１】この表示パネル１の蛍光体は、例えばＲＧ
Ｂストライプ配列（図１６（Ｂ））の画素配置をもつ。
２はアナログ−デジタル変換器（Ａ／Ｄコンバータ）
で、不図示のデコーダにより例えばＮＴＳＣ信号からＲ
ＧＢ信号にデコードされたアナログＲＧＢコンポーネン
ト信号を、各々例えば８ビット幅のデジタルＲＧＢ信号
に変換する。３はデータ並び替え部で、Ａ／Ｄコンバー
タ２又はコンピュータ等のデジタルＲＧＢ信号（Ｓ１）
を入力し、表示パネル１の画素配列に合わせデジタルデ
ータを並べ変えて信号（Ｓ２）として出力する。４は輝
度データ変換器で、入力されたデジタルデータ（Ｓ２）
を所望の輝度特性の信号に変換する変換テーブルを有
し、例えばガンマ変換等を行なって、シリアルデータ
（Ｓ３）として出力する。５はシフトレジスタで、輝度
データ変換器４から送られるシリアルデータ（Ｓ３）を
シフトクロック（ＳＣＬＫ）に同期して順次シフト転送
し、表示パネル１のそれぞれの素子に対応した１行分の
デジタルデータ（ＸＤ１〜ＸＤ４８０）を格納する。６
は変調信号発生部で、シフトレジスタ５からのデジタル
データ（ＸＤ１〜ＸＤ４８０）を入力し、ＰＷＭクロッ
ク（ＰＣＬＫ）を基に、その入力したデジタルデータに
対応するパルス幅の信号を出力する。７は変調信号ドラ
イバで、変調信号発生部６から出力されるパルス信号に
応じて、表示パネル１の変調信号線（列配線）を駆動す
る。この駆動信号をＸ１〜Ｘ４８０で示す。The phosphor of the display panel 1 is, for example, RG
It has a pixel arrangement of a B stripe arrangement (FIG. 16B).
2 is an analog-digital converter (A / D converter)
Then, for example, a decoder (not shown) converts the NTSC signal into R
The analog RGB component signals decoded into the GB signals are converted into digital RGB signals each having, for example, an 8-bit width. Reference numeral 3 denotes a data rearranging unit, which is a digital RGB signal (S1) from the A / D converter 2 or a computer.
Is input, and the digital data is rearranged in accordance with the pixel arrangement of the display panel 1 and output as a signal (S2). Reference numeral 4 denotes a luminance data converter, which receives input digital data (S2).
Has a conversion table for converting into a signal having a desired luminance characteristic. For example, the conversion table performs gamma conversion or the like, and outputs the serial data (S3). Reference numeral 5 denotes a shift register which sequentially shifts and transfers serial data (S3) sent from the luminance data converter 4 in synchronization with a shift clock (SCLK), and converts digital data of one row corresponding to each element of the display panel 1 into one. (XD1 to XD480) are stored. 6
Is a modulation signal generation unit that inputs digital data (XD1 to XD480) from the shift register 5 and outputs a signal having a pulse width corresponding to the input digital data based on a PWM clock (PCLK). A modulation signal driver 7 drives a modulation signal line (column wiring) of the display panel 1 according to a pulse signal output from the modulation signal generation unit 6. This drive signal is indicated by X1 to X480.
【００３２】８ａ，８ｂは走査信号ドライバ基板で、そ
の出力は表示パネル１の左右の走査配線（行配線）端子
にそれぞれ接続される。走査信号ドライバ基板８ａと８
ｂは共に同一の回路構成、実装形態からなる。８１ａ，
８１ｂは走査信号発生部で、タイミング制御部９から出
力される水平走査同期信号（ＨＤ）をシフトクロックと
し、走査方向を設定する信号（Ｌ／Ｒ）のロジックレベ
ルに従って走査方向を決定し、入力画像の走査線に対応
する表示パネル１の走査配線を順次駆動するためのデー
タを生成する。８２ａ，８２ｂは走査ドライバで、表示
パネル１の走査配線を走査信号発生部８１ａ，８１ｂの
出力に従って順次駆動する。８３ａ，８３ｂはコネクタ
で、水平走査同期信号（ＨＤ）、走査方向を設定する信
号（Ｌ／Ｒ）、走査開始時刻を決める信号（ＹＳＴ）が
入力される。Reference numerals 8a and 8b denote scanning signal driver boards whose outputs are connected to left and right scanning wiring (row wiring) terminals of the display panel 1, respectively. Scan signal driver boards 8a and 8
b both have the same circuit configuration and mounting form. 81a,
Reference numeral 81b denotes a scanning signal generation unit which uses the horizontal scanning synchronization signal (HD) output from the timing control unit 9 as a shift clock, determines the scanning direction according to the logic level of a signal (L / R) for setting the scanning direction, and inputs the signal. Data for sequentially driving the scanning lines of the display panel 1 corresponding to the scanning lines of the image is generated. Reference numerals 82a and 82b denote scanning drivers for sequentially driving the scanning lines of the display panel 1 in accordance with the outputs of the scanning signal generators 81a and 81b. Reference numerals 83a and 83b denote connectors for inputting a horizontal scanning synchronizing signal (HD), a signal (L / R) for setting a scanning direction, and a signal (YST) for determining a scanning start time.
【００３３】９はタイミング制御部で、入力する画像信
号の同期クロック（ＤＣＬＫ）及びその同期信号（ｓｙ
ｎｃ）を基に各種タイミングの制御信号を生成し、それ
らを各機能ブロックに供給している。Reference numeral 9 denotes a timing control unit, which is a synchronous clock (DCLK) of an input image signal and a synchronous signal (sy) thereof.
nc), control signals of various timings are generated and supplied to each functional block.
【００３４】図２は、変調信号発生部６の１つの信号発
生部の回路構成を示すブロック図である。FIG. 2 is a block diagram showing a circuit configuration of one signal generator of the modulation signal generator 6. As shown in FIG.
【００３５】図２において、６０はダウンカウンタで、
シフトレジスタ５からの出力である例えば８ビットのデ
ジタルデータ（ＸＤ１〜ＸＤ４８０）の１つをロード信
号（Ｌｄ）のタイミングでロードし、ＰＷＭクロック
（ＰＣＬＫ）に同期してカウントダウンする。そして例
えば、ダウンカウンタ６０のロードされた値に相当する
数だけカウントダウンした後ロウレベルになるボロー出
力をパルス幅変調出力とする。即ち、「ロードされたデ
ータ（設定値）」×「クロック（ＰＣＬＫ）周期」で決
まるパルス幅の信号を出力する。In FIG. 2, reference numeral 60 denotes a down counter.
One of 8-bit digital data (XD1 to XD480) output from the shift register 5, for example, is loaded at the timing of the load signal (Ld), and counts down in synchronization with the PWM clock (PCLK). Then, for example, a borrow output which becomes a low level after being counted down by a number corresponding to the value loaded by the down counter 60 is set as a pulse width modulation output. That is, a signal having a pulse width determined by “loaded data (set value)” × “clock (PCLK) cycle” is output.
【００３６】図３は、この変調信号発生部のダウンカウ
ンタ６０の動作を示すタイミング図である。FIG. 3 is a timing chart showing the operation of the down counter 60 of the modulation signal generator.
【００３７】次に図１の回路の動作を詳しく説明する。Next, the operation of the circuit of FIG. 1 will be described in detail.
【００３８】図１において、不図示のデコーダにより、
例えばＮＴＳＣ信号からＲＧＢ信号にデコーダされたア
ナログＲＧＢ信号を、Ａ／Ｄコンバータ２により、それ
ぞれ例えば８ビットのデジタルＲＧＢ信号に変換する。
データ並び替え部３は、Ａ／Ｄコンバータ２からのデジ
タルデータ（Ｓ１）、或はコンピュータ等からのデジタ
ルＲＧＢ信号（Ｓ１）を入力する。この際、１走査ライ
ン（１Ｈ）のデジタルデータ数は、表示パネル１の変調
信号線側の画素数とすると処理が簡単になる。本実施の
形態の場合、表示パネル１の変調信号線側の画素数は
“１６０”としている。Ａ／Ｄコンバータ２又はコンピ
ュータ等からのデジタルＲＧＢ信号（Ｓ１）は、不図示
のデータサンプリングクロック（ＤＣＬＫ）に同期して
データ並び替え部３に入力される。In FIG. 1, a decoder (not shown)
For example, the A / D converter 2 converts an analog RGB signal decoded from an NTSC signal into an RGB signal into, for example, an 8-bit digital RGB signal.
The data rearranging unit 3 inputs digital data (S1) from the A / D converter 2 or digital RGB signals (S1) from a computer or the like. At this time, if the number of digital data in one scanning line (1H) is the number of pixels on the modulation signal line side of the display panel 1, the processing is simplified. In the case of the present embodiment, the number of pixels on the modulation signal line side of the display panel 1 is “160”. A digital RGB signal (S1) from the A / D converter 2 or a computer or the like is input to the data rearranging unit 3 in synchronization with a data sampling clock (DCLK) (not shown).
【００３９】データ並び替え部３は、ＲＧＢパラレル信
号のサンプリングクロック（ＤＣＬＫ）の３倍の周波数
のクロックである不図示のシフトクロック（ＳＣＬＫ）
のタイミングで入力信号（Ｓ１）を並び替え、表示パネ
ル１のＲＧＢ画素配列に従って順次出力する。データ並
び替え部３からの出力信号（Ｓ２）は輝度データ変換器
４に入力される。輝度データ変換器４は、予め所望のデ
ータが記憶されている不図示の変換テーブル（ＲＯＭ）
を用いて、データ並び替え部３の出力信号（Ｓ２）を、
例えばＣＲＴのガンマ特性等の輝度特性に変換して出力
信号（Ｓ３）として出力する。The data rearranging section 3 is a shift clock (SCLK) (not shown) which is a clock having a frequency three times the sampling clock (DCLK) of the RGB parallel signal.
The input signals (S1) are rearranged at the timing of (1), and are sequentially output according to the RGB pixel arrangement of the display panel 1. The output signal (S2) from the data rearranging unit 3 is input to the luminance data converter 4. The brightness data converter 4 includes a conversion table (ROM) (not shown) in which desired data is stored in advance.
Is used to convert the output signal (S2) of the data rearranging unit 3 into
For example, it is converted into a luminance characteristic such as a gamma characteristic of a CRT and output as an output signal (S3).
【００４０】この輝度データ変換器４のシリアル出力
（Ｓ３）はシフトクロック（ＳＣＬＫ）に同期して順次
シフトレジスタ５に送られ、シフトレジスタ５には、表
示パネル１の１行の各素子に対応したデジタルデータ
（ＸＤ１〜ＸＤ４８０）が保持される。こうして、それ
ぞれ例えば８ビットのデジタルデータ（ＸＤ１〜ＸＤ４
８０）が変調信号発生部６に入力される。前述したよう
に、変調信号発生部６は、各素子毎にデジタルデータ
（ＸＤ１〜ＸＤ４８０、「設定値」）とＰＷＭクロック
（ＰＣＬＫ）に応じたパルス幅の信号を出力する。The serial output (S 3) of the luminance data converter 4 is sequentially sent to the shift register 5 in synchronization with the shift clock (SCLK), and the shift register 5 corresponds to each element of one row of the display panel 1. Digital data (XD1 to XD480). Thus, for example, each of the 8-bit digital data (XD1 to XD4)
80) is input to the modulation signal generator 6. As described above, the modulation signal generator 6 outputs digital data (XD1 to XD480, “set value”) and a signal having a pulse width corresponding to the PWM clock (PCLK) for each element.
【００４１】本実施の形態では、ＮＴＳＣ信号を２４０
本の走査ラインの表示パネル１で表示させるために、イ
ンターレースされている有効走査線の４８５本の内、４
８０本分の画像信号をフィールド毎に表示パネル１に出
力して表示した。即ち、この表示パネル１では、ＮＴＳ
Ｃ信号の１フィールドを１フレームとして扱うように、
表示パネル１をフレーム周波数６０Ｈｚ、走査ライン２
４０本の画像信号により駆動するようにした。この時、
１走査ラインの表示に要する時間は、ＮＴＳＣ信号では
略６３．５μ秒であり、その時間内の約５６．５μ秒を
駆動パルス（Ｘ１〜Ｘ４８０）の最大パルス幅と決め
た。またＰＷＭクロック（ＰＣＬＫ）の周波数は、デジ
タルデータ（「設定値」）を８ビットに選んだので、２
５６個の時に約５６．５μ秒となるような値に選んだ。
即ち、１パルスのパルス幅が約２２０ｎ秒のクロック、
約４．５ＭＨｚの周波数のクロックをＰＷＭクロック
（ＰＣＬＫ）とした。この関係を図４に示す。In this embodiment, the NTSC signal is
Of the 485 effective scanning lines interlaced, 4
80 image signals were output to the display panel 1 for each field and displayed. That is, in this display panel 1, NTS
To treat one field of the C signal as one frame,
The display panel 1 has a frame frequency of 60 Hz and a scanning line 2
It is driven by 40 image signals. At this time,
The time required to display one scan line is about 63.5 μsec for the NTSC signal, and about 56.5 μsec within that time is determined as the maximum pulse width of the drive pulse (X1 to X480). The frequency of the PWM clock (PCLK) is set to 2 bits because the digital data (“set value”) is selected to be 8 bits.
The value was selected so as to be about 56.5 μsec when there were 56 pieces.
That is, a clock having a pulse width of about 220 ns for one pulse,
A clock having a frequency of about 4.5 MHz was used as a PWM clock (PCLK). This relationship is shown in FIG.
【００４２】また走査信号ドライバ基板８ａ，８ｂの走
査信号作成部８１ａ，８１ｂは、図４に示したように、
走査開始を時刻を決める信号（ＹＳＴ）を水平走査同期
信号（ＨＤ）に同期して入力すると、そのタイミングか
ら１フレームの水平走査を開始し、水平同期信号に同期
して走査信号（Ｙ１〜Ｙ２４０）を出力する。走査ドラ
イバ８２ａ，８２ｂは、走査信号作成部８１ａ，８１ｂ
からの出力に従って、水平同期信号に同期して水平走査
時間単位に走査配線を順次１番目から選択し、その選択
した走査配線に「−Ｖｓｓ」（例えば−Ｖth：−８Ｖ）
を印加し、他の配線には０Ｖを印加する。The scanning signal generators 81a and 81b of the scanning signal driver boards 8a and 8b, as shown in FIG.
When a signal (YST) for determining the start of scanning is input in synchronization with the horizontal scanning synchronization signal (HD), one frame of horizontal scanning is started from that timing, and the scanning signals (Y1 to Y240) are synchronized with the horizontal synchronization signal. ) Is output. The scanning drivers 82a and 82b include scanning signal generators 81a and 81b.
In synchronization with the horizontal synchronizing signal, the scanning lines are sequentially selected from the first in the horizontal scanning time unit, and "-Vss" (for example, -Vth: -8 V) is applied to the selected scanning line.
And 0 V is applied to other wirings.
【００４３】変調信号ドライバ７の出力がオンの時、変
調信号配線の電圧は「＋Ｖth」（例えば＋８Ｖ）にな
る。これにより、走査ドライバ８２ａ，８２ｂが選択し
た走査配線（−Ｖｓｓ：−８Ｖで駆動）に接続され、か
つ変調信号ドライバ７の出力がオン（＋Ｖth：＋８Ｖで
駆動）の変調信号配線に接続されている冷陰極素子には
「１６Ｖ」の電圧が印加され、その冷陰極素子から電子
が放出される。一方、走査ドライバ８２ａ，８２ｂによ
り選択されない走査配線（０Ｖで駆動）に接続されてい
る冷陰極素子には「８Ｖ」の電圧が印加されるが、後述
する図２３の特性曲線からも明らかな様に、その電圧は
閾値電圧「Ｖth」以下であるため、これら走査ドライバ
８２ａ，８２ｂにより選択されなかった走査配線に接続
されている冷陰極素子からは電子が放出されることはな
い。When the output of the modulation signal driver 7 is on, the voltage of the modulation signal wiring becomes "+ Vth" (for example, +8 V). As a result, the scanning drivers 82a and 82b are connected to the selected scanning wiring (-Vss: driven at -8V) and the output of the modulation signal driver 7 is connected to the ON (driven at + Vth: + 8V) modulation signal wiring. A voltage of “16 V” is applied to the cold cathode device, and electrons are emitted from the cold cathode device. On the other hand, a voltage of "8 V" is applied to the cold cathode element connected to the scanning wiring (driven at 0 V) which is not selected by the scanning drivers 82a and 82b, as is apparent from a characteristic curve of FIG. Since the voltage is equal to or lower than the threshold voltage "Vth", no electrons are emitted from the cold cathode devices connected to the scanning wirings not selected by the scanning drivers 82a and 82b.
【００４４】変調信号ドライバ７の出力がオフの時（０
Ｖで駆動）、変調信号配線の電圧は０Ｖであり、走査ド
ライバ８２ａ，８２ｂが選択した走査配線（−Ｖｓｓ：
−８Ｖで駆動）の冷陰極素子には「８Ｖ」の電圧が印加
される。しかし、この場合も前述の非選択素子の場合と
同様に、各冷陰極素子は電子を放出しない。When the output of the modulation signal driver 7 is off (0
V), the voltage of the modulation signal wiring is 0 V, and the scanning wiring selected by the scanning drivers 82a and 82b (−Vss:
A voltage of “8 V” is applied to the cold cathode element (driven at −8 V). However, also in this case, each cold cathode element does not emit electrons, as in the case of the above-mentioned non-selected element.
【００４５】このようにして、走査ドライバ８２ａ，８
２ｂで選択されている走査配線上の各素子に、変調信号
ドライバ７から画像データの輝度に対応するパルス幅の
信号が印加され、対応する素子からその画像データの値
に対応する量の電子が放出される。これら放出された電
子は蛍光体に衝突して、それら蛍光体を発光させ、その
結果、その画像データの値に対応する輝度の画像が表示
パネル１に表示されることになる。Thus, the scanning drivers 82a, 8
A signal having a pulse width corresponding to the luminance of the image data is applied from the modulation signal driver 7 to each element on the scanning wiring selected in 2b, and an amount of electrons corresponding to the value of the image data is generated from the corresponding element. Released. These emitted electrons collide with the phosphors and cause the phosphors to emit light. As a result, an image having a luminance corresponding to the value of the image data is displayed on the display panel 1.
【００４６】［実施の形態１］次に本発明の実施の形態
の特徴である走査信号作成部の構成について説明する。[Embodiment 1] Next, the configuration of a scanning signal generator which is a feature of the embodiment of the present invention will be described.
【００４７】図５は、本実施の形態１の走査信号ドライ
バ基板８（８ａ，８ｂ）の回路構成を示す回路図であ
る。FIG. 5 is a circuit diagram showing a circuit configuration of the scanning signal driver board 8 (8a, 8b) of the first embodiment.
【００４８】図５において、８１は走査信号作成部、８
２は走査ドライバ、８３はコネクタである。８１０はＤ
型フリップフロップで、走査信号の線数分（本実施の形
態では２４０個）がカスケード接続されてシフトレジス
タを構成している。８１１はスイッチ回路で、走査方向
を設定する信号（Ｌ／Ｒ）の信号レベル（ハイレベル／
ロウレベル）に応じて、Ｄ型フリップフロップ８１０か
らなるシフトレジスタの出力を切り換える。８１２はア
ンドゲートで、インバータ回路８１３の出力とスイッチ
回路８１１の出力との論理積を取っている。８２は走査
ドライバで、所望の電圧で表示パネル１の走査配線を駆
動する。８３はコネクタで、前述したように、水平走査
同期信号（ＨＤ）、走査方向を設定する信号（Ｌ／
Ｒ）、走査開始時刻を決める信号（ＹＳＴ）等が入力さ
れている。In FIG. 5, reference numeral 81 denotes a scanning signal generation unit;
2 is a scanning driver, and 83 is a connector. 810 is D
In the flip-flops, the number of scanning signal lines (240 in this embodiment) is cascaded to form a shift register. Reference numeral 811 denotes a switch circuit, which is a signal level (high level / high level) of a signal (L / R) for setting a scanning direction.
(Low level), the output of the shift register including the D-type flip-flop 810 is switched. Reference numeral 812 denotes an AND gate, which calculates the logical product of the output of the inverter circuit 813 and the output of the switch circuit 811. Reference numeral 82 denotes a scan driver that drives the scan lines of the display panel 1 at a desired voltage. Reference numeral 83 denotes a connector, as described above, a horizontal scanning synchronization signal (HD) and a signal (L / L) for setting a scanning direction.
R), a signal (YST) for determining the scanning start time, and the like.
【００４９】次にこの回路の動作を説明する。Next, the operation of this circuit will be described.
【００５０】Ｄ型フリップフロップ８１０を有するシフ
トレジスタは、水平走査同期信号（ＨＤ）をシフトクロ
ックとして、走査開始タイミングを決める信号（ＹＳ
Ｔ）を順次転送することによって走査信号を作成する。
スイッチ回路８１１は、バッファ回路８１４から入力さ
れる走査方向を設定する信号（Ｌ／Ｒ）の信号レベルに
応じて、Ｄ型フリップフロップ８１０からなるシフトレ
ジスタの出力を切り換える。即ち、信号Ｌ／Ｒが“ハイ
レベル”の時、スイッチ回路８１１は端子“Ｌ”に接続
され、表示パネル１の１行目（ｙ１）から順次走査配線
が選択される。一方、信号Ｌ／Ｒが“ロウレベル”の時
はスイッチ回路８１１は端子“Ｒ”に接続され、この場
合は２４０番目の走査線から降順に走査配線が選択され
る。A shift register having a D-type flip-flop 810 uses a horizontal scanning synchronizing signal (HD) as a shift clock to determine a scanning start timing (YS).
A scanning signal is created by sequentially transferring T).
The switch circuit 811 switches the output of the shift register including the D-type flip-flop 810 according to the signal level of the signal (L / R) for setting the scanning direction input from the buffer circuit 814. That is, when the signal L / R is at “high level”, the switch circuit 811 is connected to the terminal “L”, and the scanning lines are sequentially selected from the first row (y1) of the display panel 1. On the other hand, when the signal L / R is at “low level”, the switch circuit 811 is connected to the terminal “R”. In this case, the scanning lines are selected in descending order from the 240th scanning line.
【００５１】コネクタ８３には、水平走査同期信号（Ｈ
Ｄ）、走査方向を設定する信号（Ｌ／Ｒ）、走査開始時
刻を決める信号（ＹＳＴ）等が入力され、これら信号は
外部基板から供給される。コネクタ８３の走査方向を設
定する信号（Ｌ／Ｒ）は、表示パネル１の左側に実装さ
れる基板には予め“Ｈ”レベルが、右側に逆向きに実装
される基板（図６参照）には“Ｌ”レベルが設定される
ように、例えばタイミング制御部９等で決定される。The connector 83 has a horizontal scanning synchronizing signal (H
D), a signal (L / R) for setting a scanning direction, a signal (YST) for determining a scanning start time, and the like are input, and these signals are supplied from an external substrate. The signal (L / R) for setting the scanning direction of the connector 83 has an “H” level in advance on the substrate mounted on the left side of the display panel 1 and on the substrate mounted on the right side in the opposite direction (see FIG. 6). Is determined by, for example, the timing control unit 9 so that the “L” level is set.
【００５２】ｙ１〜ｙ２４０は走査信号作成部８１の出
力である。そして不図示のレベルシフト回路により、例
えば「０Ｖ」〜「−８Ｖ」の電圧になり、トランジスタ
等で構成された走査ドライバ８２をコントロールする。
走査ドライバ８２は走査信号作成部８１の出力に応じ
て、所望の出力で表示パネル１の走査配線を駆動する
（Ｙ１〜Ｙ２４０）。Y1 to y240 are outputs of the scanning signal generator 81. Then, a voltage of, for example, “0 V” to “−8 V” is applied by a level shift circuit (not shown) to control the scanning driver 82 including a transistor or the like.
The scanning driver 82 drives the scanning wiring of the display panel 1 with a desired output according to the output of the scanning signal generation unit 81 (Y1 to Y240).
【００５３】図６は、本発明の実施の形態１で示した走
査信号ドライバ基板８を実装した表示パネル１の模式図
である。FIG. 6 is a schematic diagram of the display panel 1 on which the scanning signal driver board 8 shown in the first embodiment of the present invention is mounted.
【００５４】図６は、表示パネル１の表示画面の裏側か
ら見た図であり、８３は走査信号ドライバ基板８のコネ
クタを示し、１１は表示パネル１の左右の走査配線端子
と走査信号ドライバ基板８の出力（Ｙ１〜Ｙ２４０）と
を接続するフレキシブル基板等の配線部材である。走査
信号ドライバ基板８の出力（Ｙ１〜Ｙ２４０）とフレキ
シブル基板１１の接続はどのような方法であっても構わ
ない、例えば、通常のコネクタでも良いし、ＡＣＦ等の
接続であっても構わない。また、図における走査信号ド
ライバ基板８の角の切りかきはプリント基板の方向を示
すためのものであり、実際のプリント基板では、このよ
うな切りかきが無くても構わないのは言うまでもない。FIG. 6 is a view seen from the back side of the display screen of the display panel 1. Reference numeral 83 denotes a connector of the scanning signal driver board 8, and 11 denotes left and right scanning wiring terminals of the display panel 1 and the scanning signal driver board. 8 is a wiring member such as a flexible board for connecting the outputs (Y1 to Y240). The connection between the output (Y1 to Y240) of the scanning signal driver board 8 and the flexible board 11 may be made by any method, for example, a normal connector or an ACF may be used. Also, the corner cuts of the scanning signal driver board 8 in the figure are for indicating the direction of the printed board, and it goes without saying that such cuts may be omitted in an actual printed board.
【００５５】前述の説明及び図６から明らかなように、
タイミング制御部９等で予め決定されている走査方向を
設定する信号（Ｌ／Ｒ）のレベルにより、走査信号作成
部８１はシフトレジスタの出力の方向を決定する。そし
て走査信号ドライバ基板８は走査方向を設定する信号
（Ｌ／Ｒ）のレベルで決定された走査方向に従って、駆
動する走査配線の順序を決定する。ここでは表示パネル
１に対する走査信号ドライバ基板８の取り付け位置によ
り、走査方向を設定する信号（Ｌ／Ｒ）のレベルを決め
ている。これによって、走査信号ドライバ基板８の表示
パネル１への取り付け状態によらず、表示パネル１にお
ける走査方向を常に上から下に設定できることがわか
る。As is clear from the above description and FIG.
The scanning signal generator 81 determines the direction of the output of the shift register based on the level of the signal (L / R) for setting the scanning direction which is predetermined by the timing controller 9 or the like. Then, the scanning signal driver board 8 determines the order of the scanning wiring to be driven according to the scanning direction determined by the level of the signal (L / R) for setting the scanning direction. Here, the level of the signal (L / R) for setting the scanning direction is determined by the position where the scanning signal driver board 8 is attached to the display panel 1. Thus, it can be seen that the scanning direction on the display panel 1 can always be set from top to bottom irrespective of the state of attachment of the scanning signal driver board 8 to the display panel 1.
【００５６】本実施の形態１では、走査信号作成部８１
のシフトレジスタの出力の走査方向を設定する方法とし
て、２４０本のシフトレジスタの出力をスイッチ８１１
で切り換えたが、ＩＣ化する場合には配線の面積が多く
なりチップ面積が大きくなることが問題となることがあ
る。その場合、当然８ビット等のブロックを単位として
走査方向を切り換える回路を複数使用することによって
実現しても良いのは言うまでもない。In the first embodiment, the scanning signal generator 81
As a method of setting the scanning direction of the output of the shift register, the outputs of the 240 shift registers are switched by the switch 811.
However, when an integrated circuit is used, there is a case where a problem arises in that the wiring area increases and the chip area increases. In this case, it goes without saying that the present invention may be realized by using a plurality of circuits for switching the scanning direction in units of blocks of 8 bits or the like.
【００５７】本実施の形態１では、２種類の走査信号ド
ライバ基板８を設計、製作する必要をなくし、同一の回
路構成、同じ実装形態の走査信号ドライバ基板８を用い
て、表示パネル１に対する走査信号ドライバ基板８の取
り付け位置（左右）によることなく使用できる。その結
果、走査信号ドライバ基板８の設計コスト、製造コスト
を下げることができた。In the first embodiment, there is no need to design and manufacture two types of scanning signal driver boards 8, and scanning of the display panel 1 is performed using the scanning signal driver boards 8 having the same circuit configuration and the same mounting form. It can be used without depending on the mounting position (left and right) of the signal driver board 8. As a result, the design cost and the manufacturing cost of the scanning signal driver board 8 could be reduced.
【００５８】［実施の形態２］次に本発明の実施の形態
２について以下に詳細を示す。この実施の形態２と前述
の実施の形態１との違いは、走査方向を設定する信号
（Ｌ／Ｒ）の作り方にあるので、他の部分の説明を省略
する。[Second Embodiment] Next, a second embodiment of the present invention will be described in detail. The difference between the second embodiment and the above-described first embodiment lies in how to generate a signal (L / R) for setting the scanning direction, and therefore, the description of the other parts will be omitted.
【００５９】前述の実施の形態１では、走査方向を設定
する信号（Ｌ／Ｒ）を外部からコネクタを経由して入力
したが、この実施の形態２では、走査方向を設定する信
号（Ｌ／Ｒ）を外部から供給せず、ショートピン等の手
段によって、走査信号ドライバ基板８内部で行なう構成
である。In the first embodiment, the signal (L / R) for setting the scanning direction is input from outside via the connector. In the second embodiment, the signal (L / R) for setting the scanning direction is input. R) is not supplied from the outside, and is performed inside the scanning signal driver substrate 8 by means such as a short pin.
【００６０】この実施の形態２の構成を図７に示し、前
述の図５と共通する部分は同じ番号で示し、その説明を
省略する。FIG. 7 shows the configuration of the second embodiment, and the same parts as those in FIG. 5 are denoted by the same reference numerals, and description thereof will be omitted.
【００６１】図７において、９１はバッファ回路、９２
はプルアップ抵抗、９０はショート端子を示している。
走査信号ドライバ基板８に実装されているショート端子
９０は、この走査信号ドライバ基板８が、表示パネル１
に対して左右のどちらに取付けられるかによって変更さ
れる。例えば、右側に取り付ける走査信号ドライバ基板
８のショート端子９０にはショートピンを取り付ける。
これにより、バッファ回路９１の出力はロウレベルにな
る。一方、左側に取り付ける走査信号ドライバ基板８の
ショート端子９０にはショートピンが取り付けられな
い。これにより、左側の走査信号ドライバ基板８の走査
方向を設定する信号（Ｌ／Ｒ）はハイレベルになる。In FIG. 7, reference numeral 91 denotes a buffer circuit;
Denotes a pull-up resistor, and 90 denotes a short terminal.
The short terminal 90 mounted on the scanning signal driver board 8 is such that the scanning signal driver board 8
It is changed depending on whether it is attached to the left or right. For example, a short pin is attached to the short terminal 90 of the scanning signal driver board 8 attached on the right side.
As a result, the output of the buffer circuit 91 becomes low level. On the other hand, no short pin is attached to the short terminal 90 of the scanning signal driver board 8 attached to the left side. As a result, the signal (L / R) for setting the scanning direction of the left scanning signal driver board 8 becomes high level.
【００６２】こうして前述の実施の形態１と同様に、走
査信号ドライバ基板８により走査方向が決定され、表示
パネル１に対する走査信号ドライバ基板８の取り付け位
置によらず、走査方向を常に上から下に決定することが
できることがわかる。In the same manner as in the first embodiment, the scanning direction is determined by the scanning signal driver board 8, and the scanning direction is always from top to bottom regardless of the mounting position of the scanning signal driver board 8 on the display panel 1. It can be seen that the decision can be made.
【００６３】図８は、実施の形態２で示した走査信号ド
ライバ基板８のショート端子部分の模式図を示す図で、
図８（ａ）はショートピンを取り付けていない場合を示
し、図８（ｂ）はショートピン９３を取り付けた場合を
示す。各部の記号は前出した通りであるので、説明は省
略する。FIG. 8 is a schematic diagram of a short terminal portion of the scanning signal driver board 8 shown in the second embodiment.
FIG. 8A shows a case where a short pin is not attached, and FIG. 8B shows a case where a short pin 93 is attached. Since the symbols of each part are as described above, the description is omitted.
【００６４】この実施の形態２においても同様に、表示
パネル１の両側に位置させる２種類の走査信号ドライバ
基板を設計、製作する必要が無い。このように同一の回
路構成で同じ実装形態の走査信号ドライバ基板８を、表
示パネル１に対する取り付け位置（左右）によらず使用
できる。そしてショート端子９０にショートピン９３を
取り付けるかどうかにより、走査信号ドライバ基板８に
おける走査信号の出力方向を設定できる。その結果、走
査信号ドライバ基板８の設計コスト、製造コストを下げ
ることができ、低コストで画像表示装置を提供すること
ができた。Similarly, in the second embodiment, there is no need to design and manufacture two types of scanning signal driver boards located on both sides of the display panel 1. Thus, the scanning signal driver board 8 having the same circuit configuration and the same mounting form can be used regardless of the mounting position (left and right) on the display panel 1. The output direction of the scanning signal on the scanning signal driver board 8 can be set depending on whether or not the short pin 93 is attached to the short terminal 90. As a result, the design cost and the manufacturing cost of the scanning signal driver board 8 can be reduced, and the image display device can be provided at low cost.
【００６５】［実施の形態３］次に本発明の実施の形態
３について説明する。この実施の形態３と前述の実施の
形態２との相違は、走査信号ドライバ基板８における走
査方向を設定する信号（Ｌ／Ｒ）をショートピン９３で
はなく、半田盛り付けによって決定する点にある。この
ようにして、走査信号ドライバ基板８の内部で走査信号
の走査方向を設定するる。[Third Embodiment] Next, a third embodiment of the present invention will be described. The difference between the third embodiment and the second embodiment is that the signal (L / R) for setting the scanning direction on the scanning signal driver board 8 is determined not by the short pins 93 but by soldering. Thus, the scanning direction of the scanning signal is set inside the scanning signal driver board 8.
【００６６】この構成を図９に示す。この図９は、図８
のショート端子９０が半田盛り付け用パターン９４に変
更されただけで、他は同じである。図９（ａ）は半田付
けされていない状態を示し、（ｂ）は半田９５により半
田付けされた状態を示している。FIG. 9 shows this configuration. This FIG. 9 corresponds to FIG.
This is the same except that the short terminal 90 is changed to the soldering pattern 94. FIG. 9A shows a state where soldering is not performed, and FIG. 9B shows a state where soldering is performed by solder 95.
【００６７】このよう実施の形態３によれば、実施の形
態２と同様に、２種類の走査信号ドライバ基板を設計、
製作する必要が無く、同一の回路構成、同じ実装形態の
走査信号ドライバ基板８を用いて、表示パネル１に対す
る走査信号ドライバ基板８を構成できる。According to the third embodiment, as in the second embodiment, two types of scanning signal driver boards are designed and
There is no need to manufacture the scan signal driver board 8 for the display panel 1 using the scan signal driver board 8 having the same circuit configuration and the same mounting form.
【００６８】［実施の形態４］図１０は本発明の実施の
形態４を説明する図である。この実施の形態４と実施の
形態２との違いは、走査方向を設定する信号（Ｌ／Ｒ）
をショートピン９０ではなく、パターンカットによって
行う点にある。[Fourth Embodiment] FIG. 10 is a diagram for explaining a fourth embodiment of the present invention. The difference between the fourth embodiment and the second embodiment is that a signal (L / R) for setting the scanning direction is used.
Is performed not by the short pins 90 but by pattern cutting.
【００６９】図１０の構成は、図８のショート端子９０
がパターンカット用パターン９６に代わったものであ
る。電気回路的に見ればこの実施の形態４も前述の実施
の形態と同じである。図６において、９６はカット用パ
ターンであり、他の記号は実施の形態２と同じなので説
明を省略する。この実施の形態４では、パターン９６を
レーザ等でカットすることにより設定する。The configuration of FIG. 10 corresponds to the configuration of the short terminal 90 of FIG.
Replaces the pattern cutting pattern 96. From an electrical circuit point of view, the fourth embodiment is the same as the above-described embodiment. In FIG. 6, reference numeral 96 denotes a pattern for cutting, and other symbols are the same as those in the second embodiment, and thus description thereof is omitted. In the fourth embodiment, the pattern 96 is set by cutting the pattern 96 with a laser or the like.
【００７０】この実施の形態４においても、前述の実施
の形態と同様の効果が得られる。Also in the fourth embodiment, the same effects as in the above-described embodiment can be obtained.
【００７１】［実施の形態５］次の本発明の実施の形態
５について説明する。ここでは、走査方向を設定する信
号（Ｌ／Ｒ）を、ビスを取り付けるパターン９７によっ
て決定している。[Fifth Embodiment] Next, a fifth embodiment of the present invention will be described. Here, the signal (L / R) for setting the scanning direction is determined by the pattern 97 for attaching screws.
【００７２】図１１において、９７はねじ用穴を示し、
前述の実施の形態２のショートピン９３の代わりに、パ
ターン９７をねじ９８により、ＧＮＤレベルである匡体
に接触させることにより設定する。この場合、パターン
９７にねじ９８を取り付けることにより、実施の形態２
におけるショートピン９３を取り付けた状態と同じ状態
が得られる。尚、ねじ９８を金属等の導電性の物とプラ
スチック等の絶縁性部材の物を用意し、走査信号ドライ
バ基板８の取り付け位置によって２種類の部材のねじを
使い分けても良い。この場合、表示パネル１の右側に実
装される走査信号ドライバ基板８には導電性のねじを使
用する。そして左側に実装される走査信号ドライバ基板
８には、絶縁性部材のねじを使用する。更に、ねじ９８
を止める匡体部分を予めＧＮＤレベル、または絶縁され
た匡体としても良い。In FIG. 11, reference numeral 97 denotes a screw hole.
In place of the short pin 93 of the second embodiment, the pattern 97 is set by contacting the pattern 98 with a case at the GND level by using a screw 98. In this case, by attaching a screw 98 to the pattern 97, the second embodiment is achieved.
The same state as the state where the short pin 93 is attached is obtained. It is also possible to prepare a screw 98 made of a conductive material such as a metal or the like and an insulating member made of a plastic or the like, and use two types of screws depending on the mounting position of the scanning signal driver board 8. In this case, a conductive screw is used for the scanning signal driver board 8 mounted on the right side of the display panel 1. For the scanning signal driver board 8 mounted on the left side, a screw of an insulating member is used. Further, screw 98
The housing part for stopping the operation may be a GND level or an insulated housing in advance.
【００７３】この実施の形態５によっても、前述の実施
の形態と同様の効果が得られる。According to the fifth embodiment, the same effect as that of the above-described embodiment can be obtained.
【００７４】［実施の形態６］次に本発明の実施の形態
６について説明する。この実施の形態６は、大画面ディ
スプレイの左右各々のドライバ基板を何枚かに分割して
構成する場合に特に有効である。[Sixth Embodiment] Next, a sixth embodiment of the present invention will be described. The sixth embodiment is particularly effective when the left and right driver boards of the large-screen display are divided into several boards.
【００７５】通常、プリント回路基板の大きさは、プリ
ント基板の製造プロセス設備の問題等で制限される。そ
のため表示パネル１の表示面積が大きい場合、走査信号
ドライバ基板８を複数に分割して製造する必要がある。Normally, the size of a printed circuit board is limited due to a problem of a facility for manufacturing a printed circuit board or the like. Therefore, when the display area of the display panel 1 is large, it is necessary to divide and manufacture the scanning signal driver substrate 8 into a plurality.
【００７６】この実施の形態６では、走査信号ドライバ
基板８を左右それぞれ２枚ずつ用いた場合を示す。即
ち、この実施の形態６と前述の実施の形態１との違い
は、複数（この例の場合は２枚）の走査信号ドライバ基
板８００，８０１が表示パネル１の左右それぞれの走査
配線端子に接続されている点である。In the sixth embodiment, a case is shown in which two scanning signal driver substrates 8 are used on each of the right and left sides. That is, the difference between the sixth embodiment and the first embodiment is that a plurality of (two in this example) scanning signal driver boards 800 and 801 are connected to the left and right scanning wiring terminals of the display panel 1. That is the point.
【００７７】図１２は、本発明の実施の形態６の走査信
号ドライバ基板８００，８０１の構成を示す回路図で、
前述の回路構成を共通する部分は同じ番号で示し、その
説明を省略する。FIG. 12 is a circuit diagram showing a configuration of the scanning signal driver boards 800 and 801 according to the sixth embodiment of the present invention.
Portions common to the above-described circuit configurations are denoted by the same reference numerals, and description thereof will be omitted.
【００７８】図１２において、走査信号ドライバ基板８
００，８０１はそれぞれ同一の回路構成、実装形態から
なる。この例の場合、２枚一組で（左右のどちらか）片
側の走査配線を駆動する。各々の走査信号ドライバ基板
８００，８０１は、１２０本の走査配線をそれぞれ駆動
する。走査信号ドライバ基板８００，８０１のシフトレ
ジスタ（Ｄ型フリップフロップ８１０による）の最終出
力（ＹＯ）とシフトレジスタの入力（ＹＩ）が、コネク
タ８３と接続されている点が前述の実施の形態１と異な
る点である。スイッチ８１５は、走査信号作成部８１の
シフトレジスタへの入力を切り換えるためのスイッチで
ある。In FIG. 12, the scanning signal driver board 8
00 and 801 have the same circuit configuration and mounting form, respectively. In the case of this example, one pair of scanning wirings (either left or right) is driven. Each of the scanning signal driver boards 800 and 801 drives 120 scanning lines, respectively. The first embodiment differs from the first embodiment in that the final output (YO) of the shift register (by the D-type flip-flop 810) and the input (YI) of the shift register of the scanning signal driver boards 800 and 801 are connected to the connector 83. It is different. The switch 815 is a switch for switching the input to the shift register of the scanning signal generation unit 81.
【００７９】図１２において、走査信号ドライバ基板８
００，８０１は以下の様に動作する。In FIG. 12, the scanning signal driver board 8
00 and 801 operate as follows.
【００８０】スイッチ８１１，８１５は、走査方向を設
定する信号（Ｌ／Ｒ）のレベルにより切り換えられる。
例えば、信号Ｌ／Ｒがハイレベルの時、スイッチ８１５
は端子“Ｌ”に接続され、図１２の上側の走査信号ドラ
イバ基板８００では、フリップフロップ８１０からなる
シフトレジスタの入力が「ＹＳＴ」に接続される。一
方、走査信号ドライバ基板８０１では、フリップフロッ
プ８１０で構成されるシフトレジスタの入力には「Ｙ
Ｉ」が接続される。これにより、走査信号ドライバ基板
８００は、それぞれｙ１→ｙ１２０の順に信号が出力さ
れる。こうして走査信号ドライバ基板８００からの信号
出力が終了した後、走査信号ドライバ基板８０１から、
信号ｙ１→ｙ１２０の順に走査信号が出力される。その
結果、走査信号ドライバ基板８００の走査ドライバ８２
は「Ｙ１」から「Ｙ１２０」までの走査配線を駆動し、
続いて走査信号ドライバ基板８０１の走査ドライバ８２
は「Ｙ１２１」から「Ｙ２４０」までの走査配線を駆動
することができる。同様にして、信号Ｌ／Ｒがロウレベ
ルのときは、走査信号ドライバ基板８０１の走査ドライ
バ８２は「Ｙ２４０」から「Ｙ１２１」までの走査配線
を駆動し、続いて走査信号ドライバ基板８００の走査ド
ライバ８２は「Ｙ１２０」から「Ｙ１」までの走査配線
を駆動することができる。The switches 811 and 815 are switched according to the level of a signal (L / R) for setting the scanning direction.
For example, when the signal L / R is at a high level, the switch 815
Is connected to the terminal “L”, and in the upper scanning signal driver substrate 800 in FIG. 12, the input of the shift register including the flip-flop 810 is connected to “YST”. On the other hand, in the scan signal driver board 801, the input of the shift register including the flip-flop 810 is “Y
I "is connected. As a result, the scanning signal driver board 800 outputs signals in the order of y1 → y120. After the signal output from the scanning signal driver board 800 is completed, the scanning signal driver board 801 outputs
Scan signals are output in the order of the signal y1 → y120. As a result, the scan driver 82 of the scan signal driver substrate 800
Drives the scanning lines from "Y1" to "Y120",
Subsequently, the scan driver 82 of the scan signal driver board 801
Can drive the scanning lines from "Y121" to "Y240". Similarly, when the signal L / R is at a low level, the scan driver 82 of the scan signal driver board 801 drives the scan lines from “Y240” to “Y121”, and then the scan driver 82 of the scan signal driver board 800 Can drive the scanning lines from "Y120" to "Y1".
【００８１】ここで走査信号ドライバ基板８００，８０
１のコネクタ８３は、水平走査同期信号（ＨＤ）、走査
方向を設定する信号（Ｌ／Ｒ）、走査開始時刻を決める
信号（ＹＳＴ）、シフトレジスタの入出力（ＹＩ，Ｙ
Ｏ）等が配置されている。そして図１２の様に結線さ
れ、コネクタ８３には外部基板から信号が供給される。
コネクタ８３の走査方向を設定する信号（Ｌ／Ｒ）とし
ては、表示パネル１の左側に実装される基板にはハイレ
ベル、右側に実装される基板にはロウレベルが設定され
る様に、例えばタイミング制御部９等で決定される。Here, the scanning signal driver boards 800 and 80
The first connector 83 includes a horizontal scanning synchronization signal (HD), a signal (L / R) for setting a scanning direction, a signal (YST) for determining a scanning start time, and input / output (YI, Y) of a shift register.
O) etc. are arranged. The connection is made as shown in FIG. 12, and a signal is supplied to the connector 83 from an external board.
As a signal (L / R) for setting the scanning direction of the connector 83, a high level is set on a substrate mounted on the left side of the display panel 1, and a low level is set on a substrate mounted on the right side, for example, timing. It is determined by the control unit 9 and the like.
【００８２】走査信号ドライバ基板８００，８０１から
出力される信号ｙ１〜ｙ１２０は、走査信号作成部８１
の出力である。そして不図示のレベルシフト回路によ
り、例えば「０Ｖ」〜「−８Ｖ」の電圧になるように、
トランジスタ等で形成する走査ドライバ８２をコントロ
ールする。走査ドライバ８２は走査信号作成部８１の出
力に応じて所望の出力で表示パネル１の走査配線を駆動
する。前述の説明通り、走査方向を設定する信号（Ｌ／
Ｒ）のレベルがロウレベルの時、走査信号ドライバ基板
８００はそれぞれ「ｙ１」→「ｙ１２０」の順に信号を
出力し、走査信号ドライバ基板８００が走査信号の出力
の終了後、走査信号ドライバ基板８０１により「ｙ１」
→「ｙ１２０」の順に走査信号が出力される。このよう
にして表示パネル１の２４０本の走査配線を順次駆動す
る（Ｙ１〜Ｙ２４０）。The signals y1 to y120 output from the scanning signal driver boards 800 and 801
Is the output of Then, a voltage of, for example, “0 V” to “−8 V” is set by a level shift circuit (not shown).
The scan driver 82 formed by a transistor or the like is controlled. The scanning driver 82 drives the scanning wiring of the display panel 1 with a desired output according to the output of the scanning signal generation unit 81. As described above, the signal (L /
When the level of R) is low, the scanning signal driver board 800 outputs signals in the order of “y1” → “y120”, and after the scanning signal driver board 800 finishes outputting the scanning signal, the scanning signal driver board 801 outputs the signal. "Y1"
→ The scanning signals are output in the order of “y120”. In this way, the 240 scanning lines of the display panel 1 are sequentially driven (Y1 to Y240).
【００８３】図１３は、走査方向を設定する信号（Ｌ／
Ｒ）がハイレベルの時のタイミング図を、図１４は、走
査方向を設定する信号（Ｌ／Ｒ）がロウレベルの時のタ
イミング図を示す。FIG. 13 shows a signal (L / L) for setting the scanning direction.
FIG. 14 is a timing chart when the signal (L / R) for setting the scanning direction is at a low level.
【００８４】これらタイミング図を見てわかるように、
予めタイミング制御部９等で決定されている走査方向を
設定する信号（Ｌ／Ｒ）のレベルにより、走査信号作成
部８１から出力される走査信号の方向が決定され、これ
に従って表示パネル１の走査配線が駆動される順序が決
定される。このように表示パネル１に対する走査信号ド
ライバ基板８の取り付け位置によって、走査方向を設定
する信号（Ｌ／Ｒ）を予め設定することによって、走査
信号ドライバ基板８の実装状態によらず、走査方向を常
に上から下に設定することができる。As can be seen from these timing diagrams,
The direction of the scanning signal output from the scanning signal generator 81 is determined by the level of the signal (L / R) for setting the scanning direction which is determined in advance by the timing controller 9 and the like, and the scanning of the display panel 1 is performed accordingly. The order in which the wirings are driven is determined. In this manner, by setting the signal (L / R) for setting the scanning direction in advance according to the mounting position of the scanning signal driver board 8 with respect to the display panel 1, the scanning direction can be changed regardless of the mounting state of the scanning signal driver board 8. Can always be set from top to bottom.
【００８５】尚、本実施の形態では、走査信号作成部８
１のシフトレジスタから出力される信号の方向を決定す
る方法として、フリップフロップで構成されるシフトレ
ジスタの１２０本の出力をスイッチ８１１で切り換えた
が、このようなスイッチを使用すると、ＩＣ化する場合
には配線の面積が多くなりチップ面積が大きくなること
が問題となる場合がある。その場合、当然８ビット等の
ブロックを単位として走査方向を切り換える回路を複数
使用することによって実現しても良い。In the present embodiment, the scanning signal generator 8
As a method of determining the direction of a signal output from one shift register, 120 outputs of a shift register composed of flip-flops are switched by a switch 811. When such a switch is used, an IC is formed. In some cases, the problem is that the wiring area increases and the chip area increases. In this case, it may be realized by using a plurality of circuits for switching the scanning direction in units of blocks of 8 bits or the like.
【００８６】このように本実施の形態によれば、数種類
の走査信号ドライバ基板を設計、製作する必要なく、同
一の回路構成、実装形態の走査信号ドライバ基板８を使
用して、表示パネル１に対する取り付け位置（左右、上
下複数分割分）によらず走査信号の駆動回路を構成でき
る。特に、表示パネル１が大面積の場合、走査信号ドラ
イバ基板を小さなプリント基板に分割する必要がある場
合などに特に効果がある。その結果、設計コスト、製造
コストを下げることができ、低コストで画像表示装置を
提供することができた。As described above, according to the present embodiment, it is not necessary to design and manufacture several kinds of scanning signal driver boards, and the scanning signal driver boards 8 having the same circuit configuration and mounting form can be used for the display panel 1. A drive circuit for a scanning signal can be configured irrespective of the mounting position (for left and right, upper and lower divided). In particular, when the display panel 1 has a large area, it is particularly effective when the scanning signal driver board needs to be divided into small printed boards. As a result, design cost and manufacturing cost can be reduced, and an image display device can be provided at low cost.
【００８７】上述した各実施の形態では、冷陰極型電子
放出素子の場合を例に説明したが、むろんＥＬ素子や、
他のいずれの電子放出素子に対しても適用できる。例え
ば、これら冷陰極素子は、表面伝導型放出素子或いは、
ＦＥ型放出素子或いは、ＭＩＭ型放出素子でも問題なく
適応できる。In each of the embodiments described above, the case of the cold cathode type electron-emitting device has been described as an example.
The invention can be applied to any other electron-emitting device. For example, these cold cathode devices are surface conduction emission devices, or
The FE type emission device or the MIM type emission device can be applied without any problem.
【００８８】また、冷陰極素子の中でもとりわけ好まし
いのは、表面伝導型放出素子（ＳＣＥ）である。即ち、
冷陰極素子の内、ＭＩＭ型素子は絶縁層や上部電極の厚
さを比較的精密に制御する必要があり、またＦＥ型素子
は針状の電子放出部の先端形状を精密に制御する必要が
ある。そのためこれらの素子は、比較的製造コストが高
くなったり、製造プロセス上の制限から大面積のものを
作製するのが困難となる場合があった。これに対して、
表面伝導型放出素子は構造が単純で製造が簡単であり、
大面積のものも容易に作製できる。近年、特に大画面で
安価な表示装置が求められる状況においては、とりわけ
好適な冷陰極素子であるといえる。Further, a surface conduction electron-emitting device (SCE) is particularly preferable among the cold cathode devices. That is,
Of the cold cathode devices, the MIM device requires relatively precise control of the thickness of the insulating layer and the upper electrode, and the FE device requires precise control of the tip shape of the needle-like electron emitting portion. is there. For this reason, these elements have a relatively high manufacturing cost, and it is sometimes difficult to manufacture a large-area element due to limitations in the manufacturing process. On the contrary,
The surface conduction electron-emitting device has a simple structure and is easy to manufacture,
Large-area products can also be easily manufactured. In recent years, particularly in a situation where a large-screen and inexpensive display device is required, it can be said that the cold-cathode element is particularly suitable.
【００８９】次に、本発明を適用した画像表示装置の表
示パネルの構成と製造法について、具体的な例を示して
説明する。Next, the configuration and manufacturing method of a display panel of an image display device to which the present invention is applied will be described with reference to specific examples.
【００９０】図１５は、本実施の形態に用いた表示パネ
ル１の外観斜視図であり、その内部構造を示すために表
示パネル１の一部を切り欠いて示している。FIG. 15 is an external perspective view of the display panel 1 used in the present embodiment, in which a part of the display panel 1 is cut away to show its internal structure.
【００９１】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、例えばフリットガ
ラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。In the figure, 1005 is a rear plate, 1006
Is a side wall, 1007 is a face plate, 1005
1007 form an airtight container for maintaining the inside of the display panel at a vacuum. When assembling an airtight container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, apply frit glass to the joints, and in air or nitrogen atmosphere, Sealing was achieved by baking at 400 to 500 degrees for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later.
【００９２】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がＮ×Ｍ個形成されている。ここでＮ，Ｍは２以上の正
の整数であり、目的とする表示画素数に応じて適宜設定
される。例えば、高品位テレビジョンの表示を目的とし
た表示装置においては、Ｎ＝３０００，Ｍ＝１０００以
上の数を設定することが望ましい。本実施の形態におい
ては、Ｎ＝３０７２，Ｍ＝１０２４とした。これらＮ×
Ｍ個の冷陰極素子は、Ｍ本の行方向配線１００３とＮ本
の列方向配線１００４により単純マトリクス配線されて
いる。これら１００１〜１００４によって構成される部
分をマルチ電子源と呼ぶ。なお、マルチ電子源の製造方
法や構造については、後で詳しく述べる。The rear plate 1005 has a substrate 1001
Is fixed, but the cold cathode device 1002 is provided on the substrate.
Are formed N × M. Here, N and M are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, it is desirable to set N = 3000 and M = 1000 or more. In the present embodiment, N = 3072 and M = 1024. These N ×
The M cold cathode elements are arranged in a simple matrix by M row-directional wirings 1003 and N column-directional wirings 1004. The part constituted by these 1001 to 1004 is called a multi-electron source. The manufacturing method and structure of the multi-electron source will be described later in detail.
【００９３】本実施の形態においては、気密容器のリア
プレート１００５にマルチ電子源の基板１００１を固定
する構成としたが、マルチ電子源の基板１００１が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板１００１自体を用いて
もよい。In the present embodiment, the configuration is such that the substrate 1001 of the multi-electron source is fixed to the rear plate 1005 of the airtight container. However, if the substrate 1001 of the multi-electron source has a sufficient strength, The substrate 1001 of the multi-electron source may be used as the rear plate of the airtight container.
【００９４】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施の形態は
カラー表示装置であるため、蛍光膜１００８の部分には
ＣＲＴの分野で用いられる赤、緑、青、の３原色の蛍光
体が塗り分けられている。各色の蛍光体は、例えば図１
６の（Ａ）に示すようにストライプ状に塗り分けられ、
蛍光体のストライプの間には黒色の導電体１０１０が設
けてある。黒色の導電体１０１０を設ける目的は、電子
ビームの照射位置に多少のずれがあっても表示色にずれ
が生じないようにするためや、外光の反射を防止して表
示コントラストの低下を防ぐため、電子ビームによる蛍
光膜のチャージアップを防止するためなどである。黒色
の導電体１０１０には、黒鉛を主成分として用いたが、
上記の目的に適するものであればこれ以外の材料を用い
ても良い。Further, on the lower surface of the face plate 1007, a fluorescent film 1008 is formed. Since this embodiment is a color display device, phosphors of three primary colors of red, green, and blue used in the field of CRT are separately applied to a portion of the fluorescent film 1008. The phosphor of each color is, for example, as shown in FIG.
As shown in (A) of FIG.
A black conductor 1010 is provided between the phosphor stripes. The purpose of providing the black conductor 1010 is to prevent the display color from being shifted even if there is a slight shift in the irradiation position of the electron beam, or to prevent the reflection of external light to prevent the display contrast from being lowered. This is to prevent charge-up of the fluorescent film by the electron beam. Although graphite was used as a main component for the black conductor 1010,
Other materials may be used as long as they are suitable for the above purpose.
【００９５】また、３原色の蛍光体の塗り分け方は図１
６（Ａ）に示したストライプ状の配列に限られるもので
はなく、例えば図１６（Ｂ）に示すようなデルタ状配列
や、それ以外の配列であってもよい。なお、モノクロー
ムの表示パネルを作成する場合には、単色の蛍光体材料
を蛍光膜１００８に用いればよく、また黒色導電材料は
必ずしも用いなくともよい。FIG. 1 shows how to paint the three primary color phosphors.
The arrangement is not limited to the stripe arrangement shown in FIG. 6A, but may be, for example, a delta arrangement as shown in FIG. 16B or another arrangement. Note that when a monochrome display panel is manufactured, a single-color phosphor material may be used for the phosphor film 1008, and a black conductive material is not necessarily used.
【００９６】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させるためや、蛍光膜１００８を励起
した電子の導電路として作用させるためなどである。メ
タルバック１００９は、蛍光膜１００８をフェースプレ
ート基板１００７上に形成した後、蛍光膜表面を平滑化
処理し、その上にＡｌを真空蒸着する方法により形成し
た。なお、蛍光膜１００８に低電圧用の蛍光体材料を用
いた場合には、メタルバック１００９は用いない。A metal back 1009 known in the field of CRT is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is
A part of the light emitted from the fluorescent film 1008 is specularly reflected to improve the light utilization rate, or the fluorescent film 1008
8, to act as an electrode for applying an electron beam acceleration voltage, and to act as a conductive path for excited electrons of the fluorescent film 1008. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon. Note that when a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.
【００９７】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板１００７と蛍光膜１００８との間
に、例えばＩＴＯを材料とする透明電極を設けてもよ
い。Although not used in the present embodiment,
For the purpose of applying acceleration voltage and improving the conductivity of the fluorescent film,
A transparent electrode made of, for example, ITO may be provided between the face plate substrate 1007 and the fluorescent film 1008.
【００９８】また、Ｄx1〜ＤxMおよびＤy1〜ＤyNおよび
Ｈｖは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Ｄx1〜ＤxMはマルチ電子源の行方向配線１００３
と、Ｄy1〜ＤyNはマルチ電子源の列方向配線１００４
と、Ｈｖはフェースプレートのメタルバック１００９と
電気的に接続している。Dx1 to DxM, Dy1 to DyN, and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown). Dx1 to DxM are the row direction wirings 1003 of the multi-electron source.
And Dy1 to DyN are column direction wirings 1004 of the multi-electron source.
And Hv are electrically connected to the metal back 1009 of the face plate.
【００９９】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［to
rr］程度の真空度まで排気する。その後、排気管を封止
するが、気密容器内の真空度を維持するために、封止の
直前あるいは封止後に気密容器内の所定の位置にゲッタ
膜（不図示）を形成する。ゲッタ膜とは、例えばＢａを
主成分とするゲッタ材料をヒータもしくは高周波加熱に
より加熱し蒸着して形成した膜であり、該ゲッタ膜の吸
着作用により気密容器内は１×１０マイナス５乗ないし
は１×１０マイナス７乗［torr］の真空度に維持され
る。In order to evacuate the inside of the hermetic container, after the hermetic container is assembled, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is raised to the power of 10 −7 [to
rr]. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the hermetic container is 1 × 10 −5 or 1 due to the adsorbing action of the getter film. It is maintained at a degree of vacuum of × 10−7 [torr].
【０１００】以上、本発明の実施の形態の表示パネル１
の基本構成と製法を説明した。As described above, the display panel 1 according to the embodiment of the present invention
The basic configuration and the manufacturing method of have been described.
【０１０１】次に、この実施の形態の表示パネル１に用
いたマルチ電子源の製造方法について説明する。本実施
の形態の画像表示装置に用いるマルチ電子源は、冷陰極
素子を単純マトリクス配線した電子源であれば、冷陰極
素子の材料や形状あるいは製法に制限はない。従って、
例えば表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型
などの冷陰極素子を用いることができる。Next, a method of manufacturing the multi-electron source used for the display panel 1 of this embodiment will be described. The material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron source used in the image display device of the present embodiment is an electron source in which the cold cathode devices are arranged in a simple matrix. Therefore,
For example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used.
【０１０２】但し、表示画面が大きくてしかも安価な表
示装置が求められる状況の下では、これらの冷陰極素子
の中でも、表面伝導型放出素子が特に好ましい。即ち、
ＦＥ型ではエミッタコーンとゲート電極の相対位置や形
状が電子放出特性を大きく左右するため、極めて高精度
の製造技術を必要とするが、これは大面積化や製造コス
トの低減を達成するには不利な要因となる。また、ＭＩ
Ｍ型では、絶縁層と上電極の膜厚を薄くてしかも均一に
する必要があるが、これも大面積化や製造コストの低減
を達成するには不利な要因となる。その点、表面伝導型
放出素子は、比較的製造方法が単純なため、大面積化や
製造コストの低減が容易である。また、本願発明者ら
は、表面伝導型放出素子の中でも、電子放出部もしくは
その周辺部を微粒子膜から形成したものがとりわけ電子
放出特性に優れ、しかも製造が容易に行えることを見い
だしている。従って、高輝度で大画面の画像表示装置の
マルチ電子源に用いるには、最も好適であると言える。
そこで、上記実施の形態の表示パネル１においては、電
子放出部もしくはその周辺部を微粒子膜から形成した表
面伝導型放出素子を用いた。そこで、まず好適な表面伝
導型放出素子について基本的な構成と製法および特性を
説明し、その後で多数の素子を単純マトリクス配線した
マルチ電子源の構造について述べる。However, in a situation where a display device having a large display screen and an inexpensive display device is required, a surface conduction type emission device is particularly preferable among these cold cathode devices. That is,
In the FE type, the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics. Therefore, extremely high-precision manufacturing technology is required. However, this is necessary to achieve a large area and a reduction in manufacturing cost. It is a disadvantageous factor. Also, MI
In the M type, it is necessary to make the thicknesses of the insulating layer and the upper electrode thin and uniform, but this is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. On the other hand, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost. In addition, the present inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron source of a high-luminance, large-screen image display device.
Therefore, in the display panel 1 of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic structure, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron source in which a large number of devices are arranged in a simple matrix will be described.
【０１０３】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。(Suitable Device Configuration and Manufacturing Method of Surface Conduction Emission Device) A typical configuration of a surface conduction electron-emitting device in which an electron-emitting portion or its peripheral portion is formed from a fine particle film is a flat type or a vertical type. Kinds are given.
【０１０４】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図１７に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図（ａ）および断
面図（ｂ）である。(Planar surface conduction electron-emitting device) First, the structure and manufacturing method of a plane surface conduction electron-emitting device will be described. FIG. 17 is a plan view (a) and a cross-sectional view (b) for describing the configuration of the planar surface conduction electron-emitting device.
【０１０５】図中、１１０１は基板、１１０２と１１０
３は素子電極、１１０４は導電性薄膜、１１０５は通電
フォーミング処理により形成した電子放出部、１１１３
は通電活性化処理により形成した薄膜である。基板１１
０１としては、例えば、石英ガラスや青板ガラスをはじ
めとする各種ガラス基板や、アルミナをはじめとする各
種セラミクス基板、あるいは上述の各種基板上に例えば
ＳｉＯ2を材料とする絶縁層を積層した基板、などを用
いることができる。In the figure, 1101 is a substrate, 1102 and 110
Reference numeral 3 denotes an element electrode; 1104, a conductive thin film; 1105, an electron-emitting portion formed by an energization forming process;
Is a thin film formed by the activation process. Substrate 11
As 01, for example, various glass substrates including quartz glass and blue plate glass, various ceramics substrates including alumina, and substrates obtained by laminating an insulating layer made of, for example, SiO2 on the various substrates described above, and the like. Can be used.
【０１０６】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。例えば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、例え
ば真空蒸着などの製膜技術とフォトリソグラフィー、エ
ッチングなどのパターニング技術を組み合わせて用いれ
ば容易に形成できるが、それ以外の方法（例えば印刷技
術）を用いて形成しても良い。The device electrodes 1102 and 1103 provided on the substrate 1101 in parallel with the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
Materials may be appropriately selected and used from metals such as Ag and the like, alloys of these metals, metal oxides such as In 2 O 3 —SnO 2, and semiconductors such as polysilicon. An electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrode can be formed using other methods (for example, printing technique). Is also good.
【０１０７】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも表示装置に応用するために好ま
しいのは数マイクロメータより数十マイクロメータの範
囲である。また、素子電極の厚さｄについては、通常は
数百オングストロームから数マイクロメータの範囲から
適当な数値が選ばれる。The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode interval L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. However, for application to a display device, it is preferable that the electrode spacing L be more than a few micrometers. It is in the range of ten micrometers. As for the thickness d of the device electrode, an appropriate numerical value is usually selected from a range of several hundred angstroms to several micrometers.
【０１０８】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。A fine particle film is used for the portion of the conductive thin film 1104. The fine particle film mentioned here is a film containing many fine particles as a constituent element (including an island-shaped aggregate).
I mean If you examine the microparticle film microscopically, usually
A structure in which the individual fine particles are spaced apart, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.
【０１０９】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、中でも好ましいのは１０オングストロ
ームから２００オングストロームの範囲のものである。
また、微粒子膜の膜厚は、以下に述べるような諸条件を
考慮して適宜設定される。即ち、素子電極１１０２或は
１１０３と電気的に良好に接続するのに必要な条件、後
述する通電フォーミングを良好に行うのに必要な条件、
微粒子膜自身の電気抵抗を後述する適宜の値にするため
に必要な条件、などである。The particle size of the fine particles used in the fine particle film is in the range of several angstroms to several thousand angstroms, and preferably in the range of 10 angstroms to 200 angstroms.
Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, conditions necessary for good electrical connection to the element electrode 1102 or 1103, conditions necessary for performing energization forming described later, and
Conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later, and the like.
【０１１０】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。Specifically, the setting is made in the range of several Angstroms to several thousand Angstroms, and particularly, it is preferably between 10 Angstroms and 500 Angstroms.
【０１１１】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａ
ｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3，などをはじめと
する酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，
ＹＢ4，ＧｄＢ4，などをはじめとする硼化物や、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをは
じめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などを
はじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとす
る半導体や、カーボン、などがあげられ、これらの中か
ら適宜選択される。Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag, A
u, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb, and other metals, PdO, S
Oxides such as nO2, In2O3, PbO, Sb2O3, etc .; HfB2, ZrB2, LaB6, CeB6,
Borides such as YB4, GdB4, etc., Ti
Carbides including C, ZrC, HfC, TaC, SiC, WC, etc., nitrides including TiN, ZrN, HfN, etc., semiconductors including Si, Ge, etc., carbon, etc. And these are appropriately selected from these.
【０１１２】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／□］の範囲に含ま
れるよう設定した。As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set so as to be included in the range of 10 3 to 10 7 [Ohm / □].
【０１１３】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なり合うような構造を
とっている。その重なり方は、図１７の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。Note that the conductive thin film 1104 and the element electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps. In the example shown in FIG.
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.
【０１１４】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図１７においては模式的に示した。また、薄
膜１１１３は、炭素もしくは炭素化合物よりなる薄膜
で、電子放出部１１０５およびその近傍を被覆してい
る。薄膜１１１３は、通電フォーミング処理後に、後述
する通電活性化の処理を行うことにより形成する。The electron-emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrically higher resistance than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG. The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.
【０１１５】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのが更に好ましい。The thin film 1113 is made of any one of single crystal graphite, polycrystalline graphite and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but 300 [Å] or less. Is more preferred.
【０１１６】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１７においては模式
的に示した。また、平面図（ａ）においては、薄膜１１
１３の一部を除去した素子を図示した。Since it is difficult to accurately show the actual position and shape of the thin film 1113, it is schematically shown in FIG. Also, in the plan view (a), the thin film 11
13 shows a device in which a part of the device 13 is removed.
【０１１７】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。The basic structure of the preferred element has been described above. In the embodiment, the following element is used.
【０１１８】即ち、基板１１０１には青板ガラスを用
い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメータ］とした。微粒
子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒
子膜の厚さは約１００［オングストローム］、幅Ｗは１
００［マイクロメータ］とした。That is, blue glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer]. Pd or PdO is used as the main material of the fine particle film, the thickness of the fine particle film is about 100 [angstrom], and the width W is 1
00 [micrometer].
【０１１９】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。Next, a description will be given of a method of manufacturing a preferred flat surface conduction electron-emitting device.
【０１２０】図１８（ａ）〜（ｄ）は、表面伝導型放出
素子の製造工程を説明するための断面図で、各部材の表
記は図１７と同一である。FIGS. 18 (a) to 18 (d) are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as in FIG.
【０１２１】１）まず、図１８（ａ）に示すように、基
板１１０１上に素子電極１１０２および１１０３を形成
する。これら形成するにあたっては、予め基板１１０１
を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電
極の材料を堆積させる。（堆積する方法としては、例え
ば、蒸着法やスパッタ法などの真空成膜技術を用ればよ
い。）その後、堆積した電極材料を、フォトリソグラフ
ィー・エッチング技術を用いてパターニングし、（ａ）
に示した一対の素子電極（１１０２と１１０３）を形成
する。1) First, as shown in FIG. 18A, device electrodes 1102 and 1103 are formed on a substrate 1101. In forming them, the substrate 1101
Is thoroughly washed using a detergent, pure water, and an organic solvent, and then a material for an element electrode is deposited. (As a deposition method, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used.) Thereafter, the deposited electrode material is patterned using a photolithography / etching technique, and (a)
A pair of device electrodes (1102 and 1103) shown in FIG.
【０１２２】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。この導電性薄膜１１０４を
形成するにあたっては、まず図１８（ａ）の基板に有機
金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜
を成膜した後、フォトリソグラフィー・エッチングによ
り所定の形状にパターニングする。ここで、有機金属溶
液とは、導電性薄膜に用いる微粒子の材料を主要元素と
する有機金属化合物の溶液である。（具体的には、本実
施の形態では主要元素としてＰｄを用いた。また、実施
の形態では塗布方法として、ディッピング法を用いた
が、それ以外の例えばスピンナー法やスプレー法を用い
てもよい。）また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、例えば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。2) Next, a conductive thin film 1104 is formed as shown in FIG. In forming the conductive thin film 1104, first, an organic metal solution is applied to the substrate of FIG. 18A, dried, heated and baked to form a fine particle film, and then a predetermined film is formed by photolithography and etching. Pattern into a shape. Here, the organometallic solution is a solution of an organometallic compound whose main element is a material of fine particles used for the conductive thin film. (Specifically, in this embodiment, Pd is used as a main element. In this embodiment, a dipping method is used as a coating method, but other methods such as a spinner method and a spray method may be used. As a method of forming a conductive thin film made of a fine particle film, a method other than the method of applying an organometallic solution used in the present embodiment, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method Method may be used.
【０１２３】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。3) Next, as shown in FIG. 14C, a forming power supply 1110 supplies the device electrodes 1102 and 1102 with each other.
3, an appropriate voltage is applied, and an energization forming process is performed to form the electron-emitting portion 1105.
【０１２４】この通電フォーミング処理とは、微粒子膜
で作られた導電性薄膜１１０４に通電を行って、その一
部を適宜に破壊、変形、もしくは変質せしめ、電子放出
を行うのに好適な構造に変化させる処理のことである。
微粒子膜で作られた導電性薄膜のうち電子放出を行うの
に好適な構造に変化した部分（すなわち電子放出部１１
０５）においては、薄膜に適当な亀裂が形成されてい
る。なお、電子放出部１１０５が形成される前と比較す
ると、形成された後は素子電極１１０２と１１０３の間
で計測される電気抵抗は大幅に増加する。This energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film, to appropriately destroy, deform, or alter a part of the conductive thin film 1104 to obtain a structure suitable for emitting electrons. This is the process of changing.
A portion of the conductive thin film made of a fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 11).
In (05), an appropriate crack is formed in the thin film. Note that the electrical resistance measured between the device electrodes 1102 and 1103 is significantly increased after the formation of the electron emission portions 1105 as compared to before the formation.
【０１２５】通電方法をより詳しく説明するために、図
１９に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施の形態の場合には同図に示したようにパル
ス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印
加した。その際には、三角波パルスの波高値Ｖｐｆを、
順次昇圧した。また、電子放出部１１０５の形成状況を
モニタするためのモニタパルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。FIG. 19 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of the present embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse is
The pressure was increased sequentially. Also, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 are inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time is measured by the ammeter 1.
It was measured at 111.
【０１２６】本実施の形態においては、例えば１０のマ
イナス５乗［torr］程度の真空雰囲気下において、例え
ばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０
［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１
［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加す
るたびに１回の割りで、モニタパルスＰｍを挿入した。
フォーミング処理に悪影響を及ぼすことがないように、
モニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。
そして、素子電極１１０２と１１０３の間の電気抵抗が
１×１０の６乗［Ω］になった段階、すなわちモニタパ
ルス印加時に電流計１１１１で計測される電流が１×１
０のマイナス７乗［Ａ］以下になった段階で、フォーミ
ング処理にかかわる通電を終了した。In this embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr], for example, the pulse width T1 is set to 1 [millisecond] and the pulse interval T2 is set to 10
[Milliseconds], and the peak value Vpf is set to 0.1 for each pulse.
The voltage was increased by [V]. Then, each time five triangular waves were applied, the monitor pulse Pm was inserted at a rate of once.
In order not to adversely affect the forming process,
The monitor pulse voltage Vpm was set to 0.1 [V].
Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [Ω], that is, the current measured by the ammeter 1111 when the monitor pulse is applied is 1 × 1.
At the stage when the power becomes 0 or less than the seventh power [A], the energization related to the forming process is terminated.
【０１２７】なお、上記の方法は、本実施の形態の表面
伝導型放出素子に関する好ましい方法であり、例えば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。The above method is a preferable method for the surface conduction electron-emitting device according to the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and thickness of the fine particle film or the element electrode interval L is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.
【０１２８】４）次に、図１８（ｄ）に示すように、活
性化用電源１１１２から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。4) Next, as shown in FIG. 18D, an appropriate voltage is applied between the element electrodes 1102 and 1103 from the activating power supply 1112, and an energizing activation process is performed to perform electron emission characteristics. Make improvements.
【０１２９】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。The energization activation process is a process of energizing the electron emitting portion 1105 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113.) By performing the activation process, the emission current at the same applied voltage is typically smaller than that before the activation. Specifically, it can be increased by 100 times or more.
【０１３０】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［torr］の範囲内の真空雰囲気中で、
電圧パルスを定期的に印加することにより、真空雰囲気
中に存在する有機化合物を起源とする炭素もしくは炭素
化合物を堆積させる。堆積物１１１３は、単結晶グラフ
ァイト、多結晶グラファイト、非晶質カーボン、のいず
れかか、もしくはその混合物であり、膜厚は５００［オ
ングストローム］以下、より好ましくは３００［オング
ストローム］以下である。Specifically, 10 minus the fourth power to 1
In a vacuum atmosphere in the range of 0 to the fifth power [torr],
By periodically applying a voltage pulse, carbon or a carbon compound originating from an organic compound existing in a vacuum atmosphere is deposited. The deposit 1113 is one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 Å or less, and more preferably 300 Å or less.
【０１３１】通電方法をより詳しく説明するために、図
２０（ａ）に、活性化用電源１１１２から印加する適宜
の電圧波形の一例を示す。本実施の形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には，矩形波の電圧Ｖａｃは１４
［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４
は１０［ミリ秒］とした。なお、上述の通電条件は、本
実施の形態の表面伝導型放出素子に関する好ましい条件
であり、表面伝導型放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。In order to explain the energization method in more detail, FIG. 20A shows an example of an appropriate voltage waveform applied from the activation power supply 1112. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically, but specifically, the rectangular wave voltage Vac is 14
[V], pulse width T3 is 1 [millisecond], pulse interval T4
Was set to 10 [milliseconds]. Note that the above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.
【０１３２】図１８（ｄ）に示す１１１４は該表面伝導
型放出素子から放出される放出電流Ｉeを捕捉するため
のアノード電極で、直流高電圧電源１１１５および電流
計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる。）活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉeを計測して通電
活性化処理の進行状況をモニタし、活性化用電源１１１
２の動作を制御する。電流計１１１６で計測された放出
電流Ｉeの一例を図２０（ｂ）に示すが、活性化電源１
１１２からパルス電圧を印加しはじめると、時間の経過
とともに放出電流Ｉeは増加するが、やがて飽和してほ
とんど増加しなくなる。このように、放出電流Ｉeがほ
ぼ飽和した時点で活性化用電源１１１２からの電圧印加
を停止し、通電活性化処理を終了する。An anode electrode 1114 shown in FIG. 18D is for capturing an emission current Ie emitted from the surface conduction electron-emitting device, and is connected to a DC high-voltage power supply 1115 and an ammeter 1116. (Note that the substrate 1101
When the activation process is performed after the display panel is incorporated into the display panel, the phosphor screen of the display panel is connected to the anode electrode 1114.
Used as While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process, and the activation power supply 111
2 is controlled. An example of the emission current Ie measured by the ammeter 1116 is shown in FIG.
When the pulse voltage starts to be applied from 112, the emission current Ie increases with time, but eventually saturates and hardly increases. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.
【０１３３】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。The above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment. If the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. Is desirable.
【０１３４】以上のようにして、図１８（ｅ）に示す平
面型の表面伝導型放出素子を製造した。As described above, the planar surface conduction electron-emitting device shown in FIG. 18E was manufactured.
【０１３５】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。(Vertical Type Surface Conduction Emission Element) Next, another typical structure of a surface conduction type emission element in which the electron emission portion or its periphery is formed of a fine particle film, that is, a vertical type surface conduction emission device. The configuration of the element will be described.
【０１３６】図２１は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜である。FIG. 21 is a schematic cross-sectional view for explaining the basic structure of the vertical type. In FIG.
202 and 1203 are device electrodes, 1206 is a step forming member, 1204 is a conductive thin film using a fine particle film, 1205
Are electron-emitting portions formed by an energization forming process;
213 is a thin film formed by the activation process.
【０１３７】この垂直型が先に説明した平面型と異なる
点は、素子電極のうちの片方（１２０２）が段差形成部
材１２０６上に設けられており、導電性薄膜１２０４が
段差形成部材１２０６の側面を被覆している点にある。
従って、図１７の平面型における素子電極間隔Ｌは、垂
直型においては段差形成部材１２０６の段差高Ｌｓとし
て設定される。なお、基板１２０１、素子電極１２０２
および１２０３、微粒子膜を用いた導電性薄膜１２０
４、については、前記平面型の説明中に列挙した材料を
同様に用いることが可能である。また、段差形成部材１
２０６には、例えばＳｉＯ2のような電気的に絶縁性の
材料を用いる。This vertical type is different from the flat type described above in that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is formed on the side surface of the step forming member 1206. Is covered.
Therefore, the element electrode interval L in the planar type shown in FIG. 17 is set as the step height Ls of the step forming member 1206 in the vertical type. Note that the substrate 1201, the element electrode 1202
And 1203, conductive thin film 120 using fine particle film
For 4, the materials listed in the description of the planar type can be used in the same manner. Step forming member 1
An electrically insulating material such as, for example, SiO 2 is used for 206.
【０１３８】次に、垂直型の表面伝導型放出素子の製法
について説明する。図２２（ａ）〜（ｆ）は、この製造
工程を説明するための断面図で、各部材の表記は図２１
と同一である。Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 22A to 22F are cross-sectional views for explaining the manufacturing process.
Is the same as
【０１３９】１）まず、図２２（ａ）に示すように、基
板１２０１上に素子電極１２０３を形成する。1) First, as shown in FIG. 22A, an element electrode 1203 is formed on a substrate 1201.
【０１４０】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、例えばＳｉＯ2 をスパッタ法で積層すればよいが、
例えば真空蒸着法や印刷法などの他の成膜方法を用いて
もよい。2) Next, as shown in FIG. 14B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by stacking, for example, SiO2 by sputtering.
For example, another film formation method such as a vacuum evaporation method or a printing method may be used.
【０１４１】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。3) Next, as shown in FIG. 14C, an element electrode 1202 is formed on the insulating layer.
【０１４２】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、例えばエッチング法を用いて除去し、素子
電極１２０３を露出させる。4) Next, as shown in FIG. 14D, a part of the insulating layer is removed by using, for example, an etching method to expose the element electrode 1203.
【０１４３】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、例えば塗布法などの
成膜技術を用いればよい。5) Next, as shown in FIG. 14E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the planar type, a film forming technique such as a coating method may be used.
【０１４４】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図１８（ｃ）を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい。） ７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図１８（ｄ）を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。） 以上のようにして、図２２（ｆ）に示す垂直型の表面伝
導型放出素子を製造した。6) Next, as in the case of the flat type, an energization forming process is performed to form an electron-emitting portion.
(The same process as the planar type energization forming process described with reference to FIG. 18C may be performed.) 7) Next, as in the case of the planar type, the energization activation process is performed, and the electron emission section is performed. Carbon or a carbon compound is deposited in the vicinity. (A process similar to the planar energization activation process described with reference to FIG. 18D may be performed.) As described above, the vertical surface conduction electron-emitting device shown in FIG. Manufactured.
【０１４５】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。(Characteristics of Surface Conduction Emitting Element Used in Display Device) The element structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the element used in the display device will be described. Is described.
【０１４６】図２３に、表示装置に用いた素子の、（放
出電流Ｉe）対（素子印加電圧Ｖf）特性、及び（素子電
流Ｉf）対（素子印加電圧Ｖf）特性の典型的な例を示
す。なお、放出電流Ｉeは素子電流Ｉfに比べて著しく小
さく、同一尺度で図示するのが困難であるうえ、これら
の特性は素子の大きさや形状等の設計パラメータを変更
することにより変化するものであるため、２本のグラフ
は各々任意単位で図示した。FIG. 23 shows typical examples of (emission current Ie) versus (device applied voltage Vf) characteristics and (device current If) versus (device applied voltage Vf) characteristics of the device used in the display device. . Note that the emission current Ie is significantly smaller than the device current If, and it is difficult to show the same current on the same scale. In addition, these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, each of the two graphs is shown in arbitrary units.
【０１４７】本実施の形態の表示装置に用いた素子は、
放出電流Ｉeに関して以下に述べる３つの特性を有して
いる。The elements used in the display device of this embodiment are as follows:
The emission current Ie has the following three characteristics.
【０１４８】第１に、ある電圧（これを閾値電圧Ｖthと
呼ぶ）以上の大きさの電圧を素子に印加すると急激に放
出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電
圧では放出電流Ｉeはほとんど検出されない。即ち、放
出電流Ｉeに関して、明確な閾値電圧Ｖthを持った非線
形素子である。First, when a voltage higher than a certain voltage (hereinafter referred to as a threshold voltage Vth) is applied to the element, the emission current Ie sharply increases. On the other hand, when the voltage is lower than the threshold voltage Vth, the emission current Ie increases. Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.
【０１４９】第２に、放出電流Ｉeは素子に印加する電
圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉe
の大きさを制御できる。Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie varies with the voltage Vf.
Size can be controlled.
【０１５０】第３に、素子に印加する電圧Ｖfに対して
素子から放出される電流Ｉeの応答速度が速いため、電
圧Ｖfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。Third, since the response speed of the current Ie emitted from the device is fast with respect to the voltage Vf applied to the device, the amount of charge of the electrons emitted from the device depends on the length of time during which the voltage Vf is applied. Can control.
【０１５１】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。例
えば多数の素子を表示画面の画素に対応して設けた表示
装置において、第１の特性を利用すれば、表示画面を順
次走査して表示を行うことが可能である。すなわち、駆
動中の素子には所望の発光輝度に応じて閾値電圧Ｖth以
上の電圧を適宜印加し、非選択状態の素子には閾値電圧
Ｖth未満の電圧を印加する。駆動する素子を順次切り替
えてゆくことにより、表示画面を順次走査して表示を行
うことが可能である。Because of the above characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the element under driving according to the desired light emission luminance, and a voltage lower than the threshold voltage Vth is applied to the element in the non-selected state. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.
【０１５２】また、第２の特性か、又は第３の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。Further, by utilizing the second characteristic or the third characteristic, the light emission luminance can be controlled, so that a gradation display can be performed.
【０１５３】（多数素子を単純マトリクス配線したマル
チ電子源の構造）次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。(Structure of a Multi-Electron Source in Which Many Devices are Wiring in a Simple Matrix) Next, a structure of a multi-electron source in which the above-described surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.
【０１５４】図２４に示すのは、図１５の表示パネル１
に用いたマルチ電子源の平面図である。基板上には、図
１７で示したものと同様な表面伝導型放出素子が配列さ
れ、これらの素子は行方向配線電極１００３と列方向配
線電極１００４により単純マトリクス状に配線されてい
る。行方向配線電極１００３と列方向配線電極１００４
の交差する部分には、電極間に絶縁層（不図示）が形成
されており、電気的な絶縁が保たれている。FIG. 24 shows the display panel 1 of FIG.
FIG. 4 is a plan view of the multi-electron source used for FIG. On the substrate, surface conduction type emission elements similar to those shown in FIG. 17 are arranged, and these elements are wired in a simple matrix by row-direction wiring electrodes 1003 and column-direction wiring electrodes 1004. Row direction wiring electrode 1003 and column direction wiring electrode 1004
An insulating layer (not shown) is formed between the electrodes at the intersections of the two to maintain electrical insulation.
【０１５５】図２４のＡ−Ａ’に沿った断面を図２５に
示す。FIG. 25 shows a section taken along the line AA ′ of FIG.
【０１５６】なお、このような構造のマルチ電子源は、
予め基板上に行方向配線電極１００３、列方向配線電極
１００４、電極間絶縁層（不図示）、および表面伝導型
放出素子の素子電極と導電性薄膜を形成した後、行方向
配線電極１００３および列方向配線電極１００４を介し
て各素子に給電して通電フォーミング処理と通電活性化
処理を行うことにより製造した。Incidentally, the multi-electron source having such a structure is as follows.
After forming the row direction wiring electrode 1003, the column direction wiring electrode 1004, the interelectrode insulating layer (not shown), the device electrode of the surface conduction electron-emitting device and the conductive thin film on the substrate in advance, the row direction wiring electrode 1003 and the column are formed. The device was manufactured by supplying power to each element through the directional wiring electrode 1004 and performing an energization forming process and an energization activation process.
【０１５７】図２６は、前述の実施の形態の表面伝導型
放出素子を電子源として用いた表示パネル１に、例えば
テレビジョン放送をはじめとする種々の画像情報源より
提供される画像情報を表示できるように構成した多機能
表示装置の一例を示すための図である。FIG. 26 shows, on a display panel 1 using the surface conduction electron-emitting device of the above embodiment as an electron source, image information provided from various image information sources such as television broadcasting. FIG. 2 is a diagram illustrating an example of a multi-function display device configured to be able to be used.
【０１５８】図中、１は表示パネル、２１０１は表示パ
ネルの駆動回路、２１０２はディスプレイコントロー
ラ、２１０３はマルチプレクサ、２１０４はデコーダ、
２１０５は入出力インターフェース回路、２１０６はＣ
ＰＵ、２１０７は画像生成回路、２１０８および２１０
９および２１１０は画像メモリインターフェース回路、
２１１１は画像入力インターフェース回路、２１１２お
よび２１１３はＴＶ信号受信回路、２１１４は入力部で
ある。なお、本実施の形態の画像表示装置は、例えばテ
レビジョン信号のように映像情報と音声情報の両方を含
む信号を受信する場合には、当然映像の表示と同時に音
声を再生するものであるが、本発明の特徴と直接関係し
ない音声情報の受信，分離，再生，処理，記憶などに関
する回路やスピーカなどについては説明を省略する。In the figure, 1 is a display panel, 2101 is a display panel driving circuit, 2102 is a display controller, 2103 is a multiplexer, 2104 is a decoder,
2105 is an input / output interface circuit, 2106 is C
PU 2107 is an image generation circuit, 2108 and 210
9 and 2110 are image memory interface circuits,
2111 is an image input interface circuit, 2112 and 2113 are TV signal receiving circuits, and 2114 is an input unit. When the image display device of the present embodiment receives a signal including both video information and audio information such as a television signal, for example, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention will be omitted.
【０１５９】以下、画像信号の流れに沿って各部の機能
を説明する。Hereinafter, the function of each section will be described along the flow of the image signal.
【０１６０】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の諸方式でもよい。また、これらよりさらに多数の走査
線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとす
るいわゆる高品位ＴＶ）は、大面積化や大画素数化に適
した前記表示パネルの利点を生かすのに好適な信号源で
ある。ＴＶ信号受信回路２１１３で受信されたＴＶ信号
は、デコーダ２１０４に出力される。ＴＶ信号受信回路
２１１２は、例えば同軸ケーブルや光ファイバーなどの
ような有線伝送系を用いて伝送されるＴＶ画像信号を受
信するための回路である。前記ＴＶ信号受信回路２１１
３と同様に、受信するＴＶ信号の方式は特に限られるも
のではなく、また本回路で受信されたＴＶ信号もデコー
ダ２１０４に出力される。First, the TV signal receiving circuit 2113 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The format of the received TV signal is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system. A TV signal (for example, a so-called high-definition TV such as a MUSE system) composed of a larger number of scanning lines is suitable for taking advantage of the display panel suitable for a larger area and a larger number of pixels. Signal source. The TV signal received by the TV signal receiving circuit 2113 is output to the decoder 2104. The TV signal receiving circuit 2112 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. The TV signal receiving circuit 211
Similarly to 3, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 2104.
【０１６１】画像入力インターフェース回路２１１１
は、例えばＴＶカメラや画像読み取りスキャナなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ２１０４に出力
される。画像メモリインターフェース回路２１１０は、
ビデオテープレコーダ（以下ＶＴＲと略す）に記憶され
ている画像信号を取り込むための回路で、取り込まれた
画像信号はデコーダ２１０４に出力される。画像メモリ
インターフェース回路２１０９は、ビデオディスクに記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ２１０４に出力される。画像
メモリインターフェース回路２１０８は、いわゆる静止
画ディスクのように、静止画像データを記憶している装
置から画像信号を取り込むための回路で、取り込まれた
静止画像データはデコーダ２１０４に出力される。Image input interface circuit 2111
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 2104. The image memory interface circuit 2110 includes:
This is a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The captured image signal is output to a decoder 2104. The image memory interface circuit 2109 is a circuit for taking in an image signal stored in the video disk, and the taken-in image signal is output to the decoder 2104. The image memory interface circuit 2108 is a circuit for taking in an image signal from a device storing still image data, such as a so-called still image disk, and the taken still image data is output to the decoder 2104.
【０１６２】入出力インターフェース回路２１０５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンタなどの出力装置とを接
続するための回路である。画像データや文字データ・図
形情報の入出力を行うのはもちろんのこと、場合によっ
ては本表示装置の備えるＣＰＵ２１０６と外部との間で
制御信号や数値データの入出力などを行うことも可能で
ある。The input / output interface circuit 2105 includes:
A circuit for connecting the present display device to an external computer, a computer network, or an output device such as a printer. In addition to inputting and outputting image data, character data, and graphic information, control signals and numerical data can be input and output between the CPU 2106 included in the display device and the outside in some cases. .
【０１６３】画像生成回路２１０７は、前記入出力イン
ターフェース回路２１０５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ２１０
６より出力される画像データや文字・図形情報に基づき
表示用画像データを生成するための回路である。本回路
の内部には、例えば画像データや文字・図形情報を蓄積
するための書き換え可能メモリや、文字コードに対応す
る画像パターンが記憶されている読みだし専用メモリ
や、画像処理を行うためのプロセッサなどをはじめとし
て画像の生成に必要な回路が組み込まれている。本回路
により生成された表示用画像データは、デコーダ２１０
４に出力されるが、場合によっては前記入出力インター
フェース回路２１０５を介して外部のコンピュータ・ネ
ットワークやプリンタ入出力することも可能である。The image generation circuit 2107 is provided with image data, character / graphic information input from the outside via the input / output interface circuit 2105, or the CPU 210.
6 is a circuit for generating display image data based on the image data and character / figure information output from 6. Within this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory for storing image patterns corresponding to character codes, and a processor for performing image processing Circuits necessary for generating an image, such as those described above, are incorporated. The display image data generated by this circuit is
4, but it is also possible to input / output an external computer network or printer via the input / output interface circuit 2105 in some cases.
【０１６４】また、ＣＰＵ２１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。例えば、マルチプレクサ２１０３に制御
信号を出力し、表示パネルに表示する画像信号を適宜選
択したり組み合わせたりする。また、その際には表示す
る画像信号に応じて表示パネルコントローラ２１０２に
対して制御信号を発生し、画面表示周波数や走査方法
（例えばインターレースかノンインターレースか）や一
画面の走査線の数など表示装置の動作を適宜制御する。
また画像生成回路２１０７に対して画像データや文字・
図形情報を直接出力したり、あるいは前記入出力インタ
ーフェース回路２１０５を介して外部のコンピュータや
メモリをアクセスして画像データや文字・図形情報を入
力する。The CPU 2106 mainly performs operation control of the display device and operations related to generation, selection, and editing of a display image. For example, a control signal is output to the multiplexer 2103, and image signals to be displayed on the display panel are appropriately selected or combined. In this case, a control signal is generated for the display panel controller 2102 in accordance with an image signal to be displayed, and a display frequency, a scanning method (for example, interlaced or non-interlaced), and the number of scanning lines for one screen are displayed. The operation of the device is appropriately controlled.
Also, the image generation circuit 2107 supplies image data, characters,
Image data and character / graphic information are input by directly outputting graphic information or by accessing an external computer or memory via the input / output interface circuit 2105.
【０１６５】なお、ＣＰＵ２１０６は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。あるいは、前述したように入出力インターフェース
回路２１０５を介して外部のコンピュータネットワーク
と接続し、例えば数値計算などの作業を外部機器と協動
して行っても良い。The CPU 2106 may, of course, be involved in work for other purposes. For example,
It may be directly related to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the computer may be connected to an external computer network via the input / output interface circuit 2105 and work such as numerical calculation may be performed in cooperation with an external device.
【０１６６】入力部２１１４は、前記ＣＰＵ２１０６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスのほ
か、ジョイスティック，バーコードリーダ，音声認識装
置など多様な入力機器を用いる事が可能である。The input unit 2114 is for the user to input commands, programs, data, and the like to the CPU 2106. For example, in addition to a keyboard and a mouse, various inputs such as a joystick, a barcode reader, and a voice recognition device are provided. It is possible to use equipment.
【０１６７】デコーダ２１０４は、前記２１０７ないし
２１１３より入力される種々の画像信号を３原色信号、
または輝度信号とＩ信号，Ｑ信号に逆変換するための回
路である。なお、同図中に点線で示すように、デコーダ
２１０４は内部に画像メモリを備えるのが望ましい。こ
れは、例えばＭＵＳＥ方式をはじめとして、逆変換する
に際して画像メモリを必要とするようなテレビ信号を扱
うためである。また、画像メモリを備えることにより、
静止画の表示が容易になる、あるいは前記画像生成回路
２１０７およびＣＰＵ２１０６と協同して画像の間引
き，補間，拡大，縮小，合成をはじめとする画像処理や
編集が容易に行えるようになるという利点が生まれるか
らである。The decoder 2104 converts various image signals input from the above 2107 to 2113 into three primary color signals,
Alternatively, it is a circuit for inversely converting a luminance signal into an I signal and a Q signal. It is to be noted that the decoder 2104 desirably includes an image memory therein, as indicated by a dotted line in FIG. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method. Also, by having an image memory,
Advantageously, the display of a still image is facilitated, or image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis can be easily performed in cooperation with the image generation circuit 2107 and the CPU 2106. Because they are born.
【０１６８】マルチプレクサ２１０３は、ＣＰＵ２１０
６より入力される制御信号に基づき表示画像を適宜選択
するものである。即ち、マルチプレクサ２１０３はデコ
ーダ２１０４から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路２１０１に出
力する。その場合には、一画面表示時間内で画像信号を
切り替えて選択することにより、いわゆる多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。The multiplexer 2103 includes a CPU 210
The display image is appropriately selected based on the control signal input from the control unit 6. That is, the multiplexer 2103 selects a desired image signal from the inversely converted image signals input from the decoder 2104 and outputs the selected image signal to the drive circuit 2101. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .
【０１６９】また、表示パネルコントローラ２１０２
は、ＣＰＵ２１０６より入力される制御信号に基づき駆
動回路２１０１の動作を制御するための回路である。The display panel controller 2102
Is a circuit for controlling the operation of the drive circuit 2101 based on a control signal input from the CPU 2106.
【０１７０】まず、表示パネル１の基本的な動作にかか
わるものとして、例えば表示パネルの駆動用電源（図示
せず）の動作シーケンスを制御するための信号を駆動回
路２１０１に対して出力する。また、表示パネルの駆動
方法に関わるものとして、例えば画面表示周波数や走査
方法（例えばインターレースかノンインターレースか）
を制御するための信号を駆動回路２１０１に対して出力
する。First, as a signal related to the basic operation of the display panel 1, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 2101. In addition, as to the driving method of the display panel, for example, the screen display frequency and the scanning method (for example, interlace or non-interlace)
Is output to the drive circuit 2101.
【０１７１】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。In some cases, a control signal relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 2101.
【０１７２】また、駆動回路２１０１は、表示パネル１
に印加する駆動信号を発生するための回路であり、前記
マルチプレクサ２１０３から入力される画像信号と、前
記表示パネルコントローラ２１０２より入力される制御
信号に基づいて動作するものである。The driving circuit 2101 is connected to the display panel 1.
, And operates based on an image signal input from the multiplexer 2103 and a control signal input from the display panel controller 2102.
【０１７３】以上、各部の機能を説明したが、図２６に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報を表示パネル１に表示す
ることが可能である。すなわち、テレビジョン放送をは
じめとする各種の画像信号はデコーダ２１０４において
逆変換された後、マルチプレクサ２１０３において適宜
選択され、駆動回路２１０１に入力される。一方、ディ
スプレイコントローラ２１０２は、表示する画像信号に
応じて駆動回路２１０１の動作を制御するための制御信
号を発生する。駆動回路２１０１は、上記画像信号と制
御信号に基づいて表示パネル１に駆動信号を印加する。
これにより、表示パネル１において画像が表示される。
これらの一連の動作は、ＣＰＵ２１０６により統括的に
制御される。The function of each section has been described above. With the configuration illustrated in FIG. 26, the present display device can display image information input from various image information sources on the display panel 1. That is, various image signals including television broadcasts are inversely converted by the decoder 2104, appropriately selected by the multiplexer 2103, and input to the drive circuit 2101. On the other hand, the display controller 2102 generates a control signal for controlling the operation of the drive circuit 2101 according to the image signal to be displayed. The drive circuit 2101 applies a drive signal to the display panel 1 based on the image signal and the control signal.
Thus, an image is displayed on the display panel 1.
These series of operations are totally controlled by the CPU 2106.
【０１７４】また、本実施の形態の表示装置において
は、デコーダ２１０４に内蔵する画像メモリや、画像生
成回路２１０７およびＣＰＵ２１０６が関与することに
より、単に複数の画像情報の中から選択したものを表示
するだけでなく、表示する画像情報に対して、例えば拡
大，縮小，回転，移動，エッジ強調，間引き，補間，色
変換，画像の縦横比変換などをはじめとする画像処理
や、合成，消去，接続，入れ換え，はめ込みなどをはじ
めとする画像編集を行う事も可能である。また、本実施
の形態の説明では特に触れなかったが、上記画像処理や
画像編集と同様に、音声情報に関しても処理や編集を行
うための専用回路を設けても良い。Further, in the display device of the present embodiment, an image memory incorporated in decoder 2104, an image generation circuit 2107 and a CPU 2106 are involved, so that a display selected from a plurality of pieces of image information is displayed. In addition to image information to be displayed, image processing such as enlargement, reduction, rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, and the like, synthesis, deletion, and connection It is also possible to perform image editing such as replacement, replacement and fitting. Although not specifically mentioned in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.
【０１７５】従って、この表示装置は、テレビジョン放
送の表示機器，テレビ会議の端末機器，静止画像および
動画像を扱う画像編集機器，コンピュータの端末機器，
ワードプロセッサをはじめとする事務用端末機器，ゲー
ム機などの機能を一台で兼ね備える事が可能で、産業用
あるいは民生用として極めて応用範囲が広い。Therefore, this display device is a television broadcast display device, a video conference terminal device, an image editing device that handles still and moving images, a computer terminal device,
It is possible to combine the functions of a word processor and other office terminal equipment, game machines, etc. with a single unit, and has a very wide range of applications for industrial or consumer use.
【０１７６】なお、図２６は、表面伝導型放出素子を電
子源とする表示パネルを用いた表示装置の構成の一例を
示したにすぎず、これのみに限定されるものではない事
は言うまでもない。例えば、図２６の構成要素のうち使
用目的上必要のない機能に関わる回路は省いても差し支
えない。またこれとは逆に、使用目的によってはさらに
構成要素を追加しても良い。例えば、本表示装置をテレ
ビ電話機として応用する場合には、テレビカメラ，音声
マイク，照明機，モデムを含む送受信回路などを構成要
素に追加するのが好適である。FIG. 26 shows only an example of the configuration of a display device using a display panel using a surface conduction electron-emitting device as an electron source, and it goes without saying that the present invention is not limited to this. . For example, among the components in FIG. 26, circuits relating to functions that are not necessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied as a video phone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.
【０１７７】この表示装置においては、とりわけ表面伝
導型放出素子を電子源とする表示パネルが容易に薄形化
できるため、表示装置全体の奥行きを小さくすることが
可能である。それに加えて、表面伝導型放出素子を電子
源とする表示パネルは大画面化が容易で輝度が高く視野
角特性にも優れるため、本表示装置は臨場感あふれ迫力
に富んだ画像を視認性良く表示することが可能である。In this display device, particularly, the display panel using the surface conduction electron-emitting device as an electron source can be easily reduced in thickness, so that the depth of the entire display device can be reduced. In addition, the display panel using the surface conduction electron-emitting device as the electron source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics. It is possible to display.
【０１７８】なお本発明は、複数の機器（例えばホスト
コンピュータ，インターフェース機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。Even if the present invention is applied to a system including a plurality of devices (for example, a host computer, an interface device, a reader, a printer, etc.), a device including one device (for example, a copying machine, a facsimile machine, etc.) ) May be applied.
【０１７９】また本発明の目的は、前述した実施形態の
機能を実現するソフトウェアのプログラムコードを記録
した記憶媒体を、システムあるいは装置に供給し、その
システムあるいは装置のコンピュータ（またはＣＰＵや
ＭＰＵ）が記憶媒体に格納されたプログラムコードを読
出し実行することによっても達成される。Further, an object of the present invention is to supply a storage medium storing a program code of software for realizing the functions of the above-described embodiments to a system or an apparatus, and the computer (or CPU or MPU) of the system or the apparatus to supply the storage medium. This is also achieved by reading and executing the program code stored in the storage medium.
【０１８０】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。In this case, the program code itself read from the storage medium implements the functions of the above-described embodiment, and the storage medium storing the program code constitutes the present invention.
【０１８１】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。As a storage medium for supplying the program code, for example, a floppy disk, hard disk, optical disk, magneto-optical disk, CD-ROM, CD
-R, a magnetic tape, a nonvolatile memory card, a ROM, or the like can be used.
【０１８２】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれる。When the computer executes the readout program code, not only the functions of the above-described embodiment are realized, but also the OS (Operating System) running on the computer based on the instruction of the program code. ) Performs part or all of the actual processing, and the processing realizes the functions of the above-described embodiments.
【０１８３】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれる。Further, after the program code read from the storage medium is written into a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, based on the instructions of the program code, The case where the CPU of the function expansion board or the function expansion unit performs part or all of the actual processing, and the function of the above-described embodiment is realized by the processing.
【０１８４】以上説明したように本発明の実施の形態に
よれば、２種類の走査信号ドライバ基板を設計・製作す
る必要も無く、同一の回路構成・実装形態の走査信号ド
ライバ基板を作製するだけでよい。そのため、設計コス
ト・製造コストを下げることができた。そして低コスト
で画像表示装置を提供することができた。As described above, according to the embodiment of the present invention, there is no need to design and manufacture two types of scanning signal driver boards, but only to manufacture scanning signal driver boards having the same circuit configuration and mounting form. Is fine. Therefore, the design cost and the manufacturing cost can be reduced. And an image display device could be provided at low cost.
【０１８５】[0185]
【発明の効果】以上説明したように本発明によれば、共
通の走査ドライバ基板を使用して表示パネルの走査配線
を両側から駆動できるという効果がある。As described above, according to the present invention, there is an effect that the scanning wiring of the display panel can be driven from both sides using a common scanning driver substrate.
【０１８６】また本発明によれば、走査信号の走査方向
を自由に設定できるという効果がある。According to the present invention, there is an effect that the scanning direction of the scanning signal can be freely set.
【図１】本発明の実施の形態の画像表示装置の構成を示
すブロック図である。FIG. 1 is a block diagram illustrating a configuration of an image display device according to an embodiment of the present invention.
【図２】本実施の形態の変調信号発生部の１つの信号発
生部の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of one signal generation unit of a modulation signal generation unit according to the present embodiment.
【図３】変調信号発生部の動作を説明するためのタイミ
ング図である。FIG. 3 is a timing chart for explaining an operation of a modulation signal generator.
【図４】図１に示す全体構成の動作を説明するためのタ
イミング図である。FIG. 4 is a timing chart for explaining the operation of the overall configuration shown in FIG. 1;
【図５】本発明の実施の形態１の走査信号作成部の構成
を示す回路図である。FIG. 5 is a circuit diagram illustrating a configuration of a scanning signal generation unit according to the first embodiment of the present invention.
【図６】実施の形態１の走査信号ドライバ基板の実装形
態を説明する図である。FIG. 6 is a diagram illustrating a mounting mode of the scanning signal driver board according to the first embodiment.
【図７】本発明の実施の形態２の走査信号作成部の構成
を示す回路図である。FIG. 7 is a circuit diagram showing a configuration of a scanning signal generation unit according to a second embodiment of the present invention.
【図８】実施の形態２の走査信号作成部における信号Ｌ
／Ｒの設定を説明する図である。FIG. 8 is a diagram illustrating a signal L in a scanning signal generation unit according to the second embodiment.
FIG. 4 is a diagram for explaining setting of / R.
【図９】実施の形態３の走査信号作成部における信号Ｌ
／Ｒの設定を説明する図である。FIG. 9 is a diagram illustrating a signal L in a scanning signal generation unit according to the third embodiment.
FIG. 4 is a diagram for explaining setting of / R.
【図１０】実施の形態４の走査信号作成部における信号
Ｌ／Ｒの設定を説明する図である。FIG. 10 is a diagram illustrating setting of signals L / R in a scanning signal generation unit according to a fourth embodiment.
【図１１】実施の形態５の走査信号作成部における信号
Ｌ／Ｒの設定を説明する図である。FIG. 11 is a diagram illustrating setting of signals L / R in a scanning signal generation unit according to the fifth embodiment.
【図１２】本発明の実施の形態６の走査信号作成部の構
成を示す回路図である。FIG. 12 is a circuit diagram illustrating a configuration of a scanning signal generation unit according to a sixth embodiment of the present invention.
【図１３】実施の形態６の走査信号作成部の動作を説明
するタイミング図である。FIG. 13 is a timing chart for explaining the operation of the scanning signal generator according to the sixth embodiment.
【図１４】実施の形態６の走査信号作成部の動作を説明
するタイミング図である。FIG. 14 is a timing chart for explaining the operation of the scanning signal generator according to the sixth embodiment.
【図１５】本発明の実施の形態の画像表示装置の表示パ
ネルの一部を切り欠いて示した斜視図である。FIG. 15 is a perspective view of the display panel of the image display device according to the embodiment of the present invention, in which a part of the display panel is cut away.
【図１６】表示パネルのフェースプレートの蛍光体配列
を例示した平面図で，（Ａ）はストライプ型、（Ｂ）は
デルタ型配列を示す。16A and 16B are plan views illustrating a phosphor array of a face plate of a display panel, wherein FIG. 16A shows a stripe type and FIG. 16B shows a delta type array.
【図１７】本実施の形態で用いた平面型の表面伝導型放
出素子の平面図（ａ），断面図（ｂ）である。17A and 17B are a plan view and a cross-sectional view, respectively, of the planar type surface conduction electron-emitting device used in the present embodiment.
【図１８】平面型の表面伝導型放出素子の製造工程を示
す断面図である。FIG. 18 is a cross-sectional view showing a step of manufacturing the planar type surface conduction electron-emitting device.
【図１９】通電フォーミング処理の際の印加電圧波形を
示す図である。FIG. 19 is a diagram showing an applied voltage waveform during the energization forming process.
【図２０】通電活性化処理の際の印加電圧波形（ａ），
放電電流Ｉeの変化（ｂ）を示す図である。FIG. 20 shows an applied voltage waveform (a) in the energization activation process,
It is a figure showing change (b) of discharge current Ie.
【図２１】本実施の形態で用いた垂直型の表面伝導型放
出素子の断面図である。FIG. 21 is a sectional view of a vertical surface conduction electron-emitting device used in the present embodiment.
【図２２】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。FIG. 22 is a cross-sectional view showing a step of manufacturing a vertical surface conduction electron-emitting device.
【図２３】実施の形態で用いた表面伝導型放出素子の典
型的な特性を示すグラフ図である。FIG. 23 is a graph showing typical characteristics of the surface conduction electron-emitting device used in the embodiment.
【図２４】実施の形態で用いたマルチ電子源の基板の平
面図である。FIG. 24 is a plan view of a substrate of the multi-electron source used in the embodiment.
【図２５】実施の形態で用いたマルチ電子源の基板の一
部断面図である。FIG. 25 is a partial cross-sectional view of the substrate of the multi-electron source used in the embodiment.
【図２６】本発明の実施の形態である画像表示装置を用
いた多機能画像表示装置のブロック図である。FIG. 26 is a block diagram of a multi-function image display device using the image display device according to the embodiment of the present invention.
【図２７】従来知られた表面伝導型放出素子の一例を示
す図である。FIG. 27 is a diagram showing an example of a conventionally known surface conduction electron-emitting device.
【図２８】従来知られたＦＥの一例を示す図である。FIG. 28 is a diagram illustrating an example of a conventionally known FE.
【図２９】従来知られたＭＩＭ型の一例を示す図であ
る。FIG. 29 is a diagram showing an example of a conventionally known MIM type.
【図３０】発明者らが試みた課題の発生した電子放出素
子の配線方法を説明する図である。FIG. 30 is a diagram for explaining a wiring method of an electron-emitting device in which the problem which the inventors have attempted has occurred.
【図３１】走査配線を両側取り出しにしたマルチ電子源
の配列の一例を示す図である。FIG. 31 is a diagram showing an example of an arrangement of a multi-electron source in which scanning wiring is taken out on both sides.
【図３２】走査配線を両側取り出しにしたマルチ電子源
の走査信号ドライバ基板の実装形態を説明する図であ
る。FIG. 32 is a diagram illustrating a mounting mode of a scanning signal driver substrate of a multi-electron source in which scanning wiring is taken out on both sides.
Claims (13)
に同期して順次シフトするシフト手段と、 方向指示信号に応じて前記シフト手段からの出力信号の
シフト方向を切換える切換手段と、 前記切換手段から出力される信号に基づいて表示パネル
の走査配線を駆動する駆動信号を出力するドライバ手段
と、を有することを特徴とする走査ドライバ回路。A shift means for sequentially shifting a start signal for instructing the start of scanning in synchronization with a synchronization signal; a switching means for switching a shift direction of an output signal from the shift means in accordance with a direction instruction signal; A driver means for outputting a drive signal for driving a scan line of a display panel based on a signal output from the means.
号生成手段を、前記走査ドライバ回路が実装されている
回路基板内或は当該基板外に更に有することを特徴とす
る請求項１に記載の走査ドライバ回路。2. The apparatus according to claim 1, further comprising: a direction instruction signal generating unit for generating the direction instruction signal, inside or outside a circuit board on which the scan driver circuit is mounted. Scan driver circuit.
の方向指示信号を供給する回路を含み、前記回路は着脱
可能な短絡端子により前記方向指示信号のレベルを決定
することを特徴とする請求項２に記載の走査ドライバ回
路。3. The direction indicating signal generating means includes a circuit for supplying a direction indicating signal of a predetermined level, wherein the circuit determines the level of the direction indicating signal by a detachable short-circuit terminal. 3. The scan driver circuit according to 2.
の方向指示信号を供給する回路を含み、前記回路は配線
パターンの接続、分離により前記方向指示信号のレベル
を決定することを特徴とする請求項２に記載の走査ドラ
イバ回路。4. The direction indicating signal generating means includes a circuit for supplying a direction indicating signal at a predetermined level, and the circuit determines the level of the direction indicating signal by connecting and disconnecting a wiring pattern. Item 3. The scan driver circuit according to item 2.
子源と前記電子源から放出される電子により画像を形成
する蛍光体を備える画像形成用パネルと、 画像信号に応じた変調信号を発生する変調信号発生手段
と、 前記画像信号に同期して前記画像形成用パネルの走査配
線を両側から駆動する走査配線駆動手段とを有し、 前記走査配線駆動手段は、 走査開始を指示する開始信号を同期信号に同期して順次
シフトするシフト手段と、 方向指示信号に応じて前記シフト手段からの出力信号の
シフト方向を切換える切換手段と、 前記切換手段から出力される信号に基づいて表示パネル
の走査配線を駆動する駆動信号を出力するドライバ手段
と、を有することを特徴とする画像形成装置。5. An image forming panel comprising: an electron source having cold cathode devices arranged in a matrix; and a phosphor for forming an image by electrons emitted from the electron source; and generating a modulation signal corresponding to the image signal. A scanning signal driving means for driving a scanning wiring of the image forming panel from both sides in synchronization with the image signal, wherein the scanning wiring driving means comprises a start signal for instructing a start of scanning. Shift means for sequentially shifting the shift signal in synchronization with a synchronization signal; switching means for switching a shift direction of an output signal from the shift means in accordance with a direction instruction signal; and a display panel based on a signal output from the switch means. An image forming apparatus, comprising: driver means for outputting a drive signal for driving a scanning wiring.
用パネルの走査配線の左側と右側にそれぞれ位置してお
り、前記左側と右側のそれぞれは互いに異なる方向指示
信号により前記シフト手段からの出力信号のシフト方向
が切換えられていることを特徴とする請求項５に記載の
画像形成装置。6. The scanning wiring driving means is located on the left and right sides of the scanning wiring of the image forming panel, and the left and right sides output from the shifting means in response to different direction instruction signals. The image forming apparatus according to claim 5, wherein a shift direction of a signal is switched.
で構成され、前記画像形成用パネルの走査配線を前記複
数の回路基板からの出力により駆動することを特徴とす
る請求項５又は６に記載の画像形成装置。7. The scanning wiring driving means according to claim 5, wherein said scanning wiring driving means is constituted by a plurality of circuit boards, and drives the scanning wiring of said image forming panel by an output from said plurality of circuit boards. The image forming apparatus according to claim 1.
号生成手段を更に有することを特徴とする請求項５乃至
７のいずれか１項に記載の画像形成装置。8. The image forming apparatus according to claim 5, further comprising a direction instruction signal generating unit that generates the direction instruction signal.
の方向指示信号を供給する回路を含み、前記回路は着脱
可能な短絡端子により前記方向指示信号のレベルを決定
することを特徴とする請求項８に記載の画像形成装置。9. The direction indication signal generating means includes a circuit for supplying a direction indication signal of a predetermined level, wherein the circuit determines the level of the direction indication signal by a detachable short-circuit terminal. 9. The image forming apparatus according to 8.
ルの方向指示信号を供給する回路を含み、前記回路は配
線パターンの接続、分離により前記方向指示信号のレベ
ルを決定することを特徴とする請求項８に記載の画像形
成装置。10. The direction indication signal generating means includes a circuit for supplying a direction indication signal of a predetermined level, and the circuit determines the level of the direction indication signal by connecting and disconnecting a wiring pattern. Item 10. The image forming apparatus according to Item 8.
であることを特徴とする請求項５乃至１０のいずれか１
項に記載の画像形成装置。11. The device according to claim 5, wherein the cold cathode device is a surface conduction type emission device.
Item 10. The image forming apparatus according to item 1.
ることを特徴とする請求項５乃至１０のいずれか１項に
記載の画像形成装置。12. The image forming apparatus according to claim 5, wherein said cold cathode device is an FE type emission device.
あることを特徴とする請求項５乃至１０のいずれか１項
に記載の画像形成装置。13. The image forming apparatus according to claim 5, wherein said cold cathode device is an MIM type emission device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10240661A JP2000075830A (en) | 1998-08-26 | 1998-08-26 | Scanning driver circuit and image forming device including the circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10240661A JP2000075830A (en) | 1998-08-26 | 1998-08-26 | Scanning driver circuit and image forming device including the circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000075830A true JP2000075830A (en) | 2000-03-14 |
Family
ID=17062828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10240661A Withdrawn JP2000075830A (en) | 1998-08-26 | 1998-08-26 | Scanning driver circuit and image forming device including the circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000075830A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014517430A (en) * | 2011-06-24 | 2014-07-17 | デンマークス・テクニスク・ユニベルシタツト | Input device including a display unit configured to dynamically display key labels |
-
1998
- 1998-08-26 JP JP10240661A patent/JP2000075830A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014517430A (en) * | 2011-06-24 | 2014-07-17 | デンマークス・テクニスク・ユニベルシタツト | Input device including a display unit configured to dynamically display key labels |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3049061B1 (en) | Image display device and image display method | |
| JP3840027B2 (en) | Image display apparatus and display control method | |
| JP3408147B2 (en) | Image forming device | |
| JP3342278B2 (en) | Image display device and image display method in the device | |
| JPH1039825A (en) | Electron generation device, picture display device, and their driving circuit and driving method | |
| JP3416529B2 (en) | Image display device | |
| JP3592311B2 (en) | Image display apparatus and method | |
| JPH11288246A (en) | Picture display device and display control method for the device | |
| JPH11288248A (en) | Method and device for forming image | |
| JP2000148081A (en) | Electron source and image-forming device using the same | |
| JPH11352923A (en) | Image display method and device | |
| JP3274345B2 (en) | Image display device and image display method in the device | |
| JP3423600B2 (en) | Image display method and apparatus | |
| JP4194176B2 (en) | Image display device and image display method | |
| JP2000075830A (en) | Scanning driver circuit and image forming device including the circuit | |
| JP3226772B2 (en) | Multi-electron beam source and display device using the same | |
| JP3236465B2 (en) | Display device | |
| JP3392050B2 (en) | Image display device | |
| JP3382450B2 (en) | Driving device for electron source and image display device using the electron source | |
| JPH09230818A (en) | Electron generating device, image forming device using it and method and circuit for driving them | |
| JPH11338413A (en) | Electron generating device and its driving method | |
| JP3258525B2 (en) | Image display device | |
| JP2000098968A (en) | Method and device for forming image | |
| JPH11202828A (en) | Electron source driving device, method therefor and image forming device | |
| JPH11133911A (en) | Image formation method and device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |