JP2000074984A - 電力用半導体素子の周波数試験回路 - Google Patents
電力用半導体素子の周波数試験回路Info
- Publication number
- JP2000074984A JP2000074984A JP10242657A JP24265798A JP2000074984A JP 2000074984 A JP2000074984 A JP 2000074984A JP 10242657 A JP10242657 A JP 10242657A JP 24265798 A JP24265798 A JP 24265798A JP 2000074984 A JP2000074984 A JP 2000074984A
- Authority
- JP
- Japan
- Prior art keywords
- power
- inverter
- current
- rated
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 電力消費量及び入力電源容量を低減し、調整
の手間も要さない。 【解決手段】 インバータ１１により直流電力を交流電
力に変換して交流側へ戻し、交流側にはインバータ１１
の無効電力を吸収する進相コンデンサ１３を設け、トラ
ンス１２と進相コンデンサ１３の間にマグネットスイッ
チ１７を設ける。又、乗算器１９により直流電流ＩDCと
直流電圧ＶDCを乗算して直流電力ＰDCを得、制御回路２
０は直流電力を入力され、直流電力が第１の基準値以上
になるとマグネットスイッチ１７をオンし、直流電力が
第２の基準値以下になるとマグネットスイッチ１７をオ
フする。
の手間も要さない。 【解決手段】 インバータ１１により直流電力を交流電
力に変換して交流側へ戻し、交流側にはインバータ１１
の無効電力を吸収する進相コンデンサ１３を設け、トラ
ンス１２と進相コンデンサ１３の間にマグネットスイッ
チ１７を設ける。又、乗算器１９により直流電流ＩDCと
直流電圧ＶDCを乗算して直流電力ＰDCを得、制御回路２
０は直流電力を入力され、直流電力が第１の基準値以上
になるとマグネットスイッチ１７をオンし、直流電力が
第２の基準値以下になるとマグネットスイッチ１７をオ
フする。
Description
【０００１】
【発明の属する技術分野】この発明は、電力用半導体素
子の周波数試験回路に関するものである。
子の周波数試験回路に関するものである。
【０００２】
【従来の技術】ＧＴＯ，ＩＧＢＴなどの電力用半導体素
子の評価項目に、周波数試験がある。この試験では、定
格電圧、定格電流、定格周波数で素子を連続スイッチン
グ動作させ、素子の動作正常を確認する。
子の評価項目に、周波数試験がある。この試験では、定
格電圧、定格電流、定格周波数で素子を連続スイッチン
グ動作させ、素子の動作正常を確認する。
【０００３】図７は電力用半導体素子の周波数試験回路
の基本構成を示し、１は交流電源、２は遮断器、３は昇
圧トランス、４はダイオードからなる整流器、５はリア
クトル、６はコンデンサ、７はダイオード、８は直流リ
アクトル、９は抵抗、１０はサイリスタ等の電力用半導
体素子（以下、素子と略する。）である。
の基本構成を示し、１は交流電源、２は遮断器、３は昇
圧トランス、４はダイオードからなる整流器、５はリア
クトル、６はコンデンサ、７はダイオード、８は直流リ
アクトル、９は抵抗、１０はサイリスタ等の電力用半導
体素子（以下、素子と略する。）である。
【０００４】次に、図７の回路の動作について説明す
る。交流電源１からの交流は遮断器２を介して昇圧トラ
ンス３で昇圧された後、整流器４で直流に整流され、リ
アクトル５及びコンデンサ６により平滑される。素子１
０がオンの場合は、平滑された直流は直流リアクトル
８、抵抗９及び素子１０に流れる。次に、素子１０がオ
フになると、直流リアクトル８に蓄えられたエネルギー
により電流が抵抗９及びダイオード７を介して流れる。
抵抗９の両端の平均電圧ＶDCは、整流器４の出力電圧Ｅ
dc×デューティ（素子１０のオン期間／１周期）であ
る。
る。交流電源１からの交流は遮断器２を介して昇圧トラ
ンス３で昇圧された後、整流器４で直流に整流され、リ
アクトル５及びコンデンサ６により平滑される。素子１
０がオンの場合は、平滑された直流は直流リアクトル
８、抵抗９及び素子１０に流れる。次に、素子１０がオ
フになると、直流リアクトル８に蓄えられたエネルギー
により電流が抵抗９及びダイオード７を介して流れる。
抵抗９の両端の平均電圧ＶDCは、整流器４の出力電圧Ｅ
dc×デューティ（素子１０のオン期間／１周期）であ
る。
【０００５】ここで、交流電源１から見た負荷の基本波
力率は、ダイオード整流器４で整流しているためにほぼ
１である。試験条件としてＥdc＝２２５０Ｖ、ＩDC（抵
抗９を流れる平均電流）＝２７０Ａ、上記デューティが
１／３の場合、交流電源１としては２０２．５ＫＷの電
力が必要である。又、上記条件に対応する素子１０の損
失は２〜３ＫＷ程度であり、２０２．５ＫＷの電力のほ
とんどは抵抗９で損失する。
力率は、ダイオード整流器４で整流しているためにほぼ
１である。試験条件としてＥdc＝２２５０Ｖ、ＩDC（抵
抗９を流れる平均電流）＝２７０Ａ、上記デューティが
１／３の場合、交流電源１としては２０２．５ＫＷの電
力が必要である。又、上記条件に対応する素子１０の損
失は２〜３ＫＷ程度であり、２０２．５ＫＷの電力のほ
とんどは抵抗９で損失する。
【０００６】次に、設備としては高価になるが、抵抗９
で消費される電力を電源に戻す方式の周波数試験回路を
図８に示す。図８において、１１は抵抗９の代わりに用
いられた回生用サイリスタインバータであり、整流器４
から出力される直流を交流に変換し、昇圧トランス２３
の入力側に供給する。１２は遮断器２と昇圧トランス３
の間に設けられた昇圧トランス、１３は昇圧トランス１
２，３間に一端が接続された進相コンデンサである。
で消費される電力を電源に戻す方式の周波数試験回路を
図８に示す。図８において、１１は抵抗９の代わりに用
いられた回生用サイリスタインバータであり、整流器４
から出力される直流を交流に変換し、昇圧トランス２３
の入力側に供給する。１２は遮断器２と昇圧トランス３
の間に設けられた昇圧トランス、１３は昇圧トランス１
２，３間に一端が接続された進相コンデンサである。
【０００７】上記回路を流れる電流は実際には高調波を
含むが、ここでは基本波について説明する。インバータ
１１はそのサイリスタの位相制御により直流電流ＩDCを
制御するので、素子１０に流す電流を調整することがで
きる。素子１０のデューティは図７の場合と同じであ
る。又、昇圧トランス３に流入する電流をＩ1とする
と、Ｉ1の力率はほぼ１である。一方、インバータ１１
の交流側電流をＩ2とすると、Ｉ2の電流位相はＩ1に対
して１４０〜１６０度程度の遅れにすることが多い。本
当はＩ2をＩ1に対して位相を１８０度ずらせば打ち消し
あうので好都合であるが、サイリスタは自己消弧型素子
ではないのでターンオフに時間を要し、１８０度よりも
少し小さい角度の遅れとする。このときのＡ点（インバ
ータ１１のフィールドバック点）における各電流のベク
トルを図９に示す。Ｉ3は定格電流電力時にインバータ
１１が発生する遅れの無効電流である。ここで、コンデ
ンサ１３の吸収電流ＩCをＩC＝Ｉ3とすれば、交流電源
１からの電流はゼロとなり、入力電源容量ＰINもゼロと
なる。
含むが、ここでは基本波について説明する。インバータ
１１はそのサイリスタの位相制御により直流電流ＩDCを
制御するので、素子１０に流す電流を調整することがで
きる。素子１０のデューティは図７の場合と同じであ
る。又、昇圧トランス３に流入する電流をＩ1とする
と、Ｉ1の力率はほぼ１である。一方、インバータ１１
の交流側電流をＩ2とすると、Ｉ2の電流位相はＩ1に対
して１４０〜１６０度程度の遅れにすることが多い。本
当はＩ2をＩ1に対して位相を１８０度ずらせば打ち消し
あうので好都合であるが、サイリスタは自己消弧型素子
ではないのでターンオフに時間を要し、１８０度よりも
少し小さい角度の遅れとする。このときのＡ点（インバ
ータ１１のフィールドバック点）における各電流のベク
トルを図９に示す。Ｉ3は定格電流電力時にインバータ
１１が発生する遅れの無効電流である。ここで、コンデ
ンサ１３の吸収電流ＩCをＩC＝Ｉ3とすれば、交流電源
１からの電流はゼロとなり、入力電源容量ＰINもゼロと
なる。
【０００８】遅れ電流を吸収する進相コンデンサ１３の
容量ＱCは、例えば電流Ｉ2の位相遅れを１５０度とすれ
ば、直流電力ＰDC＝ＶDC×ＩDC＝２００ＫＷのとき、２
００／√３＝１１５ＫＶＡとなる。進相コンデンサ１３
がない場合には、ＰDC＝２００ＫＷのとき、ＰIN＝１１
５ＫＶＡとなる。なお、トランス１２，３や素子１０等
の電力損失は無視し、Ａ点の有効電力をＰDCと等しいと
した。図１０は図８の回路での直流電力ＰDCと入力電源
容量ＰINとの関係を示し、図から明らかなようにコンデ
ンサ１３の容量ＱCと等しい入力電源容量ＰINを必要と
する。
容量ＱCは、例えば電流Ｉ2の位相遅れを１５０度とすれ
ば、直流電力ＰDC＝ＶDC×ＩDC＝２００ＫＷのとき、２
００／√３＝１１５ＫＶＡとなる。進相コンデンサ１３
がない場合には、ＰDC＝２００ＫＷのとき、ＰIN＝１１
５ＫＶＡとなる。なお、トランス１２，３や素子１０等
の電力損失は無視し、Ａ点の有効電力をＰDCと等しいと
した。図１０は図８の回路での直流電力ＰDCと入力電源
容量ＰINとの関係を示し、図から明らかなようにコンデ
ンサ１３の容量ＱCと等しい入力電源容量ＰINを必要と
する。
【０００９】図１１も従来の電力用半導体素子の周波数
試験回路を示し、トランス１２に代わってスライダック
１４を設け、またインバータ１１の出力電流を変流器１
５により検出し、制御回路１６では手動で変えられるイ
ンバータ１１の電流指令値ＩINVOと検出値ＩINVを比較
し、その偏差に応じたゲート信号をインバータ１１に加
えてその出力電流を制御している。その他の構成は図８
と同様である。
試験回路を示し、トランス１２に代わってスライダック
１４を設け、またインバータ１１の出力電流を変流器１
５により検出し、制御回路１６では手動で変えられるイ
ンバータ１１の電流指令値ＩINVOと検出値ＩINVを比較
し、その偏差に応じたゲート信号をインバータ１１に加
えてその出力電流を制御している。その他の構成は図８
と同様である。
【００１０】図１１の回路では、直流電圧ＶDCと直流電
流ＩDCをスライダック１４とインバータ１１の電流指令
値ＩINVOとによりそれぞれ手動で制御し、素子１０を定
格電圧、定格電流で運転する。又、進相コンデンサ１３
の容量をＱC、インバータ１１が出力する無効電力をＱ
INVとすると、入力電源容量ＰINは（１）式のようにな
る。
流ＩDCをスライダック１４とインバータ１１の電流指令
値ＩINVOとによりそれぞれ手動で制御し、素子１０を定
格電圧、定格電流で運転する。又、進相コンデンサ１３
の容量をＱC、インバータ１１が出力する無効電力をＱ
INVとすると、入力電源容量ＰINは（１）式のようにな
る。
【００１１】
【数１】
【００１２】なお、この場合もトランス３や素子１０等
の電力損失分は無視し、ＰINは無効電力成分のみとし
た。又、定格運転時、ほぼＱC＝ＱINVとなるようにＱC
を設定しておく。又、ＱCは入力電圧ＶACの２乗にほぼ
比例し、ＱINVはＰDCにほぼ比例する。従って、ＩDC＝
０即ちＱINV＝０のときに入力電圧ＶACをゼロから上昇
させると、ＰINはＶACの２乗に比例して増加する。よっ
て、ＰINが許容値を超えないように、途中で何回かイン
バータ１１の出力電流の指令値ＩINVOを上げ、無効電力
ＱINVを増加させる。即ち、（１）式よりＱINVの増加に
よりＰINは減少する。このようにして入力電源容量ＰIN
が許容値を超えないように、手動でスライダック１４に
より入力電圧ＶACを調整し、指令値ＩINVOも調整する。
図１２は入力交流電圧ＶAC及びインバータ１１の出力電
流の指令値ＩINVOと入力電源容量ＰINとの関係を示し、
Ａの領域ではＩINVO＝０とし、ＰINはＶACの２乗に比例
して増加する。ＰINが許容値近くに達したらＩINVOを定
格の半分としてＱINVを増加させ、ＰINを減少させる。
これが領域Ｂである。再びＰINが許容値近くに達したら
ＩINVOを定格値としてＱINVをさらに大きくし、ＰINを
減少させる。これが領域Ｃである。
の電力損失分は無視し、ＰINは無効電力成分のみとし
た。又、定格運転時、ほぼＱC＝ＱINVとなるようにＱC
を設定しておく。又、ＱCは入力電圧ＶACの２乗にほぼ
比例し、ＱINVはＰDCにほぼ比例する。従って、ＩDC＝
０即ちＱINV＝０のときに入力電圧ＶACをゼロから上昇
させると、ＰINはＶACの２乗に比例して増加する。よっ
て、ＰINが許容値を超えないように、途中で何回かイン
バータ１１の出力電流の指令値ＩINVOを上げ、無効電力
ＱINVを増加させる。即ち、（１）式よりＱINVの増加に
よりＰINは減少する。このようにして入力電源容量ＰIN
が許容値を超えないように、手動でスライダック１４に
より入力電圧ＶACを調整し、指令値ＩINVOも調整する。
図１２は入力交流電圧ＶAC及びインバータ１１の出力電
流の指令値ＩINVOと入力電源容量ＰINとの関係を示し、
Ａの領域ではＩINVO＝０とし、ＰINはＶACの２乗に比例
して増加する。ＰINが許容値近くに達したらＩINVOを定
格の半分としてＱINVを増加させ、ＰINを減少させる。
これが領域Ｂである。再びＰINが許容値近くに達したら
ＩINVOを定格値としてＱINVをさらに大きくし、ＰINを
減少させる。これが領域Ｃである。
【００１３】
【発明が解決しようとする課題】上記した図７の試験回
路では、素子１０の損失の１００倍程度の損失が発生
し、非常に電力を消費するという課題ががあった。又、
図８の回路では定格電力運転時の入力電源容量ＰINの低
減を図っているので、逆に素子１０がオフしているとき
即ちＰDC＝０のときが電源電流の最大値となる。この電
流はコンデンサ１３に流れ、インバータ１１のサイリス
タの位相角にもよるが、コンデンサ１３の容量ＱCは回
生電力の半分程度が必要となり、ＰINは容量ＱCと等し
い容量を必要とする。さらに、図１１の回路では、試験
者は常に入力電源容量ＰINが許容値を超えないようにチ
ェックしながら、スライダック１４及びインバータ１１
の出力電流指令値ＩINVOを手動により調整する必要があ
り、調整に手間を要した。
路では、素子１０の損失の１００倍程度の損失が発生
し、非常に電力を消費するという課題ががあった。又、
図８の回路では定格電力運転時の入力電源容量ＰINの低
減を図っているので、逆に素子１０がオフしているとき
即ちＰDC＝０のときが電源電流の最大値となる。この電
流はコンデンサ１３に流れ、インバータ１１のサイリス
タの位相角にもよるが、コンデンサ１３の容量ＱCは回
生電力の半分程度が必要となり、ＰINは容量ＱCと等し
い容量を必要とする。さらに、図１１の回路では、試験
者は常に入力電源容量ＰINが許容値を超えないようにチ
ェックしながら、スライダック１４及びインバータ１１
の出力電流指令値ＩINVOを手動により調整する必要があ
り、調整に手間を要した。
【００１４】この発明は上記のような課題を解決するた
めに成されたものであり、電力消費量及び入力電源容量
を低減することができるとともに、調整が容易な電力用
半導体素子の周波数試験回路を得ることを目的とする。
めに成されたものであり、電力消費量及び入力電源容量
を低減することができるとともに、調整が容易な電力用
半導体素子の周波数試験回路を得ることを目的とする。
【００１５】
【課題を解決するための手段】この発明の請求項１に係
る電力用半導体素子の周波数試験回路は、直流電力を交
流電力に変換して交流側へ戻すインバータと、交流側に
おいてインバータからの無効電力を吸収する進相フィル
タと、交流電源と進相フィルタの間に設けられたスイッ
チと、直流電力を検出する手段と、直流電力が第１の基
準値以上になった際に上記スイッチをオンさせるととも
に、直流電力が第１の基準値より小さい第２の基準値以
下になった際に上記スイッチをオフさせる制御回路を設
けたものである。
る電力用半導体素子の周波数試験回路は、直流電力を交
流電力に変換して交流側へ戻すインバータと、交流側に
おいてインバータからの無効電力を吸収する進相フィル
タと、交流電源と進相フィルタの間に設けられたスイッ
チと、直流電力を検出する手段と、直流電力が第１の基
準値以上になった際に上記スイッチをオンさせるととも
に、直流電力が第１の基準値より小さい第２の基準値以
下になった際に上記スイッチをオフさせる制御回路を設
けたものである。
【００１６】請求項２に係る電力用半導体素子の周波数
試験回路は、直流電力を交流電力に変換して交流側へ戻
すインバータと、交流側においてインバータからの無効
電力を吸収する進相フィルタと、交流電源と進相フィル
タとの間に設けられたスイッチと、電源電流を検出する
手段と、上記スイッチがオフで電源電流が基準値以上に
なったときに上記スイッチをオンさせるとともに、上記
スイッチがオンで電源電流が基準値以上になった際に上
記スイッチをオフさせる制御回路を設けたものである。
試験回路は、直流電力を交流電力に変換して交流側へ戻
すインバータと、交流側においてインバータからの無効
電力を吸収する進相フィルタと、交流電源と進相フィル
タとの間に設けられたスイッチと、電源電流を検出する
手段と、上記スイッチがオフで電源電流が基準値以上に
なったときに上記スイッチをオンさせるとともに、上記
スイッチがオンで電源電流が基準値以上になった際に上
記スイッチをオフさせる制御回路を設けたものである。
【００１７】請求項３に係る電力用半導体素子の周波数
試験回路は、交流電源からの入力交流電圧を可変する電
圧調整手段と、直流電力を交流電力に変換して交流側へ
戻すインバータと、交流側においてインバータからの無
効電力を吸収する進相フィルタと、インバータの出力電
流を検出する手段と、入力交流電圧に定数を乗じてイン
バータの出力電流の指令値を算出する演算手段と、イン
バータの出力電流の指令値と検出値を入力され、その偏
差に応じてインバータを制御する制御回路を設けたもの
である。
試験回路は、交流電源からの入力交流電圧を可変する電
圧調整手段と、直流電力を交流電力に変換して交流側へ
戻すインバータと、交流側においてインバータからの無
効電力を吸収する進相フィルタと、インバータの出力電
流を検出する手段と、入力交流電圧に定数を乗じてイン
バータの出力電流の指令値を算出する演算手段と、イン
バータの出力電流の指令値と検出値を入力され、その偏
差に応じてインバータを制御する制御回路を設けたもの
である。
【００１８】
【発明の実施の形態】実施形態１ 以下、この発明の実施形態を図面とともに説明する。図
１は実施形態１による電力用半導体素子の周波数試験回
路の回路図を示し、１７は昇圧トランス１２の出力側と
コンデンサ１３の一端との間に設けられたマグネットス
イッチ（ＭＳ）、１８はインバータ１１の入力側電流Ｉ
DCを検出する変流器、１９はインバータ１１の入力側電
流ＩDC及び入力側電圧ＶDCを入力され、直流電力ＰDCを
算出する乗算器、２０は直流電力ＰDC及びマグネットス
イッチ１７のオンオフ状態を入力される制御回路であ
る。その他の構成は従来と同様である。
１は実施形態１による電力用半導体素子の周波数試験回
路の回路図を示し、１７は昇圧トランス１２の出力側と
コンデンサ１３の一端との間に設けられたマグネットス
イッチ（ＭＳ）、１８はインバータ１１の入力側電流Ｉ
DCを検出する変流器、１９はインバータ１１の入力側電
流ＩDC及び入力側電圧ＶDCを入力され、直流電力ＰDCを
算出する乗算器、２０は直流電力ＰDC及びマグネットス
イッチ１７のオンオフ状態を入力される制御回路であ
る。その他の構成は従来と同様である。
【００１９】次に、上記構成の動作を説明する。なお、
トランス３，１２や素子１０の電力損失を無視し、入力
電源容量ＰINは無効電力成分のみとした。又、進相コン
デンサ１３の容量ＱCは定格直流電力時にＱC＝ＱINVと
なるように設定した。また、図２はＰDCとＰINの関係図
である。インバータ１１の入力側の直流電流ＩDC、直流
電圧ＶDCが乗算器１９に入力され、乗算器１９は直流電
流ＰDCを算出し、制御回路２０に入力する。試験開始
後、ＰDCを増加させると、インバータ１１の無効電力Ｑ
INVはＰDCに比例し、マグネットスイッチ１７がオフの
ときにはＰIN＝ＱINVの関係があるので、ＱINVが増加
し、ＰINも図２の直線イのように増加する。ＰDC＞第１
の基準値（＝０．５５×定格直流電力）でかつマグネッ
トスイッチ１７がオフのとき、制御回路２０はマグネッ
トスイッチ１７に制御信号を送ってオンさせる。これに
よって、入力電源容量ＰINはＰIN＝｜コンデンサ１３の
容量ＱC−ＱINV｜となり、以後直線ロに沿って減少し、
ＰDCが定格値になるとＰIN＝０となる。
トランス３，１２や素子１０の電力損失を無視し、入力
電源容量ＰINは無効電力成分のみとした。又、進相コン
デンサ１３の容量ＱCは定格直流電力時にＱC＝ＱINVと
なるように設定した。また、図２はＰDCとＰINの関係図
である。インバータ１１の入力側の直流電流ＩDC、直流
電圧ＶDCが乗算器１９に入力され、乗算器１９は直流電
流ＰDCを算出し、制御回路２０に入力する。試験開始
後、ＰDCを増加させると、インバータ１１の無効電力Ｑ
INVはＰDCに比例し、マグネットスイッチ１７がオフの
ときにはＰIN＝ＱINVの関係があるので、ＱINVが増加
し、ＰINも図２の直線イのように増加する。ＰDC＞第１
の基準値（＝０．５５×定格直流電力）でかつマグネッ
トスイッチ１７がオフのとき、制御回路２０はマグネッ
トスイッチ１７に制御信号を送ってオンさせる。これに
よって、入力電源容量ＰINはＰIN＝｜コンデンサ１３の
容量ＱC−ＱINV｜となり、以後直線ロに沿って減少し、
ＰDCが定格値になるとＰIN＝０となる。
【００２０】この状態で定格電圧，定格電流，定格周波
数で素子１０を連続スイッチング動作させ、素子１０の
動作確認後、ＰDCを減少させると、ＰINは直線ロに沿っ
て増加する。ＰDC＜第２の基準値（＝０．４５×定格直
流電力）でかつマグネットスイッチ１７のオン時には制
御回路２０からの制御信号によりマグネットスイッチ１
７をオフさせると、再びＰIN＝ＱINVとなり、直線イに
沿ってＰINは減少する。従って、ＰDC＝０でＱINV＝０
のとき、即ちインバータ停止時にはＰIN＝０となる。な
お、第２の基準値は第１の基準値より小さくなる。
数で素子１０を連続スイッチング動作させ、素子１０の
動作確認後、ＰDCを減少させると、ＰINは直線ロに沿っ
て増加する。ＰDC＜第２の基準値（＝０．４５×定格直
流電力）でかつマグネットスイッチ１７のオン時には制
御回路２０からの制御信号によりマグネットスイッチ１
７をオフさせると、再びＰIN＝ＱINVとなり、直線イに
沿ってＰINは減少する。従って、ＰDC＝０でＱINV＝０
のとき、即ちインバータ停止時にはＰIN＝０となる。な
お、第２の基準値は第１の基準値より小さくなる。
【００２１】実施形態１においては、直流負荷電力を回
生するインバータ１１を設けており、電力消費を低減す
ることができ、またマグネットスイッチ１７のオンオフ
制御により図２に示すように入力電源容量ＰINをコンデ
ンサ１３の容量ＱCの半分程度にすることができる。さ
らに、マグネットスイッチ１７のオンオフは自動的に行
われるので、調整に手間が要さない。
生するインバータ１１を設けており、電力消費を低減す
ることができ、またマグネットスイッチ１７のオンオフ
制御により図２に示すように入力電源容量ＰINをコンデ
ンサ１３の容量ＱCの半分程度にすることができる。さ
らに、マグネットスイッチ１７のオンオフは自動的に行
われるので、調整に手間が要さない。
【００２２】実施形態２ 図３は実施形態２による電力用半導体素子の周波数試験
回路の回路図を示し、２１は交流電源１からトランス１
２へ入力される入力電源電流ＩINを検出する変流器、２
２は変流器２１の出力を入力されるとともに、マグネッ
トスイッチ１７の状態を入力される制御回路である。そ
の他の構成は実施形態１と同様である。なお、実施形態
２においても、トランス３，１２や素子１０等の電力損
失を無視し、入力電源容量ＰINは無効電力成分のみとし
ている。又、定格直流電力時ＱC＝ＱINVとなるように設
定してある。図４はＰDcとＰINの関係を示す。
回路の回路図を示し、２１は交流電源１からトランス１
２へ入力される入力電源電流ＩINを検出する変流器、２
２は変流器２１の出力を入力されるとともに、マグネッ
トスイッチ１７の状態を入力される制御回路である。そ
の他の構成は実施形態１と同様である。なお、実施形態
２においても、トランス３，１２や素子１０等の電力損
失を無視し、入力電源容量ＰINは無効電力成分のみとし
ている。又、定格直流電力時ＱC＝ＱINVとなるように設
定してある。図４はＰDcとＰINの関係を示す。
【００２３】次に、上記構成の動作を説明する。まず、
マグネットスイッチ１７をオフとして試験を開始し、直
流電力ＰDCを増加させると、インバータ１１の無効電力
ＱINVも増加する。マグネットスイッチ１７がオフのと
きはＰIN＝ＱINVであるので、ＰINも図４の直線イに示
すように増加し、入力電源電流ＩINも増加する。変流器
２１はＩINを検出しており、ＩIN＞基準値（＝０．９×
許容入力電流値）となり、かつマグネットスイッチ１７
がオフのとき制御回路２２はこれを検出し、制御信号に
よりマグネットスイッチ１７をオンさせる。これによ
り、ＰIN＝｜コンデンサ１３の容量ＱC−ＱINV｜の関係
即ち直線ロの関係となり、ＰINは遅れ成分から進み成分
へ変わり、ＰINとＩINは減少する。以後、ＰINは直線ロ
に沿って減少し、ＰDCが定格電力まで上昇するとＰIN＝
０となる。
マグネットスイッチ１７をオフとして試験を開始し、直
流電力ＰDCを増加させると、インバータ１１の無効電力
ＱINVも増加する。マグネットスイッチ１７がオフのと
きはＰIN＝ＱINVであるので、ＰINも図４の直線イに示
すように増加し、入力電源電流ＩINも増加する。変流器
２１はＩINを検出しており、ＩIN＞基準値（＝０．９×
許容入力電流値）となり、かつマグネットスイッチ１７
がオフのとき制御回路２２はこれを検出し、制御信号に
よりマグネットスイッチ１７をオンさせる。これによ
り、ＰIN＝｜コンデンサ１３の容量ＱC−ＱINV｜の関係
即ち直線ロの関係となり、ＰINは遅れ成分から進み成分
へ変わり、ＰINとＩINは減少する。以後、ＰINは直線ロ
に沿って減少し、ＰDCが定格電力まで上昇するとＰIN＝
０となる。
【００２４】この定格状態で素子１０の動作を確認した
後、ＰDCを減少させると、ＰINとＩINは直線ロに沿って
上昇し、ＩIN＞基準値（＝０．９×許容入力電流値）で
かつマグネットスイッチ１７がオンのとき制御回路２２
からの制御信号によりマグネットスイッチ１７をオフさ
せる。これにより、ＰIN＝ＱINV即ち直線イの関係とな
り、進み成分から遅れ成分に変化し、ＰIN，ＩINは共に
減少す。ＰDCを減少させると、ＰINは直線イに沿って減
少し、ＰDC＝０、ＱINV＝０のとき即ちインバータ１１
の停止時にＰIN＝０となる。
後、ＰDCを減少させると、ＰINとＩINは直線ロに沿って
上昇し、ＩIN＞基準値（＝０．９×許容入力電流値）で
かつマグネットスイッチ１７がオンのとき制御回路２２
からの制御信号によりマグネットスイッチ１７をオフさ
せる。これにより、ＰIN＝ＱINV即ち直線イの関係とな
り、進み成分から遅れ成分に変化し、ＰIN，ＩINは共に
減少す。ＰDCを減少させると、ＰINは直線イに沿って減
少し、ＰDC＝０、ＱINV＝０のとき即ちインバータ１１
の停止時にＰIN＝０となる。
【００２５】実施形態２においても、電力消費量及び入
力電源容量を低減させることができ、その調整には手間
を要さない。
力電源容量を低減させることができ、その調整には手間
を要さない。
【００２６】実施形態３ 図５は実施形態３による電力用半導体素子の周波数試験
回路の回路図を示し、２３は昇圧トランス３の入力交流
電圧ＶACを入力され、比例定数Ｋ1を乗算する乗算器で
あり、その出力はインバータ１１の出力電流指令値Ｉ
INVO（＝Ｋ1×ＶAC）となる。２４は乗算器２３の出力
と変流器１５の出力を入力され、インバータ１１を構成
するサイリスタにゲート信号を出力する制御回路であ
り、その他の構成は図１１と同様である。なお、実施形
態３においても、トランス３，１２や素子１０等の電力
損失を無視し、入力電源容量ＰINは無効電力成分のみと
している。図６はＶACとＰINの関係を示す。
回路の回路図を示し、２３は昇圧トランス３の入力交流
電圧ＶACを入力され、比例定数Ｋ1を乗算する乗算器で
あり、その出力はインバータ１１の出力電流指令値Ｉ
INVO（＝Ｋ1×ＶAC）となる。２４は乗算器２３の出力
と変流器１５の出力を入力され、インバータ１１を構成
するサイリスタにゲート信号を出力する制御回路であ
り、その他の構成は図１１と同様である。なお、実施形
態３においても、トランス３，１２や素子１０等の電力
損失を無視し、入力電源容量ＰINは無効電力成分のみと
している。図６はＶACとＰINの関係を示す。
【００２７】次に、上記構成の動作を説明する。まず、
ＶAC，ＶDC，ＩDCの定格運転時に、コンデンサ１３の容
量ＱCがほぼＱC＝ＱINVとなるように設定しておく。運
転開始後、乗算器２３は昇圧トランス３の入力交流電圧
ＶACに定数Ｋ1を乗算し、インバータ１１の出力電流指
令値ＩINVOを得る。制御回路２４は乗算器２３からＩ
INVOを入力されるとともに、変流器１５からインバータ
１１の出力電流の検出値ＩINVを入力され、その偏差が
ゼロとなるようにインバータ１１に対してゲート信号を
おくる。
ＶAC，ＶDC，ＩDCの定格運転時に、コンデンサ１３の容
量ＱCがほぼＱC＝ＱINVとなるように設定しておく。運
転開始後、乗算器２３は昇圧トランス３の入力交流電圧
ＶACに定数Ｋ1を乗算し、インバータ１１の出力電流指
令値ＩINVOを得る。制御回路２４は乗算器２３からＩ
INVOを入力されるとともに、変流器１５からインバータ
１１の出力電流の検出値ＩINVを入力され、その偏差が
ゼロとなるようにインバータ１１に対してゲート信号を
おくる。
【００２８】一方、ＱINVはＶAC×ＩINVに比例し、従っ
てＩINV＝Ｋ1×ＶACとなるように制御すると、ＱINVは
ＶACの２乗にほぼ比例するようになる。ＱCもＶACの２
乗に比例するので、ＱC＝Ｋ2×Ｖ2 ACと表せる（Ｋ2は上
記のように設定したコンデンサ容量によって定められ
る。）このため、（１）式よりＰIN＝｜（Ｋ1−Ｋ2）×
Ｖ2 AC｜となり、Ｋ1＝Ｋ2となるようにＫ1を設定すれ
ば、ＶAC＝０〜定格の範囲でＰIN＝０となる。実際に
は、トランス３等の電力損失分あるいは制御誤差分など
があり、ＰIN＝０とはならないが、図６に示すようにＰ
INはＶAC＝０〜定格の範囲で許容値以下に保つことがで
きる。素子１０の動作確認は、スライダック１４とイン
バータ１１の出力電流制御とにより素子１０に定格電
流、定格定圧を印加して行う。
てＩINV＝Ｋ1×ＶACとなるように制御すると、ＱINVは
ＶACの２乗にほぼ比例するようになる。ＱCもＶACの２
乗に比例するので、ＱC＝Ｋ2×Ｖ2 ACと表せる（Ｋ2は上
記のように設定したコンデンサ容量によって定められ
る。）このため、（１）式よりＰIN＝｜（Ｋ1−Ｋ2）×
Ｖ2 AC｜となり、Ｋ1＝Ｋ2となるようにＫ1を設定すれ
ば、ＶAC＝０〜定格の範囲でＰIN＝０となる。実際に
は、トランス３等の電力損失分あるいは制御誤差分など
があり、ＰIN＝０とはならないが、図６に示すようにＰ
INはＶAC＝０〜定格の範囲で許容値以下に保つことがで
きる。素子１０の動作確認は、スライダック１４とイン
バータ１１の出力電流制御とにより素子１０に定格電
流、定格定圧を印加して行う。
【００２９】実施形態３においても、インバータ１１に
より電力回生を行っているので電力消費量を低減するこ
とができる。又、入力交流電圧の０〜定格の全範囲で入
力電源容量を低減することができる。さらに、インバー
タ１１の出力電流指令値を手動で設定する必要もなくな
る。
より電力回生を行っているので電力消費量を低減するこ
とができる。又、入力交流電圧の０〜定格の全範囲で入
力電源容量を低減することができる。さらに、インバー
タ１１の出力電流指令値を手動で設定する必要もなくな
る。
【００３０】
【発明の効果】以上のようにこの発明の請求項１によれ
ば、インバータにより電力回生を行っているので、電力
消費量を低減することができる。又、電源と進相フィル
タの間に設けられたスイッチを直力電力の大きさによっ
てオンオフさせており、入力電源容量を従来の半分程度
にすることができる。しかも、スイッチのオンオフは自
動的に行われるので、調整に手間を要さない。
ば、インバータにより電力回生を行っているので、電力
消費量を低減することができる。又、電源と進相フィル
タの間に設けられたスイッチを直力電力の大きさによっ
てオンオフさせており、入力電源容量を従来の半分程度
にすることができる。しかも、スイッチのオンオフは自
動的に行われるので、調整に手間を要さない。
【００３１】請求項２においても、電力消費量を低減す
ることができ、また電源と進相フィルタの間に設けたス
イッチを電源電流の大きさによってオンオフさせること
により入力電源容量を従来の半分程度にすることができ
る。さらに、スイッチのオンオフは自動的に行われるの
で手間を要さない。
ることができ、また電源と進相フィルタの間に設けたス
イッチを電源電流の大きさによってオンオフさせること
により入力電源容量を従来の半分程度にすることができ
る。さらに、スイッチのオンオフは自動的に行われるの
で手間を要さない。
【００３２】請求項３によれば、電力消費量を低減する
ことができ、また入力交流電圧に定数を乗じてインバー
タの出力電流指令値を算出し、この指令値となるように
インバータの出力電流を制御しており、インバータの無
効電力と進相フィルタの容量が共に入力交流電圧の２乗
に比例して均衡したものとなり、入力電源容量も低減す
ることができる。しかも、インバータの出力電流指令値
の設定は自動的に行われるので、調整に手間を要さな
い。
ことができ、また入力交流電圧に定数を乗じてインバー
タの出力電流指令値を算出し、この指令値となるように
インバータの出力電流を制御しており、インバータの無
効電力と進相フィルタの容量が共に入力交流電圧の２乗
に比例して均衡したものとなり、入力電源容量も低減す
ることができる。しかも、インバータの出力電流指令値
の設定は自動的に行われるので、調整に手間を要さな
い。
【図１】この発明の実施形態１による電力用半導体素子
の周波数試験回路の回路図である。
の周波数試験回路の回路図である。
【図２】実施形態１によるＰDCとＰINとの関係図であ
る。
る。
【図３】実施形態２による電力用半導体素子の周波数試
験回路の回路図である。
験回路の回路図である。
【図４】実施形態２によるＰDCとＰINの関係図である。
【図５】実施形態３による電力用半導体素子の周波数試
験回路の回路図である。
験回路の回路図である。
【図６】実施形態３によるＶACとＰINとの関係図であ
る。
る。
【図７】従来の電力用半導体素子の周波数試験回路の回
路図である。
路図である。
【図８】他の従来の電力用半導体素子の周波数試験回路
の回路図である。
の回路図である。
【図９】他の従来の電力用半導体素子の周波数試験回路
のＡ点での電流ベクトル図である。
のＡ点での電流ベクトル図である。
【図１０】他の従来の電力用半導体素子の周波数試験回
路におけるＰDCとＰINとの関係図である。
路におけるＰDCとＰINとの関係図である。
【図１１】さらに他の従来の電力用半導体素子の周波数
試験回路の回路図である。
試験回路の回路図である。
【図１２】さらに他の従来の電力用半導体素子の周波数
試験回路におけるＶACとＰINの関係図である。
試験回路におけるＶACとＰINの関係図である。
１…交流電源 ４…整流器 １０…電力用半導体素子 １１…インバータ １３…進相コンデンサ １４…スライダック １５，１８，２１…変流器 １７…マグネットスイッチ １９，２３…乗算器 ２０，２２，２４…制御回路。
Claims (3)
- 【請求項１】 交流電源からの交流電力を整流手段によ
り直流電力に変換し、この直流電力により電力用半導体
素子に定格電流、定格電圧を与え、電力用半導体素子を
定格周波数で連続スイッチング動作させる電力用半導体
素子の周波数試験回路において、直流電力を交流電力に
変換して交流側へ戻すインバータと、交流側においてイ
ンバータからの無効電力を吸収する進相フィルタと、交
流電源と進相フィルタの間に設けられたスイッチと、直
流電力を検出する手段と、検出された直流電力が第１の
基準値以上になったときに上記スイッチをオンさせると
ともに、検出された直流電力が第１の基準値より小さい
第２の基準値以下になったときに上記スイッチをオフさ
せる制御回路を備えたことを特徴とする電力用半導体素
子の周波数試験回路。 - 【請求項２】 交流電源からの交流電力を整流手段によ
り直流電力に変換し、この直流電力により電力用半導体
素子に定格電流、定格電圧を与え、電力用半導体素子を
定格周波数で連続スイッチング動作させる電力用半導体
素子の周波数試験回路において、直流電力を交流電力に
変換して交流側へ戻すインバータと、交流側においてイ
ンバータからの無効電力を吸収する進相フィルタと、交
流電源と進相フィルタの間に設けられたスイッチと、電
源電流を検出する手段と、上記スイッチがオフで電源電
流が基準値以上になったときに上記スイッチをオンさせ
るとともに、上記スイッチがオンで電源電流が基準値以
上になったときに上記スイッチをオフさせる制御回路を
備えたことを特徴とする電力用半導体素子の周波数試験
回路。 - 【請求項３】 交流電源からの交流電力を整流手段によ
り直流電力に変換し、この直流電力により電力用半導体
素子に定格電流、定格電圧を与え、電力用半導体素子を
定格周波数で連続スイッチング動作させる電力用半導体
素子の周波数試験回路において、交流電源からの入力交
流電圧を可変する電圧調整手段と、直流電力を交流電力
に変換して交流側へ戻すインバータと、交流側において
インバータからの無効電力を吸収する進相フィルタと、
インバータの出力電流を検出する手段と、入力交流電圧
に定数を乗算してインバータの出力電流指令値を演算す
る演算手段と、インバータの出力電流の指令値と検出値
を入力され、その偏差に応じてインバータを制御する制
御回路を備えたことを特徴とする電力用半導体素子の周
波数試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242657A JP2000074984A (ja) | 1998-08-28 | 1998-08-28 | 電力用半導体素子の周波数試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242657A JP2000074984A (ja) | 1998-08-28 | 1998-08-28 | 電力用半導体素子の周波数試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000074984A true JP2000074984A (ja) | 2000-03-14 |
Family
ID=17092309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10242657A Pending JP2000074984A (ja) | 1998-08-28 | 1998-08-28 | 電力用半導体素子の周波数試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000074984A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8471585B2 (en) | 2009-08-27 | 2013-06-25 | Tokyo Electron Limited | Method for evaluating semiconductor device |
| KR101671704B1 (ko) * | 2016-03-29 | 2016-11-02 | 주식회사 우진산전 | 고전력용 igbt 차단시험장치 |
| WO2021044485A1 (ja) * | 2019-09-02 | 2021-03-11 | 東芝三菱電機産業システム株式会社 | インバータ装置の試験装置 |
| CN114026441A (zh) * | 2019-06-27 | 2022-02-08 | 依必安派特穆尔芬根有限两合公司 | 电路和用于监控直流母线电容器的方法 |
-
1998
- 1998-08-28 JP JP10242657A patent/JP2000074984A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8471585B2 (en) | 2009-08-27 | 2013-06-25 | Tokyo Electron Limited | Method for evaluating semiconductor device |
| KR101671704B1 (ko) * | 2016-03-29 | 2016-11-02 | 주식회사 우진산전 | 고전력용 igbt 차단시험장치 |
| CN114026441A (zh) * | 2019-06-27 | 2022-02-08 | 依必安派特穆尔芬根有限两合公司 | 电路和用于监控直流母线电容器的方法 |
| WO2021044485A1 (ja) * | 2019-09-02 | 2021-03-11 | 東芝三菱電機産業システム株式会社 | インバータ装置の試験装置 |
| JPWO2021044485A1 (ja) * | 2019-09-02 | 2021-09-27 | 東芝三菱電機産業システム株式会社 | インバータ装置の試験装置 |
| JP7006792B2 (ja) | 2019-09-02 | 2022-01-24 | 東芝三菱電機産業システム株式会社 | インバータ装置の試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6269010B1 (en) | CSI based drive having feedforward control of inverter input voltage | |
| US5864110A (en) | Power supply apparatus for plasma arc utilizing equipment | |
| US6166929A (en) | CSI based drive having active damping control | |
| US7468595B2 (en) | System and method of controlling the start-up of an adjustable speed motor drive based sinusoidal output power conditioner | |
| US6295215B1 (en) | AC power supply apparatus with economy mode and methods of operation thereof | |
| JPH04229023A (ja) | 交流母線に供給するための電流源変換装置用制御装置 | |
| JPH0638711B2 (ja) | インバ−タ用直流電源装置 | |
| JP3267130B2 (ja) | Ｐｗｍ制御自励式整流装置 | |
| JP2000074984A (ja) | 電力用半導体素子の周波数試験回路 | |
| JPH11289666A (ja) | 電圧調整装置 | |
| JPH11235040A (ja) | ３相高力率コンバータを有する電源装置 | |
| JP3838092B2 (ja) | 系統連系電力変換装置 | |
| WO2003008141A1 (en) | Generator for unitary power factor arc welders | |
| JP2001128462A (ja) | インバータ装置の制御方法 | |
| JP2000252094A (ja) | インバータ式ｘ線高電圧装置 | |
| JP3758062B2 (ja) | アクティブフィルタの制御方法 | |
| JP2006006046A (ja) | コンバータ制御方法及びコンバータ制御装置並びに空調機及びその制御方法及び制御装置 | |
| KR102171316B1 (ko) | 열처리용 인버터-고주파 변압기형 전력 변환 장치 | |
| JPH03190082A (ja) | 誘導加熱用インバータの制御方法 | |
| JPH09172780A (ja) | インバータの制御方法およびインバータ装置 | |
| JP2005348563A (ja) | 交流電源装置 | |
| JP2572433B2 (ja) | アーク溶接、切断用電源 | |
| JP2001176649A (ja) | 誘導加熱装置 | |
| JP2533646B2 (ja) | 半導体エ―ジング装置 | |
| JPH0746846A (ja) | 三相整流装置 |