JP2000060177A - Ｄｃブラシレスモータの速度制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ロータマグネットの着磁ムラやホール素子の
取り付け位置の誤差による影響を受けず、低速運転にお
いても精度の高い速度制御を行うことのできるＤＣブラ
シレスモータを提供する。 【解決手段】 ＤＣブラシレスモータ１の回転速度を制
御する速度制御装置は複数のホール素子２〜４でモータ
の回転位置を検出し、それぞれ分周回路５〜７でモータ
１の回転速度を示す回転速度信号を得る。そして、目標
とする回転速度に応じて基準クロック発生回路１２で基
準クロックを発生し、それぞれ誤差信号生成回路８〜１
０で基準クロックと回転速度信号と比較することにより
回転速度のずれを検出し、誤差信号を出力する。そし
て、これらの誤差信号を信号合成回路１１で合成して速
度制御信号を合成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＤＣブラシレスモー
タの回転速度を一定に保つためのＤＣブラシレスモータ
の速度制御装置に関する。

【０００２】

【従来の技術】従来のＤＣブラシレスモータの速度制御
装置について説明する。図７は従来のＤＣブラシレスモ
ータ１の速度制御装置の第１の従来例を示す回路図であ
る。ＤＣブラシレスモータ１にはロータマグネットの位
置を検出するホール素子２、３、４が設けられている。
これらのホール素子２、３、４の出力信号は元々各相の
コイルに流れる励磁電流の向きを切り換えてロータを回
転させるために用いられるものであるが、同時に、この
出力信号をモータの速度制御にも利用している。

【０００３】ホール素子２、３、４で得られるロータ位
置検出信号を利用して速度制御を行うと、モータ１の回
転速度検出用の周波数発電機等を設けなくて済むという
利点が生じる。尚、ＤＣブラシレスモータ１が３相モー
タである場合、３個のホール素子２、３、４は電気角で
１２０度ずつずれた位置に配置されている。

【０００４】その速度制御のためにホール素子２、３、
４で得られるアナログ信号を、磁極を表すパルス波形に
整形した後に、ＥＸＯＲ（排他的論理和）回路２０で合
成する。これにより、ＥＸＯＲ回路２０より速度制御信
号が出力される。速度制御信号はモータ１の回転速度が
速くなるほど周期が短くなるので、ＤＣブラシレスモー
タ１の速度制御装置は目標とする回転速度の状態に適合
させるように速度制御を行う。

【０００５】次に、図８はＤＣブラシレスモータ１の速
度制御装置の第２の従来例の回路図である。ＤＣブラシ
レスモータ１が３相モータである場合、電気角で１２０
度ずつずれた位置に配置されている３個のホール素子
２、３、４でロータの位置を検出するが、速度制御装置
はそのうちの１個のホール素子２で得られるロータ位置
検出信号を分周回路２１で分周してロータが１回転する
ごとに１パルス出力するようにする。この分周回路２１
の出力を速度制御信号としてモータ１の速度を制御す
る。

【０００６】

【発明が解決しようとする課題】従来の第１のＤＣブラ
シレスモータ１の速度制御装置（図７）では、ロータマ
グネットの着磁ムラとホール素子の取り付け位置の誤差
により、速度制御信号にタイミングのずれが生ずること
がある。そのため、検出精度があまり高くないので精度
の高い速度制御が行えないという問題があった。

【０００７】一方、従来の第２のＤＣブラシレスモータ
１の速度制御装置（図８）では、１個のホール素子２で
得られるロータ位置検出信号を分周し、ロータの１回転
につき１パルスの信号としているので、ロータマグネッ
トの着磁ムラとホール素子の取り付け位置の誤差の影響
を受けることがない。しかしながら、分周回路２１によ
って１回転で１パルスを得るようになっているので、速
度制御信号の周波数が低くなり、速度制御信号に現れる
パルスの間隔が大きくなってしまう。この速度制御信号
によって回転速度制御を行うと、パルス間隔が広がって
いるために回転ムラが生じる原因となりスムーズな回転
にならない場合がある。特に、低速運転時には速度制御
信号のパルス間隔が大きく広がるので精度の高い回転制
御が行えないという問題があった。

【０００８】本発明は、ロータマグネットの着磁ムラや
ホール素子の取り付け位置の誤差による影響を受けず、
低速運転においても精度の高い速度制御を行うことので
きるＤＣブラシレスモータを提供することを目的とす
る。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の構成では、ロータ位置検出信号を出
力する複数のロータ位置検出手段を有し、前記ロータ位
置検出信号に基づいて前記ロータの回転速度を一定に保
つＤＣブラシレスモータの速度制御装置において、前記
ロータ位置検出信号のそれぞれについて１回転に１つの
回転速度信号を生成する回転速度信号生成回路と、前記
ロータの目標とする回転速度に応じた基準信号を発生す
る基準信号発生回路と、前記各回転速度信号と前記基準
信号を入力して前記ロータの回転速度と前記目標とする
回転速度とのずれを表す誤差信号を出力する誤差信号生
成回路と、前記誤差信号生成回路からの複数の誤差信号
を前記ロータの回転速度制御信号として出力する回路と
を備えるようにしている。

【００１０】このような構成によると、ＤＣブラシレス
モータの速度制御装置は複数のロータ位置検出手段でロ
ータの位置を検出し、ロータ位置検出信号を得る。そし
て、このロータ位置検出信号から回転速度信号生成回路
でロータが１回転に１つの回転速度信号を生成する。誤
差信号生成回路では基準信号発生回路で得られる基準信
号と回転速度信号とからロータの実際の回転速度と目標
とする回転速度とのずれを検出して誤差信号を出力す
る。そして、このようにして得られる複数の誤差信号を
合成してＤＣブラシレスモータの速度制御装置は回転速
度制御信号を出力する。この誤差を小さくするようにモ
ータを駆動することによってロータの回転速度を一定の
回転速度に保つことができる。

【００１１】また、本発明の第２の構成では上記第１の
構成において、さらに、前記複数のロータ位置検出手段
は電気角１２０度ごとに配置されたホールセンサであ
り、前記誤差信号生成回路は各ホールセンサに対応した
数だけ設けられている。尚、本明細書でホールセンサと
はホール素子またはホールＩＣを意図する。

【００１２】このような構成によると、ＤＣブラシレス
モータが３相モータであるときに、電気角１２０度ごと
に配置されたホールセンサでロータの位置を検出してＤ
Ｃブラシレスモータを駆動する。この駆動用に設けられ
ているホールセンサで得られるロータ位置検出信号をＤ
Ｃブラシレスモータの速度制御装置で共用して速度制御
に用いることができる。そして、誤差信号生成回路は各
ホールセンサに対応した数だけ設けられているので、各
誤差信号生成回路では１回転に１回の回転速度信号の入
力によって誤差信号が出力されるが、回転速度制御信号
は３相分の誤差信号が合成されているので１回転に３回
の誤差信号を含む周期の信号となる。

【００１３】また、本発明の第３の構成では、ロータの
回転速度を検出するためにＮ個のロータ位置検出手段を
備え、その１つの検出手段の出力を用いて基準信号に対
する誤差を生成し、その誤差をＮ等分するとともに各ロ
ータ位置検出手段に関連するタイミングで振り分けて速
度制御信号として出力するようにしている。

【００１４】このような構成によると、ＤＣブラシレス
モータの速度制御装置は１つの検出手段の出力を用いて
実際の回転速度と目標とする回転速度に応じて生成され
る基準信号とのずれを表す誤差を生成する。そして、こ
の誤差をＮ等分してＮ個のロータ位置検出手段で得られ
るタイミングで振り分けて速度制御信号を生成している
ので１つのロータ位置検出手段で得られる誤差信号より
も速度制御信号は周期が短くなる。そして、この誤差を
小さくするようにＤＣブラシレスモータを駆動すること
によりロータの回転速度を一定に保つことができる。

【００１５】また、本発明の第４の構成では上記第３の
構成において、前記Ｎ個のロータ位置検出手段として設
けられ電気角１２０度ごとに配置された第１、第２、第
３ホールセンサと、第１ホールセンサの出力を分周して
ロータの１回転につき１つのパルスを出力する分周回路
と、基準クロック発生回路と、基準クロックと前記分周
回路の出力とから前記ロータの回転速度誤差信号に対応
する誤差パルスを出力する誤差信号生成回路と、前記誤
差パルスを１／３の幅のパルスに変換した速度制御パル
スを出力するパルス幅調整回路と、前記分周回路の出力
と、第２ホールセンサの出力と、前記速度制御パルスと
から第２ホールセンサに関連するタイミングで前記速度
制御パルスを出力する第１のタイミング調整回路と、前
記分周回路の出力と、第３ホールセンサの出力と、前記
速度制御パルスとから第３ホールセンサに関連するタイ
ミングで前記速度制御パルスを出力する第２のタイミン
グ調整回路と、前記パルス幅調整回路と第１、第２タイ
ミング調整回路の出力を速度制御信号として出力する合
成回路とから成るようにしている。

【００１６】このような構成によると、ＤＣブラシレス
モータが３相モータであるときに、モータ駆動用に設け
られている３個のホールセンサを速度制御用に共用して
３個のホールセンサで得られるロータの回転位置を表す
信号から分周回路で分周することによって１回転で１つ
のパルスを出力する。そして、基準クロック発生回路で
得られる基準信号と分周回路の出力より誤差信号生成回
路で誤差パルスを生成する。そして、パルス幅調整回路
で誤差パルスを１／３の幅のパルスに変換する。そし
て、第１のタイミング調整回路で第２ホールセンサに関
連するタイミングでパルス幅調整回路で得られる速度制
御パルスを出力する。第２のタイミング調整回路で第３
ホールセンサに関連するタイミングでパルス幅調整回路
で得られる速度制御パルスを出力する。そして、合成回
路でパルス幅調整回路と第１、第２タイミング調整回路
の出力を合成することによって１回転で３個の速度制御
パルスを含む周期の誤差制御信号を出力することができ
る。

【００１７】また、本発明の第５の構成では、ロータの
磁極を検出する複数の検出手段を備え、その１つの検出
手段の出力を用いて基準信号に対する誤差を速度誤差信
号として出力し、他の検出手段に関するタイミングでは
所定の加速信号を出力し、前記速度誤差信号と加速信号
でロータの回転速度を制御するようにしている。

【００１８】このような構成によると、ＤＣブラシレス
モータの速度制御装置は検出手段でロータの磁極を検出
する。この検出手段の出力から目標とする回転速度に対
応して設けられている基準信号に対する誤差を速度誤差
信号として出力する。また、目標とする回転速度等に応
じた加速信号を他の検出手段に関するタイミングで出力
する。そして、速度誤差信号と加速信号を合成した信号
によってロータの回転速度を制御することによりＤＣブ
ラシレスモータの速度制御装置はロータの回転速度を一
定に保つことができる。尚、モータの起動時は速度誤差
信号は加速信号となるので他の検出手段に関するタイミ
ングで出力される所定の加速信号と共にモータの速度を
一気に高めることになり、起動が迅速に行われる。通常
の速度に達すると速度誤差信号は減速信号となり、他の
検出手段に関するタイミングでの加速信号とによりロー
タを定速に保つ。

【００１９】また、本発明の第６の構成では、上記第５
の構成において、さらに、前記複数の検出手段として設
けられ電気角１２０度ごとに配置された第１、第２、第
３ホールセンサと、第１ホールセンサの出力を分周して
ロータの１回転につき１つのパルスを出力する分周回路
と、基準クロック発生回路と、基準クロックと前記分周
回路の出力から前記ロータの回転速度誤差に対応する誤
差パルスを出力する誤差信号生成回路と、所定の加速パ
ルスを発生する加速パルス発生手段と、前記分周回路の
出力と、第２ホールセンサの出力と、前記加速パルスか
ら第２ホールセンサに関連するタイミングで前記加速パ
ルスを出力する第１タイミング調整回路と、前記分周回
路の出力と、第３ホールセンサの出力と、前記加速パル
スとから第３ホールセンサに関連するタイミングで前記
加速パルスを出力する第２タイミング調整回路と、前記
誤差信号生成回路の出力と第１、第２タイミング調整回
路の出力を速度制御信号として出力する合成回路とから
成るようにしている。

【００２０】このような構成によると、ＤＣブラシレス
モータが３相モータであるときに、モータ駆動用に設け
られている３個のホールセンサを速度制御用に共用して
３個のホールセンサで得られるロータの回転位置を示す
信号から分周回路で分周することによって１回転につき
１つのパルスを出力する。そして、分周回路の出力から
基準クロック発生回路で得られる基準クロック信号に対
する誤差パルスを誤差信号生成回路で生成する。また、
第１タイミング調整回路では第２ホールセンサに関連す
るタイミングで目標とする回転速度等に応じて定められ
た加速パルスを出力し、第２タイミング調整回路では第
３ホールセンサに関連するタイミングで所定の加速パル
スを出力する。そして、合成回路では誤差信号生成回路
の出力と、第１、第２タイミング調整回路の出力を合成
して速度制御信号として出力する。したがって、第１ホ
ールセンサの出力から基準信号に対する速度誤差信号と
して出力し、第１、第２タイミング調整回路は第２、第
３のホールセンサの出力に関するタイミングで所定の加
速パルスを出力し、速度誤差信号と加速パルスでロータ
の回転速度を制御することができる。

【００２１】

【発明の実施の形態】＜第１の実施形態＞以下、本発明
の一実施形態について説明する。図１は本発明の第１の
実施形態のＤＣブラシレスモータ１の速度制御装置のブ
ロック図である。ＤＣブラシレスモータ１は３相モータ
であり、駆動回路（図示せず）によって磁界がロータマ
グネットに与えられることによりロータが回転する。ホ
ール素子２、３、４はロータマグネットの磁極を検出す
ることによりロータの位置を検出する。ホール素子２、
３、４から得られるアナログ信号を整形してＮ極かＳ極
を示す２値状態のロータ位置検出信号とする。例えば、
ロータ位置検出信号はハイレベルのときＮ極、ローレベ
ルのときＳ極である。そして、駆動回路（図示せず）は
ホール素子２、３、４より出力されるロータ位置検出信
号によって各相に設けられたコイル電流の向きを切り替
え制御することによりロータを回転させる。

【００２２】一方、ＤＣブラシレスモータ１の速度制御
装置は３個のホール素子２、３、４で得られるロータ位
置の検出信号を用いることによってモータ１の回転制御
を行う。ホール素子２、３、４は電気角で１２０度ずれ
た位置に配置されている。図２（Ａ）にホール素子２よ
り出力されるロータ位置検出信号Ａを示す。

【００２３】分周回路５はロータ位置検出信号Ａを分周
することによりロータが１回転するごとに１個のパルス
を出力する回転速度信号Ｂを出力する（図２（Ｂ）参
照）。同時に、分周回路６はホール素子３で得られる磁
極を示すロータ位置検出信号を分周することによりロー
タが１回転するごとに１個のパルスを出力する回転速度
信号を出力する。また、分周回路７はホール素子４で得
られる磁極を示すロータ位置検出信号を分周することに
よりロータが１回転するごとに１個のパルスを出力する
回転速度信号を出力する。分周回路５、６、７によって
３相の回転速度信号が得られる。

【００２４】基準クロック発生回路１２は目標とするモ
ータ１のロータの回転速度に応じて設定される基準クロ
ック（基準信号）（図２（Ｃ）参照）を出力する。誤差
信号生成回路８は分周回路５より出力される回転速度信
号Ｂと基準クロックＣを比較してロータの回転速度と目
標とする回転速度とのずれを表す誤差信号Ｄ（図２
（Ｄ）参照）を出力する。

【００２５】誤差信号生成回路９は分周回路６より出力
される回転速度信号と基準クロックを入力して誤差信号
を出力する。誤差信号生成回路１０は分周回路７より出
力される回転速度信号と基準クロックを入力して誤差信
号を出力する。信号合成回路１１は誤差信号生成回路
８、９、１０より出力される３つの誤差信号を合成して
速度制御信号Ｅ（図２（Ｅ）参照）を出力する。なお、
基準クロック発生回路１２より出力される３つの基準ク
ロックは１２０度位相がずれている。

【００２６】図２は本実施形態のＤＣブラシレスモータ
１の速度制御装置の動作を示す波形図である。ロータ位
置検出信号Ａはホール素子２で得られるアナログ信号を
整形してパルス波形としたものであり、ハイレベルであ
るときにＮ極、ローレベルであるときにＳ極としてロー
タの回転位置を示している。

【００２７】この信号Ａは分周回路５で周波数が１／６
となるように分周され、ロータが１回転するたびに１個
のパルスを出力する回転速度信号Ｂに変換される。図２
では、信号Ａの立ち上がりのタイミングｔ１で信号Ｂが
立ち上がり、その後、３回目の信号Ａの立ち上がりのタ
イミングｔ３で信号Ｂは立ち下がり、さらに、その後３
回目の信号Ａの立ち上がりのタイミングｔ４で信号Ｂは
立ち上がる。以降、このレベルの切り替えタイミングで
信号Ｂは周期的に繰り返される。

【００２８】誤差信号生成回路８は回転速度信号Ｂと基
準クロックＣを比較する。例えば、回転速度信号Ｂがハ
イレベルに立ち上がるタイミングｔ１では、基準クロッ
クＣがハイレベルのままであるので、誤差信号生成回路
８では目標とする回転速度に対して実際のロータの回転
状態を示す回転速度信号Ｂの位相が進んでいると判断す
る。このとき、誤差信号生成回路８はタイミングｔ１か
ら基準クロックＣの次の立ち下がりのタイミングｔ２ま
でを所定の正電圧とした誤差信号Ｄを出力する。

【００２９】この誤差信号Ｄが正電圧であるとき速度制
御装置は駆動回路（図示せず）に対してモータ１を減速
するように制御する。逆に誤差信号Ｄが負電圧であると
きにモータ１を加速するように制御する。また、タイミ
ングｔ１からｔ２までの期間Ｔ１は回転速度信号Ｂと基
準クロックＣの位相ずれを示しているので減速量をも示
している。

【００３０】信号合成回路１１では誤差信号生成回路
８、９、１０より出力される誤差信号を合成しているの
で、タイミングｔ１からｔ２まで速度制御信号Ｅにはモ
ータの加速を表すパルス３０が現れる。ホール素子２、
３、４は電気角が１２０度ずれた位置に設けられている
ので、その後、速度制御信号Ｅには、ホール素子３と分
周回路６と誤差信号生成回路９で生成される誤差信号に
よるパルス３１が現れる。その後、速度制御信号Ｅには
ホール素子４と分周回路７と誤差信号生成回路１０で得
られる誤差信号によるパルス３２が現れる。誤差信号３
２は負電圧となっているので加速制御する。

【００３１】その後、誤差信号生成回路８では信号Ｂの
立ち上がりのタイミングｔ４から次の基準クロックＣの
立ち下がりのタイミングｔ５までの期間Ｔ２を正電圧と
する。図２に示す動作例では期間Ｔ２は期間Ｔ１よりも
狭くなっているので、減速量が小さくなっていることを
示してる。これにより、信号Ｅには減速制御のためのパ
ルス３３が現れる。

【００３２】その後、基準クロックＣの立ち下がりのタ
イミングｔ６よりも後のタイミングｔ７で信号Ｂが立ち
上がっている。誤差信号生成回路８では基準クロックＣ
に対して回転速度信号Ｂの位相が遅れていると判断する
ことができる。このとき、誤差信号生成回路８はタイミ
ングｔ６からｔ７までを所定の負電圧とした誤差信号を
出力する。速度制御信号Ｅには負電圧のパルス３４が現
れ、モータ１の加速を行うようにする。タイミングｔ６
からｔ７までの期間Ｔ３は減速すべき量を示している。
そして、次に誤差信号生成回路９で得られる誤差信号に
よるパルス３５が現れる。

【００３３】以上説明したように、本実施形態では、ホ
ール素子２、３、４で得られるロータ位置検出信号を分
周回路５、６、７でそれぞれ分周することにより、ロー
タの１回転につき１回のパルスを得るようにして、速度
制御信号Ｅの生成に利用しているので速度制御信号Ｅに
は、モータ１におけるロータマグネットの着磁ムラによ
る速度制御信号Ｅの精度の悪化を招かない。、また、３
個のホール素子３、４、５からの信号を用いて速度制御
信号Ｅを生成しているので、信号Ｅの周波数が低減しな
い。そのため、モータ１の低速運転においても回転ムラ
が生じにくくなっている。

【００３４】また、本実施形態では分周回路５、６、７
はロータが１回転するごとに１個のパルスを出力してい
るが、ＤＣブラシレスモータの速度制御装置はロータが
２回転以上するたびに１個のパルスを出力するようにし
て速度制御をすることも可能である。しかし、そのよう
にすると、速度制御信号の周期が大きくなるので精度の
高い制御を行うことができなくなってくる。したがっ
て、１回転で１個のパルスを出力するようにするのが最
も制御の精度が高い。尚、図２Ｅに示すようにパルス３
０〜３５はホール素子２、３、４に関連するタイミン
グ、即ちホール素子の既知の電気角に対応するタイミン
グで生じている。

【００３５】＜第２の実施形態＞次に、本発明の第２の
実施形態について説明する。図３は本発明の第２の実施
形態のＤＣブラシレスモータ１の速度制御装置のブロッ
ク図である。ＤＣブラシレスモータ１は３相モータであ
り、３個のホール素子２、３、４が電気角で１２０度ず
つずれた位置に配置されている。なお、図３において図
１と同一部分には同一符号を付して（ただし、アルファ
ベットは必ずしも同一のものを示していない）詳しい説
明を省略する。ホール素子２からロータマグネットの磁
極の検出によりロータの回転位置を示すロータ位置検出
信号Ａ（図４（Ａ）参照）が出力される。分周回路５は
信号Ａを分周することによってロータが１回転するごと
に１回パルスを出力する回転速度信号Ｂを出力する。

【００３６】基準クロック発生回路１２は目標とする回
転速度に応じて基準クロック（基準信号）Ｃ（図４
（Ｃ）参照）を出力する。誤差信号生成回路８は信号Ｂ
と基準クロックＣを入力して誤差信号Ｄ（図４（Ｄ）参
照）を出力する。パルス幅調整回路１５は誤差信号Ｄの
正電圧又は負電圧となっている期間を１／３に縮小した
信号Ｆ（図４（Ｆ）参照）を出力する。信号Ｆの出力す
るタイミングは後述するように信号Ｂの立ち下がりに同
期している。

【００３７】ホール素子３はモータ１のロータ位置検出
信号ＧＰを出力する。そのロータ位置検出信号ＧＰは図
４（Ａ）に示すロータ位置検出信号Ａと周期が一致した
信号であるが、タイミング調整回路１６は信号Ｂの入力
によって図４（Ｇ）に点線で示すような１回転で１個の
パルスの回転速度信号に相当するタイミングを取り込
む。これは、例えばＤフリップフロップのデータ端子に
信号Ｂを入力し、クロック端子に検出信号ＧＰの所定の
もの（信号Ａよりも２周期遅れのパルス）を入力するこ
とによって実現することができる。その取り込まれたタ
イミングにより形成される信号Ｇ（図４（Ｇ）参照）の
立ち下がりのタイミングｔ５の時に信号Ｆによって得ら
れる期間Ｔ３を正電圧とした信号Ｉ（図４（Ｃ）参照）
を出力する。

【００３８】ホール素子４はモータ１のロータ位置検出
信号ＨＰを出力する。そのロータ位置検出信号ＧＰはロ
ータ位置検出信号Ａと周期が一致した信号であるが、タ
イミング調整回路１７は信号Ｂ、Ｆ、ＨＰを入力し、ま
ず信号Ｂ、ＨＰから図４（Ｈ）に点線で示すような１回
転で１個のパルスに相当するタイミングを取り込む。そ
して、そのタイミングにより形成される信号Ｈの立ち下
がりのタイミングｔ８の時に信号Ｆによって得られる期
間Ｔ３を正電圧とした信号Ｊを出力する。信号合成回路
１１は信号Ｆ、Ｉ、Ｊを合成することにより速度制御信
号Ｋを生成する。

【００３９】図４の信号波形図に示すように、本実施形
態ではタイミングｔ１〜ｔ２で形成した誤差信号（幅が
Ｔ１の正パルス）を３等分して、ホール素子２、３、４
に関連するｔ４、ｔ５、ｔ８のタイミング（各ホール素
子の電気角に関するタイミング）に振り分けて出力する
ようにしている。同様に、タイミングｔ６〜ｔ７で形成
した誤差信号（幅がＴ４の正パルス）を３等分してタイ
ミングｔ９、ｔ１０、ｔ１３に振り分けて出力する。ま
た、タイミングｔ１１〜ｔ１２で形成した誤差信号（幅
がＴ６の負パルス）を３等分して、ホール素子の位置に
関連するタイミングで出力する。振り分けられた（分散
された）３つの信号を信号合成回路１１で合成して速度
制御信号Ｋを出力している。この場合、速度制御信号Ｋ
の周期が上述の第１の実施形態（図１）と同様に短くな
り、高精度の速度制御を行うことができる。

【００４０】＜第３の実施形態＞次に、本発明の第３の
実施形態について説明する。図５は本発明の第３の実施
形態のＤＣブラシレスモータ１の速度制御装置のブロッ
ク図である。本実施形態において、上述の第２の実施形
態（図３）と同一部分については同一符号を付して（た
だし、アルファベットについては必ずしも同一のものを
示していない）説明を省略する。第２の実施形態（図
３）と本実施形態（図５）との相違点は、第２の実施形
態（図３）ではタイミング調整回路１６、１７にパルス
幅を与えるためにパルス幅調整回路１５が設けられてい
たが、本実施形態ではその代わりに加速パルス発生回路
１８を設けてタイミング調整回路１６、１７にパルス幅
を与えるようにしている。加速パルス発生回路１８は目
標とする回転速度に応じた一定の幅を有する加速パルス
（加速信号）を出力する。

【００４１】図６は本実施形態のＤＣブラシレスモータ
１の速度制御装置の動作を示す波形図である。信号Ａは
ホール素子２より出力されるロータ位置検出信号Ａであ
る。回転速度信号Ｂは分周回路５で信号Ａを分周するこ
とによって得られる。基準クロックＣは基準クロック発
生回路１２より出力される目標とする回転速度に応じて
一定の幅が設けられた基準信号である。基準クロックＣ
の立ち下がりのタイミングｔ１の後のタイミングｔ２で
回転速度信号Ｂが立ち上がっているので、ロータが目標
とする回転に対して遅れていることを示し、誤差信号生
成回路８はタイミングｔ１からタイミングｔ２までの期
間Ｔ１を所定の正電圧とした誤差信号Ｄを出力する。信
号Ｄは信号合成回路１１で合成されるので、速度制御信
号Ｉには正電圧のパルス５０が現れ、速度制御装置は加
速制御する。

【００４２】ホール素子３はロータ位置検出信号ＥＰを
出力する。このロータ位置検出信号ＥＰはロータ位置検
出信号Ａと周期が一致した信号である。タイミング調整
回路１６は検出信号ＧＰと信号Ｂの入力によって点線で
示すような１回転で１個のパルス（信号Ｅ）に相当する
タイミングを取り込む。そして、例えばその信号Ｅ（図
４Ｅ参照）の立ち上がりのタイミングｔ３の時に加速パ
ルス発生回路１８より得られる加速パルスの幅Ｔ２を正
電圧とした制御信号Ｇを出力する。これにより、速度制
御信号Ｉにはパルス５１が現れる。

【００４３】ホール素子４はロータ位置検出信号ＦＰを
出力する。このロータ位置検出信号ＦＰはロータ位置検
出信号Ａと周期が一致した信号である。タイミング調整
回路１７は検出信号ＦＰと信号Ｂの入力によって点線で
示すような１回転で１個のパルス（信号Ｆ）に相当する
タイミングを取り込む。そして、例えばその信号Ｆ（図
４Ｆ参照）の立ち上がりのタイミングｔ６の時に加速パ
ルス発生回路１８より得られる加速パルスの幅Ｔ２を正
電圧とした制御信号Ｈを出力する。これにより、速度制
御信号Ｉにはパルス５２が現れる。

【００４４】その後、回転速度信号Ｂが立ち上がったタ
イミングｔ８では、基準クロックＣがハイレベルとなっ
ているので、ロータが目標とする回転よりも進んでいる
ことを示している。誤差信号生成回路８ではタイミング
ｔ８から次の基準クロックＣの立ち下がりまでのタイミ
ングｔ９までの期間Ｔ３を負電圧を出力してロータを減
速するようにする。これにより、回転速度信号Ｉには負
電圧のパルス５３が現れる。そして、信号Ｅによって与
えられるタイミングｔ１０に加速パルス発生回路１８で
与えられるパルス幅Ｔ２にタイミング調整回路１６は正
電圧を出力する。タイミング調整回路１７は信号Ｆによ
って与えられるタイミングｔ１３で期間Ｔ２正電圧とし
た信号Ｈを出力する。これにより、回転制御信号Ｉには
パルス５５が現れる。

【００４５】誤差信号生成回路８は次の回転速度信号Ｂ
の立ち上がりのタイミングｔ１５から基準クロックＣの
立ち下がりのタイミングｔ１６までを負電圧とした誤差
信号Ｄを出力する。これにより、速度制御信号Ｉには減
速すべきことを指示するパルス５６が現れる。尚、図６
Ｉに示すようにパルス５０〜５６は各ホール素子２、
３、４の電気角に関するタイミングで発生している。

【００４６】以上説明したように、本実施形態のＤＣブ
ラシレスモータ１の速度制御装置では、モータ１を起動
したときには、加速パルス発生回路１８より出力される
加速パルスによって回転制御信号Ｉに一定の加速制御信
号が与えられるので、モータ１は目標とする回転速度と
なるまで加速されるようになる。そして、目標となる回
転速度を超えると、誤差信号生成回路８ではロータの減
速を指示する誤差信号Ｄを出力するのでロータは減速さ
れ、また、加速信号Ｇ、Ｈにより加速される。これを繰
り返すことによりロータの回転速度を目標として設定さ
れた回転速度に保つことができる。つまり、この実施形
態では、加速信号Ｇ、Ｈで加速しながら、誤差信号で加
速したり（特に起動時）、減速したりすることによっ
て、回転速度を一定に保つように制御する。

【００４７】

【発明の効果】以上説明したように、請求項１に記載の
ＤＣブラシレスモータの速度制御装置によれば、ロータ
位置検出手段で得られるロータ位置検出手段で得られる
ロータ位置検出信号が１回転に１つの回転速度信号とし
てから基準信号発生回路より出力される。誤差信号生成
回路では基準信号と比較してから誤差信号を出力するよ
うにしているので、ロータマグネットの着磁ムラやホー
ルセンサの取り付け位置のずれによってこの誤差信号が
歪みことがない。したがって、高精度の速度制御を行う
ことができる。また、複数の誤差信号を合成して回転速
度制御信号としているので、回転速度制御信号の周期は
１つの誤差信号の周期よりも短くなる。そのため、モー
タの低速運転において周期の短い回転速度で速度制御が
行われるので、回転ムラが生じることなくスムーズな回
転速度の制御を行うことができる。特に、低速運転にお
いて負荷の慣性が低く且つ高トルクが必要な場合にも回
転ムラが生じることなく有効な速度制御を行うことがで
きる。

【００４８】また、請求項２に記載のＤＣブラシレスモ
ータの速度制御装置によれば、ＤＣブラシレスモータが
３相モータであるときに電気角１２０度ごとに配置され
ているモータ駆動用のホールセンサでロータの回転位置
を検出してモータの駆動を行うので、これらのホールセ
ンサを速度制御用に共用することによって回転速度検出
用の周波数発電機等を設けなくて済む。また、３相分の
回転位置検出信号に応じて３個の誤差信号生成回路が設
けられ、各相で得られる誤差信号の位相が１２０度ずつ
ずれているのでこれらの誤差信号を合成した回転速度制
御信号は１回転に３個の誤差信号を含む周期の信号とな
る。

【００４９】また、請求項３に記載のＤＣブラシレスモ
ータの速度制御装置によれば、１つのロータ位置検出手
段で得られるロータの回転速度より基準信号との誤差が
生成される。そして、この誤差はロータ位置検出手段の
個数ＮでＮ等分されて、各ロータ位置検出手段でそれぞ
れ得られるタイミングで振り分けて速度制御信号を生成
する。これにより、１つのロータ位置検出手段で得られ
るロータの回転速度を用いて回転速度を制御するよりも
周期の短い信号で制御することができる。そのため、低
速運転においても回転ムラが生じることなくスムーズな
回転速度制御を行うことができる。

【００５０】また、請求項４に記載のＤＣブラシレスモ
ータの速度制御装置によれば、ＤＣブラシレスモータが
３相モータであるときに、電気角１２０度ごとに配置さ
れている３つのモータ駆動用のホールセンサの第１のホ
ールセンサの出力を分周回路で分周することにより１回
転で１パルスを得る。このパルスから基準クロック発生
回路より出力される基準クロックに対する誤差パルスを
生成し、パルス幅調整回路で誤差パルスを１／３の幅の
パルスに変換する。そして、第１、第２タイミング調整
回路で第２、第３のホールセンサに関連するタイミング
で速度制御パルスを出力する。そして、合成回路でパル
ス幅調整回路と、第１、第２タイミング調整回路の出力
を合成する。これにより、１つのホールセンサの出力か
ら得られる誤差を３等分してそれぞれのホールセンサに
関連するタイミングで振り分けて制御信号として出力す
ることができる。

【００５１】また、請求項５に記載のＤＣブラシレスモ
ータの速度制御装置によれば、１つの検出手段の出力で
速度誤差信号を生成しつつ目標とする回転速度等に応じ
て所定の加速信号を出力するので、例えば起動時では加
速信号によって目標とする回転速度まで加速するように
制御がなされるので、起動を短時間で且つスムーズに行
うことができる。その後、目標とする回転速度を超える
と、速度制御信号によって減速制御が行われるので、加
速信号で加速制御がなされても速度誤差信号で減速され
るので、ＤＣブラシレスモータの速度制御装置はロータ
の回転速度を一定に保つことができる。

【００５２】また、請求項６に記載のＤＣブラシレスモ
ータの速度制御装置によれば、ＤＣブラシレスモータが
３相モータであるときに、電気角１２０度ごとに配置さ
れているモータ駆動用の３個のホールセンサをロータの
速度制御用に共用している。第１ホールセンサの出力を
分周回路で分周することにより１回転で１つのパルスを
得る。このパルスと基準クロック発生回路より出力され
る基準クロックとから回転速度誤差に対応する誤差パル
スを誤差信号生成回路で生成する。また、目標とする回
転速度等によって与えられる加速パルスを加速パルス生
成回路で生成する。第１タイミング調整回路では第２ホ
ールセンサに関連するタイミングで加速パルスを出力
し、第２タイミング調整回路では第３ホールセンサに関
連するタイミングで加速パルスを出力する。合成回路で
は誤差信号生成回路の出力と第１、第２タイミング調整
回路の出力を速度制御信号として出力し、ロータの速度
制御を行う。したがって、ホールセンサによってロータ
の磁極を検出でき、その１つの出力を用いて誤差信号生
成回路で速度誤差信号を出力する。そして、第１タイミ
ング調整回路と第２タイミング調整回路で加速信号を出
力する。そして、合成回路より出力される速度制御信号
によってロータの回転速度の制御を行う。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態のＤＣブラシレスモ
ータの速度制御装置のブロック図。

【図２】 そのＤＣブラシレスモータの速度制御装置の
動作を示す波形図。

【図３】 本発明の第２の実施形態のＤＣブラシレスモ
ータの速度制御装置のブロック図。

【図４】 そのＤＣブラシレスモータの速度制御装置の
動作を示す波形図。

【図５】 本発明の第３の実施形態のＤＣブラシレスモ
ータの速度制御装置のブロック図。

【図６】 そのＤＣブラシレスモータの速度制御装置の
動作を示す波形図。

【図７】 従来の第１のＤＣブラシレスモータの速度制
御装置のブロック図。

【図８】 従来の第２のＤＣブラシレスモータの速度制
御装置のブロック図。

【符号の説明】

１ ＤＣブラシレスモータ ２、３、４ ホール素子 ５、６、７ 分周回路 ８、９、１０ 誤差信号生成回路 １１ 信号合成回路 １２ 基準クロック発生回路（基準信号発生回路） １５ パルス幅調整回路 １６、１７ タイミング調整回路 １８ 加速パルス発生回路（加速信号発生回路）

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ロータ位置検出信号を出力する複数のロ
   ータ位置検出手段を有し、前記ロータ位置検出信号に基
   づいて前記ロータの回転速度を一定に保つＤＣブラシレ
   スモータの速度制御装置において、 前記ロータ位置検出信号のそれぞれについて１回転に１
   つの回転速度信号を生成する回転速度信号生成回路と、
   前記ロータの目標とする回転速度に応じた基準信号を発
   生する基準信号発生回路と、前記各回転速度信号と前記
   基準信号を入力して前記ロータの回転速度と前記目標と
   する回転速度とのずれを表す誤差信号を出力する誤差信
   号生成回路と、前記誤差信号生成回路からの複数の誤差
   信号を前記ロータの回転速度制御信号として出力する回
   路とを備えたことを特徴とするＤＣブラシレスモータの
   速度制御装置。
2. 【請求項２】 前記複数のロータ位置検出手段は電気角
   １２０度ごとに配置されたホールセンサであり、前記誤
   差信号生成回路は各ホールセンサに対応した数だけ設け
   られていることを特徴とする請求項１に記載のＤＣブラ
   シレスモータの速度制御装置。
3. 【請求項３】 ロータの回転速度を検出するためにＮ個
   のロータ位置検出手段を備え、その１つの検出手段の出
   力を用いて基準信号に対する誤差を生成し、その誤差を
   Ｎ等分するとともに各ロータ位置検出手段に関連するタ
   イミングで振り分けて速度制御信号として出力するよう
   にしたことを特徴とするＤＣブラシレスモータの速度制
   御装置。
4. 【請求項４】 前記Ｎ個のロータ位置検出手段として設
   けられ電気角１２０度ごとに配置された第１、第２、第
   ３ホールセンサと、 第１ホールセンサの出力を分周してロータの１回転につ
   き１つのパルスを出力する分周回路と、 基準クロック発生回路と、 基準クロックと前記分周回路の出力とから前記ロータの
   回転速度誤差信号に対応する誤差パルスを出力する誤差
   信号生成回路と、 前記誤差パルスを１／３の幅のパルスに変換した速度制
   御パルスを出力するパルス幅調整回路と、 前記分周回路の出力と、第２ホールセンサの出力と、前
   記速度制御パルスとから第２ホールセンサに関連するタ
   イミングで前記速度制御パルスを出力する第１のタイミ
   ング調整回路と、 前記分周回路の出力と、第３ホールセンサの出力と、前
   記速度制御パルスとから第３ホールセンサに関連するタ
   イミングで前記速度制御パルスを出力する第２のタイミ
   ング調整回路と、 前記パルス幅調整回路と第１、第２タイミング調整回路
   の出力を速度制御信号として出力する合成回路と、 から成る請求項３に記載のＤＣブラシレスモータの速度
   制御装置。
5. 【請求項５】 ロータの磁極を検出する複数の検出手段
   を備え、その１つの検出手段の出力を用いて基準信号に
   対する誤差を速度誤差信号として出力し、他の検出手段
   に関するタイミングでは所定の加速信号を出力し、前記
   速度誤差信号と加速信号でロータの回転速度を制御する
   ようにしたことを特徴とするＤＣブラシレスモータの速
   度制御装置。
6. 【請求項６】 前記複数の検出手段として設けられ電気
   角１２０度ごとに配置された第１、第２、第３ホールセ
   ンサと、 第１ホールセンサの出力を分周してロータの１回転につ
   き１つのパルスを出力する分周回路と、 基準クロック発生回路と、 基準クロックと前記分周回路の出力から前記ロータの回
   転速度誤差に対応する誤差パルスを出力する誤差信号生
   成回路と、 所定の加速パルスを発生する加速パルス発生手段と、 前記分周回路の出力と、第２ホールセンサの出力と、前
   記加速パルスから第２ホールセンサに関連するタイミン
   グで前記加速パルスを出力する第１タイミング調整回路
   と、 前記分周回路の出力と、第３ホールセンサの出力と、前
   記加速パルスとから第３ホールセンサに関連するタイミ
   ングで前記加速パルスを出力する第２タイミング調整回
   路と、 前記誤差信号生成回路の出力と第１、第２タイミング調
   整回路の出力を速度制御信号として出力する合成回路
   と、 から成る請求項５に記載のＤＣブラシレスモータの速度
   制御装置。