JP2000059697A - 撮像装置及びそれを用いた撮像システム - Google Patents
撮像装置及びそれを用いた撮像システムInfo
- Publication number
- JP2000059697A JP2000059697A JP10221681A JP22168198A JP2000059697A JP 2000059697 A JP2000059697 A JP 2000059697A JP 10221681 A JP10221681 A JP 10221681A JP 22168198 A JP22168198 A JP 22168198A JP 2000059697 A JP2000059697 A JP 2000059697A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- photoelectric conversion
- imaging device
- unit
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 76
- 238000003384 imaging method Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 9
- 238000009825 accumulation Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 14
- -1 CTN2 Proteins 0.000 abstract 1
- 101100007957 Kitasatospora aureofaciens ctcP gene Proteins 0.000 abstract 1
- 101100495267 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CDC25 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 21
- 230000005484 gravity Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 102100036738 Guanine nucleotide-binding protein subunit alpha-11 Human genes 0.000 description 1
- 101100283445 Homo sapiens GNA11 gene Proteins 0.000 description 1
- 101000588067 Homo sapiens Metaxin-1 Proteins 0.000 description 1
- 102100031603 Metaxin-1 Human genes 0.000 description 1
- 101000727837 Rattus norvegicus Reduced folate transporter Proteins 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】
【課題】 共通アンプに接続された画素をインタレース
走査するとき、共通アンプ間の信号レベル差が発生しな
いように信号を読出す。 【解決手段】 複数の光電変換部と該複数の光電変換部
からの信号が入力される共通アンプとを配置した単位セ
ルが複数列配列された撮像装置において、共通アンプの
入力部で、水平方向に配された複数の光電変換部からの
信号を加算する手段と、垂直方向または斜め方向に配さ
れた複数の光電変換部からの信号を水平転送手段を用い
て加算する手段（Ｈ・ＳＲ）と、を有する。
走査するとき、共通アンプ間の信号レベル差が発生しな
いように信号を読出す。 【解決手段】 複数の光電変換部と該複数の光電変換部
からの信号が入力される共通アンプとを配置した単位セ
ルが複数列配列された撮像装置において、共通アンプの
入力部で、水平方向に配された複数の光電変換部からの
信号を加算する手段と、垂直方向または斜め方向に配さ
れた複数の光電変換部からの信号を水平転送手段を用い
て加算する手段（Ｈ・ＳＲ）と、を有する。
Description
【０００１】
【発明の属する技術分野】本発明は撮像装置及びそれを
用いた撮像システムに係わり、特に共通アンプに複数の
画素を設けた時のインタレース駆動と画素数変換に関す
るものである。
用いた撮像システムに係わり、特に共通アンプに複数の
画素を設けた時のインタレース駆動と画素数変換に関す
るものである。
【０００２】
【従来の技術】１９９８年から米国でデジタル放送が開
始され、２００６年にはＮＴＳＣ放送（５２５Ｖ）が廃
止され、ＴＶ放送は全てＨＤデジタルにする計画があ
る。またデジタルスチルカメラは１３０万画素のものが
市場を席巻する勢いである。このことは、高画素のセン
サーから高解像度信号と低解像度信号を必要に応じて出
力することが望まれることを意味する。
始され、２００６年にはＮＴＳＣ放送（５２５Ｖ）が廃
止され、ＴＶ放送は全てＨＤデジタルにする計画があ
る。またデジタルスチルカメラは１３０万画素のものが
市場を席巻する勢いである。このことは、高画素のセン
サーから高解像度信号と低解像度信号を必要に応じて出
力することが望まれることを意味する。
【０００３】こういう状況のなか、ＣＣＤでは画素サイ
ズのシュリンク化（縮小化）が進んでいる。しかし、５
μｍ□サイズ程度のＣＣＤでは高速読出しができず、現
状では６０万画素、６０フレーム／秒程度のものが製品
化されるに留まっている。
ズのシュリンク化（縮小化）が進んでいる。しかし、５
μｍ□サイズ程度のＣＣＤでは高速読出しができず、現
状では６０万画素、６０フレーム／秒程度のものが製品
化されるに留まっている。
【０００４】一方、ＣＭＯＳ製造プロセスと同様のプロ
セスで作製される、ＣＭＯＳセンサーはランダムアクセ
スが可能であるので、将来の高速化に適したセンサーと
して期待されている。
セスで作製される、ＣＭＯＳセンサーはランダムアクセ
スが可能であるので、将来の高速化に適したセンサーと
して期待されている。
【０００５】ところで、高画素数のセンサーから低画素
数を読出す場合、間引き走査を行うことで低画素の情報
を得ることができる。この間引き走査において、 ＣＣＤでは不要な水平ラインの画素信号を水平シフ
トレジスタに設けたオーバフロードレインに捨ててい
た。またＣＣＤから読み出される信号で必要な信号のみ
をサンプリングしていた。 ＣＭＯＳセンサーではランダムアクセスにより必要
な信号のみを出力していた。
数を読出す場合、間引き走査を行うことで低画素の情報
を得ることができる。この間引き走査において、 ＣＣＤでは不要な水平ラインの画素信号を水平シフ
トレジスタに設けたオーバフロードレインに捨ててい
た。またＣＣＤから読み出される信号で必要な信号のみ
をサンプリングしていた。 ＣＭＯＳセンサーではランダムアクセスにより必要
な信号のみを出力していた。
【０００６】
【発明が解決しようとする課題】しかしながら、上記
のＣＣＤの間引き走査では、不要な画素の電荷も転送す
るので無駄な電力を要する。また不要な信号は間引いて
捨てるので、低サンプリングによるモアレが発生する。
また上記の間引き走査でも同様にモアレが発生する。
のＣＣＤの間引き走査では、不要な画素の電荷も転送す
るので無駄な電力を要する。また不要な信号は間引いて
捨てるので、低サンプリングによるモアレが発生する。
また上記の間引き走査でも同様にモアレが発生する。
【０００７】本発明の目的は、共通アンプに接続された
画素をインタレース走査するとき、また、高画素のセン
サーから低画素の信号を読出すとき、共通アンプ間の信
号レベル差が発生しないように、信号を読出すことので
きる撮像装置を提供することにある。
画素をインタレース走査するとき、また、高画素のセン
サーから低画素の信号を読出すとき、共通アンプ間の信
号レベル差が発生しないように、信号を読出すことので
きる撮像装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の撮像装置は、複
数の光電変換部と該複数の光電変換部からの信号が入力
される共通アンプとを配置した単位セルが複数列配列さ
れた撮像装置において、前記共通アンプの入力部で、水
平方向に配された複数の光電変換部からの信号を加算す
る手段と、垂直方向または斜め方向に配された複数の光
電変換部からの信号を水平転送手段を用いて加算する手
段と、を有することを特徴とする。
数の光電変換部と該複数の光電変換部からの信号が入力
される共通アンプとを配置した単位セルが複数列配列さ
れた撮像装置において、前記共通アンプの入力部で、水
平方向に配された複数の光電変換部からの信号を加算す
る手段と、垂直方向または斜め方向に配された複数の光
電変換部からの信号を水平転送手段を用いて加算する手
段と、を有することを特徴とする。
【０００９】また本発明の撮像装置は、複数の光電変換
部と該複数の光電変換部からの信号が入力される共通ア
ンプとを配置した単位セルが複数列配列された撮像装置
において、前記複数の光電変換部から複数の色信号が出
力され、該複数の色信号のうち同色の信号を水平転送手
段で加算することを特徴とする。
部と該複数の光電変換部からの信号が入力される共通ア
ンプとを配置した単位セルが複数列配列された撮像装置
において、前記複数の光電変換部から複数の色信号が出
力され、該複数の色信号のうち同色の信号を水平転送手
段で加算することを特徴とする。
【００１０】本発明の撮像システムは、上記本発明の撮
像装置と、前記撮像装置へ光を結像するレンズと、前記
撮像装置からの出力信号を処理する信号処理回路とを有
することを特徴とする。
像装置と、前記撮像装置へ光を結像するレンズと、前記
撮像装置からの出力信号を処理する信号処理回路とを有
することを特徴とする。
【００１１】
【発明の実施の形態】まず、本発明の説明に先だって、
公知の関連技術との違いについて説明する。
公知の関連技術との違いについて説明する。
【００１２】暗い被写体を撮像する場合、ＣＭＯＳセン
サーでは垂直２画素の信号を加算することは既に行われ
ている。例えば、特開平９−４６５９６号公報の図４に
は同時刻に垂直方向の上下２つの光電変換部の信号をセ
ル内で加算することが記載されている。しかし、水平方
向の光電変換部からの信号加算についての開示、および
垂直方向または斜め方向の光電変換部の信号の加算を水
平転送手段で加算することについては開示はなく、また
色信号を加算して読み出す場合に同色の信号を加算して
読み出すことの開示はない。
サーでは垂直２画素の信号を加算することは既に行われ
ている。例えば、特開平９−４６５９６号公報の図４に
は同時刻に垂直方向の上下２つの光電変換部の信号をセ
ル内で加算することが記載されている。しかし、水平方
向の光電変換部からの信号加算についての開示、および
垂直方向または斜め方向の光電変換部の信号の加算を水
平転送手段で加算することについては開示はなく、また
色信号を加算して読み出す場合に同色の信号を加算して
読み出すことの開示はない。
【００１３】また、垂直方向の２画素又は３以上の画素
の光電変換部について一つの増幅手段を設けることにつ
いては、特開平４−４６１号公報に開示され、水平・垂
直方向の４画素の光電変換部について一つの増幅手段を
設けることについては、特開昭６３−１００８７９号公
報に開示されているが、いずれも加算処理についての開
示はない。
の光電変換部について一つの増幅手段を設けることにつ
いては、特開平４−４６１号公報に開示され、水平・垂
直方向の４画素の光電変換部について一つの増幅手段を
設けることについては、特開昭６３−１００８７９号公
報に開示されているが、いずれも加算処理についての開
示はない。
【００１４】図１は本発明の撮像装置の一部の構成を示
す概略図、図２は図１の撮像装置の単位セルＳの構成を
示す図である。
す概略図、図２は図１の撮像装置の単位セルＳの構成を
示す図である。
【００１５】図２に示すように、単位セルＳは、共通ア
ンプ１つに光電変換部４つ（ここでは、ａ11，ａ12，ａ
21，ａ22）を配置して構成されている。その他の単位セ
ルについても同様な構成となっている。なお、ここでは
共通アンプは増幅手段ＭSF、リセット手段ＭRES、セレ
クト手段ＭSELから構成され、共通アンプの入力部は増
幅手段ＭSFのゲート部である。
ンプ１つに光電変換部４つ（ここでは、ａ11，ａ12，ａ
21，ａ22）を配置して構成されている。その他の単位セ
ルについても同様な構成となっている。なお、ここでは
共通アンプは増幅手段ＭSF、リセット手段ＭRES、セレ
クト手段ＭSELから構成され、共通アンプの入力部は増
幅手段ＭSFのゲート部である。
【００１６】４画素単位で、水平方向の上２光電変換部
（ａ11，ａ12）の信号転送を制御するラインを奇数の垂
直シフトレジスタＶo （Ｖo1，Ｖo2，Ｖo3，・・・）に接
続し、水平方向の下２光電変換部（ａ21，ａ22）の信号
転送を制御するラインを偶数の垂直シフトレジスタＶe
（Ｖe1，Ｖe2，Ｖe3，・・・）に接続する。共通アンプの
リセットスイッチＭRES及びセレクトスイッチＭSELは奇
数の選択回路Ｓo （Ｓ o1，Ｓo2，・・・）と偶数の選択回
路Ｓe （Ｓe1，Ｓe2，・・・）を経てそれぞれの垂直シフ
トレジスタＶo ，Ｖe に接続される。垂直シフトレジス
タＶo ，Ｖe と選択回路Ｓo ，Ｓe は独立に制御するこ
とができる。
（ａ11，ａ12）の信号転送を制御するラインを奇数の垂
直シフトレジスタＶo （Ｖo1，Ｖo2，Ｖo3，・・・）に接
続し、水平方向の下２光電変換部（ａ21，ａ22）の信号
転送を制御するラインを偶数の垂直シフトレジスタＶe
（Ｖe1，Ｖe2，Ｖe3，・・・）に接続する。共通アンプの
リセットスイッチＭRES及びセレクトスイッチＭSELは奇
数の選択回路Ｓo （Ｓ o1，Ｓo2，・・・）と偶数の選択回
路Ｓe （Ｓe1，Ｓe2，・・・）を経てそれぞれの垂直シフ
トレジスタＶo ，Ｖe に接続される。垂直シフトレジス
タＶo ，Ｖe と選択回路Ｓo ，Ｓe は独立に制御するこ
とができる。
【００１７】図３にインタレース走査時の垂直シフトレ
ジスタのタイミングチャートを示す。図３（ａ）は奇数
フィールドのタイミングチャート、図３（ｂ）は偶数フ
ィールドのタイミングチャートを示す。
ジスタのタイミングチャートを示す。図３（ａ）は奇数
フィールドのタイミングチャート、図３（ｂ）は偶数フ
ィールドのタイミングチャートを示す。
【００１８】図３（ａ）では、共通アンプに接続された
２ライン毎に水平走査が行われる。即ち奇数（odd）行
の垂直シフトレジスタＶonと偶数（even）行の垂直シフ
トレジスタＶenが同時に制御される。ここで、信号
φo，φeがHighのレベルが水平ブランキング期間に相当
し、センサのリセット動作と読出し動作が行われる。
２ライン毎に水平走査が行われる。即ち奇数（odd）行
の垂直シフトレジスタＶonと偶数（even）行の垂直シフ
トレジスタＶenが同時に制御される。ここで、信号
φo，φeがHighのレベルが水平ブランキング期間に相当
し、センサのリセット動作と読出し動作が行われる。
【００１９】図３（ｂ）では、共通アンプに接続された
２ラインの画素で、共通アンプ間の隣接するラインが選
択され、水平走査が行われる。即ち図３（ａ）に対し垂
直シフトレジスタの各セル番号が１つずれて、垂直シフ
トレジスタＶon+1と垂直シフトレジスタＶen、垂直シフ
トレジスタＶon+2と垂直シフトレジスタＶen+1の組合せ
で駆動される。
２ラインの画素で、共通アンプ間の隣接するラインが選
択され、水平走査が行われる。即ち図３（ａ）に対し垂
直シフトレジスタの各セル番号が１つずれて、垂直シフ
トレジスタＶon+1と垂直シフトレジスタＶen、垂直シフ
トレジスタＶon+2と垂直シフトレジスタＶen+1の組合せ
で駆動される。
【００２０】上記のインターレス走査において、上記画
素信号の加算処理を行う場合、同一単位セル内の複数の
光電変換部からの信号を加算処理するときには、同一の
共通アンプの入力部で加算処理を行うことができるが、
異なる単位セル内にある複数の光電変換部からの信号を
加算処理するときには、同一の共通アンプの入力部で加
算処理を行うことができない。図４に示す撮像装置の各
単位セルを用いて説明すると、同一単位セル内での加
算、例えば、水平方向に配列された光電変換部からの信
号の加算（ａ11＋ａ12、ａ21＋ａ22、ａ31＋ａ32、・・
・）、垂直方向に配列された光電変換部からの信号の加
算（ａ11＋ａ21、ａ31＋ａ41、・・・）、および斜め方
向に配列された光電変換部からの信号の加算（ａ11＋ａ
22、ａ31＋ａ42、・・・あるいはａ12＋ａ21、ａ32＋ａ
41、・・・）の場合には同一の共通アンプＡにより加算
処理して単一セルから読み出すことができる。しかし、
異なる単位セル間での加算、例えば、垂直方向に配列さ
れた光電変換部からの信号の加算（ａ21＋ａ31、ａ41＋
ａ51、・・・）、および斜め方向に配列された光電変換
部からの信号の加算（ａ21＋ａ32、ａ41＋ａ52、・・・
あるいはａ22＋ａ31、ａ42＋ａ51、・・・）の場合には
同一の共通アンプＡにより加算処理して単一セルから読
み出すことができない。
素信号の加算処理を行う場合、同一単位セル内の複数の
光電変換部からの信号を加算処理するときには、同一の
共通アンプの入力部で加算処理を行うことができるが、
異なる単位セル内にある複数の光電変換部からの信号を
加算処理するときには、同一の共通アンプの入力部で加
算処理を行うことができない。図４に示す撮像装置の各
単位セルを用いて説明すると、同一単位セル内での加
算、例えば、水平方向に配列された光電変換部からの信
号の加算（ａ11＋ａ12、ａ21＋ａ22、ａ31＋ａ32、・・
・）、垂直方向に配列された光電変換部からの信号の加
算（ａ11＋ａ21、ａ31＋ａ41、・・・）、および斜め方
向に配列された光電変換部からの信号の加算（ａ11＋ａ
22、ａ31＋ａ42、・・・あるいはａ12＋ａ21、ａ32＋ａ
41、・・・）の場合には同一の共通アンプＡにより加算
処理して単一セルから読み出すことができる。しかし、
異なる単位セル間での加算、例えば、垂直方向に配列さ
れた光電変換部からの信号の加算（ａ21＋ａ31、ａ41＋
ａ51、・・・）、および斜め方向に配列された光電変換
部からの信号の加算（ａ21＋ａ32、ａ41＋ａ52、・・・
あるいはａ22＋ａ31、ａ42＋ａ51、・・・）の場合には
同一の共通アンプＡにより加算処理して単一セルから読
み出すことができない。
【００２１】そこで、本発明では、複数の光電変換部と
該複数の光電変換部からの信号が入力される共通アンプ
とを配置した単位セルが複数列配列された撮像装置にお
いて、異なる単位セル内にある複数の光電変換部からの
信号を加算処理するモードを含む場合には、垂直方向ま
たは斜め方向に配列された光電変換部からの信号の加算
を水平転送手段を用いて行う。
該複数の光電変換部からの信号が入力される共通アンプ
とを配置した単位セルが複数列配列された撮像装置にお
いて、異なる単位セル内にある複数の光電変換部からの
信号を加算処理するモードを含む場合には、垂直方向ま
たは斜め方向に配列された光電変換部からの信号の加算
を水平転送手段を用いて行う。
【００２２】以下、本発明について具体的に説明する。
【００２３】まずカラーセンサーで色分離を行う場合に
ついて説明する。図５にＧを市松状に配置した場合の色
フィルタを設けた単位セルを示す。
ついて説明する。図５にＧを市松状に配置した場合の色
フィルタを設けた単位セルを示す。
【００２４】図５に示すように、４画素から成る繰返し
単位セル３０のうち、左上と右下に、解像度に最も効く
Ｇ（緑）画素が配置されている。このＧ画素においては
単位セル３０の中心に配置されている共通アンプ部３２
の占める領域と中心対称な位置に遮光部３５が存在して
いる。従って、Ｇ画素における光電変換部３１の重心
は、Ｇ画素の中心に存在する。これによりＧ画素の光電
変換部ａ11，ａ22は、縦方向、横方向に等間隔ａで配置
できている。Ｒ（赤）画素は単位セル３０の右上に、Ｂ
（青）画素は単位セル３０の左下に配置されている。こ
れらはＧ画素のように特に考慮された遮光部は有しない
ものの、その単位セル３０における配置数が１のため、
単位セル３０の間隔２ａで等間隔に配置できている。
単位セル３０のうち、左上と右下に、解像度に最も効く
Ｇ（緑）画素が配置されている。このＧ画素においては
単位セル３０の中心に配置されている共通アンプ部３２
の占める領域と中心対称な位置に遮光部３５が存在して
いる。従って、Ｇ画素における光電変換部３１の重心
は、Ｇ画素の中心に存在する。これによりＧ画素の光電
変換部ａ11，ａ22は、縦方向、横方向に等間隔ａで配置
できている。Ｒ（赤）画素は単位セル３０の右上に、Ｂ
（青）画素は単位セル３０の左下に配置されている。こ
れらはＧ画素のように特に考慮された遮光部は有しない
ものの、その単位セル３０における配置数が１のため、
単位セル３０の間隔２ａで等間隔に配置できている。
【００２５】図６に色フィルタがＧ市松、Ｒ・Ｂ線順次
配置時の色信号読出しタイミングチャートを示す。図７
は各色信号の読出しを行うための回路図である。なお、
図７には後述する低画素信号読出しでの同一色信号の加
算処理を行うための加算処理手段も示されている。
配置時の色信号読出しタイミングチャートを示す。図７
は各色信号の読出しを行うための回路図である。なお、
図７には後述する低画素信号読出しでの同一色信号の加
算処理を行うための加算処理手段も示されている。
【００２６】図６において、期間Ｔ1 では、パルスφRV
で垂直信号線をリセットし、信号線上の残留電荷の除去
を行うとともに、パルスφTN1，φTN2，φTN3，φTN4，
φTS 1，φTS2，φTS3，φTS4で一時蓄積用容量ＣTN1，
ＣTN2，ＣTN3，ＣTN4，ＣTS1，ＣTS2，ＣTS3，ＣTS4上
の残留電荷の除去を行う。
で垂直信号線をリセットし、信号線上の残留電荷の除去
を行うとともに、パルスφTN1，φTN2，φTN3，φTN4，
φTS 1，φTS2，φTS3，φTS4で一時蓄積用容量ＣTN1，
ＣTN2，ＣTN3，ＣTN4，ＣTS1，ＣTS2，ＣTS3，ＣTS4上
の残留電荷の除去を行う。
【００２７】期間Ｔ2 では、１行目の光電変換部行（ａ
11，ａ12，・・・ａ1n）のなかで、まずＧ1画素（図５中左
上のＧ画素）の光電変換信号を転送する前段階として、
共通アンプの増幅手段ＭSFのゲート部（入力部）をパル
スφoRでリセットし残留電荷を除去する。除去した後ゲ
ート部にはリセットノイズが残る。
11，ａ12，・・・ａ1n）のなかで、まずＧ1画素（図５中左
上のＧ画素）の光電変換信号を転送する前段階として、
共通アンプの増幅手段ＭSFのゲート部（入力部）をパル
スφoRでリセットし残留電荷を除去する。除去した後ゲ
ート部にはリセットノイズが残る。
【００２８】期間Ｔ3 では、期間Ｔ2 でのリセットノイ
ズと共通アンプのオフセット電圧を容量ＣTN1へ転送す
る期間である。パルスφoSで共通アンプの出力部を垂直
信号線へ接続し、また共通アンプを動作状態にするため
にパルスφLで負荷MOS Trを導通させ、パルスφTN1で垂
直信号線と容量ＣTN1を接続させる。容量ＣTN1にはノイ
ズ（Ｎ1）として蓄積される。
ズと共通アンプのオフセット電圧を容量ＣTN1へ転送す
る期間である。パルスφoSで共通アンプの出力部を垂直
信号線へ接続し、また共通アンプを動作状態にするため
にパルスφLで負荷MOS Trを導通させ、パルスφTN1で垂
直信号線と容量ＣTN1を接続させる。容量ＣTN1にはノイ
ズ（Ｎ1）として蓄積される。
【００２９】期間Ｔ4 では、Ｇ1画素の光電変換部（ａ
11，ａ13，・・・ａ1n）からの光電変換信号（Ｓ1）を容量
ＣTS1ヘ転送する期間である。パルスφL，φTS1，φoS
により共通アンプから容量ＣTS1までが導通状態とな
る。
11，ａ13，・・・ａ1n）からの光電変換信号（Ｓ1）を容量
ＣTS1ヘ転送する期間である。パルスφL，φTS1，φoS
により共通アンプから容量ＣTS1までが導通状態とな
る。
【００３０】パルスφo11で光電変換信号は、光電変換
部から共通アンプのゲート部へ転送される。この時点で
ゲートにはＴ2 期間でのリセットノイズに上記光電変換
信号が加算されることになる。このゲート電圧は、共通
アンプのオフセット電圧に重畳し、容量ＣTS1上では信
号（Ｓ1＋Ｎ1）として蓄積される。
部から共通アンプのゲート部へ転送される。この時点で
ゲートにはＴ2 期間でのリセットノイズに上記光電変換
信号が加算されることになる。このゲート電圧は、共通
アンプのオフセット電圧に重畳し、容量ＣTS1上では信
号（Ｓ1＋Ｎ1）として蓄積される。
【００３１】その後、パルスφRVで垂直信号線をリセッ
トし、信号線上の残留電荷の除去を行い、期間Ｔ2'にリ
セット、期間Ｔ3'に共通アンプのノイズ（Ｎ2）の転
送、期間Ｔ4'にＲ1画素からの信号（Ｓ2＋Ｎ2）が転送
される。同様にして、期間Ｔ3''，Ｔ3'''に共通アンプ
のノイズ転送（Ｎ3、Ｎ4）、期間Ｔ4'' ，Ｔ4'''にノイ
ズが加算されたＢ2画素からの信号（Ｓ3＋Ｎ3）、Ｇ2画
素（図中右下のＧ画素）からの信号（Ｓ4＋Ｎ4）が転送
される。そして差動アンプで色信号からノイズが除去さ
れて、信号Ｓ1（Ｇ），Ｓ2（Ｒ），Ｓ3（Ｂ），Ｓ
4（Ｇ）が出力される。
トし、信号線上の残留電荷の除去を行い、期間Ｔ2'にリ
セット、期間Ｔ3'に共通アンプのノイズ（Ｎ2）の転
送、期間Ｔ4'にＲ1画素からの信号（Ｓ2＋Ｎ2）が転送
される。同様にして、期間Ｔ3''，Ｔ3'''に共通アンプ
のノイズ転送（Ｎ3、Ｎ4）、期間Ｔ4'' ，Ｔ4'''にノイ
ズが加算されたＢ2画素からの信号（Ｓ3＋Ｎ3）、Ｇ2画
素（図中右下のＧ画素）からの信号（Ｓ4＋Ｎ4）が転送
される。そして差動アンプで色信号からノイズが除去さ
れて、信号Ｓ1（Ｇ），Ｓ2（Ｒ），Ｓ3（Ｂ），Ｓ
4（Ｇ）が出力される。
【００３２】以上はインタレース走査の奇数フィールド
の動作を示すものであるが、図３で述べた様に垂直シフ
トレジスタＶo とＶe の組合せを変えることで偶数フィ
ールドの動作を行うことができる。
の動作を示すものであるが、図３で述べた様に垂直シフ
トレジスタＶo とＶe の組合せを変えることで偶数フィ
ールドの動作を行うことができる。
【００３３】次に上記で、低画素信号読出しについて説
明する。ここでは、Ｇ信号の加算処理を行う場合につい
て説明する。
明する。ここでは、Ｇ信号の加算処理を行う場合につい
て説明する。
【００３４】なお、奇数フィールドで単位セル内の光電
変換部ａ11と光電変換部ａ22からのＧ信号を加算する場
合には、共通アンプの入力部で加算することもできる。
しかし、偶数フィールドで光電変換部ａ22と光電変換部
ａ31からのＧ信号を加算する場合には、共通アンプの入
力部で加算することができないので、それぞれの単位セ
ルからＧ信号を読み出した後に加算することになる。こ
の場合、共通アンプで加算した信号と共通アンプから出
力後に加算した信号とをインタレースパルスで切替える
必要があるが、この時ゲインを精度良く一致させるのが
困難である。
変換部ａ11と光電変換部ａ22からのＧ信号を加算する場
合には、共通アンプの入力部で加算することもできる。
しかし、偶数フィールドで光電変換部ａ22と光電変換部
ａ31からのＧ信号を加算する場合には、共通アンプの入
力部で加算することができないので、それぞれの単位セ
ルからＧ信号を読み出した後に加算することになる。こ
の場合、共通アンプで加算した信号と共通アンプから出
力後に加算した信号とをインタレースパルスで切替える
必要があるが、この時ゲインを精度良く一致させるのが
困難である。
【００３５】そこで、本発明では、光電変換部ａ11とａ
光電変換部22からのＧ信号も光電変換部ａ22と光電変換
部ａ31からのＧ信号も、ともに水平転送手段で加算処理
をする。各色信号の読出し方法は上述した図６を用いて
説明した読出し方法と同様である。
光電変換部22からのＧ信号も光電変換部ａ22と光電変換
部ａ31からのＧ信号も、ともに水平転送手段で加算処理
をする。各色信号の読出し方法は上述した図６を用いて
説明した読出し方法と同様である。
【００３６】同一色信号の加算処理は図７の信号読出し
回路で行われる。図７の回路の場合は、加算処理が同一
信号系を経るのでゲイン差は生じない。図７では水平転
送手段となる水平シフトレジスタ（Ｈ・ＳＲ）とこれに
接続されるスイッチングトランジスタにより各容量Ｃ
TN1，ＣTS1，ＣTN2，ＣTS2，ＣTN3，ＣTS3，ＣTS4，ＣT
N4から信号を水平出力線に同時に出力し、減算アンプＡ
1〜Ａ4で信号（ノイズ成分を含む）からノイズを減算し
た後に加算器で加算している。他の方法として、水平出
力線で容量ＣTS1 と容量ＣTS4 を、容量ＣTN1 と容量Ｃ
TN4 を加算しても良い。あるいは一時蓄積容量間を接続
して加算しても良い。
回路で行われる。図７の回路の場合は、加算処理が同一
信号系を経るのでゲイン差は生じない。図７では水平転
送手段となる水平シフトレジスタ（Ｈ・ＳＲ）とこれに
接続されるスイッチングトランジスタにより各容量Ｃ
TN1，ＣTS1，ＣTN2，ＣTS2，ＣTN3，ＣTS3，ＣTS4，ＣT
N4から信号を水平出力線に同時に出力し、減算アンプＡ
1〜Ａ4で信号（ノイズ成分を含む）からノイズを減算し
た後に加算器で加算している。他の方法として、水平出
力線で容量ＣTS1 と容量ＣTS4 を、容量ＣTN1 と容量Ｃ
TN4 を加算しても良い。あるいは一時蓄積容量間を接続
して加算しても良い。
【００３７】次に単一センサーで色分離しない場合の実
施例のタイミングチャートを図８に示す。この場合は同
一色信号なので、水平方向の画素信号を共通アンプの入
力部で加算できる。以下に説明する奇数フィールドでは
ａ11＋ａ12，ａ21＋ａ22，…の信号が得られる。
施例のタイミングチャートを図８に示す。この場合は同
一色信号なので、水平方向の画素信号を共通アンプの入
力部で加算できる。以下に説明する奇数フィールドでは
ａ11＋ａ12，ａ21＋ａ22，…の信号が得られる。
【００３８】期間Ｔ1 では、パルスφRVで垂直信号線を
リセットし、信号線上の残留電荷の除去を行うととも
に、パルスφTN1，φTN2，φTS1，φTS2で一時蓄積用容
量ＣTN 1，ＣTN2，ＣTS1，ＣTS2上の残留電荷の除去を行
う。
リセットし、信号線上の残留電荷の除去を行うととも
に、パルスφTN1，φTN2，φTS1，φTS2で一時蓄積用容
量ＣTN 1，ＣTN2，ＣTS1，ＣTS2上の残留電荷の除去を行
う。
【００３９】期間Ｔ2 で共通アンプのゲートをφORでリ
セットし、期間Ｔ3 で共通アンプのノイズ（Ｎ1）を容
量ＣN1へ転送する。次に期間Ｔ4 で水平２つの光電変換
部からの信号を転送パルスφon1 ，φon2 で導通状態に
し、ゲート部で加算する。この加算信号に対応する信号
（Ｓ1＋Ｎ1；Ｓ1は水平２光電変換部（ａ11＋ａ12）の
加算信号成分、Ｎ1はノイズ成分）は容量ＣS1へ転送さ
れる。
セットし、期間Ｔ3 で共通アンプのノイズ（Ｎ1）を容
量ＣN1へ転送する。次に期間Ｔ4 で水平２つの光電変換
部からの信号を転送パルスφon1 ，φon2 で導通状態に
し、ゲート部で加算する。この加算信号に対応する信号
（Ｓ1＋Ｎ1；Ｓ1は水平２光電変換部（ａ11＋ａ12）の
加算信号成分、Ｎ1はノイズ成分）は容量ＣS1へ転送さ
れる。
【００４０】次に、パルスφRVで垂直信号線をリセット
し、信号線上の残留電荷の除去を行い、期間Ｔ2' で共
通アンプのゲートをφORでリセットし、期間Ｔ3' で共
通アンプのノイズ（Ｎ2）を容量ＣN2へ転送する。次に
期間Ｔ4' で水平２つの光電変換部からの信号を転送パ
ルスφen1 ，φen2 で導通状態にし、ゲート部で加算す
る。この加算信号に対応する信号（Ｓ2＋Ｎ2；Ｓ2は水
平２光電変換部（ａ21＋ａ2 2）の加算信号成分、Ｎ2は
ノイズ成分）は容量ＣS2へ転送される。
し、信号線上の残留電荷の除去を行い、期間Ｔ2' で共
通アンプのゲートをφORでリセットし、期間Ｔ3' で共
通アンプのノイズ（Ｎ2）を容量ＣN2へ転送する。次に
期間Ｔ4' で水平２つの光電変換部からの信号を転送パ
ルスφen1 ，φen2 で導通状態にし、ゲート部で加算す
る。この加算信号に対応する信号（Ｓ2＋Ｎ2；Ｓ2は水
平２光電変換部（ａ21＋ａ2 2）の加算信号成分、Ｎ2は
ノイズ成分）は容量ＣS2へ転送される。
【００４１】図３に示すように、垂直シフトレジスタＶ
o とＶe の組合せを変えることで偶数フィールドの動作
を行うことができる。偶数フィールドではａ21＋ａ22，
ａ31＋ａ32，…の信号が得られる。
o とＶe の組合せを変えることで偶数フィールドの動作
を行うことができる。偶数フィールドではａ21＋ａ22，
ａ31＋ａ32，…の信号が得られる。
【００４２】垂直方向の画素信号の加算をする読出し回
路構成図を図９に示す。なお図９の読出し回路に各光電
変換部からの信号を読み出すタイミングは図６を用いて
説明したタイミングチャートと同じである。図９におい
ては垂直出力線と各容量ＣTN 1，ＣTS1，ＣTN2，ＣTS2，
ＣTN3，ＣTS3，ＣTS4，ＣTN4とを接続するトランジスタ
および制御信号φTN1，φTS1，φTN2，φTS2，φTN3，
φTS3，φTS4，φTN4は省略している。
路構成図を図９に示す。なお図９の読出し回路に各光電
変換部からの信号を読み出すタイミングは図６を用いて
説明したタイミングチャートと同じである。図９におい
ては垂直出力線と各容量ＣTN 1，ＣTS1，ＣTN2，ＣTS2，
ＣTN3，ＣTS3，ＣTS4，ＣTN4とを接続するトランジスタ
および制御信号φTN1，φTS1，φTN2，φTS2，φTN3，
φTS3，φTS4，φTN4は省略している。
【００４３】図９の回路では、水平転送手段となる水平
シフトレジスタ（Ｈ・ＳＲ）とこれに接続されるスイッ
チングトランジスタにより各容量ＣTN1，ＣTS1，
ＣTN2，ＣT S2，ＣTN3，ＣTS3，ＣTS4，ＣTN4から信号を
水平出力線に同時に出力し、減算アンプＡ1〜Ａ4により
減算処理を行った後に垂直方向の信号Ｓ１とＳ３とを加
算器で加算を行っている。奇数フィールドではａ11＋ａ
21，ａ12＋ａ22，…の信号が得られ、偶数フィールドで
はａ21＋ａ31，ａ22＋ａ32，…の信号が得られる。加算
方法としては先に述べた様に水平出力線での加算、ある
いは一時蓄積容量上での加算も可能である。
シフトレジスタ（Ｈ・ＳＲ）とこれに接続されるスイッ
チングトランジスタにより各容量ＣTN1，ＣTS1，
ＣTN2，ＣT S2，ＣTN3，ＣTS3，ＣTS4，ＣTN4から信号を
水平出力線に同時に出力し、減算アンプＡ1〜Ａ4により
減算処理を行った後に垂直方向の信号Ｓ１とＳ３とを加
算器で加算を行っている。奇数フィールドではａ11＋ａ
21，ａ12＋ａ22，…の信号が得られ、偶数フィールドで
はａ21＋ａ31，ａ22＋ａ32，…の信号が得られる。加算
方法としては先に述べた様に水平出力線での加算、ある
いは一時蓄積容量上での加算も可能である。
【００４４】以上述べた水平方向の画素信号の加算、あ
るいは垂直方向または斜め方向の画素信号の加算は、等
価的に低画素の信号読出しになるので記録系や表示系の
画素数に合う様に駆動すれば、低消費電力、低モアレの
高品質の画像を得ることができる。
るいは垂直方向または斜め方向の画素信号の加算は、等
価的に低画素の信号読出しになるので記録系や表示系の
画素数に合う様に駆動すれば、低消費電力、低モアレの
高品質の画像を得ることができる。
【００４５】図１０にシステム概略図を示す。同図に示
すように、光学系７１、絞り８０を通って入射した画像
光はＣＭＯＳセンサー７２上に結像する。ＣＭＯＳセン
サー７２上に配置されている画素アレーによって光情報
は電気信号へと変換される。その電気信号は信号処理回
路７３によって予め決められた方法によって信号変換処
理され、出力される。信号処理された信号は、記録系、
通信系７４により情報記録装置により記録、あるいは情
報転送される。記録、あるいは転送された信号は再生系
７７により再生される。絞り８０、ＣＭＯＳセンサー７
２、信号処理回路７３はタイミング制御回路７５により
制御され、光学系７１、タイミング制御回路７５、記録
系・通信系７４、再生系７７はシステムコントロール回
路７６により制御される。
すように、光学系７１、絞り８０を通って入射した画像
光はＣＭＯＳセンサー７２上に結像する。ＣＭＯＳセン
サー７２上に配置されている画素アレーによって光情報
は電気信号へと変換される。その電気信号は信号処理回
路７３によって予め決められた方法によって信号変換処
理され、出力される。信号処理された信号は、記録系、
通信系７４により情報記録装置により記録、あるいは情
報転送される。記録、あるいは転送された信号は再生系
７７により再生される。絞り８０、ＣＭＯＳセンサー７
２、信号処理回路７３はタイミング制御回路７５により
制御され、光学系７１、タイミング制御回路７５、記録
系・通信系７４、再生系７７はシステムコントロール回
路７６により制御される。
【００４６】前述した高画素読出し（全画素読出し）と
低画素読出し（加算読出し）とでは水平と垂直駆動パル
スが異なる。従って読出しモード毎にセンサーの駆動タ
イミング、信号処理回路の解像度処理、記録系の記録画
素数を変える必要がある。これらの制御はシステムコン
トロール回路７６で各読出しモードに応じて行われる。
また読出しモードで、加算により感度が異なる。例えば
高画素読出しに対し加算読出しでは信号量が２倍にな
る。このままではダイナミックレンジが１／２になるた
め絞り８０を半絞り小さく制御することにより適正信号
を得る。この結果、低照度時は１／２の明るさまで撮影
可能となる。
低画素読出し（加算読出し）とでは水平と垂直駆動パル
スが異なる。従って読出しモード毎にセンサーの駆動タ
イミング、信号処理回路の解像度処理、記録系の記録画
素数を変える必要がある。これらの制御はシステムコン
トロール回路７６で各読出しモードに応じて行われる。
また読出しモードで、加算により感度が異なる。例えば
高画素読出しに対し加算読出しでは信号量が２倍にな
る。このままではダイナミックレンジが１／２になるた
め絞り８０を半絞り小さく制御することにより適正信号
を得る。この結果、低照度時は１／２の明るさまで撮影
可能となる。
【００４７】次に本発明の撮像装置に好適に用いること
ができる単位セルの具体的な構成について説明する。
ができる単位セルの具体的な構成について説明する。
【００４８】図１８に示す配置は、光電変換部１７３の
配列が等ピッチとはならないために（ａ1≠ａ2）、それ
ぞれの画素内の光を関知する領域（受光部）の間隔が等
しくならず、次のような問題が生じる。すなわち、同色
の等ピッチでない配列は、部分的に空間周波数、解像度
が等しくないために、解像度の低下、モアレ縞等の不良
を発生させる。また、モアレ縞の発生は非常に重大な問
題であり、そのような撮像装置は、事実上製品として成
り立ち得ない。これは前記単位セルを構成する画素数が
４以外の場合にも同様に成り立つ。
配列が等ピッチとはならないために（ａ1≠ａ2）、それ
ぞれの画素内の光を関知する領域（受光部）の間隔が等
しくならず、次のような問題が生じる。すなわち、同色
の等ピッチでない配列は、部分的に空間周波数、解像度
が等しくないために、解像度の低下、モアレ縞等の不良
を発生させる。また、モアレ縞の発生は非常に重大な問
題であり、そのような撮像装置は、事実上製品として成
り立ち得ない。これは前記単位セルを構成する画素数が
４以外の場合にも同様に成り立つ。
【００４９】本発明者らは、複数画素中に分散された増
幅手段を有するＣＭＯＳセンサーにおいても、光電変換
部のピッチを一定とすることによってそれぞれの受光部
の間隔は等しくなり、解像度の低下とモアレ縞の発生を
防止し、開口率等を向上させ、良好な性能を得ることが
できる撮像装置を見出した。このような撮像装置は本発
明において好適に用いることができる。
幅手段を有するＣＭＯＳセンサーにおいても、光電変換
部のピッチを一定とすることによってそれぞれの受光部
の間隔は等しくなり、解像度の低下とモアレ縞の発生を
防止し、開口率等を向上させ、良好な性能を得ることが
できる撮像装置を見出した。このような撮像装置は本発
明において好適に用いることができる。
【００５０】図１１は２行２列の画素が共通アンプ部１
２を共有する例を示す図である。図１１では、共有する
共通アンプ部１２が４つの画素の中心に配置され、４つ
の光電変換部（ａ11，ａ12，ａ21，ａ22）が共通アンプ
部１２を取囲むように配置されている。ここで共通アン
プ部１２には図２の増幅手段ＭSF、リセット手段ＭSE
L、選択手段ＭSELの他、転送手段ＭTX1〜ＭTX4を含んで
いる。
２を共有する例を示す図である。図１１では、共有する
共通アンプ部１２が４つの画素の中心に配置され、４つ
の光電変換部（ａ11，ａ12，ａ21，ａ22）が共通アンプ
部１２を取囲むように配置されている。ここで共通アン
プ部１２には図２の増幅手段ＭSF、リセット手段ＭSE
L、選択手段ＭSELの他、転送手段ＭTX1〜ＭTX4を含んで
いる。
【００５１】しかも、共通アンプ部１２の占める各画素
における領域と中心対称な位置に遮光部１５が存在して
いる。従って、各画素における光電変換部１１の重心は
前記各画素の中心に存在する。これにより前記４つの光
電変換部（ａ11〜ａ22）は縦方向、横方向に等間隔ａで
配置できている。
における領域と中心対称な位置に遮光部１５が存在して
いる。従って、各画素における光電変換部１１の重心は
前記各画素の中心に存在する。これにより前記４つの光
電変換部（ａ11〜ａ22）は縦方向、横方向に等間隔ａで
配置できている。
【００５２】また図１２では、共有する共通アンプ部２
２が４つの画素の横方向の中心部に配置され、４つの光
電変換部２１（ａ11，ａ12，ａ21，ａ22）が共通アンプ
部２２をはさむように配置されている。
２が４つの画素の横方向の中心部に配置され、４つの光
電変換部２１（ａ11，ａ12，ａ21，ａ22）が共通アンプ
部２２をはさむように配置されている。
【００５３】しかも、共通アンプ部２２の占める各画素
における領域と中心対称な位置に遮光部２５が存在して
いる。従って各画素における前記光電変換部２１の重心
は各画素の中心に存在する。これにより４つの光電変換
部（ａ11〜ａ22）は縦方向、横方向に等間隔ａで配置で
きている。
における領域と中心対称な位置に遮光部２５が存在して
いる。従って各画素における前記光電変換部２１の重心
は各画素の中心に存在する。これにより４つの光電変換
部（ａ11〜ａ22）は縦方向、横方向に等間隔ａで配置で
きている。
【００５４】上述した図１２の実施形態は、横方向と縦
方向を入れ換えても全く同様に成立する。
方向を入れ換えても全く同様に成立する。
【００５５】図１３にＣＭＯＳセンサーの画素アレー部
の第１の構成例の具体的なパターンレイアウト図を示
す。
の第１の構成例の具体的なパターンレイアウト図を示
す。
【００５６】図１３に示すＣＭＯＳセンサーは単結晶基
板上にレイアウトルール０．４μｍによって形成されて
おり、画素の大きさは８μｍ角であり、増幅手段である
ソースフォロワアンプは２行２列の４画素で共有されて
いる。従って、図中点線領域で示した繰返し単位セル８
１の大きさは１６μｍ×１６μｍ角であり、２次元アレ
ーが形成されている。
板上にレイアウトルール０．４μｍによって形成されて
おり、画素の大きさは８μｍ角であり、増幅手段である
ソースフォロワアンプは２行２列の４画素で共有されて
いる。従って、図中点線領域で示した繰返し単位セル８
１の大きさは１６μｍ×１６μｍ角であり、２次元アレ
ーが形成されている。
【００５７】光電変換部であるホトダイオード８２ａ，
８２ｂ，８２ｃ，８２ｄは各画素の中央に斜めに形成さ
れており、その形状は上下左右でほぼ回転対称、鏡像対
称である。またこれらのホトダイオード８２ａ，８２
ｂ，８２ｃ，８２ｄの重心ｇは各画素に対して同一にな
るように設計されている。また９５は遮光部である。
８２ｂ，８２ｃ，８２ｄは各画素の中央に斜めに形成さ
れており、その形状は上下左右でほぼ回転対称、鏡像対
称である。またこれらのホトダイオード８２ａ，８２
ｂ，８２ｃ，８２ｄの重心ｇは各画素に対して同一にな
るように設計されている。また９５は遮光部である。
【００５８】８８−ａは左上の転送ゲート８３−ａを制
御する走査線、９０は行選択線、９２はＭＯＳゲート９
３を制御するリセット線である。
御する走査線、９０は行選択線、９２はＭＯＳゲート９
３を制御するリセット線である。
【００５９】ホトダイオード８２ａ〜８２ｄ中に蓄積さ
れた信号電荷は転送ゲート８３ａ〜８３ｄを通ってＦＤ
８５に導かれる。ゲート８３ａ〜８３ｄのＭＯＳサイズ
はＬ＝０．４μｍ，Ｗ＝１．０μｍ（Ｌはチャネル長、
Ｗはチャネル巾を示す。）である。
れた信号電荷は転送ゲート８３ａ〜８３ｄを通ってＦＤ
８５に導かれる。ゲート８３ａ〜８３ｄのＭＯＳサイズ
はＬ＝０．４μｍ，Ｗ＝１．０μｍ（Ｌはチャネル長、
Ｗはチャネル巾を示す。）である。
【００６０】ＦＤ８５は巾０．４μｍのＡｌ配線によっ
てソースフォロワの入力ゲート８６に接続されており、
ＦＤ８５に転送された信号電荷は入力ゲート８６の電圧
を変調させる。入力ゲート８６のＭＯＳの大きさはＬ＝
０．８μｍ，Ｗ＝１．０μｍであり、ＦＤ８５と入力ゲ
ート８６の容量の和は５ｆＦ程度である。Ｑ＝ＣＶであ
るから、１０5 個の電子の蓄積によって入力ゲート８６
の電圧は、３．２Ｖ変化することになる。
てソースフォロワの入力ゲート８６に接続されており、
ＦＤ８５に転送された信号電荷は入力ゲート８６の電圧
を変調させる。入力ゲート８６のＭＯＳの大きさはＬ＝
０．８μｍ，Ｗ＝１．０μｍであり、ＦＤ８５と入力ゲ
ート８６の容量の和は５ｆＦ程度である。Ｑ＝ＣＶであ
るから、１０5 個の電子の蓄積によって入力ゲート８６
の電圧は、３．２Ｖ変化することになる。
【００６１】ＶDD端子９１から流れ込む電流は入力ゲー
ト８６によって変調され、垂直信号線８７に流出する。
垂直信号線８７に流出する電流は図示しない信号処理回
路によって信号処理され、最終的には画像情報となる。
ト８６によって変調され、垂直信号線８７に流出する。
垂直信号線８７に流出する電流は図示しない信号処理回
路によって信号処理され、最終的には画像情報となる。
【００６２】その後、ホトダイオード８２ａ〜８２ｄ，
ＦＤ８５，入力ゲート８６の電位を所定の値のＶDDとす
るために、リセット線９２に接続されたＭＯＳゲート９
３を開くことで（このとき転送ゲート８３ａ〜８３ｄも
開く）、ホトダイオード８２ａ〜８２ｄ，ＦＤ８５，入
力ゲート８６はＶDD端子とショートされる。
ＦＤ８５，入力ゲート８６の電位を所定の値のＶDDとす
るために、リセット線９２に接続されたＭＯＳゲート９
３を開くことで（このとき転送ゲート８３ａ〜８３ｄも
開く）、ホトダイオード８２ａ〜８２ｄ，ＦＤ８５，入
力ゲート８６はＶDD端子とショートされる。
【００６３】その後、転送ゲート８３ａ〜８３ｄを閉じ
ることでホトダイオード８２ａ〜８２ｄの電荷蓄積が再
び始まる。
ることでホトダイオード８２ａ〜８２ｄの電荷蓄積が再
び始まる。
【００６４】ここで注目すべきは、水平方向に貫通する
配線８８ａ〜８８ｄ，９０，９２の全ては透明な導体で
ある厚さ１５００ÅのＩＴＯ（Indium Tin Oxide）で形
成されているために、前記配線部分のうち、ホトダイオ
ード８２ａ〜８２ｄ上では光が透過するため、前記ホト
ダイオードの重心ｇは光を感知する領域（受光部）の重
心と一致することである。
配線８８ａ〜８８ｄ，９０，９２の全ては透明な導体で
ある厚さ１５００ÅのＩＴＯ（Indium Tin Oxide）で形
成されているために、前記配線部分のうち、ホトダイオ
ード８２ａ〜８２ｄ上では光が透過するため、前記ホト
ダイオードの重心ｇは光を感知する領域（受光部）の重
心と一致することである。
【００６５】本構成例によれば画素ピッチが等しい比較
的高面積率、高開口率なＣＭＯＳセンサーを提供するこ
とができる。
的高面積率、高開口率なＣＭＯＳセンサーを提供するこ
とができる。
【００６６】本発明のＣＭＯＳセンサーの画素アレー部
の第２の構成例の具体的なパターンレイアウト図を図１
４に示す。
の第２の構成例の具体的なパターンレイアウト図を図１
４に示す。
【００６７】図１４において、１０２ａ〜１０２ｄはホ
トダイオード、１０３ａ〜１０３ｄは転送ゲート、１０
５はＦＤ、１０６はソースフォロワの入力ゲート、１０
７は垂直信号線、１０８ａ〜１０８ｄは走査線、１１０
は行選択線、１１２はＭＯＳゲート１１３を制御するリ
セット線である。
トダイオード、１０３ａ〜１０３ｄは転送ゲート、１０
５はＦＤ、１０６はソースフォロワの入力ゲート、１０
７は垂直信号線、１０８ａ〜１０８ｄは走査線、１１０
は行選択線、１１２はＭＯＳゲート１１３を制御するリ
セット線である。
【００６８】本構成例においては水平方向に走る配線１
０８ａ〜１０８ｄ，１１０，１１２が３本づつ各画素の
中心を横切るように走っているために、ホトダイオード
１０２ａ〜１０２ｄに入射する光を妨げるような金属配
線であっても、光を感知する領域の重心ｇの移動は生じ
ず、従って前記画素の中心と一致する。
０８ａ〜１０８ｄ，１１０，１１２が３本づつ各画素の
中心を横切るように走っているために、ホトダイオード
１０２ａ〜１０２ｄに入射する光を妨げるような金属配
線であっても、光を感知する領域の重心ｇの移動は生じ
ず、従って前記画素の中心と一致する。
【００６９】本構成例によれば電気抵抗が小さな通常の
（不透明な）金属を使用できるため、前記横方向の配線
の時定数が改善され、更に高速な撮像装置を提供するこ
とができる。
（不透明な）金属を使用できるため、前記横方向の配線
の時定数が改善され、更に高速な撮像装置を提供するこ
とができる。
【００７０】以上の構成例では、遮光膜の下の部分が有
効利用されているため、図１５に示すように遮光膜の下
の部分にまで光電変換部であるホトダイオードを形成
し、電荷蓄積部として機能させることも可能である。
効利用されているため、図１５に示すように遮光膜の下
の部分にまで光電変換部であるホトダイオードを形成
し、電荷蓄積部として機能させることも可能である。
【００７１】上述の第２構成例においては、最も光集光
効率が良い画素の中心を横切るために、撮像装置の感度
の低下が懸念される。そこで更に改善された第３構成例
を図１６に示す。
効率が良い画素の中心を横切るために、撮像装置の感度
の低下が懸念される。そこで更に改善された第３構成例
を図１６に示す。
【００７２】本構成例においては転送ゲート１２３ａ〜
１２３ｄ、ＦＤ１２５、ソースフォロワの入力ゲート１
２６、リセット用のＭＯＳゲート１３３全てが横方向を
走る配線（走査線１２８ａ〜１２８ｄ，行選択線１３
０，リセット線１３２）下に形成されているため、ホト
ダイオード１２２ａ〜１２２ｄ，及びその開口を最大と
することができる。しかも、その開口部は各画素の中心
に連続して存在する。また遮光部は水平、垂直配線部分
に形成されている。
１２３ｄ、ＦＤ１２５、ソースフォロワの入力ゲート１
２６、リセット用のＭＯＳゲート１３３全てが横方向を
走る配線（走査線１２８ａ〜１２８ｄ，行選択線１３
０，リセット線１３２）下に形成されているため、ホト
ダイオード１２２ａ〜１２２ｄ，及びその開口を最大と
することができる。しかも、その開口部は各画素の中心
に連続して存在する。また遮光部は水平、垂直配線部分
に形成されている。
【００７３】また本構成例においては前記増幅手段であ
るソースフォロワとリセット用のＭＯＳトランジスタを
各画素の周辺の水平方向に分割して配置したためにコン
パクトに前記水平方向の配線下に配置可能となってい
る。
るソースフォロワとリセット用のＭＯＳトランジスタを
各画素の周辺の水平方向に分割して配置したためにコン
パクトに前記水平方向の配線下に配置可能となってい
る。
【００７４】また右上の画素の配線下には未使用のスペ
ースが未だ存在するため、例えばスマートセンサー等、
新規の構成を追加することも可能である。
ースが未だ存在するため、例えばスマートセンサー等、
新規の構成を追加することも可能である。
【００７５】本構成例によれば、ホトダイオードの面
積、及び開口率が大きく取れることから、広ダイナミッ
クレンジ、高感度な撮像装置を提供することができる。
また、将来微細化が進み、前記ホトダイオードの開口部
分の寸法が光の波長程度になっても光が入射しなくなる
といった恐れは生じにくく、永らくその性能を発揮する
ことができる。
積、及び開口率が大きく取れることから、広ダイナミッ
クレンジ、高感度な撮像装置を提供することができる。
また、将来微細化が進み、前記ホトダイオードの開口部
分の寸法が光の波長程度になっても光が入射しなくなる
といった恐れは生じにくく、永らくその性能を発揮する
ことができる。
【００７６】また、以上の構成例では、増幅手段は単位
セルの中心部に配置し、光を感知する領域の重心と、画
素の中心は一致したものであるが、これらに限られず、
図１７に示したような開口部が並進対称となっている構
成のものでもよい。
セルの中心部に配置し、光を感知する領域の重心と、画
素の中心は一致したものであるが、これらに限られず、
図１７に示したような開口部が並進対称となっている構
成のものでもよい。
【００７７】つまり、開口部が並進対称となっているこ
とにより、光を感知する領域は、等ピッチとなるためで
ある。
とにより、光を感知する領域は、等ピッチとなるためで
ある。
【００７８】
【発明の効果】以上説明したように、本発明によれば、
共通アンプに複数の光電変換部を配置したことによる高
開口率に加えて、インタレース駆動を行っても高画質が
得られる。また低画素数駆動では低消費電力、記録ある
いは表示画素像は低モアレで美しい画像が得られる。
共通アンプに複数の光電変換部を配置したことによる高
開口率に加えて、インタレース駆動を行っても高画質が
得られる。また低画素数駆動では低消費電力、記録ある
いは表示画素像は低モアレで美しい画像が得られる。
【図１】本発明の撮像装置の一部の構成を示す概略図で
ある。
ある。
【図２】図１の撮像装置の単位セルＳの構成を示す図で
ある。
ある。
【図３】インタレース走査時の垂直シフトレジスタのタ
イミングチャートを示す図である。
イミングチャートを示す図である。
【図４】撮像装置の各単位セルを示す図である。
【図５】Ｇを市松状に配置した場合の色フィルタを設け
た単位セルを示す図である。
た単位セルを示す図である。
【図６】色フィルタがＧ市松、Ｒ・Ｂ線順次配置時の色
信号読出しタイミングチャートである。
信号読出しタイミングチャートである。
【図７】同一色信号の加算処理を行う信号読出し回路の
回路構成図である。
回路構成図である。
【図８】単一センサーで色分離しない場合の実施例のタ
イミングチャートである。
イミングチャートである。
【図９】垂直方向の画素信号の加算をする読出し回路構
成図である。
成図である。
【図１０】本発明によるシステム概略図である。
【図１１】本発明の単位セルのレイアウトを示す図であ
る。
る。
【図１２】本発明の単位セルのレイアウトを示す図であ
る。
る。
【図１３】本発明の一構成例のパターンレイアウト図で
ある。
ある。
【図１４】本発明の一構成例のパターンレイアウト図で
ある。
ある。
【図１５】本発明の一構成例を表す図である。
【図１６】本発明の一構成例のパターンレイアウト図で
ある。
ある。
【図１７】本発明の一構成例を表す図である。
【図１８】撮像装置の一例の単位セルのレイアウト図で
ある。
ある。
１１ 光電変換部 １２ 共通アンプ部 １５ 遮光部 ２１ 光電変換部 ２２ 共通アンプ部 ２５ 遮光部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AA05 AA10 AB01 BA14 CA03 CA17 CA19 DB01 DB03 DD04 DD09 DD12 FA06 FA42 GC08 GC14 5C024 AA01 CA00 CA02 DA01 FA01 FA11 GA01 GA11 GA31 GA33 GA48 HA17 JA11 5C065 AA01 BB13 CC01 GG21
Claims (15)
- 【請求項１】 複数の光電変換部と該複数の光電変換部
からの信号が入力される共通アンプとを配置した単位セ
ルが複数列配列された撮像装置において、 前記共通アンプの入力部で、水平方向に配された複数の
光電変換部からの信号を加算する手段と、 垂直方向または斜め方向に配された複数の光電変換部か
らの信号を水平転送手段を用いて加算する手段と、を有
することを特徴とする撮像装置。 - 【請求項２】 請求項１に記載の撮像装置において、２
行の光電変換部からの信号をインタレース走査により読
み出すことを特徴とする撮像装置。 - 【請求項３】 複数の光電変換部と該複数の光電変換部
からの信号が入力される共通アンプとを配置した単位セ
ルが複数列配列された撮像装置において、 前記複数の光電変換部から複数の色信号が出力され、該
複数の色信号のうち同色の信号を水平転送手段で加算す
ることを特徴とする撮像装置。 - 【請求項４】 請求項３に記載の撮像装置において、２
行の光電変換部からの信号をインタレース走査により読
み出すことを特徴とする撮像装置。 - 【請求項５】 請求項３に記載の撮像装置において、前
記光電変換部を含む画素に色フィルタを配置したことを
特徴とする撮像装置。 - 【請求項６】 請求項１〜５のいずれかの請求項に記載
の撮像装置において、前記共通アンプは前記単位セル中
の複数の光電変換部からの信号を増幅する増幅手段と前
記単位セル中をリセットするリセット手段を有すること
を特徴とする撮像装置。 - 【請求項７】 請求項１〜６のいずれかの請求項に記載
の撮像装置において、 前記単位セル内の共通アンプからの画像信号を蓄積する
画像信号蓄積手段と、 前記共通アンプの特性のバラツキを補正するための前記
共通アンプの特性のバラツキ信号を蓄積するバラツキ信
号蓄積手段と、 前記画像信号蓄積手段からの信号から前記バラツキ信号
蓄積手段からの信号を差分する差分手段と、 を有することを特徴とする撮像装置。 - 【請求項８】 請求項１〜６のいずれかの請求項に記載
の撮像装置において、 前記単位セル中の前記共通アンプからの第１の信号を蓄
積する第１の蓄積手段と、 前記共通アンプからの第２の信号を蓄積する第２の蓄積
手段と、 前記第１の蓄積手段からの信号から前記第２の蓄積手段
からの信号を差分する差分手段と、 を有することを特徴とする撮像装置。 - 【請求項９】 請求項８に記載の撮像装置において、前
記第１の信号は画像信号であり、前記第２の信号はノイ
ズ信号であることを特徴とする撮像装置。 - 【請求項１０】 請求項１〜９のいずれかの請求項に記
載の撮像装置において、少なくとも前記光電変換部間の
ピッチを少なくとも垂直方向又は水平方向の一方向で等
ピッチに調整するための調整手段を設けたことを特徴と
する撮像装置。 - 【請求項１１】 請求項１０に記載の撮像装置におい
て、前記調整手段は遮光膜であることを特徴とする撮像
装置。 - 【請求項１２】 請求項１〜１１のいずれかの請求項に
記載の撮像装置において、前記共通アンプは単位セルの
中心部に配置したことを特徴とする撮像装置。 - 【請求項１３】 請求項１１に記載の撮像装置におい
て、前記遮光膜は隣り合う単位セル間に配置したことを
特徴とする撮像装置。 - 【請求項１４】 請求項１３に記載の撮像装置におい
て、前記遮光膜は少なくとも前記単位セルの水平方向又
は垂直方向の中心線に対して線対称となる位置に配置し
たことを特徴とする撮像装置。 - 【請求項１５】 請求項１〜１４のいずれかの請求項に
記載の撮像装置と、前記撮像装置へ光を結像するレンズ
と、前記撮像装置からの出力信号を処理する信号処理回
路とを有することを特徴とする撮像システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22168198A JP3697073B2 (ja) | 1998-08-05 | 1998-08-05 | 撮像装置及びそれを用いた撮像システム |
| US09/368,496 US6956605B1 (en) | 1998-08-05 | 1999-08-05 | Image pickup apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22168198A JP3697073B2 (ja) | 1998-08-05 | 1998-08-05 | 撮像装置及びそれを用いた撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000059697A true JP2000059697A (ja) | 2000-02-25 |
| JP3697073B2 JP3697073B2 (ja) | 2005-09-21 |
Family
ID=16770619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22168198A Expired - Fee Related JP3697073B2 (ja) | 1998-08-05 | 1998-08-05 | 撮像装置及びそれを用いた撮像システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3697073B2 (ja) |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057528A (ja) * | 2003-08-05 | 2005-03-03 | Olympus Corp | 固体撮像装置 |
| EP1569278A2 (en) * | 2004-02-25 | 2005-08-31 | Sharp Kabushiki Kaisha | Amplifying solid-state image pickup device |
| JP2005244995A (ja) * | 2004-02-27 | 2005-09-08 | Samsung Electronics Co Ltd | 固体撮像装置及びその駆動方法 |
| WO2006130516A1 (en) * | 2005-06-01 | 2006-12-07 | Eastman Kodak Company | Pixel with symmetrical field effect transistor placement |
| WO2007074549A1 (ja) * | 2005-12-26 | 2007-07-05 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置及びその駆動方法 |
| WO2007105478A1 (ja) * | 2006-02-27 | 2007-09-20 | Mitsumasa Koyanagi | 集積センサを搭載した積層型半導体装置 |
| CN100362854C (zh) * | 2003-02-13 | 2008-01-16 | 松下电器产业株式会社 | 固体摄像装置、其驱动方法及使用它的照相机 |
| JP2008205639A (ja) * | 2007-02-16 | 2008-09-04 | Texas Instr Japan Ltd | 固体撮像装置及びその動作方法 |
| JP2009141528A (ja) * | 2007-12-04 | 2009-06-25 | Canon Inc | 撮像装置及び撮像システム |
| WO2009107854A1 (en) * | 2008-02-29 | 2009-09-03 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and camera |
| JP2010028434A (ja) * | 2008-07-18 | 2010-02-04 | Toshiba Corp | 固体撮像装置 |
| WO2013008597A1 (ja) * | 2011-07-13 | 2013-01-17 | 富士フイルム株式会社 | 撮像装置、撮像素子及び感度差補正方法 |
| WO2013008598A1 (ja) * | 2011-07-13 | 2013-01-17 | 富士フイルム株式会社 | 撮像装置及び信号量補正方法 |
| JP2013219815A (ja) * | 2013-06-12 | 2013-10-24 | Sony Corp | 固体撮像素子、電子装置 |
| US9001239B2 (en) | 2008-06-20 | 2015-04-07 | Sony Corporation | Image processing apparatus, image processing method and manufacturing apparatus |
| JP2015228650A (ja) * | 2014-05-30 | 2015-12-17 | アップル インコーポレイテッド | 画像センサにおける画素ビニング |
| US9473706B2 (en) | 2013-12-09 | 2016-10-18 | Apple Inc. | Image sensor flicker detection |
| US9497397B1 (en) | 2014-04-08 | 2016-11-15 | Apple Inc. | Image sensor with auto-focus and color ratio cross-talk comparison |
| US9596423B1 (en) | 2013-11-21 | 2017-03-14 | Apple Inc. | Charge summing in an image sensor |
| US9741754B2 (en) | 2013-03-06 | 2017-08-22 | Apple Inc. | Charge transfer circuit with storage nodes in image sensors |
| US9912883B1 (en) | 2016-05-10 | 2018-03-06 | Apple Inc. | Image sensor with calibrated column analog-to-digital converters |
| US10263032B2 (en) | 2013-03-04 | 2019-04-16 | Apple, Inc. | Photodiode with different electric potential regions for image sensors |
| US10285626B1 (en) | 2014-02-14 | 2019-05-14 | Apple Inc. | Activity identification using an optical heart rate monitor |
| US10440301B2 (en) | 2017-09-08 | 2019-10-08 | Apple Inc. | Image capture device, pixel, and method providing improved phase detection auto-focus performance |
| US10438987B2 (en) | 2016-09-23 | 2019-10-08 | Apple Inc. | Stacked backside illuminated SPAD array |
| US10622538B2 (en) | 2017-07-18 | 2020-04-14 | Apple Inc. | Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body |
| US10656251B1 (en) | 2017-01-25 | 2020-05-19 | Apple Inc. | Signal acquisition in a SPAD detector |
| US10801886B2 (en) | 2017-01-25 | 2020-10-13 | Apple Inc. | SPAD detector having modulated sensitivity |
| US10848693B2 (en) | 2018-07-18 | 2020-11-24 | Apple Inc. | Image flare detection using asymmetric pixels |
| US10962628B1 (en) | 2017-01-26 | 2021-03-30 | Apple Inc. | Spatial temporal weighting in a SPAD detector |
| US11019294B2 (en) | 2018-07-18 | 2021-05-25 | Apple Inc. | Seamless readout mode transitions in image sensors |
| US11546532B1 (en) | 2021-03-16 | 2023-01-03 | Apple Inc. | Dynamic correlated double sampling for noise rejection in image sensors |
| US11563910B2 (en) | 2020-08-04 | 2023-01-24 | Apple Inc. | Image capture devices having phase detection auto-focus pixels |
-
1998
- 1998-08-05 JP JP22168198A patent/JP3697073B2/ja not_active Expired - Fee Related
Cited By (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100362854C (zh) * | 2003-02-13 | 2008-01-16 | 松下电器产业株式会社 | 固体摄像装置、其驱动方法及使用它的照相机 |
| US8106431B2 (en) | 2003-02-13 | 2012-01-31 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| US8084796B2 (en) | 2003-02-13 | 2011-12-27 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| US8378401B2 (en) | 2003-02-13 | 2013-02-19 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| US7436010B2 (en) | 2003-02-13 | 2008-10-14 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging apparatus, method for driving the same and camera using the same |
| JP4499387B2 (ja) * | 2003-08-05 | 2010-07-07 | オリンパス株式会社 | 固体撮像装置 |
| JP2005057528A (ja) * | 2003-08-05 | 2005-03-03 | Olympus Corp | 固体撮像装置 |
| EP1569278A2 (en) * | 2004-02-25 | 2005-08-31 | Sharp Kabushiki Kaisha | Amplifying solid-state image pickup device |
| EP1569278A3 (en) * | 2004-02-25 | 2007-05-30 | Sharp Kabushiki Kaisha | Amplifying solid-state image pickup device |
| JP2005244995A (ja) * | 2004-02-27 | 2005-09-08 | Samsung Electronics Co Ltd | 固体撮像装置及びその駆動方法 |
| WO2006130516A1 (en) * | 2005-06-01 | 2006-12-07 | Eastman Kodak Company | Pixel with symmetrical field effect transistor placement |
| US7342213B2 (en) | 2005-06-01 | 2008-03-11 | Eastman Kodak Company | CMOS APS shared amplifier pixel with symmetrical field effect transistor placement |
| US7728895B2 (en) | 2005-12-26 | 2010-06-01 | Panasonic Corporation | Solid-state image sensing device having shared floating diffusion portions |
| WO2007074549A1 (ja) * | 2005-12-26 | 2007-07-05 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置及びその駆動方法 |
| WO2007105478A1 (ja) * | 2006-02-27 | 2007-09-20 | Mitsumasa Koyanagi | 集積センサを搭載した積層型半導体装置 |
| JP2008205639A (ja) * | 2007-02-16 | 2008-09-04 | Texas Instr Japan Ltd | 固体撮像装置及びその動作方法 |
| JP2009141528A (ja) * | 2007-12-04 | 2009-06-25 | Canon Inc | 撮像装置及び撮像システム |
| WO2009107854A1 (en) * | 2008-02-29 | 2009-09-03 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and camera |
| CN101809745B (zh) * | 2008-02-29 | 2012-04-04 | 佳能株式会社 | 固态图像拾取装置和照相机 |
| US8345137B2 (en) | 2008-02-29 | 2013-01-01 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and camera with two-dimensional power supply wiring |
| US9001239B2 (en) | 2008-06-20 | 2015-04-07 | Sony Corporation | Image processing apparatus, image processing method and manufacturing apparatus |
| JP2010028434A (ja) * | 2008-07-18 | 2010-02-04 | Toshiba Corp | 固体撮像装置 |
| US8319873B2 (en) | 2008-07-18 | 2012-11-27 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
| JP5528627B2 (ja) * | 2011-07-13 | 2014-06-25 | 富士フイルム株式会社 | 撮像装置、撮像素子及び感度差補正方法 |
| JP5486737B2 (ja) * | 2011-07-13 | 2014-05-07 | 富士フイルム株式会社 | 撮像装置及び信号量補正方法 |
| WO2013008598A1 (ja) * | 2011-07-13 | 2013-01-17 | 富士フイルム株式会社 | 撮像装置及び信号量補正方法 |
| US8780239B2 (en) | 2011-07-13 | 2014-07-15 | Fujifilm Corporation | Image pickup apparatus and signal value correction method |
| US8810697B2 (en) | 2011-07-13 | 2014-08-19 | Fujifilm Corporation | Image pickup apparatus, image pickup element, and method for correcting sensitivity difference |
| WO2013008597A1 (ja) * | 2011-07-13 | 2013-01-17 | 富士フイルム株式会社 | 撮像装置、撮像素子及び感度差補正方法 |
| US10263032B2 (en) | 2013-03-04 | 2019-04-16 | Apple, Inc. | Photodiode with different electric potential regions for image sensors |
| US9741754B2 (en) | 2013-03-06 | 2017-08-22 | Apple Inc. | Charge transfer circuit with storage nodes in image sensors |
| US10943935B2 (en) | 2013-03-06 | 2021-03-09 | Apple Inc. | Methods for transferring charge in an image sensor |
| JP2013219815A (ja) * | 2013-06-12 | 2013-10-24 | Sony Corp | 固体撮像素子、電子装置 |
| US9596423B1 (en) | 2013-11-21 | 2017-03-14 | Apple Inc. | Charge summing in an image sensor |
| US9473706B2 (en) | 2013-12-09 | 2016-10-18 | Apple Inc. | Image sensor flicker detection |
| US10285626B1 (en) | 2014-02-14 | 2019-05-14 | Apple Inc. | Activity identification using an optical heart rate monitor |
| US9497397B1 (en) | 2014-04-08 | 2016-11-15 | Apple Inc. | Image sensor with auto-focus and color ratio cross-talk comparison |
| US10609348B2 (en) | 2014-05-30 | 2020-03-31 | Apple Inc. | Pixel binning in an image sensor |
| US9686485B2 (en) | 2014-05-30 | 2017-06-20 | Apple Inc. | Pixel binning in an image sensor |
| JP2015228650A (ja) * | 2014-05-30 | 2015-12-17 | アップル インコーポレイテッド | 画像センサにおける画素ビニング |
| US9912883B1 (en) | 2016-05-10 | 2018-03-06 | Apple Inc. | Image sensor with calibrated column analog-to-digital converters |
| US10658419B2 (en) | 2016-09-23 | 2020-05-19 | Apple Inc. | Stacked backside illuminated SPAD array |
| US10438987B2 (en) | 2016-09-23 | 2019-10-08 | Apple Inc. | Stacked backside illuminated SPAD array |
| US10656251B1 (en) | 2017-01-25 | 2020-05-19 | Apple Inc. | Signal acquisition in a SPAD detector |
| US10801886B2 (en) | 2017-01-25 | 2020-10-13 | Apple Inc. | SPAD detector having modulated sensitivity |
| US10962628B1 (en) | 2017-01-26 | 2021-03-30 | Apple Inc. | Spatial temporal weighting in a SPAD detector |
| US10622538B2 (en) | 2017-07-18 | 2020-04-14 | Apple Inc. | Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body |
| US10440301B2 (en) | 2017-09-08 | 2019-10-08 | Apple Inc. | Image capture device, pixel, and method providing improved phase detection auto-focus performance |
| US10848693B2 (en) | 2018-07-18 | 2020-11-24 | Apple Inc. | Image flare detection using asymmetric pixels |
| US11019294B2 (en) | 2018-07-18 | 2021-05-25 | Apple Inc. | Seamless readout mode transitions in image sensors |
| US11659298B2 (en) | 2018-07-18 | 2023-05-23 | Apple Inc. | Seamless readout mode transitions in image sensors |
| US11563910B2 (en) | 2020-08-04 | 2023-01-24 | Apple Inc. | Image capture devices having phase detection auto-focus pixels |
| US11546532B1 (en) | 2021-03-16 | 2023-01-03 | Apple Inc. | Dynamic correlated double sampling for noise rejection in image sensors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3697073B2 (ja) | 2005-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697073B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
| US6956605B1 (en) | Image pickup apparatus | |
| US10778918B2 (en) | Solid-state imaging device | |
| JP3524391B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
| JP3854729B2 (ja) | 撮像装置およびそれを用いた撮像システム | |
| US6734906B1 (en) | Image pickup apparatus with photoelectric conversion portions arranged two dimensionally | |
| US8384804B2 (en) | Imaging apparatus for processing noise signal and photoelectric conversion signal | |
| US7663680B2 (en) | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus | |
| JP2000152086A (ja) | 撮像装置および撮像システム | |
| JP3559714B2 (ja) | 撮像装置およびそれを用いた撮像システム | |
| JP3937716B2 (ja) | 固体撮像装置及び撮像システム | |
| KR100823376B1 (ko) | 촬상장치 및 촬상시스템 | |
| RU2378791C2 (ru) | Устройство для восприятия изображений и система для захвата изображений | |
| JP3854720B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
| JPH11312800A (ja) | 撮像装置 | |
| JP2002325204A (ja) | 撮像装置 | |
| JP2000295530A (ja) | 固体撮像装置 | |
| JP4185615B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
| JP2001016502A (ja) | 固体撮像装置 | |
| JP5655783B2 (ja) | 画像読取装置 | |
| JP2964354B2 (ja) | 固体撮像装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |