JP2000058547A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000058547A JP2000058547A JP10222648A JP22264898A JP2000058547A JP 2000058547 A JP2000058547 A JP 2000058547A JP 10222648 A JP10222648 A JP 10222648A JP 22264898 A JP22264898 A JP 22264898A JP 2000058547 A JP2000058547 A JP 2000058547A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- dummy
- insulating layer
- semiconductor device
- dummy portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
られた半導体装置の絶縁層を通しての配線層の検査工程
を効率的に行う。 【解決手段】 半導体基板11上に凸状に形成された配
線部分12を覆うべく該配線部分を埋設するための絶縁
層15と、該絶縁層の表面が化学機械研磨を受けたとき
その表面の平坦化を図るべく絶縁層15内に埋設された
凸状のダミー部分13とを含む半導体装置10におい
て、ダミー部分13に配線部分12と判別可能な平面形
状を与える。
Description
ような半導体装置に関し、特に、半導体基板上に形成さ
れた配線部分を覆うための絶縁膜を備える半導体装置に
関する。
に、多層配線技術がある。多層配線技術によれば、半導
体基板上の配線部分は層間絶縁膜と称される絶縁層に覆
われ、この絶縁層上に、上層配線部分がフォトリソグラ
フィ技術を用いて形成される。ところで、絶縁層は、内
部に配線部分が在る領域で凸状に盛り上がるように形成
される。他方、絶縁層上への上層配線部分の形成に用い
られるフォトリソグラフィ技術は、加工精度上、絶縁層
の表面が平坦であることを要求する。この要求を満たす
ために、上層配線部の形成に先立って、半導体基板上の
配線部分を覆う絶縁膜の表面は、化学機械研磨(Chemic
al Mechanical Polish 以下、単にCMPと称する。)
を受け、これにより絶縁層の表面の平坦化が図られてい
る。
の配線の配置に粗密が生じると、密に配置された領域に
比較して、粗に配置された領域の研磨速度が高まる傾向
が見られることから、配線の粗密は、絶縁層の高精度で
の平坦化の妨げとなる。そのため、従来では、半導体基
板上の配線の配置が粗となる領域に、配線と同一材料に
よりダミー配線を形成し、見かけ上、配線の配置の粗密
化の均一化を図り、これにより、CMPによる絶縁膜の
平坦化の精度の向上を図っていた。
前記半導体装置では、該半導体装置の配線層の検査工程
で、絶縁層を透過して該絶縁層下の配線を目視すると
き、その配線が真の配線であるかダミー配線であるかの
判別が容易ではない。例えば短絡部分を目視できたとし
ても、それが真の配線であれば、電気的な諸問題を引き
起こすことから、より詳細な検査が必要となる。しかし
ながら、その短絡部分がダミー配線であれば、問題とす
ることなく、他の部分に目視検査を移すことができる。
このように、その短絡部分が真の配線であるかダミー配
線であるかを容易に判別できれば、配線層の検査工程を
著しく効率的に行うことができることから、検査工程で
ダミー配線であるか否かを容易に判定し得る技術が望ま
れていた。
決するために、次の構成を採用する。 〈構成〉本発明は、半導体基板上に形成された配線部分
を覆うべく該配線部分を埋設するための絶縁層と、該絶
縁層の表面の平坦化を図るべく絶縁層内に埋設されたダ
ミー部分とを含む半導体装置において、前記ダミー部分
に前記配線部分と判別可能な平面形状を与えたことを特
徴とする。
その平面形状からダミー部分であるか否かを判別し得る
ことから、半導体装置の配線層の検査工程で、絶縁層を
透過して該絶縁層下の配線層を目視するとき、問題とな
る部分が真の配線であるかダミー配線であるかの判別が
容易となる。従って、短絡部分が目視できたとき、例え
ば、異物等による短絡部分が問題としなくて良いダミー
部分であるか否かを容易に判別することができることか
ら、配線層の検査工程を著しく効率的に行うことが可能
となる。
として、該ダミー部分の外形で取り囲まれる領域内に空
隙部を形成することが挙げられる。真の配線は、例えば
棒状の充実する平面形状を有し、その平面形状に空隙部
が設けられていないことから、平面形状の目視により、
容易にダミー部分であるか否かを容易に判別することが
できる。この空隙部は、例えば矩形平面形状の充実部
に、矩形、円形あるいは文字のような所望形状を抜き取
ることにより、形成することができる。
部分の平面形状の他の具体例の1つに環状の平面形状が
挙げられる。この環状の平面形状の1変形例として、そ
の一部が切り欠かれた例えばC字状とすることが考えら
れる。目視による判別を可能とするダミー部分のさらに
他の具体例の1つとして、複数の矩形平面形状を有する
分割部分でダミー部分を構成し、各分割部分を相互に間
隔をおいて分散することができる。
るいは分割部分を分散して構成されたダミー部分は、目
視による判別が容易となることに加えて、該ダミー部分
を間に挟む両側の配線間の寄生静電容量の低減を図り、
さらにダミー部分よりも下層の配線部分等の部分的な透
視を許す点で、一層有利である。
部分のさらに他の具体例の1つとして、前記ダミー部分
を導電性材料からなる配線とは性質の異なる、透光性を
有する例えば非導電性材料で構成することができる。こ
のような非導電性材料からなるダミー部分は、その平面
形状による目視での判別を可能とすることに加えて、前
記したと同様な寄生静電容量および下層の配線部分等の
透視を許す点で、一層有利である。この種の非導電性材
料の1つとして、酸化シリコンを挙げることができる。
絶縁層およびダミー部分が類似の非導電性材料からなる
とき、例えば絶縁層が酸化シリコンからなり、ダミー部
分がこれと同類の酸化シリコンからなるとき、ダミー部
分の形状が背景である絶縁層に紛れることから、ダミー
部分の形状を識別することは容易ではなくなることがあ
る。しかしながら、このような場合、ダミー部分とは逆
に、配線部を明確に識別できることから、ダミー部分と
配線部との判別は容易に行える。
について詳細に説明する。 〈具体例1〉図1および図2は、本発明に係る具体例1
の半導体装置の一部をそれぞれ概略的に示す。
び図2に示されているように、例えばシリコン結晶から
なる半導体基板11と、該基板上に形成された例えばM
OSトランジスタのような機能回路を含む機能回路部分
(図示せず)から伸びる配線部分12とを含む。
板11上に形成されたトランジスタのような素子部分お
よびポリシリコンから成る電極(図面の簡素化のために
省略されている。)を覆う層間絶縁膜11′上に形成さ
れている。配線部分12は、従来よく知られているよう
に、例えばアルミニゥムのような金属層を層間絶縁膜1
1′上に形成した後、フォトリソグラフィおよびエッチ
ング処理技術を用いて、この金属層をパターニングする
ことにより、形成される。このパターニングによる配線
部分12の形成工程で、前記金属層へのパターニングを
利用して、配線部分12の形成と同時に、該配線部分間
に、ダミー部分13が形成される。従って、具体例1で
は、ダミー部分13は、配線部分12と同一の導電性材
料からなる。
凸状に形成された配線部分12は、具体例1では、図1
から明らかなように、直線に沿って伸び、その平面形状
は、内部が充実した直方形状で示される棒状を呈する。
他方、ダミー部分13は、図1に示されているように、
その平面形状で見て、正方形の外形を有し、内方に正方
形の空隙部14を規定することにより、全体的に矩形の
環状を呈する。配線部分12とダミー部分13との間に
は、それぞれd1およびd2の間隔が保持され、両配線
部分12間を横切る方向で見て、ダミー部分13の空隙
部14では、間隔d3が保持されている。
部分12間に位置することにより、配線部分12が粗と
なる領域の見かけ上の配線密度を高めることにより、半
導体基板11上での配線部分12の密度の均一化を図
る。従って、配線部分12およびダミー部分13を含む
配線層(12および13)を埋設すべく例えばシリコン
酸化膜が絶縁層15として形成されたとき、このシリコ
ン酸化膜(15)の表面に、配線部分12の粗密によっ
て多数の小さな断面積を有する突起が生じることはな
く、従来よく知られているように、前記シリコン酸化膜
の表面のCMPによる研削速度の均一化が図られること
から、CMPにより、図2に示されているように、前記
配線層(12および13)を覆う絶縁層15に平坦な表
面が形成される。絶縁層15の平坦な表面には、必要に
応じて、上層となる新たな配線が施される。
13)の検査方法の1つに、光学顕微鏡を利用した絶縁
層15を通しての配線部分12の目視検査がある。本発
明に係る半導体装置10によれば、ダミー部分13に
は、配線部分12には設けられない空隙部14が与えら
れていることから、前記した目視検査で、配線部分12
と異なる平面形状を与えられたダミー部分13は、容易
に配線部分12と判別することができる。
部分13との間に異物16が観察されたとき、この異物
16に関連する少なくとも一方の部分(12または1
3)がダミー部分13であることが判別できれば、この
異物16が電気的な問題を引き起こすことがないことか
ら、異物16を問題とすることなく、検査箇所を他の部
分に移すことができる。従って、本発明に係る半導体装
置10によれば、前記配線層(12および13)の検査
工程を迅速に行うことが可能となる。
14を通して半導体基板11上の観察を許すことから、
空隙部14を有しない従来のダミー部分に比較して、よ
り広い部分の観察が可能となる。
3の空隙部14が規定されたダミー部分13を間に挟む
一対の配線部分12間の寄生静電容量は、ほぼd1、d
2およびd3の和に反比例した値となる。これに対し、
空隙部14が設けられていないダミー部分13と同様な
外形を有するダミー部分を間に挟む一対の配線部分12
間の寄生静電容量は、d1およびd2の和に反比例した
値となる。従って、空隙部14を設けることにより、ほ
ぼd3の値に相当する分、両配線部分12間の寄生静電
容量が低減されることから、この寄生静電容量による電
気特性の低下を有効に防止することができる。
2の半導体装置10を示す。具体例2の半導体装置10
では、空隙部14を規定するダミー部分13の一部に空
隙部14を開放する切り欠き部13aが設けられてお
り、全体に環状を呈するダミー部分13は、ほぼC字状
の平面形状を有する。
けると同様に、前記した目視検査で、配線部分12との
判別を容易とすることから、前記配線層(12および1
3)の検査工程の迅速化を可能とする。さらに、空隙部
14および切り欠き部13aを通して、導体基板11上
の観察を許すことから、具体例1におけると同様の広い
部分の観察が可能となると共に、寄生静電容量による電
気特性の低下を有効に防止することができる。
は、前記した正方形に限らず、円形あるいは長方形等、
所望の形状とすることができる。また、空隙部14の平
面形状として、正方形に限らず、円形、長方形の他、例
えばアルファベットのような文字等、所望の形状の打ち
抜き形状を採用することができる。
3の半導体装置10を示す。図3に示されているよう
に、ダミー部分13を例えばそれぞれが正方形の平面形
状を有する複数の分割部分13に分割し、これらの分割
部分13を配線部分12の配置密度が粗となる領域に、
点状に分散させることができる。点状に分散された図3
の4つのダミー部分13によっても、具体例1および2
に示した各ダミー部分13と同等の効果を得ることがで
きる。
線部分12と同一材料からなる例について説明したが、
ダミー部分13を例えば絶縁層15と同様な透光性を有
する絶縁材料すなわち非導電性材料で形成することがで
きる。前記したような非導電性材料からなるダミー部分
は、その平面形状による目視での判別を可能とすること
に加えて、前記したと同様な寄生静電容量および下層の
配線部分等の透視を許す点で、一層有利である。
13は、その平面形状が背景である絶縁層15に紛れる
ことから、ダミー部分の形状を識別することは容易では
なくなることがあるが、このような場合、配線部分12
が明確に識別できることから、明確に目視できる部分が
配線部分12であると判定できることから、逆に不明確
な部分がダミー部分13であると判定することができ
る。従って、絶縁層15と同一材料からなるダミー部分
13であっても、このダミー部分13と配線部分12と
の目視による判別は容易に行える。
体装置の配線層の検査工程で、絶縁層を透過して該絶縁
層下の配線を目視するとき、問題となる部分が真の配線
部分であるかダミー部分であるかの判別が容易となるこ
とから、短絡部分が目視できたとき、その短絡部分が問
題としなくて良いダミー部分であるか否かを容易に判別
することができ、これにより、配線層の検査工程が著し
く効率的となる。
である。
である。
な図面である。
と同様な図面である。
Claims (5)
- 【請求項1】 半導体基板上に形成された配線部分を覆
うべく該配線部分を埋設するための絶縁層と、該絶縁層
の表面の平坦化を図るべく前記絶縁層内に埋設されたダ
ミー部分とを含む半導体装置であって、前記ダミー部分
が前記配線部分と判別可能な平面形状を有することを特
徴とする半導体装置。 - 【請求項2】 前記ダミー部分は、その平面形状で見
て、該ダミー部分の外形で取り囲まれる領域内に空隙部
を規定する請求項1記載の半導体装置。 - 【請求項3】 前記ダミー部分は、全体に環状の平面形
状を有する請求項1記載の半導体装置。 - 【請求項4】 前記ダミー部分は複数の矩形平面形状を
有する分割部分からなり、各分割部分が相互に間隔をお
いて分散されている請求項1記載の半導体装置。 - 【請求項5】 前記ダミー部分は、透光性を有する非導
電性材料で構成されている請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10222648A JP2000058547A (ja) | 1998-08-06 | 1998-08-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10222648A JP2000058547A (ja) | 1998-08-06 | 1998-08-06 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000058547A true JP2000058547A (ja) | 2000-02-25 |
Family
ID=16785753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10222648A Pending JP2000058547A (ja) | 1998-08-06 | 1998-08-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000058547A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007075931A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Corp | 半導体装置とその製造方法 |
US7569936B2 (en) | 2003-10-30 | 2009-08-04 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
1998
- 1998-08-06 JP JP10222648A patent/JP2000058547A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7569936B2 (en) | 2003-10-30 | 2009-08-04 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2007075931A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Corp | 半導体装置とその製造方法 |
JP4713990B2 (ja) * | 2005-09-13 | 2011-06-29 | 株式会社東芝 | 半導体装置とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7323278B2 (en) | Method of adding fabrication monitors to integrated circuit chips | |
US6448591B1 (en) | Metallization line layout | |
KR100296158B1 (ko) | 반도체 기판 및 반도체 장치의 제조방법 | |
US5668401A (en) | Chessboard pattern layout for scribe lines | |
KR101078610B1 (ko) | 반도체 정렬 보조물 | |
JP2000349145A (ja) | 半導体装置 | |
CN103855100A (zh) | 具有金属绝缘体金属电容器的密封圈结构 | |
EP0608090B1 (en) | Semiconductor device which can be applied to liquid crystal display apparatus and method of manufacturing such a semiconductor device | |
US5924006A (en) | Trench surrounded metal pattern | |
US6972819B2 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
KR20000010559A (ko) | 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법 | |
JP2000058547A (ja) | 半導体装置 | |
JPS62276552A (ja) | パタ−ン形成用マスク及びそれを用いた電子装置の製造方法 | |
US5915201A (en) | Trench surrounded metal pattern | |
US6441876B1 (en) | Liquid crystal display device and method of producing the same | |
US6307263B1 (en) | Integrated semiconductor chip with modular dummy structures | |
KR19990078099A (ko) | 반도체장치 및 그 제조방법 | |
CN109473420A (zh) | 耐电弧的开裂阻止 | |
JP2004103813A (ja) | 半導体集積回路および製造方法 | |
US8507378B2 (en) | Method and structure for self aligned contact for integrated circuits | |
JPH0829805A (ja) | アクティブマトリクス基板 | |
CN117529158A (zh) | 一种显示面板及其制造方法 | |
JPH0378251A (ja) | 半導体集積回路 | |
KR20040086857A (ko) | 반도체소자의 중첩마크 형성방법 | |
JPH05160277A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |