JP2000056724A - Display device - Google Patents
Display deviceInfo
- Publication number
- JP2000056724A JP2000056724A JP22082998A JP22082998A JP2000056724A JP 2000056724 A JP2000056724 A JP 2000056724A JP 22082998 A JP22082998 A JP 22082998A JP 22082998 A JP22082998 A JP 22082998A JP 2000056724 A JP2000056724 A JP 2000056724A
- Authority
- JP
- Japan
- Prior art keywords
- line
- display device
- scanning
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は表示装置に係り、特
に、走査線側側が複数のＴＡＢブロックで分割されたア
クティブマトリクス型の液晶表示装置に関する。液晶表
示装置は、矩形の画素領域とこの周辺に沿うフレーム部
とよりなる。このフレーム部に複数のＴＡＢが並んで接
続してある。各ＴＡＢには駆動用ＩＣが実装してある。The present invention relates to a display device, and more particularly to an active matrix type liquid crystal display device in which a scanning line side is divided by a plurality of TAB blocks. The liquid crystal display device has a rectangular pixel region and a frame portion along the periphery. A plurality of TABs are connected side by side to this frame part. A driving IC is mounted on each TAB.
【０００２】液晶表示装置は、画素領域の大きさは変え
ずに、フレーム部を狭くして、外形のサイズを小さくす
る小型化が進んでいる。フレーム部を狭くすると、ＴＡ
Ｂが接続される端子部と画素領域の間のゲート引出し線
（配線）の長さ等についての制限がきつくなって、隣接
するゲート引出し線間で短絡が起こり易くなる。よっ
て、液晶表示装置を小型化する上では、表示された画像
の品質に影響が出にくくする工夫が必要となる。2. Description of the Related Art In a liquid crystal display device, a frame portion is narrowed without changing the size of a pixel region, and the size of an outer shape is reduced. When the frame part is narrowed, TA
The length of the gate lead line (wiring) between the terminal portion to which B is connected and the pixel region is severely limited, and a short circuit easily occurs between adjacent gate lead lines. Therefore, in order to reduce the size of the liquid crystal display device, it is necessary to devise a device that hardly affects the quality of the displayed image.
【０００３】[0003]
【従来の技術】図１は従来のアクティブマトリクス型の
液晶表示装置１０を概略的に示す。図２は図１中、円１
００で囲んだ部分のゲート引出し線を拡大して示す。液
晶表示装置１０は、大略、下側ガラス板１１と、これに
重なっている上側ガラス板１２と、左端（Ｘ２方向端）
に沿って並んでいる第１乃至第４の走査用駆動ＩＣチッ
プ１３−１〜１３−４と、上端（Ｙ１方向端）に沿って
並んでいる複数の信号用駆動ＩＣチップ１４とよりな
る。第１乃至第４の走査用駆動ＩＣチップ１３−１〜１
３−４は夫々第１乃至第４のＴＡＢ１５−１〜１５−４
の中央に実装してある。信号用駆動ＩＣチップ１４はＴ
ＡＢ１６の中央に実装してある。下側ガラス板１１上に
は、走査線２０と信号線２１とが交差して形成してあ
る。走査線２０はＸ１，Ｘ２方向に延在しており、Ｙ
１、Ｙ２方向に並んでいる。信号線２１はＹ１、Ｙ２方
向に延在しており、Ｘ１、Ｘ２方向に並んでいる。隣合
う走査線２０と隣合う信号線２１とで囲まれた部分が一
つの画素２２を形成し、各画素２２毎にトランジスタ２
３が作り込まれている。２５は画素領域であり、多数の
画素２２がマトリクス状に並んでいる。2. Description of the Related Art FIG. 1 schematically shows a conventional active matrix type liquid crystal display device 10. FIG. 2 is a circle 1 in FIG.
The gate lead line of the portion surrounded by 00 is shown in an enlarged manner. The liquid crystal display device 10 generally includes a lower glass plate 11, an upper glass plate 12 overlapping the lower glass plate 11, and a left end (an X2 direction end).
, And a plurality of signal driving IC chips 14 arranged along the upper end (the end in the Y1 direction). First to fourth scanning drive IC chips 13-1 to 13-1
3-4 are first to fourth TABs 15-1 to 15-4, respectively.
Mounted in the center of The signal drive IC chip 14 is T
It is mounted at the center of AB16. On the lower glass plate 11, scanning lines 20 and signal lines 21 are formed to intersect. The scanning line 20 extends in the X1 and X2 directions,
1, arranged in the Y2 direction. The signal lines 21 extend in the Y1 and Y2 directions, and are arranged in the X1 and X2 directions. A portion surrounded by an adjacent scanning line 20 and an adjacent signal line 21 forms one pixel 22, and a transistor 2 is provided for each pixel 22.
Three are built. Reference numeral 25 denotes a pixel area in which a large number of pixels 22 are arranged in a matrix.
【０００４】１１ａはフレーム部であり、下側ガラス板
１１のうち画素領域２５より外側の部分であり、図１
中、液晶表示装置１０の左端（Ｘ２方向端である走査
側）に沿う走査線側フレーム部１１ａ１と、液晶表示装
置１０の上端（Ｙ１方向端である信号側）に沿う信号線
側フレーム部１１ａ２とよりなり、逆Ｌ字形状を有して
いる。[0004] Reference numeral 11a denotes a frame portion, which is a portion of the lower glass plate 11 outside the pixel region 25.
Medium, the scanning line side frame portion 11a1 along the left end (the scanning side which is the end in the X2 direction) of the liquid crystal display device 10, and the signal line side frame portion 11a2 along the upper end (the signal side which is the end in the Y1 direction) of the liquid crystal display device 10. And has an inverted L-shape.
【０００５】走査線側フレーム部１１ａ１について見る
と、左端側にＴＡＢ１５−１〜１５−４の一端側が実装
されるＴＡＢ実装領域３０を有し、ＴＡＢ実装領域３０
と画素領域２５との間にゲート引出し線形成領域３１を
有する。ＴＡＢ実装領域３０には、第１乃至第４の端子
群部３２−１，３２−２（他は図示せず）が間隔をおい
て形成してあり、ゲート引出し線形成領域３１には、各
端子群部３２−１，３２−２（他は図示せず）の各端子
３３とこれに対応する走査線２０とを結ぶゲート引出し
線３４が形成してある。When the scanning line side frame portion 11a1 is viewed, the left end has a TAB mounting area 30 on which one end of the TABs 15-1 to 15-4 is mounted.
A gate lead line forming region 31 between the pixel region 25 and the pixel region 25. First to fourth terminal group portions 32-1 and 32-2 (the others are not shown) are formed at intervals in the TAB mounting region 30, and the gate lead line forming region 31 has Gate lead lines 34 are formed to connect the terminals 33 of the terminal groups 32-1 and 32-2 (the others are not shown) to the corresponding scanning lines 20.
【０００６】走査線側フレーム部１１ａ１のＴＡＢ実装
領域３０には、各ＴＡＢ１５−１〜１５−４の一端側が
各端子群部３２−１〜３２−４に接続されて実装してあ
る。各ＴＡＢ１５の他端側は、ゲートドライバ用プリン
ト基板３５に接続されている。信号線側フレーム部１１
ａ２についてみると、走査線側フレーム部１１ａ１と同
じく、端子群部を有し、且つ、端子群部と画素領域２５
との間に各端子とこれと対応する信号線とをむすぶゲー
ト引出し線４０が形成してある。ＴＡＢ１６の一端側が
信号線側フレーム部１１ａ２の端子群部と接続してあ
り、他端側がプリント基板４１に接続されている。One end of each of the TABs 15-1 to 15-4 is connected to and mounted on each of the terminal groups 32-1 to 32-4 in the TAB mounting area 30 of the scanning line side frame 11a1. The other end of each TAB 15 is connected to a gate driver printed circuit board 35. Signal line side frame section 11
Regarding a2, like the scanning line side frame portion 11a1, it has a terminal group portion, and the terminal group portion and the pixel region 25a.
A gate lead line 40 is formed between each terminal and a corresponding signal line. One end of the TAB 16 is connected to the terminal group of the signal line side frame portion 11a2, and the other end is connected to the printed circuit board 41.
【０００７】液晶表示装置１０は、走査線２０の並び方
向（Ｙ１，Ｙ２方向）が第１乃至第４の４つのＴＡＢブ
ロック５０−１〜５０−４に分割されており、画素領域
２５は４つの走査区画部５１−１〜５１−４に分割され
ている。走査用駆動ＩＣチップ１３と信号用駆動ＩＣチ
ップ１４とが動作することによって、液晶表示装置１０
は、各走査区画部５１−１〜５１−４毎に動作して、画
素領域２５に画像が表示される。In the liquid crystal display device 10, the arrangement direction (Y1, Y2 directions) of the scanning lines 20 is divided into first to fourth TAB blocks 50-1 to 50-4. It is divided into two scanning sections 51-1 to 51-4. The operation of the scanning drive IC chip 13 and the signal drive IC chip 14 causes the liquid crystal display device 10 to operate.
Is operated for each of the scanning sections 51-1 to 51-4, and an image is displayed in the pixel area 25.
【０００８】図２を参照するに、２０−ｎは、走査区画
部５１−１のうち走査区画部５１−２との境界に沿う走
査線である。２０−（ｎ＋１）は、走査区画部５１−２
のうち走査区画部５１−１との境界に沿う走査線であ
る。３４−ｎは、端子群部３２−１のうち端子群部３２
−２側の端の端子３３−ｎと走査線２０−ｎとを結ぶゲ
ート引出し線である。３４−（ｎ＋１）は、端子群部３
２−２のうち端子群部３２−１側の端の端子３３−（ｎ
＋１）と走査線２０−（ｎ＋１）とを結ぶゲート引出し
線である。Referring to FIG. 2, reference numeral 20-n denotes a scanning line along a boundary between the scanning section 51-2 and the scanning section 51-2. 20- (n + 1) is the scanning section 51-2
Are the scanning lines along the boundary with the scanning section 51-1. 34-n is a terminal group part 32 of the terminal group part 32-1.
The gate lead-out line connects the terminal 33-n at the -2 end and the scanning line 20-n. 34- (n + 1) is the terminal group 3
Of the terminals 2-2, the terminal 33- (n
+1) and a gate lead line connecting the scanning line 20- (n + 1).
【０００９】ここで、走査線側フレーム部１１ａ１のゲ
ート引出し線３４についてみる。各ゲート引出し線３４
に関しては、それ自身が有する電気抵抗と、ゲート引出
し線３４とこれが対向する固定電位のパターンとの間に
形成される電気容量とを有する。一つのゲート引出し線
の電気抵抗及び電気容量により決まる時定数と、これに
隣合うゲート引出し線の電気抵抗及び電気容量により決
まる時定数との差が小さいことが望ましい。隣合うゲー
ト引出し線３４の時定数の差が大きいと、一つのゲート
引出し線を電送されるパルス信号の波形のなまり具合と
これに隣合うゲート引出し線のゲート引出し線を電送さ
れるパルスの波形のなまり具合とに差が出て、表示画像
上において、この箇所で輝度に差が現れてしまう虞れが
あるからである。Here, the gate lead line 34 of the scanning line side frame portion 11a1 will be described. Gate lead wire 34
Has the electric resistance of itself and the electric capacitance formed between the gate lead-out line 34 and the pattern of the fixed potential facing it. It is desirable that the difference between the time constant determined by the electrical resistance and the electrical capacitance of one gate lead line and the time constant determined by the electrical resistance and the electrical capacitance of the adjacent gate lead line is small. If the difference between the time constants of the adjacent gate lead lines 34 is large, the waveform of the pulse signal transmitted through one gate lead line and the waveform of the pulse transmitted through the gate lead line of the adjacent gate lead line are determined. This is because there is a possibility that the degree of dullness will differ, and a difference in luminance will appear at this location on the display image.
【００１０】ゲート引出し線３４−ｎについては、中間
の部位で屈曲されたＶ字形状として、その長さＬｎがゲ
ート引出し線３４−（ｎ＋１）の長さＬｎ＋１と等しく
なるようにしてある。よって、ゲート引出し線３４−ｎ
の電気抵抗及び電気容量（後述する配線負荷）は、ゲー
ト引出し線３４−（ｎ＋１）の電気抵抗及び電気容量と
略等しくなっている。これによって、表示画像について
は、走査区画部５０−１と走査区画部５０−２との境界
の部分に輝度差が現れないようにしてある。The gate lead-out line 34-n is formed in a V-shape bent at an intermediate portion so that its length Ln is equal to the length Ln + 1 of the gate lead-out line 34- (n + 1). Therefore, the gate lead line 34-n
Is substantially equal to the electric resistance and electric capacity of the gate lead-out line 34- (n + 1). As a result, in the display image, no luminance difference appears at the boundary between the scanning section 50-1 and the scanning section 50-2.
【００１１】[0011]
【発明が解決しようとする課題】従来の液晶表示装置１
０にあっては、走査線側フレーム部１１ａ１の幅Ｗ１が
８〜９ｍｍ程度あり、ゲート引出し線形成領域３１の幅
Ｗ２も４〜５ｍｍ程度もあり、ゲート引出し線３４−ｎ
を中間の部位で屈曲させたＶ字形状とすることには余裕
があった。A conventional liquid crystal display device 1
0, the width W1 of the scanning line side frame portion 11a1 is about 8 to 9 mm, the width W2 of the gate lead line forming region 31 is also about 4 to 5 mm, and the gate lead line 34-n is provided.
Has a margin in making a V-shape bent at an intermediate portion.
【００１２】現在、液晶表示装置にあっては、画素領域
のサイズは変えずに、フレーム部を狭くして、外形のサ
イズを小さくする小型化が進んでいる。図３は、走査線
側フレーム部１１Ａａ１がその幅が幅Ｗ１より狭い幅Ｗ
１０とし、ゲート引出し線形成領域３１Ａがその幅が幅
Ｗ２より狭い幅Ｗ１１とした場合を示す。ゲート引出し
線形成領域３１Ａの幅Ｗ１１が２ｍｍと狭くなると、Ｖ
字形状とされたゲート引出し線３４Ａ−ｎの屈曲角αが
１８０度に近くなって、屈曲部６０が尖った形状とな
る。ゲート引出し線３４Ａは一般にはエッチングによっ
て形成される。屈曲部６０が尖った形状となると、屈曲
部６０が正常に形成されない場合が起こり、その結果、
液晶表示装置の歩留り、ＴＦＴ側基板の歩留りが低下し
てしまうという問題があった。At present, in the liquid crystal display device, the size of the frame portion is narrowed without changing the size of the pixel region, and the size of the outer shape is reduced, so that the miniaturization is progressing. FIG. 3 shows that the scanning line side frame portion 11Aa1 has a width W smaller than the width W1.
10, and shows a case where the width of the gate lead-out line forming region 31A is set to a width W11 smaller than the width W2. When the width W11 of the gate lead line forming region 31A is reduced to 2 mm, V
The bent angle α of the gate lead line 34A-n formed in the letter shape becomes close to 180 degrees, and the bent portion 60 becomes sharp. The gate lead line 34A is generally formed by etching. When the bent portion 60 has a sharp shape, the bent portion 60 may not be formed properly, and as a result,
There is a problem that the yield of the liquid crystal display device and the yield of the TFT side substrate are reduced.
【００１３】そこで、本発明は上記課題を解決した表示
装置を提供することを目的とする。Accordingly, an object of the present invention is to provide a display device which solves the above-mentioned problems.
【００１４】[0014]
【課題を解決するための手段】請求項１の発明は、走査
線側が、複数のブロックで分割されている表示装置にお
いて、隣接するブロックの境界に沿う隣り合う各配線上
の信号の波形のなまりの程度が同じになるように、該隣
り合う配線のうちの一方の配線について、配線負荷を付
加した構成とした構成としたものである。According to a first aspect of the present invention, in a display device in which a scanning line side is divided into a plurality of blocks, the waveform distortion of a signal on each adjacent wiring along a boundary between adjacent blocks. In this configuration, one of the adjacent wirings is configured to have a wiring load applied thereto so that the degree of the wiring becomes the same.
【００１５】隣り合う配線のうちの一方の配線について
配線負荷を付加した構成としたことによって、隣り合う
各配線上の信号の波形のなまりが同じになり、画素領域
の隣り合うブロックの境界の部分に輝度むらが現れない
ようになる。また、隣り合う配線のうちの一方の配線に
ついて配線負荷を付加したことによって、各ブロックの
配線が、隣接するブロックの境界に沿う隣り合う配線間
で配線負荷に関して断継ぎが存在しても問題でなくな
る。各ブロックの配線には断継ぎを無くするという制約
が無くなることによって、配線は、断継ぎを無くするた
めの屈曲したパターン、即ち、エッチングがしにくい尖
った形状の屈曲部等が存在しない直線的なパターンでよ
くなり、よって、配線は歩留り良く製造されるようにな
る。各ブロックの配線に断継ぎを無くするという制約が
無くなることは、画素領域より外側に張り出たフレーム
部を狭くした小型の構成のものにおいて特に効果がある
ようになる。また、各ブロック毎に存在するＴＡＢ等の
位置についての制約が緩和され、表示装置は設計が容易
となる。By adopting a configuration in which the wiring load is added to one of the adjacent wirings, the waveform of the signal on each of the adjacent wirings becomes the same, and the boundary portion between the adjacent blocks in the pixel area is formed. Luminance unevenness does not appear on the screen. Further, by adding a wiring load to one of the adjacent wirings, there is a problem even if the wiring of each block is disconnected with respect to the wiring load between the adjacent wirings along the boundary of the adjacent block. Disappears. By eliminating the restriction of eliminating the disconnection in the wiring of each block, the wiring has a bent pattern for eliminating the disconnection, that is, a straight line having no sharply bent portion that is difficult to etch. The pattern can be improved, and the wiring can be manufactured with a high yield. Eliminating the restriction of eliminating the disconnection in the wiring of each block is particularly effective in a small-sized configuration in which the frame portion protruding outside the pixel region is narrowed. In addition, restrictions on the position of the TAB or the like existing in each block are relaxed, and the display device can be easily designed.
【００１６】請求項２の発明は、静電容量であり、該静
電容量は、上記隣り合う配線のうちの一方の配線自体
と、間に絶縁膜をを介して該配線を覆っており、固定の
電位に接続された電極パターンとよりなる構成としたも
のである。配線自体を利用して形成したものであるた
め、静電容量が簡単に形成される。請求項３の発明は、
走査線側が、複数のＴＡＢブロックで分割されている液
晶表示装置において、隣接するＴＡＢブロックの境界に
沿う隣り合う各配線上の信号の波形のなまりの程度が同
じになるように、該隣り合う配線のうちの一方の配線に
ついて、該一方の配線自体と、間に絶縁膜をを介して該
配線を覆っており、固定の電位に接続された電極パター
ンとによって形成した静電容量を付加した構成としたも
のである。According to a second aspect of the present invention, there is provided a capacitance, wherein the capacitance covers one of the adjacent wirings via an insulating film between the wiring itself and the wiring. It is configured to have an electrode pattern connected to a fixed potential. Since the wiring is formed using the wiring itself, the capacitance is easily formed. The invention of claim 3 is
In a liquid crystal display device in which the scanning line side is divided by a plurality of TAB blocks, the adjacent wirings are arranged so that the degree of waveform distortion of signals on adjacent wirings along the boundary between adjacent TAB blocks is the same. A configuration in which a capacitance formed by the one wiring itself and an electrode pattern connected to a fixed potential and covering the wiring with an insulating film interposed therebetween is added. It is what it was.
【００１７】隣り合う配線のうちの一方の配線について
静電容量を付加した構成としたことによって、隣り合う
各配線上の信号の波形のなまりが同じになり、画素領域
の隣り合うブロックの境界の部分に輝度むらが現れない
ようになる。また、隣り合う配線のうちの一方の配線に
ついて配線負荷を付加したことによって、各ＴＡＢブロ
ックの配線が、隣接するＴＡＢブロックの境界に沿う隣
り合う配線間で配線負荷に関して断継ぎが存在しても問
題でなくなる。各ＴＡＢブロックの配線には断継ぎを無
くするという制約が無くなることによって、配線は、断
継ぎを無くするための屈曲したパターン、即ち、エッチ
ングがしにくい尖った形状の屈曲部等が存在しない直線
的なパターンでよくなり、よって、配線は歩留り良く製
造されるようになる。各ＴＡＢブロックの配線に断継ぎ
を無くするという制約が無くなることは、画素領域より
外側に張り出たフレーム部を狭くした小型の構成のもの
において特に効果があるようになる。また、各ＴＡＢブ
ロック毎に存在するＴＡＢの位置についての制約が緩和
され、液晶所表示装置は設計が容易となる。[0017] By adopting a configuration in which the capacitance is added to one of the adjacent wirings, the waveform of the signal on each of the adjacent wirings becomes the same, and the boundary between the adjacent blocks in the pixel area is changed. The uneven luminance does not appear in the portion. In addition, since the wiring load is added to one of the adjacent wirings, even if the wiring of each TAB block has a disconnection regarding the wiring load between the adjacent wirings along the boundary of the adjacent TAB block. No problem. By eliminating the restriction of eliminating the disconnection in the wiring of each TAB block, the wiring has a bent pattern for eliminating the disconnection, that is, a straight line having no sharp bent portion or the like that is difficult to be etched. The pattern can be improved, and the wiring can be manufactured with high yield. Eliminating the restriction of eliminating the disconnection in the wiring of each TAB block is particularly effective in a small-sized configuration in which the frame portion projecting outside the pixel region is narrowed. In addition, restrictions on the position of the TAB existing for each TAB block are relaxed, and the design of the liquid crystal display device is facilitated.
【００１８】請求項４の発明は、走査線側が、複数のＴ
ＡＢブロックで分割されている液晶表示装置において、
隣接するＴＡＢブロックのうち一方のＴＡＢブロックの
他のＴＡＢブロック寄りの複数の配線について、該各配
線自体と、間に絶縁膜をを介して該各配線を覆っており
固定の電位に接続された電極パターンとによって形成し
た静電容量を付加した構成としたものである。According to a fourth aspect of the present invention, the scanning line side includes a plurality of T lines.
In a liquid crystal display device divided by AB blocks,
A plurality of wirings of one of the adjacent TAB blocks near the other TAB block are connected to a fixed potential, covering the wirings and the wirings with an insulating film interposed therebetween. This is a configuration in which the capacitance formed by the electrode pattern is added.
【００１９】静電容量が隣接するＴＡＢブロックのうち
一方のＴＡＢブロックの他のＴＡＢブロック寄りの複数
の配線について形成してあるため、画素領域の隣り合う
ブロックの境界付近について輝度の変化が少しづつとな
る。請求項５の発明は、電極パターンは、該液晶表示装
置を構成する要素を形成するのと同時に形成されたもの
である構成としたものである。Since the capacitance is formed for a plurality of wirings in one of the adjacent TAB blocks near the other TAB block, the luminance changes little by little near the boundary between adjacent blocks in the pixel area. Becomes According to a fifth aspect of the present invention, the electrode pattern is formed at the same time when the elements constituting the liquid crystal display device are formed.
【００２０】電極パターンは、液晶表示装置を構成する
要素を形成するのと同時に形成されたものである構成で
あるため、電極パターンを形成するためだけのフォトリ
ソ工程は不要であり、工程の追加は無用となる。Since the electrode pattern is formed at the same time as forming the elements constituting the liquid crystal display device, a photolithography step only for forming the electrode pattern is not required. Become useless.
【００２１】[0021]
【発明の実施の形態】図４は本発明の一実施例になるア
クティブマトリクス型の液晶表示装置１０Ｂを概略的に
示す。図５は図４中、円１０１で囲んだ部分のゲート引
出し線を拡大して示す。図６は図５中、VI-VI 線に沿う
拡大断面図である。図４乃至図６中、図１及び図２に示
す構成部分には添字「Ｂ」を付した同一符号を付す。FIG. 4 schematically shows an active matrix type liquid crystal display device 10B according to an embodiment of the present invention. FIG. 5 is an enlarged view of a gate lead line in a portion surrounded by a circle 101 in FIG. FIG. 6 is an enlarged sectional view taken along line VI-VI in FIG. 4 to 6, the components shown in FIGS. 1 and 2 are denoted by the same reference numerals with the suffix “B”.
【００２２】液晶表示装置１０Ｂは、大略、下側ガラス
板１１Ｂと、これに重なっている上側ガラス板１２Ｂ
と、左端（Ｘ２方向端）に沿って並んでいる第１乃至第
４の走査用駆動ＩＣチップ１３Ｂ−１〜１３Ｂ−４と、
上端（Ｙ１方向端）に沿って並んでいる複数の信号用駆
動ＩＣチップ１４とよりなる。第１乃至第４の走査用駆
動ＩＣチップ１３Ｂ−１〜１３Ｂ−４は夫々第１乃至第
４のＴＡＢ１５Ｂ−１〜１５Ｂ−４の中央に実装してあ
る。信号用駆動ＩＣチップ１４ＢはＴＡＢ１６Ｂの中央
に実装してある。下側ガラス板１１Ｂ上には、走査線２
０Ｂと信号線２１Ｂとが交差して形成してある。走査線
２０ＢはＸ１，Ｘ２方向に延在しており、Ｙ１、Ｙ２方
向に並んでいる。信号線２１ＢはＹ１、Ｙ２方向に延在
しており、Ｘ１、Ｘ２方向に並んでいる。隣合う走査線
２０Ｂと隣合う信号線２１Ｂとで囲まれた部分が一つの
画素２２Ｂを形成し、各画素２２Ｂ毎にトランジスタ２
３Ｂが作り込まれている。２５Ｂは画素領域であり、多
数の画素２２Ｂがマトリクス状に並んでいる。The liquid crystal display device 10B generally includes a lower glass plate 11B and an upper glass plate 12B
First to fourth scanning drive IC chips 13B-1 to 13B-4 arranged along the left end (the end in the X2 direction);
A plurality of signal drive IC chips 14 are arranged along the upper end (the end in the Y1 direction). The first to fourth scanning drive IC chips 13B-1 to 13B-4 are mounted at the centers of the first to fourth TABs 15B-1 to 15B-4, respectively. The signal driving IC chip 14B is mounted at the center of the TAB 16B. The scanning line 2 is placed on the lower glass plate 11B.
0B and the signal line 21B cross each other. The scanning lines 20B extend in the X1 and X2 directions, and are arranged in the Y1 and Y2 directions. The signal lines 21B extend in the Y1 and Y2 directions and are arranged in the X1 and X2 directions. A portion surrounded by an adjacent scanning line 20B and an adjacent signal line 21B forms one pixel 22B, and a transistor 2 is provided for each pixel 22B.
3B is built. Reference numeral 25B denotes a pixel area in which a large number of pixels 22B are arranged in a matrix.
【００２３】１１Ｂａはフレーム部であり、下側ガラス
板１１Ｂのうち画素領域２５Ｂより外側の部分であり、
図１中、液晶表示装置１０Ｂの左端（Ｘ２方向端である
走査側）に沿う走査線側フレーム部１１Ｂａ１と、液晶
表示装置１０Ｂの上端（Ｙ１方向端である信号側）に沿
う信号線側フレーム部１１Ｂａ２とよりなり、逆Ｌ字形
状を有している。Reference numeral 11Ba denotes a frame portion, which is a portion of the lower glass plate 11B outside the pixel region 25B.
In FIG. 1, the scanning line side frame portion 11Ba1 along the left end (scanning side which is the end in the X2 direction) of the liquid crystal display device 10B, and the signal line side frame along the upper end (the signal side which is the end in the Y1 direction) of the liquid crystal display device 10B. The portion 11Ba2 has an inverted L-shape.
【００２４】走査線側フレーム部１１Ｂａ１について見
ると、左端側にＴＡＢ１５Ｂ−１〜１５Ｂ−４の一端側
が実装されるＴＡＢ実装領域３０Ｂを有し、ＴＡＢ実装
領域３０Ｂと画素領域２５Ｂとの間にゲート引出し線形
成領域３１Ｂを有する。ＴＡＢ実装領域３０Ｂには、第
１乃至第４の端子群部３２Ｂ−１，３２Ｂ−２（他は図
示せず）が間隔をおいて形成してあり、ゲート引出し線
形成領域３１Ｂには、各端子群部３２Ｂ−１，３２Ｂ−
２（他は図示せず）の各端子３３Ｂとこれに対応する走
査線２０Ｂとを結ぶゲート引出し線３４Ｂが形成してあ
る。ゲート引出し線３４Ｂが特許請求の範囲の欄記載の
「配線」に対応する。Referring to the scanning line side frame portion 11Ba1, the left end has a TAB mounting area 30B on which one end of the TABs 15B-1 to 15B-4 is mounted, and a gate is provided between the TAB mounting area 30B and the pixel area 25B. It has a lead line forming region 31B. In the TAB mounting region 30B, first to fourth terminal group portions 32B-1, 32B-2 (the others are not shown) are formed at intervals, and in the gate lead line forming region 31B, Terminal groups 32B-1, 32B-
A gate lead-out line 34B is formed to connect each terminal 33B of 2 (the others are not shown) and the corresponding scanning line 20B. The gate lead-out line 34B corresponds to “wiring” described in the claims.
【００２５】走査線側フレーム部１１Ｂａ１のＴＡＢ実
装領域３０Ｂには、各ＴＡＢ１５Ｂ−１〜１５Ｂ−４の
一端側が各端子群部３２Ｂ−１，３２Ｂ−２（他は図示
せず）に接続されて実装してある。各ＴＡＢ１５Ｂの他
端側は、ゲートドライバ用プリント基板３５Ｂに接続さ
れている。ゲートドライバ用プリント基板３５Ｂの長さ
が下側ガラス板１１ＢのＹ１，Ｙ２方向の長さより短い
理由で、並んでいる４つのＴＡＢ１５Ｂ−１〜１５−４
Ｂが中央に偏っており、第１乃至第４の端子群部３２Ｂ
−１，３２Ｂ−２（他は図示せず）が中央に偏って配さ
れている。One end of each of the TABs 15B-1 to 15B-4 is connected to each of the terminal groups 32B-1 and 32B-2 (the others are not shown) in the TAB mounting area 30B of the scanning line side frame section 11Ba1. Has been implemented. The other end of each TAB 15B is connected to a gate driver printed circuit board 35B. Because the length of the gate driver printed board 35B is shorter than the length of the lower glass plate 11B in the Y1 and Y2 directions, the four TABs 15B-1 to 15-4 arranged side by side.
B is biased toward the center, and the first to fourth terminal groups 32B
-1 and 32B-2 (the others are not shown) are arranged at the center.
【００２６】信号線側フレーム部１１Ｂａ２についてみ
ると、走査線側フレーム部１１Ｂａ１と同じく、端子群
部を有し、且つ、端子群部と画素領域２５Ｂとの間に各
端子とこれと対応する信号線とをむすぶゲート引出し線
４０Ｂが形成してある。ＴＡＢ１６Ｂの一端側が信号線
側フレーム部１１Ｂａ２の端子群部と接続してあり、他
端側がプリント基板４１Ｂに接続されている。Regarding the signal line side frame portion 11Ba2, like the scanning line side frame portion 11Ba1, it has a terminal group, and each terminal and its corresponding signal are located between the terminal group and the pixel region 25B. A gate lead line 40B connecting the line is formed. One end of the TAB 16B is connected to the terminal group of the signal line side frame portion 11Ba2, and the other end is connected to the printed circuit board 41B.
【００２７】液晶表示装置１０Ｂは、走査線２０Ｂの並
び方向（Ｙ１，Ｙ２方向）が第１乃至第４の４つのＴＡ
Ｂブロック５０Ｂ−１〜５０Ｂ−４に分割されており、
画素領域２５は４つの走査区画部５１Ｂ−１〜５１Ｂ−
４に分割されている。走査用駆動ＩＣチップ１３Ｂと信
号用駆動ＩＣチップ１４Ｂとが動作することによって、
液晶表示装置１０は、各走査区画部５１Ｂ−１〜５１Ｂ
−４毎に動作して、画素領域２５Ｂに画像が表示され
る。In the liquid crystal display device 10B, the arrangement direction (Y1, Y2 direction) of the scanning lines 20B is the first to fourth four TAs.
It is divided into B blocks 50B-1 to 50B-4,
The pixel region 25 has four scanning partitioning portions 51B-1 to 51B-.
It is divided into four. By operating the scanning drive IC chip 13B and the signal drive IC chip 14B,
The liquid crystal display device 10 includes the respective scanning partitioning units 51B-1 to 51B.
-4, an image is displayed in the pixel region 25B.
【００２８】ここで、走査線側フレーム部１１Ｂａ１の
ゲート引出し線３４Ｂについてみる。図５を参照する
に、２０Ｂ−ｎは、走査区画部５１Ｂ−１のうち走査区
画部５１Ｂ−２との境界に沿う走査線である。２０Ｂ−
（ｎ＋１）は、走査区画部５１Ｂ−２のうち走査区画部
５１Ｂ−１との境界に沿う走査線である。３４Ｂ−（ｎ
＋１）は、端子群部３２Ｂ−２のうち端子群部３２Ｂ−
１側の端の端子３３Ｂ−（ｎ＋１）と走査線２０Ｂ−
（ｎ＋１）とを結ぶゲート引出し線である。３４Ｂ−ｎ
は、端子群部３２Ｂ−１のうち端子群部３２Ｂ−２側の
端の端子３３Ｂ−ｎと走査線２０Ｂ−ｎとを結ぶゲート
引出し線である。ゲート引出し線３４Ｂ−ｎ及びゲート
引出し線３４Ｂ−（ｎ＋１）は、第１のＴＡＢブロック
５０Ｂ−１と第２のＴＡＢブロック５０Ｂ−２との間の
境界に沿うゲート引出し線である。Here, the gate lead-out line 34B of the scanning line side frame portion 11Ba1 will be described. Referring to FIG. 5, reference numeral 20B-n denotes a scanning line along a boundary between the scanning section 51B-2 and the scanning section 51B-2. 20B-
(N + 1) is a scanning line along a boundary between the scanning section 51B-2 and the scanning section 51B-1. 34B- (n
+1) is the terminal group 32B- of the terminal group 32B-2.
The terminal 33B- (n + 1) on one end and the scanning line 20B-
This is a gate lead line connecting (n + 1). 34B-n
Is a gate lead-out line connecting the terminal 33B-n on the terminal group 32B-2 side end of the terminal group 32B-1 and the scanning line 20B-n. The gate lead lines 34B-n and 34B- (n + 1) are gate lead lines along the boundary between the first TAB block 50B-1 and the second TAB block 50B-2.
【００２９】ゲート引出し線３４Ｂ−ｎは、図３に示す
ゲート引出し線３４Ａ−ｎとは異なって、直線である。
ゲート引出し線３４Ｂ−ｎよりＹ１方向側のゲート引出
し線３４Ｂ−（ｎ−１），３４Ｂ−（ｎ−２）…も直線
である。よって、ゲート引出し線３４Ｂ−ｎ、３４Ｂ−
（ｎ−１），３４Ｂ−（ｎ−２）等には、図３に示すよ
うな尖った形状の屈曲部が存在せず、よって、ゲート引
出し線３４Ｂ−ｎ、３４Ｂ−（ｎ−１），３４Ｂ−（ｎ
−２）等は正常にエッチングされて形成される。よっ
て、パターンが形成された下側ガラス板１１Ｂは歩留り
良く製造され、よって、液晶表示装置１１Ｂは歩留り良
く製造される。The gate lead lines 34B-n are straight lines, unlike the gate lead lines 34A-n shown in FIG.
The gate lead lines 34B- (n-1), 34B- (n-2)... On the Y1 direction side of the gate lead lines 34B-n are also straight lines. Therefore, the gate lead lines 34B-n, 34B-
In (n-1), 34B- (n-2), etc., there is no sharp bent portion as shown in FIG. 3, and therefore, the gate lead lines 34B-n, 34B- (n-1) , 34B- (n
-2) and the like are formed by normal etching. Therefore, the lower glass plate 11B on which the pattern is formed is manufactured with high yield, and the liquid crystal display device 11B is manufactured with high yield.
【００３０】また、ゲート引出し線３４Ｂ−ｎ、３４Ｂ
−（ｎ−１），３４Ｂ−（ｎ−２）…等が直線であるた
め、第１乃至第４のＴＡＢ１５Ｂ−１〜１５Ｂ−４の位
置についての制約、及び第１乃至第４の端子群部３２Ｂ
−１，３２Ｂ−２（他は図示せず）の位置についての制
約が緩和され、液晶表示装置１１Ｂの設計は容易とな
る。The gate lead lines 34B-n, 34B
− (N−1), 34B− (n−2)... Are straight lines, so that the restrictions on the positions of the first to fourth TABs 15B-1 to 15B-4 and the first to fourth terminal groups Part 32B
The restrictions on the positions of −1 and 32B-2 (the others are not shown) are relaxed, and the design of the liquid crystal display device 11B is facilitated.
【００３１】しかし、このまま（図７（Ｂ）に示す状
態）では、以下の理由によって、走査区画部５１Ｂ−１
と走査区画部５１Ｂ−２との境界の部分に輝度むらが現
れる。ゲート引出し線３４Ｂ−ｎ、３４Ｂ−（ｎ−
１），３４Ｂ−（ｎ−２）…等が直線であるため、第１
のＴＡＢブロック５０Ｂ−１と第２のＴＡＢブロック５
０Ｂ−２との境界に沿うゲート引出し線３４Ｂ−ｎの長
さＬＢｎとゲート引出し線３４Ｂ−（ｎ＋１）の長さＬ
Ｂｎ＋１との間には、ΔＬＢ（約１５ｍｍ）の差があ
る。各ゲート引出し線３４Ｂ−ｎ、３４Ｂ−（ｎ＋１）
等は、クロム製であり、厚さが１５００Åであり、幅が
１７μｍである。ゲート引出し線３４Ｂ−ｎの電気抵抗
Ｒn とゲート引出し線３４Ｂ−（ｎ＋１）の電気抵抗Ｒ
n+1 間には、Ｒ 1 ＝１．４１ｋΩの電気抵抗差がある。
即ち、第１のＴＡＢブロック５０Ｂ−１と第２のＴＡＢ
ブロック５０Ｂ−２との境界に沿うゲート引出し線３４
Ｂ−ｎとゲート引出し線３４Ｂ−（ｎ＋１）とは断継ぎ
となっている。However, the state shown in FIG.
In the state), the scanning section 51B-1 for the following reason.
Brightness unevenness appears at the boundary between the scanning section 51B-2 and the scanning section 51B-2.
It is. Gate lead lines 34B-n, 34B- (n-
1), 34B- (n-2)...
TAB block 50B-1 and second TAB block 5
Length of gate lead-out line 34B-n along the boundary with 0B-2
LBn and the length L of the gate lead-out line 34B- (n + 1)
Bn + 1 has a difference of ΔLB (about 15 mm).
You. Each gate lead line 34B-n, 34B- (n + 1)
Etc. are made of chrome, have a thickness of 1500 mm and a width of
17 μm. Electrical resistance of gate lead-out line 34B-n
RnAnd the electrical resistance R of the gate lead-out line 34B- (n + 1)
n + 1In between, R 1= 1.41 kΩ.
That is, the first TAB block 50B-1 and the second TAB block
Gate lead line 34 along the boundary with block 50B-2
B-n and gate lead-out line 34B- (n + 1) are disconnected
It has become.
【００３２】図７（Ｂ）に示すように、端子３３Ｂ−ｎ
と端子３３Ｂ−（ｎ＋１）とに矩形パルス信号２００を
入力させた場合の、矩形パルス信号は線を伝わるにつれ
てなまる。端子３３Ｂ−ｎに入力された矩形パルス信号
２００は、最初にゲート引出し線３４Ｂ−ｎを通過し、
符号２０１で示す波形となり、次いで、走査線２０Ｂ−
ｎを伝わり、符号２０２で示す波形となる。As shown in FIG. 7B, the terminals 33B-n
When the rectangular pulse signal 200 is input to the terminal 33B- (n + 1) and the terminal 33B- (n + 1), the rectangular pulse signal becomes smoother as it travels along the line. The rectangular pulse signal 200 input to the terminal 33B-n first passes through the gate lead-out line 34B-n,
A waveform indicated by reference numeral 201 is obtained, and then the scanning line 20B-
n and a waveform indicated by reference numeral 202.
【００３３】端子３３Ｂ−（ｎ＋１）に入力された矩形
パルス信号２００は、最初にゲート引出し線３４Ｂ−
（ｎ＋１）を通過し、符号２０１ａで示す波形となり、
次いで、走査線２０Ｂ−（ｎ＋１）を伝わり、符号２０
２ａで示す波形となる。走査線２０Ｂ−ｎ及び走査線２
０Ｂ−（ｎ＋１）の同じ位置における波形を比べてみる
と、走査線２０Ｂ−ｎ上の波形２０２はなまりの程度は
小さいのに対して、走査線２０Ｂ−（ｎ＋１）上の波形
２０２ａはなまりの程度が大きい。よって、波形２０２
と波形２０２ａとの差が目立つ程大きい。よって、これ
が原因で、走査区画部５１Ｂ−１と走査区画部５１Ｂ−
２との境界の部分に輝度むらが現れる。The rectangular pulse signal 200 input to the terminal 33B- (n + 1) first receives the gate lead line 34B-
After passing through (n + 1), a waveform indicated by reference numeral 201a is obtained.
Next, it is transmitted through the scanning line 20B- (n + 1),
The waveform shown by 2a is obtained. Scan line 20B-n and scan line 2
Comparing the waveforms at the same position of 0B- (n + 1), the waveform 202 on the scanning line 20B-n has a small degree of dullness, whereas the waveform 202a on the scanning line 20B- (n + 1) has a dullness. The degree is large. Therefore, the waveform 202
And the waveform 202a is noticeably large. Therefore, due to this, the scanning section 51B-1 and the scanning section 51B-
Brightness non-uniformity appears at the boundary between the two.
【００３４】この輝度むらは、走査線２０Ｂ−ｎ、２０
Ｂ−（ｎ＋１）の電気抵抗が高い場合により起こり易
い。本実施例において、各走査線２０Ｂ−ｎ、２０Ｂ−
（ｎ＋１）は幅が１０μｍと狭く、よって、電気抵抗Ｒ
0 は２７ｋΩと高い。よって、輝度むらは起きやすい。
また、各走査線２０Ｂ−ｎ、２０Ｂ−（ｎ＋１）とこれ
らと対向する電極パターンとの間に成形されている静電
容量Ｃ0 は１５０ｐＦである。The uneven brightness is caused by the scanning lines 20B-n and 20B-n.
This is more likely to occur when the electrical resistance of B− (n + 1) is high. In this embodiment, each scanning line 20B-n, 20B-
(N + 1) has a width as narrow as 10 μm, and thus the electric resistance R
0 is as high as 27 kΩ. Therefore, uneven brightness tends to occur.
Further, the capacitance C 0 formed between each of the scanning lines 20B-n and 20B- (n + 1) and the electrode pattern opposed thereto is 150 pF.
【００３５】そこで、本実施例の液晶表示装置１０Ｂに
おいては、第１のＴＡＢブロック５０Ｂ−１と第２のＴ
ＡＢブロック５０Ｂ−２との境界に沿うゲート引出し線
３４Ｂ−ｎとゲート引出し線３４Ｂ−（ｎ＋１）とが断
継ぎとなっていることに対処するため、以下に述べる構
成が追加されている。この構成は、要約すると、走査線
２０Ｂ−ｎ上の波形を、よりなまっている波形２０２ａ
に揃えようとするものである。Therefore, in the liquid crystal display device 10B of the present embodiment, the first TAB block 50B-1 and the second
In order to cope with disconnection between the gate lead line 34B-n and the gate lead line 34B- (n + 1) along the boundary with the AB block 50B-2, the following configuration is added. This configuration summarizes the waveform on scan line 20B-n with the dull waveform 202a.
It is to try to align.
【００３６】図４中、６０、６１は静電容量形成用電極
パターンであり、夫々、第１のＴＡＢブロック５０Ｂ−
１のゲート引出し線形成領域３１Ｂと第４のＴＡＢブロ
ック５０Ｂ−４のゲート引出し線形成領域３１Ｂとに形
成してある。図５及び図６に示すように、静電容量形成
用電極パターン６０は、ゲート引出し線３４Ｂ−ｎから
ゲート引出し線３４Ｂ−ｍにかけての領域に、ゲート引
出し線３４Ｂ−ｎ〜３４Ｂ−ｍを覆うように形成してあ
る。静電容量形成用電極パターン６０とゲート引出し線
３４Ｂ−ｎ〜３４Ｂ−ｍとの間には、絶縁層６２が存在
している。絶縁層６２は、厚さが４０００ÅのＳｉＮ膜
である。ＳｉＮ膜は、誘電率ε＝７．０である。静電容
量形成用電極パターン６０は、引出しパターン６２を経
て、補助電位Ｃｓに接続してある。これによって、図７
（Ａ）に示すように、ゲート引出し線３４Ｂ−ｎには、
配線負荷としての静電容量Ｃ1 が付加されている。In FIG. 4, reference numerals 60 and 61 denote electrode patterns for forming a capacitance, each of which is a first TAB block 50B-.
It is formed in one gate lead line forming region 31B and the gate lead line forming region 31B of the fourth TAB block 50B-4. As shown in FIGS. 5 and 6, the capacitance forming electrode pattern 60 covers the gate lead lines 34B-n to 34B-m in a region from the gate lead line 34B-n to the gate lead line 34B-m. It is formed as follows. An insulating layer 62 exists between the capacitance forming electrode pattern 60 and the gate lead lines 34B-n to 34B-m. The insulating layer 62 is a SiN film having a thickness of 4000 °. The SiN film has a dielectric constant ε = 7.0. The capacitance forming electrode pattern 60 is connected to the auxiliary potential Cs via the lead pattern 62. As a result, FIG.
As shown in (A), the gate lead lines 34B-n include:
Capacitance C 1 of the wiring load is added.
【００３７】静電容量形成用電極パターン６０は、長さ
（Ｙ１、Ｙ２方向）が３０ｍｍであり、幅（Ｘ１，Ｘ２
方向）がＹ１方向に向かって３ｍｍから０ｍｍに減少す
る、Ｙ１方向に向かって先細の細長い三角形状である。
ここで、Ｃ0 ：走査線２０Ｂ−ｎ（２０Ｂ−（ｎ＋
１））とこれと対向する電極パターンとの間に成形され
ている静電容量、 Ｃ1 ：配線負荷としての静電容量、 Ｒ0 ：走査線２０Ｂ−ｎ（２０Ｂ−（ｎ＋１））の電気
抵抗、 Ｒ1 ：ゲート引出し線３４Ｂ−（ｎ＋１）の電気抵抗Ｒ
n+1 とゲート引出し線３４Ｂ−ｎの電気抵抗Ｒn との
差、とすると、画素２２への書き込み時の電位ｅo は、 ｅo ＝Ｅ（１−exp （−ｔ／（（Ｒ0 ＋Ｒ1 ）＊（Ｃ0
＋Ｃ1 ））＋ｅo ｅ（−ｔ／（（Ｒ0 ＋Ｒ1 ）＊（Ｃ0
＋Ｃ1 ）） で表され、画素２２のコンデンサからの放電時の電位ｅ
c は、 ｅc ＝Ｅ＊exp （−ｔ／（（Ｒ0 ＋Ｒ1 ）＊（Ｃ0 ＋Ｃ
1 ）） で表される。The capacitance forming electrode pattern 60 has a length (Y1, Y2 direction) of 30 mm and a width (X1, X2
Direction) decreases from 3 mm to 0 mm in the Y1 direction, and is an elongated triangular shape tapering in the Y1 direction.
Here, C 0 : scanning line 20B-n (20B- (n +
1)) and a capacitance formed between the electrode pattern facing the electrode pattern, C 1 : capacitance as a wiring load, and R 0 : electricity of the scanning line 20B-n (20B- (n + 1)). Resistance, R 1 : electric resistance R of gate lead-out line 34B- (n + 1)
n + 1 and the difference between the electric resistance R n of the gate lead lines 34B-n, and when the potential e o when writing to the pixel 22, e o = E (1 -exp (-t / ((R 0 + R 1 ) * (C 0
+ C 1 )) + e oe (−t / ((R 0 + R 1 ) * (C 0
+ C 1 )), and the potential e at the time of discharging from the capacitor of the pixel 22
c is e c = E * exp (−t / ((R 0 + R 1 ) * (C 0 + C
1 ))
【００３８】静電容量Ｃ1 は、（Ｒ0 ＋Ｒ1 ）＊（Ｃ0
＋Ｃ1 ）が一定となるように定めてある。具体的には、
静電容量Ｃ1 は、７．８ｐＦである。上記の静電容量Ｃ
1 が付加されたことによって、図７（Ａ）に示すよう
に、端子３３Ｂ−ｎに入力された矩形パルス信号２００
は、ゲート引出し線３４Ｂ−ｎを通過した時点で、符号
２０１Ｂａで示すようになまった波形となる。この波形
２０１Ｂａは、端子３３Ｂ−（ｎ＋１）に入力された矩
形パルス２００がゲート引出し線３４Ｂ−（ｎ＋１）を
通過してなまった、符号２０１ａで示す波形と同じくな
る。The capacitance C 1 is (R 0 + R 1 ) * (C 0
+ C 1 ) is fixed. In particular,
The capacitance C 1 is 7.8PF. The above capacitance C
As a result, the rectangular pulse signal 200 input to the terminal 33B-n is added as shown in FIG.
At the point when the signal passes through the gate lead-out line 34B-n, the waveform becomes blunted as indicated by reference numeral 201Ba. This waveform 201Ba is the same as the waveform indicated by reference numeral 201a in which the rectangular pulse 200 input to the terminal 33B- (n + 1) has passed through the gate lead-out line 34B- (n + 1).
【００３９】符号２０１Ｂａで示す波形のパルス信号
は、走査線２０Ｂ−ｎを伝わり、更になまって符号２０
２Ｂａで示す波形となる。符号２０１ａで示す波形のパ
ルス信号は、走査線２０Ｂ−（ｎ＋１）を伝わり、更に
なまって符号２０２ａで示す波形となる。走査線２０Ｂ
−ｎ及び走査線２０Ｂ−（ｎ＋１）の同じ位置における
波形を比べてみると、符号２０２Ｂａで示す波形は符号
２０２ａで示す波形と略一致する。The pulse signal having the waveform 201Ba is transmitted through the scanning line 20B-n.
The waveform is indicated by 2Ba. The pulse signal having a waveform indicated by reference numeral 201a is transmitted through the scanning line 20B- (n + 1), and further becomes a waveform indicated by reference numeral 202a. Scan line 20B
Comparing the waveforms at the same position of −n and the scanning line 20B− (n + 1), the waveform denoted by reference numeral 202Ba substantially matches the waveform denoted by reference numeral 202a.
【００４０】よって、走査査線２０Ｂ−ｎ上の輝度と走
査線２０Ｂ−（ｎ＋１）上の輝度とは同じくなり、走査
区画部５１Ｂ−１と走査区画部５１Ｂ−２との境界の部
分に輝度むらは現れない。静電容量形成用電極パターン
６０は、ゲート引出し線３４Ｂ−ｎからゲート引出し線
３４Ｂ−ｍにかけての領域に設けてあり、Ｙ１方向に向
かって先細の細長い三角形状である。よって、静電容量
Ｃ1 は、ゲート引出し線３４Ｂ−ｎの隣のゲート引出し
線３４Ｂ−（ｎ−１），３４Ｂ−（ｎ−２）…にも、形
成され、静電容量Ｃ1 の値は、順次小さくなっている。
よって、走査線２０Ｂ−（ｎ−１）上の波形は走査線２
０Ｂ−ｎ上の波形に略一致したものとなり、走査線２０
Ｂ−（ｎ−２）上の波形は走査線２０Ｂ−（ｎ−１）上
の波形に略一致したものとなる。走査線２０Ｂ−（ｎ−
３）以降走査線２０Ｂ−ｍまでの各走査線についても、
走査線上の波形は一つＹ２方向側の走査線上の波形と略
一致する。Therefore, the luminance on the scanning line 20B-n is the same as the luminance on the scanning line 20B- (n + 1), and the luminance is on the boundary between the scanning section 51B-1 and the scanning section 51B-2. No irregularities appear. The capacitance forming electrode pattern 60 is provided in a region from the gate lead-out line 34B-n to the gate lead-out line 34B-m, and has an elongated triangular shape tapering in the Y1 direction. Therefore, the capacitance C 1 is also formed on the gate lead-out lines 34B- (n−1), 34B- (n−2)... Adjacent to the gate lead-out line 34B-n, and the value of the capacitance C 1 is obtained. Are successively smaller.
Therefore, the waveform on the scanning line 20B- (n-1) is
The waveform almost coincides with the waveform on 0B-n.
The waveform on B- (n-2) substantially matches the waveform on scanning line 20B- (n-1). Scan line 20B- (n-
3) For each scanning line up to the scanning line 20B-m,
The waveform on the scanning line substantially coincides with the waveform on one scanning line in the Y2 direction.
【００４１】よって、走査区画部５１Ｂ−１のうち走査
区画部５１Ｂ−２との境界に近い部分についても輝度む
らは現れない。同じく、静電容量形成用電極パターン６
１を設けたことによって、走査区画部５１Ｂ−４のうち
走査区画部５１Ｂ−３との境界の部分及び境界に近い部
分にも輝度むらは現れない。Therefore, even in a portion of the scanning section 51B-1 that is close to the boundary with the scanning section 51B-2, no luminance unevenness appears. Similarly, the capacitance forming electrode pattern 6
Due to the provision of 1, unevenness in luminance does not appear in a portion of the scanning section 51B-4 that is at or near the boundary with the scanning section 51B-3.
【００４２】よって、液晶表示装置１０Ｂは良好は品質
の画像を表示することが出来る。なお、静電容量Ｃ
1 は、ゲート引出し線３４Ｂ−ｎ自体を利用して形成し
たものであるため、静電容量Ｃ1 は、静電容量形成用電
極パターン６０を設けるだけで簡単に形成されている。
なお、上記の静電容量形成用電極パターン６０、６１
は、下側ガラス板１１Ｂ上に、信号線２１Ｂを形成する
フォトリソ工程において、信号線２１Ｂを形成すると同
時に形成される。よって、静電容量形成用電極パターン
６０、６１を形成するためだけのフォトリソ工程は不要
であり、工程の追加は無く、よって、液晶表示装置１０
Ｂは従来に比べて製造コストを上げずに製造出来る。Therefore, the liquid crystal display device 10B can display a good quality image. Note that the capacitance C
1, since they are formed by using the gate lead lines 34B-n itself, the capacitance C 1 is easily formed only by providing the capacitance-forming electrode patterns 60.
The capacitance forming electrode patterns 60 and 61
Are formed on the lower glass plate 11B at the same time as the formation of the signal lines 21B in the photolithography step of forming the signal lines 21B. Therefore, the photolithography process only for forming the capacitance forming electrode patterns 60 and 61 is unnecessary, and no additional process is required.
B can be manufactured without increasing the manufacturing cost as compared with the related art.
【００４３】また、ゲート引出し線３４Ｂ−ｎに静電容
量Ｃ1 を付加する代わりに、ゲート引出し線３４Ｂ−ｎ
に電気抵抗を付加してもよい。静電容量及び電気抵抗を
総称して、「配線負荷」と定義する。なお、静電容量形
成用電極パターン６０、６１を、下側ガラス板１１Ｂ上
に、信号線２１Ｂ以外の要素、例えば、対向電極、又
は、画素電極を形成するフォトリソ工程において形成さ
れるようにしてもよい。[0043] Further, instead of adding the capacitance C 1 to the gate lead lines 34B-n, gate lead lines 34B-n
May be added with an electric resistance. The capacitance and the electrical resistance are collectively defined as “wiring load”. The capacitance forming electrode patterns 60 and 61 are formed on the lower glass plate 11B in a photolithography step of forming elements other than the signal lines 21B, for example, a counter electrode or a pixel electrode. Is also good.
【００４４】また、本発明は、隣り合うＴＡＢブロック
の境界に沿うゲート引出し線が断継ぎとなっている場合
に適用されるものであり、ゲート引出し線３４Ｂ−ｎは
直線に限らない。また、静電容量形成用電極パターン６
０は、補助電位Ｃｓに代えて、コモン電位、又はグラン
ド電位に接続してもよい。Further, the present invention is applied to the case where the gate lead lines along the boundaries between adjacent TAB blocks are disconnected, and the gate lead lines 34B-n are not limited to straight lines. Also, the capacitance forming electrode pattern 6
0 may be connected to the common potential or the ground potential instead of the auxiliary potential Cs.
【００４５】また、走査線側が複数のＩＣブロックに分
割されている構成のものにも適用可能である。また、本
発明を必要に応じて信号線側に適用することも出来る。
また、本発明は、信号線と走査線とを有する表示装置に
適用され、液晶表示装置に限らず、プラズマ表示装置に
も適用可能である。また、液晶表示装置にあっては、ア
クティブマトリクス型に限らない。The present invention is also applicable to a configuration in which the scanning line side is divided into a plurality of IC blocks. Further, the present invention can be applied to the signal line side as needed.
Further, the present invention is applied to a display device having a signal line and a scanning line, and is applicable not only to a liquid crystal display device but also to a plasma display device. Further, the liquid crystal display device is not limited to the active matrix type.
【００４６】また、本発明を必要に応じて信号線側に適
用することも出来る。Further, the present invention can be applied to the signal line side as needed.
【００４７】[0047]
【発明の効果】以上説明したように、請求項１の発明に
よれば、隣り合う配線のうちの一方の配線について配線
負荷を付加した構成としたことによって、各ブロックの
配線が、隣接するブロックの境界に沿う隣り合う配線間
で配線負荷に関して断継ぎがなくなるようにする必要が
なく、よって、配線は、断継ぎを無くするようなパター
ン、即ち、エッチングがしにくい尖った形状の屈曲部等
を有するパターンにする必要は無く、直線のパターンで
よく、よって、配線は歩留り良く製造され、よって、表
示装置を歩留り良く製造することが出来る。また、各ブ
ロック毎に存在するＴＡＢ等の位置についての制約が緩
和され、設計が容易である表示装置を実現出来る。As described above, according to the first aspect of the present invention, a wiring load is added to one of the adjacent wirings, so that the wiring of each block can be changed to the adjacent block. It is not necessary to ensure that there is no discontinuity in the wiring load between adjacent wirings along the boundary of the wiring. Therefore, the wiring has a pattern that eliminates the disconnection, that is, a sharp bent portion that is difficult to be etched. It is not necessary to use a pattern having a pattern, and a linear pattern may be used. Therefore, the wiring is manufactured with a high yield, and thus the display device can be manufactured with a high yield. Further, the restriction on the position of the TAB or the like existing in each block is relaxed, and a display device that is easy to design can be realized.
【００４８】また、隣り合う各配線上の信号の波形のな
まりが同じになるように、隣り合う配線のうちの一方の
配線について配線負荷を付加した構成としたため、画素
領域の隣り合うブロックの境界の部分に輝度むらが現れ
ないように出来、よって、良好な品質の画像を表示する
ことが出来る表示装置を実現出来る。また、断継ぎを無
くするという配線の条件が無くなったことによって、画
素領域より外側に張り出たフレーム部を狭くした小型の
構成の表示装置に適用されて、特に効果を発揮すること
が出来る。In addition, since a wiring load is applied to one of the adjacent wirings so that the waveforms of the signals on the adjacent wirings become the same, the boundary between adjacent blocks in the pixel area is added. Can prevent luminance unevenness from appearing in the portion, and thus a display device capable of displaying an image of good quality can be realized. Further, since the condition of the wiring for eliminating the disconnection is eliminated, the present invention is applied to a display device having a small configuration in which a frame portion protruding outside the pixel region is narrowed, and the effect can be particularly exhibited.
【００４９】請求項２の発明は、静電容量を隣り合う配
線のうちの一方の配線自体に容量を形成したものである
ため、静電容量を簡単に形成出来る。請求項３の発明
は、隣り合う配線のうちの一方の配線について静電容量
を付加した構成としたことによって、各ＴＡＢブロック
の配線が、隣接するＴＡＢブロックの境界に沿う隣り合
う配線間で配線負荷に関して断継ぎがなくなるようにす
る必要がなく、よって、配線は、断継ぎを無くするよう
なパターン、即ち、エッチングがしにくい尖った形状の
屈曲部等を有するパターンにする必要は無く、直線のパ
ターンでよく、よって、配線は歩留り良く製造され、よ
って、液晶表示装置を歩留り良く製造することが出来
る。また、各ブロック毎に存在するＴＡＢ等の位置につ
いての制約が緩和され、設計が容易である液晶表示装置
を実現出来る。According to the second aspect of the present invention, since the capacitance is formed on one of the adjacent wires, the capacitance can be easily formed. According to the third aspect of the present invention, the capacitance of one of the adjacent wirings is added to the capacitance of each of the adjacent wirings, so that the wiring of each TAB block is connected between the adjacent wirings along the boundary of the adjacent TAB block. It is not necessary to eliminate the discontinuity with respect to the load, and therefore, the wiring does not need to have a pattern that eliminates the discontinuity, that is, a pattern having a sharp bent portion or the like that is difficult to be etched. Therefore, the wiring can be manufactured with a good yield, and thus the liquid crystal display device can be manufactured with a good yield. Further, the restriction on the position of the TAB or the like existing in each block is relaxed, and a liquid crystal display device that is easy to design can be realized.
【００５０】また、隣り合う各配線上の信号の波形のな
まりが同じになるように、隣り合う配線のうちの一方の
配線について静電容量を付加した構成としたため、画素
領域の隣り合うブロックの境界の部分に輝度むらが現れ
ないように出来、よって、良好な品質の画像を表示する
ことが出来る液晶表示装置を実現出来る。また、断継ぎ
を無くするという配線の条件が無くなったことによっ
て、画素領域より外側に張り出たフレーム部を狭くした
小型の構成の液晶表示装置に適用されて、特に効果を発
揮することが出来る。Further, since one of the adjacent wirings is provided with a capacitance so that the waveforms of the signals on the adjacent wirings become the same, the capacitance of one of the adjacent wirings is added. A liquid crystal display device that can prevent luminance unevenness from appearing at the boundary portion and that can display an image of good quality can be realized. In addition, since the condition of the wiring to eliminate the disconnection is eliminated, the present invention is applied to a liquid crystal display device having a small configuration in which a frame portion protruding outside the pixel region is narrowed, and the effect can be particularly exhibited. .
【００５１】請求項４の発明は、静電容量が隣接するＴ
ＡＢブロックのうち一方のＴＡＢブロックの他のＴＡＢ
ブロック寄りの複数の配線について形成してあるため、
画素領域の隣り合うブロックの境界付近について輝度の
変化が少しづつとなり、画素領域の隣り合うブロックの
境界の部分及び境界の付近の部分についても、輝度むら
が現れないように出来、よって、更に良好な品質の画像
を表示することが出来る液晶表示装置を実現出来る。According to a fourth aspect of the present invention, the capacitances of the T
Other TAB of one TAB block among AB blocks
Because it is formed about multiple wiring near the block,
The luminance changes little by little near the boundary between adjacent blocks in the pixel area, and it is possible to prevent luminance unevenness from also appearing at the boundary part and the vicinity of the boundary between adjacent blocks in the pixel area, and therefore, more favorable. A liquid crystal display device capable of displaying an image of high quality can be realized.
【００５２】請求項５の発明は、電極パターンは、液晶
表示装置を構成する要素を形成するのと同時に形成され
たものである構成であるため、電極パターンを形成する
ためだけのフォトリソ工程は不要であり、工程の追加は
無く、よって、液晶表示装置は従来に比べて製造コスト
を上げることなく製造出来る。According to the fifth aspect of the present invention, since the electrode pattern is formed at the same time as the elements constituting the liquid crystal display device are formed, a photolithography process only for forming the electrode pattern is unnecessary. Therefore, there is no additional process, and the liquid crystal display device can be manufactured without increasing the manufacturing cost as compared with the related art.
【図１】従来の液晶表示装置の１例を示す図である。FIG. 1 is a diagram illustrating an example of a conventional liquid crystal display device.
【図２】図１中、ゲート引出し線の一部を拡大して示す
図である。FIG. 2 is an enlarged view showing a part of a gate lead line in FIG. 1;
【図３】フレーム部の幅を狭くして液晶表示装置を小型
化した場合の問題点を説明する図である。FIG. 3 is a diagram illustrating a problem when a liquid crystal display device is downsized by reducing the width of a frame portion.
【図４】本発明の一実施例になる液晶表示装置を示す図
である。FIG. 4 is a diagram showing a liquid crystal display device according to an embodiment of the present invention.
【図５】図４中、ゲート引出し線の一部を拡大して示す
図である。FIG. 5 is an enlarged view showing a part of a gate lead line in FIG. 4;
【図６】図５中、VI-VI 線に沿う拡大断面図である。FIG. 6 is an enlarged sectional view taken along line VI-VI in FIG.
【図７】パルス信号波形のなまりを説明する図である。FIG. 7 is a diagram illustrating a rounding of a pulse signal waveform.
１０Ｂ 液晶表示装置 １１Ｂａ１ 走査線側フレーム部 １５Ｂ−１〜１５Ｂ−４ 第１乃至第４のＴＡＢ ２０Ｂ 走査線 ２１Ｂ 信号線 ２２Ｂ 画素 ２５ 画素領域 ３１Ｂ ゲート引出し線形成領域 ３４Ｂ−ｎ，３４Ｂ−（ｎ＋１） ゲート引出し線（配
線） ５０Ｂ−１〜５０Ｂ−４ 第１乃至第４のＴＡＢブロッ
ク ５１Ｂ−１〜５１Ｂ−４ 走査区画部 ６０ 静電容量形成用電極パターン ６２ 絶縁層 Ｃ1 静電容量10B Liquid crystal display device 11Ba1 Scan line side frame portion 15B-1 to 15B-4 First to fourth TAB 20B Scan line 21B Signal line 22B Pixel 25 Pixel region 31B Gate lead line formation region 34B-n, 34B- (n + 1) Gate lead line (wiring) 50B-1 to 50B-4 First to fourth TAB blocks 51B-1 to 51B-4 Scanning section 60 Electrode pattern for forming capacitance 62 Insulating layer C 1 Capacitance
フロントページの続き Ｆターム(参考） 2H092 GA13 GA21 GA32 GA51 JA24 JB05 JB23 JB74 LA04 NA01 NA12 NA24 NA29 PA01 PA06 5C006 AA11 AC22 AF35 AF42 AF50 BB16 BC22 FA22 FA37 5C080 AA10 BB06 DD05 DD28 EE29 FF11 GG09 GG12 JJ02 JJ04 JJ06 5C094 AA03 AA04 AA15 AA42 AA43 AA44 AA48 AA55 BA03 BA43 CA19 DA09 DA13 DB01 DB10 EA01 EA04 EA07 FA01 FA02 FB12 FB15 GB10 Continued on the front page F term (reference) 2H092 GA13 GA21 GA32 GA51 JA24 JB05 JB23 JB74 LA04 NA01 NA12 NA24 NA29 PA01 PA06 5C006 AA11 AC22 AF35 AF42 AF50 BB16 BC22 FA22 FA37 5C080 AA10 BB06 DD05 DD28 EE29 FF11 GG09 GG04 JJ04 AJ11 AA15 AA42 AA43 AA44 AA48 AA55 BA03 BA43 CA19 DA09 DA13 DB01 DB10 EA01 EA04 EA07 FA01 FA02 FB12 FB15 GB10
Claims (5)
ている表示装置において、 隣接するブロックの境界に沿う隣り合う各配線上の信号
の波形のなまりの程度が同じになるように、該隣り合う
配線のうちの一方の配線について、配線負荷を付加した
構成としたことを特徴とした表示装置。1. In a display device in which a scanning line side is divided into a plurality of blocks, adjacent signal lines on adjacent wirings along a boundary between adjacent blocks have the same degree of waveform distortion. A display device, wherein a wiring load is added to one of matching wirings.
体と、間に絶縁膜をを介して該配線を覆っており、固定
の電位に接続された電極パターンとよりなる構成の請求
項１記載の表示装置。2. The wiring load is a capacitance, and the capacitance covers one of the adjacent wirings itself via an insulating film between the wirings, and covers the wiring. 2. The display device according to claim 1, wherein the display device has a configuration including an electrode pattern connected to a fixed potential.
割されている液晶表示装置において、 隣接するＴＡＢブロックの境界に沿う隣り合う各配線上
の信号の波形のなまりの程度が同じになるように、該隣
り合う配線のうちの一方の配線について、該一方の配線
自体と、間に絶縁膜をを介して該配線を覆っており、固
定の電位に接続された電極パターンとによって形成した
静電容量を付加した構成としたことを特徴とした液晶表
示装置。3. In a liquid crystal display device in which a scanning line side is divided by a plurality of TAB blocks, the degree of waveform distortion of signals on adjacent wirings along a boundary between adjacent TAB blocks is the same. The electrostatic capacitance formed by one of the adjacent wirings is formed by the one wiring itself and an electrode pattern that covers the wiring with an insulating film interposed therebetween and is connected to a fixed potential. A liquid crystal display device having a structure with an added capacity.
割されている液晶表示装置において、 隣接するＴＡＢブロックのうち一方のＴＡＢブロックの
他のＴＡＢブロック寄りの複数の配線について、該各配
線自体と、間に絶縁膜をを介して該各配線を覆っており
固定の電位に接続された電極パターンとによって形成し
た静電容量を付加した構成としたことを特徴とした液晶
表示装置。4. In a liquid crystal display device in which a scanning line side is divided by a plurality of TAB blocks, one of the adjacent TAB blocks is connected to another of the other TAB blocks. A liquid crystal display device having a configuration in which a capacitance formed by an electrode pattern connected to a fixed potential and covering each wiring with an insulating film interposed therebetween is added.
構成する要素を形成するのと同時に形成されたものであ
る構成としたことを特徴とした請求項３又は４記載の液
晶表示装置。5. The liquid crystal display device according to claim 3, wherein the electrode pattern is formed at the same time as forming the elements constituting the liquid crystal display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22082998A JP3964546B2 (en) | 1998-08-04 | 1998-08-04 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22082998A JP3964546B2 (en) | 1998-08-04 | 1998-08-04 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000056724A true JP2000056724A (en) | 2000-02-25 |
| JP3964546B2 JP3964546B2 (en) | 2007-08-22 |
Family
ID=16757207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22082998A Expired - Fee Related JP3964546B2 (en) | 1998-08-04 | 1998-08-04 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3964546B2 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005010737A (en) * | 2003-06-18 | 2005-01-13 | Hannstar Display Corp | Liquid crystal panel having compensation capacitor which suppresses variation of rc delay |
| US6879367B2 (en) | 2001-11-02 | 2005-04-12 | Nec Lcd Technologies, Ltd. | Terminals having meandering portions liquid crystal display including lead wires for connecting circuit wiring to connectional |
| KR20060065847A (en) * | 2004-12-10 | 2006-06-14 | 에스케이씨 주식회사 | Organic light-emitting diode display |
| JP2007142387A (en) * | 2005-11-14 | 2007-06-07 | Au Optronics Corp | Electric connector and connection method for conduction between electronic devices |
| JP2008009429A (en) * | 2006-06-27 | 2008-01-17 | Samsung Electronics Co Ltd | Display substrate and display device with the same |
| JP2008026869A (en) * | 2006-06-21 | 2008-02-07 | Mitsubishi Electric Corp | Display device |
| JP2008091895A (en) * | 2006-09-05 | 2008-04-17 | Mitsui Mining & Smelting Co Ltd | Printed circuit board |
| US7488996B2 (en) | 2002-06-07 | 2009-02-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
| JP2011070104A (en) * | 2009-09-28 | 2011-04-07 | Casio Computer Co Ltd | Display device |
| US8314766B2 (en) | 2008-12-24 | 2012-11-20 | Au Optronics Corporation | Liquid crystal display panel |
| CN102798994A (en) * | 2011-05-25 | 2012-11-28 | 上海中航光电子有限公司 | Wire structure of liquid crystal display array substrate |
| CN103293728A (en) * | 2012-09-28 | 2013-09-11 | 上海中航光电子有限公司 | Liquid crystal display |
| CN107092146A (en) * | 2017-05-03 | 2017-08-25 | 友达光电股份有限公司 | Array substrate |
-
1998
- 1998-08-04 JP JP22082998A patent/JP3964546B2/en not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879367B2 (en) | 2001-11-02 | 2005-04-12 | Nec Lcd Technologies, Ltd. | Terminals having meandering portions liquid crystal display including lead wires for connecting circuit wiring to connectional |
| US7488996B2 (en) | 2002-06-07 | 2009-02-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
| US7692216B2 (en) | 2002-06-07 | 2010-04-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
| US8502275B2 (en) | 2002-06-07 | 2013-08-06 | Samsung Display Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
| US8183601B2 (en) | 2002-06-07 | 2012-05-22 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
| JP2005010737A (en) * | 2003-06-18 | 2005-01-13 | Hannstar Display Corp | Liquid crystal panel having compensation capacitor which suppresses variation of rc delay |
| KR20060065847A (en) * | 2004-12-10 | 2006-06-14 | 에스케이씨 주식회사 | Organic light-emitting diode display |
| JP2007142387A (en) * | 2005-11-14 | 2007-06-07 | Au Optronics Corp | Electric connector and connection method for conduction between electronic devices |
| JP4538439B2 (en) * | 2005-11-14 | 2010-09-08 | 友達光電股▲ふん▼有限公司 | Method for electrical connection between electronic devices, electrical connector, and electronic module |
| JP2008026869A (en) * | 2006-06-21 | 2008-02-07 | Mitsubishi Electric Corp | Display device |
| JP2008009429A (en) * | 2006-06-27 | 2008-01-17 | Samsung Electronics Co Ltd | Display substrate and display device with the same |
| JP2008091895A (en) * | 2006-09-05 | 2008-04-17 | Mitsui Mining & Smelting Co Ltd | Printed circuit board |
| TWI401493B (en) * | 2008-12-24 | 2013-07-11 | Au Optronics Corp | Liquid crystal display panel |
| US8314766B2 (en) | 2008-12-24 | 2012-11-20 | Au Optronics Corporation | Liquid crystal display panel |
| US8477252B2 (en) | 2009-09-28 | 2013-07-02 | Casio Computer Co., Ltd. | Display apparatus with gate leading lines of differing lengths |
| JP2011070104A (en) * | 2009-09-28 | 2011-04-07 | Casio Computer Co Ltd | Display device |
| CN102798994A (en) * | 2011-05-25 | 2012-11-28 | 上海中航光电子有限公司 | Wire structure of liquid crystal display array substrate |
| CN102798994B (en) * | 2011-05-25 | 2016-05-18 | 上海中航光电子有限公司 | LCD (Liquid Crystal Display) array substrate distribution structure |
| CN103293728A (en) * | 2012-09-28 | 2013-09-11 | 上海中航光电子有限公司 | Liquid crystal display |
| CN103293728B (en) * | 2012-09-28 | 2016-08-31 | 上海中航光电子有限公司 | A kind of liquid crystal indicator |
| CN107092146A (en) * | 2017-05-03 | 2017-08-25 | 友达光电股份有限公司 | Array substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3964546B2 (en) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4006284B2 (en) | Liquid crystal display | |
| JP4029802B2 (en) | Electro-optical device drive circuit, electro-optical device, and electronic apparatus | |
| WO2023005235A1 (en) | Array substrate, display module, and display apparatus | |
| JP2000056724A (en) | Display device | |
| KR100418646B1 (en) | Liquid crystal display device | |
| CN111897167B (en) | Array substrate, display panel and display device | |
| CN111681552B (en) | Array substrate and display panel | |
| KR100531388B1 (en) | Display device | |
| CN113985671A (en) | Array substrate and display device | |
| JP4058882B2 (en) | Liquid crystal display | |
| CN110989865B (en) | Touch display panel and touch display device | |
| TW484024B (en) | Liquid crystal display device and repair process for the same | |
| CN115083300B (en) | Display panel and display device | |
| JP4657233B2 (en) | Display device | |
| KR20040107742A (en) | Liquid Crystal Display | |
| CN218068502U (en) | Display panel and display device | |
| JPH11101985A (en) | Liquid crystal display device | |
| CN114446255B (en) | Display panel and display device | |
| JPH0316028B2 (en) | ||
| CN115390325A (en) | Array substrate and display panel | |
| US20200111812A1 (en) | Pixel array | |
| CN116794888A (en) | Display panel and display device | |
| CN114335024A (en) | Display panel and display device | |
| CN115454272A (en) | Array substrate and touch display panel | |
| JP2006276083A (en) | Liquid crystal display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050204 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |