JP2000048929A - Surge absorber and its manufacture - Google Patents
Surge absorber and its manufactureInfo
- Publication number
- JP2000048929A JP2000048929A JP10212190A JP21219098A JP2000048929A JP 2000048929 A JP2000048929 A JP 2000048929A JP 10212190 A JP10212190 A JP 10212190A JP 21219098 A JP21219098 A JP 21219098A JP 2000048929 A JP2000048929 A JP 2000048929A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- conductive
- conductive element
- insulating spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は誘導雷や誘導サージ
に起因した電流やノイズを吸収して電気機器、電子機器
又はこれらの回路を保護するサージアブソーバ及びその
製造方法に関する。更に詳しくはマイクロギャップ式の
サージアブソーバ及びその製造方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surge absorber for protecting electric equipment, electronic equipment or circuits thereof by absorbing current or noise caused by induced lightning or induced surge, and a method of manufacturing the same. More specifically, the present invention relates to a microgap type surge absorber and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来、サージアブソーバとして、バリス
タ、シリコンダイオード、放電型のガスチューブアレス
タ、マイクロギャップ式サージアブソーバなどが知られ
ている。バリスタはＺｎＯ等の粒界にＢｉ2Ｏ3等を析出
させることにより形成され、この構造により電圧−電流
特性に非直線性を作り出してサージを吸収する。シリコ
ンダイオードはｐｎ接合で形成されるダイオード特性を
利用して小さな電流を吸収する。放電型のガスチューブ
アレスタはガラス管、セラミック管等の中に間隔をあけ
て一対の電極を不活性ガスとともにを封入し、アーク電
流により大きな電流を吸収する。更に放電型のマイクロ
ギャップ式サージアブソーバは導電性皮膜で被包した円
柱状のセラミック素体に周方向に数１０μｍのマイクロ
ギャップを形成し、このセラミック素体の両端にキャッ
プ電極を冠着し、これらのキャップ電極をそれぞれ一端
にリード線を溶接した一対のスラグで挟持し、セラミッ
ク素体を不活性ガスとともにガラス管に封入して形成さ
れる（例えば、特開昭５５−１２８２８３）。このマイ
クロギャップ式サージアブソーバでは電圧が印加される
と導電性皮膜を通じて強い電界集中をマイクロギャップ
に生じることにより初期放電を発生する。この初期放電
時に内部の不活性ガスが電離されて電子と陽イオンを発
生するが、ギャップの間隔が極めて狭いため火花放電遅
れが少ない。電流が少ないときにはギャップと陰極側の
キャップ電極間の沿面放電（グロー放電）となり、電流
が大きくなるとキャップ電極とキャップ電極との間の主
放電（アーク放電）に移行して過電圧を吸収する。2. Description of the Related Art Conventionally, as a surge absorber, a varistor, a silicon diode, a discharge type gas tube arrester, a micro gap type surge absorber and the like are known. The varistor is formed by depositing Bi 2 O 3 or the like on the grain boundary of ZnO or the like, and this structure creates nonlinearity in the voltage-current characteristics to absorb surge. A silicon diode absorbs a small current by utilizing the diode characteristics formed by a pn junction. A discharge type gas tube arrester encloses a pair of electrodes together with an inert gas at intervals in a glass tube, a ceramic tube, or the like, and absorbs a large current by an arc current. Further, the discharge type microgap surge absorber forms a microgap of several tens of μm in the circumferential direction on a cylindrical ceramic body covered with a conductive film, and cap electrodes are mounted on both ends of the ceramic body. These cap electrodes are sandwiched between a pair of slags each having one end welded to a lead wire, and the ceramic body is sealed in a glass tube together with an inert gas (for example, JP-A-55-128283). In the microgap surge absorber, when a voltage is applied, an initial electric discharge is generated by causing a strong electric field concentration in the microgap through the conductive film. During the initial discharge, the inert gas inside is ionized to generate electrons and cations, but the gap between the gaps is extremely narrow, so that the spark discharge delay is small. When the current is small, a creeping discharge (glow discharge) occurs between the gap and the cap electrode on the cathode side, and when the current increases, the discharge shifts to a main discharge (arc discharge) between the cap electrodes and absorbs the overvoltage.
【０００３】[0003]
【発明が解決しようとする課題】サージアブソーバがバ
リスタである場合には、その容量値が大きいため、クロ
ック周波数の速い近年のコンピュータではその信号の伝
達を妨げる問題点があった。またシリコンサージアブソ
ーバの場合には、吸収できる電流値が小さいために使用
できる範囲が限定される不具合があった。また放電型の
ガスチューブアレスタの場合には、放電後の電圧−電流
特性によってインピーダンスがある値以下になると、サ
ージやノイズが除去された後でも放電が持続する、いわ
ゆる「続流」を起す欠点があった。更に放電型のマイク
ロギャップ式サージアブソーバの場合には、一対のキャ
ップ電極の間隔が大きいことから上記続流が起きにくい
利点があるが、部品点数が多い上、導電性皮膜の形成、
キャップ電極の冠着、マイクロギャップの形成、ガラス
管の封止などの多くの工程を要する不具合があった。本
発明の目的は、応答速度が速く、続流を生じず、動作開
始電圧が低く、大電流を吸収するサージアブソーバ及び
その製造方法を提供することにある。本発明の別の目的
は、部品点数が少なく、多くの工程を要せず、安価にサ
ージアブソーバを製造する方法を提供することにある。When the surge absorber is a varistor, its capacitance value is large, so that a recent computer having a high clock frequency has a problem that the transmission of the signal is hindered. In the case of a silicon surge absorber, there is a problem that the usable range is limited because the current value that can be absorbed is small. In the case of a discharge type gas tube arrester, if the impedance becomes lower than a certain value due to the voltage-current characteristics after the discharge, the discharge continues even after the surge or noise is removed. was there. Further, in the case of a discharge type microgap type surge absorber, there is an advantage that the following flow is unlikely to occur because the distance between the pair of cap electrodes is large, but the number of parts is large, and the formation of a conductive film,
There was a problem that required many steps such as capping of a cap electrode, formation of a micro gap, and sealing of a glass tube. SUMMARY OF THE INVENTION An object of the present invention is to provide a surge absorber that has a high response speed, does not generate a continuation current, has a low operation starting voltage, and absorbs a large current, and a method of manufacturing the same. Another object of the present invention is to provide a method for manufacturing a surge absorber at a low cost, which requires a small number of parts, does not require many steps, and has a small number of parts.
【０００４】[0004]
【課題を解決するための手段】請求項１に係る発明は、
図１に示すように一対の端子電極となる２つの導電性素
体１１，１２がこれらの導電性素体の全周囲に配置され
た絶縁スペーサ１４を間に挟んで密閉空間１５を有する
ように接着され、この密閉空間１５に臨む一方の導電性
素体１１の表面に複数の導電性線状体１６ｃが立設さ
れ、これらの導電性線状体１６ｃの先端と密閉空間１５
に臨む他方の導電性素体１２の表面との間にマイクロギ
ャップｇが形成され、密閉空間１５が真空であることを
特徴とするサージアブソーバ１０である。このサージア
ブソーバ１０は一方向しか電流を流さないダイオード構
造をなす。即ち、使用に際しては導電性素体１１を保護
しようとする電子機器の前段の回路に接続し、導電性素
体１２を接地側に接続する。導電性素体１１，１２の間
に異常電圧が印加されると、導電性線状体１６ｃより導
電性素体１２に向けて電界放出現象が起こる。この電界
放出は電子のトンネル現象を利用しているため少なくと
も１ナノ秒で応答する。異常電圧がこのサージアブソー
バ１０の動作開始電圧未満に低下すると、電界放出は停
止し、続流は生じない。The invention according to claim 1 is
As shown in FIG. 1, two conductive element bodies 11 and 12 serving as a pair of terminal electrodes have a closed space 15 with an insulating spacer 14 disposed around the entire conductive element body therebetween. A plurality of conductive linear members 16c are erected on the surface of one conductive element 11 facing the enclosed space 15 and the tips of the conductive linear members 16c and the closed space 15 are formed.
The surge absorber 10 is characterized in that a microgap g is formed between the conductive element 12 and the surface of the other conductive element body 12 facing the surface, and the sealed space 15 is vacuum. The surge absorber 10 has a diode structure in which current flows only in one direction. That is, in use, the conductive element 11 is connected to a circuit in a preceding stage of the electronic device to be protected, and the conductive element 12 is connected to the ground side. When an abnormal voltage is applied between the conductive elements 11 and 12, a field emission phenomenon occurs from the conductive linear body 16c toward the conductive element 12. This field emission responds in at least 1 nanosecond due to the use of electron tunneling. When the abnormal voltage drops below the operation start voltage of the surge absorber 10, the field emission stops and no continuation current occurs.
【０００５】請求項２に係る発明は、請求項１に係る発
明であって、一方の導電性素体１１がシリコンからな
り、絶縁スペーサ１４がＳｉＯ2、Ｓｉ3Ｎ4又はＡｌ2Ｏ
3からなり、他方の導電性素体１２がＣｕ又はＮｉから
なるサージアブソーバである。上記材料を用いることに
より、容易に本発明のサージアブソーバを製造すること
ができる。The invention according to claim 2 is the invention according to claim 1, wherein the one conductive element 11 is made of silicon, and the insulating spacer 14 is made of SiO 2 , Si 3 N 4 or Al 2 O.
3 and the other conductive element 12 is a surge absorber made of Cu or Ni. By using the above materials, the surge absorber of the present invention can be easily manufactured.
【０００６】請求項３に係る発明は、請求項１又は２に
係る発明であって、導電性線状体がシリコンナノチュー
ブ１６ｃ又はカーボンナノチューブ１７ｃにより構成さ
れたサージアブソーバである。導電性線状体を極く微細
なシリコンナノチューブ１６ｃ又はカーボンナノチュー
ブ１７ｃで構成し、これを電子放出源とすることによ
り、極めて小さな電圧で放電し、動作開始電圧を数十Ｖ
以下にすることができる。A third aspect of the present invention is the surge absorber according to the first or second aspect, wherein the conductive linear body is formed of the silicon nanotube 16c or the carbon nanotube 17c. The conductive linear body is composed of extremely fine silicon nanotubes 16c or carbon nanotubes 17c, and is used as an electron emission source to discharge at an extremely small voltage and reduce the operation start voltage to several tens of volts.
It can be:
【０００７】請求項４に係る発明は、請求項３に係る発
明であって、シリコンナノチューブ又はカーボンナノチ
ューブの先端表面にダイヤモンド成分を有する膜厚がナ
ノメートルオーダのカーボン膜が形成されたサージアブ
ソーバである。ダイヤモンドの仕事関数は物質の中で最
も小さいため、更に電子が飛出し易くなる。ナノメート
ルオーダのダイヤモンドはそれぞれ量子化されていて、
シリコンナノチューブ又はカーボンナノチューブの先端
表面にこれらが存在するため、一種の共鳴状態になり、
見掛け上非常に低い仕事関数となる。数値として０．１
〜０．３ｅＶが得られる。According to a fourth aspect of the present invention, there is provided a surge absorber according to the third aspect, wherein a carbon film having a diamond component and having a thickness of a nanometer order is formed on the tip surface of the silicon nanotube or the carbon nanotube. is there. Since the work function of diamond is the smallest among materials, electrons are more likely to fly out. Each diamond on the order of nanometers is quantized,
Since these are present on the tip surface of the silicon nanotube or carbon nanotube, a kind of resonance occurs,
Apparently very low work function. 0.1 as numerical value
~ 0.3 eV is obtained.
【０００８】請求項５に係る発明は、一方の導電性素体
であるシリコン基板１１の表面の全周囲にＳｉＯ2から
なる絶縁スペーサ１４を設ける工程と、このシリコン基
板１１の表面にＳｉＯ2膜１３を形成する工程と、この
ＳｉＯ2膜１３をエッチングにより局部的に除去してシ
リコン基板１１が露出した複数の孔１３ａを形成する工
程と、孔内で露出したシリコン基板１１にＡｕ粒子１６
ａを蒸着する工程と、シリコン基板１１の表面に化学気
相成長法でシリコンを含む化合物ガスを供給して孔内の
基板表面にＡｕ−Ｓｉ合金球１６ｂを形成する工程と、
化学気相成長法で更にシリコンを含む化合物ガスを供給
することによりＡｕ−Ｓｉ合金球１６ｂから絶縁スペー
サ１４の高さより短いシリコンナノチューブ１６ｃを成
長させる工程と、シリコンナノチューブ１６ｃの先端表
面にダイヤモンド成分を有するカーボン膜を形成する工
程と、真空中で絶縁スペーサ１４上に他方の導電性素体
であるＣｕ又はＮｉからなる金属板１２を接着してシリ
コンナノチューブ１６ｃを絶縁スペーサ１４内に封止す
る工程とを備えたサージアブソーバの製造方法である。According to a fifth aspect of the present invention, there is provided a step of providing an insulating spacer 14 made of SiO 2 around the entire surface of a silicon substrate 11 which is one conductive element, and a step of forming an SiO 2 film on the surface of the silicon substrate 11. Forming a plurality of holes 13a in which the silicon substrate 11 is exposed by locally removing the SiO 2 film 13 by etching; and forming Au particles 16 in the silicon substrate 11 exposed in the holes.
a, a step of supplying a compound gas containing silicon to the surface of the silicon substrate 11 by a chemical vapor deposition method to form an Au—Si alloy sphere 16 b on the substrate surface in the hole,
A step of growing a silicon nanotube 16c shorter than the height of the insulating spacer 14 from the Au-Si alloy sphere 16b by further supplying a compound gas containing silicon by a chemical vapor deposition method, and adding a diamond component to the tip surface of the silicon nanotube 16c. Forming a carbon film having the same, and bonding the metal plate 12 made of Cu or Ni, which is the other conductive element, on the insulating spacer 14 in a vacuum to seal the silicon nanotube 16 c in the insulating spacer 14. This is a method for manufacturing a surge absorber comprising:
【０００９】請求項６に係る発明は、一方の導電性素体
であるシリコン基板１１の表面の全周囲にＳｉＯ2から
なる絶縁スペーサ１４を設ける工程と、このシリコン基
板１１の表面に複数の島状のＮｉ膜１７ａ、Ｃｏ膜又は
Ｆｅ膜を形成する工程と、これらの島状のＮｉ膜１７
ａ、Ｃｏ膜又はＦｅ膜をエッチングによりその周囲を除
去して基板表面に複数のＮｉ凸部１７ｂ、Ｃｏ凸部又は
Ｆｅ凸部を形成する工程と、化学気相成長法で有機化合
物を供給することによりＮｉ凸部１７ｂ、Ｃｏ凸部又は
Ｆｅ凸部から絶縁スペーサ１４の高さより短いカーボン
ナノチューブ１７ｃを成長させる工程と、このカーボン
ナノチューブ１７ｃの先端表面にダイヤモンド成分を有
するカーボン膜を形成する工程と、真空中で絶縁スペー
サ１４上に他方の導電性素体であるＣｕ又はＮｉからな
る金属板１２を接着してカーボンナノチューブ１７ｃを
絶縁スペーサ１４内に封止する工程とを備えたサージア
ブソーバの製造方法である。請求項４及び５に係る発明
では、部品点数を少なくして、低コストでサージアブソ
ーバを製造することができる。According to a sixth aspect of the present invention, there is provided a step of providing an insulating spacer 14 made of SiO 2 around the entire surface of a silicon substrate 11 which is one conductive element, and a step of providing a plurality of islands on the surface of the silicon substrate 11. For forming a Ni film 17a, a Co film or an Fe film,
a) forming a plurality of Ni projections 17b, Co projections or Fe projections on the substrate surface by removing the periphery of the Co film or the Fe film by etching, and supplying an organic compound by a chemical vapor deposition method. A step of growing a carbon nanotube 17c shorter than the height of the insulating spacer 14 from the Ni protrusion 17b, the Co protrusion or the Fe protrusion, and a step of forming a carbon film having a diamond component on the tip surface of the carbon nanotube 17c. Bonding the metal plate 12 made of Cu or Ni, which is the other conductive element, on the insulating spacer 14 in a vacuum to seal the carbon nanotubes 17 c in the insulating spacer 14. Is the way. According to the fourth and fifth aspects of the present invention, the surge absorber can be manufactured at low cost by reducing the number of parts.
【００１０】[0010]
【発明の実施の形態】次に本発明の第１の実施の形態を
図面に基づいて詳しく説明する。この実施の形態では、
導電性線状体としてシリコンナノチューブを用いてい
る。図１及び図３に示すように、一対の端子電極となる
２つの導電性素体１１，１２としては、抵抗値が０．０
１〜０．１Ω・ｃｍのシリコン基板、或いはＣｕ又はＮ
ｉ等の電気伝導と熱伝導が良好な金属板が挙げられる。
２つの導電性素体をともにシリコンウェーハにより形成
してもよいし、金属板により形成してもよい。加工のし
易さから導電性線状体が立設する一方の導電性素体には
シリコン基板を、他方の導電性素体には金属板又はシリ
コン基板を用いることができる。シリコン基板の方が金
属板より平坦度に優れる。これらの導電性素体１１，１
２は厚さ１０〜１０００μｍの範囲から選ばれる。一対
の端子電極の間に介装される絶縁スペーサ１４として
は、一方の導電性素体１１がシリコン基板であれば絶縁
耐圧が高いＳｉＯ2が最適である。このＳｉＯ2はシリコ
ン基板を陽極酸化又は熱酸化したり、或いは化学気相成
長（以下、ＣＶＤという）法により形成することができ
る。絶縁スペーサの材質はこのＳｉＯ2に限らず絶縁耐
圧が高いＳｉ3Ｎ4、Ａｌ2Ｏ3でもよい。Ｓｉ3Ｎ4は誘電
率が小さいためＳｉＯ2に次いで好ましい。ＳｉＯ2をＣ
ＶＤ法で形成する場合には、例えばＳｉＨ2Ｃｌ2又はＳ
ｉＨ4とＯ2又はＮＯガスを用い、Ｓｉ3Ｎ4をＣＶＤ法で
形成する場合には、例えばＳｉＨ2Ｃｌ2又はＳｉＨ4と
ＮＨ3ガスを用いて形成する。Next, a first embodiment of the present invention will be described in detail with reference to the drawings. In this embodiment,
A silicon nanotube is used as the conductive linear body. As shown in FIGS. 1 and 3, the two conductive elements 11 and 12 serving as a pair of terminal electrodes have a resistance value of 0.0.
1-0.1Ω · cm silicon substrate or Cu or N
A metal plate having good electrical and thermal conductivity such as i.
The two conductive elements may both be formed of a silicon wafer or may be formed of a metal plate. A silicon substrate can be used for one conductive element and the metal plate or the silicon substrate can be used for the other conductive element on which the conductive linear member stands up for ease of processing. The silicon substrate has better flatness than the metal plate. These conductive elements 11, 1
2 is selected from the range of thickness 10 to 1000 μm. As the insulating spacer 14 interposed between the pair of terminal electrodes, if one conductive element 11 is a silicon substrate, SiO 2 having a high withstand voltage is optimal. This SiO 2 can be formed by anodizing or thermally oxidizing a silicon substrate, or by a chemical vapor deposition (hereinafter, referred to as CVD) method. The material of the insulating spacer is not limited to SiO 2, and may be Si 3 N 4 or Al 2 O 3 having a high withstand voltage. Si 3 N 4 is preferable to SiO 2 because of its small dielectric constant. SiO 2 to C
When forming by the VD method, for example, SiH 2 Cl 2 or S
When Si 3 N 4 is formed by a CVD method using iH 4 and O 2 or NO gas, it is formed using, for example, SiH 2 Cl 2 or SiH 4 and NH 3 gas.
【００１１】図４（ａ）〜（ｃ）に示すように、この絶
縁スペーサ１４はシリコン基板１１のシリコンナノチュ
ーブを立設する部分をフォトレジストのようなレジスト
材料１８で覆っておいて選択的に陽極酸化、熱酸化又は
ＣＶＤ法でＳｉＯ2を堆積することにより、厚さ０．６
〜１２μｍの範囲で形成される。この絶縁スペーサ１４
の厚さはシリコンナノチューブ１６ｃの高さと、要求さ
れるマイクロギャップｇ（図１）の大きさにより決めら
れる。このマイクロギャップはサージアブソーバに要求
される特性に応じて０．１〜１０μｍ程度の大きさを有
する。絶縁スペーサ１４は封止空間を作り出すために、
素体単位でシリコン基板１１の全周囲に設けられる。図
４（ｄ）及び（ｅ）に示すように、レジスト材料１８を
除去して露出したシリコン基板１１の表面には基板の熱
酸化又はＣＶＤ法により厚さ０．１〜１μｍのＳｉＯ2
膜１３を形成し、このＳｉＯ2膜１３をパターニングし
た後、エッチャントとしてフッ化アンモニウムを用いて
ウエットエッチングし、図３に示すような直径０．１〜
２μｍの複数の円孔１３ａを形成する。As shown in FIGS. 4A to 4C, the insulating spacer 14 is formed by selectively covering a portion of the silicon substrate 11 where the silicon nanotubes are erected, with a resist material 18 such as a photoresist. By depositing SiO 2 by anodic oxidation, thermal oxidation or CVD method, a thickness of 0.6
It is formed in a range of up to 12 μm. This insulating spacer 14
Is determined by the height of the silicon nanotube 16c and the required size of the microgap g (FIG. 1). This micro gap has a size of about 0.1 to 10 μm according to the characteristics required for the surge absorber. The insulating spacer 14 is used to create a sealed space.
It is provided on the entire circumference of the silicon substrate 11 in elementary units. Figure 4 (d) and (e), the resist material 18 thickness of SiO 0.1 to 1 [mu] m 2 by thermal oxidation or CVD the substrate on the surface of the silicon substrate 11 exposed by removing the
After forming the film 13 and patterning the SiO 2 film 13, wet etching is performed by using ammonium fluoride as an etchant to obtain a film having a diameter of 0.1 to 0.1 as shown in FIG.
A plurality of 2 μm circular holes 13a are formed.
【００１２】次に導電性線状体であるシリコンナノチュ
ーブの成長機構について説明する。この成長機構は気相
（Vapor phase）−液相（Liquid phase）−固相（Solid
phase）が同時に関与するもので、ＶＬＳ法とも言わ
れ、シリコンウイスカーにおいて発見された。図２
（ａ）〜（ｃ）及び図４（ｆ）に示すように、円孔１３
ａ内で露出したシリコン基板１１の表面にスパッタリン
グなどによりＡｕを２〜１０ｎｍの厚さで蒸着する。Ｃ
ＶＤ装置にシリコン基板１１を入れ、基板温度を６５０
〜８００℃程度に加熱すると、１つの孔１３ａに対して
１個のＡｕ粒子１６ａが生成し、この粒子は溶けてシリ
コン基板１１と反応してＡｕ−Ｓｉ合金球１６ｂの液滴
となる。ここでＳｉＨ4、ＳｉＨＣｌ3、ＳｉＨ2Ｃｌ2又
はＳｉ2Ｈ6などのシリコンを含む化合物ガスを供給する
と、この液滴の中にシリコンを含む化合物ガスが溶け込
み、シリコンの過飽和な分だけシリコン成分を析出して
液滴の径に近い太さのチューブ１６ｃを成長させる。円
孔の密度に比例して約２．５×１０9〜６．３×１０6本
／ｃｍ2の密度でシリコンナノチューブがシリコン基板
上に立設する。ＳｉＯ2膜１３上にはシリコンナノチュ
ーブは成長せず、孔１３ａ内のみチューブ１６ｃが成長
する。ここでシリコンナノチューブ１６ｃは絶縁スペー
サ１４の高さより低くなるように短く成長させる。Ａｕ
の膜厚と孔１３ａの面積によってＡｕ−Ｓｉ合金球１６
ｂ（液滴）を形成するに必要なＡｕの量が決まり、この
液滴の大きさによりシリコンナノチューブ１６ｃの太さ
（直径）が決まる。シリコンナノチューブ１６ｃは直径
４〜４００ｎｍで長さ０．５〜２μｍの範囲で形成され
る。具体的には、Ａｕの膜厚が５ｎｍで孔１３ａの直径
が２μｍの場合には直径が約４００ｎｍで長さが約２μ
ｍのチューブが、またＡｕの膜厚が３ｎｍで孔１３ａの
直径が０．１μｍの場合には直径が約２０ｎｍで長さが
約１μｍのチューブがそれぞれ成長する。Next, the growth mechanism of a silicon nanotube as a conductive linear body will be described. This growth mechanism is composed of a vapor phase, a liquid phase, and a solid phase.
phase), which is also involved in the VLS method and was found in silicon whiskers. FIG.
As shown in FIGS. 4A to 4C and FIG.
Au is deposited to a thickness of 2 to 10 nm on the surface of the silicon substrate 11 exposed in a by sputtering or the like. C
The silicon substrate 11 is put in the VD apparatus, and the substrate temperature is set to 650.
When heated to about 800 ° C., one Au particle 16a is generated for one hole 13a, and this particle melts and reacts with the silicon substrate 11 to become a droplet of the Au—Si alloy sphere 16b. Here, when a compound gas containing silicon such as SiH 4 , SiHCl 3 , SiH 2 Cl 2 or Si 2 H 6 is supplied, the compound gas containing silicon dissolves in the droplets, and the silicon component is supersaturated by the amount of silicon. To grow a tube 16c having a thickness close to the diameter of the droplet. The silicon nanotubes stand upright on the silicon substrate at a density of about 2.5 × 10 9 to 6.3 × 10 6 / cm 2 in proportion to the density of the circular holes. The silicon nanotube does not grow on the SiO 2 film 13, but the tube 16c grows only in the hole 13a. Here, the silicon nanotube 16c is grown to be shorter than the height of the insulating spacer 14. Au
The Au-Si alloy sphere 16 depends on the thickness of the film and the area of the hole 13a.
The amount of Au required to form b (droplet) is determined, and the size of the droplet determines the thickness (diameter) of the silicon nanotube 16c. The silicon nanotube 16c has a diameter of 4 to 400 nm and a length of 0.5 to 2 μm. Specifically, when the thickness of Au is 5 nm and the diameter of the hole 13a is 2 μm, the diameter is about 400 nm and the length is about 2 μm.
When the thickness of Au is 3 nm and the diameter of the hole 13a is 0.1 μm, a tube having a diameter of about 20 nm and a length of about 1 μm is grown.
【００１３】シリコンナノチューブ１６ｃの成長が終了
した段階で、ＣＶＤ装置の原料ガスをシリコンを含む化
合物ガスからベンゼン等の炭化水素系のガスに切換えて
シリコンナノチューブ１６ｃの表面にカーボン膜（図示
せず）を形成する。このときＳｉＯ2膜１３上にもカー
ボン膜は成長するが、このカーボンは炭素原子間でｓｐ
2構造をなすため、ＤＣバイアス値を適切に選ぶことで
エッチングにより除去することができる。シリコンナノ
チューブ１６ｃ上のカーボン膜は単分子層のＳｉＣを介
してＳｉＣ膜になる。更に適切なＤＣバイアス値とＨ2
ラジカルの存在下ではこのＳｉＣ膜の上にダイヤモンド
成分であるｓｐ3を選択的に成長させたカーボン膜を形
成する。このダイヤモンド成分を有するカーボン膜は上
記ＣＶＤ法の代わりに、グラファイトターゲットをスパ
ッタリングすることにより形成してもよい。導電性線状
体１６をシリコン基板１１に立設した後、真空の雰囲気
下で絶縁スペーサ１４の上に他方の導電性素体１２であ
るＣｕ又はＮｉなどの金属板を載せ、プラズマ又は水素
イオンを用いて活性化すると、プラズマ活性接合又はイ
オン活性接合により絶縁スペーサ１４と金属板が接着す
る。補助的に絶縁スペーサ１４の上面に１〜２μｍの厚
さで紫外線硬化接着剤を塗布しておき、金属板を載せた
後、紫外線を照射することにより金属板を接着すること
もできる。これによりシリコンナノチューブ１６ｃは絶
縁スペーサ１４内の真空中に封止される。図１、図３及
び図４では単一のサージアブソーバを示したが、実際に
はシリコン基板上に多数のサージアブソーバが作製され
るため、最終工程でシリコン基板及び金属板をサージア
ブソーバ毎にレーザなどを用いて切断する。本発明のサ
ージアブソーバは、たて１〜２０ｍｍ、よこ１〜２０ｍ
ｍ、高さ０．５〜２ｍｍ程度の寸法を有する。When the growth of the silicon nanotube 16c is completed, the source gas of the CVD apparatus is switched from a compound gas containing silicon to a hydrocarbon gas such as benzene to form a carbon film (not shown) on the surface of the silicon nanotube 16c. To form At this time, a carbon film also grows on the SiO 2 film 13, and this carbon is sp
In order to form two structures, it can be removed by etching by appropriately selecting a DC bias value. The carbon film on the silicon nanotube 16c becomes a SiC film via the monomolecular layer of SiC. More appropriate DC bias value and H 2
In the presence of radicals, a carbon film is formed on this SiC film by selectively growing sp 3 as a diamond component. The carbon film having a diamond component may be formed by sputtering a graphite target instead of the CVD method. After the conductive linear body 16 is erected on the silicon substrate 11, a metal plate made of Cu or Ni, which is the other conductive body 12, is placed on the insulating spacer 14 in a vacuum atmosphere, and plasma or hydrogen ion Then, the insulating spacer 14 and the metal plate adhere to each other by plasma active bonding or ion active bonding. In addition, an ultraviolet curing adhesive having a thickness of 1 to 2 μm may be applied to the upper surface of the insulating spacer 14 and the metal plate may be bonded by placing the metal plate and then irradiating ultraviolet light. Thereby, the silicon nanotube 16c is sealed in a vacuum in the insulating spacer 14. Although a single surge absorber is shown in FIGS. 1, 3 and 4, actually, a large number of surge absorbers are manufactured on a silicon substrate. Cut using a tool such as The surge absorber of the present invention has a vertical length of 1 to 20 mm and a horizontal width of 1 to 20 m.
m and a height of about 0.5 to 2 mm.
【００１４】次に本発明の第２の実施の形態を図５を参
照して説明する。この実施の形態では、導電性線状体と
してカーボンナノチューブを用いている。一方の導電性
素体１１の上に絶縁スペーサ１４を形成する方法は第１
の実施の形態と同様である。図５（ａ）〜（ｄ）に示す
ように、露出したシリコン基板１１の表面にはＮｉ、Ｃ
ｏ又はＦｅをスパッタリングなどにより３〜１０ｎｍの
厚さで蒸着した後、６５０〜８００℃に保ちながら不活
性ガス雰囲気中で熱処理すると、島状のＮｉ膜１７ａ、
Ｃｏ膜又はＦｅ膜が形成される。次いで島状のＮｉ膜１
７ａ、Ｃｏ膜又はＦｅ膜をドライエッチングによりその
周囲を除去して基板表面に複数のＮｉ凸部１７ｂ、Ｃｏ
凸部又はＦｅ凸部を形成した後、ＣＶＤ法でベンゼンの
ような有機化合物を供給することによりＮｉ凸部１７
ｂ、Ｃｏ凸部又はＦｅ凸部からカーボンナノチューブ１
７ｃを成長させる。ここでＮｉ凸部等に正確なエッジを
付けると、このエッジからナノチューブは基板に対して
垂直に成長する。凸部に形成しない場合には、ナノチュ
ーブの成長方向は基板に平行であってしかもランダムで
あり、基板に立設しない。このカーボンナノチューブの
長さは、前述したシリコンナノチューブの長さと同様に
決められる。Ｎｉ凸部の径が１５〜６０ｎｍのとき、こ
のＮｉ凸部の径と同じ直径約１５〜６０ｎｍで長さが約
０．５〜１μｍのカーボンナノチューブが基板に対して
垂直に成長する。Ｎｉ凸部等のの密度に比例して約１．
１×１０11〜６．９×１０9本／ｃｍ2の密度でカーボン
ナノチューブがシリコン基板上に立設する。このカーボ
ンナノチューブのダイヤモンド化及び他方の導電性素体
による真空中の封止は第１の実施の形態と同様であるの
で、繰返しての説明を省略する。Next, a second embodiment of the present invention will be described with reference to FIG. In this embodiment, a carbon nanotube is used as the conductive linear body. The method of forming the insulating spacer 14 on one conductive element 11 is the first method.
This is the same as the embodiment. As shown in FIGS. 5 (a) to 5 (d), Ni, C
After depositing o or Fe to a thickness of 3 to 10 nm by sputtering or the like, heat treatment is performed in an inert gas atmosphere while maintaining the temperature at 650 to 800 ° C. to obtain an island-shaped Ni film 17a,
A Co film or an Fe film is formed. Next, island-shaped Ni film 1
7a, the periphery of the Co film or the Fe film is removed by dry etching, and a plurality of Ni protrusions 17b are formed on the substrate surface.
After forming the convex portion or the Fe convex portion, an organic compound such as benzene is supplied by a CVD method to form the Ni convex portion 17.
b, the carbon nanotube 1 from the Co convex portion or the Fe convex portion
Grow 7c. Here, when a precise edge is formed on the Ni projection or the like, the nanotube grows perpendicularly to the substrate from this edge. When the nanotubes are not formed on the protrusions, the growth directions of the nanotubes are parallel to the substrate and random, and do not stand on the substrate. The length of the carbon nanotube is determined in the same manner as the length of the silicon nanotube described above. When the diameter of the Ni protrusion is 15 to 60 nm, the carbon nanotube having the same diameter of about 15 to 60 nm and the length of about 0.5 to 1 μm as the diameter of the Ni protrusion grows perpendicular to the substrate. Approximately 1. in proportion to the density of Ni projections and the like.
Carbon nanotubes are erected on the silicon substrate at a density of 1 × 10 11 to 6.9 × 10 9 / cm 2 . Since the formation of the carbon nanotube into a diamond and the sealing in a vacuum by the other conductive element are the same as those in the first embodiment, repeated description is omitted.
【００１５】[0015]
【実施例】次に本発明の実施例を説明する。 ＜実施例１＞この例では導電性線状体がシリコンナノチ
ューブである。先ず結晶方位が（１１１）の厚さ３５０
μｍのシリコンウェーハの表面を陽極酸化して厚さ２μ
ｍのＳｉＯ2からなる絶縁スペーサをウェーハ上に設け
た。次いで絶縁スペーサ内部のウェーハ表面に熱酸化に
より厚さ０．１μｍのＳｉＯ2膜を形成した。このＳｉ
Ｏ2膜をエッチングして直径０．１μｍの円形の孔を多
数形成した。次にウェーハ上にＡｕを３ｎｍの厚さで蒸
着した後、７００℃に保ちながら３０分間熱処理を行っ
た。エッチングにより形成された１つの孔に対して１個
の液状のＡｕ−Ｓｉ合金球が形成された。このＡｕ−Ｓ
ｉ合金球にＳｉＨ4ガスを３０分間吹付けると、シリコ
ンがＡｕ−Ｓｉ合金球に溶け込み、過飽和の分だけシリ
コンナノチューブとして成長した。この例では直径約２
０ｎｍで長さ約１μｍのシリコンナノチューブをシリコ
ンウェーハに対して垂直に約２．５×１０9本／ｃｍ2の
密度で成長させた。ＳｉＨ4ガスをベンゼンガスに切換
えることにより、シリコンナノチューブの先端表面にダ
イヤモンド成分を有する膜厚がナノメートルオーダのカ
ーボン膜を形成した。シリコンナノチューブが立設した
シリコンウェーハを真空の雰囲気下におき、絶縁スペー
サの上に厚さ５００μｍのＣｕ板を載せ、プラズマ活性
接合により絶縁スペーサにＣｕ板を接着した。これによ
りシリコンナノチューブを絶縁スペーサ内の真空中に封
止した。この接合体を封止単位毎にレーザにより切断し
てたて３ｍｍ、よこ３ｍｍ、高さ１ｍｍのサージアブソ
ーバを得た。またこのサージアブソーバのマイクロギャ
ップは１μｍであった。Next, embodiments of the present invention will be described. <Example 1> In this example, the conductive linear body is a silicon nanotube. First, the crystal orientation is (111) and the thickness is 350.
Anodize the surface of a silicon wafer with a thickness of 2 μm
An insulating spacer made of m 2 SiO 2 was provided on the wafer. Next, a 0.1 μm thick SiO 2 film was formed on the wafer surface inside the insulating spacer by thermal oxidation. This Si
The O 2 film was etched to form a large number of circular holes having a diameter of 0.1 μm. Next, Au was vapor-deposited on the wafer to a thickness of 3 nm, and then heat-treated for 30 minutes while maintaining the temperature at 700 ° C. One liquid Au-Si alloy sphere was formed for one hole formed by etching. This Au-S
When SiH 4 gas was blown onto the i-alloy sphere for 30 minutes, silicon melted into the Au-Si alloy sphere and grew as a silicon nanotube by the amount of supersaturation. In this example, the diameter is about 2
Silicon nanotubes of 0 nm and length of about 1 μm were grown perpendicular to the silicon wafer at a density of about 2.5 × 10 9 / cm 2 . By switching the SiH 4 gas to the benzene gas, a carbon film having a diamond component and having a thickness of the order of nanometers was formed on the tip surface of the silicon nanotube. The silicon wafer on which the silicon nanotubes were erected was placed in a vacuum atmosphere, a 500 μm-thick Cu plate was placed on the insulating spacer, and the Cu plate was bonded to the insulating spacer by plasma active bonding. Thereby, the silicon nanotube was sealed in a vacuum in the insulating spacer. This joined body was cut by a laser for each sealing unit to obtain a surge absorber having a length of 3 mm, a width of 3 mm, and a height of 1 mm. The micro gap of this surge absorber was 1 μm.
【００１６】＜実施例２＞この例では導電性線状体がカ
ーボンナノチューブである。実施例１と同じシリコンウ
ェーハ上に実施例１と同じ絶縁スペーサを設けた後、絶
縁スペーサ内部のウェーハ表面にスパッタリングにより
厚さ５ｎｍのＮｉ膜を蒸着した。このＮｉ膜を形成した
シリコンウェーハを７００℃に保ちながらＨｅ雰囲気中
で３０分間熱処理すると、膜状のＮｉが多数の島状にな
った。この島状のＮｉを周囲をドライエッチングで選択
的に削って、Ｎｉ凸部を形成した。ＣＶＤ装置にこのシ
リコンウェーハを入れ、原料ガスとしてベンゼンガスを
１時間供給することによりカーボンナノチューブを約
１．１×１０11本／ｃｍ2の密度で成長させた。この例
では直径約１５ｎｍで長さ約１μｍのカーボンナノチュ
ーブがシリコンウェーハに対して垂直に成長した。以
下、実施例１と同様にＣｕ板を絶縁スペーサに接着し、
カーボンナノチューブを絶縁スペーサ内の真空中に封止
した。このウェーハとＣｕ板の接合体を封止単位毎にレ
ーザにより切断してたて３ｍｍ、よこ３ｍｍ、高さ１ｍ
ｍのサージアブソーバを得た。またこのサージアブソー
バのマイクロギャップは１μｍであった。<Embodiment 2> In this embodiment, the conductive linear body is a carbon nanotube. After the same insulating spacer as in Example 1 was provided on the same silicon wafer as in Example 1, a 5-nm-thick Ni film was deposited on the wafer surface inside the insulating spacer by sputtering. When the silicon wafer on which the Ni film was formed was heat-treated for 30 minutes in a He atmosphere while maintaining the temperature at 700 ° C., the film-like Ni became a large number of islands. The periphery of the island-shaped Ni was selectively removed by dry etching to form Ni projections. This silicon wafer was placed in a CVD apparatus, and benzene gas was supplied as a raw material gas for one hour to grow carbon nanotubes at a density of about 1.1 × 10 11 / cm 2 . In this example, carbon nanotubes having a diameter of about 15 nm and a length of about 1 μm were grown perpendicular to the silicon wafer. Hereinafter, the Cu plate is bonded to the insulating spacer in the same manner as in Example 1,
The carbon nanotube was sealed in a vacuum inside the insulating spacer. The bonded body of the wafer and the Cu plate was cut by a laser for each sealing unit, and was 3 mm in width, 3 mm in width, and 1 m in height.
m surge absorber was obtained. The micro gap of this surge absorber was 1 μm.
【００１７】＜評価＞実施例１と実施例２のサージアブ
ソーバについて、１０ｋＶで５００ｐＦのコンデンサに
蓄えられた電荷を５００Ωの抵抗を介して印加した時の
応答速度、続流の有無、動作開始電圧、及び吸収できる
電流値（電流密度）を測定した。その結果を表１に示
す。<Evaluation> Regarding the surge absorbers of the first and second embodiments, the response speed when a charge stored in a 500 pF capacitor at 10 kV is applied through a 500 Ω resistor, the presence or absence of a continuation current, and the operation start voltage And a current value (current density) that can be absorbed. Table 1 shows the results.
【００１８】[0018]
【表１】 [Table 1]
【００１９】[0019]
【発明の効果】以上述べたように、本発明のサージアブ
ソーバは、電界放出でサージを吸収することにより、シ
リコンダイオードと同等かそれ以上の高速で応答する。
また電界放出の原理上、しきい値となる電圧以上になら
なければ電界放出は起こらず、サージが吸収されて電圧
がしきい値未満になれば、電界放出は停止し、従来の放
電型のガスチューブアレスタと異なり、続流は生じな
い。シリコンナノチューブやカーボンナノチューブなど
の極微細の導電性線状体を電子放出源とするため、１０
Ｖ程度の極めて低い電圧を動作開始電圧とすることがで
きる。本発明のサージアブソーバの吸収できる電流値
は、電界放出素子の密度に比例するので、自己組織化の
手法を用いて電界放出素子を１０9〜１０12本／ｃｍ2の
密度で形成すれば、従来の放電型のサージアブソーバと
同等の１０4〜１０6Ａ／ｃｍ2の電流密度が得られる。
更に本発明のサージアブソーバは、部品点数が少なく、
安価に製造できる利点もある。As described above, the surge absorber of the present invention responds at a high speed equal to or higher than that of a silicon diode by absorbing surges by field emission.
According to the principle of field emission, field emission does not occur unless the voltage exceeds the threshold voltage. If the surge is absorbed and the voltage falls below the threshold value, the field emission stops and the conventional discharge type Unlike gas tube arresters, there is no follow-up. In order to use ultrafine conductive linear materials such as silicon nanotubes and carbon nanotubes as electron emission sources, 10
An extremely low voltage of about V can be used as the operation start voltage. Since the current value that can be absorbed by the surge absorber of the present invention is proportional to the density of the field emission device, if the field emission device is formed at a density of 10 9 to 10 12 lines / cm 2 by using a self-organizing method, A current density of 10 4 to 10 6 A / cm 2 equivalent to that of a conventional discharge type surge absorber can be obtained.
Furthermore, the surge absorber of the present invention has a small number of parts,
There is also an advantage that it can be manufactured at low cost.
【図１】第１の実施の形態に係るサージアブソーバの断
面構成図。FIG. 1 is a sectional configuration diagram of a surge absorber according to a first embodiment.
【図２】シリコンナノチューブの成長機構を示す断面
図。FIG. 2 is a sectional view showing a growth mechanism of a silicon nanotube.
【図３】第１の実施の形態に係るサージアブソーバの斜
視図。FIG. 3 is a perspective view of a surge absorber according to the first embodiment.
【図４】第１の実施の形態に係るサージアブソーバを製
造するまでの断面図。FIG. 4 is a sectional view until a surge absorber according to the first embodiment is manufactured.
【図５】第２の実施の形態に係るサージアブソーバを製
造するまでの断面図。FIG. 5 is a sectional view until a surge absorber according to the second embodiment is manufactured.
１０ サージアブソーバ １１ 一方の導電性素体（シリコン基板） １２ 他方の導電性素体（金属板） １３ ＳｉＯ2膜 １３ａ 孔 １４ 絶縁スペーサ １５ 密閉空間 １６ｃ シリコンナノチューブ １７ｃ カーボンナノチューブDESCRIPTION OF SYMBOLS 10 Surge absorber 11 One conductive element (silicon substrate) 12 The other conductive element (metal plate) 13 SiO 2 film 13a hole 14 insulating spacer 15 closed space 16c silicon nanotube 17c carbon nanotube
Claims (6)
(11,12)が前記導電性素体(11,12)の全周囲に配置された
絶縁スペーサ(14)を間に挟んで密閉空間(15)を有するよ
うに接着され、 前記密閉空間(15)に臨む一方の導電性素体(11)の表面に
複数の電界放出用の導電性線状体(16c,17c)が立設さ
れ、 前記導電性線状体(16)の先端と前記密閉空間(15)に臨む
他方の導電性素体(12)の表面との間にマイクロギャップ
(g)が形成され、 前記密閉空間(15)が真空であることを特徴とするサージ
アブソーバ。1. Two conductive elements serving as a pair of terminal electrodes
(11, 12) are adhered so as to have a sealed space (15) with an insulating spacer (14) arranged around the entire periphery of the conductive element (11, 12), and the sealed space (15 A plurality of conductive linear bodies (16c, 17c) for field emission are erected on the surface of the conductive body (11) facing the one side, and the tip of the conductive linear body (16) and the hermetic seal are provided. Micro gap between the surface of the other conductive element (12) facing the space (15)
(g) is formed, and the closed space (15) is a vacuum.
り、絶縁スペーサ(14)がＳｉＯ2、Ｓｉ3Ｎ4又はＡｌ2Ｏ
3からなり、他方の導電性素体(12)がＣｕ又はＮｉから
なる請求項１記載のサージアブソーバ。2. One of the conductive element bodies (11) is made of silicon, and the insulating spacer (14) is made of SiO 2 , Si 3 N 4 or Al 2 O.
3. The surge absorber according to claim 1, wherein the other conductive element (12) is made of Cu or Ni.
6c)又はカーボンナノチューブ(17c)により構成された請
求項１又は２記載のサージアブソーバ。3. The method according to claim 1, wherein the conductive linear body is a silicon nanotube (1).
3. The surge absorber according to claim 1, wherein said surge absorber is made of 6c) or a carbon nanotube (17c).
ンナノチューブ(17c)の先端表面にダイヤモンド成分を
有する膜厚がナノメートルオーダのカーボン膜が形成さ
れた請求項３記載のサージアブソーバ。4. A surge absorber according to claim 3, wherein a carbon film having a diamond component and having a thickness of the order of nanometers is formed on the tip surface of the silicon nanotube (16c) or the carbon nanotube (17c).
1)の表面の全周囲にＳｉＯ2からなる絶縁スペーサ(14)
を設ける工程と、 前記シリコン基板(11)の表面にＳｉＯ2膜(13)を形成す
る工程と、 前記ＳｉＯ2膜(13)をエッチングにより局部的に除去し
てシリコン基板(11)が露出した複数の孔(13a)を形成す
る工程と、 前記孔内で露出したシリコン基板(11)にＡｕ粒子(16a)
を蒸着する工程と、 前記シリコン基板(11)の表面に化学気相成長法でシリコ
ンを含む化合物ガスを供給して前記孔内の基板表面に液
状のＡｕ−Ｓｉ合金球(16b)を形成する工程と、 化学気相成長法で更にシリコンを含む化合物ガスを供給
することにより前記Ａｕ−Ｓｉ合金球(16b)から前記絶
縁スペーサ(14)の高さより短いシリコンナノチューブ(1
6c)を成長させる工程と、 前記シリコンナノチューブ(16c)の先端表面にダイヤモ
ンド成分を有するカーボン膜を形成する工程と、 真空中で前記絶縁スペーサ(14)上に他方の導電性素体で
あるＣｕ又はＮｉからなる金属板(12)を接着して前記シ
リコンナノチューブ(16c)を前記絶縁スペーサ(14)内に
封止する工程とを備えたサージアブソーバの製造方法。5. A silicon substrate (1), which is one conductive element.
Insulation spacer (14) made of SiO 2 around the entire surface of (1)
Forming a SiO 2 film (13) on the surface of the silicon substrate (11); and exposing the silicon substrate (11) by locally removing the SiO 2 film (13) by etching. Forming a plurality of holes (13a); and forming Au particles (16a) on the silicon substrate (11) exposed in the holes.
And forming a liquid Au-Si alloy sphere (16b) on the substrate surface in the hole by supplying a compound gas containing silicon by chemical vapor deposition to the surface of the silicon substrate (11). A silicon gas (1) shorter than the height of the insulating spacer (14) from the Au-Si alloy sphere (16b) by further supplying a compound gas containing silicon by a chemical vapor deposition method.
6c), a step of forming a carbon film having a diamond component on the tip surface of the silicon nanotube (16c), and the other conductive element Cu on the insulating spacer (14) in a vacuum. Or a step of bonding a metal plate (12) made of Ni to seal the silicon nanotube (16c) in the insulating spacer (14).
1)の表面の全周囲にＳｉＯ2からなる絶縁スペーサ(14)
を設ける工程と、 前記シリコン基板(11)の表面に複数の島状のＮｉ膜(17
a)、Ｃｏ膜又はＦｅ膜を形成する工程と、 前記島状のＮｉ膜(17a)、Ｃｏ膜又はＦｅ膜をエッチン
グによりその周囲を除去して基板表面に複数のＮｉ凸部
(17b)、Ｃｏ凸部又はＦｅ凸部を形成する工程と、 化学気相成長法で有機化合物を供給することにより前記
Ｎｉ凸部(17b)、Ｃｏ凸部又はＦｅ凸部から前記絶縁ス
ペーサ(14)の高さより短いカーボンナノチューブ(17c)
を成長させる工程と、 前記カーボンナノチューブ(17c)の先端表面にダイヤモ
ンド成分を有するカーボン膜を形成する工程と、 真空中で前記絶縁スペーサ(14)上に他方の導電性素体で
あるＣｕ又はＮｉからなる金属板(12)を接着して前記カ
ーボンナノチューブ(17c)を前記絶縁スペーサ(14)内に
封止する工程とを備えたサージアブソーバの製造方法。6. A silicon substrate (1) which is one conductive element body.
Insulation spacer (14) made of SiO 2 around the entire surface of (1)
Providing a plurality of island-shaped Ni films (17) on the surface of the silicon substrate (11).
a) forming a Co film or a Fe film, and removing the periphery of the island-shaped Ni film (17a), the Co film or the Fe film by etching, and forming a plurality of Ni protrusions on the substrate surface.
(17b), a step of forming a Co convex portion or a Fe convex portion, and supplying the organic compound by a chemical vapor deposition method to the Ni convex portion (17b), the Co convex portion or the Fe convex portion to form the insulating spacer ( Carbon nanotubes shorter than the height of 14) (17c)
Growing a carbon film having a diamond component on the tip surface of the carbon nanotube (17c); and Cu or Ni as the other conductive element on the insulating spacer (14) in a vacuum. Bonding the carbon nanotubes (17c) in the insulating spacers (14) by bonding a metal plate (12) made of the same.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10212190A JP2000048929A (en) | 1998-07-28 | 1998-07-28 | Surge absorber and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10212190A JP2000048929A (en) | 1998-07-28 | 1998-07-28 | Surge absorber and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000048929A true JP2000048929A (en) | 2000-02-18 |
Family
ID=16618424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10212190A Withdrawn JP2000048929A (en) | 1998-07-28 | 1998-07-28 | Surge absorber and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000048929A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004091060A1 (en) * | 2003-04-10 | 2004-10-21 | Okaya Electric Industries Co., Ltd. | Discharge tube and surge absorbing device |
| JP2006004966A (en) * | 2004-06-15 | 2006-01-05 | Ricoh Co Ltd | Electrostatic discharge protection device |
| US20090123649A1 (en) * | 2006-06-15 | 2009-05-14 | Telecommunications Research Institute | Method of manufacturing silicon nanotubes using doughnut-shaped catalytic metal layer |
| CN102412121A (en) * | 2011-10-25 | 2012-04-11 | 上海华力微电子有限公司 | Fabrication method for silicon nanotubes |
| CN110189878A (en) * | 2018-04-11 | 2019-08-30 | 谭乔文 | A kind of surge protector MOV chip and preparation method thereof |
-
1998
- 1998-07-28 JP JP10212190A patent/JP2000048929A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004091060A1 (en) * | 2003-04-10 | 2004-10-21 | Okaya Electric Industries Co., Ltd. | Discharge tube and surge absorbing device |
| JP2006004966A (en) * | 2004-06-15 | 2006-01-05 | Ricoh Co Ltd | Electrostatic discharge protection device |
| US20090123649A1 (en) * | 2006-06-15 | 2009-05-14 | Telecommunications Research Institute | Method of manufacturing silicon nanotubes using doughnut-shaped catalytic metal layer |
| JP4866461B2 (en) * | 2006-06-15 | 2012-02-01 | 韓國電子通信研究院 | Method for producing silicon nanotube using donut-like catalytic metal layer |
| US8414974B2 (en) * | 2006-06-15 | 2013-04-09 | Electronics And Telecommunications Research Institute | Method of manufacturing silicon nanotubes using doughnut-shaped catalytic metal layer |
| CN102412121A (en) * | 2011-10-25 | 2012-04-11 | 上海华力微电子有限公司 | Fabrication method for silicon nanotubes |
| CN110189878A (en) * | 2018-04-11 | 2019-08-30 | 谭乔文 | A kind of surge protector MOV chip and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6965199B2 (en) | Coated electrode with enhanced electron emission and ignition characteristics | |
| US6979947B2 (en) | Nanotriode utilizing carbon nanotubes and fibers | |
| US8395185B2 (en) | Switching element | |
| US5757344A (en) | Cold cathode emitter element | |
| US7714240B1 (en) | Microfabricated triggered vacuum switch | |
| US4973378A (en) | Method of making electronic devices | |
| JP2000048929A (en) | Surge absorber and its manufacture | |
| US6052267A (en) | Electric field discharge surge absorbing element and method for making same | |
| JP3357640B2 (en) | Method for manufacturing field electron emission type surge absorbing element | |
| JP3131173B2 (en) | Method for manufacturing field electron emission type surge absorbing element | |
| JP2006004966A (en) | Electrostatic discharge protection device | |
| JPH10285793A (en) | Electric field electron emission type surge absorption element and manufacture therefor | |
| JP5743383B2 (en) | Piezoelectric element and method for manufacturing piezoelectric device | |
| KR100513599B1 (en) | Electrostatic discharge protection structure and method for manufacturing the same | |
| KR100485128B1 (en) | Field emission device and method of manufacturing a field emission device | |
| JP3312008B2 (en) | Method for manufacturing field electron emission type surge absorbing element | |
| US7301740B2 (en) | Surge protector device and its fabrication method | |
| JP3131165B2 (en) | Method for manufacturing field electron emission type surge absorbing element | |
| JPH09298833A (en) | Surge absorptive element | |
| JP2000013994A (en) | Field electron emission type surge absorbing element | |
| JP3131196B2 (en) | Field emission type surge absorbing element | |
| JP3850459B2 (en) | Method for manufacturing SiC vertical semiconductor device | |
| JP2000125466A (en) | Field electron emission type surge absorber | |
| JP3213248B2 (en) | Method for manufacturing field electron emission type surge absorbing element | |
| JPS61142681A (en) | Surge absorbing element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |