JP2000040355A - Memory utilizing giant magnetoresistance effect - Google Patents

Abstract

PROBLEM TO BE SOLVED: To smooth the variation in recording current by disposing write lines between a first magnetic layer and an insulator layer of an SOI substrate. SOLUTION: The region where an Si epitaxial layer is etched by subjecting the SOI substrate of the Si/SiO2/Si epitaxial layer to patterning is defined by a resist mask. The SOI substrate on which the resist remains is put into a sputtering device and Al which constitutes the write lines is deposited thereon so as to embed the Al into the grooves of the Si epitaxial layer and thereafter the Al film of the unnecessary portions is removed by lift-off to create the state that the write lines are embedded into the Si epitaxial layer. The substrate is put into the sputtering device where an insulating layer SiN, a first magnetic layer Ni80Fe20, a nonmagnetic layer Cu, a second magnetic layer Co, an insulating layer Cu, a second magnetic layer Co and an insulating layer SiN are deposited thereon. The first magnetic layer is a soft magnetic material and is formed as a reproducing layer. The second magnetic layer is a hard magnetic material and functions as a memory layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【従来の技術】コンピュータや電子機器に利用されるメ
モリ素子は、用途の拡大とともに大容量、高速、低コス
トといった基本性能の向上が日進月歩のスピードで進展
する先端技術分野の一つとして激しい技術開発競争が繰
り広げられている。様々な新しいメモリデバイスが提案
されるなか、近年、非磁性層を強磁性層の間に挟み込ん
だ磁気薄膜素子が巨大磁気抵抗効果(Giant Magnet Regi
stance)が発見され、この現象を利用した磁気センサ
ー、メモリ素子(以下、ＧＭＲメモリ)が注目を集めつつ
ある。2. Description of the Related Art Memory devices used in computers and electronic devices are being developed as one of the advanced technology fields in which the basic performance such as large capacity, high speed, and low cost is progressing at an ever-increasing speed with the expansion of applications. Competition is under way. As various new memory devices have been proposed, in recent years, a magnetic thin film element in which a nonmagnetic layer is sandwiched between ferromagnetic layers has a giant magnetoresistance effect (Giant Magnet Regi
stance) has been discovered, and magnetic sensors and memory elements (hereinafter, GMR memories) utilizing this phenomenon are attracting attention.

【０００２】巨大磁気抵抗効果を応用したＧＭＲメモリ
の動作原理を以下に示す。図４(ａ)はＧＭＲメモリの構
成図である。基板上に第１磁性層、非磁性層、第２磁性
層、絶縁層、導体線の順に積層する。強磁性層と非磁性
層の組み合わせからなる磁気抵抗膜部は多層構造でもよ
い。２つの強磁性層は軟磁性材料と硬磁性材料の組み合
わせからなっており、軟磁性材料が情報を読み出す再生
層となり、硬磁性材料が情報を蓄積するメモリ層とな
る。図４では第１磁性層が再生層、第２磁性層がメモリ
層となっている。基板と第１磁性層の間にＳiＮやＴa等
のバッファー層を設ける場合がある。The operation principle of a GMR memory to which the giant magnetoresistance effect is applied will be described below. FIG. 4A is a configuration diagram of the GMR memory. A first magnetic layer, a non-magnetic layer, a second magnetic layer, an insulating layer, and a conductor line are sequentially laminated on a substrate. The magnetoresistive film portion composed of a combination of a ferromagnetic layer and a nonmagnetic layer may have a multilayer structure. The two ferromagnetic layers are made of a combination of a soft magnetic material and a hard magnetic material. The soft magnetic material becomes a reproducing layer for reading information, and the hard magnetic material becomes a memory layer for storing information. In FIG. 4, the first magnetic layer is a reproducing layer, and the second magnetic layer is a memory layer. In some cases, a buffer layer such as SiN or Ta is provided between the substrate and the first magnetic layer.

【０００３】ＧＭＲメモリの記録動作は導体線で発生す
る磁界でメモリ層となる第２磁性層の磁化の方向を変え
ることにより行われる。図４(ｂ)は"０"を書き込む場合
を示している。導体線に対し紙面に垂直方向に裏面から
正面に向かって記録電流を流すと、矢印の方向に磁界が
発生する。記録する場合は発生する磁界が大きいので再
生層である第１磁性層だけでなくメモリ層である第２磁
性層の磁化方向も紙面上で右向きに書き込まれる。この
状態が"０"である。The recording operation of a GMR memory is performed by changing the direction of magnetization of a second magnetic layer serving as a memory layer by a magnetic field generated in a conductor line. FIG. 4B shows a case where "0" is written. When a recording current flows from the back surface to the front surface of the conductor wire in a direction perpendicular to the paper surface, a magnetic field is generated in the direction of the arrow. In the case of recording, since the generated magnetic field is large, not only the magnetization direction of the first magnetic layer as the reproducing layer but also the magnetization direction of the second magnetic layer as the memory layer is written rightward on the paper. This state is "0".

【０００４】図４(ｃ)は"１"を書き込む場合を示してい
る。導体線に対し紙面に垂直方向に正面から裏面に向か
って記録電流を流すと、矢印方向に磁界が発生する。記
録する場合は、発生する磁界が大きいので再生層である
第１磁性層だけでなくメモリ層である第２磁性層の磁化
方向も紙面上で左向きに書き込まれる。この状態が"１"
である。FIG. 4C shows a case where "1" is written. When a recording current is applied to the conductor wire from the front to the back in a direction perpendicular to the paper, a magnetic field is generated in the direction of the arrow. In the case of recording, since the generated magnetic field is large, not only the magnetization direction of the first magnetic layer which is the reproducing layer but also the magnetization direction of the second magnetic layer which is the memory layer is written leftward on the paper. This state is "1"
It is.

【０００５】再生は、導体線に記録時よりも弱い再生電
流パルスを両方向に順番に流すことにより再生層の磁化
を反転させ、そのときの抵抗変化の仕方を読み取ること
により実現する。[0005] Reproduction is realized by inverting the magnetization of the reproduction layer by sequentially passing a reproduction current pulse weaker than that at the time of recording to the conductor line in both directions, and reading the manner of resistance change at that time.

【０００６】図４(ｄ)は再生動作を示す一連の図であ
る。"０"が記録されている図４(ｂ)において、導体線に
対しはじめ紙面に垂直方向に正面から裏面に向かって再
生電流を流し、次に逆向きの電流を流した場合における
磁性層の磁化方向の変化を示したのが図４(ｄ)と図４
(ｆ)である。FIG. 4D is a series of diagrams showing a reproducing operation. In FIG. 4B in which “0” is recorded, a reproduction current is applied to the conductor wire from the front to the back in a direction perpendicular to the paper first, and then a current in the opposite direction is applied. FIGS. 4D and 4D show changes in the magnetization direction.
(f).

【０００７】導体線に対しはじめ紙面に垂直方向に正面
から裏面に向かって再生電流を流したときには、矢印の
向きに小さな磁界が発生する。この磁界強度では再生層
である第１磁性層は磁化が反転するが、メモリ層である
第２磁性層の磁化は"０"の方向を保ったままである。次
に導体線に対し紙面に垂直方向に裏面から正面に向かっ
て再生電流を流したときには、矢印の向きに小さな磁界
が発生する。この磁界強度では再生層である第１磁性層
は磁化が反転するが、メモリ層である第２磁性層の磁化
は"０"の方向を保ったままである。When a reproducing current is applied to the conductor wire from the front to the back in a direction perpendicular to the paper, a small magnetic field is generated in the direction of the arrow. At this magnetic field strength, the magnetization of the first magnetic layer, which is the reproducing layer, is reversed, but the magnetization of the second magnetic layer, which is the memory layer, maintains the direction of “0”. Next, when a reproducing current flows from the back surface to the front surface of the conductor wire in a direction perpendicular to the paper surface, a small magnetic field is generated in the direction of the arrow. At this magnetic field strength, the magnetization of the first magnetic layer, which is the reproducing layer, is reversed, but the magnetization of the second magnetic layer, which is the memory layer, maintains the direction of “0”.

【０００８】２つの磁性層の磁化方向に注目すると、は
じめの紙面に垂直方向に正面から裏面に向かって再生電
流を流したときには第１磁性層と第２磁性層の磁化方向
は反平行状態である。次に導体線に対し紙面に垂直方向
に裏面から正面に向かって再生電流を流したときには、
第１磁性層と第２磁性層の磁化方向は平行状態である。
したがって、電流パルスを流す間に導体線の抵抗変化は
反平行状態の高抵抗から平行状態の低抵抗へと変化す
る。このような高抵抗から低抵抗に抵抗値が変化する状
態が"０"であると読み取れる。Focusing on the magnetization directions of the two magnetic layers, when a reproduction current is passed from the front to the back in a direction perpendicular to the plane of the drawing, the magnetization directions of the first and second magnetic layers are antiparallel. is there. Next, when a reproduction current is passed from the back to the front in a direction perpendicular to the paper surface with respect to the conductor wire,
The magnetization directions of the first magnetic layer and the second magnetic layer are in a parallel state.
Therefore, the resistance change of the conductor wire changes from the high resistance in the anti-parallel state to the low resistance in the parallel state during the flow of the current pulse. It can be read that such a state where the resistance value changes from high resistance to low resistance is “0”.

【０００９】"１"が記録されている図４(ｃ)において、
導体線に対しはじめ紙面に垂直方向に正面から裏面に向
かって再生電流を流し、次に逆向きの電流を流した場合
における強磁性層の磁化方向の変化を示したのが図４
(ｅ)と図４(ｇ)である。In FIG. 4C in which "1" is recorded,
FIG. 4 shows a change in the magnetization direction of the ferromagnetic layer when a reproduction current is applied to the conductor wire from the front to the back in a direction perpendicular to the paper and then a current in the opposite direction is applied.
(e) and FIG. 4 (g).

【００１０】導体線に対しはじめ紙面に垂直方向に正面
から裏面に向かって再生電流を流したときには、矢印の
向きに小さな磁界が発生する。この磁界強度では再生層
である第１磁性層は磁化が反転するが、メモリ層である
第２磁性層の磁化は"１"の方向を保ったままである。次
に導体線に対し紙面に垂直方向に裏面から正面に向かっ
て再生電流を流したときには、矢印の向きに小さな磁界
が発生する。この磁界強度では再生層である第１磁性層
は磁化が反転するが、メモリ層である第２磁性層の磁化
は"１"の方向を保ったままである。When a reproducing current is applied to the conductor wire from the front to the back in the direction perpendicular to the paper, a small magnetic field is generated in the direction of the arrow. At this magnetic field intensity, the magnetization of the first magnetic layer, which is the reproducing layer, is reversed, but the magnetization of the second magnetic layer, which is the memory layer, maintains the direction of "1". Next, when a reproducing current flows from the back surface to the front surface of the conductor wire in a direction perpendicular to the paper surface, a small magnetic field is generated in the direction of the arrow. At this magnetic field intensity, the magnetization of the first magnetic layer, which is the reproducing layer, is reversed, but the magnetization of the second magnetic layer, which is the memory layer, maintains the direction of "1".

【００１１】２つの磁性層の磁化方向に注目すると、は
じめの紙面に垂直方向に正面から裏面に向かって再生電
流を流したときには第１磁性層と第２磁性層の磁化方向
は平行状態である。次に導体線に対し紙面に垂直方向に
裏面から正面に向かって再生電流を流したときには、第
１磁性層と第２磁性層の磁化方向は反平行状態である。
したがって、電流パルスを流す間に導体線の抵抗変化は
平行状態の低抵抗から反平行状態の高抵抗へと変化す
る。このような低抵抗から高抵抗に抵抗値が変化する状
態が"１"であると読み取れる。Focusing on the magnetization directions of the two magnetic layers, the magnetization directions of the first magnetic layer and the second magnetic layer are parallel when a reproduction current is passed from the front to the back in a direction perpendicular to the plane of the drawing. . Next, when a reproducing current flows from the back surface to the front surface in a direction perpendicular to the paper of the drawing, the magnetization directions of the first magnetic layer and the second magnetic layer are in an anti-parallel state.
Therefore, the resistance change of the conductor wire changes from the low resistance in the parallel state to the high resistance in the anti-parallel state during the flow of the current pulse. It can be read that such a state where the resistance value changes from low resistance to high resistance is "1".

【００１２】以上述べたように、弱い電流パルスを書き
込み線に流したときの抵抗変化の仕方を読み取ることに
より記録されている情報が"０"か、または"１"かを識別
することができる。この記録再生方法は、不揮発、非破
壊で高速駆動が可能であることから理想的なメモリ特性
が期待できる。As described above, whether the recorded information is "0" or "1" can be identified by reading the manner in which the resistance changes when a weak current pulse is applied to the write line. . This recording / reproducing method can be expected to have ideal memory characteristics because it can be driven non-volatilely and nondestructively at high speed.

【００１３】ところで、ＤＲＡＭ等の半導体メモリにお
いては高速化や高集積化に伴う配線微細化の影響で、配
線でのキャパシタ増加による遅延が問題となってきてい
る。この対策の一つとして最近絶縁膜の上にＳiエピタ
キシャル層を設けたＳＯＩ(Silicon On Insulator)基板
の利用が検討されている。Meanwhile, in semiconductor memories such as DRAMs, delay due to an increase in capacitors in wiring has become a problem due to the influence of finer wiring due to higher speed and higher integration. As one of the countermeasures, use of an SOI (Silicon On Insulator) substrate having a Si epitaxial layer provided on an insulating film has been studied recently.

【００１４】ＳＯＩ技術を利用したデバイスは、通常の
Ｓi集積回路を作製するＳi基板では到達し得ない数々の
優位点を有することから多くの研究がなされてきた。す
なわち、ＳＯＩ技術を利用することにより、(１)誘電体
分離が容易で高集積化が可能なこと、(２)対放射線耐性
に優れていること、(３)浮遊容量が低減され素子動作の
高速化が可能なこと、(４)ウエル形成工程が省略できる
こと、(５)ラッチアップを防止できること、(６)薄膜化
による完全空乏型電界効果トランジスタが可能なこと、
等々の優位点が得られる。Many studies have been made on devices utilizing the SOI technology because they have a number of advantages that cannot be attained by the Si substrate for fabricating ordinary Si integrated circuits. In other words, by using the SOI technology, (1) dielectric separation is easy and high integration is possible, (2) radiation resistance is excellent, and (3) stray capacitance is reduced and element operation is improved. High-speed operation, (4) well formation step can be omitted, (5) latch-up can be prevented, (6) a fully depleted field-effect transistor by thinning can be realized,
And so on.

【００１５】こうした特徴を持つＳＯＩ基板上に形成さ
れたＧＭＲメモリが特開平９-４５０７４に提案されて
いる。このＧＭＲメモリの構成は図３に示すように、基
板、絶縁性を有するインシュレータ層、Ｓiエピタキシ
ャル層からなるＳＯＩ基板上にＣuバッファー層、軟磁
性層、非磁性層、硬磁性層、絶縁層、書き込み線を順次
成膜したものとなっている。図４で原理を示したＧＭＲ
メモリとの違いは基板がＳＯＩである点とＣuバッファ
ー層がある点で動作原理は同じである。A GMR memory formed on an SOI substrate having such characteristics has been proposed in Japanese Patent Laid-Open No. 9-45074. As shown in FIG. 3, the structure of this GMR memory is such that a Cu buffer layer, a soft magnetic layer, a non-magnetic layer, a hard magnetic layer, an insulating layer, and a Cu buffer layer are formed on an SOI substrate composed of a substrate, an insulator layer having insulation properties, and an Si epitaxial layer. The write lines are formed sequentially. GMR showing the principle in FIG.
The difference from the memory is that the operation principle is the same in that the substrate is SOI and there is a Cu buffer layer.

【００１６】図５は図３の円で示した拡大範囲を模式的
に表したものである。Ｓiエピタキシャル層、バッファ
層、軟磁性層、非磁性層、硬磁性層、絶縁層、書き込み
線のそれぞれの間に界面１から６が存在する。FIG. 5 schematically shows an enlarged range indicated by a circle in FIG. Interfaces 1 to 6 exist between each of the Si epitaxial layer, the buffer layer, the soft magnetic layer, the nonmagnetic layer, the hard magnetic layer, the insulating layer, and the write line.

【００１７】[0017]

【発明が解決しようとする課題】ＳＯＩ基板の表面であ
る界面１は面荒さが１.５オングストロームＲｍｓ程度
の平滑面となっているが、バッファ層、軟磁性層と積み
上げていくうちに徐々に界面の平滑性は薄れる。特に非
磁性層は非常に薄い(１〜１０nm程度)ので、薄膜成長の
モデリングで知られるVolmer-Weber型やStranski-Krast
anov型等の島状構造が形成されやすい。また、絶縁層と
して用いるＳiＮやＳiＯ₂等は柱状構造となるため柱ご
との成長速度の差異から表面が凸凹とした形態となる。
結晶構造を取る材料を用いた場合には結晶粒界の影響を
受ける。つまり下地層の界面の影響をその上に位置する
界面は受けるので、下から上に界面が増えるごとに荒れ
ていき、書き込み線の界面６が最も荒れている。The interface 1, which is the surface of the SOI substrate, has a smooth surface with a surface roughness of about 1.5 Angstroms Rms. The smoothness of the interface decreases. In particular, since the nonmagnetic layer is very thin (about 1 to 10 nm), it is possible to use the Volmer-Weber type or Stranski-Krast
Island structures such as anov type are easily formed. In addition, since SiN, SiO _{2, and the} like used as the insulating layer have a columnar structure, the surface is uneven due to a difference in growth rate between the columns.
When a material having a crystal structure is used, it is affected by crystal grain boundaries. That is, since the interface located above is affected by the interface of the underlayer, the interface becomes rougher as the number of interfaces increases from bottom to top, and the interface 6 of the write line is the roughest.

【００１８】一方、図４で説明した通りＧＭＲメモリの
記録、再生動作は書き込み線に流す電流で発生する磁界
で行う。そのため、軟磁性層/非磁性層/硬磁性層からな
る磁気薄膜素子部と書き込み線間の距離が一定に保たれ
ていることが安定したメモリ動作のためには必須であ
る。On the other hand, as described with reference to FIG. 4, recording and reproducing operations of the GMR memory are performed by a magnetic field generated by a current flowing through the write line. Therefore, it is essential for the stable memory operation that the distance between the magnetic thin-film element portion composed of the soft magnetic layer / non-magnetic layer / hard magnetic layer and the write line be kept constant.

【００１９】ところが前出の通り書き込み線の界面６は
非常に荒れているため、記録、再生動作のために必要な
電流のばらつきが大きくなるという問題があった。これ
は、磁気薄膜素子部と書き込み線の間の平均距離が同じ
であっても実際に必要な記録電流に依存するためであ
る。However, as described above, since the interface 6 of the write line is very rough, there is a problem that the current required for the recording and reproducing operations varies greatly. This is because even if the average distance between the magnetic thin film element and the write line is the same, it depends on the actually required recording current.

【００２０】したがって、書き込み線の表面荒さの影響
を顕著に受け、荒れたところの最短距離で記録電流が決
定してしまうことになる。この点は単一のメモリ素子で
は特に問題とならないが、図６のように複数の書き込み
線を有するマトリクス構造とした場合に影響大で、実用
可能なレベルにないことが明らかになった。界面６を平
滑化するためには平坦化プロセスを導入しなければなら
ない。平坦化プロセスの導入は製造工程をより長く複雑
化するためのコストアップの原因となる。Accordingly, the recording current is determined by the shortest distance in the roughened area, which is significantly affected by the surface roughness of the writing line. Although this point is not particularly problematic in a single memory element, it has been clarified that the effect is large when a matrix structure having a plurality of write lines as shown in FIG. 6 is not at a practical level. In order to smooth the interface 6, a planarization process must be introduced. The introduction of the planarization process causes an increase in cost for making the manufacturing process longer and more complicated.

【００２１】本発明は上記に鑑みなされたものであっ
て、本発明の第１の目的は、電流マージンが十分小さい
実用的なＳＯＩ基板上のＧＭＲメモリを提供することに
ある。また第２の目的は、ＧＭＲメモリ特性の向上し
た、周辺回路の高速化と共により好適なコンピュータペ
リフェラル向けの安価なメモリを提供することにある。The present invention has been made in view of the above, and it is a first object of the present invention to provide a practical GMR memory on a SOI substrate having a sufficiently small current margin. It is a second object of the present invention to provide an inexpensive memory for computer peripherals which has improved GMR memory characteristics and is more suitable for high speed peripheral circuits.

【００２２】[0022]

【課題を解決するための手段】かかる問題点を解決する
手段を鋭意検討した結果、以下の方法が優れていること
を確認した。As a result of intensive studies on means for solving the above problems, it has been confirmed that the following method is superior.

【００２３】すなわち、基板/絶縁性を有するインシュ
レータ層/Ｓiエピタキシャル層からなるＳＯＩ基板上に
作製した第１磁性層/非磁性層/第２磁性層からなる磁気
薄膜素子の近傍に絶縁層を介して書き込み線を設けたメ
モリ素子において、書き込み線を第１磁性層とＳＯＩ基
板のインシュレータ層の間に設けたことを特徴とする巨
大磁気抵抗効果メモリである。That is, an insulating layer is interposed in the vicinity of a magnetic thin film element composed of a first magnetic layer / non-magnetic layer / second magnetic layer formed on an SOI substrate composed of a substrate / insulator layer having insulating properties / Si epitaxial layer. In a memory element provided with a write line, a write line is provided between the first magnetic layer and an insulator layer of the SOI substrate.

【００２４】また、このメモリ素子において、書き込み
線をＳＯＩ基板のＳiエピタイキシャル層に埋め込んだ
ことを特徴とし、また、このメモリ素子において、書き
込み線を第１磁性層とＳＯＩ基板のＳiエピタキシャル
層の間に設けたことを特徴とし、さらに、このメモリ素
子において、書き込み線を第１磁性層/非磁性層/第２磁
性層からなる磁気薄膜素子の上下に配置したことを特徴
とする。Further, in this memory element, the write line is embedded in the Si epitaxial layer of the SOI substrate. In this memory element, the write line is embedded in the first magnetic layer and the Si epitaxial layer of the SOI substrate. The memory element is further characterized in that write lines are arranged above and below a magnetic thin-film element consisting of a first magnetic layer / non-magnetic layer / second magnetic layer.

【００２５】また、Ｓiエピタキシャル層の厚さが０.０
５〜１０μmの範囲であることを特徴とし、また、第１
磁性層が軟磁性材料、第２磁性層が硬磁性材料であるこ
とを特徴とし、さらに、第１磁性層が硬磁性材料、第２
磁性層が軟磁性材料であることを特徴とする。The thickness of the Si epitaxial layer is 0.0
Characterized in that it is in the range of 5 to 10 μm.
The magnetic layer is made of a soft magnetic material, the second magnetic layer is made of a hard magnetic material, and the first magnetic layer is made of a hard magnetic material.
The magnetic layer is made of a soft magnetic material.

【００２６】また、第１磁性層と第２磁性層がＮi,Ｆe,
Ｃoのいずれかの元素を含む合金からなることを特徴と
し、また、非磁性層がＣu合金かＡlＯxからなることを
特徴とする。The first magnetic layer and the second magnetic layer are formed of Ni, Fe,
It is characterized in that it is made of an alloy containing any element of Co, and that the nonmagnetic layer is made of a Cu alloy or AlOx.

【００２７】(作用)書き込み線をＳＯＩ基板の絶縁性を
有するインシュレータ層と第１磁性層との間に配置した
構造とすることにより間に挿入される界面の数が減少
し、結果として書き込み線界面の平滑性がＳＯＩ基板並
に揚がる。そのため、記録再生に必要な電流のばらつき
が十分小さくなり実用できるようになる。(Function) By providing a structure in which the write line is disposed between the insulator layer having insulating properties of the SOI substrate and the first magnetic layer, the number of interfaces to be inserted therebetween is reduced, and as a result, the write line The smoothness of the interface rises to the level of an SOI substrate. Therefore, the variation in the current required for recording and reproduction is sufficiently reduced, and the device can be put to practical use.

【００２８】書き込み線の配置は、Ｓiエピタキシャル
層の厚さにより様々な形態を取ることができる。試行錯
誤の結果、Ｓiエピタキシャル層が比較的厚い３〜１０
μmの場合には、書きこみ線はＳiエピタキシャル層の上
に配置するのがよいこと、Ｓiエピタキシャル層が比較
的薄い０.０５〜３μmの場合には、書き込み線はＳiエ
ピタキシャル層の中に埋め込むから、Ｓiエピタキシャ
ル層を除去して直接ＳＯＩ基板のインシュレータ層の上
に配置することがよいことがわかった。The arrangement of the write lines can take various forms depending on the thickness of the Si epitaxial layer. As a result of trial and error, the Si epitaxial layer is relatively thick 3 to 10
In the case of .mu.m, the write line is preferably placed on the Si epitaxial layer. In the case where the Si epitaxial layer is relatively thin, 0.05 to 3 .mu.m, the write line is embedded in the Si epitaxial layer. From this, it was found that it is better to remove the Si epitaxial layer and place it directly on the insulator layer of the SOI substrate.

【００２９】上記の加工作業は、フォトリソグラフィー
によるパターニング技術で容易に行うことができる。Ｓ
ＯＩ基板の作成方法としては研磨法、貼り合わせ法等多
種提案されているがいずれの方法を用いたものでもよ
い。図１は本発明におけるＧＭＲメモリの構造を示す。
ＳＯＩ基板のＳiエピタキシャル層の中に書き込み線が
埋め込まれており、その上に絶縁層を介して第１磁性
層、非磁性層、第２磁性層からなる磁気薄膜素子部が形
成されている。全体構造は絶縁層で覆われて保護されて
いる。The above-mentioned processing can be easily performed by a patterning technique using photolithography. S
Although various methods such as a polishing method and a bonding method have been proposed as a method of forming the OI substrate, any method may be used. FIG. 1 shows the structure of a GMR memory according to the present invention.
A write line is buried in the Si epitaxial layer of the SOI substrate, and a magnetic thin film element portion including a first magnetic layer, a non-magnetic layer, and a second magnetic layer is formed thereon via an insulating layer. The entire structure is covered and protected by an insulating layer.

【００３０】第１磁性層と第２磁性層の組み合わせは軟
磁性材料と硬磁性材料からなり、第１磁性層を軟磁性
層、第２磁性層を硬磁性層とする組み合わせか、あるい
は第１磁性層を硬磁性層、第２磁性層を軟磁性層とする
組み合わせのいずれを用いてもよい。The combination of the first magnetic layer and the second magnetic layer is made of a soft magnetic material and a hard magnetic material, and the first magnetic layer is a soft magnetic layer and the second magnetic layer is a hard magnetic layer. Any combination of a hard magnetic layer as the magnetic layer and a soft magnetic layer as the second magnetic layer may be used.

【００３１】ここで述べる軟磁性材料、および硬磁性材
料は、２つの強磁性層間における保磁力の大小関係で定
義されるもので、保磁力が大きいものを硬磁性材料とす
る。第１磁性層および第２磁性層としてはＮi,Ｆe,Ｃo
のいずれかの元素を含む合金からなり、ＮiＦeやＣo,Ｎ
iＦeＣo,ＦeＣo,ＣoＦeＢといった材料が用いられる。
これら２層の組成は保磁力が異なるよう適宜調整され、
膜厚は２〜１００nmである。磁性層に挟まれる非磁性層
としてはＣuやＡlＯxといった材料が用いられる。非磁
性層は両側に位置する磁性層間の交換結合を起こさない
程度の膜厚で１〜１０nmである。The soft magnetic material and the hard magnetic material described here are defined by the magnitude of the coercive force between the two ferromagnetic layers, and those having a large coercive force are defined as hard magnetic materials. The first magnetic layer and the second magnetic layer are made of Ni, Fe, Co.
Of NiFe, Co, N
Materials such as iFeCo, FeCo, and CoFeB are used.
The composition of these two layers is appropriately adjusted so that the coercive force differs,
The film thickness is 2 to 100 nm. A material such as Cu or AlOx is used for the non-magnetic layer sandwiched between the magnetic layers. The nonmagnetic layer has a thickness of 1 to 10 nm so as not to cause exchange coupling between the magnetic layers located on both sides.

【００３２】絶縁層はＳiＯ₂やＳiＮ,Ａl₂Ｏ₃等の無機
材料やノボラック樹脂等の有機材料が用いられる。絶縁
層の膜厚は書き込み線に印加する電力に対して必要な絶
縁耐圧で決まり５〜１０００nmである。書き込み線はＡ
lやＣu,Ａu等導電性の高い材料が用いられる。書き込み
線の膜厚は書き込み線に流す電流や線幅で決まり１００
〜１０００nmである。書き込み線は情報の書き込み線と
して用いられる。図２は図１の円で示した拡大範囲を模
式的に表したものである、Ｓiエピタキシャル層の中に
埋め込まれた書き込み線、絶縁層、第１磁性層、非磁性
層、第２磁性層、絶縁層のそれぞれの間に界面１から５
が存在する。The insulating layer is made of an inorganic material such as SiO ₂ , SiN, Al ₂ O ₃ or an organic material such as a novolak resin. The thickness of the insulating layer is determined by the dielectric strength required for the power applied to the write line, and is 5 to 1000 nm. Write line is A
Highly conductive materials such as l, Cu, and Au are used. The thickness of the write line is determined by the current and line width flowing through the write line.
１０００1000 nm. The writing line is used as a writing line for information. FIG. 2 schematically shows an enlarged range indicated by a circle in FIG. 1; a write line, an insulating layer, a first magnetic layer, a nonmagnetic layer, and a second magnetic layer embedded in a Si epitaxial layer. , Interfaces 1 to 5 between each of the insulating layers
Exists.

【００３３】下地層の界面の影響をその上に位置する界
面は受けるので、下から上に界面が増えるごとに荒れて
いく傾向は同じである。しかしＳＯＩ基板に埋め込まれ
た書き込み線と絶縁層とがなす界面１は、Ｓiエピタキ
シャル層並みに平滑面であるため、第１磁性層/非磁性
層/第２磁性層からなる磁気薄膜素子部との間における
距離のばらつきは図３に示す従来構造と比べ少ない。し
たがって、記録再生に必要な電流のばらつきは実用レベ
ルに小さくなり、複数のセルをマトリクス上に配置して
使用することが可能になる。Since the interface located above the underlayer is affected by the interface of the underlayer, the tendency for the interface to become rougher as the number of interfaces increases from bottom to top is the same. However, since the interface 1 formed between the write line embedded in the SOI substrate and the insulating layer is as smooth as the Si epitaxial layer, the interface 1 has a magnetic thin film element portion composed of the first magnetic layer / non-magnetic layer / second magnetic layer. Is less than that of the conventional structure shown in FIG. Therefore, the variation in current required for recording and reproduction is reduced to a practical level, and a plurality of cells can be arranged and used on a matrix.

【００３４】本発明の構造を取ることによる利点は、書
き込み線表面が平滑化することに留まらない。図３に示
す従来構造と比べ実質的に１層少ないことになるため、
生産ラインの短縮や製造装置のコストダウンが可能であ
る。したがってメモリの低コスト化が図られ安価なメモ
リを提供することができる。The advantage of adopting the structure of the present invention is not limited to the smoothing of the write line surface. Since it is substantially one layer less than the conventional structure shown in FIG.
It is possible to shorten the production line and the cost of the manufacturing equipment. Therefore, the cost of the memory can be reduced and an inexpensive memory can be provided.

【００３５】さらに、Ｓiエピタキシャル層と書き込み
線がほぼ同じ高さにある点も製造上有利である。なぜな
ら、書き込み線の駆動回路として用いるドレインや他の
回路素子との結合が平面的に可能で、立体化した配線
(ピア等)を減らすことができるからである。Further, the fact that the Si epitaxial layer and the write line are at substantially the same height is also advantageous in manufacturing. This is because the connection with the drain and other circuit elements used as the drive circuit of the write line is possible in a planar manner, and a three-dimensional wiring
(Peers, etc.) can be reduced.

【００３６】ＧＭＲメモリにおける書き込み動作をさら
に確実にする方法もある。それは図１０のように磁気薄
膜素子部を構成する第１磁性層/非磁性層/第２磁性層の
上下に書き込み線を配置する方法である。上下の書き込
み線を活用することにより、例えば磁界強度を高くして
記録動作を行いたいときには、上下の書き込み線に電流
を流し、逆に再生動作を行いたいときは、上から下のど
ちらか一方の書き込み線に電流を流すという使い方をす
ることにより、メモリとしての信頼性をあげることがで
きる。There is a method for further ensuring the write operation in the GMR memory. This is a method of arranging write lines above and below a first magnetic layer / non-magnetic layer / second magnetic layer constituting a magnetic thin film element portion as shown in FIG. Utilizing the upper and lower write lines, for example, when performing a recording operation with a high magnetic field strength, applying current to the upper and lower write lines, and conversely, when performing a reproducing operation, one of the upper to lower sides is required. By applying a current to the write line, the reliability as a memory can be improved.

【００３７】[0037]

【発明の実施の形態】以下、本発明の実施態様の詳細を
実施例により図面に基づいて具体的に説明するが、本発
明がこれらによってなんら限定されるものではない。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings based on examples, but the present invention is not limited thereto.

【００３８】[実施例１]図１に示すようにＳＯＩ基板の
Ｓiエピタキシャル層に書き込み線を埋め込んだＧＭＲ
メモリを作製し、書き込みに必要な記録電流を測定し
た。Embodiment 1 As shown in FIG. 1, a GMR in which a write line is embedded in a Si epitaxial layer of an SOI substrate
A memory was manufactured, and a recording current required for writing was measured.

【００３９】ＳＯＩ基板はELTRAN法(特開平7-249749、
三谷 清:電子材料1997年6月号P.22-28参照)で作製され
た６インチサイズのＳi/ＳiＯ₂/Ｓiエピタキシャル層の
ものを用いた。Ｓiエピタキシャル層の厚さは０.５μm
で、軽くドープしたｎ形Ｓiとなっている。The SOI substrate is manufactured by the ELTRAN method (Japanese Patent Laid-Open No. 7-249749,
Kiyoshi Mitani: A 6-inch Si / SiO ₂ / Si epitaxial layer manufactured by Electronic Materials, June 1997, p.22-28) was used. The thickness of the Si epitaxial layer is 0.5 μm
Thus, a lightly doped n-type Si is obtained.

【００４０】この基板に対しフォトリソグラフィーによ
るパターニングを施してＳiエピタキシャル層をエッチ
ングする領域をレジストマスクで定義した。具体的には
図８の形状のクロムマスクを用いてアライナによる密着
露光で膜厚１μmのレジストマスク(東京応化製レジスト
TSMR8900)にパターンを焼き付けた。露光にはハロゲン
光源を使い、ミカサ社製マスクアライナMA10の露光強度
を設定８とし、露光時間を１０秒とした。A region where the Si epitaxial layer was etched by patterning the substrate by photolithography was defined by a resist mask. Specifically, using a chrome mask having the shape shown in FIG.
The pattern was printed on TSMR8900). A halogen light source was used for the exposure, the exposure intensity of the mask aligner MA10 manufactured by Mikasa was set to 8, and the exposure time was set to 10 seconds.

【００４１】レジストマスク付きのＳＯＩ基板をＲＩＥ
(反応性イオンエッチング装置)に入れＳiエピタキシャ
ル層のエッチングを行った。レジストが残ったままのＳ
ＯＩ基板を、スパッタ装置に入れ書き込み線となるＡl
をＳiエピタキシャル層の溝に埋め込むよう成膜した。
次に、リフトオフにより不要部分のＡl膜を除去して、
Ｓiエピタキシャル層に書き込み線が埋め込まれた状態
を作り込んだ。RIE on SOI substrate with resist mask
(Reactive ion etching apparatus) to etch the Si epitaxial layer. S with resist remaining
The OI substrate is put into a sputtering apparatus, and the write line
Was formed so as to be embedded in the groove of the Si epitaxial layer.
Next, unnecessary portions of the Al film are removed by lift-off,
A state in which the write line was buried in the Si epitaxial layer was created.

【００４２】Ａlのパターニングをしたのと同じ要領
で、磁性薄膜素子部を形成するレジストマスクを作製し
た。加工が終った基板を再びスパッタ装置に入れ、到達
圧力５×１０^-5Pa以下になってから絶縁層であるＳi
Ｎ、第１磁性層であるＮi₈₀Ｆe₂₀、非磁性層であるＣ
u、第２磁性層であるＣo、絶縁層であるＳiＮを成膜し
た。A resist mask for forming the magnetic thin film element was prepared in the same manner as the patterning of Al. The processed substrate is put into the sputtering device again, and when the ultimate pressure becomes 5 × 10 ⁻⁵ Pa or less, the insulating layer Si
N, first magnetic layer Ni ₈₀ Fe ₂₀ , non-magnetic layer C
u, a second magnetic layer Co, and an insulating layer SiN were formed.

【００４３】膜厚はそれぞれ５０/２０/５/２０/５０
(単位は全てnm)である。ここで、第１磁性層は軟磁性材
料であり再生層として、また第２磁性層は硬磁性材料で
ありメモリ層として機能する。The film thickness is 50/20/5/20/50, respectively.
(All units are nm). Here, the first magnetic layer is a soft magnetic material and functions as a reproducing layer, and the second magnetic layer is a hard magnetic material and functions as a memory layer.

【００４４】成膜に際し、基板表面方向に同じ磁気異方
性を持つよう永久磁石を配置してある。永久磁石の発生
する磁界強度は、測定中心で１００Oeとした。成膜が終
った基板を再びフォトリソグラフィーでパターニング
し、書き込み線へのコンタクトホールをエッチングプロ
セスとＡlのスパッタ成膜で作製した。最終的に絶縁層
の上に測定プローブの針を落とすパット部を、ＣuとＴi
で作製した。パット部の面積は１５０μm×１２５μmで
ある。At the time of film formation, a permanent magnet is arranged so as to have the same magnetic anisotropy in the substrate surface direction. The magnetic field intensity generated by the permanent magnet was 100 Oe at the center of measurement. The substrate on which the film was formed was patterned again by photolithography, and a contact hole to a write line was formed by an etching process and Al sputter film formation. Finally, the pads for dropping the needle of the measurement probe onto the insulating layer are Cu and Ti.
Prepared. The area of the pad is 150 μm × 125 μm.

【００４５】でき上がったサンプルは４端子法により電
気特性を測定した。用いた測定プローブはＢe-Ｃu製で
針先端径は５０μmである。ソース電源からの電流を書
き込み線に導入し、センス線(非表示)の抵抗変化を測定
して書き込みが行われたかどうかを判定した。書き込み
に必要な電流を９個のサンプルに対して測定した結果を
表１に示す。The electrical characteristics of the completed sample were measured by a four-terminal method. The measuring probe used was made of Be-Cu and the needle tip diameter was 50 μm. The current from the source power supply was introduced to the write line, and the resistance change of the sense line (not shown) was measured to determine whether the write was performed. Table 1 shows the results of measuring the current required for writing for nine samples.

【００４６】[実施例２]第１磁性層をＣo、第２磁性層
をＮi₈₀Ｆe₂₀とした以外は、実施例１と全く同じ構成の
ＧＭＲメモリを作製し、書き込みに必要な記録電流を測
定した。ここで、第１磁性層は硬磁性材料でありメモリ
層として、また第２磁性層は軟磁性材料であり再生層と
して機能する。測定した結果を表１に示す。Example 2 A GMR memory having exactly the same structure as that of Example 1 except that the first magnetic layer was Co and the second magnetic layer was Ni ₈₀ Fe ₂₀ was prepared, and the recording current required for writing was reduced. It was measured. Here, the first magnetic layer is a hard magnetic material and functions as a memory layer, and the second magnetic layer is a soft magnetic material and functions as a reproducing layer. Table 1 shows the measurement results.

【００４７】[実施例３]図７に示すように、ＳＯＩ基板
のインシュレータ層の上に書き込み線を配置したＧＭＲ
メモリを作製し、書き込みに必要な記録電流を測定し
た。[Embodiment 3] As shown in FIG. 7, a GMR in which a write line is arranged on an insulator layer of an SOI substrate
A memory was manufactured, and a recording current required for writing was measured.

【００４８】実施例１と同一種類の基板をＲＩＥに投入
し、はじめにＳiエピタキシャル層を完全に除去した基
板に対して、フォトリソグラフィー工程により書き込み
線パターンのレジストマスクを作製した。実施例１と同
じ手法で電極線のパターン形成と成膜を行った。さらに
磁気薄膜素子部の成膜も同様の手法で行った後、電気特
性の測定を行った。測定方法は実施例１と同様である。
書き込みに必要な電流を９個のサンプルに対して測定し
た結果を表１に示す。A substrate of the same type as in Example 1 was loaded into RIE, and a resist mask of a write line pattern was formed by a photolithography process on the substrate from which the Si epitaxial layer had been completely removed. The pattern formation and film formation of the electrode wires were performed in the same manner as in Example 1. Further, the film formation of the magnetic thin film element was performed in the same manner, and then the electrical characteristics were measured. The measuring method is the same as in Example 1.
Table 1 shows the results of measuring the current required for writing for nine samples.

【００４９】[実施例４]図８に示すようにＳＯＩ基板の
Ｓiエピタキシャル層の上に書き込み線を配置したＧＭ
Ｒメモリを作製し、書き込みに必要な記録電流を測定し
た。ＳＯＩ基板はELTRAN法で作製された６インチサイズ
のＳi/ＳiＯ₂/Ｓiエピタキシャル層のものを用いた。Ｓ
iエピタキシャル層の厚さは３μmで、軽くドープしたｎ
形Ｓiとなっている。[Embodiment 4] As shown in FIG. 8, a GM in which a write line is arranged on a Si epitaxial layer of an SOI substrate
An R memory was manufactured, and a recording current required for writing was measured. As the SOI substrate, a 6-inch Si / SiO ₂ / Si epitaxial layer manufactured by the ELTRAN method was used. S
The thickness of the i-epitaxial layer is 3 μm and the lightly doped n
The shape is Si.

【００５０】この基板に対し、はじめ実施例１と同じ手
法で、Ｓiエピタキシャル層上にフォトリソグラフィー
工程により、書き込み線パターンのレジストマスクを作
製した。実施例１と同じ手法で成膜、リフトオフ後の基
板に対し、さらに磁気薄膜素子部の成膜も同様の手法で
行った後、電気特性の測定を行った。測定方法は実施例
１と同様である。書き込みに必要な電流を９個のサンプ
ルに対して測定した結果を表１に示す。A resist mask of a write line pattern was formed on this substrate by a photolithography process on the Si epitaxial layer in the same manner as in Example 1. On the substrate after film formation and lift-off in the same manner as in Example 1, film formation of the magnetic thin film element portion was also performed in the same manner, and electrical characteristics were measured. The measuring method is the same as in Example 1. Table 1 shows the results of measuring the current required for writing for nine samples.

【００５１】[比較例１]図３に示す構成のＧＭＲメモリ
を作製し、書き込みに必要な記録電流を測定した。実施
例１と同一種類のＳＯＩ基板をスパッタ装置に投入し
た。到達圧力５×１０^-5Pa以下になってからバッファ層
であるＣu、第１磁性層であるＮi₈₀Ｆe₂₀、非磁性層で
あるＣu、第２磁性層であるＣo、絶縁層であるＳiＮを
成膜した。膜厚はそれぞれ１０/２０/５/２０/５０(単
位は全てnm)である。Comparative Example 1 A GMR memory having the structure shown in FIG. 3 was manufactured, and the recording current required for writing was measured. An SOI substrate of the same type as in Example 1 was put into a sputtering apparatus. After reaching an ultimate pressure of 5 × 10 ⁻⁵ Pa or less, Cu serving as a buffer layer, Ni ₈₀ Fe _{20 serving as} a first magnetic layer, Cu serving as a nonmagnetic layer, Co serving as a second magnetic layer, and SiN serving as an insulating layer. Was formed. The film thickness is 10/20/5/20/50 (all units are nm).

【００５２】成膜に際し、基板表面方向に同じ磁気異方
性を持つよう永久磁石を配置してある。永久磁石の発生
する磁界強度は、測定中心で１００Oeとした。成膜が終
った基板を再びフォトリソグラフィーでパターニング
し、書き込み線のパターンを形成しＡlのスパッタ成膜
を行った。最終的に絶縁層の上にプローブの針を落とす
パット部をＣuとＴiで作製した。でき上がったサンプル
は４端子法により電気特性を測定した。書き込みに必要
な電流を９個のサンプルに対して測定した結果を表１に
示す。At the time of film formation, a permanent magnet is arranged so as to have the same magnetic anisotropy in the substrate surface direction. The magnetic field intensity generated by the permanent magnet was 100 Oe at the center of measurement. The substrate on which the film formation was completed was again patterned by photolithography to form a write line pattern, and Al sputtering was performed. Finally, a pad portion for dropping a probe needle on the insulating layer was formed of Cu and Ti. The electrical characteristics of the completed sample were measured by a four-terminal method. Table 1 shows the results of measuring the current required for writing for nine samples.

【００５３】[0053]

【表１】 [実施例５]図１０に示すように磁気薄膜素子部を構成す
る第１磁性層/非磁性層/強磁性層の上下に書き込み線を
配置するＧＭＲメモリを作製した。[Table 1] Example 5 As shown in FIG. 10, a GMR memory in which write lines were arranged above and below a first magnetic layer / nonmagnetic layer / ferromagnetic layer constituting a magnetic thin film element portion was manufactured.

【００５４】用いたＳＯＩ基板は実施例１と同一であ
る。この基板に対しフォトオリソグラフィーによるパタ
ーニングを施して、Ｓiエピタキシャル層をエッチング
する領域をレジストマスクで定義した。具体的には図９
の形状のクロムマスクを用いてアライナによる密着露光
で膜厚１μmのレジストマスク(東京応化製レジストTSMR
8900)にパターンを焼き付けた。露光にはハロゲン光源
を使い、ミカサ製マスクアライナMA10の露光強度を設定
８とし、露光時間を１０秒とした。The used SOI substrate is the same as that of the first embodiment. The substrate was subjected to patterning by photolithography, and a region where the Si epitaxial layer was etched was defined by a resist mask. Specifically, FIG.
A 1μm thick resist mask (Tokyo Ohka Resist TSMR
8900). A halogen light source was used for the exposure, the exposure intensity of the Micasa mask aligner MA10 was set to 8, and the exposure time was 10 seconds.

【００５５】レジストマスク付きのＳＯＩ基板を、ＲＩ
Ｅに入れＳiエピタキシャル層のエッチングを行った。
レジストが残ったままのＳＯＩ基板を、スパッタ装置に
入れ下部書き込み線となるＡlをＳiエピタキシャル層の
溝に埋め込むよう成膜した。次にリフトオフにより不要
部分のＡl膜を除去して、Ｓiエピタキシャル層に書き込
み線が埋め込まれた状態を作り込んだ。Ａlのパターニ
ングをしたのと同じ要領で、磁性薄膜素子部を形成する
レジストマスクを作製した。An SOI substrate with a resist mask is
The Si epitaxial layer was etched in E.
The SOI substrate with the resist remaining was put into a sputtering apparatus and a film was formed so that Al serving as a lower write line was buried in the groove of the Si epitaxial layer. Next, unnecessary portions of the Al film were removed by lift-off to create a state in which the write line was embedded in the Si epitaxial layer. A resist mask for forming the magnetic thin film element portion was prepared in the same manner as the patterning of Al.

【００５６】加工が終った基板を再びスパッタ装置に入
れ、到達圧力５×１０^-5Pa以下になってから絶縁層であ
るＳiＮ、第１磁性層であるＮi₈₀Ｆe₂₀、非磁性層であ
るＣu、第２磁性層であるＣo、絶縁層であるＳiＮを成
膜した。膜厚はそれぞれ５０/１５/３/３０/５０(単位
は全てnm)である。The processed substrate is put into the sputtering apparatus again, and when the pressure reaches 5 × 10 ⁻⁵ Pa or less, the insulating layer is SiN, the first magnetic layer is Ni ₈₀ Fe ₂₀ , and the nonmagnetic layer is the nonmagnetic layer. Cu, Co as the second magnetic layer, and SiN as the insulating layer were formed. The film thickness is 50/15/3/30/50 (all units are nm).

【００５７】成膜に際し、基板表面方向に同じ磁気異方
性を持つよう永久磁石を配置してある。永久磁石の発生
する磁界強度は、測定中心で１００Oeとした。成膜が終
った基板を再びフォトリソグラフィーでパターニング
し、上部書き込み線および下部書き込み線へのコンタク
トホールを、エッチングプロセスとＡlのスパッタ成膜
で作製した。最終的に絶縁層の上に測定プローブの針を
落とすパット部をＣuとＴiで作製した。パット部の面積
は１５０μm×１２５μmである。At the time of film formation, permanent magnets are arranged so as to have the same magnetic anisotropy in the substrate surface direction. The magnetic field intensity generated by the permanent magnet was 100 Oe at the center of measurement. The substrate on which the film formation was completed was again patterned by photolithography, and contact holes to the upper write line and the lower write line were formed by an etching process and Al sputter film formation. Finally, a pad portion for dropping the needle of the measurement probe on the insulating layer was made of Cu and Ti. The area of the pad is 150 μm × 125 μm.

【００５８】でき上がったサンプルは４端子法により電
気特性を測定した。記録動作の際には上部書き込み線と
下部書き込み線の両方に６.３mAの電流を流して行っ
た。一方、再生動作の際には下部書き込み線だけに６.
３mAの電流を流して行った。動作は可逆的で安定してい
た。図１に示すものでは記録電流１２.３mA、再生電流
７.９mAで記録電流と再生電流の差が４.４mAであるのに
比べ、６.３mAと広がりマージンおよび信頼性の向上に
寄与することが明らかになった。The electrical characteristics of the completed sample were measured by a four-terminal method. In the recording operation, a current of 6.3 mA was applied to both the upper write line and the lower write line. On the other hand, during the reproduction operation, only the lower write line
The test was performed by passing a current of 3 mA. Operation was reversible and stable. In FIG. 1, the difference between the recording current and the reproducing current is 12.3 mA at the recording current of 7.9 mA, and the reproducing current is 4.4 mA. Was revealed.

【００５９】[実施例６]図１に示す構成のＧＭＲメモリ
を作製し、拡大図である図２に示す書き込み線と絶縁層
との界面１の表面荒さを、ＡＦＭ(Atomic Force Micros
cope)で測定した。Example 6 A GMR memory having the structure shown in FIG. 1 was manufactured, and the surface roughness of the interface 1 between the write line and the insulating layer shown in FIG.
cope).

【００６０】用いたＳＯＩ基板は実施例１と同一の種類
である。上記基板に対しフォトオリソグラフィーによる
パターニングを施して、Ｓiエピタキシャル層をエッチ
ングする領域をレジストマスクで定義した。具体的には
線幅３μmのラインアンドスペースを１００本持つクロ
ムマスクを用いて、アライナによる密着露光で１μm厚
のレジストマスク(東京応化製レジストTSMR8900)にパタ
ーンを焼き付けた。露光にはハロゲン光源を使い、ミカ
サ製マスクアライナMA10の露光強度を設定８とし、露光
時間を１０秒とした。The SOI substrate used is of the same type as in the first embodiment. The substrate was patterned by photolithography, and a region where the Si epitaxial layer was etched was defined by a resist mask. Specifically, using a chrome mask having 100 lines and spaces with a line width of 3 μm, a pattern was printed on a 1 μm-thick resist mask (Tokyo Ohka resist TSMR8900) by close contact exposure using an aligner. A halogen light source was used for the exposure, the exposure intensity of the Micasa mask aligner MA10 was set to 8, and the exposure time was 10 seconds.

【００６１】次にレジストマクス付きのＳＯＩ基板をＲ
ＩＥ(反応性イオンエッチング装置)に入れ、Ｓiエピタ
キシャル層のエッチングを行った。レジストが残ったま
まのＳＯＩ基板をスパッタ装置に入れ、書き込み線とな
るＡlをＳiエピタキシャル層の溝に埋め込むよう成膜し
た。次にリフトオフにより不要部分のＡl膜を除去し
て、Ｓiエピタキシャル層に書き込み線が埋め込まれた
状態を作り込んだ。Next, the SOI substrate with the resist
The Si epitaxial layer was etched in an IE (reactive ion etching apparatus). The SOI substrate with the resist remaining was put into a sputtering apparatus, and Al serving as a write line was formed so as to be embedded in the groove of the Si epitaxial layer. Next, unnecessary portions of the Al film were removed by lift-off to create a state in which the write line was embedded in the Si epitaxial layer.

【００６２】この状態でＳＯＩ基板をＡＦＭに持ち込
み、Ａl書き込み線の表面荒さを測定した。測定に用い
たＡＦＭは、デジタルインスツルメント製nano scope,D
imension3000である。測定領域は１μm×１μmとし、ス
キャン速度は０.１２５Hzである。プローブのカンチレ
バー長１２５μm、共振周波数３００kHz前後の標準チッ
プを用いた。測定の結果、得られた平均面荒さＲａを表
２に示す。In this state, the SOI substrate was brought into the AFM, and the surface roughness of the Al write line was measured. The AFM used for the measurement was a digital instrument nano scope, D
imension3000. The measurement area is 1 μm × 1 μm, and the scanning speed is 0.125 Hz. A standard tip having a probe cantilever length of 125 μm and a resonance frequency of about 300 kHz was used. Table 2 shows the average surface roughness Ra obtained as a result of the measurement.

【００６３】[実施例７]図７のＧＭＲメモリのようにイ
ンシュレータ層の上に書き込み線を作製し、書き込み線
の表面荒さをＡＦＭで測定した。Example 7 A write line was formed on an insulator layer like the GMR memory of FIG. 7, and the surface roughness of the write line was measured by AFM.

【００６４】実施例１と同一種類のＳＯＩ基板をＲＩＥ
に投入し、はじめにＳiエピタキシャル層を完全にエッ
チング除去した。エチング処理後の基板に対し、実施例
１と同じ手法で電極線のパターン形成と成膜を行い、書
き込み線の表面荒さについてＡＦＭ測定を行った。評価
条件は実施例６と同じである。測定の結果、得られた平
均面荒さＲａを表２に示す。An SOI substrate of the same type as in the first embodiment is RIE
Then, the Si epitaxial layer was first completely removed by etching. On the substrate after the etching treatment, pattern formation and film formation of electrode lines were performed in the same manner as in Example 1, and AFM measurement was performed on the surface roughness of the write lines. The evaluation conditions are the same as in the sixth embodiment. Table 2 shows the average surface roughness Ra obtained as a result of the measurement.

【００６５】[実施例８]図８のＧＭＲメモリのように、
Ｓiエピタキシャル層の上に書き込み線を作製し、書き
込み線の表面荒さをＡＦＭで測定した。[Eighth Embodiment] Like the GMR memory shown in FIG.
A write line was formed on the Si epitaxial layer, and the surface roughness of the write line was measured by AFM.

【００６６】ＳＯＩ基板は実施例４と同一種類を用い
て、はじめに実施例１と同じ手法で、Ｓiエピタキシャ
ル層上にフォトリソグラフィー工程により書き込み線パ
ターンのレジスト膜を作製した。実施例１と同じ手法で
成膜し、リフトオフ後の基板に対し、書き込み線の表面
荒さについてＡＦＭ測定を行った。測定の結果、得られ
た平均面荒さＲａを表２に示す。 [比較例２]図３に示す構成のＧＭＲメモリを作製し、拡
大図である図５に示す絶縁層と書き込み線との界面６の
表面荒さＡＦＭで測定した。実施例１と同一種類のＳＯ
Ｉ基板をスパッタ装置に投入し、到達圧力５×１０^-5Pa
以下になってから絶縁層であるＣu、第１磁性層である
Ｎi₈₀Ｆe₂₀、非磁性層であるＣu、第２磁性層であるＣ
o、絶縁層であるＳiＮを成膜した。膜厚はそれぞれ１０
/２０/５/２０/５０(単位は全てnm)である。First, using the same type of SOI substrate as in Example 4, a resist film having a write line pattern was formed on the Si epitaxial layer by a photolithography process in the same manner as in Example 1. A film was formed in the same manner as in Example 1, and the substrate after lift-off was subjected to AFM measurement for the surface roughness of the write line. Table 2 shows the average surface roughness Ra obtained as a result of the measurement. Comparative Example 2 A GMR memory having the structure shown in FIG. 3 was manufactured, and the surface roughness AFM of the interface 6 between the insulating layer and the write line shown in FIG. SO of the same type as in Example 1
The I-substrate is put into the sputtering apparatus, and the ultimate pressure is 5 × 10 ⁻⁵ Pa
After the following, Cu as an insulating layer, Ni ₈₀ Fe ₂₀ as a first magnetic layer, Cu as a non-magnetic layer, and C as a second magnetic layer
o, An insulating layer of SiN was formed. The film thickness is 10
/ 20/5/20/50 (all units are nm).

【００６７】成膜に際し、基板表面方向に同じ磁気異方
性を持つよう永久磁石を配置してある。永久磁石の発生
する磁界強度は、測定中心で１００Oeとした。次に表面
の絶縁層をＡＦＭで評価した。評価条件は実施例６と同
じである。測定の結果、得られた平均面荒さＲａを表２
に示す。At the time of film formation, permanent magnets are arranged so as to have the same magnetic anisotropy in the substrate surface direction. The magnetic field intensity generated by the permanent magnet was 100 Oe at the center of measurement. Next, the insulating layer on the surface was evaluated by AFM. The evaluation conditions are the same as in the sixth embodiment. Table 2 shows the average surface roughness Ra obtained as a result of the measurement.
Shown in

【００６８】[0068]

【表２】 [実施例９]図１１は３つのメモリ素子として機能する磁
気抵抗膜を電界効果トランジスタ２０のドレイン領域２
３に接続する様子を示している。１はＳＯＩ基板で、基
板２、インシュレータ層３、Ｓiエピタキシャル層４か
らなる。図１のようにＳＯＩ基板１のＳiエピタキシャ
ル層４の中に書き込み線２０１,２０２,２０３が絶縁性
のバッファ層２０５を隔てて磁気抵抗膜１０の下にあ
る。バッファ層２０５の上に第１磁性層１１、非磁性層
１３、第２磁性層１２からなる磁気抵抗膜１０のメモリ
セルが形成されている。２０は電界効果トランジスタ
で、ソース領域２１、ゲート２２、ドレイン領域２３、
薄い絶縁膜２４からなる。[Table 2] [Embodiment 9] FIG. 11 shows that a magnetoresistive film functioning as three memory elements is formed in the drain region 2 of the field effect transistor 20.
3 is shown. Reference numeral 1 denotes an SOI substrate, which comprises a substrate 2, an insulator layer 3, and a Si epitaxial layer 4. As shown in FIG. 1, write lines 201, 202, and 203 are located below the magnetoresistive film 10 with an insulating buffer layer 205 therebetween in the Si epitaxial layer 4 of the SOI substrate 1. On the buffer layer 205, a memory cell of the magnetoresistive film 10 including the first magnetic layer 11, the nonmagnetic layer 13, and the second magnetic layer 12 is formed. Reference numeral 20 denotes a field effect transistor, which has a source region 21, a gate 22, a drain region 23,
It is made of a thin insulating film 24.

【００６９】電界効果トランジスタ２０の周囲には、薄
い絶縁膜２４があり周囲との電気接続を分断してある。
電界効果トランジスタは信号をオンオフするためのスイ
ッチング素子として働く。ドレイン領域２３の薄い絶縁
膜の一部を除去し、第１磁性層１１、非磁性層１３、第
２磁性層１２からなる磁気抵抗膜１０が接続されてい
る。ａ,ｂ,ｃは接続電極を示す。A thin insulating film 24 is provided around the field effect transistor 20 to cut off the electrical connection with the surroundings.
The field effect transistor functions as a switching element for turning on and off a signal. A part of the thin insulating film in the drain region 23 is removed, and the magnetoresistive film 10 including the first magnetic layer 11, the nonmagnetic layer 13, and the second magnetic layer 12 is connected. a, b, and c indicate connection electrodes.

【００７０】ＧＭＲメモリでは、特にメモリ領域を区切
らなくても磁壁が形成されるため、書き込み線２０１,
２０２,２０３直下の部分が各々メモリ素子として機能
する。このためパターニングが簡略化でき、作製コスト
を抑えることが可能である。メモリセルの側壁には導体
線２０４が形成され電界効果トランジスタ２０のドレイ
ン領域２３に接続されている。書き込み線２０１,２０
２,２０３は紙面垂直方向に伸びており他のメモリセル
上を通過する。In the GMR memory, a domain wall is formed without particularly dividing the memory area.
The portions immediately below 202 and 203 each function as memory elements. Therefore, the patterning can be simplified, and the manufacturing cost can be reduced. A conductor line 204 is formed on the side wall of the memory cell and is connected to the drain region 23 of the field effect transistor 20. Write lines 201, 20
Reference numeral 2,203 extends in a direction perpendicular to the paper surface and passes over other memory cells.

【００７１】このため、磁気抵抗膜１０と書き込み線２
０１,２０２,２０３とは、平面的に互いに直交しマトリ
クス構造を形成する。実際の素子数は、一つの電界効果
トランジスタに対して８個接続され、２μm角のセルサ
イズが、８×８のマトリクス配置で並べられ６４ビット
が形成されている。全体構造は絶縁膜で覆われ保護され
る。For this reason, the magnetoresistive film 10 and the write line 2
01, 202, and 203 are orthogonal to each other in a plane to form a matrix structure. The actual number of elements is eight connected to one field effect transistor, and cell sizes of 2 μm square are arranged in an 8 × 8 matrix arrangement to form 64 bits. The entire structure is covered and protected by an insulating film.

【００７２】ＳＯＩ基板はELTRAN法で作製されら８イン
チサイズのＳi/ＳiＯ₂/Ｓiエピタキシャル層のものを用
いた。Ｓiエピタキシャル層の厚さは３０nm,５０〜６０
０nmまで５０nm刻みに、７００〜１０００nmまで１００
nm刻みに用意した。結晶方位は(１００)で、軽くドープ
したｎ形Ｓiとなっておる。ＳiＯ₂の厚さ１μmである。As the SOI substrate, an 8-inch Si / SiO ₂ / Si epitaxial layer produced by the ELTRAN method was used. The thickness of the Si epitaxial layer is 30 nm, 50-60
100 nm from 700 to 1000 nm in increments of 50 nm to 0 nm
Prepared in nm increments. The crystal orientation is (100) and is lightly doped n-type Si. The thickness of SiO ₂ is 1 μm.

【００７３】この基板に対しフォトリスグラフィーによ
るパターニングを施した成膜やミリングをする領域をレ
ジストマスクで定義した。また、不純物元素の混入を防
ぐため、磁気抵抗膜以外の半導体プロセスを先に行い保
護膜でカバーした。さらにＳiエピタキシャル層の上に
書き込み線を形成した。書き込み線２０１,２０２,２０
３であるＡlの膜厚は５０nmである。A region where film formation or milling was performed by patterning the substrate by photolithography was defined by a resist mask. In addition, in order to prevent impurity elements from being mixed, a semiconductor process other than the magnetoresistive film was performed first and the semiconductor process was covered with a protective film. Further, a write line was formed on the Si epitaxial layer. Write lines 201, 202, 20
The film thickness of Al, which is 3, is 50 nm.

【００７４】磁気抵抗膜の成膜にはスパッタ装置を用い
て、到達圧力５×１０^-5Pa以下でバッファ層であるＳi
Ｎ、第１磁性層であるＮi₈₀Ｆe₂₀、非磁性層であるＣ
u、第２磁性層であるＣo、絶縁層であるＳiＮ、導体線
であるＡlを成膜した。膜厚はそれぞれ、バッファ層で
あるＳiＮが５nm、第１磁性層であるＮi₈₀Ｆe₂₀が１０n
m、非磁性層であるＣuが５nm、第２磁性層であるＣoが
１０nm、絶縁膜であるＳiＮが３０nm、磁気抵抗膜に接
続する導体線２０４であるＡlが３０nmである。ここ
で、第１磁性層は軟磁性材料であり読み出し層として、
また第２磁性層は硬磁性材料であり書き込み層として機
能する。成膜時には、基板表面方向に同じ磁気異方性を
持つよう永久磁石を配置してある。永久磁石の発生する
磁界強度は、測定中心で２００Oeとした。For forming the magnetoresistive film, a sputtering device is used to form the buffer layer Si at an ultimate pressure of 5 × 10 ⁻⁵ Pa or less.
N, first magnetic layer Ni ₈₀ Fe ₂₀ , non-magnetic layer C
u, Co as the second magnetic layer, SiN as the insulating layer, and Al as the conductor wire were formed. The film thickness was 5 nm for the buffer layer SiN and 10 n for the first magnetic layer Ni ₈₀ Fe _20.
m, Cu as the nonmagnetic layer is 5 nm, Co as the second magnetic layer is 10 nm, SiN as the insulating film is 30 nm, and Al as the conductor line 204 connected to the magnetoresistive film is 30 nm. Here, the first magnetic layer is a soft magnetic material, and as a readout layer,
The second magnetic layer is a hard magnetic material and functions as a writing layer. At the time of film formation, permanent magnets are arranged so as to have the same magnetic anisotropy in the substrate surface direction. The magnetic field intensity generated by the permanent magnet was 200 Oe at the center of measurement.

【００７５】素子の加工にはイオンミリングとリフトオ
フを併用して実際の素子パターンを形成した。上記のプ
ロセスを経て作製した６４ビットのメモリ素子に対しア
クセス信号を出して素子特性を評価した。消費電力、ア
クセススピード、アクセス動作あるいはメモリとしての
安定性というパラメータを勘案し総合的に評価したとこ
ろ良好な特性を得ることができた。In the processing of the device, an actual device pattern was formed by using both ion milling and lift-off. An access signal was issued to the 64-bit memory device manufactured through the above process, and the device characteristics were evaluated. When comprehensive evaluation was made in consideration of parameters such as power consumption, access speed, access operation, and stability as a memory, good characteristics were obtained.

【００７６】[実施例１０]図１３に６４ビットのＧＭメ
モリの回路構成を示す。動作説明に用いる領域に限定し
て図面を省略している。書き込み/読み出しを実行する
セルを指定するアドレス信号がアドレスバスＡ１を通
り、センスデコーダＡ２およびワードデコーダＡ３に送
られる。センスデコーダＡ２は、図面横方向に伸びる導
体線(センス線)の接続先を決定しスイッチトランジスタ
のゲートをコントロールするだけでなく、センス線にお
ける抵抗変化を検出する役割を担う。ワードデコーダＡ
３は、図面縦方向に伸びる導体線(ワード線)の接続先を
決定するスイッチトランジスタのゲートをコントロール
するだけでなく、ワード線に印加する電流発生と書き込
み線/読み出しに対応する電流値制御の役割を担う。[Embodiment 10] FIG. 13 shows a circuit configuration of a 64-bit GM memory. The drawings are omitted only for the region used for the operation description. An address signal designating a cell to be written / read is sent to the sense decoder A2 and the word decoder A3 via the address bus A1. The sense decoder A2 not only determines the connection destination of the conductor line (sense line) extending in the horizontal direction of the drawing and controls the gate of the switch transistor, but also has a role of detecting a resistance change in the sense line. Word decoder A
3 controls not only the gate of the switch transistor that determines the connection destination of the conductor line (word line) extending in the vertical direction of the drawing, but also the generation of current applied to the word line and the current value control corresponding to the write line / read. Take a role.

【００７７】センス線Ｓ１,Ｓ２,Ｓ３,Ｓ４と、ワード
線Ｗ１,Ｗ２,Ｗ３の交叉する直下には、磁性層/非磁性
層/磁性層からなるメモリセルＲ１１,Ｒ１２,Ｒ１３,Ｒ
２１,Ｒ２２,Ｒ２３,Ｒ３１,Ｒ３２,Ｒ３３,Ｒ４１,Ｒ
４２,Ｒ４３が存在する。センス線とワード線の間には
絶縁膜が存在し電気的に接続していない。ＳＴ１,ＳＴ
２,ＳＴ３,ＳＴ４,ＷＴ１,ＷＴ２,ＷＴ３はスイッチト
ランジスタで、センス線、ワード線の選択に用いる。Immediately below the intersection of the sense lines S1, S2, S3, S4 and the word lines W1, W2, W3, there are memory cells R11, R12, R13, R composed of a magnetic layer / non-magnetic layer / magnetic layer.
21, R22, R23, R31, R32, R33, R41, R
42 and R43. An insulating film exists between the sense line and the word line and is not electrically connected. ST1, ST
2, ST3, ST4, WT1, WT2, and WT3 are switch transistors used for selecting a sense line and a word line.

【００７８】メモリセルに対し情報を書き込む方法につ
いてセルＲ３２を例に説明する。まず、アドレスバスＡ
lからセンスデコーダＡ２、ワードデコーダＡ３に対し
てセルＲ３２を選択するようアドレス信号が命令され
る。命令を受けたセンスデコーダＡ２はセンス線Ｓ３の
スイッチトランジスタＳＴ３のゲートに対しＯＮ命令を
出してセンス線Ｓ３を選択し、センス電流をセンス線Ｓ
３に印加する。命令を受けたワードデコーダＡ３はワー
ド線Ｗ２のスイッチトランジスタＷＴ２のゲートに対し
ＯＮ命令を出してワード線Ｗ２を選択し、ワード電流を
ワード線Ｗ２に印加する。A method for writing information to a memory cell will be described by taking the cell R32 as an example. First, address bus A
An address signal is issued from l to the sense decoder A2 and the word decoder A3 to select the cell R32. Upon receiving the command, the sense decoder A2 issues an ON command to the gate of the switch transistor ST3 of the sense line S3, selects the sense line S3, and outputs the sense current to the sense line S.
3 Upon receiving the command, the word decoder A3 issues an ON command to the gate of the switch transistor WT2 of the word line W2, selects the word line W2, and applies a word current to the word line W2.

【００７９】このときのワード電流は、書き込み動作で
あるため読み出しに用いられるワード電流よりも大きい
電流が印加される。かくして、センス線Ｓ３とワード線
Ｗ２の直下に位置するセルＲ３２に対して、それぞれの
線に印加された電流が発生する磁界が重畳された合成磁
界が加えられる。発生した合成磁界は、読み出し層の磁
化方向だけでなく、情報を貯える書き込み層の磁化方向
も反転するだけの大きさを持つ。したがって、その際の
ワード線電流の向きにより"０","１"が記録される。同
様な手順を全てのセルに対して行うことにより全メモリ
領域に情報が高速非破壊に書き込まれる。At this time, since the word current is a write operation, a current larger than the word current used for reading is applied. Thus, a combined magnetic field in which a magnetic field generated by a current applied to each line is superimposed is applied to the cell R32 located immediately below the sense line S3 and the word line W2. The generated combined magnetic field has a magnitude that reverses not only the magnetization direction of the readout layer but also the magnetization direction of the write layer that stores information. Therefore, "0" and "1" are recorded depending on the direction of the word line current at that time. By performing the same procedure for all cells, information is written to all memory areas at high speed and non-destructively.

【００８０】メモリセルに対し情報を読み出す方法につ
いてセルＲ３２を例に説明する。まず、アドレスバスＡ
１からセンスデコーダＡ２、ワードデコーダＡ３に対し
てセルＲ３２を選択するようアドレス信号が命令され
る。命令を受けたセンスデコーダＡ２はセンス線Ｓ３の
スイッチトランジスタＳＴ３のゲートに対しＯＮ命令を
出してセンス線Ｓ３を選択し、センス電流をセンス線Ｓ
３に印加する。命令を受けたワードコードデコーダＡ３
は、ワード線Ｗ２のスイッチトランジスタＷＴ２のゲー
トに対しＯＮ命令を出してワード線Ｗ２を選択し、ワー
ド電流をワード線Ｗ２に印加する。A method for reading information from a memory cell will be described by taking the cell R32 as an example. First, address bus A
1 to the sense decoder A2 and the word decoder A3, an address signal is instructed to select the cell R32. Upon receiving the command, the sense decoder A2 issues an ON command to the gate of the switch transistor ST3 of the sense line S3, selects the sense line S3, and outputs the sense current to the sense line S.
3 Word code decoder A3 receiving the instruction
Issues an ON command to the gate of the switch transistor WT2 of the word line W2, selects the word line W2, and applies a word current to the word line W2.

【００８１】このときのワード電流は読み出し動作であ
るため、書き込みに用いられるワード電流よりも小さい
電流が印加される。かくして、センス線Ｓ３とワード線
Ｗ２の直下に位置するセルＲ３２に対して、それぞれの
線に印加された電流が発生する磁界が重畳された合成磁
界が加えられる。発生した合成磁界は情報を貯える書き
込み層の磁化方向は固定したままだが、読み出し層の磁
化は反転するだけの大きさを持つため、"０"か"１"かの
いずれか記録されている情報により、ワードデコーダで
ワード電流の向きを２方向に振ることにより抵抗変化を
検出して情報を読み出すことができる。同様な手順を全
てのセルに対して行うことにより全メモリ領域の情報が
高速非破壊に読み出される。Since the word current at this time is a read operation, a current smaller than the word current used for writing is applied. Thus, a combined magnetic field in which a magnetic field generated by a current applied to each line is superimposed is applied to the cell R32 located immediately below the sense line S3 and the word line W2. In the generated magnetic field, the magnetization direction of the write layer for storing information remains fixed, but the magnetization of the read layer is large enough to be reversed, so that the information recorded in either “0” or “1” is recorded. Thus, by changing the direction of the word current in two directions by the word decoder, the resistance change can be detected and the information can be read. By performing the same procedure for all cells, information in all memory areas is read out at high speed and non-destructively.

【００８２】[実施例１１]図１２において本発明の異な
る適用例を説明する。図１１と同じく、３つの書き込み
線２０１,２０２,２０３が存在し３つのメモリ素子とし
て機能する。３つの書き込み線２０１,２０２,２０３は
図７のようにＳＯＩ基板のインシュレータ層３の上に形
成されており、書き込み線と磁気抵抗膜１０の間は絶縁
層１４で埋め込まれている。[Embodiment 11] A different application example of the present invention will be described with reference to FIG. As in FIG. 11, three write lines 201, 202, and 203 exist and function as three memory elements. The three write lines 201, 202, and 203 are formed on the insulator layer 3 of the SOI substrate as shown in FIG. 7, and the space between the write lines and the magnetoresistive film 10 is buried with the insulating layer.

【００８３】第１磁性層/非磁性層/第２磁性層からなる
磁気抵抗膜１０は、導体線５０１,５０２,５０３,５０
４に３分割されて電界効果トランジスタ２０のドレイン
領域２３に接続している。磁気抵抗膜１０の直下にはバ
ッファ層２０５が形成されている。導体線５０１,５０
２,５０３,５０４の導電率を調整することによりドレイ
ンに繋がる合成抵抗の大きさを調整することが可能で、
動作方法等は図１１と同じである。The magnetoresistive film 10 composed of the first magnetic layer / non-magnetic layer / second magnetic layer has conductor lines 501, 502, 503, 50
4 and is connected to the drain region 23 of the field effect transistor 20. A buffer layer 205 is formed immediately below the magnetoresistive film 10. Conductor wires 501, 50
By adjusting the conductivity of 2,503,504, it is possible to adjust the magnitude of the combined resistance connected to the drain,
The operation method and the like are the same as in FIG.

【００８４】図１１と同様なプロセスを経て作製した６
４ビットのメモリ素子に対しアクセス信号を出して素子
特性を評価した。消費電力、アクセススピード、アクセ
ス動作あるいはメモリとしての安定性というパラメータ
を勘案し総合的に下した判断の結果は図１１の場合と同
じであった。A 6 fabricated through the same process as in FIG.
An access signal was issued to the 4-bit memory element to evaluate the element characteristics. The result of the comprehensive decision made in consideration of parameters such as power consumption, access speed, access operation, and stability as a memory was the same as the case of FIG.

【００８５】[0085]

【発明の効果】以上述べたとおり本発明のＧＭＲメモリ
は、以下に列記する数々の優れた効果を奏する。本発明
の第１の効果は、書き込み線が従来構造のものと比べ平
滑化するため記録電流のばらつきが小さくなることであ
る。As described above, the GMR memory of the present invention has many excellent effects listed below. A first effect of the present invention is that the write line is smoother than that of the conventional structure, so that the variation in the recording current is reduced.

【００８６】また第２の効果は、従来構造と比べ実質的
に１層少ないことになるため、生産ラインの短縮や製造
装置のコストダウンが可能となることである。したがっ
てメモリの低コスト化が図られ安価なメモリが提供でき
る。さらに第３の効果は、Ｓiエピタキシャル層と書き
込み線がほぼ同じ高さにある点である。このため、書き
込み線の駆動回路として用いるドレインや他の回路素子
との結合が平面的に可能で立体化した配線(ピア等)を減
らすことができる。The second effect is that the number of layers is substantially one less than that of the conventional structure, so that the production line can be shortened and the cost of the manufacturing apparatus can be reduced. Therefore, the cost of the memory can be reduced and an inexpensive memory can be provided. A third effect is that the Si epitaxial layer and the write line are at substantially the same height. For this reason, it is possible to planarly couple with a drain or another circuit element used as a drive circuit of a write line, and to reduce a three-dimensional wiring (a peer or the like).

【００８７】また第４の効果は、磁気薄膜素子部を構成
する第１磁性層/非磁性層/強磁性層の上下に書き込み線
を配置する方法がとられることである。上下の書き込み
線を活用することにより、例えば磁化強度を高くして記
録動作を行いたいときには上下の書き込み線に電流を流
し、逆に再生動作を行いたいときは上か下のどちらか一
方の書き込み線に電流を流すという使い方をすることに
よりメモリとしての信頼性をあげることができる。The fourth effect is that a method is employed in which write lines are arranged above and below the first magnetic layer / non-magnetic layer / ferromagnetic layer constituting the magnetic thin film element portion. By using the upper and lower write lines, for example, when performing a recording operation with a high magnetization intensity, a current flows through the upper and lower write lines, and when performing a reproduction operation, either the upper or lower write line is required. The reliability as a memory can be improved by using a current flowing through the wire.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明のＧＭＲメモリにおける書き込み線をＳ
iエピタキシャル層に埋め込んだ構成を示す模式構成
図。FIG. 1 shows a write line in a GMR memory according to the present invention.
FIG. 4 is a schematic configuration diagram showing a configuration embedded in an i-epitaxial layer.

【図２】図１の部分拡大図。FIG. 2 is a partially enlarged view of FIG. 1;

【図３】従来構造のＧＭＲメモリを示す模式構成図。FIG. 3 is a schematic configuration diagram showing a GMR memory having a conventional structure.

【図４】ＧＭＲメモリの動作説明図。FIG. 4 is an explanatory diagram of an operation of the GMR memory.

【図５】図３の部分拡大図。FIG. 5 is a partially enlarged view of FIG. 3;

【図６】複数の書き込み線を有するＧＭＲメモリを示す
模式構成図。FIG. 6 is a schematic configuration diagram showing a GMR memory having a plurality of write lines.

【図７】本発明のＧＭＲメモリにおける書き込み線をイ
ンシュレータ層の上に配置した構成を示す模式構成図。FIG. 7 is a schematic configuration diagram showing a configuration in which a write line in a GMR memory of the present invention is arranged on an insulator layer.

【図８】本発明のＧＭＲメモリにおける書き込み線をＳ
iエピタキシャル層の上に配置した構成を示す模式構成
図。FIG. 8 shows a case where the write line in the GMR memory of the present invention is set to S
FIG. 2 is a schematic configuration diagram showing a configuration arranged on an i-epitaxial layer.

【図９】書き込み線のクロムマスク上のパターンを示す
模式説明図。FIG. 9 is a schematic explanatory view showing a pattern of a write line on a chrome mask.

【図１０】本発明のＧＭＲメモリにおける書き込み線を
磁気薄膜素子部の上下に配置した構成を示す模式構成
図。FIG. 10 is a schematic configuration diagram showing a configuration in which write lines in a GMR memory of the present invention are arranged above and below a magnetic thin film element unit.

【図１１】３つの書き込み線をＳiエピタキシャル層に
埋め込み３つのメモリ素子として機能する磁気抵抗膜が
直列にドレイン領域に接続したＧＭＲメモリを示す模式
断面図。FIG. 11 is a schematic cross-sectional view showing a GMR memory in which three write lines are embedded in a Si epitaxial layer and magnetoresistive films functioning as three memory elements are connected in series to a drain region.

【図１２】３つの書き込み線をインシュレータ層の上に
設けて３つのメモリ素子が導体線で繋がれ直列にドレイ
ン領域に接続したＧＭＲメモリを示す模式断面図。FIG. 12 is a schematic cross-sectional view showing a GMR memory in which three write lines are provided on an insulator layer, and three memory elements are connected by conductor lines and connected in series to a drain region.

【図１３】図１１のメモリの回路構成図。FIG. 13 is a circuit configuration diagram of the memory of FIG. 11;

【符号の説明】[Explanation of symbols]

１ ＳＯＩ基板 ２ 基板 ３ インシュレータ層 ４ Ｓiエピタキシャル層 １０ 磁気抵抗層 １１ 第１磁性層 １２ 第２磁性層 １３ 非磁性層 １４ 絶縁層 ２０ 電界効果トランジスタ ２１ ソース領域 ２２ ゲート ２３ ドレイン領域 ２４ 薄い絶縁膜 ２０１,２０２,２０３ 書き込み線 ２０４ 導体線 ２０５ バッファ層 ５０１,５０２,５０３,５０４ 導体線 ａ,ｂ,ｃ 接続端子 Reference Signs List 1 SOI substrate 2 substrate 3 insulator layer 4 Si epitaxial layer 10 magnetoresistive layer 11 first magnetic layer 12 second magnetic layer 13 nonmagnetic layer 14 insulating layer 20 field effect transistor 21 source region 22 gate 23 drain region 24 thin insulating film 201 , 202, 203 Write line 204 Conductor line 205 Buffer layer 501, 502, 503, 504 Conductor line a, b, c Connection terminal

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】 基板/絶縁性を有するインシュレータ層/
Ｓiエピタキシャル層からなるＳＯＩ基板上に作製した
第１磁性層/非磁性層/第２磁性層からなる磁気薄膜素子
の近傍に絶縁層を介して書き込み線を設けたメモリ素子
において、該書き込み線を第１磁性層とＳＯＩ基板のイ
ンシュレータ層の間に設けてなることを特徴とする巨大
磁気抵抗効果メモリ。A substrate / insulator layer having an insulating property /
A memory element provided with a write line via an insulating layer in the vicinity of a magnetic thin film element made of a first magnetic layer / non-magnetic layer / second magnetic layer formed on an SOI substrate made of a Si epitaxial layer. A giant magnetoresistive memory provided between the first magnetic layer and an insulator layer of the SOI substrate. 【請求項２】 前記メモリ素子において、書き込み線を
ＳＯＩ基板のＳiエピタイキシャル層に埋め込んでなる
ことを特徴とする、請求項１記載の巨大磁気抵抗効果メ
モリ。2. The giant magnetoresistive memory according to claim 1, wherein in the memory element, a write line is embedded in a Si epitaxial layer of an SOI substrate. 【請求項３】 前記メモリ素子において、書き込み線を
第１磁性層とＳＯＩ基板のＳiエピタキシャル層の間に
設けてなることを特徴とする、請求項１記載の巨大磁気
抵抗効果メモリ。3. The giant magnetoresistive memory according to claim 1, wherein a write line is provided between the first magnetic layer and the Si epitaxial layer of the SOI substrate. 【請求項４】 前記メモリ素子において、書き込み線を
第１磁性層/非磁性層/第２磁性層からなる磁気薄膜素子
の上下に配設してなることを特徴とする、請求項１記載
の巨大磁気抵抗効果メモリ。4. The memory device according to claim 1, wherein a write line is provided above and below a magnetic thin-film device comprising a first magnetic layer / non-magnetic layer / second magnetic layer. Giant magnetoresistive memory. 【請求項５】 記前Ｓiエピタキシャル層の厚さが、０.
０５ないし１０μmの範囲であることを特徴とする、請
求項１記載の巨大磁気抵抗効果メモリ。5. The method according to claim 1, wherein said Si epitaxial layer has a thickness of 0.5 mm.
2. The giant magnetoresistive memory according to claim 1, wherein the size is in a range of 05 to 10 [mu] m. 【請求項６】 前記第１磁性層が軟磁性材料、前記第２
磁性層が硬磁性材料であることを特徴とする、請求項１
記載の巨大磁気抵抗効果メモリ。6. The first magnetic layer is made of a soft magnetic material, and the second magnetic layer is made of a soft magnetic material.
2. The magnetic layer is a hard magnetic material.
The described giant magnetoresistive memory. 【請求項７】 前記第１磁性層が硬磁性材料、前記第２
磁性層が軟磁性材料であることを特徴とする、請求項１
記載の巨大磁気抵抗効果メモリ。7. The method according to claim 1, wherein the first magnetic layer is a hard magnetic material,
2. The magnetic layer is made of a soft magnetic material.
The described giant magnetoresistive memory. 【請求項８】 前記第１磁性層と第２磁性層が、Ｎi,Ｆ
e,Ｃoのいずれかの元素を含む合金からなることを特徴
とする、請求項１記載の巨大磁気抵抗効果メモリ。8. The method according to claim 1, wherein the first magnetic layer and the second magnetic layer are formed of Ni, F
2. The giant magnetoresistive memory according to claim 1, wherein the giant magnetoresistive memory is made of an alloy containing any one of e and Co. 【請求項９】 前記非磁性層が、Ｃu合金かＡlＯxから
なることを特徴とする、請求項１記載の巨大磁気抵抗効
果メモリ。9. The giant magnetoresistive memory according to claim 1, wherein said nonmagnetic layer is made of a Cu alloy or AlOx.