JP2008171882A - Storage element and memory - Google Patents
Storage element and memory Download PDFInfo
- Publication number
- JP2008171882A JP2008171882A JP2007001481A JP2007001481A JP2008171882A JP 2008171882 A JP2008171882 A JP 2008171882A JP 2007001481 A JP2007001481 A JP 2007001481A JP 2007001481 A JP2007001481 A JP 2007001481A JP 2008171882 A JP2008171882 A JP 2008171882A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- storage
- current
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、スピン偏極した電子を注入することにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。 The present invention relates to a memory element that changes the magnetization direction of a memory layer by injecting spin-polarized electrons and a memory including the memory element, and is suitable for application to a nonvolatile memory.
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
In information devices such as computers, DRAMs with high speed and high density are widely used as random access memories.
However, since DRAM is a volatile memory in which information disappears when the power is turned off, a nonvolatile memory in which information does not disappear is desired.
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている。 As a candidate for a nonvolatile memory, a magnetic random access memory (MRAM) that records information by magnetization of a magnetic material has attracted attention and is being developed.
ＭＲＡＭは、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。 In the MRAM, current is supplied to two types of address lines (word lines and bit lines) that are substantially orthogonal to each other, and the magnetization of the magnetic layer of the magnetic memory element at the intersection of the address lines is caused by a current magnetic field generated from each address line. Inverted information is recorded.
一般的なＭＲＡＭの模式図（斜視図）を、図７に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
A schematic diagram (perspective view) of a general MRAM is shown in FIG.
A
A word line 105 extending in the front-rear direction in the figure is provided above the
The
A
Further, the
By applying current to each of the word line 105 and the
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
In order to stably hold recorded information in a magnetic memory such as MRAM, it is necessary that a magnetic layer (storage layer) for recording information has a certain coercive force.
On the other hand, in order to rewrite the recorded information, a certain amount of current must be passed through the address wiring.
However, as the elements constituting the MRAM become finer, the address wiring becomes thinner, so that a sufficient current cannot flow.
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１、特許文献２、非特許文献１、非特許文献２参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
Accordingly, attention has been paid to a memory having a configuration using magnetization reversal by spin injection as a configuration capable of performing magnetization reversal with a smaller current (for example, Patent Document 1, Patent Document 2, Non-Patent Document 1, and Non-Patent Document 2). reference).
Magnetization reversal by spin injection is to cause magnetization reversal in another magnetic material by injecting spin-polarized electrons that have passed through the magnetic material into another magnetic material.
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。 For example, when a current is passed through a giant magnetoresistive element (GMR element) or a magnetic tunnel junction element (MTJ element) in a direction perpendicular to the film surface, magnetization of at least a part of the magnetic layer of these elements is performed. Can be reversed.
そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。 Magnetization reversal by spin injection has an advantage that magnetization reversal can be realized without increasing current even if the element is miniaturized.
上述したスピン注入による磁化反転を利用する構成のメモリの模式図を図５及び図６に示す。図５は斜視図、図６は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図５中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図５中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図５中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
Schematic diagrams of a memory having a configuration using the above-described magnetization reversal by spin injection are shown in FIGS. 5 is a perspective view, and FIG. 6 is a cross-sectional view.
A
The
A
The
The
このようなスピン注入による磁化反転を利用する構成のメモリの場合、図７に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができる、という特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
Such a memory using a magnetization reversal by spin injection has a feature that the device structure can be simplified as compared with the general MRAM shown in FIG.
Further, by utilizing magnetization reversal by spin injection, there is an advantage that the write current does not increase even when the element is miniaturized as compared with a general MRAM in which magnetization reversal is performed by an external magnetic field.
ところで、ＭＲＡＭの場合は、記憶素子とは別に書き込み配線（ワード線やビット線）を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み（記録）を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。 In the case of an MRAM, a write wiring (word line or bit line) is provided separately from a memory element, and information is written (recorded) by a current magnetic field generated by passing a current through the write wiring. Therefore, a sufficient amount of current required for writing can be passed through the write wiring.
一方、スピン注入による磁化反転を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
On the other hand, in a memory configured to use magnetization reversal by spin injection, it is necessary to reverse the magnetization direction of the storage layer by performing spin injection with a current flowing through the storage element.
Since the current is directly supplied to the memory element and information is written (recorded) as described above, the memory cell is configured by connecting the memory element to a selection transistor in order to select a memory cell to be written. In this case, the current flowing through the memory element is limited to the magnitude of the current that can flow through the selection transistor (the saturation current of the selection transistor).
Therefore, it is necessary to perform writing with a current lower than the saturation current of the selection transistor, and it is necessary to improve the efficiency of spin injection and reduce the current flowing through the memory element.
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネル絶縁層（トンネルバリア層）とした記憶素子の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
Also, in order to increase the read signal, it is necessary to secure a large rate of change in magnetoresistance. To that end, a memory element having a tunnel insulating layer (tunnel barrier layer) as an intermediate layer in contact with both sides of the memory layer is required. The configuration is effective.
When the tunnel insulating layer is used as the intermediate layer as described above, the amount of current flowing through the memory element is limited in order to prevent the tunnel insulating layer from being broken down. From this viewpoint, it is necessary to suppress the current during spin injection.
スピン注入による磁化反転を利用する構成のメモリにおいては、通常、記憶素子にパルス電流を流してスピン注入を行う。
ところが、パルス電流のパルス幅が５０ｎｓ（ナノ秒）以下になると、パルス幅が短くなるに従い記憶層の磁化の向きを反転させるために必要となる電流量（磁化反転電流）が、急激に増大する傾向が認められる（例えば、ＩＥＤＭ ２００５ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ（２００５）を参照）。
In a memory configured to use magnetization reversal by spin injection, spin injection is usually performed by passing a pulse current through a storage element.
However, when the pulse width of the pulse current is 50 ns (nanoseconds) or less, the amount of current (magnetization reversal current) required to reverse the magnetization direction of the storage layer increases rapidly as the pulse width decreases. A trend is observed (see, eg, IEDM 2005 Technical Digest (2005)).
このため、パルス幅を短くして動作の高速化を図ろうとすると、磁化反転電流が増大してしまう。
磁化反転電流が増大すると、情報の記録の際に消費する電力が大きくなる。
また、磁化反転電流が選択トランジスタの飽和電流よりも大きい構成とすると、情報の書き込み動作を行うことができなくなる。
従って、動作の高速化が難しかった。
For this reason, if the pulse width is shortened to increase the operation speed, the magnetization reversal current increases.
As the magnetization reversal current increases, the power consumed when recording information increases.
If the magnetization reversal current is larger than the saturation current of the selection transistor, the information write operation cannot be performed.
Therefore, it is difficult to increase the operation speed.
上述した問題の解決のために、本発明においては、低電流で動作を高速化することを可能にする記憶素子、並びにこの記憶素子を有するメモリを提供するものである。 In order to solve the above-described problem, the present invention provides a memory element that can increase the operation speed with a low current, and a memory including the memory element.
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して中間層を介して磁化固定層が設けられ、中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われ、記憶層の外周部の周囲に、もしくは記憶層の外周部の近傍に、積層方向の磁化成分を有する磁性層が配置されているものである。
また、本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものである。
The memory element of the present invention has a memory layer that retains information according to the magnetization state of a magnetic material, and a magnetization pinned layer is provided to the memory layer via an intermediate layer, the intermediate layer is made of an insulator, and is laminated. By injecting spin-polarized electrons in the direction, the direction of magnetization of the storage layer changes, and information is recorded on the storage layer, around the outer periphery of the storage layer or the outer periphery of the storage layer A magnetic layer having a magnetization component in the stacking direction is disposed in the vicinity of the portion.
The memory of the present invention includes a memory element having a memory layer that holds information according to the magnetization state of the magnetic material, and two types of wirings that intersect each other, and the memory element has the configuration of the memory element of the present invention. A storage element is arranged near the intersection of two types of wiring and between the two types of wiring, a current in the stacking direction flows through the two types of wiring, and spin-polarized electrons are injected. .
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して中間層を介して磁化固定層が設けられ、中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン偏極した電子を注入することによって情報の記録を行うことができる。
また、記憶層の外周部の周囲に、もしくは記憶層の外周部の近傍に、積層方向の磁化成分を有する磁性層が配置されていることにより、この積層方向の磁化成分を有する磁性層から、積層方向の磁界を付与して、記憶層の外周部の磁化を積層方向に傾けることができるため、記憶層の磁化の向きを容易に反転させることができる。
これにより、記憶層の磁化の向きを反転させるために必要となる、書き込み電流量を増大させることなく、書き込み電流のパルス幅を短くすることが可能になる。
According to the configuration of the above-described storage element of the present invention, the storage layer that holds information by the magnetization state of the magnetic material is provided, and the magnetization fixed layer is provided to the storage layer via the intermediate layer. By injecting electrons that are made of an insulator and spin-polarized in the stacking direction, the magnetization direction of the storage layer changes and information is recorded on the storage layer. Information can be recorded by injecting spin-polarized electrons.
Further, by arranging a magnetic layer having a magnetization component in the stacking direction around the outer periphery of the storage layer or in the vicinity of the outer periphery of the storage layer, from the magnetic layer having a magnetization component in the stacking direction, Since the magnetization in the outer peripheral portion of the storage layer can be tilted in the stacking direction by applying a magnetic field in the stacking direction, the magnetization direction of the storage layer can be easily reversed.
As a result, the pulse width of the write current can be shortened without increasing the amount of write current required to reverse the magnetization direction of the storage layer.
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流して情報の記録を行うことができる。
また、記憶層の磁化の向きを容易に反転させることができるため、書き込み電流量を増大させることなく、書き込み電流のパルス幅を短くすることが可能になる。
According to the configuration of the memory of the present invention described above, the memory element includes a memory element having a memory layer that holds information according to the magnetization state of the magnetic material, and two types of wiring intersecting each other. The memory element is arranged near the intersection of two types of wiring and between the two types of wiring, and a current in the stacking direction flows through the memory element through these two types of wiring, and spin-polarized electrons are injected. Accordingly, information can be recorded by flowing current in the stacking direction of the memory elements through two types of wiring.
Further, since the magnetization direction of the storage layer can be easily reversed, the pulse width of the write current can be shortened without increasing the write current amount.
上述の本発明によれば、記憶層の磁化の向きを反転させるために必要となる電流量（磁化反転電流）を増大させることなく、情報を記録する際に記憶素子に流す電流のパルス幅を短くすることが可能になるため、パルス幅を短くして、より高速な書き込み動作を行うことが可能になる。
従って、低電流で高速に動作するメモリを実現することができる。
また、低電流として、メモリの消費電力を低減することも可能になる。
According to the present invention described above, the pulse width of the current passed through the storage element when recording information can be reduced without increasing the amount of current (magnetization reversal current) required to reverse the magnetization direction of the storage layer. Since the pulse width can be shortened, the pulse width can be shortened and a higher-speed write operation can be performed.
Therefore, a memory that operates at a high speed with a low current can be realized.
In addition, the power consumption of the memory can be reduced with a low current.
なお、本発明の記憶素子は、積層方向の磁化成分を有する磁性層以外の各層には、従来と同様の構成（材料や膜厚、磁化の大きさ等）を採用することができるため、製造条件等を大幅に変更する必要がなく、容易に製造することが可能である。 Note that the memory element of the present invention can be manufactured in the same manner as in the past (material, film thickness, magnitude of magnetization, etc.) in each layer other than the magnetic layer having a magnetization component in the stacking direction. It is not necessary to change the conditions and the like, and it can be easily manufactured.
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
First, an outline of the present invention will be described prior to description of specific embodiments of the present invention.
In the present invention, information is recorded by reversing the magnetization direction of the storage layer of the storage element by the spin injection described above. The memory layer is made of a magnetic material such as a ferromagnetic layer, and holds information by the magnetization state (magnetization direction) of the magnetic material.
スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子（ＧＭＲ素子）もしくは磁気トンネル接合素子（ＭＴＪ素子）から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値（Ｉｃ）以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
The basic operation of reversing the magnetization direction of the magnetic layer by spin injection is perpendicular to the film surface of a storage element composed of a giant magnetoresistive element (GMR element) or a magnetic tunnel junction element (MTJ element). A current of a certain threshold value (Ic) or more flows in the direction. At this time, the polarity (direction) of the current depends on the direction of magnetization to be reversed.
When a current having an absolute value smaller than this threshold is passed, magnetization reversal does not occur.
上述の電流の閾値（Ｉｃ）は、例えば、磁化反転電流等と呼ぶことができる。 The above-described current threshold (Ic) can be referred to as a magnetization reversal current, for example.
ここで、スピン注入により情報を記録する際に、記憶素子に流すパルス電流のパルス幅と、磁化反転電流、即ち記憶層の磁化の向きを反転するために必要となる電流量（上述した電流の閾値）との関係を、図８に示す。
図８から、前述したように、パルス幅を５０ｎｓ（ナノ秒）以下とすると、磁化反転電流が急激に増大することがわかる。
Here, when recording information by spin injection, the pulse width of the pulse current flowing through the storage element and the magnetization reversal current, that is, the amount of current required to reverse the direction of magnetization of the storage layer (the above-described current The relationship with (threshold) is shown in FIG.
FIG. 8 shows that the magnetization reversal current increases rapidly when the pulse width is 50 ns (nanoseconds) or less, as described above.
これに対して、例えば、記憶層自体が積層方向（膜面に垂直な方向）の磁化を有する構成とすると、高速で記憶層の磁化の向きを反転できるようになるため、短パルス領域での磁化反転電流の急激な増大を抑制することができると考えられる。
しかしながら、このような構成とすると、記憶層の磁化が大きくなるので、パルス幅に関わらず、即ちパルス幅を長くしても、磁化反転電流自体が大きくなってしまう。
On the other hand, for example, when the storage layer itself has a magnetization in the stacking direction (a direction perpendicular to the film surface), the magnetization direction of the storage layer can be reversed at a high speed. It is considered that a sudden increase in the magnetization reversal current can be suppressed.
However, with such a configuration, the magnetization of the storage layer becomes large, so that the magnetization reversal current itself becomes large regardless of the pulse width, that is, even if the pulse width is increased.
そこで、本願の発明者等が種々の検討を行った結果、記憶層の持つ磁化は従来と同じく膜面方向のままで、その外周部にだけ積層方向の磁化成分を付与することにより、磁化反転電流を増大させないで、パルス幅を短くすることが可能になることを、見出した。 Therefore, as a result of various studies by the inventors of the present application, the magnetization of the storage layer remains the same as the film surface direction as in the past, and the magnetization reversal is performed only by providing the magnetization component in the stacking direction only on the outer peripheral portion. It has been found that the pulse width can be shortened without increasing the current.
そのためには、記憶層の外周部の周囲もしくは近傍に、直接或いは絶縁層等を介して、積層方向の磁化成分を有する磁性層、より好ましくは、硬磁性層（ハードバイアス層）を、配置する。
これにより、記憶層の外周部のみに積層方向の磁界を付与して、記憶層の磁化を積層方向に傾けて、反転しやすくすることができる。
For this purpose, a magnetic layer having a magnetization component in the stacking direction, more preferably a hard magnetic layer (hard bias layer) is arranged around or in the vicinity of the outer periphery of the storage layer, directly or via an insulating layer. .
Thereby, a magnetic field in the stacking direction can be applied only to the outer peripheral portion of the storage layer, and the magnetization of the storage layer can be tilted in the stacking direction so as to be easily reversed.
さらに、本発明では、選択トランジスタの飽和電流値を考慮して、記憶層と磁化固定層との間の非磁性の中間層として、絶縁体から成るトンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成する。
トンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果（ＧＭＲ）素子を構成した場合と比較して、磁気抵抗変化率（ＭＲ比）を大きくすることができ、読み出し信号強度を大きくすることができるためである。
Furthermore, in the present invention, in consideration of the saturation current value of the selection transistor, a magnetic tunnel junction (MTJ) using a tunnel insulating layer made of an insulator as a nonmagnetic intermediate layer between the storage layer and the magnetization fixed layer. Configure the element.
By constructing a magnetic tunnel junction (MTJ) element using a tunnel insulating layer, a magnetoresistance change rate (MR ratio) is compared with a case where a giant magnetoresistive effect (GMR) element is constructed using a nonmagnetic conductive layer. This is because the read signal intensity can be increased.
また、トンネル絶縁層の材料として、特に、酸化マグネシウム（ＭｇＯ）を用いることにより、これまで一般的に用いられてきた酸化アルミニウムを用いた場合よりも、磁気抵抗変化率（ＭＲ比）を大きくすることができる。
一般に、スピン注入効率はＭＲ比に依存し、ＭＲ比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層の材料として酸化マグネシウムを用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、ＭＲ比（ＴＭＲ比）を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
In addition, by using magnesium oxide (MgO) as a material of the tunnel insulating layer, the magnetoresistance change rate (MR ratio) is made larger than when aluminum oxide that has been generally used so far is used. be able to.
In general, the spin injection efficiency depends on the MR ratio, and the higher the MR ratio, the higher the spin injection efficiency and the lower the magnetization reversal current density.
Therefore, by using magnesium oxide as the material of the tunnel insulating layer which is an intermediate layer, the write threshold current by spin injection can be reduced, and information can be written (recorded) with a small current. In addition, the read signal intensity can be increased.
As a result, the MR ratio (TMR ratio) can be ensured, the write threshold current by spin injection can be reduced, and information can be written (recorded) with a small current. In addition, the read signal intensity can be increased.
トンネル絶縁層を酸化マグネシウム（ＭｇＯ）膜により形成する場合には、ＭｇＯ膜が結晶化していて、００１方向に結晶配向性を維持していることがより望ましい。 When the tunnel insulating layer is formed of a magnesium oxide (MgO) film, it is more desirable that the MgO film is crystallized and the crystal orientation is maintained in the 001 direction.
なお、本発明において、記憶層と磁化固定層との間の中間層（トンネル絶縁層）は、酸化マグネシウムから成る構成とする他にも、例えば、酸化アルミニウム、窒化アルミニウム、ＳｉＯ２、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ、ＳｒＴｉＯ２、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。 In the present invention, the intermediate layer (tunnel insulating layer) between the storage layer and the magnetization fixed layer is made of magnesium oxide, for example, aluminum oxide, aluminum nitride, SiO 2 , Bi 2 O 3 , MgF 2 , CaF, SrTiO 2 , AlLaO 3 , Al—N—O, and other various insulators, dielectrics, and semiconductors can also be used.
磁化固定層は、一方向の異方性を有していることが望ましく、記憶層は一軸異方性を有していることが望ましい。
また、磁化固定層及び記憶層のそれぞれの膜厚は、１ｎｍ〜３０ｎｍであることが好ましい。
The magnetization fixed layer preferably has unidirectional anisotropy, and the storage layer preferably has uniaxial anisotropy.
Moreover, it is preferable that each film thickness of a magnetization fixed layer and a memory layer is 1 nm-30 nm.
記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。 The other configuration of the storage element can be the same as a conventionally known configuration of the storage element that records information by spin injection.
磁化固定層は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とする。
また、磁化固定層は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリ構造とする。
磁化固定層を積層フェリ構造としたときには、磁化固定層の外部磁界に対する感度を低下させることができるため、外部磁界による磁化固定層の不要な磁化変動を抑制して、記憶素子を安定して動作させることができる。さらに、各強磁性層の膜厚を調整することができ、磁化固定層からの漏洩磁界を抑えることができる。
積層フェリ構造の磁化固定層を構成する強磁性層の材料としては、Ｃｏ，ＣｏＦｅ，ＣｏＦｅＢ等を用いることができる。また、非磁性層の材料としては、Ｒｕ，Ｒｅ，Ｉｒ，Ｏｓ等を用いることができる。
The magnetization fixed layer has a configuration in which the magnetization direction is fixed only by the ferromagnetic layer or by using the antiferromagnetic coupling between the antiferromagnetic layer and the ferromagnetic layer.
In addition, the magnetization fixed layer has a single-layered ferromagnetic layer structure or a laminated ferrimagnetic structure in which a plurality of ferromagnetic layers are stacked via a nonmagnetic layer.
When the magnetization pinned layer has a laminated ferrimagnetic structure, the sensitivity of the magnetization pinned layer to the external magnetic field can be reduced. Therefore, unnecessary magnetization fluctuations in the magnetization pinned layer due to the external magnetic field are suppressed, and the memory element operates stably. Can be made. Furthermore, the film thickness of each ferromagnetic layer can be adjusted, and the leakage magnetic field from the magnetization fixed layer can be suppressed.
Co, CoFe, CoFeB, or the like can be used as the material of the ferromagnetic layer constituting the magnetization fixed layer having the laminated ferrimagnetic structure. Moreover, Ru, Re, Ir, Os etc. can be used as a material of a nonmagnetic layer.
反強磁性層の材料としては、ＦｅＭｎ合金、ＰｔＭｎ合金、ＰｔＣｒＭｎ合金、ＮｉＭｎ合金、ＩｒＭｎ合金、ＮｉＯ、Ｆｅ２Ｏ３等の磁性体を挙げることができる。
また、これらの磁性体に、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
Examples of the material of the antiferromagnetic layer include magnetic materials such as FeMn alloy, PtMn alloy, PtCrMn alloy, NiMn alloy, IrMn alloy, NiO, and Fe 2 O 3 .
In addition, nonmagnetic elements such as Ag, Cu, Au, Al, Si, Bi, Ta, B, C, O, N, Pd, Pt, Zr, Hf, Ir, W, Mo, and Nb are included in these magnetic materials. Can be added to adjust the magnetic properties and other physical properties such as crystal structure, crystallinity and material stability.
また、記憶素子の膜構成は、記憶層が磁化固定層の上側に配置される構成でも、下側に配置される構成でも全く問題はない。 In addition, the film configuration of the storage element has no problem whether the storage layer is disposed above the magnetization fixed layer or the lower layer.
なお、記憶素子の記憶層に記録された情報を読み出す方法としては、記憶素子の記憶層に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層を介して流れる強磁性トンネル電流によって読み出してもよいし、磁気抵抗効果により読み出してもよい。 As a method for reading information recorded in the memory layer of the memory element, a ferromagnetic layer that flows through the insulating layer is provided by providing a magnetic layer serving as a reference of information via a thin insulating film in the memory layer of the memory element. Reading may be performed by a tunnel current or may be performed by a magnetoresistive effect.
続いて、本発明の具体的な実施の形態について説明する。
本発明の一実施の形態として、記憶素子の概略構成図（断面図）を、図１に示す。
この記憶素子１は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に磁化固定層３１を設けている。磁化固定層３１の下に反強磁性層１２が設けられ、この反強磁性層１２により、磁化固定層３１の磁化の向きが固定される。
記憶層１７と磁化固定層３１との間には、トンネルバリア層となるトンネル絶縁層１６が設けられ、記憶層１７と磁化固定層３１とにより、ＭＴＪ素子が構成されている。
また、反強磁性層１２の下には下地層１１が形成され、記憶層１７の上にはキャップ層１８が形成されている。
Next, specific embodiments of the present invention will be described.
As an embodiment of the present invention, FIG. 1 shows a schematic configuration diagram (cross-sectional view) of a memory element.
In this storage element 1, a magnetization fixed
A
A
磁化固定層３１は、積層フェリ構造となっている。
具体的には、磁化固定層３１は、２層の強磁性層１３，１５が、非磁性層１４を介して積層されて反強磁性結合した構成である。
磁化固定層３１の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。これにより、磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
The magnetization fixed
Specifically, the magnetization fixed
Since each of the
本実施の形態では、特に、記憶層１７の周囲に、記憶層１７の膜面に垂直な方向（各層の積層方向）の磁化Ｍ２２を有する磁性層である、垂直磁化層２２を設けている。
垂直磁化層２２の磁化Ｍ２２の向きは、図１に示すように上向きとなっている。
この垂直磁化層２２は、図２に記憶素子１の平面図を示すように、楕円形状の記憶層１７の外側に、薄い絶縁層２１を挟んでドーナツ状に、記憶層１７の外周部全体を覆って形成されている。
垂直磁化層２２の外側は、絶縁層２３が覆っている。
そして、下地層１１が記憶素子１の積層膜の他の各層１２〜１８とは異なり、広い平面パターンに形成されており、他の各層１２〜１８から左右に延びた部分の下地層１１の上に、絶縁層２１と垂直磁化層２２と絶縁層２３とが配置されている。
In the present embodiment, in particular, the
The direction of the magnetization M22 of the perpendicular
As shown in the plan view of the memory element 1 in FIG. 2, the perpendicular
An insulating
Unlike the
垂直磁化層２２の材料としては、従来から硬磁性層に使用されている、一般的な硬磁性材料を使用することができる。
例えば、ＣｏＣｒＰｔ等が該当する。
また、薄い絶縁層２１を挟まずに、γ−Ｆｅ２Ｏ３のような酸化物等の絶縁性の硬磁性材料を用いて、直接記憶素子の周囲を覆って形成してもよい。
As a material of the
For example, CoCrPt is applicable.
Alternatively, the memory element may be directly covered with an insulating hard magnetic material such as an oxide such as γ-Fe 2 O 3 without sandwiching the thin insulating
本実施の形態の記憶素子１は、例えば、次のようにして製造することができる。
まず、下地層１１からキャップ層１８までの各層を、順次積層形成する。
次に、反強磁性層１２からキャップ層１８までの各層を所定のパターンにパターニングする。
次に、パターニングした積層膜の上面及び周囲を覆って、絶縁層２１を形成する。
The memory element 1 of the present embodiment can be manufactured as follows, for example.
First, the layers from the
Next, each layer from the
Next, the insulating
次に、硬磁性材料を用いて、垂直磁化層２２となる硬磁性層を形成する。間に挟む絶縁層２１は膜厚５ｎｍ〜５０ｎｍとし、硬磁性層は膜厚３ｎｍ〜３０ｎｍとすることが望ましい。
なお、例えば、垂直磁化層２２の硬磁性材料として、ＣｏＣｒＰｔ等を用いる場合には、そのｃ軸が記憶素子の積層膜の膜面に垂直な方向（積層方向）に向くように、硬磁性層を形成する。ＣｏＣｒＰｔのｃ軸方向を一方向に制御するためには、Ｃｒ等の下地層を形成することが効果的である。
その後、硬磁性層をウェハ面に垂直な方向に着磁させて、垂直磁化層２２を形成する。
次に、表面を削って、キャップ層１８を露出させる。
このようにして、図１に示した記憶素子１を製造することができる。
Next, a hard magnetic layer to be the
For example, when CoCrPt or the like is used as the hard magnetic material of the
After that, the perpendicular
Next, the surface is shaved to expose the
In this way, the memory element 1 shown in FIG. 1 can be manufactured.
上述の本実施の形態の記憶素子１の構成によれば、記憶層１７の周囲に積層方向の磁化Ｍ２２を有する垂直磁化層２２を設けたことにより、この垂直磁化層２２から記憶層１７の外周部に積層方向の磁界が付与されるため、記憶層１７の外周部の磁化を積層方向に傾けて、記憶層１７の磁化Ｍ１の向きを容易に反転させることができる。
これにより、パルス幅を短くした場合の、磁化反転電流の増大を抑制することができるため、書き込み電流量を増大させることなく、書き込み電流のパルス幅を短くすることが可能になる。
このように書き込み電流のパルス幅を短くすることにより、より高速な書き込み動作を行うことが可能になる。
従って、低電流で高速に動作するメモリを実現することができる。
また、低電流で情報の記録を行うことが可能になるため、メモリの消費電力を低減することも可能になる。
According to the configuration of the storage element 1 of the above-described embodiment, by providing the
As a result, an increase in the magnetization reversal current when the pulse width is shortened can be suppressed, and the pulse width of the write current can be shortened without increasing the write current amount.
Thus, by shortening the pulse width of the write current, a higher-speed write operation can be performed.
Therefore, a memory that operates at a high speed with a low current can be realized.
Further, since information can be recorded with a low current, the power consumption of the memory can be reduced.
なお、本実施の形態の記憶素子１は、垂直磁化層２２以外の各層１１〜１８には、従来と同様の構成（材料や膜厚、磁化の大きさ等）を採用することができるため、製造条件等を大幅に変更する必要がなく、容易に製造することが可能である。
In the memory element 1 of the present embodiment, the
図１の記憶素子１では、反強磁性層１２や磁化固定層３１の周囲にも垂直磁化層２２が設けられているが、本発明では、少なくとも記憶層の周囲に垂直磁化層が設けられていれば、他の層の周囲にはあってもなくても構わない。
In the storage element 1 of FIG. 1, the
また、本発明では、記憶層の外周部の近傍にあって、垂直磁化層からの磁界が記憶層の外周部に及ぶ構成であれば、必ずしも記憶層の外周部の周り（真横）に垂直磁化層が配置されていなくても構わない。この場合を次に示す。 Further, in the present invention, if the magnetic field from the perpendicular magnetization layer extends to the outer periphery of the storage layer in the vicinity of the outer periphery of the storage layer, the perpendicular magnetization is not necessarily around the outer periphery of the storage layer (right side). The layer may not be arranged. This case is shown below.
本発明の他の実施の形態として、記憶素子の概略構成図（断面図）を、図３に示す。
本実施の形態の記憶素子１０では、特に、垂直磁化層２２及び絶縁層２１が、積層膜（１２〜１８）のうち反強磁性層１２と磁化固定層３１の周囲に設けられている。
一方、記憶層１７の周囲（真横）には、垂直磁化層２２がなく、記憶素子１０全体を囲む絶縁層２３が直接接している。
As another embodiment of the present invention, FIG. 3 shows a schematic configuration diagram (cross-sectional view) of a memory element.
In the
On the other hand, there is no perpendicular
その他の構成は、図１〜図２に示した先の実施の形態の記憶素子１と同様であるので、同一符号を付して重複説明を省略する。 Other configurations are the same as those of the memory element 1 of the previous embodiment shown in FIGS.
本実施の形態では、記憶層１７の外周部の周り（真横）に垂直磁化層が配置されていないが、垂直磁化層２２が磁化固定層３１の周囲に配置され、記憶層１７の外周部の近傍にある。
このような構成としても、垂直磁化層２２からの磁界が記憶層１７の外周部に付与されるため、記憶層１７の外周部の磁化を積層方向に傾けて、記憶層１７の磁化Ｍ１の向きを容易に反転させることができる。
In the present embodiment, the perpendicular magnetization layer is not disposed around (right side) around the outer peripheral portion of the
Even in such a configuration, since the magnetic field from the perpendicular
上述の本実施の形態の記憶素子１０によれば、先の実施の形態の記憶素子１と同様に、記憶層１７の外周部の磁化を積層方向に傾けて、記憶層１７の磁化Ｍ１の向きを容易に反転させることができる。
これにより、パルス幅を短くした場合の、磁化反転電流の増大を抑制することができるため、書き込み電流量を増大させることなく、書き込み電流のパルス幅を短くすることが可能になる。
このように書き込み電流のパルス幅を短くすることにより、より高速な書き込み動作を行うことが可能になる。
従って、低電流で高速に動作するメモリを実現することができる。
また、低電流で情報の記録を行うことが可能になるため、メモリの消費電力を低減することも可能になる。
According to the
As a result, an increase in the magnetization reversal current when the pulse width is shortened can be suppressed, and the pulse width of the write current can be shortened without increasing the write current amount.
Thus, by shortening the pulse width of the write current, a higher-speed write operation can be performed.
Therefore, a memory that operates at a high speed with a low current can be realized.
Further, since information can be recorded with a low current, the power consumption of the memory can be reduced.
上述の各実施の形態の記憶素子１，１０では、垂直磁化層２２の磁化Ｍ２２の向きが上向き（磁化固定層３１から記憶層１７に向かう向き）であったが、垂直磁化層の磁化の向きを下向き（記憶層から磁化固定層に向かう向き）としてもよい。
さらに、本発明において、記憶層の外周部に磁界を付与する磁性層は、積層方向の磁化成分を有していればよく、この磁性層の磁化の向きは上向き及び下向きに限らず、積層方向に対して斜めの向きとしても良い。
In the
Furthermore, in the present invention, the magnetic layer that applies a magnetic field to the outer peripheral portion of the storage layer only needs to have a magnetization component in the stacking direction, and the magnetization direction of this magnetic layer is not limited to upward and downward, but the stacking direction It is good also as a diagonal direction.
また、記憶層と磁化固定層との上下関係を、上述の各実施の形態の記憶素子１，１０とは反対にして、記憶層の上層に磁化固定層を設けても構わない。
In addition, the magnetization fixed layer may be provided in the upper layer of the storage layer with the vertical relationship between the storage layer and the magnetization fixed layer being opposite to that of the
また、上述の各実施の形態の記憶素子１，１０では、絶縁層２１を挟み、記憶層１７や磁化固定層３１等から少し離れて垂直磁化層２２が配置されているが、本発明では、記憶層等に接するように垂直磁化層を配置してもよい。
ただし、この構成とした場合には、垂直磁化層に導体を用いると、スピン注入電流が垂直磁化層にも流れて短絡してしまって磁気抵抗変化が生じないため、硬磁性体材料のうち絶縁性のもの、例えば、γ−Ｆｅ２Ｏ３等を用いる。
Further, in the
However, in this configuration, if a conductor is used for the perpendicular magnetization layer, the spin injection current also flows to the perpendicular magnetization layer and short-circuits, so that there is no change in magnetoresistance. For example, γ-Fe 2 O 3 or the like is used.
ここで、本発明の記憶素子の構成において、具体的に垂直磁化層の硬磁性材料を選定して、特性を調べた。
実際のメモリには、図５に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウェハにより検討を行った。
Here, in the configuration of the memory element of the present invention, the hard magnetic material of the perpendicular magnetization layer was specifically selected and the characteristics were examined.
As shown in FIG. 5, the actual memory includes a semiconductor circuit for switching in addition to the memory element. Here, only the memory element is formed for the purpose of examining the magnetoresistance characteristics of the memory layer. Examination was performed using a wafer.
厚さ０．５７５ｍｍのシリコン基板上に、厚さ２μｍの熱酸化膜を形成し、その上に図１〜図２に示した構成の記憶素子１を形成した。
具体的には、図１に示した構成の記憶素子１において、各層の材料及び膜厚を、下地層１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅ膜、積層フェリ構造の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層１６を膜厚０．８ｎｍの酸化マグネシウム膜、記憶層１７を膜厚３ｎｍのＣｏＦｅＢ膜、キャップ層１８を膜厚５ｎｍのＴａ膜と選定し、また下地層１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
上記膜構成で、ＰｔＭｎ膜の組成はＰｔ５０Ｍｎ５０（原子％）とし、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０(原子％)とし、ＣｏＦｅＢ膜の組成はＣｏ４０Ｆｅ４０Ｂ２０(原子％)とした。
A thermal oxide film having a thickness of 2 μm was formed on a silicon substrate having a thickness of 0.575 mm, and the memory element 1 having the configuration shown in FIGS. 1 to 2 was formed thereon.
Specifically, in the memory element 1 having the configuration shown in FIG. 1, the material and thickness of each layer are as follows: the
In the above film configuration, the composition of the PtMn film was Pt50Mn50 (atomic%), the composition of the CoFe film was Co90Fe10 (atomic%), and the composition of the CoFeB film was Co40Fe40B20 (atomic%).
酸化マグネシウム膜から成るトンネル絶縁層１６以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム膜（ＭｇＯ）から成るトンネル絶縁層１６は、ＲＦマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子１の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３５０℃・４時間の熱処理を行い、ＭｇＯ／強磁性層の結晶構造・界面制御と反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。
Each layer other than the
The
Further, after each layer of the memory element 1 is formed, heat treatment is performed in a magnetic field heat treatment furnace at 10 kOe · 350 ° C. for 4 hours to control the crystal structure / interface of the MgO / ferromagnetic layer and PtMn of the
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。 Next, after masking the word line portion by photolithography, the word line (lower electrode) was formed by performing selective etching with Ar plasma on the laminated film other than the word line. At this time, except for the word line portion, the substrate was etched to a depth of 5 nm.
その後、電子ビーム描画装置により記憶素子１のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子１を形成した。記憶素子１部分以外は、ワード線のＣｕ層直上の下地層１１の上まで、即ち反強磁性層１２までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子１のパターンを、短軸０．０９μｍ×長軸０．１８μｍの楕円形状として、記憶素子１の面積抵抗値（Ωμｍ2）が２０Ωμｍ2となるようにした。
Thereafter, a mask of the pattern of the memory element 1 was formed by an electron beam drawing apparatus, and selective etching was performed on the laminated film to form the memory element 1. Except for the memory element 1 portion, etching was performed up to the top of the
In addition, in order to generate the spin torque necessary for the magnetization reversal, it is necessary to flow a sufficient current through the storage element for the characteristic evaluation storage element, and thus it is necessary to suppress the resistance value of the tunnel insulating layer. Therefore, the pattern of the memory element 1 is an ellipse having a minor axis of 0.09 μm and a major axis of 0.18 μm, and the area resistance value (Ωμm 2 ) of the memory element 1 is 20 Ωμm 2 .
次に、スパッタリングによって厚さ２０ｎｍのＡｌ２Ｏ３絶縁層２１を形成して、記憶素子１部分以外を、絶縁した。
その後、厚さ２０ｎｍのＣｏＣｒＰｔ膜をイオンビームスパッタによって成膜して、硬磁性層を形成した。
そして、ＭＴＪ素子を構成する積層膜（反強磁性層１２〜キャップ層１８）の上にあるＡｌ２Ｏ３絶縁層２１とＣｏＣｒＰｔ硬磁性層とを除去して、硬磁性層による垂直磁化層２２を形成した。
さらに、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、実施例の試料を作製した。
Next, an Al 2 O 3 insulating layer 21 having a thickness of 20 nm was formed by sputtering, and the portions other than the memory element 1 portion were insulated.
Thereafter, a CoCrPt film having a thickness of 20 nm was formed by ion beam sputtering to form a hard magnetic layer.
Then, the Al 2 O 3 insulating layer 21 and the CoCrPt hard magnetic layer on the laminated film (
Further, a bit line to be an upper electrode and a measurement pad were formed by using photolithography.
Thus, the sample of the Example was produced.
また、積層膜の周囲に絶縁層２１及び垂直磁化層２２を設けず、絶縁層２３のみで積層膜の周囲を覆い、その他は実施例の試料と同様にして記憶素子を作製し、比較例の試料とした。
なお、この比較例の試料は、図８に反転電流値の測定値を示した従来の記憶素子と、記憶素子の構成の概略は同様であるが、寸法等が異なっているため、反転電流値等の特性値は同じではない。
In addition, the insulating
Note that the sample of this comparative example is the same as the conventional memory element whose measurement value of the inversion current value is shown in FIG. The characteristic values are not the same.
（反転電流値の測定）
本発明による記憶素子の書き込み特性を評価する目的で、反転電流値の測定を行った。
記憶素子に、１ｎｓ（ナノ秒）から１ｍｓ（ミリ秒）のパルス幅の電流を流して、その後の記憶素子の抵抗値を測定した。記憶素子の抵抗値を測定する際には、温度を室温２５℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節した。
さらに、記憶素子に流す電流量を変化させて、この記憶層の磁化が反転する反転電流値を求めた。
そして、記憶素子間のばらつきを考慮するために、同一構成の記憶素子を２０個程度作製して、上述の測定を行い、反転電流値の平均値をとった。
(Reverse current value measurement)
In order to evaluate the writing characteristics of the memory element according to the present invention, the inversion current value was measured.
A current having a pulse width of 1 ns (nanosecond) to 1 ms (millisecond) was passed through the memory element, and the resistance value of the memory element thereafter was measured. When measuring the resistance value of the memory element, the temperature was set to room temperature 25 ° C. and the bias voltage applied to the word line terminal and the bit line terminal was adjusted to 10 mV.
Further, the amount of current passed through the memory element was changed to obtain the reversal current value at which the magnetization of the memory layer was reversed.
Then, in order to take into account the variation between the storage elements, about 20 storage elements having the same configuration were produced, the above-described measurement was performed, and the average value of the reversal current values was taken.
ここで、便宜上、ワード線からビット線に電流を流す場合の反転電流値をＩｃ+と記し、ビット線からワード線に電流を流す場合の反転電流値をＩｃ−と記す。ワード線からビット線に電流を流す場合には、平行状態から反平行状態に反転し、ビット線からワード線に電流を流す場合には、反平行状態から平行状態に反転する。各パルス幅におけるＩｃ値を横軸パルス幅でプロットした。 Here, for convenience, an inversion current value when current flows from the word line to the bit line is denoted as Ic +, and an inversion current value when current flows from the bit line to the word line is denoted as Ic − . When current flows from the word line to the bit line, it is inverted from the parallel state to the antiparallel state, and when current is passed from the bit line to the word line, it is inverted from the antiparallel state to the parallel state. The Ic value at each pulse width was plotted with the horizontal axis pulse width.
反転電流値の測定結果として、記憶素子に流す電流のパルス幅と、反転電流値との関係を、図４に示す。図４中、○印は実施例の試料の結果を示し、△印は比較例の試料の結果を示している。 As a measurement result of the reversal current value, FIG. 4 shows the relationship between the pulse width of the current flowing through the memory element and the reversal current value. In FIG. 4, ◯ indicates the result of the sample of the example, and Δ indicates the result of the sample of the comparative example.
図４より、比較例に対して、実施例では、特に短いパルス幅で反転電流値が小さくなっていることがわかる。
従って、上述の実施例のように、本発明の構成とすることにより、短いパルス幅における反転電流値を小さくして、短いパルス幅で電流を流しても情報の記録を行うことが可能になる。これにより、メモリの動作の高速化を図ることが可能になる。
From FIG. 4, it can be seen that the inversion current value is smaller in the embodiment than in the comparative example, particularly with a short pulse width.
Therefore, by using the configuration of the present invention as in the above-described embodiment, it is possible to record information even when a current is passed with a short pulse width by reducing the inversion current value at a short pulse width. . This makes it possible to increase the speed of the memory operation.
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。 The present invention is not limited to the above-described embodiment, and various other configurations can be taken without departing from the gist of the present invention.
１，１０ 記憶素子、１１ 下地層、１２ 反強磁性層、１３，１５ 強磁性層、１４ 非磁性層、１６ トンネル絶縁層、１７ 記憶層、１８ キャップ層、２１，２３ 絶縁層、２２ 垂直磁化層、３１ 磁化固定層
DESCRIPTION OF
Claims (3)
前記記憶層に対して、中間層を介して磁化固定層が設けられ、
前記中間層が、絶縁体から成り、
積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子であって、
前記記憶層の外周部の周囲に、もしくは前記記憶層の外周部の近傍に、前記積層方向の磁化成分を有する磁性層が配置されている
ことを特徴とする記憶素子。 It has a storage layer that holds information according to the magnetization state of the magnetic material,
A magnetization fixed layer is provided via an intermediate layer for the storage layer,
The intermediate layer is made of an insulator;
By injecting spin-polarized electrons in the stacking direction, the magnetization direction of the storage layer is changed, and information is recorded on the storage layer.
A storage element, wherein a magnetic layer having a magnetization component in the stacking direction is disposed around an outer periphery of the storage layer or in the vicinity of the outer periphery of the storage layer.
互いに交差する２種類の配線を備え、
前記記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、前記記憶層に対して、中間層を介して磁化固定層が設けられ、前記中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、前記記憶層の外周部の周囲に、もしくは前記記憶層の外周部の近傍に、前記積層方向の磁化成分を有する磁性層が配置されている構成であり、
前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、
前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる
ことを特徴とするメモリ。 A storage element having a storage layer for retaining information by the magnetization state of the magnetic material;
Two types of wiring crossing each other,
The storage element includes a storage layer that holds information according to a magnetization state of a magnetic material, and a magnetization fixed layer is provided via an intermediate layer with respect to the storage layer, and the intermediate layer is made of an insulator, and is laminated. By injecting spin-polarized electrons in the direction, the direction of magnetization of the storage layer changes, and information is recorded on the storage layer, around the outer periphery of the storage layer, or A configuration in which a magnetic layer having a magnetization component in the stacking direction is disposed in the vicinity of the outer peripheral portion of the storage layer,
The storage element is disposed near the intersection of the two types of wiring and between the two types of wiring,
A memory in which a current in the stacking direction flows in the memory element through the two types of wirings.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007001481A JP2008171882A (en) | 2007-01-09 | 2007-01-09 | Storage element and memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007001481A JP2008171882A (en) | 2007-01-09 | 2007-01-09 | Storage element and memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008171882A true JP2008171882A (en) | 2008-07-24 |
Family
ID=39699725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007001481A Pending JP2008171882A (en) | 2007-01-09 | 2007-01-09 | Storage element and memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008171882A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010080649A (en) * | 2008-09-25 | 2010-04-08 | Toshiba Corp | Magnetic memory |
| JP2011204768A (en) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | Magnetic memory |
| JP2014067810A (en) * | 2012-09-25 | 2014-04-17 | Toshiba Corp | Magnetic memory |
| US8710605B2 (en) | 2010-09-17 | 2014-04-29 | Kabushiki Kaisha Toshiba | Magnetic memory and method of manufacturing the same |
| US8884389B2 (en) | 2011-09-20 | 2014-11-11 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method of manufacturing the same |
| US9123879B2 (en) | 2013-09-09 | 2015-09-01 | Masahiko Nakayama | Magnetoresistive element and method of manufacturing the same |
| US9231196B2 (en) | 2013-09-10 | 2016-01-05 | Kuniaki SUGIURA | Magnetoresistive element and method of manufacturing the same |
| US9305576B2 (en) | 2014-09-09 | 2016-04-05 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
| US9368717B2 (en) | 2013-09-10 | 2016-06-14 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method for manufacturing the same |
| US9385304B2 (en) | 2013-09-10 | 2016-07-05 | Kabushiki Kaisha Toshiba | Magnetic memory and method of manufacturing the same |
| WO2016139879A1 (en) * | 2015-03-05 | 2016-09-09 | ソニー株式会社 | Storage element, production method therefor, and storage device |
| JP2016225633A (en) * | 2015-06-02 | 2016-12-28 | エイチジーエスティーネザーランドビーブイ | Voltage-controlled magnetic anisotropy switching device using external ferromagnetic biasing film |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193595A (en) * | 2002-11-26 | 2004-07-08 | Toshiba Corp | Magnetic cell and magnetic memory |
| JP2006179524A (en) * | 2004-12-20 | 2006-07-06 | Toshiba Corp | Magnetic recoding element, magnetic recording device and information recording method |
-
2007
- 2007-01-09 JP JP2007001481A patent/JP2008171882A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193595A (en) * | 2002-11-26 | 2004-07-08 | Toshiba Corp | Magnetic cell and magnetic memory |
| JP2006179524A (en) * | 2004-12-20 | 2006-07-06 | Toshiba Corp | Magnetic recoding element, magnetic recording device and information recording method |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010080649A (en) * | 2008-09-25 | 2010-04-08 | Toshiba Corp | Magnetic memory |
| JP2011204768A (en) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | Magnetic memory |
| US8357982B2 (en) | 2010-03-24 | 2013-01-22 | Kabushiki Kaisha Toshiba | Magnetic memory |
| US9224944B2 (en) | 2010-09-17 | 2015-12-29 | Kabushiki Kaisha Toshiba | Magnetic memory and method of manufacturing the same |
| US8710605B2 (en) | 2010-09-17 | 2014-04-29 | Kabushiki Kaisha Toshiba | Magnetic memory and method of manufacturing the same |
| US8884389B2 (en) | 2011-09-20 | 2014-11-11 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method of manufacturing the same |
| JP2014067810A (en) * | 2012-09-25 | 2014-04-17 | Toshiba Corp | Magnetic memory |
| US9406871B2 (en) | 2013-09-09 | 2016-08-02 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method of manufacturing the same |
| US9123879B2 (en) | 2013-09-09 | 2015-09-01 | Masahiko Nakayama | Magnetoresistive element and method of manufacturing the same |
| US9231196B2 (en) | 2013-09-10 | 2016-01-05 | Kuniaki SUGIURA | Magnetoresistive element and method of manufacturing the same |
| US9368717B2 (en) | 2013-09-10 | 2016-06-14 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method for manufacturing the same |
| US9385304B2 (en) | 2013-09-10 | 2016-07-05 | Kabushiki Kaisha Toshiba | Magnetic memory and method of manufacturing the same |
| US9305576B2 (en) | 2014-09-09 | 2016-04-05 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
| WO2016139879A1 (en) * | 2015-03-05 | 2016-09-09 | ソニー株式会社 | Storage element, production method therefor, and storage device |
| US10354708B2 (en) | 2015-03-05 | 2019-07-16 | Sony Corporation | Storage device, manufacturing method therefor, and storage apparatus |
| US10861522B2 (en) | 2015-03-05 | 2020-12-08 | Sony Corporation | Storage device, manufacturing method therefor, and storage apparatus |
| JP2016225633A (en) * | 2015-06-02 | 2016-12-28 | エイチジーエスティーネザーランドビーブイ | Voltage-controlled magnetic anisotropy switching device using external ferromagnetic biasing film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10374146B2 (en) | Memory element and memory device | |
| US9515254B2 (en) | Storage element, memory and electronic apparatus | |
| JP4682998B2 (en) | Memory element and memory | |
| JP4380693B2 (en) | Memory element, memory | |
| US7119410B2 (en) | Magneto-resistive effect element and magnetic memory | |
| TWI397069B (en) | Memory components and memory | |
| JP2008171882A (en) | Storage element and memory | |
| JP2008160031A (en) | Storage element and memory | |
| JP4277870B2 (en) | Storage element and memory | |
| US8743594B2 (en) | Memory element and memory device | |
| JP5504704B2 (en) | Memory element and memory | |
| JP2007048790A (en) | Storage element and memory | |
| JP2007305882A (en) | Memory element and memory | |
| JP2008153527A (en) | Storage element and memory | |
| JP2006295000A (en) | Storage element and memory | |
| JP2006295001A (en) | Storage element and memory | |
| JP5034317B2 (en) | Memory element and memory | |
| US8445980B2 (en) | Memory element and memory device | |
| JP2007053143A (en) | Memory element and memory | |
| JP2008004625A (en) | Storage element and memory | |
| JP2009146995A (en) | Magnetic memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |