JP2000031756A - カレントミラー回路及びチャージポンプ回路 - Google Patents
カレントミラー回路及びチャージポンプ回路Info
- Publication number
- JP2000031756A JP2000031756A JP10198760A JP19876098A JP2000031756A JP 2000031756 A JP2000031756 A JP 2000031756A JP 10198760 A JP10198760 A JP 10198760A JP 19876098 A JP19876098 A JP 19876098A JP 2000031756 A JP2000031756 A JP 2000031756A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- electrode
- circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 アーリー効果に起因する出力電流の変動を抑
制するカレントミラー回路を実現する。 【解決手段】 ゲート及びソースをそれぞれ互いに接続
し、一方はさらにゲートとドレインとを短絡した二個の
トランジスタＴ１，Ｔ２からなる従来のカレントミラー
回路の出力電流側トランジスタＴ２のソース、ドレイン
に、トランジスタＴ３のソース、ゲートをそれぞれ接続
する。さらに、トランジスタＴ１，Ｔ２，Ｔ３の全てに
共通したソースに、バイアス電圧発生回路ＶＢ１とトラ
ンジスタＴ４とで構成される定電流回路を接続する。そ
して、電流Ｉoutが増大すれば電流Ｉcomも増大し、電流
Ｉoutが減少すれば電流Ｉcomも減少するようバイアスポ
イントを決定し、各トランジスタのサイズを設計する。
制するカレントミラー回路を実現する。 【解決手段】 ゲート及びソースをそれぞれ互いに接続
し、一方はさらにゲートとドレインとを短絡した二個の
トランジスタＴ１，Ｔ２からなる従来のカレントミラー
回路の出力電流側トランジスタＴ２のソース、ドレイン
に、トランジスタＴ３のソース、ゲートをそれぞれ接続
する。さらに、トランジスタＴ１，Ｔ２，Ｔ３の全てに
共通したソースに、バイアス電圧発生回路ＶＢ１とトラ
ンジスタＴ４とで構成される定電流回路を接続する。そ
して、電流Ｉoutが増大すれば電流Ｉcomも増大し、電流
Ｉoutが減少すれば電流Ｉcomも減少するようバイアスポ
イントを決定し、各トランジスタのサイズを設計する。
Description
【０００１】
【発明の属する技術分野】本発明は、基準電流と一定の
比となる電流を生成するカレントミラー回路に関する。
比となる電流を生成するカレントミラー回路に関する。
【０００２】
【従来の技術】一般に半導体集積回路において、基準電
流と一定の比（同一である場合をも含む）となる電流を
生成する場合にはカレントミラー回路を採用することが
多い。図６はカレントミラー回路ＣＭ２の構成を例示す
る回路図である。二つのＮｃｈＭＯＳトランジスタＴ
１，Ｔ２のソース同士が、またゲート同士が、それぞれ
共通に接続され、更にＮｃｈＭＯＳトランジスタＴ１の
ドレインとゲートとが接続される。
流と一定の比（同一である場合をも含む）となる電流を
生成する場合にはカレントミラー回路を採用することが
多い。図６はカレントミラー回路ＣＭ２の構成を例示す
る回路図である。二つのＮｃｈＭＯＳトランジスタＴ
１，Ｔ２のソース同士が、またゲート同士が、それぞれ
共通に接続され、更にＮｃｈＭＯＳトランジスタＴ１の
ドレインとゲートとが接続される。
【０００３】カレントミラー回路ＣＭ２においては、Ｎ
ｃｈＭＯＳトランジスタＴ１，Ｔ２のゲート電位が同じ
であるため、ＮｃｈＭＯＳトランジスタＴ１のドレイン
に基準電流Ｉrefを供給することにより、基準電流Ｉref
の値とＮｃｈＭＯＳトランジスタＴ２のドレイン−ソー
ス間に流れる電流Ｉoutの値とが一定の比となる。この
比は、ＮｃｈＭＯＳトランジスタＴ１，Ｔ２のサイズ比
で調整できる。
ｃｈＭＯＳトランジスタＴ１，Ｔ２のゲート電位が同じ
であるため、ＮｃｈＭＯＳトランジスタＴ１のドレイン
に基準電流Ｉrefを供給することにより、基準電流Ｉref
の値とＮｃｈＭＯＳトランジスタＴ２のドレイン−ソー
ス間に流れる電流Ｉoutの値とが一定の比となる。この
比は、ＮｃｈＭＯＳトランジスタＴ１，Ｔ２のサイズ比
で調整できる。
【０００４】もちろん、カレントミラー回路ＣＭ２にお
いてＰｃｈＭＯＳトランジスタを用いてもよい。また、
ＭＯＳトランジスタの代わりにバイポーラトランジスタ
を用いてもよく、その場合は上記のＭＯＳトランジスタ
における、ソース、ドレイン、ゲートをそれぞれ、エミ
ッタ、コレクタ、ベースと読み替えて接続すればよい。
同様にサイズ調整をして基準電流Ｉrefと一定の比を成
す電流Ｉoutを発生させることができる。
いてＰｃｈＭＯＳトランジスタを用いてもよい。また、
ＭＯＳトランジスタの代わりにバイポーラトランジスタ
を用いてもよく、その場合は上記のＭＯＳトランジスタ
における、ソース、ドレイン、ゲートをそれぞれ、エミ
ッタ、コレクタ、ベースと読み替えて接続すればよい。
同様にサイズ調整をして基準電流Ｉrefと一定の比を成
す電流Ｉoutを発生させることができる。
【０００５】このようなカレントミラー回路は、ＭＯＳ
トランジスタの場合のドレイン−ソース間電圧とドレイ
ン−ソース間電流との関係もしくはバイポーラトランジ
スタの場合のコレクタ−エミッタ間電圧とコレクタ−エ
ミッタ間電流との関係における、いわゆる定電流領域
（ＭＯＳトランジスタにおいて飽和領域と呼ばれ、バイ
ポーラトランジスタにおいて非飽和領域と呼ばれる領
域）で動作することを前提としている。
トランジスタの場合のドレイン−ソース間電圧とドレイ
ン−ソース間電流との関係もしくはバイポーラトランジ
スタの場合のコレクタ−エミッタ間電圧とコレクタ−エ
ミッタ間電流との関係における、いわゆる定電流領域
（ＭＯＳトランジスタにおいて飽和領域と呼ばれ、バイ
ポーラトランジスタにおいて非飽和領域と呼ばれる領
域）で動作することを前提としている。
【０００６】
【発明が解決しようとする課題】ところが、バイポーラ
トランジスタには、ベース−コレクタ間電圧の増加でベ
ース−コレクタ間の空乏層幅が変化して実質的なベース
層幅が変化してしまうというアーリー効果がある。この
アーリー効果により、コレクタ−エミッタ間電圧の増加
に対してコレクタ−エミッタ間電流は一定とならずに微
増してしまう。よって、いわゆる定電流領域であって
も、ベース−エミッタ間電流が一定であるにも関わら
ず、コレクタ−エミッタ間電圧の変化でコレクタ−エミ
ッタ間電流に変化が生じることになる。
トランジスタには、ベース−コレクタ間電圧の増加でベ
ース−コレクタ間の空乏層幅が変化して実質的なベース
層幅が変化してしまうというアーリー効果がある。この
アーリー効果により、コレクタ−エミッタ間電圧の増加
に対してコレクタ−エミッタ間電流は一定とならずに微
増してしまう。よって、いわゆる定電流領域であって
も、ベース−エミッタ間電流が一定であるにも関わら
ず、コレクタ−エミッタ間電圧の変化でコレクタ−エミ
ッタ間電流に変化が生じることになる。
【０００７】一方、ＭＯＳトランジスタにおいても同様
に、ゲート−ソース間電圧が一定である場合でも、ドレ
イン−ソース間電圧が増加すればドレイン−ソース間電
流が一定とならず微増する。これはチャネル長が変化す
ることから生じるもので、チャネル長変調係数と呼ばれ
る値を用いて説明される。
に、ゲート−ソース間電圧が一定である場合でも、ドレ
イン−ソース間電圧が増加すればドレイン−ソース間電
流が一定とならず微増する。これはチャネル長が変化す
ることから生じるもので、チャネル長変調係数と呼ばれ
る値を用いて説明される。
【０００８】このため、例えば上記のカレントミラー回
路ＣＭ２において、ＮｃｈＭＯＳトランジスタＴ２のド
レイン−ソース間電圧が変動した場合に出力電流Ｉout
の値が変化してしまい、本来トランジスタのサイズの比
のみで決まるはずの基準電流Ｉrefの値と出力電流Ｉout
の値との比が一定値でなくなることがある。
路ＣＭ２において、ＮｃｈＭＯＳトランジスタＴ２のド
レイン−ソース間電圧が変動した場合に出力電流Ｉout
の値が変化してしまい、本来トランジスタのサイズの比
のみで決まるはずの基準電流Ｉrefの値と出力電流Ｉout
の値との比が一定値でなくなることがある。
【０００９】本発明は、出力電流発生側のトランジスタ
における、ドレイン−ソース間電圧（ＭＯＳトランジス
タを用いた場合）の変動もしくはコレクタ−エミッタ間
電圧（バイポーラトランジスタを用いた場合）の変動に
対する出力電流の変動が、従来の回路構成のものよりも
少ないカレントミラー回路の構成を提供する。
における、ドレイン−ソース間電圧（ＭＯＳトランジス
タを用いた場合）の変動もしくはコレクタ−エミッタ間
電圧（バイポーラトランジスタを用いた場合）の変動に
対する出力電流の変動が、従来の回路構成のものよりも
少ないカレントミラー回路の構成を提供する。
【００１０】なお本願では、バイポーラトランジスタの
コレクタ−エミッタ間電流とコレクタ−エミッタ間電圧
との関係においても、ＭＯＳトランジスタのドレイン−
ソース間電流とドレイン−ソース間電圧との関係におい
ても、いわゆる定電流領域において一定とはならず微増
する現象のことをまとめて“アーリー効果”と呼ぶこと
とする。
コレクタ−エミッタ間電流とコレクタ−エミッタ間電圧
との関係においても、ＭＯＳトランジスタのドレイン−
ソース間電流とドレイン−ソース間電圧との関係におい
ても、いわゆる定電流領域において一定とはならず微増
する現象のことをまとめて“アーリー効果”と呼ぶこと
とする。
【００１１】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは、出力端子と、第１電流電極と、前記第
１電流電極との間で基準電流が流れる第２電流電極と、
前記第１電流電極が接続された制御電極とを有する第１
のトランジスタと、前記出力端子に接続された第１電流
電極と、前記第１のトランジスタの前記第２電流電極に
接続された第２電流電極と、前記第１のトランジスタの
前記制御電極に接続された制御電極とを有する第２のト
ランジスタと、第１電流電極と、前記第１電流電極から
供給される電流を流し、前記第１のトランジスタの前記
第２電流電極に接続された第２電流電極と、前記出力端
子に接続された制御電極とを有する第３のトランジスタ
と、前記第１のトランジスタの前記第２電流電極に接続
された定電流源とを備えるカレントミラー回路である。
にかかるものは、出力端子と、第１電流電極と、前記第
１電流電極との間で基準電流が流れる第２電流電極と、
前記第１電流電極が接続された制御電極とを有する第１
のトランジスタと、前記出力端子に接続された第１電流
電極と、前記第１のトランジスタの前記第２電流電極に
接続された第２電流電極と、前記第１のトランジスタの
前記制御電極に接続された制御電極とを有する第２のト
ランジスタと、第１電流電極と、前記第１電流電極から
供給される電流を流し、前記第１のトランジスタの前記
第２電流電極に接続された第２電流電極と、前記出力端
子に接続された制御電極とを有する第３のトランジスタ
と、前記第１のトランジスタの前記第２電流電極に接続
された定電流源とを備えるカレントミラー回路である。
【００１２】この発明のうち請求項２にかかるものは、
請求項１記載のカレントミラー回路を備え、入力する第
１のパルス信号に基づく値の出力電流を供給するチャー
ジポンプ回路であって、前記出力端子に接続された第１
電流電極と、第２電流電極と、制御電極とを有する第４
のトランジスタと、前記第４のトランジスタの前記第２
の電流電極に接続された第１入力端と、基準電位が供給
される第２入力端と、前記第４のトランジスタの前記制
御電極に接続される出力端とを有する第１のオペアンプ
と、前記第１のパルス信号を平滑化して前記第４のトラ
ンジスタの前記第２の電流電極に供給する第１のフィル
タとを更に備えるチャージポンプ回路である。
請求項１記載のカレントミラー回路を備え、入力する第
１のパルス信号に基づく値の出力電流を供給するチャー
ジポンプ回路であって、前記出力端子に接続された第１
電流電極と、第２電流電極と、制御電極とを有する第４
のトランジスタと、前記第４のトランジスタの前記第２
の電流電極に接続された第１入力端と、基準電位が供給
される第２入力端と、前記第４のトランジスタの前記制
御電極に接続される出力端とを有する第１のオペアンプ
と、前記第１のパルス信号を平滑化して前記第４のトラ
ンジスタの前記第２の電流電極に供給する第１のフィル
タとを更に備えるチャージポンプ回路である。
【００１３】この発明のうち請求項３にかかるものは、
第２のパルス信号も更に入力し、前記第１のトランジス
タの前記第１電流電極に接続された第１の電流電極と、
第２電流電極と、制御電極とを有する第５のトランジス
タと、前記第５のトランジスタの前記第２の電流電極に
接続された第１入力端と、前記基準電位が供給される第
２入力端と、前記第５のトランジスタの前記制御電極に
接続される出力端とを有する第２のオペアンプと、前記
第２のパルス信号を平滑化して前記第５のトランジスタ
の前記第２の電流電極に供給する第２のフィルタとを更
に備える、請求項２記載のチャージポンプ回路である。
第２のパルス信号も更に入力し、前記第１のトランジス
タの前記第１電流電極に接続された第１の電流電極と、
第２電流電極と、制御電極とを有する第５のトランジス
タと、前記第５のトランジスタの前記第２の電流電極に
接続された第１入力端と、前記基準電位が供給される第
２入力端と、前記第５のトランジスタの前記制御電極に
接続される出力端とを有する第２のオペアンプと、前記
第２のパルス信号を平滑化して前記第５のトランジスタ
の前記第２の電流電極に供給する第２のフィルタとを更
に備える、請求項２記載のチャージポンプ回路である。
【００１４】
【発明の実施の形態】実施の形態１．図１は、本実施の
形態にかかるカレントミラー回路ＣＭ１の構成を示す回
路図である。カレントミラー回路ＣＭ１は、図６に示し
た従来のカレントミラー回路ＣＭ２と同様、互いのソー
ス同士、及び互いのゲート同士がそれぞれ共通に接続さ
れるＮｃｈＭＯＳトランジスタＴ１，Ｔ２を備えてお
り、ＮｃｈＭＯＳトランジスタＴ１のドレインとゲート
とは共通に接続される。そしてＮｃｈＭＯＳトランジス
タＴ１のドレインには基準電流Ｉrefが与えられ、Ｎｃ
ｈＭＯＳトランジスタＴ２のソース−ドレイン間に出力
電流Ｉoutが流れる、という点も従来のカレントミラー
回路ＣＭ２と同様である。ここで、ＮｃｈＭＯＳトラン
ジスタＴ２のドレインと直接に接続された出力端子Ｎ１
での電位は、グランド電位ＧＮＤからみて電位Ｖoutで
あるとする。
形態にかかるカレントミラー回路ＣＭ１の構成を示す回
路図である。カレントミラー回路ＣＭ１は、図６に示し
た従来のカレントミラー回路ＣＭ２と同様、互いのソー
ス同士、及び互いのゲート同士がそれぞれ共通に接続さ
れるＮｃｈＭＯＳトランジスタＴ１，Ｔ２を備えてお
り、ＮｃｈＭＯＳトランジスタＴ１のドレインとゲート
とは共通に接続される。そしてＮｃｈＭＯＳトランジス
タＴ１のドレインには基準電流Ｉrefが与えられ、Ｎｃ
ｈＭＯＳトランジスタＴ２のソース−ドレイン間に出力
電流Ｉoutが流れる、という点も従来のカレントミラー
回路ＣＭ２と同様である。ここで、ＮｃｈＭＯＳトラン
ジスタＴ２のドレインと直接に接続された出力端子Ｎ１
での電位は、グランド電位ＧＮＤからみて電位Ｖoutで
あるとする。
【００１５】カレントミラー回路ＣＭ１は以上の構成に
加えてさらに、ＮｃｈＭＯＳトランジスタＴ３を備え、
ＮｃｈＭＯＳトランジスタＴ２のドレインとソースとが
それぞれ、ＮｃｈＭＯＳトランジスタＴ３のゲートとソ
ースとに接続される。ＮｃｈＭＯＳトランジスタＴ３の
ドレインには図示しない電源が接続されて、ドレイン−
ソース間には電流Ｉcomが流れるものとする。
加えてさらに、ＮｃｈＭＯＳトランジスタＴ３を備え、
ＮｃｈＭＯＳトランジスタＴ２のドレインとソースとが
それぞれ、ＮｃｈＭＯＳトランジスタＴ３のゲートとソ
ースとに接続される。ＮｃｈＭＯＳトランジスタＴ３の
ドレインには図示しない電源が接続されて、ドレイン−
ソース間には電流Ｉcomが流れるものとする。
【００１６】さらに、ＮｃｈＭＯＳトランジスタＴ４も
備え、そのソースにはグランド電位ＧＮＤが与えられ、
そのドレインはＮｃｈＭＯＳトランジスタＴ１，Ｔ２，
Ｔ３のソースに共通に接続される。これらのソースの電
位はグランド電位ＧＮＤからみて電位Ｖsであるとす
る。また、ＮｃｈＭＯＳトランジスタＴ４のゲートには
バイアス電圧発生回路ＶＢ１からの出力を与え、ドレイ
ン−ソース間に定電流Ｉtotalが流れるようにする。つ
まり、バイアス電圧発生回路ＶＢ１とＮｃｈＭＯＳトラ
ンジスタＴ４とで定電流回路を構成し、この定電流回路
はカレントミラー回路ＣＭ１に流れる電流Ｉref，Ｉou
t，Ｉcomの総和である電流Ｉtotalを制御する。
備え、そのソースにはグランド電位ＧＮＤが与えられ、
そのドレインはＮｃｈＭＯＳトランジスタＴ１，Ｔ２，
Ｔ３のソースに共通に接続される。これらのソースの電
位はグランド電位ＧＮＤからみて電位Ｖsであるとす
る。また、ＮｃｈＭＯＳトランジスタＴ４のゲートには
バイアス電圧発生回路ＶＢ１からの出力を与え、ドレイ
ン−ソース間に定電流Ｉtotalが流れるようにする。つ
まり、バイアス電圧発生回路ＶＢ１とＮｃｈＭＯＳトラ
ンジスタＴ４とで定電流回路を構成し、この定電流回路
はカレントミラー回路ＣＭ１に流れる電流Ｉref，Ｉou
t，Ｉcomの総和である電流Ｉtotalを制御する。
【００１７】以上のように構成されたカレントミラー回
路ＣＭ１がアーリー効果を補償する原理について説明す
る。図２は、バイアス電圧発生回路ＶＢ１とＮｃｈＭＯ
ＳトランジスタＴ４とから構成される定電流回路がな
く、電流Ｉref，Ｉout，Ｉcomの総和が電流Ｉtotalの制
限を受けないと仮定した場合に、ＮｃｈＭＯＳトランジ
スタＴ２を流れる電流Ｉout及びＮｃｈＭＯＳトランジ
スタＴ３を流れる電流Ｉcomを、ＮｃｈＭＯＳトランジ
スタＴ２のドレイン−ソース間電圧でありＮｃｈＭＯＳ
トランジスタＴ３のゲート−ソース間電圧でもある電圧
Ｖout−Ｖsに対してプロットしたグラフである。例えば
ＮｃｈＭＯＳトランジスタＴ４のソースとドレインとを
短絡すれば、Ｖs＝０となって上記仮定が実現される。
路ＣＭ１がアーリー効果を補償する原理について説明す
る。図２は、バイアス電圧発生回路ＶＢ１とＮｃｈＭＯ
ＳトランジスタＴ４とから構成される定電流回路がな
く、電流Ｉref，Ｉout，Ｉcomの総和が電流Ｉtotalの制
限を受けないと仮定した場合に、ＮｃｈＭＯＳトランジ
スタＴ２を流れる電流Ｉout及びＮｃｈＭＯＳトランジ
スタＴ３を流れる電流Ｉcomを、ＮｃｈＭＯＳトランジ
スタＴ２のドレイン−ソース間電圧でありＮｃｈＭＯＳ
トランジスタＴ３のゲート−ソース間電圧でもある電圧
Ｖout−Ｖsに対してプロットしたグラフである。例えば
ＮｃｈＭＯＳトランジスタＴ４のソースとドレインとを
短絡すれば、Ｖs＝０となって上記仮定が実現される。
【００１８】ＮｃｈＭＯＳトランジスタＴ２の定電流領
域では、電流Ｉoutはアーリー効果のため、電圧Ｖout−
Ｖsの増加に伴って１次関数で近似される単調増加をす
る。これに対し電流Ｉcomは、電圧Ｖout−ＶsがＮｃｈ
ＭＯＳトランジスタＴ３に対するゲート−ソース間電圧
となるため、ＮｃｈＭＯＳトランジスタＴ３を定電流領
域で動作させる電圧がソース−ドレイン間に印加されて
いれば、電圧Ｖout−Ｖsの増加に伴って２次関数で近似
される単調増加となる。この結果、電流Ｉoutと電流Ｉc
omとの合計は図２における電流Ｉout＋Ｉcomで示される
曲線となる。
域では、電流Ｉoutはアーリー効果のため、電圧Ｖout−
Ｖsの増加に伴って１次関数で近似される単調増加をす
る。これに対し電流Ｉcomは、電圧Ｖout−ＶsがＮｃｈ
ＭＯＳトランジスタＴ３に対するゲート−ソース間電圧
となるため、ＮｃｈＭＯＳトランジスタＴ３を定電流領
域で動作させる電圧がソース−ドレイン間に印加されて
いれば、電圧Ｖout−Ｖsの増加に伴って２次関数で近似
される単調増加となる。この結果、電流Ｉoutと電流Ｉc
omとの合計は図２における電流Ｉout＋Ｉcomで示される
曲線となる。
【００１９】一方、図３は、図１に示された回路におけ
る電位Ｖsと電位Ｖoutとの関係を求めたシミュレーショ
ン結果を示すグラフである。この結果から、電位Ｖsは
電位Ｖoutに対してほぼ一次関数の関係をなすことがわ
かる。従って電圧Ｖout−Ｖs、電位Ｖout、電位Ｖsは互
いにほぼ一次関数の関係をなすことになる。
る電位Ｖsと電位Ｖoutとの関係を求めたシミュレーショ
ン結果を示すグラフである。この結果から、電位Ｖsは
電位Ｖoutに対してほぼ一次関数の関係をなすことがわ
かる。従って電圧Ｖout−Ｖs、電位Ｖout、電位Ｖsは互
いにほぼ一次関数の関係をなすことになる。
【００２０】図４は、図１に示された回路において、横
軸を電圧ＶoutとしてＮｃｈＭＯＳトランジスタＴ４に
流れる電流Ｉtotalをプロットし、そこから導かれる各
部の電流を示したグラフである。ＮｃｈＭＯＳトランジ
スタＴ４についても定電流領域においてアーリー効果が
生じ、かつ電位Ｖoutと電位Ｖsとは互いに一次関数の関
係をなすので、電流Ｉtotalと電位Ｖoutとの関係を示す
グラフは、電位Ｖoutの小さい領域で大きな線形の傾斜
を、電位Ｖoutの大きい領域で小さな線形の傾斜を示し
ている。
軸を電圧ＶoutとしてＮｃｈＭＯＳトランジスタＴ４に
流れる電流Ｉtotalをプロットし、そこから導かれる各
部の電流を示したグラフである。ＮｃｈＭＯＳトランジ
スタＴ４についても定電流領域においてアーリー効果が
生じ、かつ電位Ｖoutと電位Ｖsとは互いに一次関数の関
係をなすので、電流Ｉtotalと電位Ｖoutとの関係を示す
グラフは、電位Ｖoutの小さい領域で大きな線形の傾斜
を、電位Ｖoutの大きい領域で小さな線形の傾斜を示し
ている。
【００２１】ここで基準電流Ｉrefの値が一定であると
すると、電流Ｉtotalは電流Ｉref，Ｉout，Ｉcomの総和
であるので、電流Ｉout＋Ｉcomは電流Ｉtotalから電流
Ｉrefが呈する一定値を差し引いたものとなる。よって
電流Ｉout＋Ｉcomと電位Ｖoutとの関係を示すグラフ
は、図４に併記するように電流Ｉtotalと電位Ｖoutとの
関係を示すグラフを電流の低くなる方向へほぼ平行移動
させて得られる曲線とになる。
すると、電流Ｉtotalは電流Ｉref，Ｉout，Ｉcomの総和
であるので、電流Ｉout＋Ｉcomは電流Ｉtotalから電流
Ｉrefが呈する一定値を差し引いたものとなる。よって
電流Ｉout＋Ｉcomと電位Ｖoutとの関係を示すグラフ
は、図４に併記するように電流Ｉtotalと電位Ｖoutとの
関係を示すグラフを電流の低くなる方向へほぼ平行移動
させて得られる曲線とになる。
【００２２】しかし図２に示されるように、電流Ｉout
＋Ｉcomは電流Ｉtotalの制限が無い場合には電圧Ｖout
−Ｖsとの関係において１次関数よりも急激に増加する
傾向にあるので、電流Ｉout＋Ｉcomの和が電流Ｉtotal
の制限を受ける場合には、図４に示されるように電流Ｉ
outと電位Ｖoutとの関係は、Ｖout＝Ｖbpにおいて極大
値をとる、上に凸のグラフを示す。
＋Ｉcomは電流Ｉtotalの制限が無い場合には電圧Ｖout
−Ｖsとの関係において１次関数よりも急激に増加する
傾向にあるので、電流Ｉout＋Ｉcomの和が電流Ｉtotal
の制限を受ける場合には、図４に示されるように電流Ｉ
outと電位Ｖoutとの関係は、Ｖout＝Ｖbpにおいて極大
値をとる、上に凸のグラフを示す。
【００２３】つまり、電位Ｖoutが値Ｖbp近辺にあれ
ば、その変動に対し電流Ｉoutの値があまり変化しない
ことがわかる。電位Ｖoutと電圧Ｖout−Ｖsとは一次関
数の関係にあることを考えると、電圧Ｖout−Ｖsと電流
Ｉoutとの関係についても同様のことが言え、ＮｃｈＭ
ＯＳトランジスタＴ２のドレイン−ソース間電圧Ｖout
−Ｖsが変動してもドレイン−ソース間電流Ｉoutはそれ
ほど変化しないことになる。しかも上記の説明からも解
るように、値Ｖbpは基準電流Ｉrefには依存しない。
ば、その変動に対し電流Ｉoutの値があまり変化しない
ことがわかる。電位Ｖoutと電圧Ｖout−Ｖsとは一次関
数の関係にあることを考えると、電圧Ｖout−Ｖsと電流
Ｉoutとの関係についても同様のことが言え、ＮｃｈＭ
ＯＳトランジスタＴ２のドレイン−ソース間電圧Ｖout
−Ｖsが変動してもドレイン−ソース間電流Ｉoutはそれ
ほど変化しないことになる。しかも上記の説明からも解
るように、値Ｖbpは基準電流Ｉrefには依存しない。
【００２４】このようにして、ＮｃｈＭＯＳトランジス
タＴ２におけるアーリー効果が補償されるので、電位Ｖ
outの増加に対して電流Ｉoutが増加から減少に転じると
きの電圧値ＶbpをバイアスポイントとするようにＮｃｈ
ＭＯＳトランジスタＴ１〜Ｔ４のゲート長及びゲート幅
を調節することにより、基準電流Ｉrefに依存すること
なく、電位Ｖoutの変動に対する電流Ｉoutの変動を抑制
することができる。
タＴ２におけるアーリー効果が補償されるので、電位Ｖ
outの増加に対して電流Ｉoutが増加から減少に転じると
きの電圧値ＶbpをバイアスポイントとするようにＮｃｈ
ＭＯＳトランジスタＴ１〜Ｔ４のゲート長及びゲート幅
を調節することにより、基準電流Ｉrefに依存すること
なく、電位Ｖoutの変動に対する電流Ｉoutの変動を抑制
することができる。
【００２５】なお、電流Ｉcomは２次関数で近似される
単調増加となることは本発明において必須ではない。ま
た、電流Ｉcomは電流Ｉoutと共に電流Ｉtotalの一部を
構成すれば足りるので、ＮｃｈＭＯＳトランジスタＴ３
を定電流領域で動作させることは必須ではない。
単調増加となることは本発明において必須ではない。ま
た、電流Ｉcomは電流Ｉoutと共に電流Ｉtotalの一部を
構成すれば足りるので、ＮｃｈＭＯＳトランジスタＴ３
を定電流領域で動作させることは必須ではない。
【００２６】また、本実施の形態においても図６と同様
にＭＯＳトランジスタを用いて説明したが、もちろんバ
イポーラトランジスタを用いてもよく、その場合は上記
のＭＯＳトランジスタにおける、ソース、ドレイン、ゲ
ートをそれぞれ、エミッタ、コレクタ、ベースと読み替
えればよい。
にＭＯＳトランジスタを用いて説明したが、もちろんバ
イポーラトランジスタを用いてもよく、その場合は上記
のＭＯＳトランジスタにおける、ソース、ドレイン、ゲ
ートをそれぞれ、エミッタ、コレクタ、ベースと読み替
えればよい。
【００２７】実施の形態２．図５に、実施の形態１で開
示されたカレントミラー回路ＣＭ１を、ＰＬＬ（Phase
Locked Loop）回路等に使用されるチャージポンプ回路
ＣＰに適用した例を示す。このチャージポンプ回路ＣＰ
は入力端子Ｎ３，Ｎ４と出力端子Ｎ１（カレントミラー
回路ＣＭ１の出力端子でもある）とを備え、入力端子Ｎ
３に入力されるパルス電圧信号（以下ＤＯＷＮ信号と呼
ぶ）のパルス幅に比例した値の電流を出力端子Ｎ１から
引き込み、また、入力端子Ｎ４に入力されるパルス電圧
信号（以下ＵＰ信号と呼ぶ）のパルス幅に比例した値の
電流を出力端子Ｎ１に流し出すはたらきを有する。ま
た、ＵＰ信号とＤＯＷＮ信号とが同時に入力される場
合、この回路ではＵＰ信号のパルス幅とＤＯＷＮ信号の
パルス幅との差に応じて出力端子Ｎ１から電流を流し出
しあるいは引き込み、両者のパルス幅が同じ場合は出力
端子Ｎ１での出力電流は０となる。
示されたカレントミラー回路ＣＭ１を、ＰＬＬ（Phase
Locked Loop）回路等に使用されるチャージポンプ回路
ＣＰに適用した例を示す。このチャージポンプ回路ＣＰ
は入力端子Ｎ３，Ｎ４と出力端子Ｎ１（カレントミラー
回路ＣＭ１の出力端子でもある）とを備え、入力端子Ｎ
３に入力されるパルス電圧信号（以下ＤＯＷＮ信号と呼
ぶ）のパルス幅に比例した値の電流を出力端子Ｎ１から
引き込み、また、入力端子Ｎ４に入力されるパルス電圧
信号（以下ＵＰ信号と呼ぶ）のパルス幅に比例した値の
電流を出力端子Ｎ１に流し出すはたらきを有する。ま
た、ＵＰ信号とＤＯＷＮ信号とが同時に入力される場
合、この回路ではＵＰ信号のパルス幅とＤＯＷＮ信号の
パルス幅との差に応じて出力端子Ｎ１から電流を流し出
しあるいは引き込み、両者のパルス幅が同じ場合は出力
端子Ｎ１での出力電流は０となる。
【００２８】このチャージポンプ回路ＣＰはカレントミ
ラー回路ＣＭ１を備えている。図５では図１に示された
ＮｃｈＭＯＳトランジスタＴ４とバイアス電圧発生回路
ＶＢ１とをまとめて定電流源ＩＳ３と表現している。Ｎ
ｃｈＭＯＳトランジスタＴ３のドレインには電源電位Ｖ
ddが与えられる。またＮｃｈＭＯＳトランジスタＴ１，
Ｔ２は互いに同一のサイズに設計される。
ラー回路ＣＭ１を備えている。図５では図１に示された
ＮｃｈＭＯＳトランジスタＴ４とバイアス電圧発生回路
ＶＢ１とをまとめて定電流源ＩＳ３と表現している。Ｎ
ｃｈＭＯＳトランジスタＴ３のドレインには電源電位Ｖ
ddが与えられる。またＮｃｈＭＯＳトランジスタＴ１，
Ｔ２は互いに同一のサイズに設計される。
【００２９】ＮｃｈＭＯＳトランジスタＴ１のドレイン
にはＰｃｈＭＯＳトランジスタＰ１のドレインが接続さ
れ、ＰｃｈＭＯＳトランジスタＰ１のゲートに出力を与
えるオペアンプＡ１、オペアンプＡ１の正入力端子に定
電位を供給するバイアス電圧発生回路ＶＢ２も備えられ
ている。オペアンプＡ１の負入力端子にはＰｃｈＭＯＳ
トランジスタＰ１のソースが接続される。
にはＰｃｈＭＯＳトランジスタＰ１のドレインが接続さ
れ、ＰｃｈＭＯＳトランジスタＰ１のゲートに出力を与
えるオペアンプＡ１、オペアンプＡ１の正入力端子に定
電位を供給するバイアス電圧発生回路ＶＢ２も備えられ
ている。オペアンプＡ１の負入力端子にはＰｃｈＭＯＳ
トランジスタＰ１のソースが接続される。
【００３０】ＰｃｈＭＯＳトランジスタＰ１のソースと
電位Ｖddの電源との間には定電流源ＩＳ１が接続され、
定電流源ＩＳ１に対して並列に、コンデンサＣ１と抵抗
Ｒ１との直列接続が接続される。そして、コンデンサＣ
１に並列にＰｃｈＭＯＳトランジスタＰ３のソース・ド
レインが接続され、ＰｃｈＭＯＳトランジスタＰ３のゲ
ートが入力端子Ｎ３に接続される。以下では、トランジ
スタＴ１のドレインに接続された以上の回路をまとめて
ＤＯＷＮ側回路と呼ぶことにする。
電位Ｖddの電源との間には定電流源ＩＳ１が接続され、
定電流源ＩＳ１に対して並列に、コンデンサＣ１と抵抗
Ｒ１との直列接続が接続される。そして、コンデンサＣ
１に並列にＰｃｈＭＯＳトランジスタＰ３のソース・ド
レインが接続され、ＰｃｈＭＯＳトランジスタＰ３のゲ
ートが入力端子Ｎ３に接続される。以下では、トランジ
スタＴ１のドレインに接続された以上の回路をまとめて
ＤＯＷＮ側回路と呼ぶことにする。
【００３１】ＮｃｈＭＯＳトランジスタＴ２のドレイン
にも、ＤＯＷＮ側回路と同じ構成と特性を持つ回路が接
続される。この回路をＵＰ側回路と呼ぶことにする。即
ち、ＤＯＷＮ側回路におけるオペアンプＡ１、ＰｃｈＭ
ＯＳトランジスタＰ１，Ｐ３、定電流源ＩＳ１、コンデ
ンサＣ１、抵抗Ｒ１に対応して、それぞれオペアンプＡ
２、ＰｃｈＭＯＳトランジスタＰ２，Ｐ４、定電流源Ｉ
Ｓ２、コンデンサＣ２、抵抗Ｒ２がＵＰ側回路に設けら
れる。
にも、ＤＯＷＮ側回路と同じ構成と特性を持つ回路が接
続される。この回路をＵＰ側回路と呼ぶことにする。即
ち、ＤＯＷＮ側回路におけるオペアンプＡ１、ＰｃｈＭ
ＯＳトランジスタＰ１，Ｐ３、定電流源ＩＳ１、コンデ
ンサＣ１、抵抗Ｒ１に対応して、それぞれオペアンプＡ
２、ＰｃｈＭＯＳトランジスタＰ２，Ｐ４、定電流源Ｉ
Ｓ２、コンデンサＣ２、抵抗Ｒ２がＵＰ側回路に設けら
れる。
【００３２】このチャージポンプ回路ＣＰの動作につい
てＵＰ側回路に着目して説明する。ＵＰ信号が入力端子
Ｎ４に入力されＰｃｈＭＯＳトランジスタＰ４がパルス
状にＯＮすると、抵抗Ｒ２には、コンデンサＣ２及び抵
抗Ｒ２により構成されるフィルタにより平均化され、直
流に近い周波数帯域を持つ電流が流れる。
てＵＰ側回路に着目して説明する。ＵＰ信号が入力端子
Ｎ４に入力されＰｃｈＭＯＳトランジスタＰ４がパルス
状にＯＮすると、抵抗Ｒ２には、コンデンサＣ２及び抵
抗Ｒ２により構成されるフィルタにより平均化され、直
流に近い周波数帯域を持つ電流が流れる。
【００３３】オペアンプＡ２はＰｃｈＭＯＳトランジス
タＰ２のソース電位をバイアス電圧発生回路ＶＢ２から
出力される定電位に等しくする機能を果たす。つまり、
ＰｃｈＭＯＳトランジスタＰ２に電流が流れすぎてその
ソース電位が下がった場合、オペアンプＡ２の出力電位
が増加し、ＰｃｈＭＯＳトランジスタＰ２は電流を絞っ
てそのソース電位が下がるのを防ぐ。ＰｃｈＭＯＳトラ
ンジスタＰ２のソース電位が上がった場合は逆の動作が
行われ、結局ＰｃｈＭＯＳトランジスタＰ２のソース電
位を負帰還によってバイアス電圧発生回路ＶＢ２からの
出力信号と等しくなるようにオペアンプＡ２が動作す
る。
タＰ２のソース電位をバイアス電圧発生回路ＶＢ２から
出力される定電位に等しくする機能を果たす。つまり、
ＰｃｈＭＯＳトランジスタＰ２に電流が流れすぎてその
ソース電位が下がった場合、オペアンプＡ２の出力電位
が増加し、ＰｃｈＭＯＳトランジスタＰ２は電流を絞っ
てそのソース電位が下がるのを防ぐ。ＰｃｈＭＯＳトラ
ンジスタＰ２のソース電位が上がった場合は逆の動作が
行われ、結局ＰｃｈＭＯＳトランジスタＰ２のソース電
位を負帰還によってバイアス電圧発生回路ＶＢ２からの
出力信号と等しくなるようにオペアンプＡ２が動作す
る。
【００３４】このようにＰｃｈＭＯＳトランジスタＰ２
のソース電位を常に一定に保つことにより、ＵＰ信号の
パルス幅に応じた電流が抵抗Ｒ２に流れることになる。
それというのも、もし、このソース電位が出力端子Ｎ１
に直結しており、出力端子Ｎ１に外部から接続される回
路の動作状態によってその電位が変動するならば、抵抗
Ｒ２を流れる電流が変化してしまい、定電流を維持でき
なくなり完全な直流電流が実現できなくなるからであ
る。抵抗Ｒ２のコンデンサＣ２側の電位はコンデンサＣ
２に大きな容量を採用するのでＰｃｈＭＯＳトランジス
タＰ４が動作しても大きく変動することはないが、抵抗
Ｒ２のコンデンサＣ２とは反対側の電位は回路の動作状
態の影響をそのまま受けてしまう。よって、ＰｃｈＭＯ
ＳトランジスタＰ２とオペアンプＡ２とによる定電圧化
回路が設けられることが望ましい。
のソース電位を常に一定に保つことにより、ＵＰ信号の
パルス幅に応じた電流が抵抗Ｒ２に流れることになる。
それというのも、もし、このソース電位が出力端子Ｎ１
に直結しており、出力端子Ｎ１に外部から接続される回
路の動作状態によってその電位が変動するならば、抵抗
Ｒ２を流れる電流が変化してしまい、定電流を維持でき
なくなり完全な直流電流が実現できなくなるからであ
る。抵抗Ｒ２のコンデンサＣ２側の電位はコンデンサＣ
２に大きな容量を採用するのでＰｃｈＭＯＳトランジス
タＰ４が動作しても大きく変動することはないが、抵抗
Ｒ２のコンデンサＣ２とは反対側の電位は回路の動作状
態の影響をそのまま受けてしまう。よって、ＰｃｈＭＯ
ＳトランジスタＰ２とオペアンプＡ２とによる定電圧化
回路が設けられることが望ましい。
【００３５】なお、定電流源ＩＳ２は、ＰｃｈＭＯＳト
ランジスタＰ２に流れる電流が非常に小さくなった場合
オペアンプＡ２による負帰還系が不安定になるため、最
小限の電流を確保しておく目的で設けられている。
ランジスタＰ２に流れる電流が非常に小さくなった場合
オペアンプＡ２による負帰還系が不安定になるため、最
小限の電流を確保しておく目的で設けられている。
【００３６】ＤＯＷＮ側回路の各構成要素についても同
様の機能が発揮される。即ち、ＤＯＷＮ信号が入力端子
Ｎ３に入力され、ＰｃｈＭＯＳトランジスタＰ３がＯＮ
することにより、抵抗Ｒ１には、コンデンサＣ１及び抵
抗Ｒ１により構成されるフィルタにより平均化され、直
流に近い周波数帯域を持つ電流が流れる。そしてこの電
流は、ＤＯＷＮ信号のパルス幅に応じた値を有する。な
お、ＤＯＷＮ側回路にも定電流源ＩＳ１が設けられ、こ
の定電流源ＩＳ１は、定電流源ＩＳ２と同特性であるこ
とから、流れる電流はカレントミラー回路ＣＭ１の出力
電流には影響を及ぼさない。
様の機能が発揮される。即ち、ＤＯＷＮ信号が入力端子
Ｎ３に入力され、ＰｃｈＭＯＳトランジスタＰ３がＯＮ
することにより、抵抗Ｒ１には、コンデンサＣ１及び抵
抗Ｒ１により構成されるフィルタにより平均化され、直
流に近い周波数帯域を持つ電流が流れる。そしてこの電
流は、ＤＯＷＮ信号のパルス幅に応じた値を有する。な
お、ＤＯＷＮ側回路にも定電流源ＩＳ１が設けられ、こ
の定電流源ＩＳ１は、定電流源ＩＳ２と同特性であるこ
とから、流れる電流はカレントミラー回路ＣＭ１の出力
電流には影響を及ぼさない。
【００３７】次にチャージポンプ回路ＣＰの動作につい
て説明する。例えばＤＯＷＮ信号のパルス幅よりもＵＰ
信号のパルス幅が大きい場合を考えると、両方等しく入
力された場合に比べ、ＵＰ回路側のＰｃｈＭＯＳトラン
ジスタＰ２を流れる電流値がＤＯＷＮ回路側のＰｃｈＭ
ＯＳトランジスタＰ１を流れる電流値よりも大きいこと
になる。ところが、カレントミラー回路ＣＭ１が存在す
るため、ＮｃｈＭＯＳトランジスタＴ１に流れる電流と
ＮｃｈＭＯＳトランジスタＴ２に流れる電流とは等しく
なければならない。そのためにはＰｃｈＭＯＳトランジ
スタＰ２を流れる電流とＰｃｈＭＯＳトランジスタＰ１
を流れる電流との差の分が出力端子Ｎ１から流れ出て行
くことになる。
て説明する。例えばＤＯＷＮ信号のパルス幅よりもＵＰ
信号のパルス幅が大きい場合を考えると、両方等しく入
力された場合に比べ、ＵＰ回路側のＰｃｈＭＯＳトラン
ジスタＰ２を流れる電流値がＤＯＷＮ回路側のＰｃｈＭ
ＯＳトランジスタＰ１を流れる電流値よりも大きいこと
になる。ところが、カレントミラー回路ＣＭ１が存在す
るため、ＮｃｈＭＯＳトランジスタＴ１に流れる電流と
ＮｃｈＭＯＳトランジスタＴ２に流れる電流とは等しく
なければならない。そのためにはＰｃｈＭＯＳトランジ
スタＰ２を流れる電流とＰｃｈＭＯＳトランジスタＰ１
を流れる電流との差の分が出力端子Ｎ１から流れ出て行
くことになる。
【００３８】一方、ＵＰ信号のパルス幅よりもＤＯＷＮ
信号のパルス幅が大きい場合を考えると、両方等しく入
力された場合に比べ、ＤＯＷＮ回路側のＰｃｈＭＯＳト
ランジスタＰ１を流れる電流がＵＰ回路側のＰｃｈＭＯ
ＳトランジスタＰ２を流れる電流よりも大きいことにな
る。しかしカレントミラー回路ＣＭ１が存在するため、
ＮｃｈＭＯＳトランジスタＴ１に流れる電流とＮｃｈＭ
ＯＳトランジスタＴ２に流れる電流とは等しくなければ
ならず、そのためにはＰｃｈＭＯＳトランジスタＰ２を
流れる電流とＰｃｈＭＯＳトランジスタＰ１を流れる電
流との差の分が出力端子Ｎ１から流入してくることにな
る。
信号のパルス幅が大きい場合を考えると、両方等しく入
力された場合に比べ、ＤＯＷＮ回路側のＰｃｈＭＯＳト
ランジスタＰ１を流れる電流がＵＰ回路側のＰｃｈＭＯ
ＳトランジスタＰ２を流れる電流よりも大きいことにな
る。しかしカレントミラー回路ＣＭ１が存在するため、
ＮｃｈＭＯＳトランジスタＴ１に流れる電流とＮｃｈＭ
ＯＳトランジスタＴ２に流れる電流とは等しくなければ
ならず、そのためにはＰｃｈＭＯＳトランジスタＰ２を
流れる電流とＰｃｈＭＯＳトランジスタＰ１を流れる電
流との差の分が出力端子Ｎ１から流入してくることにな
る。
【００３９】このようなチャージポンプ回路ＣＰにおい
てはＵＰ信号のパルス幅とＤＯＷＮ信号のパルス幅とが
同じ場合は出力端子N1からの出力電流は０になることが
望ましいため、出力端子Ｎ１での電位によらずＮｃｈＭ
ＯＳトランジスタＴ１に流れる電流とＮｃｈＭＯＳトラ
ンジスタＴ２に流れる電流とが正確に一致していること
が望ましい。従来のカレントミラー回路ＣＭ２を用いた
場合は出力端子Ｎ１での電位の変動によってＮｃｈＭＯ
ＳトランジスタＴ１に流れる電流とＮｃｈＭＯＳトラン
ジスタＴ２に流れる電流とが正確に一致しないおそれが
あったが、本発明の実施の形態１に示したカレントミラ
ー回路ＣＭ１を採用することにより、チャージポンプ回
路ＣＰの動作がより正確なものとなる。
てはＵＰ信号のパルス幅とＤＯＷＮ信号のパルス幅とが
同じ場合は出力端子N1からの出力電流は０になることが
望ましいため、出力端子Ｎ１での電位によらずＮｃｈＭ
ＯＳトランジスタＴ１に流れる電流とＮｃｈＭＯＳトラ
ンジスタＴ２に流れる電流とが正確に一致していること
が望ましい。従来のカレントミラー回路ＣＭ２を用いた
場合は出力端子Ｎ１での電位の変動によってＮｃｈＭＯ
ＳトランジスタＴ１に流れる電流とＮｃｈＭＯＳトラン
ジスタＴ２に流れる電流とが正確に一致しないおそれが
あったが、本発明の実施の形態１に示したカレントミラ
ー回路ＣＭ１を採用することにより、チャージポンプ回
路ＣＰの動作がより正確なものとなる。
【００４０】
【発明の効果】この発明のうち請求項１記載のカレント
ミラー回路によれば、出力端子の電位が変動した場合、
第３のトランジスタが出力端子の電位の変動によって増
減する電流を流し、これと共に第２のトランジスタが出
力端子に供給する出力電流が定電流による制限を受ける
ので、出力電流の変動を抑制することができる。
ミラー回路によれば、出力端子の電位が変動した場合、
第３のトランジスタが出力端子の電位の変動によって増
減する電流を流し、これと共に第２のトランジスタが出
力端子に供給する出力電流が定電流による制限を受ける
ので、出力電流の変動を抑制することができる。
【００４１】この発明のうち請求項２記載のチャージポ
ンプ回路によれば、出力端子の電位が変動しても、第４
のトランジスタの第２の電流電極の電位は第１のオペア
ンプによって負帰還が掛けられることによって安定して
いるので、第１のパルス信号に応じた値を有するほぼ直
流の電流を第４のトランジスタが出力端子に供給でき
る。
ンプ回路によれば、出力端子の電位が変動しても、第４
のトランジスタの第２の電流電極の電位は第１のオペア
ンプによって負帰還が掛けられることによって安定して
いるので、第１のパルス信号に応じた値を有するほぼ直
流の電流を第４のトランジスタが出力端子に供給でき
る。
【００４２】この発明のうち請求項３記載のチャージポ
ンプ回路によれば、第２のパルス信号に応じた値を有す
るほぼ直流の電流を、第５のトランジスタが第１のトラ
ンジスタ及び第２のトランジスタを介して出力端子から
引き抜くので、第１のパルス信号と第２のパルス信号と
の差に応じた値を有するほぼ直流の電流を出力端子にお
いて得ることができる。
ンプ回路によれば、第２のパルス信号に応じた値を有す
るほぼ直流の電流を、第５のトランジスタが第１のトラ
ンジスタ及び第２のトランジスタを介して出力端子から
引き抜くので、第１のパルス信号と第２のパルス信号と
の差に応じた値を有するほぼ直流の電流を出力端子にお
いて得ることができる。
【図１】 本発明の実施の形態１の構成を示す回路図で
ある。
ある。
【図２】 本発明の実施の形態１の電流電圧特性を示す
グラフである。
グラフである。
【図３】 本発明の実施の形態１の各部の電圧の関係を
示すグラフである。
示すグラフである。
【図４】 本発明の実施の形態１の電流電圧特性を示す
グラフである。
グラフである。
【図５】 本発明の実施の形態２の構成を示す回路図で
ある。
ある。
【図６】 従来の技術の構成を示す回路図である。
Ｔ１〜Ｔ４ ＮｃｈＭＯＳトランジスタ、Ｐ１〜Ｐ４
ＰｃｈＭＯＳトランジスタ、Ｒ１，Ｒ２ 抵抗、Ｃ１，
Ｃ２ コンデンサ、Ａ１，Ａ２ オペアンプ、Ｎ１ 出
力端子、Ｎ３，Ｎ４ 入力端子、Ｉref，Ｉout，Ｉco
m，Ｉtotal 電流、Ｖout，Ｖs 電位、ＶＢ１，ＶＢ２
バイアス電圧発生回路。
ＰｃｈＭＯＳトランジスタ、Ｒ１，Ｒ２ 抵抗、Ｃ１，
Ｃ２ コンデンサ、Ａ１，Ａ２ オペアンプ、Ｎ１ 出
力端子、Ｎ３，Ｎ４ 入力端子、Ｉref，Ｉout，Ｉco
m，Ｉtotal 電流、Ｖout，Ｖs 電位、ＶＢ１，ＶＢ２
バイアス電圧発生回路。
Claims (3)
- 【請求項１】 出力端子と、 第１電流電極と、前記第１電流電極との間で基準電流が
流れる第２電流電極と、前記第１電流電極が接続された
制御電極とを有する第１のトランジスタと、 前記出力端子に接続された第１電流電極と、前記第１の
トランジスタの前記第２電流電極に接続された第２電流
電極と、前記第１のトランジスタの前記制御電極に接続
された制御電極とを有する第２のトランジスタと、 第１電流電極と、前記第１電流電極から供給される電流
を流し、前記第１のトランジスタの前記第２電流電極に
接続された第２電流電極と、前記出力端子に接続された
制御電極とを有する第３のトランジスタと、 前記第１のトランジスタの前記第２電流電極に接続され
た定電流源とを備えるカレントミラー回路。 - 【請求項２】 請求項１記載のカレントミラー回路を備
え、入力する第１のパルス信号に基づく値の出力電流を
供給するチャージポンプ回路であって、 前記出力端子に接続された第１電流電極と、第２電流電
極と、制御電極とを有する第４のトランジスタと、 前記第４のトランジスタの前記第２の電流電極に接続さ
れた第１入力端と、基準電位が供給される第２入力端
と、前記第４のトランジスタの前記制御電極に接続され
る出力端とを有する第１のオペアンプと、 前記第１のパルス信号を平滑化して前記第４のトランジ
スタの前記第２の電流電極に供給する第１のフィルタと
を更に備えるチャージポンプ回路。 - 【請求項３】 第２のパルス信号も更に入力し、 前記第１のトランジスタの前記第１電流電極に接続され
た第１の電流電極と、第２電流電極と、制御電極とを有
する第５のトランジスタと、 前記第５のトランジスタの前記第２の電流電極に接続さ
れた第１入力端と、前記基準電位が供給される第２入力
端と、前記第５のトランジスタの前記制御電極に接続さ
れる出力端とを有する第２のオペアンプと、 前記第２のパルス信号を平滑化して前記第５のトランジ
スタの前記第２の電流電極に供給する第２のフィルタと
を更に備える、請求項２記載のチャージポンプ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198760A JP2000031756A (ja) | 1998-07-14 | 1998-07-14 | カレントミラー回路及びチャージポンプ回路 |
| US09/184,649 US6177827B1 (en) | 1998-07-14 | 1998-11-03 | Current mirror circuit and charge pump circuit |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198760A JP2000031756A (ja) | 1998-07-14 | 1998-07-14 | カレントミラー回路及びチャージポンプ回路 |
| US09/184,649 US6177827B1 (en) | 1998-07-14 | 1998-11-03 | Current mirror circuit and charge pump circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031756A true JP2000031756A (ja) | 2000-01-28 |
Family
ID=26511150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10198760A Pending JP2000031756A (ja) | 1998-07-14 | 1998-07-14 | カレントミラー回路及びチャージポンプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6177827B1 (ja) |
| JP (1) | JP2000031756A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124757A (ja) * | 2001-10-16 | 2003-04-25 | Texas Instr Japan Ltd | アーリー効果の影響を低減する方法および装置 |
| US6844750B2 (en) * | 2003-03-31 | 2005-01-18 | Intel Corporation | Current mirror based multi-channel leakage current monitor circuit and method |
| US7583116B2 (en) * | 2007-08-03 | 2009-09-01 | International Business Machines Corporation | High output resistance, wide swing charge pump |
| US7701270B2 (en) * | 2007-08-03 | 2010-04-20 | International Business Machines Corporation | Structure for a high output resistance, wide swing charge pump |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04192608A (ja) | 1990-11-24 | 1992-07-10 | Nec Corp | カレントミラー回路 |
| US5300837A (en) * | 1992-09-17 | 1994-04-05 | At&T Bell Laboratories | Delay compensation technique for buffers |
| US5483151A (en) * | 1994-09-27 | 1996-01-09 | Mitsubishi Denki Kabushiki Kaisha | Variable current source for variably controlling an output current in accordance with a control voltage |
| FR2729762A1 (fr) * | 1995-01-23 | 1996-07-26 | Sgs Thomson Microelectronics | Circuit de detection de tension compense en technologie et en temperature |
| US5682108A (en) * | 1995-05-17 | 1997-10-28 | Integrated Device Technology, Inc. | High speed level translator |
| JP3625918B2 (ja) * | 1995-10-16 | 2005-03-02 | 株式会社ルネサステクノロジ | 電圧発生回路 |
| US5812029A (en) * | 1996-10-04 | 1998-09-22 | Harris Corporation | Gain control circuit and method |
| US6040742A (en) * | 1997-09-02 | 2000-03-21 | Lucent Technologies Inc. | Charge-pump phase-locked loop with DC current source |
-
1998
- 1998-07-14 JP JP10198760A patent/JP2000031756A/ja active Pending
- 1998-11-03 US US09/184,649 patent/US6177827B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6177827B1 (en) | 2001-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445211B1 (en) | Circuit technique for improved current matching in charge pump PLLS | |
| US10254778B1 (en) | Pole-zero tracking compensation network for voltage regulators | |
| US6522115B1 (en) | Pulse-width-modulated DC-DC converter with a ramp generator | |
| US7764123B2 (en) | Rail to rail buffer amplifier | |
| KR20010089826A (ko) | 클래스 ａｂ 증폭기 | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| KR100275177B1 (ko) | 저전압차동증폭기 | |
| JPH07104877A (ja) | 禁止帯幅基準電圧源 | |
| US6891433B2 (en) | Low voltage high gain amplifier circuits | |
| US6586987B2 (en) | Circuit with source follower output stage and adaptive current mirror bias | |
| US4879524A (en) | Constant current drive circuit with reduced transient recovery time | |
| US6362682B2 (en) | Common-mode feedback circuit and method | |
| JP2005018783A (ja) | 一定の基準電流を発生させるための電流源 | |
| US10979000B2 (en) | Differential amplifier circuit | |
| JP2500985B2 (ja) | 基準電圧発生回路 | |
| JP2000031756A (ja) | カレントミラー回路及びチャージポンプ回路 | |
| US20080001592A1 (en) | Method for generating a reference current and a related feedback generator | |
| US5497124A (en) | Class AB push-pull drive circuit, drive method therefor and class AB electronic circuit using the same | |
| US10498231B2 (en) | Charge pump circuitry | |
| JPH02224410A (ja) | 低ひずみ電流ミラー回路 | |
| US6362613B1 (en) | Integrated circuit with improved current mirror impedance and method of operation | |
| JP3855810B2 (ja) | 差動増幅回路 | |
| US11320851B1 (en) | All-MOSFET voltage reference circuit with stable bias current and reduced error | |
| JP3801412B2 (ja) | Ｍｏｓレギュレータ回路 | |
| JP7494556B2 (ja) | 安定化電源回路 |