JP2000031588A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JP2000031588A
JP2000031588A JP19308598A JP19308598A JP2000031588A JP 2000031588 A JP2000031588 A JP 2000031588A JP 19308598 A JP19308598 A JP 19308598A JP 19308598 A JP19308598 A JP 19308598A JP 2000031588 A JP2000031588 A JP 2000031588A
Authority
JP
Japan
Prior art keywords
layer
single crystal
buffer layer
crystal layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19308598A
Other languages
English (en)
Other versions
JP3648386B2 (ja
Inventor
Yasuo Oba
場 康 夫 大
Hiroaki Yoshida
田 博 昭 吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19308598A priority Critical patent/JP3648386B2/ja
Publication of JP2000031588A publication Critical patent/JP2000031588A/ja
Application granted granted Critical
Publication of JP3648386B2 publication Critical patent/JP3648386B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 格子整合しない基板上にも高品質な窒化物半
導体層、例えば高Al組成のAlGaN層を低歪みで形
成し、且つ、窒素空孔などの結晶欠陥が少ない窒化物半
導体からなる半導体素子を提供することを目的とする。 【解決手段】 基板上に高炭素濃度AlNバッファ層と
高純度AlNバッファ層を形成し、AlGaN層を形成
することにより、低欠陥化がはかれ、ひび割れの発生が
抑制されるとともに、アクセプタ活性化率向上がはかれ
半導体レーザなどの特性が向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子に関
し、より具体的には、本発明は、独特の構成を有する窒
化物半導体のバッファ層を有し、従来よりも大幅に特性
が改善された半導体素子に関する。
【0002】
【従来の技術】窒化物半導体は、大きいバンドギャップ
を有し且つ直接遷移型であるので短波長発光素子用材料
として期待されている。例えば、GaN(窒化ガリウ
ム)のバンドギャップは3.4eVであり、紫外線領域
の発光を得ることができる。なお、本願において「窒化
物半導体」とは、BxInyAlzGa(1-x-y-z)N(O≦
x≦1、O≦y≦1、O≦z≦1)のIII−V族化合物
半導体を称し、さらに、V族元素としては、Nに加えて
リン(P)や砒素(As)などを含有する混晶も含むも
のとする。
【0003】窒化物半導体、例えばGaNは、格子整合
する良質な基板がないため、便宜上、サファイア基板上
に成長することが多いが、サファイアとGaNは格子不
整合が15%程度と大きいために島状に成長しやすい。
そこで、従来は、格子不整合の影響を緩和するために、
まず、サファイア基板上に極薄膜のアモルファス状また
は多結晶のAlN(窒化アルミニウム)またはGaNを
低温成長によりバッファ層として堆積した後、昇温し、
その上にGaN層を形成する方法が用いられている。
【0004】この方法によれば、アモルファス状または
多結晶の層が熱歪を緩和し、バッファ層内部に含まれて
いる微結晶が約1000℃までの昇温によって方位の揃
った種結晶となり結晶品質が向上すると考えられてい
る。
【0005】
【発明が解決しようとする課題】しかし、このような従
来の方法を用いた場合にも、サファイア基板とGaN層
との格子不整合による高密度の貫通転移が存在し、残留
歪みを生ずるという問題があった。そのために、たとえ
ば半導体レーザのクラッド層として必要な10%以上の
Al(アルミニウム)組成を有するAlGaN層を0.
6ミクロン以上の厚さに成長する場合にはひび割れの発
生を避けられなかった。また、低抵抗のp型層を得るた
めに800℃程度での熱処理が必要とされている。これ
は、結晶中に残留した水素原子を除去してアクセプタ不
純物を活性化するためであると考えられているが、この
温度では窒化物半導体の窒素原子も脱離するために、結
晶欠陥が発生する。そのために、十分な低抵抗化が達成
されないばかりか、得られた半導体素子の初期特性や寿
命特性に対するの悪影響が懸念されていた。
【0006】本発明はかかる課題の認識にもとづいてな
されたものである。すなわち、その目的は、格子整合し
ない基板上にも高品質な窒化物半導体層、例えば高Al
組成のAlGaN層を低転位で形成し、且つ、窒素空孔
などの結晶欠陥が少ない窒化物半導体からなる半導体素
子を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体素子は、単結晶基板上に単結晶Al
wGaxIn1-w-xN(0<w≦1、0≦x≦1)からな
る第1単結晶層と単結晶AlyGazIn1-y-zN(0<
y≦1、0≦z≦1)からなる第2単結晶層とが形成さ
れ、これらの層の上に形成された素子構造部を備えた半
導体素子において、前記第1単結晶層の炭素濃度が前記
第2単結晶層の炭素濃度よりも高いことを特徴とする。
【0008】または、本発明の半導体素子は、窒化物半
導体からなる第1単結晶層と、前記第1単結晶層の上に
設けられた半導体層からなる素子構造部であって、前記
第1単結晶層に面した層の炭素濃度が前記第1単結晶層
の炭素濃度よりも低い素子構造部と、を備えたことを特
徴とする。
【0009】ここで、前記第1単結晶層及び前記素子構
造部は、単結晶基板上に順次設けられてなることを特徴
とする。
【0010】また、本発明の望ましい実施の形態として
は、前記第1単結晶層がAlNまたはAlGaNからな
ることを特徴とする。
【0011】また、前記第1単結晶層と前記第2単結晶
層がそれぞれAlNからなることを特徴とする。
【0012】また、前記第1単結晶層の厚さが5nm以
上で50nm以下であることを特徴とする。
【0013】また、前記第1単結晶層の炭素濃度が3×
1018cm-3以上で3×1020cm-3以下であることを
特徴とする。
【0014】また、前記第1単結晶層と前記第2単結晶
層の合計の膜厚が1μm以上で10μm以下であり、前
記素子構造部がレーザを構成することを特徴とする。
【0015】また、前記第1単結晶層と前記第2単結晶
層の合計の膜厚が2μm以上で50μm以下であること
を特徴とする。
【0016】また、前記単結晶基板は、サファイアから
なることを特徴とする。
【0017】
【発明の実施の形態】図1は、本発明の半導体素子を概
念的に説明する要部概略断面図である。すなわち、同図
は、本発明の半導体素子のバッファ層部分を表すもので
あり、同図(a)に示した半導体素子においては、サフ
ァイアなどの基板11の上に、第1のバッファ層12、
第2のバッファ層13がこの順序に積層され、その上に
所定の素子構造体14が形成されている。ここで、素子
構造体14は、後に実施例として詳述するように、種々
の発光素子や電子素子を構成することができる。
【0018】また、同図(b)においては、サファイア
などの基板11の上に、第1のバッファ層12が設けら
れ、この上に所定の素子構造体21が形成されている。
【0019】本発明の半導体素子は、同図に表した第1
のバッファ層12に特徴を有する。すなわち、第1のバ
ッファ層12は、単結晶であり、堆積する際のV/III
比を従来よりもはるかに低い条件として基板上に堆積さ
れ、従来よりもはるかに高い濃度の炭素(C)を含有し
ている。また、第2のバッファ層13は、比較的高いV
/III比のもとで成長される。
【0020】以下に、本発明におけるこれらの独特のバ
ッファ層について詳細に説明する。本発明者は、バッフ
ァ層として、従来の低温成長したAlN、GaN等に代
わって高温成長した単結晶のAlN、AlGaNなどの
窒化物半導体を用いることにより、その上に成長する半
導体素子の結晶品質を大幅に改善してひび割れなどの発
生を抑制できることを既に見いだしている。さらに、高
性能な半導体発光素子を得るためには、低抵抗のp型層
と低欠陥の発光層が不可欠だが、本発明者の研究によれ
ば、これらの層の成長時のV/III 比を大きくすること
により、直列抵抗の低減、発光効率の向上、信頼性の改
善などの特性向上が達成されることが判明した。ここ
で、「V/III比」とは、窒化物半導体を結晶成長する
際の、III族元素の原料の流量に対するV族元素の原料
の流量の比のことである。
【0021】しかし、V/III 比を大きくすると、貫通
転位を転位芯とする螺旋成長が支配的となり表面平坦性
が悪化するとともに、活性層のIn(インジウム)組成
の揺らぎが急激に顕著となる。このために、成長時のV
/III 比の上限が事実上決定される。しかし、本発明者
のさらに詳細な検討の結果、このV/III比の上限は絶
対的なものではなく、バッファ層の堆積の初期の条件を
調節することにより、成長層の品質が劇的に改善される
ことが見いだされた。すなわち、バッファ層を成長する
際に、まず、V/III比を従来よりも大幅に低い比率に
して薄いバッファ層を堆積し、その上に高いV/III比
でバッファ層および素子構造を成長して評価したとこ
ろ、良好な素子特性が得られた。
【0022】さらに、本発明者は、この良好なウェーハ
と異常成長が観察されたウェーハのバッファ層の違いを
調べた。その結果、良好な結果が得られたバッファ層に
おいてはX線回折によるロッキング・カーブの半値幅が
1分以下と狭く、同時に、基板との界面付近に高濃度の
炭素(C)を含有する層が存在することを発見した。
【0023】一方、バッファ層としてAlNを用いたウ
ェーハについて原子間力走査顕微鏡による観測の結果、
良好な特性のウェーハにおいては、AlNバッファ層表
面のピット密度が極めて低く、AlNバッファ層表面の
ピット密度が素子特性を大きく左右することが判明し
た。ここで、「ピット」とは、六角錐状の微小な窪みで
あり、バッファ層に含有される転位に対応する表面のモ
フォロジである。
【0024】以上の結果を総合すると、異常成長はピッ
トに対応するバッファ層中の螺旋転位により引き起こさ
れるが、基板との界面付近に炭素の高濃度層が存在する
場合は、その部分の結晶の柔軟性が増加し、歪みを緩和
するために、その上に成長される結晶の乱れが大幅に抑
制されることがわかる。
【0025】この効果は、高温で成長される単結晶Al
GaNバッファ層や単結晶AlNバッファ層に対して
は、特に有効に作用する。高温で成長するこれらの単結
晶バッファ層は、基本的にミクロな結晶欠陥が少なく結
晶の柔軟性に乏しいからである。特に、高温で成長した
AlNバッファ層の場合には、窒素欠陥も生成されにく
く柔軟性に乏しい傾向があった。
【0026】発明者は、このような高濃度の炭素含有層
を意図的に導入するために、バッファ層の成長初期の基
板温度とV/III 比とを種々に変化させて実験を繰り返
した。
【0027】図2は、良好な結果が得られたウェーハに
おいて二次イオン質量分析法により得られた不純物濃度
プロファイル図である。すなわち、同図においては、基
板とAlNバッファ層との界面付近の炭素の濃度分布が
表されている。同図から、界面付近に炭素濃度3×10
19cm-3 、厚さ20nmの高濃度炭素含有層が観測さ
れることがわかる。この高濃度炭素含有層が、図1に示
した「第1のバッファ層12」に相当するものであり、
その上に形成された炭素濃度が約2×1018cm-3
低下している部分が図1(b)の「第2のバッファ層1
3」に相当するものである。これらの単結晶層に含有さ
れている炭素は、窒化物半導体層をMOCVD(Metal-
Organic Chemical Vapor Deposition)法により成長す
る際に、主に、III族元素の原料である有機金属から結
晶中に取り込まれるものであると推測される。
【0028】他の図示しない測定結果も併せて分析した
結果、この高濃度炭素含有層すなわち「第1のバッファ
層12」の炭素濃度が1×1018から3×1020cm-3
で、厚さが5nmから50nmの範囲の場合に良好な素
子特性が得られた。バッファ層がAlGaNからなる場
合にも、この条件は同様であった。
【0029】さらに、バッファ層に含有される水素
(H)の濃度についても調べたところ、図2に示した炭
素の濃度プロファイルと同様の濃度プロファイルを示す
ウェーハが多く見られた。つまり、高いV/III 比で成
長したバッファ層には、炭素とともに水素も高い濃度で
取り込まれる場合があることがわかった。これは、III
族元素の原料である有機金属が分解することにより生成
する炭化水素(CHx)が結晶中に取り込まれるためで
あると考えられる。
【0030】本発明の高濃度炭素含有層すなわち「第1
のバッファ層」は、従来よりも大幅に低いV/III比で
堆積される。例えば、従来のMOCVD法によるバッフ
ァ層の典型的なV/III比は、GaAsで100以上、
GaNで1000以上、AlNでも1000以上であっ
た。これに対して、本発明の第1のバッファ層の堆積時
のV/III比は、0.7〜50程度であり、従来と比較
して顕著に低い。また、その最適な成長温度は、概ね1
050〜1250℃であり、従来の1300℃前後と比
較すると若干低いことがわかった。
【0031】図3は、高濃度炭素含有層すなわち第1の
バッファ層の炭素濃度とバッファ層の表面に観察される
ピット密度との関係を表すグラフ図である。すなわち、
図1(a)に示したような2層のバッファ層をAlNを
用いて堆積し、その表面で観察されるピット密度を評価
した。ここで、高濃度炭素含有層の層厚は、いずれの場
合も20nmとした。同図から、炭素濃度が3×1018
から3×1020cm-3の範囲にあるときにピット密度が
低減していることが分かる。さらに、炭素濃度が1×1
19から1×1020cm-3の範囲にあるときには、ピッ
ト密度が103cm-2まで大幅に低減していることが分
かる。
【0032】また、図4は、高濃度炭素含有層すなわち
第1のバッファ層の層厚とAlNバッファ層表面で観測
されるピット密度との関係を表すグラフ図である。ここ
で、高濃度炭素含有層の炭素濃度はいずれの場合も約3
×1018cm-3とした。同図から、高濃度炭素含有層の
層厚が約5〜50nmの範囲内においてピット密度を1
×104cm-2 以下に低く抑制することができ、さら
に、10〜30nmのときにはピット密度を1×103
cm-2 まで大幅に低減できることが分かる。
【0033】以上説明したように、本発明において特に
良好な結果が得られたのは、バッファ層がAlNであ
り、その基板との界面での高濃度炭素含有層すなわち第
1のバッファ層の炭素濃度は1×1019から1×1020
cm-3、厚さは10nmから30nmの範囲であり、こ
の高濃度炭素含有層から離れるに従って200nm以内
に急速に炭素濃度が低下するような濃度分布を有する第
2のバッファ層が堆積されている場合であった。
【0034】図1に戻って説明すると、同図(a)に示
したような構造がこれにあたる。一方、本発明者の実験
によれば、同図(b)に示したように、第1の単結晶バ
ッファ層12の上に素子構造を直接形成しても良い場合
もあることがわかった。すなわち、同図(a)に示した
第2のバッファ層13を設けることにより、その上に成
長させる窒化物半導体の品質をさらに改善することがで
きる。例えば、高性能の半導体レーザのように極めて高
い品質の結晶を必要とする場合には、第2のバッファ層
13を設けることが望ましい。しかし、発光ダイオード
(LED)のように結晶の品質が適度に要求される素子
の場合には、第2のバッファ層13を設けずに第1のバ
ッファ層の上に素子構造を直接形成しても良好な結果が
得られることが分かった。
【0035】以下、図面を参照しつつ、本発明の実施例
について説明する。図5は、本発明による青色レーザダ
イオードを表す概略断面図である。すなわち、同図の半
導体レーザは、サファイア基板11のc面上に第1のバ
ッファ層12としてAlN単結晶層(炭素濃度1×10
19cm-3 〜1×1020cm-3 、層厚10nm〜500
nm)、第2のバッファ層13としてAlN単結晶層
(炭素濃度5×1017cm-3 〜5×1018cm-3
0.1〜10.0μm)、GaNまたはGaAlNから
なる格子緩和層31(0.02〜0.3μm、Al組成
5%未満)、n型Al0.05Ga0.95Nコンタクト層32
(Si,SeまたはSドープ、不純物濃度2×1018
3×1019cm-3、層厚1〜5μm)、n型Al0. 3
0.9 Nクラッド層33(Si,SeまたはSドープ、
5×1017〜3×1018cm-3、0.3〜1.2μ
m)、GaN第1光ガイド層34(0.05〜0.2μ
m)、Gal-×In×N活性層35(1〜10nm)、
GaN第2光ガイド層36(0.05〜0.2μm)、
p型Al0.1 Ga0.9 Nクラッド層37(Mgドープ、
5×1018〜1×1020cm-3、0.3〜0.7μ
m)、p型GaN中間コンタクト層38(Mgドープ、
5×1018〜1×1020cm-3、0.05〜0.1μ
m)、が順次設けられている。そして、幅が2〜5μm
のストライプ状のメサが形成され、その両側にn型Al
0.2 Ga0.5 N(Siドープ、5×1018cm-3、0.
5μm)からなる電流阻止層39が形成されて、横モー
ドが制御される。さらに、p型GaN(Mgドープ、9
×1019cm-3、0.5μm)コンタクト層40が堆積
され、p側電極110として(Pd 0.05μm/P
t 0.05μm/Au 1.0μm)またはNiが被
着されている。n型Al0.05Ga0.95Nコンタクト層に
はn側電極120(Ti 0.05/Pt 0.05μ
m/Au 1.0μmまたはAl 1.0μm)が被着
されている。
【0036】次に、本実施例の半導体レーザの製造方法
について説明する。各半導体層は、減圧MOCVD装置
により形成することができる。まず、基板11をヒータ
を兼ねたサセプタ上に載置する。ガス導入管から高純度
水素を毎分20l(リッター)程度導入して反応管内の
大気を置換する。次いで、ガス排気口をロータリポンプ
に接続して反応管内を減圧し、内部の圧力を50〜15
0torrの範囲に設定する。サファイア基板11上に
AlNバッファ層を成長する場合には、まず、基板11
を水素中で加熱してその表面を清浄化する。ついで、1
050〜1250℃の基板温度でH2ガスの一部をNH
3 ガスに切り替えると共に、Al(アルミニウム)の原
料として例えばAl(CH33 あるいはAl(C
253 などの有機金属を導入して第1の単結晶AlN
バッファ層12を5nmから50nmの層厚に堆積す
る。
【0037】ついで、基板温度を1250〜1350℃
に昇温し、第2のバッファ層13としてAlN層を0.
1μmから5μm成長し表面を平坦化する。その後、場
合によっては、成長を中断してアニールを行い、残留歪
みを緩和させることも有効である。
【0038】ここで、第1のAlNバッファ層12の結
晶方位をそろえるためにはV族原料とIII族原料の供給
比の制御が重要であり、ピットのない高品質膜の成長に
はV/III 比を0.7〜50の範囲内とすることが必要
であり、十分に良好な品質を再現性よく得るにはV/II
I 比を1.2〜4.0の範囲内に制御することが望まし
い。後述するSiC基板上に成長する場合にも、第1の
AlNバッファ層12を設けることにより、より均一な
成長が得られる。一方、第2のバッファ層13の成長に
際しては、V/III比を数100以上と高い比率にす
る。さらに、第2のバッファ層の上に成長する各層の成
長に際してもV/III比を数100以上と高い比率にす
ることが望ましい。
【0039】第2のバッファ層13を成長させた後、基
板温度を再び1100〜1200℃に低下させて、ダブ
ルヘテロ構造部を成長する。III族の原料としては、有
機金属Ga化合物たとえばGa(CH33 あるいはG
a(C253 、有機金属In化合物たとえばIn(C
33 あるいはIn(C253 、ドーピング用原料
としてはn型用としてSi水素化物たとえばSiH4
るいは有機金属Si化合物たとえばSi(CH34
p型用として有機金属Mg化合物たとえばCp2 Mg
(シクロペンタジエニルマグネシウム)またはm−Cp
2 Mgを使用する。p型ドーパントの活性化率をあげる
ためには成長層中に混入した水素を除去するために80
0℃程度の熱処理が必要とされてきたが、本発明の方法
では、第1のバッファ層12以外の各層を大きなV/II
I 比下で成長することによりN原子空孔を抑制すること
ができ水素による不活性化を本質的に解消することがで
きる。さらに、従来は必要とされていた熱処理に起因す
る結晶品質の劣化も避けることができる。
【0040】本実施例においては、反応性イオンエッチ
ングにてメサ部を形成した後、Al0.2 Ga0.8 N電流
阻止層39を再成長し、p型GaN中間コンタクト層3
8が露出するまで研磨する。さらに、p型GaN(Mg
ドープ、9×1019cm-3、0.5μm)コンタクト層
40を成長することにより作成される。
【0041】p型GaN中間コンタクト層38はメサ加
工後の再成長時に表面を保護する役割を果たしており、
クラッド層との界面は必要に応じて組成変化を緩やかに
して通電抵抗の低減を計っている。また、格子緩和層3
1はバッファ層と素子構造との間の格子不整による歪み
を補正するためのものであるが、格子不整合が小さい時
には無くてもよい。
【0042】本実施例によれば、独特の構成を有する第
1のバッファ層12と第2のバッファ層13とを設ける
ことにより、その上に成長する素子構造の品質を従来よ
りも大幅に改善することができる。すなわち、これらの
バッファ層を設けることにより、素子構造を構成する各
半導体層を従来よりも高いV/III比で成長しても異常
成長が生じなくなった。その結果として、半導体素子を
構成する各半導体層の結晶性を従来よりも大幅に改善す
ることができた。
【0043】具体的には、活性層35の発光効率を従来
の約10倍に高めることができた。同時にp型コンタク
ト層40の結晶性が改善され、高濃度のドーピングが可
能となり、p側の抵抗を低下することができた。これら
の結果として、従来のレーザと比較して、しきい値や動
作電流が低下し、また、p側での発熱量が低下したため
に、素子の温度特性が改善され、素子の寿命も伸びた。
【0044】さらに、本発明のよれば、半導体レーザの
放熱も改善することができる。すなわち、従来、六方晶
の窒化物半導体の半導体レーザにおいては動作電流が高
く、電圧も高いために発熱量が大きいという問題があっ
た。また、これらの半導体レーザは通常はサファイア基
板の上に形成されるが、基板の熱抵抗が高いために、放
熱が問題となっていた。さらに、サファイアは絶縁体で
あるために、GaAsやInPを基板とした半導体レー
ザで採用されているような、基板と反対側をヒートシン
ク(放熱器)にアップサイドダウンにマウントする方法
も採用することが困難であった。これに対して、本発明
によれば、バッファ層として用いるAlNはサファイア
やGaNよりも熱伝導率が大幅に高く、ある程度の膜厚
のAlNバッファ層を基板と素子構造体との間に挿入す
ることにより放熱特性を大幅に改善できる。ストライプ
幅が2〜3.5ミクロンの場合を例に挙げると、AlN
膜厚は1ミクロン以上で熱抵抗の低減の効果が得られ、
2ミクロン以上で顕著となる。しかし、5ミクロン以上
とすると、「そり」が生じ、10ミクロン以上では高密
度のひび割れが生ずる傾向がみられた。また、AlNの
上に形成するn側電極形成用のn型GaN層は、通常は
欠陥低減のために3ミクロン以上の厚さに形成する必要
があるが、本発明によれば、高品質のAlNバッファ層
の上に形成するので、このような厚膜とする必要がな
く、1〜2ミクロン程度と薄膜化することができる。
【0045】なお、本実施例においては、バッファ層1
2、13としてはAlN層を用いたが、この代わりにA
l組成が80%以上のAlGaNを用いてもよく、同様
の効果を期待できる。しかし、この場合はAlNと比較
して表面の平坦性が劣化する傾向がある。
【0046】図6は、本発明の第2の実施例にかかる半
導体レーザダイオードを表す概略断面図である。本実施
例は、前述の第1実施例と類似した構成を有するので、
同一の部分には同一の符号を付して詳細な説明は省略す
る。
【0047】本実施例の特徴は、活性層35’としてG
aN層を用いている点と、中間コンタクト層38にp側
電極110を直接接触させている点にある。
【0048】本発明によれば、第1のバッファ層12と
第2のバッファ層13とを設けることにより、素子構造
の結晶性を大幅に改善することができるので、従来困難
とされていた高品質のGaNを活性層として用いること
が可能となる。その結果として、従来は困難であった短
波長領域での高効率の発光を実現することができる。
【0049】また、同様に、中間コンタクト層39の結
晶性も従来よりも大幅に改善することができるので、そ
の上にコンタクト層を設けることなく、p側電極110
を接触させて十分に低い接触抵抗を実現することができ
る。
【0050】図7は、本発明の第3の実施例にかかる半
導体レーザを表す概略断面図である。
【0051】また、図8は、本発明の第4の実施例にか
かる半導体レーザを表す概略断面図である。これらの実
施例は、基板としてSiC(炭化シリコン)基板11’
の(111)Si面の上にバッファ層12をはじめとす
る各層を形成した例である。それぞれの素子構造は、図
5、図6に関して前述した第1実施例と第2実施例と同
様であるので、同様の部分には同一の符号を付して詳細
な説明は省略する。
【0052】これらの実施例においても、第1バッファ
層12と第2バッファ層13をそれぞれ設けたことによ
り、活性層35やコンタクト層の結晶性を改善し、第1
実施例や第2実施例に関して前述したのと同様に、発光
効率の向上やしきい値の低下などの種々の効果を得るこ
とができる。
【0053】図9は、本発明の第5の実施例にかかる発
光ダイオードを表す概略断面図である。すなわち、同図
の発光ダイオードは、サファイア基板11のc面上に第
1のバッファ層12としてAlN層(炭素濃度1×10
19cm-3 〜1×1020cm- 3 、層厚10nm〜500
nm)、n型Al0.05Ga0.95Nコンタクト層51(S
i,SeまたはSドープ、不純物濃度2×1018〜3×
1019cm-3、層厚1〜5μm)、n型Al0.3 Ga
0.9 Nクラッド層53(Si,SeまたはSドープ、5
×1017〜3×1018cm-3、0.3〜1.2μm)、
Gal-×In×N活性層54(1〜10nm)、p型A
0.1 Ga0.9 Nクラッド層55(Mgドープ、5×1
18〜1×1020cm-3、0.3〜0.7μm)、p型
GaN(Mgドープ、9×1019cm-3、0.5μm)
コンタクト層55が堆積され、p側電極160としてI
TO(indium tim oxide:酸化インジウムすず)が堆積
され、n側電極170として、Ti 0.05/Pt
0.05μmの積層膜が堆積されている。ここで、p側
電極160としては、金(Au)やニッケル(Ni)な
どの金属を透光性を確保できるように薄く堆積しても良
い。
【0054】また、p側電極160とn側電極170に
は、それぞれ金(Au)のボンディング・パッド18
0、190が接続されている。さらに、素子の表面は、
酸化シリコンや窒化シリコンなどの保護膜200により
覆われている。
【0055】本実施例の発光ダイオードは、面発光型の
素子であり、活性層53から放出された光は、p側電極
160を介して外部に取り出すことができる。
【0056】一般に、発光ダイオードの場合には、前述
した半導体レーザと比較すると、活性層をはじめとする
各層の結晶性に対する許容度は緩やかである場合が多
い。従って、本実施例のように、第1のバッファ層12
の上に素子構造を直接形成しても従来と比較して十分に
良好な特性を得ることが可能である。つまり、本実施例
によれば、第1のバッファ層12として前述した各実施
例と同様のものを用いることにより、その上に形成する
各半導体層の結晶性を十分に良好なものとすることがで
きる。その結果として、前述した各実施例と同様に発光
効率が改善され、動作電圧や動作電流が低下し、素子の
寿命も伸ばすことができる。
【0057】さらに、従来は、高い効率で発光させるこ
とが困難であった、窒化ガリウム(GaN)を活性層5
3に用いて、高い効率で発光させることが可能となる。
その結果として、従来よりも短い発光波長が得られ、こ
の短波長の発光を図示しない蛍光体により波長変換すれ
ば、可視光領域から赤外光の波長領域に渡って、適宜選
択した任意の波長の光を取り出すことができる。
【0058】図10は、本発明の第6の実施例にかかる
電子素子を表す概略断面図である。同図の電子素子は、
サファイア基板上にエピタキシャル成長したSiC層を
利用した電界効果トランジスタである。すなわち、サフ
ァイア基板11の上に、第1のバッファ層12としてA
lN層(炭素濃度1×1019cm-3 〜1×1020cm
-3 、層厚10nm〜500nm)、第2のバッファ層
13としてAlN単結晶層(炭素濃度5×1017cm-3
〜5×1018cm-3 、0.1〜10.0μm)、、S
iC層41が形成され、その上にn型SiC(窒素ドー
プ)層41が形成されている。さらに、ゲート電極13
0としてTi(チタン)とアルミニウム(Al)の積層
構造が堆積され、また、ソース電極140とドレイン電
極150としてそれぞれニッケル(Ni)が堆積されて
いる。
【0059】従来は、エピタキシャル成長したSiC層
においては、「マイクロパイプ」と呼ばれる穴が存在
し、高性能の半導体素子が得られないという問題があっ
た。これに対して、本発明によれば、独特のバッファ層
12、13を設けた結果として、SiCエピタキシャル
層にマイクロパイプは発生せず、良好な特性を有する電
界効果トランジスタを得ることができた。また、本発明
によれば、バッファ層12、13の材料として絶縁体の
AlNを用いることにより、電界効果トランジスタの寄
生容量を低下させ、容易に高性能が達成できる。
【0060】なお、本実施例においてSiC層を成長す
る場合には、Cの原料としてプロパンガスを毎分10c
c程度、Si原料としてSiH4ガスを毎分3cc程度
導入し、さらにn型のドーパントであるN(窒素)の原
料としてNH3 ガスを添加することにより、n型SiC
層を成長することができる。
【0061】以上、具体例を参照しつつ本発明の実施の
形態について説明した。しかし、本発明はこれらの具体
例に限定されるものではない。例えば、基板として用い
ることができるものは前述したサファイアやSiCに限
定されず、その他にも、例えば、スピネル、MgO、S
cAlMgO4、LaSrGaO4、(LaSr)(Al
Ta)O3などの絶縁性基板や、Si、GaAs、Ga
Nなどの導電性基板も同様に用いてそれぞれの効果を得
ることができる。ここで、ScAlMgO4基板の場合
には、(0001)面、(LaSr)(AlTa)O3
基板の場合には(111)面を用いることが望ましい。
【0062】また、半導体素子の構造もその用途に応じ
て適宜選択変更することが可能であり、そのような場合
においても本発明を同様に適用して同様の効果を得るこ
とができる。
【0063】
【発明の効果】本発明によれば、基板上に高炭素濃度を
有する第1のバッファ層と第2の高純度バッファ層とを
形成し、窒化物半導体やSiC層を成長することによ
り、低欠陥化がはかれ、ひび割れの発生が抑制されると
ともに、アクセプタ活性化率や発光層の発光効率の向上
がはかれ半導体レーザなどの特性が向上する。
【0064】さらに、高いV/III比で素子構造を成長
させても異常成長が生ずることが無くなり、従来よりも
高品質の結晶を容易に得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体素子を概念的に説明する要部概
略断面図である。
【図2】良好な結果が得られたウェーハにおいて二次イ
オン質量分析法により得られた不純物濃度プロファイル
図である。
【図3】高濃度炭素含有層すなわち第1のバッファ層の
炭素濃度とバッファ層の表面に観察されるピット密度と
の関係を表すグラフ図である。
【図4】高濃度炭素含有層すなわち第1のバッファ層の
層厚とAlNバッファ層表面で観測されるピット密度と
の関係を表すグラフ図である。
【図5】本発明による青色レーザダイオードを表す概略
断面図である。
【図6】本発明の第2の実施例にかかる半導体レーザダ
イオードを表す概略断面図である。
【図7】本発明の第3の実施例にかかる半導体レーザを
表す概略断面図である。
【図8】本発明の第4の実施例にかかる半導体レーザを
表す概略断面図である。
【図9】本発明の第5の実施例にかかる発光ダイオード
を表す概略断面図である。
【図10】本発明の第6の実施例にかかる電子素子を表
す概略断面図である。
【符号の説明】
11、11’ 基板 12 第1のバッファ層 13 第2のバッファ層 14、21 素子構造体 31 格子緩和層 32、51 コンタクト層 33、52 クラッド層 34 ガイド層 35、53 活性層 36 ガイド層 37、54 クラッド層 38 中間コンタクト層 39 電流阻止層 40、55 コンタクト層 41 SiC層 110〜170 電極 180、190 電極パッド 200 保護膜
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA03 AA11 AA43 CA22 CA33 CA34 CA57 CA58 5F073 CA17 CB04 CB05 CB08 CB19 EA28 EA29

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】単結晶基板上に単結晶AlwGaxIn
    1-w-xN(0<w≦1、0≦x≦1)からなる第1単結
    晶層と単結晶AlyGazIn1-y-zN(0<y≦1、0
    ≦z≦1)からなる第2単結晶層とが形成され、これら
    の層の上に形成された素子構造部を備えた半導体素子に
    おいて、 前記第1単結晶層の炭素濃度が前記第2単結晶層の炭素
    濃度よりも高いことを特徴とする半導体素子。
  2. 【請求項2】窒化物半導体からなる第1単結晶層と、 前記第1単結晶層の上に設けられた半導体層からなる素
    子構造部であって、前記第1単結晶層に面した層の炭素
    濃度が前記第1単結晶層の炭素濃度よりも低い素子構造
    部と、を備えたことを特徴とする半導体素子。
  3. 【請求項3】前記第1単結晶層及び前記素子構造部は、
    単結晶基板上に順次設けられてなることを特徴とする請
    求項2記載の半導体素子。
  4. 【請求項4】前記第1単結晶層がAlNまたはAlGa
    Nからなることを特徴とする請求項1〜3のいずれか1
    つに記載の半導体素子。
  5. 【請求項5】前記第1単結晶層と前記第2単結晶層がそ
    れぞれAlNからなることを特徴とする請求項1記載の
    半導体素子。
  6. 【請求項6】前記第1単結晶層の厚さが5nm以上で5
    0nm以下であることを特徴とする請求項1〜5のいず
    れか1つに記載の半導体素子。
  7. 【請求項7】前記第1単結晶層の炭素濃度が3×1018
    cm-3以上で3×1020cm-3以下であることを特徴と
    する請求項1〜6のいずれか1つに記載の半導体素子。
  8. 【請求項8】前記第1単結晶層と前記第2単結晶層の合
    計の膜厚が1μm以上で10μm以下であり、前記素子
    構造部がレーザを構成することを特徴とする請求項1記
    載の半導体素子。
  9. 【請求項9】前記第1単結晶層と前記第2単結晶層の合
    計の膜厚が2μm以上で50μm以下であることを特徴
    とする請求項8記載の半導体素子。
  10. 【請求項10】前記単結晶基板は、サファイアからなる
    ことを特徴とする請求項1及び3〜9のいずれか1つに
    記載の半導体素子。
JP19308598A 1998-07-08 1998-07-08 半導体素子およびウェーハならびにそれらの製造方法 Expired - Lifetime JP3648386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19308598A JP3648386B2 (ja) 1998-07-08 1998-07-08 半導体素子およびウェーハならびにそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19308598A JP3648386B2 (ja) 1998-07-08 1998-07-08 半導体素子およびウェーハならびにそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2000031588A true JP2000031588A (ja) 2000-01-28
JP3648386B2 JP3648386B2 (ja) 2005-05-18

Family

ID=16301986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19308598A Expired - Lifetime JP3648386B2 (ja) 1998-07-08 1998-07-08 半導体素子およびウェーハならびにそれらの製造方法

Country Status (1)

Country Link
JP (1) JP3648386B2 (ja)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252177A (ja) * 2000-12-21 2002-09-06 Ngk Insulators Ltd 半導体素子
JP2002367917A (ja) * 2001-06-12 2002-12-20 Ngk Insulators Ltd Iii族窒化物膜の製造方法、iii族窒化物膜製造用サファイア単結晶基板、及びエピタキシャル成長用基板
JP2003069156A (ja) * 2001-08-29 2003-03-07 Sharp Corp 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
JP2003264345A (ja) * 2002-03-11 2003-09-19 Sharp Corp 窒化物半導体発光素子
US6784613B2 (en) 2001-08-23 2004-08-31 Canon Kabushiki Kaisha Non-evaporating getter, fabrication method of the same, and display unit
JP2006080378A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法
US7176479B2 (en) 2001-07-06 2007-02-13 Kabushiki Kaisha Toshiba Nitride compound semiconductor element
JP2007059850A (ja) * 2005-08-26 2007-03-08 Ngk Insulators Ltd Iii族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置
JP2009049267A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体発光素子及びその製造方法
JP2009135532A (ja) * 2009-03-13 2009-06-18 Toshiba Corp 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法
JP2009152448A (ja) * 2007-12-21 2009-07-09 Dowa Electronics Materials Co Ltd 窒化物半導体素子およびその製造方法
KR100918969B1 (ko) 2008-09-24 2009-09-25 갤럭시아포토닉스 주식회사 발광 다이오드 및 그 형성방법
JP2010056210A (ja) * 2008-08-27 2010-03-11 Toshiba Corp 半導体発光素子の製造方法
JP2010056322A (ja) * 2008-08-28 2010-03-11 Toshiba Corp 半導体発光素子及びその製造方法
JP2010056324A (ja) * 2008-08-28 2010-03-11 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2010062274A (ja) * 2008-09-03 2010-03-18 Toshiba Corp 半導体発光素子及びその製造方法
JP2010067709A (ja) * 2008-09-09 2010-03-25 Toshiba Corp 半導体発光素子及びウェーハ
JP2010225710A (ja) * 2009-03-23 2010-10-07 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
KR101006480B1 (ko) 2008-09-08 2011-01-06 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
JP2011044744A (ja) * 2010-11-25 2011-03-03 Sumitomo Electric Ind Ltd 炭化珪素半導体
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
JP2011086784A (ja) * 2009-10-16 2011-04-28 Ushio Inc 窒素化合物半導体素子の製造方法
KR101044039B1 (ko) * 2008-05-07 2011-06-23 주식회사 세미콘라이트 질화물계 발광소자 및 그의 제조방법
US8338853B2 (en) 2005-08-25 2012-12-25 Toyota Jidosha Kabushiki Kaisha Substrate for forming light-emitting layer, light emitter and light-emitting substance
JP2013051440A (ja) * 2012-11-26 2013-03-14 Toshiba Corp 半導体素子の製造方法及び半導体基板の製造方法
JP2013102192A (ja) * 2013-01-10 2013-05-23 Toshiba Corp 半導体発光素子及びその製造方法
JP2013187367A (ja) * 2012-03-08 2013-09-19 Hitachi Cable Ltd 窒化ガリウムテンプレート基板の製造方法及び窒化ガリウムテンプレート基板
JP2014220539A (ja) * 2014-08-27 2014-11-20 株式会社東芝 半導体発光素子
JP2015185576A (ja) * 2014-03-20 2015-10-22 住友電気工業株式会社 Iii族窒化物半導体素子、iii族窒化物半導体エピタキシャル基板およびiii族窒化物半導体素子の製造方法
JP2018101701A (ja) * 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
US10038086B2 (en) 2016-03-16 2018-07-31 Sumitomo Electric Industries, Ltd. Process for forming a high electron mobility transistor
CN115000260A (zh) * 2022-07-01 2022-09-02 淮安澳洋顺昌光电技术有限公司 外延结构层及其制备方法和led芯片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5330040B2 (ja) * 2009-03-17 2013-10-30 株式会社東芝 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252177A (ja) * 2000-12-21 2002-09-06 Ngk Insulators Ltd 半導体素子
JP2002367917A (ja) * 2001-06-12 2002-12-20 Ngk Insulators Ltd Iii族窒化物膜の製造方法、iii族窒化物膜製造用サファイア単結晶基板、及びエピタキシャル成長用基板
US7176479B2 (en) 2001-07-06 2007-02-13 Kabushiki Kaisha Toshiba Nitride compound semiconductor element
US6784613B2 (en) 2001-08-23 2004-08-31 Canon Kabushiki Kaisha Non-evaporating getter, fabrication method of the same, and display unit
JP2003069156A (ja) * 2001-08-29 2003-03-07 Sharp Corp 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
JP2003264345A (ja) * 2002-03-11 2003-09-19 Sharp Corp 窒化物半導体発光素子
JP2006080378A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法
US8338853B2 (en) 2005-08-25 2012-12-25 Toyota Jidosha Kabushiki Kaisha Substrate for forming light-emitting layer, light emitter and light-emitting substance
JP2007059850A (ja) * 2005-08-26 2007-03-08 Ngk Insulators Ltd Iii族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置
US7902565B2 (en) 2007-08-22 2011-03-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP2009049267A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体発光素子及びその製造方法
JP2009152448A (ja) * 2007-12-21 2009-07-09 Dowa Electronics Materials Co Ltd 窒化物半導体素子およびその製造方法
KR101044039B1 (ko) * 2008-05-07 2011-06-23 주식회사 세미콘라이트 질화물계 발광소자 및 그의 제조방법
JP4599442B2 (ja) * 2008-08-27 2010-12-15 株式会社東芝 半導体発光素子の製造方法
JP2010056210A (ja) * 2008-08-27 2010-03-11 Toshiba Corp 半導体発光素子の製造方法
US8329489B2 (en) 2008-08-27 2012-12-11 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
US8470627B2 (en) 2008-08-27 2013-06-25 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
US9059374B2 (en) 2008-08-27 2015-06-16 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2010056324A (ja) * 2008-08-28 2010-03-11 Toshiba Corp 半導体発光素子及び半導体発光装置
US9070837B2 (en) 2008-08-28 2015-06-30 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing same
US8513687B2 (en) 2008-08-28 2013-08-20 Kabushiki Kaisha Toshiba Semiconductor light emitting device and semiconductor light emitting apparatus
JP2010056322A (ja) * 2008-08-28 2010-03-11 Toshiba Corp 半導体発光素子及びその製造方法
US9324918B2 (en) 2008-08-28 2016-04-26 Kabushiki Kaisha Toshiba Semiconductor light emitting device and semiconductor light emitting apparatus
JP2010062274A (ja) * 2008-09-03 2010-03-18 Toshiba Corp 半導体発光素子及びその製造方法
KR101006480B1 (ko) 2008-09-08 2011-01-06 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
JP2010067709A (ja) * 2008-09-09 2010-03-25 Toshiba Corp 半導体発光素子及びウェーハ
US8692228B2 (en) 2008-09-09 2014-04-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device and wafer
US8324611B2 (en) 2008-09-09 2012-12-04 Kabushiki Kaisha Toshiba Semiconductor light emitting device and wafer
KR100918969B1 (ko) 2008-09-24 2009-09-25 갤럭시아포토닉스 주식회사 발광 다이오드 및 그 형성방법
JP2009135532A (ja) * 2009-03-13 2009-06-18 Toshiba Corp 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法
JP2010225710A (ja) * 2009-03-23 2010-10-07 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
JP2011086784A (ja) * 2009-10-16 2011-04-28 Ushio Inc 窒素化合物半導体素子の製造方法
JP2011044744A (ja) * 2010-11-25 2011-03-03 Sumitomo Electric Ind Ltd 炭化珪素半導体
JP2013187367A (ja) * 2012-03-08 2013-09-19 Hitachi Cable Ltd 窒化ガリウムテンプレート基板の製造方法及び窒化ガリウムテンプレート基板
JP2013051440A (ja) * 2012-11-26 2013-03-14 Toshiba Corp 半導体素子の製造方法及び半導体基板の製造方法
JP2013102192A (ja) * 2013-01-10 2013-05-23 Toshiba Corp 半導体発光素子及びその製造方法
JP2015185576A (ja) * 2014-03-20 2015-10-22 住友電気工業株式会社 Iii族窒化物半導体素子、iii族窒化物半導体エピタキシャル基板およびiii族窒化物半導体素子の製造方法
JP2014220539A (ja) * 2014-08-27 2014-11-20 株式会社東芝 半導体発光素子
US10038086B2 (en) 2016-03-16 2018-07-31 Sumitomo Electric Industries, Ltd. Process for forming a high electron mobility transistor
JP2018101701A (ja) * 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
US10840091B2 (en) 2016-12-20 2020-11-17 Sumitomo Electric Device Innovations, Inc. Process of forming epitaxial substrate and semiconductor device provided on the same
CN115000260A (zh) * 2022-07-01 2022-09-02 淮安澳洋顺昌光电技术有限公司 外延结构层及其制备方法和led芯片
CN115000260B (zh) * 2022-07-01 2024-01-19 淮安澳洋顺昌光电技术有限公司 外延结构层及其制备方法和led芯片

Also Published As

Publication number Publication date
JP3648386B2 (ja) 2005-05-18

Similar Documents

Publication Publication Date Title
JP3648386B2 (ja) 半導体素子およびウェーハならびにそれらの製造方法
US9985177B2 (en) Ultraviolet light emitting devices and methods of fabrication
JP3822318B2 (ja) 半導体発光素子及びその製造方法
JP3866540B2 (ja) 窒化物半導体素子およびその製造方法
EP0551721B1 (en) Gallium nitride base semiconductor device and method of fabricating the same
US7531397B2 (en) Method for manufacturing a semiconductor device on GAN substrate having surface bidirectionally inclined toward <1-100> and <11-20> directions relative to {0001} crystal planes
US8470627B2 (en) Method for manufacturing semiconductor light emitting device
US8772060B2 (en) Method for manufacturing group III nitride semiconductor light emitting element, group III nitride semiconductor light emitting element and lamp
US6829273B2 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
EP2383846B1 (en) Light emitting device and manufacturing method thereof
KR100449074B1 (ko) 반도체의 제조 방법 및 반도체 발광 소자
JP2008205514A (ja) Iii−v族窒化物半導体素子
EP1196971B1 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
US20110062016A1 (en) Method for manufacturing aluminum-containing nitride intermediate layer, method for manufacturing nitride layer, and method for manufacturing nitride semiconductor element
US20070284599A1 (en) Process for producing group III nitride semiconductor stacked structure
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
JP3064891B2 (ja) 3−5族化合物半導体とその製造方法および発光素子
JP3757544B2 (ja) Iii族窒化物半導体発光素子
EP3567643B1 (en) Light emitting diode element and method for manufacturing same
JP3985312B2 (ja) Iii族窒化物半導体層の製造方法
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2009088230A (ja) 半導体発光素子およびその製造方法
JP2004056114A (ja) 半導体装置
JPH0529653A (ja) 半導体素子
JPH11297628A (ja) Iii族窒化物半導体

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 9

EXPY Cancellation because of completion of term