JP2000031092A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000031092A JP2000031092A JP10201930A JP20193098A JP2000031092A JP 2000031092 A JP2000031092 A JP 2000031092A JP 10201930 A JP10201930 A JP 10201930A JP 20193098 A JP20193098 A JP 20193098A JP 2000031092 A JP2000031092 A JP 2000031092A
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- silicide layer
- layer
- hydrogen
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
等を低減した高集積度半導体装置における、金属シリサ
イド層の凝集によるシート抵抗値の上昇を防止する。 【解決手段】 金属シリサイド層7形成後、水素活性種
(H* )を照射して、金属シリサイド層7表面および内
部の酸素および炭素を除去する。
Description
法に関し、さらに詳しくは、金属シリサイド層により拡
散層抵抗や配線抵抗を低減した高集積度半導体装置の製
造方法に関する。
向上が求められており、この目的のために、ゲート電極
上や不純物拡散層上に金属シリサイド層を自己整合的に
形成して、配線抵抗や拡散層抵抗を低減するSALIC
IDE (Self Aligned Silicide)技術が広く適用されて
いる。金属シリサイド材料としては、TiSi2 、Ta
Si2 等の高融点金属シリサイド、CoSi2 、NiS
i2 等の遷移金属シリサイドが用いられる。
ndom Accsess Memory)部とを1チップ上に混載したUL
SI (Ultra Large Scale Integrated Circuites) デバ
イスの開発も強く要求されている。このようなデバイス
を製造する工程においては、ソース/ドレインの不純物
拡散層領域に金属シリサイド層を形成した後、この上に
DRAMのキャパシタを形成する。DRAMキャパシタ
の形成工程においては、その構造によっては850℃以
上の熱処理を必要とする場合がある。このような高温熱
処理を金属シリサイド層に加えると、金属シリサイド層
が凝集して不連続な膜となる。不連続膜となった金属シ
リサイド層は、シート抵抗が著しく上昇し、このため高
集積度半導体装置の高速化を達成することができない。
凝集の原因のひとつとして、金属シリサイド層中の残留
酸素が挙げられる。金属シリサイド層中の酸素は、その
結晶粒界に偏析しており、粒界において金属−O結合、
Si−O結合あるいは金属−Si−O結合等からなる酸
素リッチ層を形成している。これら金属酸化物やシリコ
ン酸化物は、金属シリサイドに比較すると安定な物質で
ある。したがって、金属シリサイドの再結晶化温度以上
の熱処理を加えた場合には、金属シリサイドと酸化物系
物質の粒界は、たやすく層分離して凝集し、この状態で
安定化するものと考えられている。Tiシリサイドの場
合には、この再結晶化温度は800〜850℃程度であ
るため、850℃以上の熱処理を加えるとTiシリサイ
ドが凝集し、シート抵抗が急激に上昇する。他の金属シ
リサイドも同様の傾向を示す。
原因は次のように考えられる。その一つは、酸化シリコ
ン等の酸化膜を介してシリコン基板に不純物をイオン注
入した場合に、酸化膜中の酸素原子がシリコン基板にノ
ックオンされることが挙げられる。この後、このシリコ
ン基板と高融点金属との反応により金属シリサイド層を
形成する際に、シリコン基板中にノックオンされた酸素
原子が金属シリサイド層中に取り込まれる。そこで酸素
のノックオンを防止するため、酸化膜に換えて窒化膜を
介してイオン注入する技術が提案されている (Technica
l Digests of IEDM, pp457-460, (1995)) 。しかし窒化
膜の残留応力がシリコン基板に与える影響等は未解決で
ある。
化膜も、金属シリサイド層への酸素取り込みの原因に挙
げられる。そこで、シリコン基板表面の自然酸化膜を除
去するための新たな洗浄法として、CF4 /O2 混合ガ
スのプラズマでドライ前処理した後、希フッ酸等による
ウェット洗浄をおこなう方法が提案されている (Extend
ed Abstracts of the 1994 International Conference
of SSDM, pp622-624)。しかしながら、ウェット洗浄後
にシリコン基板は大気に曝されるため、再度自然酸化膜
が形成されることは防止できない。このように、金属シ
リサイド層中の酸素濃度を低減することが金属シリサイ
ド層の耐熱性を向上する上で重要であることが認識され
ている。
に接続孔を開口する場合に、異方性エッチングを達成す
るための炭素ポリマ系側壁保護膜やレジストマスクに起
因する炭素汚染も、金属シリサイド層のシート抵抗を上
昇する原因の一つである。
の方法でも金属シリサイド層への酸素原子等の取り込み
を完全に防止することは未解決のままである。本発明は
このような技術的背景のもとに提案するものであり、金
属シリサイド層中および表面の酸素濃度や炭素濃度を低
減することにより、金属シリサイド層の凝集を防止して
その耐熱性を向上し、低い拡散層抵抗および配線抵抗を
備えた、高動作速度の高集積度半導体装置を提供するこ
とを課題とする。
置の製造方法は、シリコン系材料表面に、自己整合的に
高融点金属シリサイド層を形成する工程、水素の放電解
離によりプラズマ中に生成した水素活性種を、この金属
シリサイド層に照射する工程、以上の工程を具備するこ
とを特徴とする。
シリコン系材料表面に、自己整合的に高融点金属シリサ
イド層を形成する工程、水素の放電解離によりプラズマ
中に生成した水素活性種を、この金属シリサイド層に照
射する工程、続けてこの金属シリサイド層を大気に曝す
ことなく、連続的に層間絶縁膜を形成する工程、この層
間絶縁膜に接続孔を開口し、下層の金属シリサイド層表
面を選択的に露出する工程、水素の放電解離によりプラ
ズマ中に生成した水素活性種を、露出したこの金属シリ
サイド層表面に照射する工程、露出した金属シリサイド
層表面を大気に曝すことなく、連続的に配線材料層を形
成して接続孔を埋め込む工程、以上の工程を具備するこ
とを特徴とする。
も、シリコン系材料としては、半導体装置の不純物拡散
層あるいはゲート電極である場合に好ましく適用するこ
とができる。ゲート電極は、MOSトランジスタのチャ
ネル部分の他に、このゲート電極から延在する配線部分
をも含むものとする。シリコン系材料の材料としては、
単結晶シリコン、多結晶シリコンおよび非晶質シリコン
のいずれでもよい。
ても、水素を放電解離するプラズマ処理装置は1010/
cm3 以上の電子密度が得られる高密度プラズマ処理装
置を用いることが、水素活性種処理のスループットやデ
バイスダメージ、あるいは均一性の点で好ましい。この
ようなプラズマ処理装置としては、ECRプラズマ処理
装置、ICP処理装置あるいはヘリコン波プラズマ処理
装置等が例示される。
水素分子はプラズマ中の電子と衝突して水素原子に解離
され、励起状態となる(H2 +e→2H+e)。プラズ
マ中に生成した水素活性種を、金属シリサイド層に照射
すると、金属シリサイド層表面の酸素や炭素等は還元反
応により除去される。また水素活性種はその原子半径が
小さいので、金属シリサイド層中に容易に侵入し、金属
シリサイド層中の酸素と反応してこれを除去する(2H
+O→H2 O)。
は内部の金属−O結合、Si−O結合あるいは金属−S
i−O結合等は金属−Si結合に還元され、耐熱性に優
れた金属シリサイド層に変換される。金属シリサイドの
構成元素であるTiあるいはCo等の金属は、水素化さ
れたとしても蒸気圧が低い物質であるため、水素活性種
の照射によりエッチング除去される虞はない。
属シリサイド層上に層間絶縁膜を形成し、金属シリサイ
ド層に臨んで接続孔を開口する場合には、接続孔底部に
露出した金属シリサイド層表面が再度汚染される可能性
が高い。すなわち、接続孔開口工程におけるエッチング
ガス、あるいはレジストマスクのアッシング工程におけ
るアッシングガスにより、接続孔底部に露出した金属シ
リサイド層表面が酸化あるいは炭素系汚染物が残留する
問題がある。このような場合にも、水素の放電解離によ
りプラズマ中に生成した水素活性種を金属シリサイド層
に再度照射することにより、酸素や炭素等を除去するこ
とができる。
につき図面を参照して説明する。以下の実施形態例は、
いずれもMOS型トランジスタの不純物拡散層およびゲ
ート電極に形成した金属シリサイド層に本発明を適用し
た例である。
サイドの耐熱性向上のために本発明を適用した例であ
り、この工程を図1〜図2を参照して説明する。
板1に素子分離領域2、ゲート電極3、不純物拡散層
4、金属層5およびTiN層6を常法により順次形成す
る。このうち、ゲート電極3は多結晶シリコンや非晶質
シリコン等からなり、LDDサイドウォールスペーサを
有していてもよい。図示の例はLDDサイドウォールス
ペーサを形成した例である。
不純物をイオン注入し、活性化熱処理を施して形成した
ものである。したがって微量の酸素原子がノックオンさ
れている。金属層5は本実施形態例ではCo金属からな
る。この金属層を形成する前に不純物拡散層4やゲート
電極3表面を希フッ酸により洗浄し、この後乾燥のため
に被処理基板を大気に曝したため、再度薄い自然酸化膜
(不図示)が不純物拡散層4やゲート電極3表面に形成
されている。金属層5およびTiN層6の厚さは、それ
ぞれ10nmおよび5nm程度でよい。
施す。熱処理条件は、赤外線ランプ等を熱源としたRT
A (Rapid Thermal Annealing)装置により、550℃3
0秒程度でよい。この工程により、図1(b)に示すよ
うに不純物拡散層4およびゲート電極3上には自己整合
的に金属シリサイド層7が形成される。この金属シリサ
イド層7中には、不純物拡散層4からの酸素原子が取り
込まれている。なおゲート電極3上にオフセット絶縁膜
(不図示)が形成されている場合には、ゲート電極3上
には金属シリサイド層は形成されない。
ア過水(NH4 OH/H2 O2 /H2 O水溶液)により
TiN層6を除去する。ウェットエッチング条件は65
℃3分間でよい。このTiN層6は、シリサイド化熱処
理の際の金属層5および形成された金属シリサイド層7
の酸化防止のために形成したものであり、Ar等の不活
性ガス中で熱処理する場合には省略してもよい。続け
て、素子分離領域2上やゲート電極3のLDDサイドウ
ォールスペーサ上に残った未反応の金属層5を除去す
る。Coからなる金属層5の除去は、H2 SO4 /H2
O2 を主成分とする薬液に、65℃3分間程度浸漬する
ウェットエッチング条件でよい。
施し、金属シリサイド層7をCoSi2 の安定相とする
(図1(c))。これらのRTA処理工程で、雰囲気中
に巻き込まれた酸素により、金属シリサイド層7表面は
若干酸化される。
装置に搬入し、水素活性種を照射する。水素の放電解離
条件は次の条件による。 H2 100〜200 sccm Ar 50〜200 sccm μ波電力 2.0〜2.8 kW 基板温度 400〜600 ℃ 照射時間 180〜300 sec
(d)に示すように金属シリサイド層7表面の酸素およ
び炭素を還元除去する。また金属シリサイド層7内部に
侵入し、内部に取り込まれた酸素を除去する。 H+CoSiOx →H2 O+CoSi2 H+CoSiCx →CH4 +CoSi2
を堆積し、レジストマスク(不図示)形成およびドライ
エッチングにより不純物拡散層4およびゲート電極3に
臨む接続孔9を開口し、不要となったレジストマスクを
アッシング除去する。この状態では接続孔9底部に露出
する金属シリサイド層7表面は酸化層が形成されてお
り、また炭素系の汚染物(いずれも不図示)が残留して
いる。そこで、被処理基板を再びECRプラズマCVD
装置に搬入し、水素活性種を照射する。水素の放電解離
条件は先に示した条件と同じでよい。この水素活性種の
照射により、接続孔9底部に露出する金属シリサイド層
7表面は還元され、清浄なCoSi2 表面となる。
で真空を破ることなく、直ちにTiによるコンタクトメ
タル層、TiNによるバリアメタル層を堆積する。Ti
のプラズマCVD条件 TiCl4 2〜 7 sccm H2 80〜140 sccm Ar 170〜300 sccm マイクロ波電力 2.8 kW 基板温度 300〜460 ℃ TiNのプラズマCVD条件 TiCl4 5〜 7 sccm H2 20〜 70 sccm N2 80〜140 sccm Ar 150〜170 sccm マイクロ波電力 2.8 kW 基板温度 300〜460 ℃
面に形成し、CMP (Chemical mechanical polishing)
により層間絶縁膜8上のTi層、TiN層およびW層を
除去し、接続孔9内にコンタクトプラグ10を埋め込
む。つぎにAl系金属をスパッタリング法により全面に
形成し、これをパターニングして上層配線11とする。
この状態を図2(f)に示す。
素活性種の照射効果を確認するため、CoSi2 層中の
酸素および炭素をSIMSにより分析した結果を図3お
よび図4に示す。このうち図3は酸素の分析結果であ
る。すなわち、不純物拡散層上にシリサイド化反応によ
り形成された30nmのCoSi2 層に水素活性種を照
射し、直ちに酸化防止のためのキャップ層として同じく
30nmのTiN層を形成した試料の、深さ方向の酸素
濃度プロファイルである。グラフの横軸はArによるス
パッタリング時間であり、左側が表面(TiN層)側、
右側がシリコン基板側である。また縦軸は検出された2
次イオンのカウント数である。図3は水素活性種の照射
時間をパラメータとして示している。
しない従来法によるCoSi2 層は、その表面から中層
にかけて多量の酸素が検出される。一方、30secの
水素活性種の照射によりCoSi2 層中の酸素濃度は激
減し、60sec以上の照射によりほぼ一定値に収斂す
る。また熱処理によるCoSi2 層の凝集を防止する上
で重要な、シリコン基板との界面近傍のCoSi2層中
の酸素濃度は、水素活性種の照射時間が長くなる程減少
する。実験結果によれば、180sec以上の水素活性
種照射により、熱処理後のCoSi2 層の凝集はほぼ完
全に防止された。
る。試料および分析方法等は図3と同様であるが、グラ
フの縦軸は図3より2〜3桁小さい微量濃度領域の分析
結果である。図4のグラフから、水素活性種の照射によ
りCoSi2 層中の炭素濃度が減少することが明らかで
ある。
あるいは水素活性種がCoSi2 層中を拡散してシリコ
ン(p+ - Si)基板に侵入し、キャリアを不活性化す
る可能性が懸念される。そこで、図5に水素のSIMS
分析結果を示す。図5は、CoSi2 層に水素活性種の
照射を300sec施した試料、および未照射の試料の
深さ方向の水素濃度分析結果である。試料および分析方
法等は図3と同様である。図5のグラフから明らかなよ
うに、シリコン基板中の水素濃度はいずれも極く微量で
分析装置のバックグラウンドノイズレベルである。すな
わち、水素活性種の照射によりシリコン基板中に水素原
子あるいは水素活性種が侵入する現象は観測されなかっ
た。また、水素活性種を照射した試料により半導体装置
を製造した際に、トランジスタ特性が劣化する現象もみ
られなかった。
ッチングすることなく、その表面および内部の酸素およ
び炭素濃度を低減することが可能となる。したがって、
CoSi2 層の耐熱性が向上し、その凝集によりシート
抵抗が上昇することがない。
リサイドとしてTiシリサイドを採用して水素活性種の
照射を施し、その耐熱性を向上した例である。この工程
を同じく図1〜図2を参照して説明するが、本実施形態
例特有の説明に留め、前実施形態例1との重複部分の説
明は省略する。
領域2、ゲート電極3、不純物拡散層4、金属層5を常
法により順次形成する。このうち、金属層5はTi金属
からなり、不純物拡散層4やゲート電極3表面を希フッ
酸で洗浄後、スパッタリング法により30nmの厚さに
形成する。なお本実施形態例ではTiN層の形成は省略
する。
ための熱処理を施す。熱処理条件は、RTA装置によ
り、650℃30秒程度でよい。
り素子分離領域2上やゲート電極3のLDDサイドウォ
ールスペーサ上に残った未反応の金属層5を除去する。
第2のRTAを800℃30秒間の条件で施し、金属シ
リサイド層7をTiSi2 の安定相とする。本実施形態
例においても、金属層5形成前の希フッ酸洗浄後に、被
処理基板は一旦大気に触れるため、不純物拡散層4やゲ
ート電極3表面には若干自然酸化膜が形成される。また
RTA熱処理時に雰囲気中に巻き込まれた酸素により、
金属シリサイド層7表面は若干酸化される。
プラズマCVD装置に搬入し、水素活性種を照射する。
水素の放電解離条件は次の条件による。 H2 100〜200 sccm Ar 50〜200 sccm μ波電力 2.0〜2.8 kW 基板温度 400〜600 ℃ 照射時間 120〜300 sec
すように金属シリサイド層7表面の酸素および炭素を還
元除去する。また金属シリサイド層7内部に侵入し、内
部に取り込まれた酸素を除去する。 H+TiSiOx →H2 O+TiSi2 H+TiSiCx →CH4 +TiSi2
形態例1と同様でよい。本実施形態例によっても、金属
シリサイド層7表面および内部の酸素および炭素は除去
され、引き続く熱処理で凝集が発生することはなかっ
た。
エッチングすることなく、その表面および内部の酸素お
よび炭素濃度を低減することが可能となる。
く説明したが、本発明はこれら実施形態例に示した具体
的方法以外に各種形態をとることができる。例えば、金
属シリサイド層としてCoSi2 やTiSi2 以外にN
i、Pt、Mo、W、Ta等各種遷移金属や高融点金属
のシリサイドに適用することができる。
CRプラズマ処理装置以外にヘリコン波プラズマ処理装
置等、各種プラズマ処理装置を利用することができる。
特に高密度プラズマ処理装置の採用により、均一でスル
ープットの高い処理を施すことができる。
ップ上に混載された高集積度半導体装置に特に好適に採
用することができるが、これに限らず、拡散層抵抗や配
線抵抗の低減が必要とされる各種高集積度半導体装置に
適用して好結果を収めることが可能である。
によれば金属シリサイド層表面および内部の酸素および
炭素濃度を低減することが可能となる。したがって、後
工程において熱処理を加えても金属シリサイド層が凝集
することなく、金属シリサイド層本来の低抵抗なシート
抵抗を得ることができる。本発明の水素活性種照射によ
り、金属シリサイド層がエッチングされたり、シリコン
基板のキャリアを不活性化する等の虞はない。本発明の
採用により、高集積度半導体装置の動作速度の向上を、
信頼性高く実現することが可能となった。
に説明する概略断面図である。
に説明する概略断面図であり、図1に続く工程を示す。
示す図である。
示す図である。
濃度プロファイルを示す図である。
極、4…不純物拡散層、5…金属層、6…TiN層、7
…金属シリサイド層、8…層間絶縁膜、9…接続孔、1
0…コンタクトプラグ、11…上層配線
Claims (4)
- 【請求項1】 シリコン系材料表面に、自己整合的に高
融点金属シリサイド層を形成する工程、 水素の放電解離によりプラズマ中に生成した水素活性種
を、前記金属シリサイド層に照射する工程、 以上の工程を具備することを特徴とする半導体装置の製
造方法。 - 【請求項2】 シリコン系材料表面に、自己整合的に高
融点金属シリサイド層を形成する工程、 水素の放電解離によりプラズマ中に生成した水素活性種
を、前記金属シリサイド層に照射する工程、 前記金属シリサイド層を大気に曝すことなく、連続的に
層間絶縁膜を形成する工程、 前記層間絶縁膜に接続孔を開口し、前記金属シリサイド
層表面を選択的に露出する工程、 水素の放電解離によりプラズマ中に生成した水素活性種
を、露出した前記金属シリサイド層表面に照射する工
程、 露出した前記金属シリサイド層表面を大気に曝すことな
く、連続的に配線材料層を形成して前記接続孔を埋め込
む工程、 以上の工程を具備することを特徴とする半導体装置の製
造方法。 - 【請求項3】 前記シリコン系材料は、半導体装置の不
純物拡散層であることを特徴とする請求項1または2記
載の半導体装置の製造方法。 - 【請求項4】 前記シリコン系材料は、半導体装置のゲ
ート電極であることを特徴とする請求項1または2記載
の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10201930A JP2000031092A (ja) | 1998-07-16 | 1998-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10201930A JP2000031092A (ja) | 1998-07-16 | 1998-07-16 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000031092A true JP2000031092A (ja) | 2000-01-28 |
Family
ID=16449156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10201930A Pending JP2000031092A (ja) | 1998-07-16 | 1998-07-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000031092A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003026004A1 (fr) * | 2001-09-12 | 2003-03-27 | Tokyo Electron Limited | Procede de traitement au plasma |
JP2007013117A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2008118088A (ja) * | 2006-10-11 | 2008-05-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2008135635A (ja) * | 2006-11-29 | 2008-06-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2009088421A (ja) * | 2007-10-03 | 2009-04-23 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2011035194A (ja) * | 2009-08-03 | 2011-02-17 | Mitsubishi Electric Corp | 半導体素子及びその製造方法、並びに半導体装置 |
US7923319B2 (en) | 2008-11-26 | 2011-04-12 | Renesas Electronics Corporation | Method for manufacturing a semiconductor integrated circuit device circuit device |
JP2012248873A (ja) * | 2006-10-11 | 2012-12-13 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2013077828A (ja) * | 2012-12-05 | 2013-04-25 | Renesas Electronics Corp | 半導体装置の製造方法 |
US10770586B2 (en) | 2018-02-04 | 2020-09-08 | Tower Semiconductor Ltd. | Stressing structure with low hydrogen content layer over NiSi salicide |
-
1998
- 1998-07-16 JP JP10201930A patent/JP2000031092A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003026004A1 (fr) * | 2001-09-12 | 2003-03-27 | Tokyo Electron Limited | Procede de traitement au plasma |
US7122477B2 (en) | 2001-09-12 | 2006-10-17 | Tokyo Electron Limited | Method of plasma treatment |
JP2007013117A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2012248873A (ja) * | 2006-10-11 | 2012-12-13 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2008118088A (ja) * | 2006-10-11 | 2008-05-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2012253374A (ja) * | 2006-10-11 | 2012-12-20 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
US8679973B2 (en) | 2006-10-11 | 2014-03-25 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device |
JP2008135635A (ja) * | 2006-11-29 | 2008-06-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2009088421A (ja) * | 2007-10-03 | 2009-04-23 | Renesas Technology Corp | 半導体装置の製造方法 |
US7923319B2 (en) | 2008-11-26 | 2011-04-12 | Renesas Electronics Corporation | Method for manufacturing a semiconductor integrated circuit device circuit device |
US8268682B2 (en) | 2008-11-26 | 2012-09-18 | Renesas Electronics Corporation | Method for manufacturing a semiconductor integrated circuit device |
JP2011035194A (ja) * | 2009-08-03 | 2011-02-17 | Mitsubishi Electric Corp | 半導体素子及びその製造方法、並びに半導体装置 |
JP2013077828A (ja) * | 2012-12-05 | 2013-04-25 | Renesas Electronics Corp | 半導体装置の製造方法 |
US10770586B2 (en) | 2018-02-04 | 2020-09-08 | Tower Semiconductor Ltd. | Stressing structure with low hydrogen content layer over NiSi salicide |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5948702A (en) | Selective removal of TixNy | |
US6365516B1 (en) | Advanced cobalt silicidation with in-situ hydrogen plasma clean | |
US20050130380A1 (en) | Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level | |
JPH06302545A (ja) | ディープ・サブミクロンmosfet中にケイ化接合部を形成する方法 | |
JPH10173179A (ja) | 半導体装置及び半導体装置の製造方法 | |
US5953633A (en) | Method for manufacturing self-aligned titanium salicide using two two-step rapid thermal annealing steps | |
JP2000031092A (ja) | 半導体装置の製造方法 | |
US20020119646A1 (en) | Method of manufacturing electronic device | |
EP0928021B1 (en) | Process for manufacturing semiconductor device | |
JP3384714B2 (ja) | 半導体装置およびその製造方法 | |
US7448395B2 (en) | Process method to facilitate silicidation | |
US6486555B2 (en) | Semiconductor device having a contact structure using aluminum | |
JPH10270381A (ja) | 半導体装置の製造方法 | |
JP2000315662A (ja) | 半導体装置の製造方法 | |
JPH08288241A (ja) | 半導体装置およびその製造方法 | |
JP4095760B2 (ja) | 半導体装置の製造方法 | |
JPH11195619A (ja) | 半導体装置の製造方法 | |
US6875705B2 (en) | Method of high selectivity wet etching of salicides | |
JPH10172922A (ja) | 半導体装置の製造方法 | |
JPH06275559A (ja) | 半導体装置の製造方法 | |
JP2003051459A (ja) | 半導体素子のシリサイド膜の形成方法 | |
JPH05190690A (ja) | 半導体装置及びその製造方法 | |
JPH05166752A (ja) | チタンシリサイド層の形成方法 | |
KR100291276B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
JPH0817761A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050308 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070724 |