JP2000025709A - Production of semiconductor device, and carrier tape and semiconductor production device used therein - Google Patents

Production of semiconductor device, and carrier tape and semiconductor production device used therein

Info

Publication number
JP2000025709A
JP2000025709A JP10196919A JP19691998A JP2000025709A JP 2000025709 A JP2000025709 A JP 2000025709A JP 10196919 A JP10196919 A JP 10196919A JP 19691998 A JP19691998 A JP 19691998A JP 2000025709 A JP2000025709 A JP 2000025709A
Authority
JP
Japan
Prior art keywords
carrier tape
tape
mark
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10196919A
Other languages
Japanese (ja)
Inventor
Eiji Takei
栄治 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10196919A priority Critical patent/JP2000025709A/en
Publication of JP2000025709A publication Critical patent/JP2000025709A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7865—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packages (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a carrier tape from breaking during sealing with a resin, by omitting chip bonding, wire bonding, and molding in set areas including joints. SOLUTION: In the joint parts 39 of carrier tape 1, joint marks 6 are provided. After the detection of the marks, the carrier tape is skipped without carrying out chip bonding, wire bonding, and molding in set skip-areas, therefore heat is not applied to the joint parts, the carrier tape is prevented from breaking due to peel and separation of the joined tape, and an operation is continuously carried out. Because the joint parts 39 are not molded, failure in sealing with a resin does not occur and an IC module whose quality is stable can be produced. Also when failure marks are detected during a wire-bonding process, the carrier tape can be skipped.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は半導体装置の製造技
術に係わり、特に絶縁性フィルムからなるテープを配線
基板として製造するＩＣカード用のＩＣモジュール等の
半導体装置の製造技術に適用して有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing technique, and more particularly to a semiconductor device manufacturing technique such as an IC card IC module for manufacturing a tape made of an insulating film as a wiring board. About technology.

【０００２】[0002]

【従来の技術】半導体装置（半導体集積回路装置）の製
造において、半導体素子（半導体チップ）を支持体に固
定（チップボンディング：ダイボンディング）する工程
がある。前記支持体としては、一般に配線基板，リード
フレーム，絶縁性フィルムからなるテープ（キャリヤテ
ープ：ＴＡＢテープ）等がある。2. Description of the Related Art In the manufacture of a semiconductor device (semiconductor integrated circuit device), there is a step of fixing a semiconductor element (semiconductor chip) to a support (chip bonding: die bonding). Examples of the support include a wiring board, a lead frame, and a tape (carrier tape: TAB tape) made of an insulating film.

【０００３】一般にキャリヤテープを用いて製造される
半導体装置は、ＴＣＰ（Tape Carrier Package）型半導
体装置と呼称されている。また、ＴＣＰ型半導体装置の
製造技術は、その組み立て手段からＴＡＢ（Tape Autom
ated Bonding）技術とも呼称され、絶縁性フィルムの表
面に金属製のリードを有するＴＡＢテープまたはキャリ
ヤテープ等と呼称されるテープが使用される。A semiconductor device manufactured using a carrier tape is generally called a TCP (Tape Carrier Package) type semiconductor device. Further, the manufacturing technology of the TCP type semiconductor device is based on TAB (Tape Autom
ated bonding) technology, and a tape called a TAB tape or a carrier tape having metal leads on the surface of an insulating film is used.

【０００４】前記キャリヤテープは、長尺の絶縁性フィ
ルムの表面に導電層によるリードパターンを形成した構
造となっている。単位リードパターンはテープの長手方
向に沿って定間隔で配置されている。[0004] The carrier tape has a structure in which a lead pattern of a conductive layer is formed on the surface of a long insulating film. The unit lead patterns are arranged at regular intervals along the longitudinal direction of the tape.

【０００５】ＴＣＰ型半導体装置の製造においては、半
導体チップの電極を前記リードの内端に接続した後、所
定部分を絶縁性の樹脂で封止することによって製造され
る。ＴＣＰ型半導体装置は、一般にテープの状態でリー
ルに巻かれた状態で出荷される。また、使用に際して
は、キャリヤテープから単位リードパターン部分の半導
体装置を切り離した後各種電子機器の実装基板に実装し
たり、あるいはキャリヤテープから切り離すと同時にリ
ードの外端を実装基板の電極（フット）に接続して各種
電子機器の実装基板に実装する。In the manufacture of a TCP type semiconductor device, the semiconductor chip is manufactured by connecting electrodes of a semiconductor chip to the inner ends of the leads and then sealing a predetermined portion with an insulating resin. The TCP type semiconductor device is generally shipped in a tape state wound on a reel. In use, the semiconductor device of the unit lead pattern portion is cut off from the carrier tape and then mounted on the mounting board of various electronic devices, or the outer end of the lead is simultaneously cut off from the carrier tape and the electrode (foot) of the mounting board is cut off. And mounted on the mounting boards of various electronic devices.

【０００６】一方、従来の半導体装置の製造におけるダ
イボンディングにおいては、支持体のダイボンディング
が不適当な箇所にあらかじめ不良マークを付けておく。
また、ダイボンディング装置においては、前記不良マー
クの有無を検出し、不良マークが存在しない部分には半
導体チップを固定し、不良マークが存在する部分にはボ
ンディングを行わず次のボンディング箇所に移る機能が
設けられている。この機能は飛ばし（スキップ）機能と
呼称されている。[0006] On the other hand, in the conventional die bonding in the manufacture of a semiconductor device, a defective mark is previously put on a portion of the support where die bonding is inappropriate.
Further, in the die bonding apparatus, the function of detecting the presence or absence of the defective mark, fixing the semiconductor chip to a portion where no defective mark exists, and moving to the next bonding position without performing bonding on the portion where the defective mark exists. Is provided. This function is called a skip function.

【０００７】たとえば、工業調査会発行「電子材料」19
92年５月号、P121〜P120には、テープ搬送がリール・ツ
ー・リール搬送方式となるスキップ機能を有するＴＡＢ
用ボンダが開示されている。For example, “Electronic Materials” published by the Industrial Research Council 19
May 1992, P121-P120, TAB with skip function that tape transport is reel-to-reel transport system
A bonder is disclosed.

【０００８】このＴＡＢ用ボンダは、ＩＣチップをピッ
クアップする際、不良チップのインクドットやレーザマ
ークを検出したら自動的にスキップしてピックアップを
行わない機能、テープ（フィルムキャリヤ）のリード曲
がりをチェックしておき、不良の判定を受けたコマがボ
ンディングポジションに搬送されてきたとき、自動的に
ボンディングがスキップされ、良品のみボンディングを
行う機能等を有している。When picking up an IC chip, the TAB bonder automatically skips when detecting an ink dot or a laser mark of a defective chip and does not pick up the IC chip, and checks the tape (film carrier) for lead bending. In addition, when a frame determined to be defective is conveyed to the bonding position, the bonding is automatically skipped, and a function of bonding only a good product is provided.

【０００９】他方、キャリヤテープを使用して半導体モ
ジュール（ＩＣモジュール：半導体装置）を製造する技
術が知られている。たとえば、東芝レビュー、Vol.52、
No.11(1997) 、Ｐ60〜Ｐ64には、ＩＣモジュールをカー
ドに組み込んでＩＣカードを製造する技術について記載
されている。On the other hand, a technique for manufacturing a semiconductor module (IC module: semiconductor device) using a carrier tape is known. For example, Toshiba Review, Vol.52,
No. 11 (1997), P60 to P64, describe a technique for manufacturing an IC card by incorporating an IC module into the card.

【００１０】この文献には、片面配線のフープ基板（連
続的にパターンが形成されたテープ状の基板、すなわち
キャリヤテープ）を用いたＩＣモジュール実装技術と、
プラスチックカード基材にホットメルト（熱活性化）接
着剤で瞬時にＩＣモジュールを埋め込むＩＣカード組立
技術が開示されている。This document discloses an IC module mounting technology using a single-sided wiring hoop substrate (a tape-shaped substrate on which a pattern is continuously formed, ie, a carrier tape).
There is disclosed an IC card assembly technology for instantly embedding an IC module in a plastic card base with a hot melt (heat activated) adhesive.

【００１１】この生産ラインでは、ＩＣモジュール（半
導体装置）は長さ約１００ｍを生産ロットとするリール
に巻かれたキャリヤテープの形態で供給される。組立ラ
インでは基板に対して順次，ダイボンディング，キュ
ア，ワイヤボンディング，モールド，モールド外観検査
が行われる旨記載されている。In this production line, an IC module (semiconductor device) is supplied in the form of a carrier tape wound on a reel whose production lot has a length of about 100 m. It is described that die bonding, cure, wire bonding, molding, and mold appearance inspection are sequentially performed on the substrate in the assembly line.

【００１２】さらに、特願平5-25597号公報（平成５年
２月１５日出願）には、先頭部に配線パターンの種類を
識別する配線パターン識別記号が設けられ、最後尾部に
最後尾を識別する最後尾識別記号が設けられたキャリヤ
テープが開示されている。Further, in Japanese Patent Application No. 5-25597 (filed on Feb. 15, 1993), a wiring pattern identification symbol for identifying the type of wiring pattern is provided at the top, and the last at the last. A carrier tape provided with a last identification code for identification is disclosed.

【００１３】[0013]

【発明が解決しようとする課題】リール・ツー・リール
搬送方式でのＩＣカード用のＩＣモジュールの製造にお
いて、連続稼働を行う場合以下のようを問題が発生する
ことが判明した。In the manufacture of IC modules for IC cards by the reel-to-reel transport system, it has been found that the following problems occur when the IC modules are operated continuously.

【００１４】リールから解き出されるキャリヤテープの
長さは有限であることから、製造装置の連続稼働を図る
ためには、製造装置稼働時に並行して、供給側のリール
から解き出されたキャリヤテープの末端に、新たなリー
ルに巻き付けられているキャリヤテープの先端をつなぐ
（接続）必要が生じる。Since the length of the carrier tape unwound from the reel is limited, the carrier tape unwound from the supply-side reel is required in parallel with the operation of the manufacturing apparatus in order to continuously operate the manufacturing apparatus. Needs to be connected (connected) to the end of the carrier tape wound on a new reel.

【００１５】また、キャリヤテープが切れた場合におい
てもキャリヤテープの接続が必要になる。Further, even when the carrier tape is broken, it is necessary to connect the carrier tape.

【００１６】本出願人にあっては、使用中のキャリヤテ
ープの末端と新たなキャリヤテープのつなぎは、キャリ
ヤテープの前記末端および前記先端を突き合わせ、この
突き合わせ部分を所定長さのポリイミド樹脂からなる粘
着テープ（つなぎテープ）で貼り合わせる手法を検討し
た。According to the applicant of the present invention, the end of the carrier tape in use and the connection of the new carrier tape are joined with the end and the end of the carrier tape, and the joined portion is made of a predetermined length of polyimide resin. We studied a method of bonding with adhesive tape (connecting tape).

【００１７】一方、キャリヤテープの搬送系では、各装
置での高精度な加工処理を維持するために、各装置間に
バッファを設け、キャリヤテープに重りで張力（約１Ｋ
ｇ）を掛けて引っ張り、キャリヤテープの弛みを取って
いる。On the other hand, in the carrier tape transport system, a buffer is provided between each device to maintain high-precision processing in each device, and a tension (about 1K) is applied to the carrier tape by weight.
g) and pull to loosen the carrier tape.

【００１８】また、キャリヤテープの搬送は、キャリヤ
テープの出口側に設けられたスプロケットホールに噛み
合うスプロケットをパルスモータを回転させて行うが、
スプロケットホールとスプロケットの歯との間のクリア
ランスによるずれやキャリヤテープの伸び等によって発
生するキャリヤテープの位置ずれを補正するために、キ
ャリヤテープの搬送後、キャリヤテープの入口側のパル
スモータを逆方向に回転させてキャリヤテープにバック
テンションを掛けて位置決めを行っている。Further, the carrier tape is conveyed by rotating a sprocket meshing with a sprocket hole provided on the outlet side of the carrier tape by rotating a pulse motor.
After the carrier tape is conveyed, the pulse motor on the entrance side of the carrier tape is rotated in the reverse direction to compensate for the displacement caused by the clearance between the sprocket hole and the sprocket teeth and the carrier tape elongation caused by the elongation of the carrier tape. And the back tension is applied to the carrier tape to perform positioning.

【００１９】したがって、前記つなぎテープには前記バ
ックテンションによって張力が働くため、つなぎテープ
はある程度の引っ張り強度が必要となる。Therefore, since tension is applied to the connecting tape by the back tension, the connecting tape needs to have a certain tensile strength.

【００２０】他方、ベーク装置（キュア装置），ワイヤ
ボンディング装置では、キャリヤテープには前記張力ば
かりでなく熱（約１２０〜１５０℃）が加わり、接続テ
ープが剥がれ易くなる。On the other hand, in a baking device (curing device) and a wire bonding device, not only the tension but also heat (about 120 to 150 ° C.) is applied to the carrier tape, and the connection tape is easily peeled off.

【００２１】さらに、モールド装置ではモールド金型の
温度は約１７５℃と高温になり、前記つなぎテープによ
る接続部分（つなぎ部）では粘着剤がこの温度に耐えら
れなくなり、つなぎテープとキャリヤテープとが剥離し
てしまうこともあり、連続モールドが行えなくなる。Further, in the molding apparatus, the temperature of the molding die becomes as high as about 175 ° C., and the adhesive cannot withstand this temperature at the connecting portion (joining portion) by the joining tape, so that the joining tape and the carrier tape are separated. In some cases, peeling may occur, making continuous molding impossible.

【００２２】また、モールド金型の上型と下型間につな
ぎ部が型締めされてモールドが行われると、上・下型の
パーティング面間にはつなぎテープの厚さに対応した隙
間が発生し、樹脂の洩れが発生してモールド不良が発生
するおそれがある。Further, when the joining portion is clamped between the upper mold and the lower mold of the mold and molding is performed, a gap corresponding to the thickness of the joining tape is formed between the upper and lower parting surfaces. Occurs, and there is a possibility that resin leakage will occur and mold failure will occur.

【００２３】本発明の目的は、リール・ツー・リール搬
送方式でキャリヤテープを搬送しながら樹脂封止型の半
導体装置を製造する方法およびその方法で使用するキャ
リヤテープならびに半導体製造装置において、樹脂封止
時のキャリヤテープの切れを防止できる半導体装置の製
造方法およびその方法で使用するキャリヤテープならび
に半導体製造装置を提供することにある。An object of the present invention is to provide a method of manufacturing a resin-encapsulated semiconductor device while transporting a carrier tape by a reel-to-reel transport method, a carrier tape used in the method, and a semiconductor manufacturing apparatus. It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of preventing the carrier tape from being cut when stopped, a carrier tape used in the method, and a semiconductor manufacturing apparatus.

【００２４】本発明の他の目的は、リール・ツー・リー
ル搬送方式でキャリヤテープを搬送しながら樹脂封止型
の半導体装置を製造する方法およびその方法で使用する
キャリヤテープならびに半導体製造装置において、樹脂
封止不良の発生を抑止できる半導体装置の製造方法およ
びその方法で使用するキャリヤテープならびに半導体製
造装置を提供することにある。本発明の前記ならびにそ
のほかの目的と新規な特徴は、本明細書の記述および添
付図面からあきらかになるであろう。Another object of the present invention is to provide a method of manufacturing a resin-encapsulated semiconductor device while transporting a carrier tape by a reel-to-reel transport method, a carrier tape used in the method, and a semiconductor manufacturing apparatus. An object of the present invention is to provide a method of manufacturing a semiconductor device capable of suppressing occurrence of resin sealing failure, a carrier tape used in the method, and a semiconductor manufacturing apparatus. The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【００２５】[0025]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。 （１）各種検出マークを有し途中をつなぎテープで接続
したキャリヤテープをリール・ツー・リール搬送方式で
順次搬送し、かつ前記検出マークの検出情報に基づいて
チップボンディング装置でキャリヤテープに半導体チッ
プを取り付けて固定し、ワイヤボンディング装置で前記
半導体チップの電極と前記キャリヤテープの端子とを導
電性のワイヤで接続し、モールド装置で前記キャリヤテ
ープのモールド処理域にある各半導体チップを各半導体
チップを含む部分毎に絶縁性樹脂で同時封止する半導体
装置の製造方法であって、前記キャリヤテープのつなぎ
部にはつなぎ部を認識できるマークをあらかじめ設けて
おき、前記つなぎ部のマークを検出した際はあらかじめ
設定した前記つなぎ部の前方側および後方側を含むスキ
ップ域に対してはチップボンディングおよびワイヤボン
ディングならびにモールディングを行わないで前記キャ
リヤテープをスキップさせる。前記スキップ域のうちの
つなぎ部のつなぎ目からスキップ域後方端までの距離は
前記各加工処理によって前記つなぎテープが剥離を生じ
ない基本長さとし、前記つなぎ目からスキップ域前方端
までの距離は前記モールド処理域の長さと前記基本距離
の和となる補助長さとしてある。前記キャリヤテープに
設けられたスタートマークの検出後はスキップ域として
前記つなぎ目から後方側に前記基本長さを設定する。前
記キャリヤテープに設けられたエンドマークの検出後は
スキップ域として前記つなぎ目から前方側に前記補助長
さを設定する。前記スタートマークまたは前記つなぎ部
を認識できるマークを検出した後、つなぎ目から前記基
本長さ空け、その後キャリヤテープ長さをカウントして
モールド処理域の長さ毎にキャリヤテープを区画し、そ
の区画内に次のつなぎ部が現れた時点でその現れた区画
のキャリヤテープに対しては前記各加工処理をせずにキ
ャリヤテープをスキップする。前記キャリヤテープにＩ
Ｃカード用のＩＣモジュールを製造する。The following is a brief description of an outline of typical inventions disclosed in the present application. (1) Carrier tapes having various detection marks and connected in the middle by a connecting tape are sequentially conveyed by a reel-to-reel conveyance method, and the semiconductor chips are transferred to the carrier tape by a chip bonding apparatus based on the detection information of the detection marks. The electrodes of the semiconductor chip and the terminals of the carrier tape are connected by conductive wires using a wire bonding apparatus, and each semiconductor chip in the mold processing area of the carrier tape is connected to each semiconductor chip using a molding apparatus. A method of manufacturing a semiconductor device in which a portion including a resin is simultaneously sealed with an insulating resin, wherein a mark for recognizing the joint portion is provided in advance at the joint portion of the carrier tape, and the mark of the joint portion is detected. In the case of the skip area including the front side and the rear side of the connection portion set in advance, To skip the carrier tape in Tsu not perform flop bonding and wire bonding and molding. The distance from the joint of the joint portion of the skip region to the rear end of the skip region is a basic length that does not cause separation of the joint tape by each of the processing, and the distance from the joint to the front end of the skip region is the molding process. The auxiliary length is the sum of the length of the area and the basic distance. After the start mark provided on the carrier tape is detected, the basic length is set as a skip area on the rear side from the joint. After the detection of the end mark provided on the carrier tape, the auxiliary length is set forward from the joint as a skip area. After detecting the start mark or the mark capable of recognizing the connection portion, the base length is vacated from the connection, then the carrier tape length is counted, and the carrier tape is partitioned for each length of the mold processing area. When the next connecting portion appears, the carrier tape is skipped without performing the above-described processing on the carrier tape in the section where the next connecting portion appears. The carrier tape has an I
Manufactures IC modules for C cards.

【００２６】このようなＩＣモジュールの製造において
は以下のキャリヤテープが使用される。つなぎテープに
よって順次接続されるとともに、リールに巻き付けられ
かつ先頭部分にはスタートマークが設けられ、後尾部分
にはエンドマークが設けられている半導体装置製造用の
キャリヤテープであって、前記キャリヤテープ同士の前
記つなぎテープによる接続部分にはつなぎ部を認識でき
るマークが設けられている。In manufacturing such an IC module, the following carrier tape is used. A carrier tape for manufacturing a semiconductor device, wherein the carrier tapes are sequentially connected by a connecting tape, wound around a reel, provided with a start mark at a leading portion, and provided with an end mark at a trailing portion. The connecting portion of the connecting tape is provided with a mark that allows the connecting portion to be recognized.

【００２７】前記ＩＣモジュールの製造においては以下
の半導体製造装置が使用される。少なくともテープロー
ダ，チップボンディング装置，ワイヤボンディング装
置，モールド装置およびテープアンローダを有し、前記
テープローダに取り付けたリールからつなぎテープによ
って接続したキャリヤテープを解き出して順次各装置を
経由してテープアンローダに取り付けたリールにキャリ
ヤテープを巻き取るように構成されるとともに、前記キ
ャリヤテープに設けられた各種検出マークを検出するマ
ーク検出センサ部を有し、かつ前記マーク検出センサ部
の検出情報に基づいて前記チップボンディング装置でキ
ャリヤテープに半導体チップを取り付けて固定し、前記
ワイヤボンディング装置で前記半導体チップの電極と前
記キャリヤテープの端子とを導電性のワイヤで接続し、
前記モールド装置で前記キャリヤテープのモールド処理
域にある各半導体チップを各半導体チップを含む部分毎
に絶縁性樹脂で同時封止して半導体装置を製造する構成
の半導体製造装置であって、前記テープローダから解き
出されたキャリヤテープのつなぎ部を認識できるマーク
を検出した際はあらかじめ設定した前記つなぎ部の前方
側および後方側を含むスキップ域に対しては各加工処理
を行うことなくキャリヤテープをスキップさせるように
構成されている。前記マーク検出センサ部はスタートマ
ーク検出センサ，不良マーク検出センサ，つなぎマーク
検出センサ，エンドマーク検出センサを有する。前記チ
ップボンディング装置においてキャリヤテープに半導体
チップが固定されているか否かを検出し、半導体チップ
が固定されていない場合には前記キャリヤテープに不良
マークを設ける不良マーク形成部が設けられている。In manufacturing the IC module, the following semiconductor manufacturing apparatus is used. It has at least a tape loader, a chip bonding device, a wire bonding device, a molding device, and a tape unloader. The carrier tape connected by a connecting tape is unwound from a reel attached to the tape loader, and sequentially passed through each device to the tape unloader. The carrier tape is configured to be wound around a mounted reel, and has a mark detection sensor unit for detecting various detection marks provided on the carrier tape, and based on detection information of the mark detection sensor unit, Attach and fix the semiconductor chip to the carrier tape with a chip bonding device, connect the electrodes of the semiconductor chip and the terminals of the carrier tape with conductive wires with the wire bonding device,
A semiconductor manufacturing apparatus configured to manufacture a semiconductor device by simultaneously sealing each semiconductor chip in a mold processing area of the carrier tape with an insulating resin for each part including each semiconductor chip in the molding apparatus, wherein the tape When a mark that can recognize the joint portion of the carrier tape unraveled from the loader is detected, the carrier tape is removed without performing each processing for a preset skip region including the front side and the rear side of the joint portion. It is configured to skip. The mark detection sensor section has a start mark detection sensor, a defective mark detection sensor, a connection mark detection sensor, and an end mark detection sensor. The chip bonding apparatus detects whether or not the semiconductor chip is fixed to the carrier tape, and if the semiconductor chip is not fixed, a defective mark forming section for providing a defective mark on the carrier tape is provided.

【００２８】（２）前記手段（１）の構成において、ス
キップ域を前記キャリヤテープのつなぎ部前方側に設け
たつなぎ部を認識できるスキップマークと、つなぎ部後
方側に設けたつなぎ部を認識できる開始マーク間と設定
し、前記チップボンディングおよび前記ワイヤボンディ
ングならびに前記モールディングの際、前記スキップマ
ークの検出後は前記各作業を行わずキャリヤテープをス
キップし、前記開始マークの検出後は前記各作業を続行
する。(2) In the configuration of the means (1), a skip mark provided at a front side of the connecting portion of the carrier tape with a skip area for recognizing a connecting portion and a connecting portion provided at a rear side of the connecting portion can be recognized. In the case of the chip bonding, the wire bonding, and the molding, the carrier tape is skipped without performing each operation after the detection of the skip mark, and the operations are performed after the detection of the start mark. continue.

【００２９】前記（１）の手段によれば、（ａ）前記キ
ャリヤテープのつなぎ部にはつなぎ部を認識するマーク
が設けられ、このマークの検出後は、設定したスキップ
域に対してはチップボンディングおよびワイヤボンディ
ングならびにモールディングを行わずにキャリヤテープ
をスキップさせることから、つなぎ部には熱が加わるこ
ともなく、つなぎテープの剥離によるキャリヤテープの
切れが発生しなくなり、連続して稼働できる。According to the above-mentioned means (1), (a) a mark for recognizing a connecting portion is provided at a connecting portion of the carrier tape, and after the detection of the mark, a chip is set for a set skip area. Since the carrier tape is skipped without performing bonding, wire bonding, and molding, no heat is applied to the joint portion, and the carrier tape does not break due to peeling of the joint tape.

【００３０】（ｂ）つなぎ部分はモールドしないことか
ら、樹脂封止不良が発生しなくなり、品質の安定したＩ
Ｃモジュールを製造することができる。(B) Since the joining portion is not molded, resin sealing failure does not occur, and the quality of the resin is stable.
C modules can be manufactured.

【００３１】（ｃ）チップボンディング装置においてキ
ャリヤテープに半導体チップが固定されているか否かを
検出し、半導体チップが固定されていない場合には前記
キャリヤテープに不良マークを設ける不良マーク形成部
が設けられていることから、ワイヤボンディング工程で
前記不良マークの検出に基づいてワイヤボンディングを
することなくキャリヤテープをスキップすることができ
る。(C) A chip bonding apparatus detects whether or not the semiconductor chip is fixed to the carrier tape. If the semiconductor chip is not fixed, a defective mark forming section for providing a defective mark on the carrier tape is provided. Therefore, the carrier tape can be skipped without performing wire bonding based on the detection of the defective mark in the wire bonding step.

【００３２】前記（２）の手段によれば、（ａ）キャリ
ヤテープのつなぎ部の前方側にスキップマークが設けら
れ、後方側に開始マークが設けられてスキップ域が設定
されていることから、つなぎ部を含む設定領域ではチッ
プボンディング，ワイヤボンディング，モールディング
が行われないことから、つなぎ部には熱が加わることも
なく、つなぎテープの剥離によるキャリヤテープの切れ
が発生しなくなり、連続して稼働できる。According to the means (2), (a) since the skip mark is provided on the front side of the connecting portion of the carrier tape and the start mark is provided on the rear side to set the skip area, Since chip bonding, wire bonding, and molding are not performed in the setting area including the joint part, no heat is applied to the joint part, and the carrier tape does not break due to peeling of the joint tape. it can.

【００３３】（ｂ）つなぎ部分はモールドしないことか
ら、樹脂封止不良が発生しなくなり、品質の安定したＩ
Ｃモジュールを製造することができる。(B) Since the joint portion is not molded, resin sealing failure does not occur and the quality of the I
C modules can be manufactured.

【００３４】[0034]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【００３５】（実施形態１）図１〜図１７は本発明の一
実施形態（実施形態１）であるＩＣカード用のＩＣモジ
ュール（半導体装置）の製造技術に係わる図である。(Embodiment 1) FIGS. 1 to 17 are diagrams relating to a technology for manufacturing an IC module (semiconductor device) for an IC card according to an embodiment (Embodiment 1) of the present invention.

【００３６】本実施形態１ではＩＣカード用のＩＣモジ
ュールの製造方法に本発明を適用した例について説明す
る。In the first embodiment, an example in which the present invention is applied to a method of manufacturing an IC module for an IC card will be described.

【００３７】ＩＣカード９０は、図５に示すように所定
厚さの矩形板からなり、その表面にＩＣモジュール９１
を埋め込んだ構造になっている。ＩＣモジュール９１
は、図２〜図４に示すように、矩形の配線基板９２と、
この配線基板９２の上面中央に設けられた矩形の絶縁性
樹脂からなる封止体４２を有する構造になっている。The IC card 90 is formed of a rectangular plate having a predetermined thickness as shown in FIG.
The structure is embedded. IC module 91
Is a rectangular wiring board 92, as shown in FIGS.
The structure has a sealing body 42 made of a rectangular insulating resin provided at the center of the upper surface of the wiring board 92.

【００３８】すなわち、配線基板９２は、図４に示すよ
うにポリイミド樹脂等の絶縁性の樹脂フィルム９３と、
この樹脂フィルム９３の裏面にパターニングされて形成
された複数の外部電極端子４１とからなっている。ま
た、配線基板９２の中央の樹脂フィルム９３は除去され
て外部電極端子４１の裏面が露出している。この露出し
た外部電極端子４１の裏面（チップ付け部２）には、絶
縁性接着剤１０を介して半導体チップ（半導体素子）９
が固定されている。また、半導体チップ９の周囲の各外
部電極端子４１上の樹脂フィルム９３は部分的に除去さ
れ、露出した各外部電極端子４１と前記半導体チップ９
の電極は導電性のワイヤ９４で接続されている。That is, as shown in FIG. 4, the wiring board 92 is made of an insulating resin film 93 such as a polyimide resin.
It is composed of a plurality of external electrode terminals 41 formed by patterning on the back surface of the resin film 93. In addition, the resin film 93 at the center of the wiring board 92 is removed, and the back surface of the external electrode terminal 41 is exposed. The semiconductor chip (semiconductor element) 9 is placed on the exposed back surface (chip attaching portion 2) of the external electrode terminal 41 via the insulating adhesive 10.
Has been fixed. In addition, the resin film 93 on each of the external electrode terminals 41 around the semiconductor chip 9 is partially removed, and each of the exposed external electrode terminals 41 and the semiconductor chip 9 are exposed.
Are connected by a conductive wire 94.

【００３９】ＩＣモジュール９１は、図６に示すよう
に、ＩＣカード９０の絶縁性の基材９６に設けられた二
段構造の窪み９７に嵌め込まれ、接着剤９８によって固
定される。すなわち、ＩＣモジュール９１は、封止体４
２が二段構造の窪み９７の深い窪み部分に挿入され、封
止体４２の周囲に延在する配線基板９２部分が二段構造
の窪み９７の浅い窪み部分に接着剤９８を介して固定さ
れる。ＩＣモジュール９１の裏面、すなわち外部電極端
子４１が設けられた部分は、ＩＣカード９０の表面に露
出する。As shown in FIG. 6, the IC module 91 is fitted into a two-stage recess 97 provided in the insulating base material 96 of the IC card 90 and fixed by an adhesive 98. That is, the IC module 91 includes the sealing body 4
2 is inserted into the deep recess of the two-stage structure 97, and the portion of the wiring board 92 extending around the sealing body 42 is fixed to the shallow recess of the two-stage structure 97 via the adhesive 98. You. The back surface of the IC module 91, that is, the portion where the external electrode terminals 41 are provided, is exposed on the surface of the IC card 90.

【００４０】なお、前記配線基板９２は、キャリヤテー
プを所定の形状に切断することによって形成される。す
なわち、ＩＣモジュール９１はキャリヤテープに半導体
チップを固定し、半導体チップの電極とキャリヤテープ
の端子（外部電極端子４１）ドとをワイヤで接続し、か
つ前記半導体チップを含む部分を絶縁性の樹脂で封止す
ることによって形成される。その後、キャリヤテープを
所定の形状に切断して図２に示すようなＩＣモジュール
９１を製造する。The wiring board 92 is formed by cutting a carrier tape into a predetermined shape. That is, the IC module 91 fixes the semiconductor chip on the carrier tape, connects the electrodes of the semiconductor chip to the terminals of the carrier tape (external electrode terminals 41) by wires, and forms a portion including the semiconductor chip with an insulating resin. It is formed by sealing. Thereafter, the carrier tape is cut into a predetermined shape to manufacture an IC module 91 as shown in FIG.

【００４１】また、一般に、ＩＣモジュール９１はキャ
リヤテープのままでも出荷される。すなわち、図８に示
すように、キャリヤテープ１をスペーサテープ４３を挟
んだ状態でリール８０に巻き付け、この状態で出荷、あ
るいはつぎのＩＣカード製造工程に運ばれる。したがっ
て、ＩＣモジュール９１とは、本明細書中では、図２に
示すような単体の形状のもの、また図８に示すようなキ
ャリヤテープ１に組み込まれた状態のものを指す。な
お、図８ではキャリヤテープ１に２列にＩＣモジュール
９１が形成されている。Further, generally, the IC module 91 is shipped with the carrier tape as it is. That is, as shown in FIG. 8, the carrier tape 1 is wound around the reel 80 with the spacer tape 43 interposed therebetween, and is shipped or transported to the next IC card manufacturing process in this state. Therefore, in this specification, the IC module 91 refers to a single unit as shown in FIG. 2 or a unit assembled into the carrier tape 1 as shown in FIG. In FIG. 8, the IC modules 91 are formed on the carrier tape 1 in two rows.

【００４２】本実施形態１では、キャリヤテープ１に２
列にＩＣモジュール９１を製造する技術について説明す
る。In the first embodiment, the carrier tape 1
A technique for manufacturing the IC module 91 in a row will be described.

【００４３】図９（ａ），（ｂ）は本実施形態１で使用
するキャリヤテープ１を示す表面と裏面を示す図であ
る。キャリヤテープ１は、先頭および後尾にリーダテー
プ４０がつながれ、このリーダテープ４０に引かれて各
装置間を切れ間なく流れる（搬送される）。このため、
リーダテープ４０およびキャリヤテープ１には、搬送用
のスプロケットホール８が設けられている。FIGS. 9A and 9B are front and rear views showing the carrier tape 1 used in the first embodiment. The carrier tape 1 is connected to a leader tape 40 at the head and tail thereof, and is drawn by the leader tape 40 and flows (conveys) between the respective devices without interruption. For this reason,
The leader tape 40 and the carrier tape 1 are provided with sprocket holes 8 for conveyance.

【００４４】キャリヤテープ１には、２列に亘ってチッ
プ付け部２が定ピッチで設けられている。チップ付け部
２はキャリヤテープ１の表側であり、このチップ付け部
２に対応するキャリヤテープ１の裏側には外部電極端子
４１が表れるようになる。The carrier tape 1 is provided with chip attaching portions 2 at a constant pitch over two rows. The tip attaching portion 2 is on the front side of the carrier tape 1, and the external electrode terminals 41 appear on the back side of the carrier tape 1 corresponding to the tip attaching portion 2.

【００４５】また、キャリヤテープ１には各加工処理装
置で加工を開始する目印となるスタートマーク（たとえ
ば、スタート識別穴）３，加工を終了する目印となるエ
ンドマーク（たとえば、エンド識別穴）４，キャリヤテ
ープ１の不良部を表す不良マーク（たとえば、不良識別
穴）５，キャリヤテープ１同士をつないでいる表示のつ
なぎ部を認識できるマーク（つなぎマーク：つなぎ識別
穴）６が明けられている。The carrier tape 1 has a start mark (for example, a start identification hole) serving as a mark for starting processing in each processing apparatus, and an end mark (for example, an end identification hole) 4 for finishing processing. A defect mark (for example, a defect identification hole) representing a defective portion of the carrier tape 1 and a mark (connection mark: connection identification hole) 6 for recognizing a connection portion of a display connecting the carrier tapes 1 are formed. .

【００４６】リーダテープ４０とキャリヤテープ１との
つなぎ、キャリヤテープ１とキャリヤテープ１とのつな
ぎは、先端同士を突き合わせ、裏面をつなぎテープ７で
接着する構造になっている。キャリヤテープ１は、たと
えば幅３５ｍｍ、厚さ１６０μｍのポリイミド樹脂テー
プとなり、つなぎテープ７は、長さ２０ｍｍ、厚さ８０
μｍのポリイミド樹脂製粘着テープからなっている。The connection between the leader tape 40 and the carrier tape 1 and the connection between the carrier tape 1 and the carrier tape 1 are structured such that the leading ends thereof are abutted and the back surface is bonded with the connection tape 7. The carrier tape 1 is, for example, a polyimide resin tape having a width of 35 mm and a thickness of 160 μm, and the connecting tape 7 has a length of 20 mm and a thickness of 80 μm.
It is made of a μm polyimide resin adhesive tape.

【００４７】リーダテープ４０につながれた最初のキャ
リヤテープ１の１番目のチップ付け部２と２番目のチッ
プ付け部２との中間にはスタートマーク３が設けられて
いる。スタートマーク３は２列のチップ付け部２の一
方、図では下側の列の中央に設けられている。A start mark 3 is provided between the first chip attaching portion 2 and the second chip attaching portion 2 of the first carrier tape 1 connected to the leader tape 40. The start mark 3 is provided at the center of one of the two rows of chip attaching portions 2, in the figure, the lower row.

【００４８】また、キャリヤテープ１とキャリヤテープ
１とのつなぎ部分にはつなぎマーク６が設けられてい
る。このつなぎマーク６は、つなぎ目７０の前方側のキ
ャリヤテープ１の最後尾のチップ付け部２とその前のチ
ップ付け部２との間に２個設けられる。１個は２列のチ
ップ付け部２の他方、図では上側の列の中央に設けら
れ、他の１個はキャリヤテープ１の幅の中央に設けられ
ている。なお、説明の便宜上、前記一方の列を第１列と
呼称し、前記他方の列を第２列と呼称し、キャリヤテー
プ１の幅の中央を中央列と呼称する。A connecting mark 6 is provided at a connecting portion between the carrier tapes 1. Two connecting marks 6 are provided between the last attaching portion 2 of the carrier tape 1 on the front side of the joint 70 and the preceding attaching portion 2. One is provided at the center of the upper row in the drawing, and the other is provided at the center of the width of the carrier tape 1 on the other side of the two rows of chip attaching sections 2. For convenience of description, the one row is referred to as a first row, the other row is referred to as a second row, and the center of the width of the carrier tape 1 is referred to as a center row.

【００４９】また、不良マーク５は第１列のチップ付け
部２のキャリヤテープ１の縁寄りの角部（これを第１列
外れと呼称する）に設けられている。The defective mark 5 is provided at a corner near the edge of the carrier tape 1 of the chip attaching portion 2 in the first row (this is called off the first row).

【００５０】また、最後尾のキャリヤテープ１の後尾に
はリーダテープ４０がつながれるが、この最後尾のキャ
リヤテープ１の後尾にはエンドマーク４が設けられてい
る。このエンドマーク４は、第２列の中央に設けられ、
かつ正規なパターンとなる最後のチップ付け部２の後方
側に設けられている。A leader tape 40 is connected to the rear end of the last carrier tape 1, and an end mark 4 is provided at the rear end of the last carrier tape 1. This end mark 4 is provided at the center of the second row,
In addition, it is provided on the rear side of the last chip attaching portion 2 having a regular pattern.

【００５１】このようなキャリヤテープ１に対しては、
前述のように、チップ付け部２に半導体チップ９を固定
した後、半導体チップ９の電極と外部電極端子４１をワ
イヤ９４で接続し、その後半導体チップ９やワイヤ９４
等をモールド処理によって封止体４２で封止し、ついで
特性選別することによってＩＣモジュールを製造する。
ＩＣモジュールはプラスチックのリール８０に巻かれて
出荷される。For such a carrier tape 1,
As described above, after fixing the semiconductor chip 9 to the chip attaching portion 2, the electrodes of the semiconductor chip 9 and the external electrode terminals 41 are connected by the wires 94, and then the semiconductor chip 9 and the wires 94 are connected.
And the like are sealed by a sealing body 42 by a molding process, and then the characteristics are selected to manufacture an IC module.
The IC module is shipped wound around a plastic reel 80.

【００５２】本実施形態１では図７に示す構成の半導体
製造装置、すなわちチップボンディング（ダイボンディ
ング），ワイヤボンディング，モールディング（封止）
を行う製造ラインでＩＣモジュールが製造される。In the first embodiment, the semiconductor manufacturing apparatus having the structure shown in FIG. 7 is used, that is, chip bonding (die bonding), wire bonding, molding (sealing).
An IC module is manufactured in a manufacturing line that performs the above.

【００５３】半導体製造装置は、図７に示すように左か
ら右に向かって、テープローダ１１、チップボンディン
グ装置６０のチップボンディング部１２およびベーク部
１４、２台のワイヤボンディング装置１５、モールド装
置１６およびテープアンローダ１７を有し、かつキャリ
ヤテープの弛みや各処理能力等の整合（タクトバラン
ス）を取るためのバッファ装置１３が各所に配置されて
いる。また、図示はしないが、各装置は送り機構を有し
ていて単独にリーダテープ４０やキャリヤテープ１を搬
送することができる。As shown in FIG. 7, the semiconductor manufacturing apparatus includes, from left to right, a tape loader 11, a chip bonding section 12 and a bake section 14 of a chip bonding apparatus 60, two wire bonding apparatuses 15, and a molding apparatus 16 And a buffer device 13 for adjusting the balance (tact balance) of the slack of the carrier tape and the respective processing capacities and the like. Although not shown, each device has a feeding mechanism, and can independently transport the leader tape 40 and the carrier tape 1.

【００５４】ＩＣモジュールの製造に先立って、テープ
ローダ１１に、特に限定はされないが直径３３０ｍｍの
テープ供給リール１８をセットする。セット後、先にセ
ットしてあるリーダテープ４０にキャリヤテープ１をつ
なぎテープ７を用いてつなぐ。この場合、先にセットし
てある新たなリールから解き出されたリーダテープ４０
またはキャリヤテープ１をつなぎテープ７を用いてつな
ぐ。キャリヤテープ１が切れた場合はキャリヤテープ１
同士をつなぎテープ７を用いてつなぐ。この場合、つな
ぎ識別穴６をつなぎ目の前方に設ける必要がある。Prior to the manufacture of the IC module, a tape supply reel 18 having a diameter of 330 mm is set on the tape loader 11 without any particular limitation. After setting, the carrier tape 1 is connected to the previously set leader tape 40 using the connecting tape 7. In this case, the leader tape 40 unraveled from the new reel set earlier.
Alternatively, the carrier tape 1 is connected using the connecting tape 7. If carrier tape 1 breaks, carrier tape 1
The pieces are connected with a connecting tape 7. In this case, it is necessary to provide the joint identification hole 6 in front of the joint.

【００５５】また、テープ供給リール１８からキャリヤ
テープ１と一緒に解き出されるスペーサテープ４３をテ
ープローダ１１の下方のスペーサテープ収納リール１９
に巻き付ける。The spacer tape 43 unwound together with the carrier tape 1 from the tape supply reel 18 is transferred to the spacer tape storage reel 19 below the tape loader 11.
Wrap around.

【００５６】キャリヤテープ１は、図１１のような断面
になっている。すなわち、キャリヤテープ１の製造にお
いては、たとえば、長尺のポリイミド樹脂テープ（樹脂
フィルム９３）をパンチングした後、一面に銅箔を貼り
合わせ、その後前記銅箔を選択的にエッチングして外部
電極端子４１を形成することによって製造される。The carrier tape 1 has a cross section as shown in FIG. That is, in the manufacture of the carrier tape 1, for example, after punching a long polyimide resin tape (resin film 93), a copper foil is bonded to one surface, and then the copper foil is selectively etched to form external electrode terminals. It is manufactured by forming 41.

【００５７】そこで、このようなキャリヤテープ１に対
し、図１１及び図７に示すように、チップボンディング
装置６０のチップボンディング部１２で絶縁性接着剤１
０を介して半導体チップ９を固定した後、チップボンデ
ィング装置６０のベーク部１４で前記絶縁性接着剤１０
をベーク（キュア）して硬化させて半導体チップ９を一
部の外部電極端子４１に固定する。Then, as shown in FIGS. 11 and 7, the chip bonding section 12 of the chip bonding apparatus 60 applies the insulating adhesive 1 to the carrier tape 1 as shown in FIGS.
After the semiconductor chip 9 is fixed through the baking unit 14 of the chip bonding apparatus 60, the insulating adhesive 10 is fixed.
Is baked (cured) and cured to fix the semiconductor chip 9 to some of the external electrode terminals 41.

【００５８】つぎに、ワイヤボンディング装置１５で半
導体チップ９の電極と、外部電極端子４１を金線からな
るワイヤ９４で接続する。ワイヤボンディング装置１５
を２台配置するのは、装置間の処理能力の均衡を保ちか
つ生産性を高めるためである。Next, the electrodes of the semiconductor chip 9 and the external electrode terminals 41 are connected by the wire 94 made of a gold wire by the wire bonding apparatus 15. Wire bonding equipment 15
Are arranged in order to maintain the balance of the processing capacity between the apparatuses and to increase the productivity.

【００５９】つぎに、モールド装置１６によって、図１
１の二点鎖線に示すように、前記半導体チップ９やワイ
ヤ９４等を含む部分の片面を絶縁性の樹脂でモールドし
て封止する。これによりＩＣモジュール９１が製造され
る。Next, FIG.
As shown by the two-dot chain line in FIG. 1, one surface of the portion including the semiconductor chip 9 and the wires 94 is molded and sealed with an insulating resin. Thus, the IC module 91 is manufactured.

【００６０】ＩＣモジュールの製造が終了したキャリヤ
テープ１は、テープアンローダ１７に取り付けられる直
径６２０ｍｍのリール８０に巻かれて収納される。な
お、キャリヤテープ１はテープアンローダ１７の下方に
セットされたスペーサテープ用リール８２から供給され
るスペーサテープ４３と一緒にリール８０に巻かれて収
納される。これはＩＣモジュールの保護のためである。The carrier tape 1 for which the IC module has been manufactured is wound and stored on a reel 80 having a diameter of 620 mm attached to the tape unloader 17. The carrier tape 1 is wound and stored on a reel 80 together with the spacer tape 43 supplied from the spacer tape reel 82 set below the tape unloader 17. This is to protect the IC module.

【００６１】ここで、図１２および図１３を参照しなが
らキャリヤテープ用のチップボンディング装置６０のチ
ップボンディング部１２について説明する。Here, the chip bonding section 12 of the carrier tape chip bonding apparatus 60 will be described with reference to FIGS.

【００６２】狭義にはキャリヤテープのチップ付け部に
半導体チップを接着剤を介して載置する構成のものがチ
ップボンディング装置となるが、前記接着剤の硬化が終
了して完全にチップボンディングがなされることから、
本明細書では、前記接着剤を硬化させるベーク部をも含
めてチップボンディング装置と呼称する。In a narrow sense, a chip bonding apparatus has a configuration in which a semiconductor chip is mounted on a chip attaching portion of a carrier tape via an adhesive, but the adhesive is completely cured and the chip bonding is completely performed. From that
In this specification, the term "chip bonding apparatus" includes a baking section for curing the adhesive.

【００６３】図１２および図１３にはテープローダ１１
とチップボンディング装置６０のチップボンディング部
１２が示されている。テープローダ１１は正面上部にテ
ープ供給リール１８が、正面下部にスペーサテープ収納
リール１９がセットできるように構成されている。テー
プ供給リール１８から解き出されたキャリヤテープ１は
二つのガイドローラ６５に案内されてチップボンディン
グ部１２に供給される。また、テープ供給リール１８か
ら解き出されたスペーサテープ４３は前記スペーサテー
プ収納リール１９に巻き取られるように構成されてい
る。FIGS. 12 and 13 show the tape loader 11.
2 shows the chip bonding unit 12 of the chip bonding apparatus 60. The tape loader 11 is configured such that a tape supply reel 18 can be set at an upper front portion thereof and a spacer tape storage reel 19 can be set at a lower front portion thereof. The carrier tape 1 unwound from the tape supply reel 18 is guided by two guide rollers 65 and supplied to the chip bonding section 12. The spacer tape 43 unwound from the tape supply reel 18 is wound around the spacer tape storage reel 19.

【００６４】チップボンディング部１２は、機台６６の
上面部分を左から右に向けてキャリヤテープ１が搬送さ
れるようになっている。キャリヤテープ１は図示はしな
いが各加工処理ステーションで所定の支持テーブルに支
持されるようになっている。また、キャリヤテープ１は
テープ送り用スプロケット２２やバックテンション用ス
プロケット２４によって搬送される。すなわち、テープ
送り部２０のテープ送り用スプロケット２２や、テープ
送りバックテンション部２３のバックテンション用スプ
ロケット２４の各歯はキャリヤテープ１やリーダテープ
４０の両側に設けられたスプロケットホール８に噛み合
い、テープ送り用スプロケット２２やバックテンション
用スプロケット２４の正回転によって搬送される。ま
た、バックテンション用スプロケット２４は逆回転して
キャリヤテープ１の弛みを取るようになっている。In the chip bonding section 12, the carrier tape 1 is transported with the upper surface of the machine base 66 facing left to right. Although not shown, the carrier tape 1 is supported on a predetermined support table at each processing station. The carrier tape 1 is conveyed by a tape feed sprocket 22 and a back tension sprocket 24. That is, the teeth of the tape feed sprocket 22 of the tape feed unit 20 and the teeth of the back tension sprocket 24 of the tape feed back tension unit 23 mesh with the sprocket holes 8 provided on both sides of the carrier tape 1 and the leader tape 40, respectively. It is conveyed by the forward rotation of the feed sprocket 22 and the back tension sprocket 24. Further, the back tension sprocket 24 rotates in the reverse direction to remove the slack of the carrier tape 1.

【００６５】キャリヤテープ１の搬送方向に沿って左側
からマーク検出センサ部２１，テープ送りバックテンシ
ョン部２３，チップボンディング部分，半導体チップ検
出センサ５１，不良穴明けパンチ部５２，テープ送り部
２０が配置されている。A mark detection sensor section 21, a tape feed back tension section 23, a chip bonding section, a semiconductor chip detection sensor 51, a defective hole punch section 52, and a tape feed section 20 are arranged from the left side along the transport direction of the carrier tape 1. Have been.

【００６６】マーク検出センサ部２１は、キャリヤテー
プ１に設けられた各種の検出マークを検出する。すなわ
ち、各種検出マークとしては、図１および図９に示すよ
うに、キャリヤテープ１の先頭部分に設けられたスター
トマーク（たとえば、スタート識別穴）３，最終のキャ
リヤテープ１の後尾に設けられたエンドマーク（たとえ
ば、エンド識別穴）４，不良マーク（たとえば、不良識
別穴）５，キャリヤテープ１とキャリヤテープ１の接続
部分、すなわちつなぎ部を認識できるマーク（つなぎマ
ーク：つなぎ識別穴）６がある。The mark detection sensor section 21 detects various detection marks provided on the carrier tape 1. That is, as shown in FIGS. 1 and 9, various detection marks are provided at the start of the carrier tape 1 (for example, a start identification hole) 3 and at the end of the last carrier tape 1. An end mark (for example, an end identification hole) 4, a defective mark (for example, a defective identification hole) 5, a connection portion between the carrier tapes 1 and the carrier tape 1, that is, a mark (connection mark: connection identification hole) 6 for recognizing a connection portion. is there.

【００６７】マーク検出センサ部２１は、図１４および
図１５に示すように、搬送されるキャリヤテープ１の上
下にそれぞれ配置されるセンサ取付ブラケット６７，６
８に設けられている。前記センサ取付ブラケット６７，
６８はキャリヤテープ１の側方に位置するブラケット支
持体６９に支持されている。As shown in FIGS. 14 and 15, the mark detection sensor section 21 is provided with sensor mounting brackets 67, 6 arranged above and below the transported carrier tape 1, respectively.
8. The sensor mounting bracket 67,
68 is supported by a bracket support 69 located on the side of the carrier tape 1.

【００６８】前記一対のセンサ取付ブラケット６７，６
８の一方には発光器が取り付けられ、他方には前記発光
器から発光された光を受光する受光器が取り付けられ、
これら発光器と受光器によって、スタート識別穴３を検
出するスタート識別穴検出センサ４７，不良識別穴５を
検出する不良識別穴検出センサ５０，つなぎ識別穴６を
検出するつなぎ識別穴検出センサ４８，エンド識別穴４
を検出するエンド識別穴検出センサ４９がそれぞれ構成
されている。マーク検出センサ部２１による検出情報は
電気制御部３７や他の加工処理装置の制御部に送られ
る。The pair of sensor mounting brackets 67, 6
8, a light-emitting device is attached to one, and a light-receiving device for receiving light emitted from the light-emitting device is attached to the other,
With these light emitters and light receivers, a start identification hole detection sensor 47 for detecting the start identification hole 3, a defective identification hole detection sensor 50 for detecting the defective identification hole 5, a connection identification hole detection sensor 48 for detecting the connection identification hole 6, End identification hole 4
Are formed, respectively. Information detected by the mark detection sensor unit 21 is sent to the electric control unit 37 or a control unit of another processing device.

【００６９】絶縁性接着剤塗布部３１は接着剤塗布部認
識カメラ４４共々ポッティングＸＹテーブル２９に支持
され、ディスペンサ３０から供給される絶縁性接着剤を
キャリヤテープ１のチップ付け部２に塗布する。The insulating adhesive applying section 31 is supported by the potting XY table 29 together with the adhesive applying section recognizing camera 44, and applies the insulating adhesive supplied from the dispenser 30 to the chip attaching section 2 of the carrier tape 1.

【００７０】チップボンディング部分では、位置修正部
３３上に位置修正がされた半導体チップをチップボンデ
ィングヘッド３４の図示しないコレットで保持して、キ
ャリヤテープ１のチップ付け部２に運ぶように構成され
ている。ウエハラック２５から送り出されたウエハ２６
はウエハＸＹテーブル２７上に載置される。また、ウエ
ハＸＹテーブル２７上の各半導体チップは、チップピッ
クアップ部３２によって前記位置修正部３３に移送され
る。移送された半導体チップは位置修正部３３の移動制
御のもとに位置修正がなされる。位置修正に際してはウ
エハ部認識カメラ２８が使用され、このモニター情報
は、切替えによってテレビモニタ３８に写し出される。
また、チップボンディング部認識カメラ４５によってチ
ップボンディング状態はモニターされ、このモニター情
報は、切替えによってテレビモニタ３８に写し出され
る。チップボンディングヘッド３４およびチップボンデ
ィング部認識カメラ４５はチップボンディングＸＹテー
ブル３５に支持されている。In the chip bonding portion, the semiconductor chip whose position has been corrected on the position correcting portion 33 is held by a collet (not shown) of the chip bonding head 34 and is conveyed to the chip attaching portion 2 of the carrier tape 1. I have. Wafer 26 sent out from wafer rack 25
Is placed on the wafer XY table 27. Each semiconductor chip on the wafer XY table 27 is transferred to the position correcting unit 33 by the chip pickup unit 32. The position of the transferred semiconductor chip is corrected under the movement control of the position correcting unit 33. At the time of position correction, the wafer part recognition camera 28 is used, and this monitor information is displayed on the television monitor 38 by switching.
The chip bonding state is monitored by the chip bonding portion recognition camera 45, and this monitor information is displayed on the television monitor 38 by switching. The chip bonding head 34 and the chip bonding portion recognition camera 45 are supported by a chip bonding XY table 35.

【００７１】半導体チップ検出センサ５１は、前記反射
型の光学的センサを２組配して２列にボンディングされ
る半導体チップの有無を検出する。不良穴明けパンチ部
５２は前記半導体チップ検出センサ５１の検出情報に基
づいて動作し、半導体チップが固定されていない場合に
はキャリヤテープ１に不良マーク５を形成する。この不
良マークを形成する不良マーク形成部は前記不良穴明け
パンチ部以外のものでもよい。すなわち、インク吹き付
け等によるマーキングでもよい。The semiconductor chip detecting sensor 51 detects the presence or absence of the semiconductor chips to be bonded in two rows by arranging two sets of the reflection type optical sensors. The defective punch 52 operates based on the detection information of the semiconductor chip detection sensor 51, and forms a defective mark 5 on the carrier tape 1 when the semiconductor chip is not fixed. The defective mark forming part for forming the defective mark may be other than the defective hole punching part. That is, marking may be performed by spraying ink.

【００７２】また、前記機台６６の下部には電気制御部
３７が設けられ、チップボンディング部１２を制御する
ようになっている。また、機台６６の上面の手前右端に
は操作パネル３６が配備されている。An electric controller 37 is provided below the machine base 66 so as to control the chip bonding section 12. An operation panel 36 is provided at the front right end of the upper surface of the machine base 66.

【００７３】チップボンディング部１２でチップボンデ
ィングが終了したキャリヤテープ１部分は、図７に示す
ベーク部１４でベークされ半導体チップの本固定とな
る。The portion of the carrier tape 1 on which the chip bonding has been completed in the chip bonding section 12 is baked in the baking section 14 shown in FIG. 7 to permanently fix the semiconductor chip.

【００７４】このようなチップボンディング部１２で
は、まず最初に、テープローダ１１にキャリヤテープ１
が巻かれたテープ供給リール１８をセットする。キャリ
ヤテープ１はつなぎテープ７を用いて先にセットしてあ
るリーダテープ４０につなぎ、キャリヤテープ１間に巻
き付いているスペーサテープ４３の先端はスペーサテー
プ収納リール１９に巻き付ける。これによってキャリヤ
テープのセットが完了する。In such a chip bonding section 12, first, the carrier tape 1 is attached to the tape loader 11.
The tape supply reel 18 on which is wound is set. The carrier tape 1 is connected to the previously set leader tape 40 using the connecting tape 7, and the leading end of the spacer tape 43 wound between the carrier tapes 1 is wound around the spacer tape storage reel 19. This completes the setting of the carrier tape.

【００７５】つぎに、テープローダ１１とチップボンデ
ィング部１２を自動運転スタートすれば、キャリヤテー
プ１はテープ送り用スプロケット２２によって１ピッチ
ずつ搬送され、バックテンション用スプロケット２４の
逆転によって正確に位置決めされる。Next, when the tape loader 11 and the chip bonding section 12 are automatically operated, the carrier tape 1 is transported one pitch at a time by the tape feed sprocket 22 and is accurately positioned by the reverse rotation of the back tension sprocket 24. .

【００７６】また、マーク検出センサ部２１でキャリヤ
テープ１のスタート識別穴３を検出することから加工開
始の信号がチップボンディング部１２の電気制御部３７
に入る。そして、絶縁性接着剤塗布部３１まで搬送され
た所でキャリヤテープ１の位置を接着剤塗布部認識カメ
ラ４４で認識し、絶縁性接着剤１０を塗布する。Since the start detection hole 3 of the carrier tape 1 is detected by the mark detection sensor section 21, the processing start signal is transmitted to the electric control section 37 of the chip bonding section 12.
to go into. Then, the position of the carrier tape 1 is conveyed to the insulating adhesive applying section 31 by the adhesive applying section recognition camera 44, and the insulating adhesive 10 is applied.

【００７７】絶縁性接着剤１０を塗布したものは、チッ
プボンディング部分へ搬送されキャリヤテープ１の位置
をチップボンディング部認識カメラ４５で認識し、半導
体チップ９をボンディングする。The substrate coated with the insulating adhesive 10 is conveyed to the chip bonding portion and the position of the carrier tape 1 is recognized by the chip bonding portion recognition camera 45, and the semiconductor chip 9 is bonded.

【００７８】半導体チップ９はウエハラック２５からウ
エハキャリアに貼られた状態でウエハＸＹテーブル２７
に搬送され位置決め固定され、ウエハ部認識カメラ２８
で位置認識し、ピックアップコレットでウエハ２６から
半導体チップ９を一個一個ピックアップし、位置修正部
３３で修正爪により位置修正を行い、ボンディングコレ
ットで位置修正部３３からピックアップし、キャリヤテ
ープ１のチップ付け部２に搬送されチップボンディング
される（図１０参照）。The semiconductor chip 9 is attached to the wafer carrier from the wafer rack 25 and the wafer XY table 27.
And the wafer is recognized and fixed.
, The semiconductor chip 9 is picked up one by one from the wafer 26 by a pickup collet, the position is corrected by a correction claw by a position correction unit 33, picked up from the position correction unit 33 by a bonding collet, and the chip of the carrier tape 1 is attached. It is transported to the section 2 and chip-bonded (see FIG. 10).

【００７９】ここで、キャリヤテープ１のつなぎ部分で
のスキップについて説明する。スキップは、リーダテー
プ４０とキャリヤテープ１とのつなぎ部分，キャリヤテ
ープ１とキャリヤテープ１とのつなぎ部分，最後尾のキ
ャリヤテープ１とリーダテープ４０とのつなぎ部分で行
われる。Here, a description will be given of skipping at the joining portion of the carrier tape 1. The skip is performed at the connecting portion between the leader tape 40 and the carrier tape 1, at the connecting portion between the carrier tape 1 and the carrier tape 1, and at the connecting portion between the last carrier tape 1 and the leader tape 40.

【００８０】スタートマーク３は、１番目のチップ付け
部２と２番目のチップ付け部２との間に設けられてい
る。そこで、スタートマーク（スタート識別穴）３を検
出した所から４ピッチの部分はスキップ域となる。この
スキップ域はつなぎ目７０から５ピッチに相当する長さ
（基本長さ）となる。この基本長さはリーダテープ４０
にキャリヤテープ１をつないだ部分と、キャリヤテープ
１同士をつないだ部分のつなぎ目７０から後方側に設定
長さスキップ域として設定される（図１・図１０参
照）。この５ピッチ相当の基本長さは、チップボンディ
ング，ワイヤボンディング，モールドが前記スキップ域
の隣の領域で行われても、つなぎテープ７が熱によって
キャリヤテープ１やリーダテープ４０から剥離しない距
離であり、キャリヤテープ１のピッチの大小でも変化す
るが、たとえば、１ピッチが１４．２５ｍｍの場合、５
ピッチとなり、長さ７１．２５ｍｍとなる。熱によるつ
なぎテープ７の剥離を防止するためには、基本長さは７
０ｍｍ程度あれば十分である。しかし、加工処理の温度
がさらに高い場合には、この基本長さはそれに対応して
長く設定する必要も生じる。The start mark 3 is provided between the first chip attaching section 2 and the second chip attaching section 2. Therefore, a portion of four pitches from the point where the start mark (start identification hole) 3 is detected is a skip area. This skip area has a length (basic length) corresponding to 5 pitches from the joint 70. This basic length is the leader tape 40
A set length skip area is set rearward from a joint 70 between a portion where the carrier tape 1 is connected to the portion and a portion where the carrier tapes 1 are connected to each other (see FIGS. 1 and 10). The basic length equivalent to 5 pitches is a distance at which the connecting tape 7 does not peel off from the carrier tape 1 or the leader tape 40 due to heat even when chip bonding, wire bonding, and molding are performed in an area adjacent to the skip area. The pitch varies depending on the pitch of the carrier tape 1. For example, when the pitch is 14.25 mm, 5
It becomes pitch and length becomes 71.25 mm. To prevent peeling of the connecting tape 7 due to heat, the basic length is 7
About 0 mm is sufficient. However, if the temperature of the processing is further increased, it is necessary to set the basic length correspondingly longer.

【００８１】本実施形態１では、図１０に示すように、
つなぎマーク６やエンドマーク４を検出した場合、キャ
リヤテープ１の前方側をチップボンディングやワイヤボ
ンディングの際のスキップ域として設定長さ設定する。
この設定長さはモールド装置によるモールド処理域（た
とえば、３０ピッチ相当長さ）と前記基本長さ（５ピッ
チ相当長さ）との和の長さとなっている。この長さを補
助長さと呼称する。In the first embodiment, as shown in FIG.
When the connection mark 6 or the end mark 4 is detected, the set length is set on the front side of the carrier tape 1 as a skip area for chip bonding or wire bonding.
This set length is the sum of the mold processing area (for example, a length corresponding to 30 pitches) by the molding apparatus and the basic length (a length corresponding to 5 pitches). This length is called an auxiliary length.

【００８２】一方、モールド装置では所定の長さ（モー
ルド処理域：３０ピッチ相当長さ）ごとにモールドを行
うことから、樹脂が無駄になってもチップ付け部２に半
導体チップ９を固定しかつワイヤボンディングした部分
を無駄にさせないため、一部が前記補助長さにまで掛か
ってもよいようにしてある。この場合、モールド処理時
の熱によってつなぎ部３９のつなぎテープ７が剥離しな
いようにするため、基本長さ（５ピッチ相当長さ）が必
要となり、前記補助長さは基本長さとモールド処理域の
長さの和となっているのである。On the other hand, in the molding apparatus, since the molding is performed every predetermined length (molding area: length corresponding to 30 pitches), the semiconductor chip 9 is fixed to the chip attaching portion 2 even if the resin is wasted, and In order not to waste the wire-bonded portion, a portion may be extended to the auxiliary length. In this case, a basic length (equivalent to 5 pitches) is required to prevent the connecting tape 7 of the connecting portion 39 from peeling off due to heat during the molding process, and the auxiliary length is determined by the basic length and the molding process area. It is the sum of the lengths.

【００８３】スタートマーク３を検出した後、前記基本
長さ（５ピッチ相当長さ）をカウントし、その後モール
ド装置１６のモールド処理域の長さ（３０ピッチ）をカ
ウントする。カウントした数がセット数（３０ピッチ）
に達したら零（０）にクリアし、新たにカウントを開始
し、これを繰り返す。After the start mark 3 is detected, the basic length (length corresponding to 5 pitches) is counted, and then the length (30 pitches) of the mold processing area of the molding apparatus 16 is counted. The number counted is the number of sets (30 pitches)
Is cleared to zero (0), a new count is started, and this is repeated.

【００８４】つなぎマーク６を検出したら、つなぎ部３
９のつなぎ目７０の前方側に補助長さ（３５ピッチ相当
長さ）のスキップ域を設定するとともに、後方側に基本
長さ（５ピッチ相当長さ）のスキップ域を設定してチッ
プボンディング（含むベーク処理）を行うことなくキャ
リヤテープ１をスキップする。この動作はワイヤボンデ
ィング装置においても同様である。図１０において半導
体チップ９が固定されない領域がスキップされた領域で
ある。When the connecting mark 6 is detected, the connecting portion 3
A skip area having an auxiliary length (equivalent to 35 pitches) is set on the front side of the 9th joint 70, and a skip area having a basic length (equivalent length of 5 pitches) is set on the rear side. The carrier tape 1 is skipped without performing bake processing). This operation is the same in the wire bonding apparatus. In FIG. 10, a region where the semiconductor chip 9 is not fixed is a skipped region.

【００８５】また、モールド装置１６においては、カウ
ントする３０ピッチ相当長さ内につなぎマーク６やエン
ドマーク４が表れた場合は、その表れた部分をスキップ
することになる。In the molding device 16, when the connecting mark 6 or the end mark 4 appears within the length corresponding to 30 pitches to be counted, the appearing portion is skipped.

【００８６】また、不良マーク５を検出した場合には、
チップボンディングやワイヤボンディングは行わないこ
とは当然である。When the defective mark 5 is detected,
Of course, chip bonding and wire bonding are not performed.

【００８７】図１６は本実施形態１におけるスキップシ
ステムを説明する概念的なフローチャートである。すな
わち、（１）マーク検出センサ部２１にてつなぎマーク
６を検出した後は、（２）チップボンディング・ステー
ションにおいて、前記つなぎマーク６を含みキャリヤテ
ープ１を設定長さスキップさせる。（３）ベーク・ステ
ーションにおいて、前記つなぎマーク６を含みキャリヤ
テープ１を設定長さスキップさせる。（４）ワイヤボン
ディング・ステーションにおいて、前記つなぎマーク６
を含みキャリヤテープ１を設定長さスキップさせる。
（５）モールド・ステーションにおいて、前記つなぎマ
ーク６を含みキャリヤテープを設定長さスキップさせ
る。FIG. 16 is a conceptual flowchart for explaining the skip system according to the first embodiment. That is, (1) after detecting the connection mark 6 by the mark detection sensor section 21, (2) the carrier tape 1 including the connection mark 6 is skipped by the set length in the chip bonding station. (3) At the baking station, the carrier tape 1 including the connection mark 6 is skipped by a set length. (4) At the wire bonding station, the connecting mark 6
And skip the carrier tape 1 for the set length.
(5) In the mold station, the carrier tape including the connecting mark 6 is skipped by a set length.

【００８８】以上のように、本実施形態１ではスタート
マーク３またはつなぎマーク６を検出した後、つなぎ目
７０から基本長さ空け（この場合５ピッチ相当長さ）、
その後キャリヤテープ長さをカウントしてモールド処理
域（この場合３０ピッチ相当）の長さ毎にキャリヤテー
プを区画し、その区画内に次のつなぎ部が現れた時点で
その現れた区画のキャリヤテープに対しては前記各加工
処理をせずにキャリヤテープをスキップするものであ
る。As described above, according to the first embodiment, after detecting the start mark 3 or the joint mark 6, a basic length is opened from the joint 70 (in this case, a length equivalent to 5 pitches).
Thereafter, the length of the carrier tape is counted, and the carrier tape is divided for each length of the mold processing area (corresponding to 30 pitches in this case). When the next joint portion appears in the section, the carrier tape of the section in which the next joining section appears Is to skip the carrier tape without performing the above processing.

【００８９】一方、エンドマーク４を検出した後は半導
体チップ９のボンディングを停止する。その後、キャリ
ヤテープ１の後尾にリーダテープ４０をつなぎ加工処理
を続行する。On the other hand, after detecting the end mark 4, the bonding of the semiconductor chip 9 is stopped. Thereafter, the leader tape 40 is connected to the rear end of the carrier tape 1 to continue the processing.

【００９０】また、半導体チップ９をボンディングして
ない所は、半導体チップ検出センサ５１で検出し、不良
穴明けパンチ部５２で不良識別穴５を明け、次装置でも
加工を行わないようにする。これにより、次の工程でむ
だな加工処理が行われなくなる。Further, a portion where the semiconductor chip 9 is not bonded is detected by the semiconductor chip detection sensor 51, and the defective identification hole 5 is formed by the defective hole punching section 52 so that the next device is not processed. As a result, useless processing is not performed in the next step.

【００９１】本実施形態１によれば、以下の効果が得ら
れる。 （１）キャリヤテープ１のつなぎ部３９にはつなぎマー
ク６が設けられ、このマーク６の検出後は、設定したス
キップ域に対してはチップボンディングおよびワイヤボ
ンディングならびにモールディングを行わずにキャリヤ
テープをスキップさせることから、つなぎ部には熱が加
わることもなく、つなぎテープの剥離によるキャリヤテ
ープの切れが発生しなくなり、連続して稼働できる。 （２）つなぎ部分３９はモールドしないことから、樹脂
封止不良が発生しなくなり、品質の安定したＩＣモジュ
ールを製造することができる。 （３）チップボンディング装置においてキャリヤテープ
１に半導体チップ９が固定されているか否かを検出し、
半導体チップ９が固定されていない場合には前記キャリ
ヤテープ１に不良マーク５を設ける不良マーク形成部が
設けられていることから、ワイヤボンディング工程で前
記不良マークの検出に基づいてワイヤボンディングをす
ることなくキャリヤテープをスキップすることができ
る。According to the first embodiment, the following effects can be obtained. (1) The connecting mark 39 is provided at the connecting portion 39 of the carrier tape 1. After the detection of the mark 6, the carrier tape is skipped without performing chip bonding, wire bonding, and molding for the set skip area. Therefore, no heat is applied to the connecting portion, the carrier tape does not break due to the separation of the connecting tape, and the connecting portion can be operated continuously. (2) Since the joining portion 39 is not molded, resin sealing failure does not occur, and an IC module with stable quality can be manufactured. (3) detecting whether the semiconductor chip 9 is fixed to the carrier tape 1 in the chip bonding apparatus,
When the semiconductor chip 9 is not fixed, the carrier tape 1 is provided with a defective mark forming portion for providing the defective mark 5, so that the wire bonding is performed in the wire bonding step based on the detection of the defective mark. You can skip the carrier tape.

【００９２】（実施形態２）図１７および図１８は本発
明の他の実施形態（実施形態２）であるＩＣモジュール
の製造に係わる図であり、図１７はチップボンディング
後のキャリヤテープの先端部分および途中部分ならびに
末端部分を示す平面図、図１８はモールド後のキャリヤ
テープの先端部分および途中部分ならびに末端部分を示
す平面図である。(Embodiment 2) FIGS. 17 and 18 are diagrams relating to the manufacture of an IC module according to another embodiment (Embodiment 2) of the present invention, and FIG. 17 is a front end portion of a carrier tape after chip bonding. And FIG. 18 is a plan view showing the front end portion, the middle portion, and the end portion of the carrier tape after molding.

【００９３】本実施形態２では、スキップ域を連続した
複数の不良マーク５で設定した例である。キャリヤテー
プ１のつなぎ部３９の前後にはあらかじめＩＣ単位（チ
ップ付け部２単位）に不良マーク５が設けられている。
すなわち、リーダテープ４０につながれたキャリヤテー
プ１のつなぎ目７０から後方側の基本長さ（５ピッチ相
当長さ）の全てのチップ付け部２の部分に不良マーク５
を設けてスキップ域を設定してある。The second embodiment is an example in which a skip area is set by a plurality of consecutive defective marks 5. A defect mark 5 is provided before and after the joining portion 39 of the carrier tape 1 in IC units (chip attaching unit 2 units) in advance.
That is, the defective marks 5 are formed on all the chip attaching portions 2 of the basic length (length equivalent to 5 pitches) on the rear side from the joint 70 of the carrier tape 1 connected to the leader tape 40.
Is provided to set a skip area.

【００９４】また、キャリヤテープ１とキャリヤテープ
１とのつなぎ部３９では、つなぎ目７０の前方側の３５
ピッチ相当長さ内の全てのチップ付け部２の部分に不良
マーク５を設けるとともに、つなぎ目７０の後方側の５
ピッチ相当長さ内の全てのチップ付け部２の部分に不良
マーク５を設け、スキップ域を設定してある。At the joint 39 between the carrier tape 1 and the carrier tape 1, a portion 35 on the front side of the joint 70 is provided.
Defective marks 5 are provided in all the chip attaching portions 2 within the length equivalent to the pitch, and the defective marks 5 on the rear side of the joint 70 are formed.
Defective marks 5 are provided in all the chip attaching portions 2 within the length corresponding to the pitch, and a skip area is set.

【００９５】また、最後尾のキャリヤテープ１につない
だリーダテープ４０のつなぎ目７０の前方側には３５ピ
ッチ相当長さ内の全てのチップ付け部２の部分に不良マ
ーク５を設けてスキップ域を設定してある。Further, at the front side of the joint 70 of the leader tape 40 connected to the rearmost carrier tape 1, a defective mark 5 is provided in all the chip attaching portions 2 within a length equivalent to 35 pitches so as to reduce the skip area. It has been set.

【００９６】これら不良マーク５をチップボンディング
部１２のマーク検出センサ部２１で検出し、不良マーク
５がある部分には、チップボンディング部１２では半導
体チップ９のボンディングを行わないようにしたもので
ある。The defective marks 5 are detected by the mark detection sensor section 21 of the chip bonding section 12, and the chip bonding section 12 does not bond the semiconductor chip 9 to a portion where the defective marks 5 are present. .

【００９７】また、モールド装置１６では、あるピッチ
で加工処理するが、この不良マーク５をカウントし、あ
る数以上連続して不良マーク５がある場合つなぎ部と認
識し、つなぎ部３９にモールド装置１６のモールド金型
部が掛からないようにキャリヤテープ１のスキップを行
う。The molding device 16 performs processing at a certain pitch. The defective marks 5 are counted, and when a certain number or more of the defective marks 5 are continuously detected, the defective portion 5 is recognized as a connection portion. The carrier tape 1 is skipped so that the 16 mold parts do not hang.

【００９８】本実施形態２においても前記実施形態１の
場合と同様にキャリヤテープ１の切れを防止して連続加
工処理が可能になる。In the second embodiment as well, similar to the first embodiment, the carrier tape 1 is prevented from being cut and continuous processing can be performed.

【００９９】（実施形態３）図１９および図２０は本発
明の他の実施形態（実施形態３）であるＩＣモジュール
の製造に係わる図であり、図１９はキャリヤテープの平
面図、図２０はスキップシステムを示す概念的フローチ
ャートである。(Embodiment 3) FIGS. 19 and 20 are diagrams relating to the manufacture of an IC module according to another embodiment (Embodiment 3) of the present invention. FIG. 19 is a plan view of a carrier tape, and FIG. It is a conceptual flowchart which shows a skip system.

【０１００】本実施形態３では、キャリヤテープ１のつ
なぎ部３９の前方側に設けたつなぎ部を認識できるスキ
ップマーク８５と、つなぎ部３９の後方側に設けたつな
ぎ部を認識できる開始マーク８６であらかじめスキップ
域を設定しておき、前記チップボンディングおよび前記
ワイヤボンディングならびに前記モールディングの際、
前記スキップマーク８５の検出後は前記各作業を行わず
キャリヤテープ１をスキップし、前記開始マーク８６の
検出後は前記各作業を続行するものである。In the third embodiment, the skip mark 85 provided on the front side of the connecting portion 39 of the carrier tape 1 for recognizing the connecting portion and the start mark 86 provided on the rear side of the connecting portion 39 for recognizing the connecting portion are provided. A skip area is set in advance, and at the time of the chip bonding and the wire bonding and the molding,
After the detection of the skip mark 85, the carrier tape 1 is skipped without performing each operation, and after the detection of the start mark 86, each operation is continued.

【０１０１】図２０は本実施形態３によるスキップシス
テムの概念を示すフローチャートであり、（１）マーク
検出センサ部２１にてつなぎ部のスキップマーク８５と
開始マーク８６を検出した後は、（２）チップボンディ
ング・ステーションにおいて前記スキップマーク８５と
開始マーク８６間のキャリヤテープ１をスキップさせ
る。（３）ベーク・ステーションにおいて前記スキップ
マーク８５と開始マーク８６間のキャリヤテープ１をス
キップさせる。（４）ワイヤボンディング・ステーショ
ンにおいて前記スキップマーク８５と開始マーク８６間
のキャリヤテープ１をスキップさせる。（５）モールド
・ステーションにおいて前記スキップマーク８５と開始
マーク８６間のキャリヤテープ１をスキップさせるもの
である。FIG. 20 is a flowchart showing the concept of the skip system according to the third embodiment. (1) After the skip mark 85 and the start mark 86 of the connecting portion are detected by the mark detection sensor section 21, (2) The carrier tape 1 is skipped between the skip mark 85 and the start mark 86 at the chip bonding station. (3) The carrier tape 1 is skipped between the skip mark 85 and the start mark 86 at the bake station. (4) The carrier tape 1 is skipped between the skip mark 85 and the start mark 86 at the wire bonding station. (5) The carrier tape 1 is skipped between the skip mark 85 and the start mark 86 in the mold station.

【０１０２】本実施形態３も前記実施形態１の場合と同
様につなぎテープ７によるつなぎ部３９には各加工処理
部分で発生した熱で加熱されないことから、つなぎテー
プ７の剥離が発生せず、キャリヤテープ１の切れが発生
しなくなり、連続して稼働できる。また、つなぎ部分は
モールドしないことから、樹脂封止不良が発生しなくな
り、品質の安定したＩＣモジュールを製造することがで
きる。In the third embodiment, as in the case of the first embodiment, since the connecting portion 39 of the connecting tape 7 is not heated by the heat generated in each processing portion, the connecting tape 7 does not peel off. The carrier tape 1 does not break and can be operated continuously. Further, since the joint portion is not molded, resin sealing failure does not occur, and an IC module with stable quality can be manufactured.

【０１０３】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。すなわ
ち、前記実施形態ではつなぎ部をつなぎマークや不良マ
ークの検出によって検出してスキップ領域を設定してい
るが、つなぎ部を認識できるマークとして、スタートマ
ークやエンドマークを利用することができ、前記実施形
態同様の効果を奏する。Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say. That is, in the above-described embodiment, the skip region is set by detecting the connection portion by detecting the connection mark or the defective mark, but a start mark or an end mark can be used as a mark that can recognize the connection portion. The same effects as in the embodiment can be obtained.

【０１０４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＩＣカ
ード用のＩＣモジュールの製造技術に適用した場合につ
いて説明したが、それに限定されるものではない。In the above description, the case where the invention made by the present inventor is mainly applied to the manufacturing technology of an IC module for an IC card, which is the background of application, has been described. However, the present invention is not limited to this. .

【０１０５】本発明は少なくともキャリヤテープを用い
たリール・ツー・リール搬送方式の半導体装置の製造技
術には適用できる。The present invention can be applied to at least a technology for manufacturing a semiconductor device of a reel-to-reel transport type using a carrier tape.

【０１０６】[0106]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。（１）キャリヤテープのつなぎ部に
はつなぎ部を認識するマークが設けられ、このマークの
検出後は、設定したスキップ域に対してはチップボンデ
ィングおよびワイヤボンディングならびにモールディン
グを行わずにキャリヤテープをスキップさせることか
ら、つなぎ部には熱が加わることもなく、つなぎテープ
の剥離によるキャリヤテープの切れが発生しなくなり、
連続して稼働できる。（２）つなぎ部分はモールドしな
いことから、樹脂封止不良が発生しなくなり、品質の安
定したＩＣモジュールを製造することができる。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows. (1) A mark for recognizing the connecting portion is provided at the connecting portion of the carrier tape, and after detecting the mark, the carrier tape is skipped without performing chip bonding, wire bonding, and molding for the set skip area. Since the connecting portion is not heated, the carrier tape does not break due to the separation of the connecting tape,
Can be operated continuously. (2) Since the joining portion is not molded, resin sealing failure does not occur, and an IC module with stable quality can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施形態（実施形態１）であるＩＣ
モジュールの製造におけるモールド後のキャリヤテープ
の先端部分および途中部分ならびに末端部分を示す平面
図である。FIG. 1 is an IC according to an embodiment (Embodiment 1) of the present invention.
It is a top view which shows the front-end | tip part, the middle part, and the terminal part of the carrier tape after a molding in module manufacture.

【図２】本実施形態１の半導体装置の製造方法によって
製造されたＩＣモジュールの斜視図である。FIG. 2 is a perspective view of an IC module manufactured by the method for manufacturing a semiconductor device according to the first embodiment.

【図３】前記ＩＣモジュールの裏返し状態の斜視図であ
る。FIG. 3 is a perspective view of the IC module in an inverted state.

【図４】前記ＩＣモジュールの断面図である。FIG. 4 is a sectional view of the IC module.

【図５】前記ＩＣモジュールを組み込んだＩＣカードの
平面図である。FIG. 5 is a plan view of an IC card incorporating the IC module.

【図６】前記ＩＣカードの一部を示す模式的断面図であ
る。FIG. 6 is a schematic sectional view showing a part of the IC card.

【図７】本実施形態１の半導体製造装置を示す正面図で
ある。FIG. 7 is a front view showing the semiconductor manufacturing apparatus of the first embodiment.

【図８】本実施形態１の半導体製造装置に取り付けるリ
ールを示す斜視図である。FIG. 8 is a perspective view showing a reel attached to the semiconductor manufacturing apparatus of the first embodiment.

【図９】本実施形態１の半導体装置の製造方法に用いら
れるキャリヤテープの先端部分および途中部分ならびに
末端部分を示す平面図である。FIG. 9 is a plan view showing a leading end portion, a middle portion, and a trailing end portion of the carrier tape used in the method of manufacturing a semiconductor device according to the first embodiment.

【図１０】本実施形態１の半導体装置の製造方法におい
てキャリヤテープに半導体チップを固定した状態を示す
キャリヤテープの先端部分および途中部分ならびに末端
部分を示す平面図である。FIG. 10 is a plan view showing a leading end portion, a middle portion, and a trailing end portion of the carrier tape in a state where the semiconductor chip is fixed to the carrier tape in the method of manufacturing a semiconductor device according to the first embodiment.

【図１１】本実施形態１の半導体装置の製造方法におい
てキャリヤテープに半導体チップを固定した状態を示す
一部の断面図である。FIG. 11 is a partial cross-sectional view showing a state where the semiconductor chip is fixed to the carrier tape in the method for manufacturing a semiconductor device according to the first embodiment.

【図１２】本実施形態１の半導体製造装置におけるチッ
プボンディング装置とテープローダを示す正面図であ
る。FIG. 12 is a front view showing a chip bonding apparatus and a tape loader in the semiconductor manufacturing apparatus according to the first embodiment.

【図１３】本実施形態１の半導体製造装置におけるチッ
プボンディング装置とテープローダを示す平面図であ
る。FIG. 13 is a plan view showing a chip bonding apparatus and a tape loader in the semiconductor manufacturing apparatus according to the first embodiment.

【図１４】本実施形態１の半導体製造装置におけるキャ
リヤテープの各穴を検出する穴検出機構を示す平面図で
ある。FIG. 14 is a plan view showing a hole detecting mechanism for detecting each hole of the carrier tape in the semiconductor manufacturing apparatus according to the first embodiment.

【図１５】本実施形態１の半導体製造装置におけるキャ
リヤテープの各穴を検出する穴検出機構を示す側面図で
ある。FIG. 15 is a side view showing a hole detecting mechanism for detecting each hole of the carrier tape in the semiconductor manufacturing apparatus according to the first embodiment.

【図１６】本実施形態１の半導体装置の製造におけるス
キップシステムを示す概念的フローチャートである。FIG. 16 is a conceptual flowchart showing a skip system in manufacturing the semiconductor device of the first embodiment.

【図１７】本発明の他の実施形態（実施形態２）である
ＩＣモジュールの製造におけるチップボンディング後の
キャリヤテープの先端部分および途中部分ならびに末端
部分を示す平面図である。FIG. 17 is a plan view showing a front end portion, a middle portion, and a rear end portion of a carrier tape after chip bonding in manufacturing an IC module according to another embodiment (Embodiment 2) of the present invention.

【図１８】本実施形態２のＩＣモジュールの製造におけ
るモールド後のキャリヤテープの先端部分および途中部
分ならびに末端部分を示す平面図である。FIG. 18 is a plan view showing the front end portion, the middle portion, and the end portion of the carrier tape after molding in the manufacture of the IC module according to the second embodiment.

【図１９】本発明の他の実施形態（実施形態３）である
ＩＣモジュールの製造に用いるキャリヤテープの平面図
である。FIG. 19 is a plan view of a carrier tape used for manufacturing an IC module according to another embodiment (Embodiment 3) of the present invention.

【図２０】本実施形態３のＩＣモジュールの製造におけ
るスキップシステムを示す概念的フローチャートであ
る。FIG. 20 is a conceptual flowchart showing a skip system in manufacturing an IC module according to the third embodiment.

【符号の説明】[Explanation of symbols]

１…キャリヤテープ、２…チップ付け部、３…スタート
マーク（スタート識別穴）、４…エンドマーク（エンド
識別穴）、５…不良マーク（不良識別穴）、６…つなぎ
マーク（つなぎ識別穴）、７…つなぎテープ、８…スプ
ロケットホール、９…半導体素子（半導体チップ）、１
０…絶縁性接着剤、１１…テープローダ、１２…チップ
ボンディング部、１３…バッファ装置、１４…ベーク装
置、１５…ワイヤボンディング装置、１６…モールド装
置、１７…テープアンローダ、１８…テープ供給リー
ル、１９…スペーサテープ収納リール、２０…テープ送
り部、２１…マーク検出センサ部、２２…テープ送り用
スプロケット、２３…テープ送りバックテンション部、
２４…バックテンション用スプロケット、２５…ウエハ
ラック、２６…ウエハ、２７…ウエハＸＹテーブル、２
８…ウエハ部認識カメラ、２９…ポッティングＸＹテー
ブル、３０…ディスペンサ、３１…絶縁性接着剤塗布
部、３２…チップピックアップ部、３３…位置修正部、
３４…チップボンディングヘッド、３５…チップボンデ
ィングＸＹテーブル、３６…操作パネル、３７…電気制
御部、３８…テレビモニタ、３９…つなぎ部、４０…リ
ーダテープ、４１…外部電極端子、４２…封止体、４３
…スペーサテープ、４４…接着剤塗布部認識カメラ、４
５…チップボンディング部認識カメラ、４６…テープ識
別穴検出センサ取り付けブラケット、４７…スタート識
別穴検出センサ、４８…つなぎ識別穴検出センサ、４９
…エンド識別穴検出センサ、５０…不良識別穴検出セン
サ、５１…半導体チップ検出センサ、５２…不良穴明け
パンチ部、６０…チップボンディング装置、６５…ガイ
ドローラ、６６…機台、６７，６８…センサ取付ブラケ
ット、６９…ブラケット支持体、７０…つなぎ目、８０
…リール、８５…スキップマーク、８６…開始マーク、
９０…ＩＣカード、９１…ＩＣモジュール、９２…配線
基板、９３…樹脂フィルム、９４…ワイヤ、９６…基
材、９７…窪み、９８…接着剤。DESCRIPTION OF SYMBOLS 1 ... Carrier tape, 2 ... Chip attaching part, 3 ... Start mark (start identification hole), 4 ... End mark (end identification hole), 5 ... Defective mark (defective identification hole), 6 ... Connection mark (connection identification hole) , 7 ... connecting tape, 8 ... sprocket hole, 9 ... semiconductor element (semiconductor chip), 1
0: Insulating adhesive, 11: Tape loader, 12: Chip bonding unit, 13: Buffer device, 14: Baking device, 15: Wire bonding device, 16: Molding device, 17: Tape unloader, 18: Tape supply reel, 19: Spacer tape storage reel, 20: Tape feed unit, 21: Mark detection sensor unit, 22: Tape feed sprocket, 23: Tape feed back tension unit,
24: back tension sprocket, 25: wafer rack, 26: wafer, 27: wafer XY table, 2
8: wafer part recognition camera, 29: potting XY table, 30: dispenser, 31: insulating adhesive application part, 32: chip pickup part, 33: position correction part,
34: Chip bonding head, 35: Chip bonding XY table, 36: Operation panel, 37: Electric control unit, 38: TV monitor, 39: Connection part, 40: Leader tape, 41: External electrode terminal, 42: Sealing body , 43
... spacer tape, 44 ... adhesive coated part recognition camera, 4
5: chip bonding portion recognition camera, 46: tape identification hole detection sensor mounting bracket, 47: start identification hole detection sensor, 48: connection identification hole detection sensor, 49
... End identification hole detection sensor, 50 ... Defective identification hole detection sensor, 51 ... Semiconductor chip detection sensor, 52 ... Defective hole punching part, 60 ... Chip bonding device, 65 ... Guide roller, 66 ... Machine base, 67, 68 ... Sensor mounting bracket, 69: bracket support, 70: joint, 80
... reel, 85 ... skip mark, 86 ... start mark,
Reference numeral 90 denotes an IC card, 91 denotes an IC module, 92 denotes a wiring board, 93 denotes a resin film, 94 denotes a wire, 96 denotes a base material, 97 denotes a depression, and 98 denotes an adhesive.

Claims (11)

【特許請求の範囲】[Claims] 【請求項１】 各種検出マークを有し途中をつなぎテー
プで接続したキャリヤテープをリール・ツー・リール搬
送方式で順次搬送し、かつ前記検出マークの検出情報に
基づいてチップボンディング装置でキャリヤテープに半
導体チップを取り付けて固定し、ワイヤボンディング装
置で前記半導体チップの電極と前記キャリヤテープの端
子とを導電性のワイヤで接続し、モールド装置で前記キ
ャリヤテープのモールド処理域にある各半導体チップを
各半導体チップを含む部分毎に絶縁性樹脂で同時封止す
る半導体装置の製造方法であって、前記キャリヤテープ
のつなぎ部にはつなぎ部を認識できるマークをあらかじ
め設けておき、前記つなぎ部のマークを検出した際はあ
らかじめ設定した前記つなぎ部の前方側および後方側を
含むスキップ域に対してはチップボンディングおよびワ
イヤボンディングならびにモールディングを行わないで
前記キャリヤテープをスキップさせることを特徴とする
半導体装置の製造方法。1. A carrier tape having various detection marks and connected in the middle by a connecting tape is sequentially conveyed by a reel-to-reel conveyance method, and based on the detection information of the detection marks, is transferred to a carrier tape by a chip bonding apparatus. The semiconductor chip is mounted and fixed, the electrodes of the semiconductor chip and the terminals of the carrier tape are connected by a conductive wire using a wire bonding apparatus, and each semiconductor chip in the mold processing area of the carrier tape is connected with a molding apparatus. A method of manufacturing a semiconductor device in which a portion including a semiconductor chip is simultaneously sealed with an insulating resin, wherein a mark for recognizing a connection portion is provided in advance at a connection portion of the carrier tape, and the mark of the connection portion is provided. When it is detected, the detected skip region including the front side and the rear side of the connection portion is set. A step of skipping the carrier tape without performing chip bonding, wire bonding, and molding. 【請求項２】 リール・ツー・リール搬送方式でつなぎ
テープによって接続したキャリヤテープを順次搬送しな
がらチップボンディング装置でキャリヤテープに半導体
チップを取り付けて固定し、ワイヤボンディング装置で
前記半導体チップの電極と前記キャリヤテープの端子と
を導電性のワイヤで接続し、モールド装置で前記キャリ
ヤテープのモールド処理域にある各半導体チップを各半
導体チップを含む部分毎に絶縁性樹脂で同時封止する半
導体装置の製造方法であって、前記キャリヤテープのつ
なぎ部前方側に設けたつなぎ部を認識できるスキップマ
ークとつなぎ部後方側に設けたつなぎ部を認識できる開
始マークであらかじめスキップ域を設定しておき、前記
チップボンディングおよび前記ワイヤボンディングなら
びに前記モールディングの際、前記スキップマークの検
出後は前記各作業を行わずキャリヤテープをスキップ
し、前記開始マークの検出後は前記各作業を続行するこ
とを特徴とする半導体装置の製造方法。2. A semiconductor chip is mounted on a carrier tape by a chip bonding device and fixed while a carrier tape connected by a connecting tape is sequentially transported by a reel-to-reel transport method, and an electrode of the semiconductor chip is connected by a wire bonding device. A semiconductor device in which terminals of the carrier tape are connected to each other by a conductive wire, and each semiconductor chip in a molding process area of the carrier tape is simultaneously sealed with an insulating resin for each part including each semiconductor chip by a molding device. In the manufacturing method, a skip area is set in advance with a skip mark provided on the front side of the connecting portion of the carrier tape and a start mark capable of recognizing the connecting portion provided on the rear side of the connecting portion. Chip bonding and the wire bonding and the molding And a step of skipping the carrier tape after detecting the skip mark and skipping the carrier tape after detecting the start mark. 【請求項３】 前記スキップ域のうちのつなぎ部のつな
ぎ目からスキップ域後方端までの距離は前記各加工処理
によって前記つなぎテープが剥離を生じない基本長さと
し、前記つなぎ目からスキップ域前方端までの距離は前
記モールド処理域の長さと前記基本距離の和となる補助
長さとしてあることを特徴とする請求項１または請求項
２に記載の半導体装置の製造方法。3. The distance from the joint of the joint portion of the skip area to the rear end of the skip area is a basic length that does not cause the joint tape to be peeled off by each processing, and the distance from the joint to the front end of the skip area. 3. The method according to claim 1, wherein the distance is an auxiliary length that is a sum of a length of the mold processing area and the basic distance. 【請求項４】 前記キャリヤテープに設けられたスター
トマークの検出後はスキップ域として前記つなぎ目から
後方側に前記基本長さを設定することを特徴とする請求
項１乃至請求項３のいずれか１項に記載の半導体装置の
製造方法。4. The apparatus according to claim 1, wherein after detecting a start mark provided on the carrier tape, the basic length is set to a rear side from the joint as a skip area. 13. The method for manufacturing a semiconductor device according to the above item. 【請求項５】 前記キャリヤテープに設けられたエンド
マークの検出後はスキップ域として前記つなぎ目から前
方側に前記補助長さを設定することを特徴とする請求項
１乃至請求項４のいずれか１項に記載の半導体装置の製
造方法。5. The auxiliary length according to claim 1, wherein after detecting the end mark provided on the carrier tape, the auxiliary length is set as a skip area forward from the joint. 13. The method for manufacturing a semiconductor device according to the above item. 【請求項６】 前記スタートマークまたは前記つなぎ部
を認識できるマークを検出した後、つなぎ目から前記基
本長さ空け、その後キャリヤテープ長さをカウントして
モールド処理域の長さ毎にキャリヤテープを区画し、そ
の区画内に次のつなぎ部が現れた時点でその現れた区画
のキャリヤテープに対しては前記各加工処理をせずにキ
ャリヤテープをスキップすることを特徴とする請求項１
乃至請求項５のいずれか１項に記載の半導体装置の製造
方法。6. After detecting the start mark or the mark that can recognize the joint portion, the base length is vacated from the joint, the carrier tape length is counted, and the carrier tape is partitioned for each length of the mold processing area. 2. The method according to claim 1, further comprising the step of skipping the carrier tape without performing the above-described processing on the carrier tape in the section where the next connecting portion appears in the section.
A method of manufacturing a semiconductor device according to claim 1. 【請求項７】 前記キャリヤテープにＩＣカード用のＩ
Ｃモジュールを製造することを特徴とする請求項１乃至
請求項６のいずれか１項に記載の半導体装置の製造方
法。7. The IC card for an IC card is provided on the carrier tape.
The method for manufacturing a semiconductor device according to claim 1, wherein a C module is manufactured. 【請求項８】 つなぎテープによって順次接続されると
ともにリールに巻き付けられかつ先頭部分にはスタート
マークが設けられ後尾部分にはエンドマークが設けられ
ている半導体装置製造用のキャリヤテープであって、前
記キャリヤテープ同士の前記つなぎテープによる接続部
分にはつなぎ部を認識できるマークが設けられているこ
とを特徴とするキャリヤテープ。8. A carrier tape for manufacturing a semiconductor device, wherein the carrier tape is sequentially connected by a connecting tape, wound around a reel, provided with a start mark at a leading portion and an end mark at a trailing portion. A carrier tape, characterized in that a mark for recognizing a joint portion is provided at a connection portion between the carrier tapes by the joint tape. 【請求項９】 少なくともテープローダ，チップボンデ
ィング装置，ワイヤボンディング装置，モールド装置お
よびテープアンローダを有し、前記テープローダに取り
付けたリールからつなぎテープによって接続したキャリ
ヤテープを解き出して順次各装置を経由してテープアン
ローダに取り付けたリールにキャリヤテープを巻き取る
ように構成されるとともに、前記キャリヤテープに設け
られた各種検出マークを検出するマーク検出センサ部を
有し、かつ前記マーク検出センサ部の検出情報に基づい
て前記チップボンディング装置でキャリヤテープに半導
体チップを取り付けて固定し、前記ワイヤボンディング
装置で前記半導体チップの電極と前記キャリヤテープの
端子とを導電性のワイヤで接続し、前記モールド装置で
前記キャリヤテープのモールド処理域にある各半導体チ
ップを各半導体チップを含む部分毎に絶縁性樹脂で同時
封止して半導体装置を製造する構成の半導体製造装置で
あって、前記テープローダから解き出されたキャリヤテ
ープのつなぎ部を認識できるマークを検出した際はあら
かじめ設定した前記つなぎ部の前方側および後方側を含
むスキップ域に対しては各加工処理を行うことなくキャ
リヤテープをスキップさせるように構成されていること
を特徴とする半導体製造装置。9. At least a tape loader, a chip bonding device, a wire bonding device, a molding device, and a tape unloader, wherein a carrier tape connected by a connecting tape is unwound from a reel attached to the tape loader and sequentially passes through each device. And a mark detection sensor unit for detecting various detection marks provided on the carrier tape, and detecting the mark detection sensor unit. The semiconductor chip is attached and fixed to the carrier tape by the chip bonding apparatus based on the information, and the electrodes of the semiconductor chip and the terminals of the carrier tape are connected by conductive wires by the wire bonding apparatus. The carrier tape A semiconductor manufacturing apparatus configured to manufacture a semiconductor device by simultaneously sealing each semiconductor chip in a mold processing area with an insulating resin for each part including each semiconductor chip, wherein the carrier unraveled from the tape loader When detecting a mark that can recognize the connecting portion of the tape, it is configured to skip the carrier tape without performing each processing for a preset skip region including the front side and the rear side of the connecting portion. A semiconductor manufacturing apparatus. 【請求項１０】 前記マーク検出センサ部はスタートマ
ーク検出センサ，不良マーク検出センサ，つなぎマーク
検出センサ，エンドマーク検出センサを有することを特
徴とする請求項９に記載の半導体製造装置。10. The semiconductor manufacturing apparatus according to claim 9, wherein said mark detection sensor section has a start mark detection sensor, a defective mark detection sensor, a connection mark detection sensor, and an end mark detection sensor. 【請求項１１】 前記チップボンディング装置において
キャリヤテープに半導体チップが固定されているか否か
を検出し、半導体チップが固定されていない場合には前
記キャリヤテープに不良マークを設ける不良マーク形成
部が設けられていることを特徴とする請求項９または請
求項１０に記載の半導体製造装置。11. A defective mark forming section for detecting whether or not a semiconductor chip is fixed to a carrier tape in the chip bonding apparatus, and providing a defective mark on the carrier tape when the semiconductor chip is not fixed. The semiconductor manufacturing apparatus according to claim 9, wherein the semiconductor manufacturing apparatus is used.
JP10196919A 1998-07-13 1998-07-13 Production of semiconductor device, and carrier tape and semiconductor production device used therein Pending JP2000025709A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10196919A JP2000025709A (en) 1998-07-13 1998-07-13 Production of semiconductor device, and carrier tape and semiconductor production device used therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10196919A JP2000025709A (en) 1998-07-13 1998-07-13 Production of semiconductor device, and carrier tape and semiconductor production device used therein

Publications (1)

Publication Number Publication Date
JP2000025709A true JP2000025709A (en) 2000-01-25

Family

ID=16365858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10196919A Pending JP2000025709A (en) 1998-07-13 1998-07-13 Production of semiconductor device, and carrier tape and semiconductor production device used therein

Country Status (1)

Country Link
JP (1) JP2000025709A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004532396A (en) * 2001-03-09 2004-10-21 シーメンス　アクチエンゲゼルシヤフト Module for analyzer, applicator and analyzer as replacement part of analyzer
WO2006038496A1 (en) 2004-10-01 2006-04-13 Toray Industries, Inc. Long film circuit board, and production method and production device therefor
KR100825491B1 (en) * 2006-09-04 2008-04-25 (주)코스탯아이앤씨 Carrier tape having plural row pocket
KR20200033335A (en) * 2017-08-10 2020-03-27 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 Semiconductor manufacturing equipment

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004532396A (en) * 2001-03-09 2004-10-21 シーメンス　アクチエンゲゼルシヤフト Module for analyzer, applicator and analyzer as replacement part of analyzer
WO2006038496A1 (en) 2004-10-01 2006-04-13 Toray Industries, Inc. Long film circuit board, and production method and production device therefor
KR100825491B1 (en) * 2006-09-04 2008-04-25 (주)코스탯아이앤씨 Carrier tape having plural row pocket
KR20200033335A (en) * 2017-08-10 2020-03-27 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 Semiconductor manufacturing equipment
JP2020530208A (en) * 2017-08-10 2020-10-15 シャンハイ マイクロ エレクトロニクス イクイプメント（グループ）カンパニー リミティド Semiconductor manufacturing equipment
KR102358962B1 (en) * 2017-08-10 2022-02-08 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미 티드 semiconductor manufacturing equipment
JP7029520B2 (en) 2017-08-10 2022-03-03 シャンハイ マイクロ エレクトロニクス イクイプメント（グループ）カンパニー リミティド Semiconductor manufacturing equipment
US11551948B2 (en) 2017-08-10 2023-01-10 Shanghai Micro Electronics Equipment (Group) Co., Ltd. Semiconductor manufacturing apparatus

Similar Documents

Publication Publication Date Title
US6063139A (en) Apparatus for continuous assembly of a semiconductor lead frame package
US20010050846A1 (en) Reel-deployed printed circuit board and method for manufacturing chip-on-board packages
US20030145939A1 (en) Dual die bonder for a semiconductor device and a method thereof
US6180435B1 (en) Semiconductor device with economical compact package and process for fabricating semiconductor device
JP2001135653A (en) Die-bonding device and semiconductor device
US3698076A (en) Method of applying leads to an integrated circuit
JP3893624B2 (en) Semiconductor device substrate, lead frame, semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2000025709A (en) Production of semiconductor device, and carrier tape and semiconductor production device used therein
JP2005123222A (en) Clip bonder
JP4445624B2 (en) Method of bonding IC chip to film-like circuit board and IC chip bonded body
KR100276585B1 (en) Method of attaching a tape bga substrate on a carrier frame
JPH1012662A (en) Bonding apparatus for tab component
JPWO2005073902A1 (en) Electronic circuit board intermediate member, manufacturing method thereof, manufacturing apparatus thereof, manufacturing method of non-contact ID cards, and apparatus thereof
JP2703272B2 (en) Wire bonding equipment
JP2753075B2 (en) Semiconductor device manufacturing equipment
JP2005311013A (en) Die-bonding apparatus
KR0183896B1 (en) Acf attach method and its instrument to lcd panel electrode
JP3701132B2 (en) Adhesive tape affixing method to substrate
JP2672787B2 (en) Method for manufacturing semiconductor device
JPH0521527A (en) Tab-ic mounting apparatus
JPH1116942A (en) Semiconductor device, chip-mounted tape carrier used for manufacture of semiconductor device, outer lead bonding method and outer lead bonder
JPS63255927A (en) Manufacture of semiconductor device
JPH0131694B2 (en)
JP2751922B2 (en) Wire bonding method and apparatus
JP2704237B2 (en) Film carrier and inner lead bonding method using the same