JP2000022165A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000022165A5 JP2000022165A5 JP1998192116A JP19211698A JP2000022165A5 JP 2000022165 A5 JP2000022165 A5 JP 2000022165A5 JP 1998192116 A JP1998192116 A JP 1998192116A JP 19211698 A JP19211698 A JP 19211698A JP 2000022165 A5 JP2000022165 A5 JP 2000022165A5
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- amorphous silicon
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010408 film Substances 0.000 description 197
- 239000004065 semiconductor Substances 0.000 description 60
- 239000010410 layer Substances 0.000 description 54
- 239000000758 substrate Substances 0.000 description 48
- 229910021417 amorphous silicon Inorganic materials 0.000 description 47
- 238000000034 method Methods 0.000 description 43
- 239000012535 impurity Substances 0.000 description 32
- 239000011159 matrix material Substances 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 239000010409 thin film Substances 0.000 description 20
- 150000002500 ions Chemical group 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- 238000000137 annealing Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 230000001678 irradiating effect Effects 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000008151 electrolyte solution Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 239000010407 anodic oxide Substances 0.000 description 5
- 238000007743 anodising Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 101100441092 Danio rerio crlf3 gene Proteins 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910003070 TaOx Inorganic materials 0.000 description 2
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 235000002906 tartaric acid Nutrition 0.000 description 2
- 239000011975 tartaric acid Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon ion Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 229940095064 tartrate Drugs 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 description 1
Description
【書類名】 明細書
【発明の名称】 半導体装置の作製方法
【特許請求の範囲】
【請求項1】
基板上に半導体膜を形成し、
前記半導体膜の任意の領域に、1回のショットでレーザ光を照射して、前記領域を結晶化し、
前記半導体膜の、前記領域とは異なる別の領域に、1回のショットで前記レーザ光を照射して、前記別の領域を結晶化し、
前記半導体膜の結晶化された領域を用いて活性層を形成することを特徴とする半導体装置の作製方法。
【請求項2】
基板上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜の任意の領域に、1回のショットでレーザ光を照射することによって、前記領域を結晶化し、
前記半導体膜の、前記領域とは異なる別の領域に、1回のショットで前記レーザ光を照射して、前記別の領域を結晶化し、
前記半導体膜の結晶化された領域を用いて活性層を形成し、
前記活性層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記活性層中に不純物を添加して、ソース領域、ドレイン領域及びチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
【請求項3】
基板上に下地膜を形成し、
前記下地縁膜上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体膜を形成し、
前記半導体膜の任意の領域に、1回のショットでレーザ光を照射することによって、前記領域を結晶化し、
前記半導体膜の、前記領域とは別の領域に、1回のショットで前記レーザ光を照射して、前記別の領域を結晶化し、
前記半導体膜の結晶化された領域を用いて活性層を形成し、
前記活性層中に不純物を添加して、ソース領域、ドレイン領域及びチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
【請求項4】
請求項1乃至請求項3のいずれか1項において、
前記レーザ光のトータルエネルギーは5J以上であることを特徴とする半導体装置の作製方法。
【請求項5】
請求項1乃至請求項4のいずれか1項において、
前記レーザ光は、スリットに通されることによって、前記レーザ光が照射される面積が制御されることを特徴とする半導体装置の作製方法。
【請求項6】
請求項1乃至請求項5のいずれか1項において、
前記半導体装置は、薄膜トランジスタであり、
前記薄膜トランジスタは、画素マトリクス回路、駆動回路又はロジック回路を構成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【0001】
【発明の属する技術分野】
【0002】
本発明は、レーザー光を用いて非晶質シリコン膜を多結晶化する方法に関する。また、その方法によって得られた多結晶シリコンを活性層として用いた薄膜トランジスタに関する。また、その薄膜トランジスタを用いた半導体装置に関する。
【0003】
【従来の技術】
【0004】
近年、半導体素子、特に薄膜トランジスタ(以下TFTと呼ぶ)の作製プロセスの低温化に関して盛んに研究が進められている。その大きな理由としては、安価で加工性に富んだガラス等の絶縁基板上に半導体素子を形成する必要が生じてきたからである。また、素子の微小化や素子の多層化を進める観点からもTFTの作製プロセスの低温化が求められている。
【0005】
高性能のTFTの作製プロセスにおいては、半導体材料に含まれる非晶質成分もしくは非晶質半導体材料を結晶化させる工程が必要となる。従来、このような目的のためには熱的なアニール(熱アニール)が用いられていた。半導体材料としてシリコンを用いる場合には、600℃から1100℃の温度で0.1〜48時間、もしくはそれ以上の時間のアニールをおこなうことによって、非晶質の結晶化がなされてきた。
【0006】
上記のような熱アニールは、一般に温度が高いほど処理時間は短くて済むが、500℃以下の温度ではほとんど効果はなかった。したがって、作製プロセスの低温化の観点からは、熱アニールによってなされていた工程を他の手段によって置き換えることが必要とされていた。特に基板としてガラス基板を用いた場合には、ガラス基板の耐熱温度が600℃程度であることから、この温度以下の温度で上述の熱アニールに匹敵する手段が必要とされていた。
【0007】
【発明が解決しようとする課題】
【0008】
最近、上述したような要求を満たす方法として、半導体材料にレーザ光を照射することにより非晶質の多結晶化が注目を集めてきている。レーザ光の照射による熱アニールにおいては、所望の箇所にのみ限定して熱アニールに匹敵する高いエネルギーを与えることができるので、基板全体を高い温度にさらす必要がないという利点がある。
【0009】
レーザ光の照射に関しては、大きく分けて2つの方法が提案されいる。
【0010】
第1の方法はアルゴンイオン・レーザ等の連続発振レーザを用いたものであり、スポット状のビームを半導体材料に照射する方法である。これはビーム内部でのエネルギー分布の差、およびビームの移動によって、半導体材料が溶融した後、緩やかに凝固することを利用して、半導体材料を多結晶化させる方法である。
【0011】
第2の方法はエキシマーレーザのごときパルス発振レーザを用いて、大エネルギーレーザパルスを半導体材料に照射し、この際半導体材料が瞬間的に溶融し、凝固することによって結晶成長が進行することを利用する方法である。
【0012】
第1の方法の問題点は処理に時間がかかることであった。これは連続発振レーザの最大エネルギーが限られたものであるため、ビームスポットのサイズがせいぜいmm角単位であるためである。
【0013】
第2の方法においては、レーザー光の形状を線状に変形して、ビームの幅を処理すべき基板を越える長さとし、このレーザー光を基板に対して相対的に走査する方法を採用することによって、スループットを大きく改善することができる。ここでいう走査とは、線状レーザをすこしずつずらして重ねながら照射することを言う。近年では、この第2の方法がよく用いられるようになり、商品も市場に出てきている。
【0014】
しかしながら、線状のパルスレーザを少しずつずらしながら重ねて照射する上記技術によると、どうしてもレーザ照射された半導体材料の表面に線状の縞が発生してしまう。これらの縞は半導体材料上に形成された素子もしくは将来形成される素子の特性に大きな悪影響を及ぼす。特に、基板上に複数の素子を形成し、それらの素子1つ1つの特性を均一にしなければならない時に深刻な問題となる。このような場合、縞模様1本1本では特性は均質なのだが、縞同士の特性にはバラツキが生じているのである。
【0015】
このように線状のレーザ光を用いたアニール方法においてもその照射効果の均一性が問題となる。ここでいう均一性が高いということは、基板上のどの部分に素子を形成しても同じ様な素子特性がでるということを指す。均一性を高めるということは、半導体材料の結晶性を均質にするということである。
【0016】
そこで、最近、シングルショットで、大面積をアニールすることが可能な大出力のエキシマレーザが開発されてきている。この大出力のエキシマレーザを用いると、大面積の非晶質シリコンを一度に多結晶化することができる。多結晶化されたシリコン膜の膜質もある程度面内で均一であることが分かっている。
【0017】
ここで、アクティブマトリクス型液晶表示装置のアクティブマトリクス基板の作製に、この大出力のエキシマレーザを用いた場合の概略上面図を図17に示す。
【0018】
図17において、1700は基板である。1701および1705はアクティブマトリクス回路である。1702および1706はソースドライバであり、1703、1704、1707および1708はゲイトドライバである。1709〜1712はレーザー光の照射領域であり、レーザー光ワンショットで、各領域の非晶質シリコン膜が多結晶化される。よってこの従来例では、4回のレーザー光の照射によって、基板全体の非晶質シリコン膜の全てが多結晶化されることがわかる。なお、説明の便宜上、レーザー光照射領域1709〜1712は、それぞれ異なる模様によって示されているが、これらの領域には同等のレーザー光が照射される。
【0019】
1713〜1717によって示されているレーザー光照射重畳領域には、複数回のレーザー光の照射がなされることが容易に理解される。例えば、1713では2回、1717では4回のレーザー光の照射がそれぞれなされることになる。レーザー光の照射回数が異なると、多結晶シリコン膜の特性も異なることがわかっており、よって、このような従来例の場合、基板面内で多結晶シリコン膜の特性のばらつきが生じてしまう。したがって、この従来例においては、大出力のエキシマレーザーを用いても、多結晶シリコン膜の面内均一が得られない。結果として、線状レーザーを用いた場合に比較してスループットは上がるが、多結晶シリコンの面内均一性については依然として問題が残存していた。
【0020】
そこで、本発明は上記問題を鑑みてなされたものであり、レーザー光を用いて非晶質シリコン膜を多結晶化する際に、基板面内の多結晶シリコン膜の均一性を実現し、その多結晶シリコン膜を活性層とする薄膜トランジスタの特性のばらつきを防ぎ、かつスループットを上げる薄膜トランジスタの作製方法を提供するものである。また、その作製方法によって作製された薄膜トランジスタを用いた高性能の半導体装置を提供するものである。
【0021】
【課題を解決するための手段】
【0022】
図1を参照する。図1には、大出力を用いたレーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域について示されている。なお、図1には、本発明の方法によって作製された薄膜トランジスタを用いた半導体装置の例として、アクティブマトリクス型液晶表示装置が示されている。
【0023】
100は基板である。101および105はアクティブマトリクス回路である。102および106はソースドライバであり、103、104、107および108はゲイトドライバである。109〜112はレーザー光の照射領域であり、レーザー光ワンショットで、各領域の非晶質シリコン膜が多結晶化される。また、図1中の”A”および”B”で示される距離は、それぞれレーザー光が照射される領域とレーザー光が照射される領域との距離である。
【0024】
本発明の非晶質シリコン膜の多結晶化方法においては、図1に示されるように、大出力のレーザー光ワンショットが照射される領域は重畳しない。レーザー光照射領域の間隔”A”および”B”は、それぞれアクティブマトリクス回路の画素ピッチやドライバ回路のTFTのサイズ等に応じて決定される。レーザー光照射領域の間隔”A”および”B”で示される部分、すなわちレーザー光が照射されない部分(レーザー光非照射領域)は、薄膜トランジスタの活性層とならないように設計する。
【0025】
図1において、αおよびβで示される部分は、レーザー光照射領域とレーザー光非照射領域との境界を含む部分をさしている。図8にβ部分の拡大図を示す。図8において、801は多結晶シリコンからなる半導体活性層であり、802はゲイト電極であり、803はソース電極である。説明の便宜上、画素電極や層間絶縁膜などは省略してある。PXはX軸方向の画素ピッチであり、PYはY軸方向の画素ピッチである。SXは半導体活性層のX軸方向の長さであり、SYは半導体活性層のY軸方向の長さである。図8によると、レーザー光非照射領域には、半導体活性層が入り込んでいないことが理解される。つまり、レーザー光照射領域111とレーザー光照射領域112との間隔”A”によって定義される、レーザー光非照射領域は、半導体活性層は入り込んでいない。よって、レーザー光非照射領域、つまり多結晶化されなかった領域は、半導体活性層としては用いられない。
【0026】
次に、図2を参照する。図2には、本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図2において、200は基板、201は基板上に形成された非晶質シリコン膜である。202は大出力のレーザー光であり、図の説明の便宜上、レーザー本体と光学系は省略されている。なお、レーザー本体には、大出力のエキシマレーザーが適している。203はレーザー光が照射された領域の非晶質シリコン膜が多結晶化している様子が示されている。また、204〜207はレーザー光照射領域である。208はステージであり、このステージ上に基板がセットされる。ステージ208は、ステージX位置制御装置209およびステージY位置制御装置210によって移動される。ステージ208の停止位置の誤差は、0.04μmとなっている。ステージ208を移動させることによってレーザー光202が照射される領域を制御している。
【0027】
ここで、図6を参照する。図6には、本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図2と異なる点は、レーザー光学系より導入されるレーザー光602を、スリット603に通すことによって、非晶質シリコン膜601に照射されるレーザー光の面積を制御している点である。
【0028】
次に、図3を参照する。図3には、本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図2と異なる点は、レーザー光学系より導入されるレーザー光の面積が、レーザー光の進行方向に広がりを有する場合である点である。
【0029】
図3に示されるシステムにおいても、図6に示したようなスリットを用いることによって、レーザー光の面積を制御することができる。
【0030】
次に、図4を参照する。図4には、本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図2または図3と異なる点は、レーザー光学系より導入されるレーザー光の面積が、レーザー光の進行方向に狭まりを有する場合である点である。
【0031】
また、図7には、本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図4と異なる点は、レーザー光学系より導入されるレーザー光702を、スリット703に通すことによって、非晶質シリコン膜701に照射されるレーザー光の面積を制御している点である。
【0032】
次に図5を参照する。図5には、より大型の基板を扱う場合の本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図5においては、レーザー光照射領域は504〜515であり、16ショットのレーザー光によって、基板500上の非晶質シリコン膜501のほとんど全部分を多結晶化することができる。また、レーザー光照射領域とレーザー光照射領域との間、つまりレーザー光非照射領域の距離は、図に示されるように、”A1”、”A2”、”A3”、”B1”、”B2”で示される。レーザー光非照射領域の距離”A1”、”A2”、”A3”、”B1”、”B2”は、それぞれアクティブマトリクス回路の画素ピッチやドライバ回路のTFTのサイズ等に応じて決定される。レーザー光非照射領域の距離”A1”、”A2”、”A3”、”B1”、”B2”は、薄膜トランジスタの活性層とならないように設計する。
【0033】
また、”A1”、”A2”、”A3”、”B1”、”B2”は全て同じであってもよいし、それぞれ異なっていてもよい。これらの距離は、上述したように、アクティブマトリクス回路やドライバ回路の設計次第で決定される。
【0034】
なお、図5に示すような大型の基板上の非晶質シリコン膜を多結晶化する際にも、上述の図3、図4、図6、図7に示したようなレーザー光およびレーザー光の面積の制御方法を用いても良い。
【0035】
以下に本発明の構成を説明する。
【0036】
本発明のある実施形態によると、
基板上に非晶質シリコン膜を形成する第1の工程と、
前記非晶質シリコン膜の一部分に、トータルエネルギーが5J以上であるレーザー光をワンショットだけ照射することによって前記非晶質シリコン膜を多結晶化する第2の工程と、
前記第2の工程を繰り返し、前記非晶質シリコン膜の概略全領域を多結晶化する第3の工程と、
前記多結晶化されたシリコン膜を活性層とする薄膜トランジスタを形成する第4の工程と、
を有する薄膜トランジスタの作製方法が提供される。
【0037】
また、多結晶化された前記非晶質シリコン膜の間隔は、約10μm以下であってもよい。
【0038】
前記非晶質シリコン膜のうち、多結晶化された領域だけを活性層として用いるようにしてもよい。
【0039】
ここで、以下の実施例をもって本発明の詳細について説明する。なお、以下の実施例は本発明のある実施形態にすぎず、本発明はこれらに限定されるわけではない。
【0040】
【実施例】
【0041】
(実施例1)
【0042】
本実施例では、本発明の非晶質シリコン膜の多結晶化方法を用いて作製されたTFTを有するアクティブマトリクス型液晶表示装置の作製について具体的に説明する。本実施例では、複数のTFTを形成し、画素マトリクス回路、駆動回路、およびロジック回路等をモノリシックに構成する例を図9〜図12に示す。なお、本実施例では、画素マトリクス回路の1つの画素と、他の回路(駆動回路、ロジック回路等)の基本回路であるCMOS回路とが同時に形成される様子を示す。また、本実施例では、Pチャネル型TFTとNチャネル型TFTとがそれぞれ1つのゲイト電極を備えている場合について、その作製工程を説明するが、ダブルゲイト型やトリプルゲイト型のような複数のゲイト電極を備えたTFTによるCMOS回路をも同様に作製することができる。
【0043】
図9(A)を参照する。まず、絶縁表面を有する基板としてガラス基板901を準備する。ガラスの代わりに熱酸化膜を形成したシリコン基板を用いることもできるし、石英基板を用いることもできる。ガラス基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化シリコン膜を形成したガラス基板、石英基板、セラミックス基板またはシリコン基板を用いても良い。次に、下地膜902を形成する。本実施例では、酸化シリコン膜(SiO2)が用いられた。次に、非晶質シリコン膜903を形成する。非晶質シリコン膜903は、最終的な膜厚(熱酸化後の膜減りを考慮した膜厚)が10〜75nm(好ましくは15〜45nm)となる様に調節する。
【0044】
なお、非晶質シリコン膜903の成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。本実施例の場合、非晶質シリコン膜903中では、後の結晶化を阻害する不純物であるC(炭素)およびN(窒素)の濃度はいずれも5×1018atoms/cm3未満(代表的には5×1017atoms/cm3以下、好ましくは2×1017atoms/cm3以下)、O(酸素)は1.5×1019atoms/cm3未満(代表的には1×1018atoms/cm3以下、好ましくは5×1017atoms/cm3以下)となる様に管理する。なぜならば各不純物がこれ以上の濃度で存在すると、後の結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となるからである。本明細書中において膜中の上記の不純物元素濃度は、SIMS(質量2次イオン分析)の測定結果における最小値で定義されている。
【0045】
上記構成を得るため、本実施例で用いる減圧熱CVD炉は定期的にドライクリーニングを行い、成膜室の清浄化を図っておくことが望ましい。ドライクリーニングは、200〜400℃程度に加熱した炉内に100〜300sccmのClF3(フッ化塩素)ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。
【0046】
なお、本出願人の知見によれば炉内温度300℃とし、ClF3ガスの流量を300sccmとした場合、約2μm厚の付着物(主にシリコンを主成分する)を4時間で完全に除去することができる。
【0047】
また、非晶質シリコン膜903中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質シリコン膜903の成膜は減圧熱CVD法であることが好ましい。なお、成膜条件を最適化することでプラズマCVD法を用いることも可能である。
【0048】
次に、エキシマレーザーの照射による非晶質シリコン膜903の多結晶化工程を行う。図9(B)を参照する。本実施例では、1ショットが15Jの大出力エキシマレーザを用いた。また、エネルギー密度は、200mJ/cm2であった。このようにして多結晶シリコン膜904が得られる(図9(C))。なお、エキシマレーザの出力は5J以上が望ましい。
【0049】
次に、図10(A)を参照する。多結晶シリコン膜904をパターンニングし、半導体活性層905〜907を形成する。
【0050】
次に、図10(B)を参照する。活性層をパターンニングによって形成した後ゲイト絶縁膜908を形成する。そして、酸化性雰囲気において、800〜1100℃(好ましくは950〜1050℃)で加熱処理を行い、活性層とゲイト絶縁膜界面に熱酸化膜(図示せず)を形成する。
【0051】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型を形成する。本実施例では2wt%のスカンジウムを含有したアルミニウム膜を用いる。
【0052】
次に、特開平7−135318号公報記載の技術により多孔性の陽極酸化膜909〜914、無孔性の陽極酸化膜915〜917、およびゲイト電極918〜920を形成する(図10(B))。
【0053】
こうして図10(B)の状態が得られたら、次にゲイト電極918〜920および多孔性の陽極酸化膜909〜914をマスクとしてゲイト絶縁膜908をエッチングする。そして、多孔性の陽極酸化膜909〜914を除去して図10(C)の状態を得る。なお、図10(C)において921〜923で示されるのは加工後のゲイト絶縁膜である。
【0054】
図11(A)を参照する。次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはNチャネル型ならばP(リン)またはAs(砒素)、P型ならばB(ボロン)またはGa(ガリウム)を用いれば良い。本実施例では、Nチャネル型およびPチャネル型のTFTを形成するための不純物添加をそれぞれ2回の工程に分けて行う。
【0055】
最初に、Nチャネル型のTFTを形成するための不純物添加を行う。まず、1回目の不純物添加(本実施例ではP(リン)を用いる)を高加速電圧80keV程度で行い、n−領域を形成する。このn−領域は、Pイオン濃度が1×1018atoms/cm3〜1×1019atoms/cm3となるように調節する。
【0056】
さらに、2回目の不純物添加を低加速電圧10keV程度で行い、n+領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このn+領域は、シート抵抗が500Ω以下(好ましくは300Ω以下)となるように調節する。
【0057】
以上の工程を経て、CMOS回路を構成するNチャネル型TFTのソース領域およびドレイン領域924および925、低濃度不純物領域(LDD領域)928、チャネル形成領域930が形成される。また、画素TFTを構成するNチャネル型TFTのソース領域およびドレイン領域926および927、低濃度不純物領域(LDD領域)929、チャネル形成領域931が確定する(図11(A))。
【0058】
なお、図11(A)に示す状態ではCMOS回路を構成するPチャネル型TFTの活性層は、Nチャネル型TFTの活性層と同じ構成となっている。
【0059】
次に、図11(B)に示すように、Nチャネル型TFTを覆ってレジストマスク932を設け、P型を付与する不純物イオン(本実施例ではボロンを用いる)の添加を行う。
【0060】
この工程も前述の不純物添加工程と同様に2回に分けて行うが、Nチャネル型をPチャネル型に反転させる必要があるため、前述のPイオンの添加濃度の数倍程度の濃度のB(ボロン)イオンを添加する。
【0061】
こうしてCMOS回路を構成するPチャネル型TFTのソース領域およびドレイン領域933および934、低濃度不純物領域(LDD領域)935、チャネル形成領域936が形成される(図11(B))。
【0062】
次に、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【0063】
図11(C)を参照する。次に、第1層間絶縁膜937として酸化シリコン膜と窒化シリコン膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極およびドレイン電極938〜942を形成して図11(C)に示す状態を得る。なお、層間絶縁膜937として有機性樹脂膜を用いることもできる。
【0064】
図11(C)に示す状態が得られたら、有機性樹脂膜からなる第2層間絶縁膜943を0.5〜3μmの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【0065】
次に、第2の層間絶縁膜943に遮光性を有する膜でなるブラックマトリクス944を形成する。本実施例では、ブラックマトリクス944にはチタンを用いた。ブラックマトリクス944としては、黒色顔料を含む樹脂膜等を用いることもできる。
【0066】
次に、有機性樹脂膜からなる第3層間絶縁膜945を0.5〜3μmの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【0067】
そして第2層間絶縁膜943および第3層間絶縁膜945にコンタクトホールを形成し、透明画素電極946を120nmの厚さに形成する。なお、本実施例は透過型のアクティブマトリクス液晶表示装置の例であるため透明画素電極946を構成する導電膜としてITO等の透明導電膜を用いる。
【0068】
次に、基板全体を350℃の水素雰囲気で1〜2時間加熱し、素子全体の水素化を行うことで膜中(特に活性層中)のダングリングボンド(不対結合手)を補償する。以上の工程を経て同一基板上にCMOS回路および画素マトリクス回路を作製することができる。
【0069】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【0070】
図12(B)の状態のアクティブマトリクス基板に配向膜947を形成する。本実施例では、配向膜947には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板948、対向電極949、配向膜950とで構成される。
【0071】
なお、本実施例では、配向膜には、ポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、比較的小さなプレチル角を持つようなポリイミドを用いた。
【0072】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ(共に図示せず)などを介して貼り合わせる。その後、両基板の間に液晶951を注入し、封止剤(図示せず)によって完全に封止する。本実施例では、液晶951としてネマチック液晶を用いた。
【0073】
よって、図12(C)に示すような透過型のアクティブマトリクス型液晶表示装置が完成する。
【0074】
(実施例2)
【0075】
本実施例では、逆スタガ型のTFTの作製に本発明の非晶質シリコン膜の多結晶化システムを用いた場合について説明する。
【0076】
図13を参照する。図13には、本実施例の逆スタガ型のTFTの断面図が示されている。1301は基板であり、実施例1で説明したようなものが用いられる。1302は酸化シリコン膜である。1303はゲイト電極である。1304はゲイト絶縁膜である。1305、1306、1307および1308は、多結晶シリコン膜から成る半導体活性層である。この半導体活性層の作製にあたっては、実施例1で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。なお、1305はソース領域、1306はドレイン領域、1307は低濃度不純物領域(LDD領域)、1308はチャネル形成領域である。1309はチャネル保護膜であり、1310は層間絶縁膜である。1311および132はそれぞれ、ソース電極、ドレイン電極である。
【0077】
(実施例3)
【0078】
本実施例では、実施例1とは異なる構成のTFTの作製方法について図14、図15を用いて説明する。なお、実施例1の図10(B)に示されるゲイト絶縁膜の形成迄の工程は、実施例1と同じなので、ここでは省略する。非晶質シリコン膜の代わりに、SiXGe1−X(0<X<1)で示されるシリコンゲルマニウム膜を用いても良い。
【0079】
次に、ゲイト絶縁膜1402上に厚さ20nmのタンタル膜(Ta膜)1403と、厚さ40nmの2wt%のスカンジウムを含有したアルミニウム膜(Al膜)1404とを、スパッタ装置において積層して成膜した。そして、Al膜1404に陽極酸化装置のプローブPを接触させて電流を流し、Al膜1404の表面に薄いバリア型アルミナ膜(図示せず)を形成した。この陽極酸化工程はレジストマスク1405の密着性を向上するためである。条件は、電解溶液に3%の酒石酸を含むエチレングリコール溶液を用い、電解溶液温度30℃、到達電圧10V、電圧印加時間15分、供給電流10mA/1基板とした。そして、レジストマスク233を形成する(図14(B))。
【0080】
図示しないアルミナ膜をクロム混酸でエッチングし、次にアルミ混酸でアルミニウム膜をエッチングして、第2の配線層としてアルミニウム層(Al層)1406を形成した。Al層1406はゲート配線の上層を構成するものである。なお、図8では向かって左側のAl層1406と右側のAl層1406とが分断して記載されているが、実際には一体である。向かって左側のAl層1406は最終的には活性層1401と重なってTFTのゲート電極として機能する。また、向かって右側のAl層1406は後に外部端子と接続するためのコンタクト部となる。
【0081】
次に、レジストマスク1405を残したまま、陽極酸化装置において、プローブPをタンタル膜1403に接触させて、陽極酸化を行った。条件は、電解溶液に3%シュウ酸水溶液(温度10℃)を用い、到達電圧8V、電圧印加時間40分、供給電流20mA/1基板とした。この陽極酸化条件では、Al層1406の側面にポーラス状の陽極酸化物膜234(以下、ポーラスA.O.膜1407と記す)が形成される。A.O.膜1407は多孔質アルミナ膜である(図14(D))。
【0082】
レジストマスク1405を除去した後、再び陽極酸化装置においてTa膜1403に電圧を印加し、陽極酸化を行った。条件は、電解溶液に電解溶液に3%の酒石酸を含むエチレングリコール溶液を用い、電解溶液温度10℃、到達電圧80V、電圧印加時間30分、供給電流30mA/1基板とした。
【0083】
ポーラスA.O.膜1407を酒石酸が浸透して、Al層1406表面が陽極酸化されて、バリア型の陽極酸化物膜(バリアA.O.膜と記す)1409が形成される。バリアA.O.膜1409は無孔質アルミナ膜である。また、Ta膜1403においては、露出している部分およびポーラスA.O.膜1407が存在している部分も陽極酸化されて、タンタルオキサイド膜(以下TaOx膜と記す)1408に変成される。残存したタンタル層(Ta層)1410が第1の配線層として画定する。なお、TaOx膜1408はTa膜1403よりも厚くなるが、簡単化のため、図14中では同じ厚さに図示した(図14(E))。
【0084】
次に、A.O.膜1407および1409をマスクとして、TaOX膜1408とゲイト絶縁膜1402をエッチングする。エッチングはCHF3ガスを用いたドライエッチング法により行う(図14(F))。
【0085】
次に、アルミ混酸によってポーラスA.O.膜1407をエッチングによって除去する。この工程によって、Ta層1410とAl層1406が積層したゲート配線が完成する(図15(A))。
【0086】
また、ゲート配線の側面全てはTaOX膜1408、バリアA.O.膜1409で被覆された構造となっている。TaOX膜1408はバリアA.O.膜1409側面よりも外側に延びている。
【0087】
次に、一導電性を付与する不純物イオンを活性層1401に添加する。Nチャネル型TFTを作製するにはリン又は砒素を添加し、Pチャネル型TFTを作製するにはボロン又はガリウムを添加する。これら不純物イオンの添加はイオンインプランテーション法、プラズマドーピング法、レーザードーピング法のいずれかの手段を用いれば良い。また、CMOS回路を構成する様な場合にはレジストマスクを利用して不純物イオンを打ち分ければ良い。
【0088】
この工程は加速電圧を2度に分けて行う。1度目は加速電圧を80keV程度と高めに設定し、2度目は加速電圧を30keV程度と低めに設定する。こうすることで、1度目はTaOX膜1408と絶縁膜1402の下にも不純物イオンが添加され、2度目はTaOX膜1408と絶縁膜1402とがマスクとなって、その下には不純物イオンが添加されない。
【0089】
この様な不純物イオンの添加工程により、TFTのチャネル形成領域、ソース領域1412、ドレイン領域1413、低濃度不純物領域(LDD領域)1414および1415が自己整合的に形成される。領域1411は不純物が添加されなかった領域であって、チャネル形成領域およびオフセット領域形成される。なお、各不純物領域に添加される不純物イオンの濃度は実施者が適宜設定すれば良い(図15(B))。
【0090】
不純物イオンの添加工程が終了したら、ファーネスアニール、ランプアニール、レーザーアニール又はそれらを併用して熱処理を行い、添加された不純物イオンの活性化を行う。なお、アルミナ膜1409の側面から突出しているタンタルオキサイド1408膜にタンタル層が残存した場合には、低濃度不純物領域1414および1415にゲート配線によって電圧が印加れてしまうため不都合である。そのため、添加工程終了後、400〜600℃程度の温度で熱酸化して、残存したタンタル層を酸化してしまうとよい。
【0091】
次に、酸化シリコン膜でなる層間絶縁膜1416を1μmの厚さに形成する。次いで、層間絶縁膜1416をパターニングしてコンタクトホールを形成する。これらコンタクトホール1417〜1419の形成は次の様にして行う。
【0092】
まず、橋本化成株式会社製のLAL500と呼ばれるエッチャントを用いて層間絶縁膜1416をエッチングする。LAL500はフッ化アンモニウムとフッ化水素酸と水とを混合したバッファードフッ酸に数%の界面活性剤を添加したエッチャントである。勿論、他のバッファードフッ酸でも良い。
【0093】
ここで用いるバッファードフッ酸は酸化シリコン膜を比較的に速い速度でエッチングできることが好ましい。層間絶縁膜1416は1μmと厚いのでエッチングレートの速い方がスループットの向上につながる。
【0094】
こうして層間絶縁膜1416をエッチングした時点では,TFT部ではソース領域1412、ドレイン領域1418が露出して,コンタクトホール1417および1418が完成する。ゲートコンタクト部ではバリアA.O.膜1409が露出している。次にフッ化アンモニウムとフッ化水素酸と水とを2:3:150(体積%)で混合した薄いバッファードフッ酸を用いてエッチングを進行させる。
【0095】
このバッファードフッ酸ではシリコン膜、即ちソース領域1412およびドレイン領域1418は殆どエッチングされない。しかし、ゲートコンタクト部のバリアA.O.膜1409はエッチングされ、その下のAl層1406もエッチングされる。最終的には、Ta層1410までエッチングが到達した時点でエッチングが止まり、コンタクトホール1419が形成される(図15(C))。
【0096】
こうして図15(C)の状態が得られたら、導電膜でなるソース配線1420、ドレイン配線1421を形成し、同一材料でゲート配線と電気的に接続される取り出し配線1422を形成する(図15(D))。
【0097】
このようにしてTFTが完成する。アクティブマトリクス型液晶表示装置を作製する際には、実施例1の工程を参照できる。
【0098】
(実施例4)
【0099】
本発明によって作製された薄膜トランジスタをもちいた半導体装置には様々な用途がある。本実施例では、本発明によって作製された薄膜トランジスタをもちいた半導体表示装置を組み込んだ半導体装置について説明する。
【0100】
このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話など)などが挙げられる。それらの一例を図16に示す。
【0101】
図16(A)は携帯電話であり、本体1601、音声出力部1602、音声入力部1603、半導体表示装置1604、操作スイッチ1605、アンテナ1606で構成される。
【0102】
図16(B)はビデオカメラであり、本体1607、半導体表示装置1608、音声入力部1609、操作スイッチ1610、バッテリー1611、受像部1612で構成される。
【0103】
図16(C)はモバイルコンピュータであり、本体1613、カメラ部1614、受像部1615、操作スイッチ1616、半導体表示装置1617で構成される。
【0104】
図16(D)はヘッドマウントディスプレイであり、本体1618、半導体表示装置1619、バンド部1620で構成される。
【0105】
図16(E)はリア型プロジェクタであり、1621は本体、1622は光源、1623は半導体表示装置、1624は偏光ビームスプリッタ、1625および1626はリフレクター、1627はスクリーンである。なお、リア型プロジェクタは、視聴者の見る位置によって、本体を固定したままスクリーンの角度を変えることができるのが好ましい。なお、半導体表示装置1623を3個(R、G、Bの光にそれぞれ対応させる)使用することによって、さらに高解像度・高精細のリア型プロジェクタを実現することができる。
【0106】
図16(F)はフロント型プロジェクタであり、本体1628、光源1629、半導体表示装置1630、光学系1631、スクリーン1632で構成される。なお、半導体表示装置1630を3個(R、G、Bの光にそれぞれ対応させる)使用することによって、さらに高解像度・高精細のフロント型プロジェクタを実現することができる。
【0107】
なお、上述の半導体表示装置は、透過型でも反射型でもよい。
【0108】
【発明の効果】
【0109】
本発明の非晶質シリコン膜の多結晶化方法においては、大出力のレーザー光ワンショットが照射される領域は重畳しない。かつレーザー光が照射されない部分(レーザー光非照射領域)は、薄膜トランジスタの活性層とならないように設計する。こうすることによって特性の均一な薄膜トランジスタを構成するための活性層が得られる。
【図面の簡単な説明】
【図1】 大出力を用いたレーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【図2】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図3】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図4】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図5】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図6】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図7】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図8】 本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射領域とレーザー光非照射領域との境界の拡大図である。
【図9】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。
【図10】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。
【図11】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。
【図12】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。
【図13】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の別の実施形態の断面図である。
【図14】 本発明の非晶質シリコン膜の多結晶化システムを用いた薄膜トランジスタの作製工程図である。
【図15】 本発明の非晶質シリコン膜の多結晶化システムを用いた薄膜トランジスタの作製工程図である。
【図16】 本発明の非晶質シリコン膜の多結晶化システムを用いて作製された薄膜トランジスタを有する半導体装置の一例である。
【図17】 大出力を用いたレーザー光による従来の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【符号の説明】
100 基板
101、105 アクティブマトリクス回路
102、106 ソースドライバ
103、104、107、108 ゲイトドライバ
109、110、111、112 レーザー光照射領域
【発明の名称】 半導体装置の作製方法
【特許請求の範囲】
【請求項1】
基板上に半導体膜を形成し、
前記半導体膜の任意の領域に、1回のショットでレーザ光を照射して、前記領域を結晶化し、
前記半導体膜の、前記領域とは異なる別の領域に、1回のショットで前記レーザ光を照射して、前記別の領域を結晶化し、
前記半導体膜の結晶化された領域を用いて活性層を形成することを特徴とする半導体装置の作製方法。
【請求項2】
基板上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜の任意の領域に、1回のショットでレーザ光を照射することによって、前記領域を結晶化し、
前記半導体膜の、前記領域とは異なる別の領域に、1回のショットで前記レーザ光を照射して、前記別の領域を結晶化し、
前記半導体膜の結晶化された領域を用いて活性層を形成し、
前記活性層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記活性層中に不純物を添加して、ソース領域、ドレイン領域及びチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
【請求項3】
基板上に下地膜を形成し、
前記下地縁膜上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体膜を形成し、
前記半導体膜の任意の領域に、1回のショットでレーザ光を照射することによって、前記領域を結晶化し、
前記半導体膜の、前記領域とは別の領域に、1回のショットで前記レーザ光を照射して、前記別の領域を結晶化し、
前記半導体膜の結晶化された領域を用いて活性層を形成し、
前記活性層中に不純物を添加して、ソース領域、ドレイン領域及びチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
【請求項4】
請求項1乃至請求項3のいずれか1項において、
前記レーザ光のトータルエネルギーは5J以上であることを特徴とする半導体装置の作製方法。
【請求項5】
請求項1乃至請求項4のいずれか1項において、
前記レーザ光は、スリットに通されることによって、前記レーザ光が照射される面積が制御されることを特徴とする半導体装置の作製方法。
【請求項6】
請求項1乃至請求項5のいずれか1項において、
前記半導体装置は、薄膜トランジスタであり、
前記薄膜トランジスタは、画素マトリクス回路、駆動回路又はロジック回路を構成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【0001】
【発明の属する技術分野】
【0002】
本発明は、レーザー光を用いて非晶質シリコン膜を多結晶化する方法に関する。また、その方法によって得られた多結晶シリコンを活性層として用いた薄膜トランジスタに関する。また、その薄膜トランジスタを用いた半導体装置に関する。
【0003】
【従来の技術】
【0004】
近年、半導体素子、特に薄膜トランジスタ(以下TFTと呼ぶ)の作製プロセスの低温化に関して盛んに研究が進められている。その大きな理由としては、安価で加工性に富んだガラス等の絶縁基板上に半導体素子を形成する必要が生じてきたからである。また、素子の微小化や素子の多層化を進める観点からもTFTの作製プロセスの低温化が求められている。
【0005】
高性能のTFTの作製プロセスにおいては、半導体材料に含まれる非晶質成分もしくは非晶質半導体材料を結晶化させる工程が必要となる。従来、このような目的のためには熱的なアニール(熱アニール)が用いられていた。半導体材料としてシリコンを用いる場合には、600℃から1100℃の温度で0.1〜48時間、もしくはそれ以上の時間のアニールをおこなうことによって、非晶質の結晶化がなされてきた。
【0006】
上記のような熱アニールは、一般に温度が高いほど処理時間は短くて済むが、500℃以下の温度ではほとんど効果はなかった。したがって、作製プロセスの低温化の観点からは、熱アニールによってなされていた工程を他の手段によって置き換えることが必要とされていた。特に基板としてガラス基板を用いた場合には、ガラス基板の耐熱温度が600℃程度であることから、この温度以下の温度で上述の熱アニールに匹敵する手段が必要とされていた。
【0007】
【発明が解決しようとする課題】
【0008】
最近、上述したような要求を満たす方法として、半導体材料にレーザ光を照射することにより非晶質の多結晶化が注目を集めてきている。レーザ光の照射による熱アニールにおいては、所望の箇所にのみ限定して熱アニールに匹敵する高いエネルギーを与えることができるので、基板全体を高い温度にさらす必要がないという利点がある。
【0009】
レーザ光の照射に関しては、大きく分けて2つの方法が提案されいる。
【0010】
第1の方法はアルゴンイオン・レーザ等の連続発振レーザを用いたものであり、スポット状のビームを半導体材料に照射する方法である。これはビーム内部でのエネルギー分布の差、およびビームの移動によって、半導体材料が溶融した後、緩やかに凝固することを利用して、半導体材料を多結晶化させる方法である。
【0011】
第2の方法はエキシマーレーザのごときパルス発振レーザを用いて、大エネルギーレーザパルスを半導体材料に照射し、この際半導体材料が瞬間的に溶融し、凝固することによって結晶成長が進行することを利用する方法である。
【0012】
第1の方法の問題点は処理に時間がかかることであった。これは連続発振レーザの最大エネルギーが限られたものであるため、ビームスポットのサイズがせいぜいmm角単位であるためである。
【0013】
第2の方法においては、レーザー光の形状を線状に変形して、ビームの幅を処理すべき基板を越える長さとし、このレーザー光を基板に対して相対的に走査する方法を採用することによって、スループットを大きく改善することができる。ここでいう走査とは、線状レーザをすこしずつずらして重ねながら照射することを言う。近年では、この第2の方法がよく用いられるようになり、商品も市場に出てきている。
【0014】
しかしながら、線状のパルスレーザを少しずつずらしながら重ねて照射する上記技術によると、どうしてもレーザ照射された半導体材料の表面に線状の縞が発生してしまう。これらの縞は半導体材料上に形成された素子もしくは将来形成される素子の特性に大きな悪影響を及ぼす。特に、基板上に複数の素子を形成し、それらの素子1つ1つの特性を均一にしなければならない時に深刻な問題となる。このような場合、縞模様1本1本では特性は均質なのだが、縞同士の特性にはバラツキが生じているのである。
【0015】
このように線状のレーザ光を用いたアニール方法においてもその照射効果の均一性が問題となる。ここでいう均一性が高いということは、基板上のどの部分に素子を形成しても同じ様な素子特性がでるということを指す。均一性を高めるということは、半導体材料の結晶性を均質にするということである。
【0016】
そこで、最近、シングルショットで、大面積をアニールすることが可能な大出力のエキシマレーザが開発されてきている。この大出力のエキシマレーザを用いると、大面積の非晶質シリコンを一度に多結晶化することができる。多結晶化されたシリコン膜の膜質もある程度面内で均一であることが分かっている。
【0017】
ここで、アクティブマトリクス型液晶表示装置のアクティブマトリクス基板の作製に、この大出力のエキシマレーザを用いた場合の概略上面図を図17に示す。
【0018】
図17において、1700は基板である。1701および1705はアクティブマトリクス回路である。1702および1706はソースドライバであり、1703、1704、1707および1708はゲイトドライバである。1709〜1712はレーザー光の照射領域であり、レーザー光ワンショットで、各領域の非晶質シリコン膜が多結晶化される。よってこの従来例では、4回のレーザー光の照射によって、基板全体の非晶質シリコン膜の全てが多結晶化されることがわかる。なお、説明の便宜上、レーザー光照射領域1709〜1712は、それぞれ異なる模様によって示されているが、これらの領域には同等のレーザー光が照射される。
【0019】
1713〜1717によって示されているレーザー光照射重畳領域には、複数回のレーザー光の照射がなされることが容易に理解される。例えば、1713では2回、1717では4回のレーザー光の照射がそれぞれなされることになる。レーザー光の照射回数が異なると、多結晶シリコン膜の特性も異なることがわかっており、よって、このような従来例の場合、基板面内で多結晶シリコン膜の特性のばらつきが生じてしまう。したがって、この従来例においては、大出力のエキシマレーザーを用いても、多結晶シリコン膜の面内均一が得られない。結果として、線状レーザーを用いた場合に比較してスループットは上がるが、多結晶シリコンの面内均一性については依然として問題が残存していた。
【0020】
そこで、本発明は上記問題を鑑みてなされたものであり、レーザー光を用いて非晶質シリコン膜を多結晶化する際に、基板面内の多結晶シリコン膜の均一性を実現し、その多結晶シリコン膜を活性層とする薄膜トランジスタの特性のばらつきを防ぎ、かつスループットを上げる薄膜トランジスタの作製方法を提供するものである。また、その作製方法によって作製された薄膜トランジスタを用いた高性能の半導体装置を提供するものである。
【0021】
【課題を解決するための手段】
【0022】
図1を参照する。図1には、大出力を用いたレーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域について示されている。なお、図1には、本発明の方法によって作製された薄膜トランジスタを用いた半導体装置の例として、アクティブマトリクス型液晶表示装置が示されている。
【0023】
100は基板である。101および105はアクティブマトリクス回路である。102および106はソースドライバであり、103、104、107および108はゲイトドライバである。109〜112はレーザー光の照射領域であり、レーザー光ワンショットで、各領域の非晶質シリコン膜が多結晶化される。また、図1中の”A”および”B”で示される距離は、それぞれレーザー光が照射される領域とレーザー光が照射される領域との距離である。
【0024】
本発明の非晶質シリコン膜の多結晶化方法においては、図1に示されるように、大出力のレーザー光ワンショットが照射される領域は重畳しない。レーザー光照射領域の間隔”A”および”B”は、それぞれアクティブマトリクス回路の画素ピッチやドライバ回路のTFTのサイズ等に応じて決定される。レーザー光照射領域の間隔”A”および”B”で示される部分、すなわちレーザー光が照射されない部分(レーザー光非照射領域)は、薄膜トランジスタの活性層とならないように設計する。
【0025】
図1において、αおよびβで示される部分は、レーザー光照射領域とレーザー光非照射領域との境界を含む部分をさしている。図8にβ部分の拡大図を示す。図8において、801は多結晶シリコンからなる半導体活性層であり、802はゲイト電極であり、803はソース電極である。説明の便宜上、画素電極や層間絶縁膜などは省略してある。PXはX軸方向の画素ピッチであり、PYはY軸方向の画素ピッチである。SXは半導体活性層のX軸方向の長さであり、SYは半導体活性層のY軸方向の長さである。図8によると、レーザー光非照射領域には、半導体活性層が入り込んでいないことが理解される。つまり、レーザー光照射領域111とレーザー光照射領域112との間隔”A”によって定義される、レーザー光非照射領域は、半導体活性層は入り込んでいない。よって、レーザー光非照射領域、つまり多結晶化されなかった領域は、半導体活性層としては用いられない。
【0026】
次に、図2を参照する。図2には、本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図2において、200は基板、201は基板上に形成された非晶質シリコン膜である。202は大出力のレーザー光であり、図の説明の便宜上、レーザー本体と光学系は省略されている。なお、レーザー本体には、大出力のエキシマレーザーが適している。203はレーザー光が照射された領域の非晶質シリコン膜が多結晶化している様子が示されている。また、204〜207はレーザー光照射領域である。208はステージであり、このステージ上に基板がセットされる。ステージ208は、ステージX位置制御装置209およびステージY位置制御装置210によって移動される。ステージ208の停止位置の誤差は、0.04μmとなっている。ステージ208を移動させることによってレーザー光202が照射される領域を制御している。
【0027】
ここで、図6を参照する。図6には、本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図2と異なる点は、レーザー光学系より導入されるレーザー光602を、スリット603に通すことによって、非晶質シリコン膜601に照射されるレーザー光の面積を制御している点である。
【0028】
次に、図3を参照する。図3には、本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図2と異なる点は、レーザー光学系より導入されるレーザー光の面積が、レーザー光の進行方向に広がりを有する場合である点である。
【0029】
図3に示されるシステムにおいても、図6に示したようなスリットを用いることによって、レーザー光の面積を制御することができる。
【0030】
次に、図4を参照する。図4には、本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図2または図3と異なる点は、レーザー光学系より導入されるレーザー光の面積が、レーザー光の進行方向に狭まりを有する場合である点である。
【0031】
また、図7には、本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図4と異なる点は、レーザー光学系より導入されるレーザー光702を、スリット703に通すことによって、非晶質シリコン膜701に照射されるレーザー光の面積を制御している点である。
【0032】
次に図5を参照する。図5には、より大型の基板を扱う場合の本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図5においては、レーザー光照射領域は504〜515であり、16ショットのレーザー光によって、基板500上の非晶質シリコン膜501のほとんど全部分を多結晶化することができる。また、レーザー光照射領域とレーザー光照射領域との間、つまりレーザー光非照射領域の距離は、図に示されるように、”A1”、”A2”、”A3”、”B1”、”B2”で示される。レーザー光非照射領域の距離”A1”、”A2”、”A3”、”B1”、”B2”は、それぞれアクティブマトリクス回路の画素ピッチやドライバ回路のTFTのサイズ等に応じて決定される。レーザー光非照射領域の距離”A1”、”A2”、”A3”、”B1”、”B2”は、薄膜トランジスタの活性層とならないように設計する。
【0033】
また、”A1”、”A2”、”A3”、”B1”、”B2”は全て同じであってもよいし、それぞれ異なっていてもよい。これらの距離は、上述したように、アクティブマトリクス回路やドライバ回路の設計次第で決定される。
【0034】
なお、図5に示すような大型の基板上の非晶質シリコン膜を多結晶化する際にも、上述の図3、図4、図6、図7に示したようなレーザー光およびレーザー光の面積の制御方法を用いても良い。
【0035】
以下に本発明の構成を説明する。
【0036】
本発明のある実施形態によると、
基板上に非晶質シリコン膜を形成する第1の工程と、
前記非晶質シリコン膜の一部分に、トータルエネルギーが5J以上であるレーザー光をワンショットだけ照射することによって前記非晶質シリコン膜を多結晶化する第2の工程と、
前記第2の工程を繰り返し、前記非晶質シリコン膜の概略全領域を多結晶化する第3の工程と、
前記多結晶化されたシリコン膜を活性層とする薄膜トランジスタを形成する第4の工程と、
を有する薄膜トランジスタの作製方法が提供される。
【0037】
また、多結晶化された前記非晶質シリコン膜の間隔は、約10μm以下であってもよい。
【0038】
前記非晶質シリコン膜のうち、多結晶化された領域だけを活性層として用いるようにしてもよい。
【0039】
ここで、以下の実施例をもって本発明の詳細について説明する。なお、以下の実施例は本発明のある実施形態にすぎず、本発明はこれらに限定されるわけではない。
【0040】
【実施例】
【0041】
(実施例1)
【0042】
本実施例では、本発明の非晶質シリコン膜の多結晶化方法を用いて作製されたTFTを有するアクティブマトリクス型液晶表示装置の作製について具体的に説明する。本実施例では、複数のTFTを形成し、画素マトリクス回路、駆動回路、およびロジック回路等をモノリシックに構成する例を図9〜図12に示す。なお、本実施例では、画素マトリクス回路の1つの画素と、他の回路(駆動回路、ロジック回路等)の基本回路であるCMOS回路とが同時に形成される様子を示す。また、本実施例では、Pチャネル型TFTとNチャネル型TFTとがそれぞれ1つのゲイト電極を備えている場合について、その作製工程を説明するが、ダブルゲイト型やトリプルゲイト型のような複数のゲイト電極を備えたTFTによるCMOS回路をも同様に作製することができる。
【0043】
図9(A)を参照する。まず、絶縁表面を有する基板としてガラス基板901を準備する。ガラスの代わりに熱酸化膜を形成したシリコン基板を用いることもできるし、石英基板を用いることもできる。ガラス基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化シリコン膜を形成したガラス基板、石英基板、セラミックス基板またはシリコン基板を用いても良い。次に、下地膜902を形成する。本実施例では、酸化シリコン膜(SiO2)が用いられた。次に、非晶質シリコン膜903を形成する。非晶質シリコン膜903は、最終的な膜厚(熱酸化後の膜減りを考慮した膜厚)が10〜75nm(好ましくは15〜45nm)となる様に調節する。
【0044】
なお、非晶質シリコン膜903の成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。本実施例の場合、非晶質シリコン膜903中では、後の結晶化を阻害する不純物であるC(炭素)およびN(窒素)の濃度はいずれも5×1018atoms/cm3未満(代表的には5×1017atoms/cm3以下、好ましくは2×1017atoms/cm3以下)、O(酸素)は1.5×1019atoms/cm3未満(代表的には1×1018atoms/cm3以下、好ましくは5×1017atoms/cm3以下)となる様に管理する。なぜならば各不純物がこれ以上の濃度で存在すると、後の結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となるからである。本明細書中において膜中の上記の不純物元素濃度は、SIMS(質量2次イオン分析)の測定結果における最小値で定義されている。
【0045】
上記構成を得るため、本実施例で用いる減圧熱CVD炉は定期的にドライクリーニングを行い、成膜室の清浄化を図っておくことが望ましい。ドライクリーニングは、200〜400℃程度に加熱した炉内に100〜300sccmのClF3(フッ化塩素)ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。
【0046】
なお、本出願人の知見によれば炉内温度300℃とし、ClF3ガスの流量を300sccmとした場合、約2μm厚の付着物(主にシリコンを主成分する)を4時間で完全に除去することができる。
【0047】
また、非晶質シリコン膜903中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質シリコン膜903の成膜は減圧熱CVD法であることが好ましい。なお、成膜条件を最適化することでプラズマCVD法を用いることも可能である。
【0048】
次に、エキシマレーザーの照射による非晶質シリコン膜903の多結晶化工程を行う。図9(B)を参照する。本実施例では、1ショットが15Jの大出力エキシマレーザを用いた。また、エネルギー密度は、200mJ/cm2であった。このようにして多結晶シリコン膜904が得られる(図9(C))。なお、エキシマレーザの出力は5J以上が望ましい。
【0049】
次に、図10(A)を参照する。多結晶シリコン膜904をパターンニングし、半導体活性層905〜907を形成する。
【0050】
次に、図10(B)を参照する。活性層をパターンニングによって形成した後ゲイト絶縁膜908を形成する。そして、酸化性雰囲気において、800〜1100℃(好ましくは950〜1050℃)で加熱処理を行い、活性層とゲイト絶縁膜界面に熱酸化膜(図示せず)を形成する。
【0051】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型を形成する。本実施例では2wt%のスカンジウムを含有したアルミニウム膜を用いる。
【0052】
次に、特開平7−135318号公報記載の技術により多孔性の陽極酸化膜909〜914、無孔性の陽極酸化膜915〜917、およびゲイト電極918〜920を形成する(図10(B))。
【0053】
こうして図10(B)の状態が得られたら、次にゲイト電極918〜920および多孔性の陽極酸化膜909〜914をマスクとしてゲイト絶縁膜908をエッチングする。そして、多孔性の陽極酸化膜909〜914を除去して図10(C)の状態を得る。なお、図10(C)において921〜923で示されるのは加工後のゲイト絶縁膜である。
【0054】
図11(A)を参照する。次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはNチャネル型ならばP(リン)またはAs(砒素)、P型ならばB(ボロン)またはGa(ガリウム)を用いれば良い。本実施例では、Nチャネル型およびPチャネル型のTFTを形成するための不純物添加をそれぞれ2回の工程に分けて行う。
【0055】
最初に、Nチャネル型のTFTを形成するための不純物添加を行う。まず、1回目の不純物添加(本実施例ではP(リン)を用いる)を高加速電圧80keV程度で行い、n−領域を形成する。このn−領域は、Pイオン濃度が1×1018atoms/cm3〜1×1019atoms/cm3となるように調節する。
【0056】
さらに、2回目の不純物添加を低加速電圧10keV程度で行い、n+領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このn+領域は、シート抵抗が500Ω以下(好ましくは300Ω以下)となるように調節する。
【0057】
以上の工程を経て、CMOS回路を構成するNチャネル型TFTのソース領域およびドレイン領域924および925、低濃度不純物領域(LDD領域)928、チャネル形成領域930が形成される。また、画素TFTを構成するNチャネル型TFTのソース領域およびドレイン領域926および927、低濃度不純物領域(LDD領域)929、チャネル形成領域931が確定する(図11(A))。
【0058】
なお、図11(A)に示す状態ではCMOS回路を構成するPチャネル型TFTの活性層は、Nチャネル型TFTの活性層と同じ構成となっている。
【0059】
次に、図11(B)に示すように、Nチャネル型TFTを覆ってレジストマスク932を設け、P型を付与する不純物イオン(本実施例ではボロンを用いる)の添加を行う。
【0060】
この工程も前述の不純物添加工程と同様に2回に分けて行うが、Nチャネル型をPチャネル型に反転させる必要があるため、前述のPイオンの添加濃度の数倍程度の濃度のB(ボロン)イオンを添加する。
【0061】
こうしてCMOS回路を構成するPチャネル型TFTのソース領域およびドレイン領域933および934、低濃度不純物領域(LDD領域)935、チャネル形成領域936が形成される(図11(B))。
【0062】
次に、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【0063】
図11(C)を参照する。次に、第1層間絶縁膜937として酸化シリコン膜と窒化シリコン膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極およびドレイン電極938〜942を形成して図11(C)に示す状態を得る。なお、層間絶縁膜937として有機性樹脂膜を用いることもできる。
【0064】
図11(C)に示す状態が得られたら、有機性樹脂膜からなる第2層間絶縁膜943を0.5〜3μmの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【0065】
次に、第2の層間絶縁膜943に遮光性を有する膜でなるブラックマトリクス944を形成する。本実施例では、ブラックマトリクス944にはチタンを用いた。ブラックマトリクス944としては、黒色顔料を含む樹脂膜等を用いることもできる。
【0066】
次に、有機性樹脂膜からなる第3層間絶縁膜945を0.5〜3μmの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【0067】
そして第2層間絶縁膜943および第3層間絶縁膜945にコンタクトホールを形成し、透明画素電極946を120nmの厚さに形成する。なお、本実施例は透過型のアクティブマトリクス液晶表示装置の例であるため透明画素電極946を構成する導電膜としてITO等の透明導電膜を用いる。
【0068】
次に、基板全体を350℃の水素雰囲気で1〜2時間加熱し、素子全体の水素化を行うことで膜中(特に活性層中)のダングリングボンド(不対結合手)を補償する。以上の工程を経て同一基板上にCMOS回路および画素マトリクス回路を作製することができる。
【0069】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【0070】
図12(B)の状態のアクティブマトリクス基板に配向膜947を形成する。本実施例では、配向膜947には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板948、対向電極949、配向膜950とで構成される。
【0071】
なお、本実施例では、配向膜には、ポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、比較的小さなプレチル角を持つようなポリイミドを用いた。
【0072】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ(共に図示せず)などを介して貼り合わせる。その後、両基板の間に液晶951を注入し、封止剤(図示せず)によって完全に封止する。本実施例では、液晶951としてネマチック液晶を用いた。
【0073】
よって、図12(C)に示すような透過型のアクティブマトリクス型液晶表示装置が完成する。
【0074】
(実施例2)
【0075】
本実施例では、逆スタガ型のTFTの作製に本発明の非晶質シリコン膜の多結晶化システムを用いた場合について説明する。
【0076】
図13を参照する。図13には、本実施例の逆スタガ型のTFTの断面図が示されている。1301は基板であり、実施例1で説明したようなものが用いられる。1302は酸化シリコン膜である。1303はゲイト電極である。1304はゲイト絶縁膜である。1305、1306、1307および1308は、多結晶シリコン膜から成る半導体活性層である。この半導体活性層の作製にあたっては、実施例1で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。なお、1305はソース領域、1306はドレイン領域、1307は低濃度不純物領域(LDD領域)、1308はチャネル形成領域である。1309はチャネル保護膜であり、1310は層間絶縁膜である。1311および132はそれぞれ、ソース電極、ドレイン電極である。
【0077】
(実施例3)
【0078】
本実施例では、実施例1とは異なる構成のTFTの作製方法について図14、図15を用いて説明する。なお、実施例1の図10(B)に示されるゲイト絶縁膜の形成迄の工程は、実施例1と同じなので、ここでは省略する。非晶質シリコン膜の代わりに、SiXGe1−X(0<X<1)で示されるシリコンゲルマニウム膜を用いても良い。
【0079】
次に、ゲイト絶縁膜1402上に厚さ20nmのタンタル膜(Ta膜)1403と、厚さ40nmの2wt%のスカンジウムを含有したアルミニウム膜(Al膜)1404とを、スパッタ装置において積層して成膜した。そして、Al膜1404に陽極酸化装置のプローブPを接触させて電流を流し、Al膜1404の表面に薄いバリア型アルミナ膜(図示せず)を形成した。この陽極酸化工程はレジストマスク1405の密着性を向上するためである。条件は、電解溶液に3%の酒石酸を含むエチレングリコール溶液を用い、電解溶液温度30℃、到達電圧10V、電圧印加時間15分、供給電流10mA/1基板とした。そして、レジストマスク233を形成する(図14(B))。
【0080】
図示しないアルミナ膜をクロム混酸でエッチングし、次にアルミ混酸でアルミニウム膜をエッチングして、第2の配線層としてアルミニウム層(Al層)1406を形成した。Al層1406はゲート配線の上層を構成するものである。なお、図8では向かって左側のAl層1406と右側のAl層1406とが分断して記載されているが、実際には一体である。向かって左側のAl層1406は最終的には活性層1401と重なってTFTのゲート電極として機能する。また、向かって右側のAl層1406は後に外部端子と接続するためのコンタクト部となる。
【0081】
次に、レジストマスク1405を残したまま、陽極酸化装置において、プローブPをタンタル膜1403に接触させて、陽極酸化を行った。条件は、電解溶液に3%シュウ酸水溶液(温度10℃)を用い、到達電圧8V、電圧印加時間40分、供給電流20mA/1基板とした。この陽極酸化条件では、Al層1406の側面にポーラス状の陽極酸化物膜234(以下、ポーラスA.O.膜1407と記す)が形成される。A.O.膜1407は多孔質アルミナ膜である(図14(D))。
【0082】
レジストマスク1405を除去した後、再び陽極酸化装置においてTa膜1403に電圧を印加し、陽極酸化を行った。条件は、電解溶液に電解溶液に3%の酒石酸を含むエチレングリコール溶液を用い、電解溶液温度10℃、到達電圧80V、電圧印加時間30分、供給電流30mA/1基板とした。
【0083】
ポーラスA.O.膜1407を酒石酸が浸透して、Al層1406表面が陽極酸化されて、バリア型の陽極酸化物膜(バリアA.O.膜と記す)1409が形成される。バリアA.O.膜1409は無孔質アルミナ膜である。また、Ta膜1403においては、露出している部分およびポーラスA.O.膜1407が存在している部分も陽極酸化されて、タンタルオキサイド膜(以下TaOx膜と記す)1408に変成される。残存したタンタル層(Ta層)1410が第1の配線層として画定する。なお、TaOx膜1408はTa膜1403よりも厚くなるが、簡単化のため、図14中では同じ厚さに図示した(図14(E))。
【0084】
次に、A.O.膜1407および1409をマスクとして、TaOX膜1408とゲイト絶縁膜1402をエッチングする。エッチングはCHF3ガスを用いたドライエッチング法により行う(図14(F))。
【0085】
次に、アルミ混酸によってポーラスA.O.膜1407をエッチングによって除去する。この工程によって、Ta層1410とAl層1406が積層したゲート配線が完成する(図15(A))。
【0086】
また、ゲート配線の側面全てはTaOX膜1408、バリアA.O.膜1409で被覆された構造となっている。TaOX膜1408はバリアA.O.膜1409側面よりも外側に延びている。
【0087】
次に、一導電性を付与する不純物イオンを活性層1401に添加する。Nチャネル型TFTを作製するにはリン又は砒素を添加し、Pチャネル型TFTを作製するにはボロン又はガリウムを添加する。これら不純物イオンの添加はイオンインプランテーション法、プラズマドーピング法、レーザードーピング法のいずれかの手段を用いれば良い。また、CMOS回路を構成する様な場合にはレジストマスクを利用して不純物イオンを打ち分ければ良い。
【0088】
この工程は加速電圧を2度に分けて行う。1度目は加速電圧を80keV程度と高めに設定し、2度目は加速電圧を30keV程度と低めに設定する。こうすることで、1度目はTaOX膜1408と絶縁膜1402の下にも不純物イオンが添加され、2度目はTaOX膜1408と絶縁膜1402とがマスクとなって、その下には不純物イオンが添加されない。
【0089】
この様な不純物イオンの添加工程により、TFTのチャネル形成領域、ソース領域1412、ドレイン領域1413、低濃度不純物領域(LDD領域)1414および1415が自己整合的に形成される。領域1411は不純物が添加されなかった領域であって、チャネル形成領域およびオフセット領域形成される。なお、各不純物領域に添加される不純物イオンの濃度は実施者が適宜設定すれば良い(図15(B))。
【0090】
不純物イオンの添加工程が終了したら、ファーネスアニール、ランプアニール、レーザーアニール又はそれらを併用して熱処理を行い、添加された不純物イオンの活性化を行う。なお、アルミナ膜1409の側面から突出しているタンタルオキサイド1408膜にタンタル層が残存した場合には、低濃度不純物領域1414および1415にゲート配線によって電圧が印加れてしまうため不都合である。そのため、添加工程終了後、400〜600℃程度の温度で熱酸化して、残存したタンタル層を酸化してしまうとよい。
【0091】
次に、酸化シリコン膜でなる層間絶縁膜1416を1μmの厚さに形成する。次いで、層間絶縁膜1416をパターニングしてコンタクトホールを形成する。これらコンタクトホール1417〜1419の形成は次の様にして行う。
【0092】
まず、橋本化成株式会社製のLAL500と呼ばれるエッチャントを用いて層間絶縁膜1416をエッチングする。LAL500はフッ化アンモニウムとフッ化水素酸と水とを混合したバッファードフッ酸に数%の界面活性剤を添加したエッチャントである。勿論、他のバッファードフッ酸でも良い。
【0093】
ここで用いるバッファードフッ酸は酸化シリコン膜を比較的に速い速度でエッチングできることが好ましい。層間絶縁膜1416は1μmと厚いのでエッチングレートの速い方がスループットの向上につながる。
【0094】
こうして層間絶縁膜1416をエッチングした時点では,TFT部ではソース領域1412、ドレイン領域1418が露出して,コンタクトホール1417および1418が完成する。ゲートコンタクト部ではバリアA.O.膜1409が露出している。次にフッ化アンモニウムとフッ化水素酸と水とを2:3:150(体積%)で混合した薄いバッファードフッ酸を用いてエッチングを進行させる。
【0095】
このバッファードフッ酸ではシリコン膜、即ちソース領域1412およびドレイン領域1418は殆どエッチングされない。しかし、ゲートコンタクト部のバリアA.O.膜1409はエッチングされ、その下のAl層1406もエッチングされる。最終的には、Ta層1410までエッチングが到達した時点でエッチングが止まり、コンタクトホール1419が形成される(図15(C))。
【0096】
こうして図15(C)の状態が得られたら、導電膜でなるソース配線1420、ドレイン配線1421を形成し、同一材料でゲート配線と電気的に接続される取り出し配線1422を形成する(図15(D))。
【0097】
このようにしてTFTが完成する。アクティブマトリクス型液晶表示装置を作製する際には、実施例1の工程を参照できる。
【0098】
(実施例4)
【0099】
本発明によって作製された薄膜トランジスタをもちいた半導体装置には様々な用途がある。本実施例では、本発明によって作製された薄膜トランジスタをもちいた半導体表示装置を組み込んだ半導体装置について説明する。
【0100】
このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話など)などが挙げられる。それらの一例を図16に示す。
【0101】
図16(A)は携帯電話であり、本体1601、音声出力部1602、音声入力部1603、半導体表示装置1604、操作スイッチ1605、アンテナ1606で構成される。
【0102】
図16(B)はビデオカメラであり、本体1607、半導体表示装置1608、音声入力部1609、操作スイッチ1610、バッテリー1611、受像部1612で構成される。
【0103】
図16(C)はモバイルコンピュータであり、本体1613、カメラ部1614、受像部1615、操作スイッチ1616、半導体表示装置1617で構成される。
【0104】
図16(D)はヘッドマウントディスプレイであり、本体1618、半導体表示装置1619、バンド部1620で構成される。
【0105】
図16(E)はリア型プロジェクタであり、1621は本体、1622は光源、1623は半導体表示装置、1624は偏光ビームスプリッタ、1625および1626はリフレクター、1627はスクリーンである。なお、リア型プロジェクタは、視聴者の見る位置によって、本体を固定したままスクリーンの角度を変えることができるのが好ましい。なお、半導体表示装置1623を3個(R、G、Bの光にそれぞれ対応させる)使用することによって、さらに高解像度・高精細のリア型プロジェクタを実現することができる。
【0106】
図16(F)はフロント型プロジェクタであり、本体1628、光源1629、半導体表示装置1630、光学系1631、スクリーン1632で構成される。なお、半導体表示装置1630を3個(R、G、Bの光にそれぞれ対応させる)使用することによって、さらに高解像度・高精細のフロント型プロジェクタを実現することができる。
【0107】
なお、上述の半導体表示装置は、透過型でも反射型でもよい。
【0108】
【発明の効果】
【0109】
本発明の非晶質シリコン膜の多結晶化方法においては、大出力のレーザー光ワンショットが照射される領域は重畳しない。かつレーザー光が照射されない部分(レーザー光非照射領域)は、薄膜トランジスタの活性層とならないように設計する。こうすることによって特性の均一な薄膜トランジスタを構成するための活性層が得られる。
【図面の簡単な説明】
【図1】 大出力を用いたレーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【図2】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図3】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図4】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図5】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図6】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図7】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図8】 本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射領域とレーザー光非照射領域との境界の拡大図である。
【図9】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。
【図10】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。
【図11】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。
【図12】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。
【図13】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の別の実施形態の断面図である。
【図14】 本発明の非晶質シリコン膜の多結晶化システムを用いた薄膜トランジスタの作製工程図である。
【図15】 本発明の非晶質シリコン膜の多結晶化システムを用いた薄膜トランジスタの作製工程図である。
【図16】 本発明の非晶質シリコン膜の多結晶化システムを用いて作製された薄膜トランジスタを有する半導体装置の一例である。
【図17】 大出力を用いたレーザー光による従来の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【符号の説明】
100 基板
101、105 アクティブマトリクス回路
102、106 ソースドライバ
103、104、107、108 ゲイトドライバ
109、110、111、112 レーザー光照射領域
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19211698A JP2000022165A (ja) | 1998-07-07 | 1998-07-07 | 薄膜トランジスタおよびその作製方法 |
US09/347,820 US6555422B1 (en) | 1998-07-07 | 1999-07-02 | Thin film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19211698A JP2000022165A (ja) | 1998-07-07 | 1998-07-07 | 薄膜トランジスタおよびその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000022165A JP2000022165A (ja) | 2000-01-21 |
JP2000022165A5 true JP2000022165A5 (ja) | 2005-12-02 |
Family
ID=16285944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19211698A Withdrawn JP2000022165A (ja) | 1998-07-07 | 1998-07-07 | 薄膜トランジスタおよびその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000022165A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW575866B (en) * | 2002-06-05 | 2004-02-11 | Hitachi Ltd | Display device with active-matrix transistor and method for manufacturing the same |
TWI360707B (en) * | 2002-08-19 | 2012-03-21 | Univ Columbia | Process and system for laser crystallization proc |
JP5517832B2 (ja) * | 2010-08-20 | 2014-06-11 | 住友重機械工業株式会社 | レーザアニール装置及びレーザアニール方法 |
-
1998
- 1998-07-07 JP JP19211698A patent/JP2000022165A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6555422B1 (en) | Thin film transistor and method of manufacturing the same | |
EP0989614B1 (en) | TFT with an LDD structure and its manufacturing method | |
KR100659921B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
JP5298094B2 (ja) | 半導体装置及びその作製方法 | |
JP4667523B2 (ja) | 半導体装置及びその作製方法 | |
US6777713B2 (en) | Irregular semiconductor film, having ridges of convex portion | |
US7998845B2 (en) | Semiconductor device and method of manufacturing the same | |
US20050020037A1 (en) | Semiconductor film, semiconductor device and method of their production | |
JPH06296023A (ja) | 薄膜状半導体装置およびその作製方法 | |
KR20020092233A (ko) | 반도체장치 제작방법 | |
US6919235B1 (en) | Semiconductor device having semiconductor circuit comprising semiconductor element, and method for manufacturing same | |
JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
JP4450900B2 (ja) | 半導体装置の作製方法 | |
JP2000058835A5 (ja) | ||
JP2000022165A5 (ja) | ||
JP2000058835A (ja) | 薄膜トランジスタおよびその作製方法 | |
JP2000022165A (ja) | 薄膜トランジスタおよびその作製方法 | |
US7141823B2 (en) | Thin film transistor semiconductor device | |
JP2000114173A (ja) | 半導体装置の作製方法 | |
JP2000114172A (ja) | 半導体装置の作製方法 | |
JPH09139502A (ja) | 半導体装置およびその製造方法 | |
JP2000058847A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
JP2000133590A (ja) | 半導体装置およびその製造方法 | |
JP4357811B2 (ja) | 半導体装置の作製方法 | |
JP3383280B2 (ja) | 半導体装置の作製方法 |