JP2000012775A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2000012775A JP2000012775A JP10173397A JP17339798A JP2000012775A JP 2000012775 A JP2000012775 A JP 2000012775A JP 10173397 A JP10173397 A JP 10173397A JP 17339798 A JP17339798 A JP 17339798A JP 2000012775 A JP2000012775 A JP 2000012775A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- germanium
- silicon
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、単位メモリセル毎
に静電容量素子を備えた半導体装置に係り、特に静電容
量素子の一方の電極の表面に微小な複数の導電性粒状体
を有する半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a capacitance element for each unit memory cell, and more particularly to a semiconductor device having a plurality of minute conductive particles on the surface of one electrode of the capacitance element. The present invention relates to a semiconductor device.
【０００２】[0002]
【従来の技術】半導体メモリ装置は、単位メモリセル毎
にキャパシタ(静電容量素子：コンデンサ)を設ける必要
があるが、このキャパシタには、安定した情報の保持に
必要とする最小限以上の静電容量を持たせる必要があ
る。一方、半導体メモリ装置の記憶容量を増すために
は、半導体基板面での単位メモリセル当りの面積を小さ
くする必要がある。2. Description of the Related Art In a semiconductor memory device, it is necessary to provide a capacitor (capacitance element: capacitor) for each unit memory cell. This capacitor has a minimum static capacitance necessary for holding stable information. It is necessary to have capacitance. On the other hand, in order to increase the storage capacity of the semiconductor memory device, it is necessary to reduce the area per unit memory cell on the semiconductor substrate surface.
【０００３】そこで、小さなセル面積で大きな静電容量
を確保するため、従来から種々の提案がなされている。Therefore, various proposals have conventionally been made to secure a large capacitance with a small cell area.
【０００４】例えば、“第２２回 固体素子・材料コン
ファレンス要約”(1990年、873頁〜876頁）(Extended A
bstracts of the 22nd Conferenceon Solid State Devi
ces and Materials、1990、pp.873-876)では、円柱型キ
ャパシタの下部電極の表面に直接、凹凸形状を有する多
結晶シリコン膜を形成し、これにより、通常の２倍の静
電容量を持たせる方法について開示している。[0004] For example, "Summary of the 22nd Solid State Device and Material Conference" (1990, pp.873-876) (Extended A
bstracts of the 22nd Conferenceon Solid State Devi
(ces and Materials, 1990, pp. 873-876), a polycrystalline silicon film with an uneven shape is formed directly on the surface of the lower electrode of a cylindrical capacitor, which has twice the normal capacitance. It discloses a method of causing the error to occur.
【０００５】また、同じく、“1991年度 固体素子・材
料コンファレンス要約”(1991年、478頁〜480頁）(Exte
nded Abstracts of the 1991 Conferenceon Solid Stat
e Devices and Materials、1991、pp.478-480)では、下
部電極の表面に非晶質シリコンを堆積させ、真空中で加
熱処理することにより粒状の多結晶シリコンを形成し、
これにより静電容量を増加する方法について開示してい
る。[0005] Similarly, "Summary of Solid-state Devices and Materials Conference in 1991" (1991, pp. 478-480) (Exte
nded Abstracts of the 1991 Conferenceon Solid Stat
e Devices and Materials, 1991, pp. 478-480) deposited amorphous silicon on the surface of the lower electrode, and heat-treated in vacuum to form granular polycrystalline silicon.
This discloses a method for increasing the capacitance.
【０００６】そして、この方法のように、非晶質シリコ
ンを熱処理して、粒状の多結晶シリコンを形成する方法
は、凹凸形状を有する多結晶シリコン膜を直接形成する
方法に比して、プロセス温度の高精度制御が不要であ
り、且つ、円筒の内壁と外壁の表面にも半球状の多結晶
シリコンが形成できるという利点があるが、形成される
半球状の多結晶シリコンの大きさの制御の点に問題があ
る。A method of forming granular polycrystalline silicon by heat-treating amorphous silicon as in this method is more process-intensive than a method of directly forming a polycrystalline silicon film having an uneven shape. There is an advantage that high-precision temperature control is not required and hemispherical polycrystalline silicon can be formed on the inner and outer wall surfaces of the cylinder, but the size of the formed hemispherical polycrystalline silicon can be controlled. There is a problem in the point.
【０００７】そこで、“アプライド フィジックス レ
ターズ”(1992、159-161ページ)(Applied Physics Lett
ers、pp.159-161、(1992))では、非晶質シリコン膜を形
成後、その表面に、超高真空中でシリコン分子を選択的
に堆積させ、これにより多結晶シリコン化の開始点とな
る結晶核発生用のサイト(結晶成長点)が形成されるよう
にしておき、粒状多結晶シリコンの大きを均一化する方
法について開示している。[0007] Therefore, "Applied Physics Lett" (1992, pp. 159-161) (Applied Physics Lett)
ers, pp. 159-161, (1992)), after forming an amorphous silicon film, selectively depositing silicon molecules on the surface thereof in an ultra-high vacuum, thereby starting the polycrystalline silicon. A method is disclosed in which sites for generating crystal nuclei (crystal growth points) are formed so as to make the size of granular polycrystalline silicon uniform.
【０００８】[0008]
【発明が解決しようとする課題】上記従来技術のうち、
円柱型キャパシタの一方の電極の表面に直接、凹凸形状
を有する多結晶シリコン膜を形成する方法では、土５℃
程度の高い精度の温度制御が必要なため、ウエハの全面
にわたって、或いはバッチが異なったとき、常に同じ凹
凸形状の多結晶シリコン膜を形成するのが極めて困難で
あるという問題があった。SUMMARY OF THE INVENTION Among the above prior arts,
In a method of forming a polycrystalline silicon film having an uneven shape directly on the surface of one electrode of a columnar capacitor, a method of forming a polycrystalline silicon film at a temperature of 5 ° C.
Since high-precision temperature control is required, there is a problem that it is extremely difficult to always form a polycrystalline silicon film having the same concavo-convex shape over the entire surface of the wafer or when the batch is different.
【０００９】また、上記の従来技術のうち、非晶質シリ
コン膜を高真空中で加熱処理して半球粒状の多結晶シリ
コンを形成する方法では、非晶質シリコン膜の堆積、結
晶核発生用サイトの形成、加熱処理工程の３種類の工程
が必要なため、製造コストを抑えるのが極めて困難であ
るという問題があった。In the above-mentioned prior art, the method of heating an amorphous silicon film in a high vacuum to form hemispherical granular polycrystalline silicon involves the steps of depositing an amorphous silicon film and generating crystal nuclei. Since three types of processes, site formation and heat treatment, are required, there is a problem that it is extremely difficult to reduce the manufacturing cost.
【００１０】本発明の目的は、これら従来技術の問題点
を解消し、電極の表面に微小な粒状半導体を均一に有す
る半導体装置をローコストで提供することにある。An object of the present invention is to solve these problems of the prior art and to provide a semiconductor device having a fine granular semiconductor uniformly on the surface of an electrode at a low cost.
【００１１】[0011]
【課題を解決するための手段】本発明者等は、キャパシ
タの下部電極上への粒状半導体の形成について詳細に調
べた結果、前述した従来技術の問題点を解消し、且つ、
同時に生産性の向上も可能にできる半導体装置の構成に
想到したものであり、換言すれば、従来技術では、全く
考慮されていない下地電極の表面に着目し、下部電極の
表面構造の選択によって微小な粒状半導体の均一な形成
を可能にしたものである。The present inventors have conducted detailed studies on the formation of a granular semiconductor on the lower electrode of a capacitor, and as a result, have solved the above-mentioned problems of the prior art, and
At the same time, the present invention has been conceived of a configuration of a semiconductor device capable of improving the productivity. In other words, in the prior art, attention is paid to the surface of the base electrode, which is not considered at all, and the fine structure is selected by selecting the surface structure of the lower electrode. This enables uniform formation of fine granular semiconductors.
【００１２】従って、まず、第１の本発明によれば、上
記目的は、導電性粒状体が表面に形成されている一方の
電極の表面に、誘電体膜と他方の電極膜を順次積層して
静電容量部とした半導体装置において、前記導電性粒状
体が、多結晶シリコンの表面にシリコンゲルマニウムと
ゲルマニウムの一方を堆積させたとき、該多結晶シリコ
ンの表面に存在する結晶粒界を結晶生長点として形成さ
れたシリコンゲルマニウム又はゲルマニウムの粒子で構
成されるようにして達成される。Therefore, according to the first aspect of the present invention, the above object is achieved by sequentially laminating a dielectric film and the other electrode film on the surface of one electrode having conductive granules formed on the surface. In the semiconductor device having a capacitance portion, when the conductive granular material deposits one of silicon germanium and germanium on the surface of polycrystalline silicon, a crystal grain boundary existing on the surface of the polycrystalline silicon is crystallized. This is achieved by being composed of silicon germanium or germanium particles formed as growth points.
【００１３】このとき、前記多結晶シリコンの結晶粒界
の大きさが、前記シリコンゲルマニウム又はゲルマニウ
ムの粒子径よりも大きく、該粒子径と前記誘電体膜の２
倍の和よりも小さくなるようにしても良く、同じく、前
記一方の電極が、表面に４０ｎｍ以下の膜厚の多結晶シ
リコン膜を備えているようにしても良い。At this time, the size of the crystal grain boundary of the polycrystalline silicon is larger than the particle diameter of the silicon germanium or germanium.
The sum may be smaller than the sum of the doubles. Similarly, the one electrode may include a polycrystalline silicon film having a thickness of 40 nm or less on the surface.
【００１４】次に、第２の本発明によれば、上記目的
は、導電性粒状体が表面に形成されている一方の電極の
表面に、誘電体膜と他方の電極膜を順次積層して静電容
量部とした半導体装置において、前記一方の電極が、表
面に金属膜を有する多結晶シリコンで形成され、前記導
電性粒状体が、前記金属膜の表面にシリコンゲルマニウ
ムとゲルマニウムの一方を堆積させたとき、該金属膜の
表面に存在する微細構造を結晶生長点として形成された
シリコンゲルマニウム又はゲルマニウムの粒子で構成さ
れるようにして達成される。Next, according to a second aspect of the present invention, the above object is achieved by sequentially laminating a dielectric film and the other electrode film on the surface of one electrode having conductive granules formed on the surface. In a semiconductor device having a capacitance portion, the one electrode is formed of polycrystalline silicon having a metal film on a surface, and the conductive granules deposit one of silicon germanium and germanium on a surface of the metal film. This is achieved by forming the microstructure existing on the surface of the metal film with silicon germanium or germanium particles formed as crystal growth points.
【００１５】更に、第３の本発明によれば、上記目的
は、導電性粒状体が表面に形成されている一方の電極の
表面に、誘電体膜と他方の電極膜を順次積層して静電容
量部とした半導体装置において、前記一方の電極が、プ
ラズマＣＶＤ法により堆積された非晶質シリコンで形成
され、前記導電性粒状体が、前記非晶質シリコンの表面
にシリコンゲルマニウムとゲルマニウムの一方を堆積さ
せたとき、該非晶質シリコンの表面に形成されたシリコ
ンゲルマニウム又はゲルマニウムの粒子で構成されるよ
うにして達成される。Further, according to the third aspect of the present invention, the above object is attained by sequentially laminating a dielectric film and the other electrode film on the surface of one of the electrodes on which the conductive particles are formed. In the semiconductor device having a capacitance portion, the one electrode is formed of amorphous silicon deposited by a plasma CVD method, and the conductive granular material has silicon germanium and germanium on the surface of the amorphous silicon. This is achieved by depositing one of them, comprising silicon germanium or germanium particles formed on the surface of the amorphous silicon.
【００１６】[0016]
【発明の実施の形態】以下、本発明による半導体装置に
ついて、図示の実施形態により詳細に説明する。 ＜実施形態１＞図１は、本発明の実施形態１で、この図
において、１００は面方位(１００)のＰ型シリコン基板
で、１０１はシリコン酸化膜、１０２はゲート酸化膜、
１０３はゲート電極、１０４と１０５はＮ型拡散層、１
０６は第１層間絶縁膜、１０７は第１下部電極、１０８
は第２下部電極、１０９は粒状シリコンゲルマニウム、
１１０は誘電体膜、１１１は上部電極である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device according to the present invention will be described in detail with reference to the illustrated embodiments. <Embodiment 1> FIG. 1 shows Embodiment 1 of the present invention, in which 100 is a P-type silicon substrate having a plane orientation (100), 101 is a silicon oxide film, 102 is a gate oxide film,
103 is a gate electrode; 104 and 105 are N-type diffusion layers;
06 is a first interlayer insulating film, 107 is a first lower electrode, 108
Is the second lower electrode, 109 is granular silicon germanium,
110 is a dielectric film, and 111 is an upper electrode.
【００１７】この実施形態１は、本発明を半導体メモリ
装置として実施した場合の一例で、半導体メモリ装置を
構成する単位メモリセル部分の断面図であり、ゲート電
極１０３とＮ型拡散層１０４、１０５からなるソース電
極とドレイン電極によりＭＯＳＦＥＴを形成させ、第２
下部電極１０８と誘電体膜１１０、それに上部電極１１
１で円柱型キャパシタを形成させ、これらにより単位メ
モリセル部分を構成するようになっている。Embodiment 1 is an example of a case where the present invention is implemented as a semiconductor memory device, and is a cross-sectional view of a unit memory cell portion constituting a semiconductor memory device. The gate electrode 103 and N-type diffusion layers 104 and 105 are shown in FIG. MOSFET is formed by the source electrode and the drain electrode comprising
Lower electrode 108, dielectric film 110, and upper electrode 11
1 forms a columnar capacitor, which constitutes a unit memory cell portion.
【００１８】そして、このとき、第２下部電極１０８の
表面に、略半球形の複数の粒子からなる粒状シリコンゲ
ルマニウム１０９を設けることにより、電極面積の増加
を図り、これにより、静電容量の大きな円柱型キャパシ
タを備えたメモリセルが得られるようにしたものであ
る。この図１に示した単位メモリセル部分を有する半導
体メモリ装置は、次のようにして製造した。At this time, by providing granular silicon germanium 109 comprising a plurality of substantially hemispherical particles on the surface of the second lower electrode 108, the electrode area is increased, thereby increasing the capacitance. A memory cell having a columnar capacitor is obtained. The semiconductor memory device having the unit memory cell portion shown in FIG. 1 was manufactured as follows.
【００１９】まず、図２に示すように、Ｐ型シリコン基
板１００にシリコン酸化膜１０１とゲート酸化膜１０
２、それにゲート電極１０３を設ける。このため、まず
面方位(１００)のＰ型シリコン基板１００を用意し、そ
の一方の面に、図示してないマスク酸化膜を形成し、次
に、同じく図示してない窒化シリコン膜を約１２０ｎｍ
の厚さに堆積する。この後、フォトリソグラフィー技術
により、これらマスク酸化膜と窒化膜を素子領域となる
所定の部分にだけ残して除去し、熱酸化によって約４０
０ｎｍの厚さのシリコン酸化膜１０１を、図２に示すよ
うに形成する。First, as shown in FIG. 2, a silicon oxide film 101 and a gate oxide film 10 are formed on a p-type silicon substrate 100.
2. A gate electrode 103 is provided thereon. For this purpose, a P-type silicon substrate 100 having a plane orientation (100) is first prepared, a mask oxide film (not shown) is formed on one surface thereof, and a silicon nitride film (not shown)
Deposited to a thickness of Thereafter, the mask oxide film and the nitride film are removed by a photolithography technique, leaving only a predetermined portion serving as an element region, and about 40 nm is removed by thermal oxidation.
A silicon oxide film 101 having a thickness of 0 nm is formed as shown in FIG.
【００２０】次に、ウエットエッチングにより、残って
いるマスク酸化膜と窒化シリコン膜を除去してから、９
５０℃の温度で酸化処理し、素子領域に露出したＰ型シ
リコン基板１００の表面に１５ｎｍの厚さのゲート酸化
膜１０２を形成する。更に、ＣＶＤ法により２００ｎｍ
の厚さに多結晶シリコン膜を堆積し、通常のフォトリソ
グラフィー技術とドライエッチング技術によって、図２
に示すようにゲート電極１０３を形成するのである。Next, after the remaining mask oxide film and silicon nitride film are removed by wet etching, 9
An oxidation treatment is performed at a temperature of 50 ° C. to form a gate oxide film 102 having a thickness of 15 nm on the surface of the P-type silicon substrate 100 exposed in the element region. Further, 200 nm by the CVD method.
A polycrystalline silicon film is deposited to a thickness of 2 μm, and a normal photolithography technique and a dry etching technique are used.
The gate electrode 103 is formed as shown in FIG.
【００２１】次に、図３に示すように、Ｎ型拡散層１０
４、１０５と第１層間絶縁膜１０６を設ける。このた
め、まず、Ｐ型シリコン基板１００のゲート酸化膜１０
２が露出している部分に、８０ｋｅＶの加速エネルギー
により、２×１０15ｃｍ-2 の密度で砒素を注入し、図
３に示すように、Ｎ型拡散層１０４、１０５を形成す
る。次に、ウエットエッチングにより、ゲート電極１０
３の直下部分だけを残してゲート酸化膜１０２を除去
し、この後、ＣＶＤ法によりシリコン酸化膜を堆積さ
せ、図３に示すように、第１層間絶縁膜１０６を形成す
るのである。Next, as shown in FIG.
4 and 105 and a first interlayer insulating film 106 are provided. Therefore, first, the gate oxide film 10 of the P-type silicon substrate 100 is
The portion 2 is exposed, by an acceleration energy of 80 keV, arsenic is implanted at a density of 2 × 10 15 cm -2, as shown in FIG. 3, to form an N-type diffusion layer 104, 105. Next, the gate electrode 10 is wet-etched.
The gate oxide film 102 is removed except for the portion immediately below the gate oxide film 3, and thereafter, a silicon oxide film is deposited by a CVD method, and a first interlayer insulating film 106 is formed as shown in FIG.
【００２２】次に、図４に示すように、第１下部電極１
０７を設ける。このため、まず、Ｎ型拡散層１０５の上
の第１層間絶縁膜１０６の一部を通常のフォトリソグラ
フィー技術とドライエッチング技術で除去する。そし
て、ＣＶＤ法により、この部分に多結晶シリコン膜を堆
積し、通常のフォトリソグラフィー技術とドライエッチ
ング技術で加工して、第１下部電極１０７を形成するの
である。Next, as shown in FIG.
07 is provided. Therefore, first, a part of the first interlayer insulating film 106 on the N-type diffusion layer 105 is removed by a normal photolithography technique and a dry etching technique. Then, a polycrystalline silicon film is deposited on this portion by the CVD method, and is processed by a normal photolithography technique and a dry etching technique to form the first lower electrode 107.
【００２３】次に、図５に示すように、第２下部電極１
０８を設ける。このため、減圧ＣＶＤ法を用い、選択成
長技術により第１下部電極１０７の表面に厚さ２０ｎｍ
の多結晶シリコン膜を形成し、これにより第２下部電極
１０８を得るのである。このとき、第２下部電極１０８
を形成している多結晶シリコン膜は、その結晶部分の大
きさ(結晶粒径)が約３３ｎｍになるようにする必要があ
り、このため、上記したように、その膜厚が２０ｎｍに
るようにしているのである。Next, as shown in FIG. 5, the second lower electrode 1
08 is provided. Therefore, the surface of the first lower electrode 107 is formed to a thickness of 20 nm by a selective growth technique using a low pressure CVD method.
Is formed, and thereby the second lower electrode 108 is obtained. At this time, the second lower electrode 108
It is necessary that the size (crystal grain size) of the crystal part of the polycrystalline silicon film forming the film be about 33 nm. Therefore, as described above, the film thickness of the polycrystalline silicon film becomes 20 nm. It is.
【００２４】このための多結晶シリコン膜の成長条件は
次の通りである。すなわち、水素ガスの供給量は毎分１
リッター、ジシランガスの供給量は毎分０.１リッタ
ー、塩化水素ガスの供給量は毎分０.０１リッター、ガ
スの圧力は１Ｔｏｒｒ、成長温度は５５０℃である。The conditions for growing the polycrystalline silicon film for this purpose are as follows. That is, the supply rate of hydrogen gas is 1 / min.
The supply amounts of liter and disilane gas are 0.1 liter per minute, the supply amount of hydrogen chloride gas is 0.01 liter per minute, the gas pressure is 1 Torr, and the growth temperature is 550 ° C.
【００２５】次に、図６に示すように、粒状シリコンゲ
ルマニウム１０９を設ける。このため、減圧ＣＶＤ法に
より、第２下部電極１０８の表面にシリコンゲルマニウ
ムを堆積させてやる。そうすると、第２下部電極１０８
の表面にシリコンゲルマニウムが略半球形の複数の粒子
として生成され、粒状シリコンゲルマニウム１０９が形
成されてゆく。Next, as shown in FIG. 6, a granular silicon germanium 109 is provided. For this reason, silicon germanium is deposited on the surface of the second lower electrode 108 by a low pressure CVD method. Then, the second lower electrode 108
Silicon germanium is generated as a plurality of substantially hemispherical particles on the surface of the substrate, and granular silicon germanium 109 is formed.
【００２６】これは、シリコンゲルマニウムが堆積され
てゆくときの下地となる第２下部電極１０８が、多結晶
構造を持ったシリコン膜で形成されているからであり、
このとき、多結晶の境界(結晶粒界)が表面に露出してい
る部分が、堆積されてゆくシリコンゲルマニウムが結晶
化するときの結晶生長点になり、この点から結晶化が進
むからである。This is because the second lower electrode 108 serving as a base when silicon germanium is deposited is formed of a silicon film having a polycrystalline structure.
At this time, the portion where the boundary of the polycrystal (crystal grain boundary) is exposed on the surface becomes a crystal growth point when silicon germanium to be deposited is crystallized, and crystallization proceeds from this point. .
【００２７】このときの減圧ＣＶＤ法によるシリコンゲ
ルマニウム粒子の形成条件は、次の通りである。すなわ
ち、水素ガスの供給量は毎分１リッター、ジクロルシラ
ンガスの供給量は毎分０.１リッター、塩化水素ガス供
給量は毎分０.０１リッター、ガスの圧力は１Ｔｏｒ
ｒ、成長温度は７５０℃、そして成長時間は３分であ
る。The conditions for forming silicon germanium particles by the low pressure CVD method at this time are as follows. That is, the supply amount of hydrogen gas is 1 liter per minute, the supply amount of dichlorosilane gas is 0.1 liter per minute, the supply amount of hydrogen chloride gas is 0.01 liter per minute, and the gas pressure is 1 Torr.
r, the growth temperature is 750 ° C., and the growth time is 3 minutes.
【００２８】こうして得られた粒状シリコンゲルマニウ
ム１０９の粒子径は約３０ｎｍであり、これは、上記し
たように、第２下部電極１０８を形成している多結晶シ
リコン膜の結晶部分の大きさを約３３ｎｍにした結果で
あり、これにより、粒状シリコンゲルマニウム１０９の
各粒子が隣接する粒子間で接触することなく、図示のよ
うに、相互に分離した状態で形成されるのが保証され
る。The particle diameter of the granular silicon germanium 109 thus obtained is about 30 nm, which reduces the size of the crystal part of the polycrystalline silicon film forming the second lower electrode 108, as described above. This is a result of 33 nm, which ensures that the particles of the granular silicon germanium 109 are formed in a state of being separated from each other as shown in the drawing without contact between adjacent particles.
【００２９】このことを一般的に定義すれば、第２下部
電極１０８を形成している多結晶シリコン膜の結晶部分
の大きさを、粒状シリコンゲルマニウム１０９の粒子径
よりも大きくし、且つ、この結晶部分の大きさと、後述
する誘電体膜１１０の膜厚の２倍の和よりも小さくする
のが望ましい。If this is generally defined, the size of the crystal part of the polycrystalline silicon film forming the second lower electrode 108 is made larger than the particle diameter of the granular silicon germanium 109, and It is desirable to make the size smaller than the sum of the size of the crystal part and twice the thickness of the dielectric film 110 described later.
【００３０】そして、このときの第２下部電極１０８を
形成している多結晶シリコン膜の結晶部分の大きさは、
この多結晶シリコン膜の膜圧を制御することにより、容
易に任意の大きにすることができる。The size of the crystal part of the polycrystalline silicon film forming the second lower electrode 108 at this time is as follows:
By controlling the film pressure of the polycrystalline silicon film, the polycrystalline silicon film can be easily made any size.
【００３１】次に、図７に示すように、誘電体膜１１０
を設ける。この誘電体膜１１０は、粒状シリコンゲルマ
ニウム１０９の表面と、第２下部電極１０８の露出して
いる部分に、高誘電体物質(Ｂa、Ｓr)Ｔi Ｏ3を蒸着し
て形成させるが、このときの誘電体膜１１０の厚さは３
ｎｍ程度となる。なお、この誘電体膜１１０としては、
上記した高誘電体物質の他、シリコンの酸化物、窒化
物、酸窒化物、タンタルオキサイドなどの物質を用いて
もよい。Next, as shown in FIG.
Is provided. The dielectric film 110 is formed by depositing a high dielectric substance (Ba, Sr) TiO 3 on the surface of the granular silicon germanium 109 and on the exposed portion of the second lower electrode 108. The thickness of the dielectric film 110 is 3
nm. In addition, as this dielectric film 110,
In addition to the above-described high dielectric substances, substances such as silicon oxide, nitride, oxynitride, and tantalum oxide may be used.
【００３２】次に、図８に示すように、上部電極１１１
を設ける。すなわち、まず、図７の状態で、表面全体に
チタンナイトライド膜を蒸着し、次いで、誘電体膜１１
０の表面を含む所望の部分にだけチタンナイトライド膜
を残して、ドライエッチングすることにより、図８に示
すように、上部電極１１１を形成するのであり、これに
より、図１に示した単位メモリセル部分を有する半導体
メモリ装置が得られる。Next, as shown in FIG.
Is provided. That is, first, in the state of FIG. 7, a titanium nitride film is deposited on the entire surface, and then the dielectric film 11 is formed.
The upper electrode 111 is formed as shown in FIG. 8 by dry-etching while leaving the titanium nitride film only at a desired portion including the surface of the unit memory shown in FIG. A semiconductor memory device having a cell portion is obtained.
【００３３】この図１に示した本発明の実施形態による
半導体装置によれば、従来のポリシリコン(多結晶シリ
コン)をそのまま電極として用いた場合に比して、２倍
から３倍の静電容量を有するキャパシタ部を得ることが
できた。そして、この実施形態におけるキャパシタ部で
も、従来のポリシリコンをそのまま電極として用いた場
合と同等のリーク電流特性と耐圧特性を有することが確
かめられており、従って、この実施形態によれば、信頼
性の高い半導体装置を容易に得ることができる。According to the semiconductor device according to the embodiment of the present invention shown in FIG. 1, the electrostatic capacity is two to three times that of the conventional case where polysilicon (polycrystalline silicon) is used as an electrode as it is. A capacitor part having a capacity was obtained. Also, it has been confirmed that the capacitor portion in this embodiment also has the same leak current characteristics and breakdown voltage characteristics as in the case where conventional polysilicon is used as it is as an electrode. Semiconductor device with high reliability can be easily obtained.
【００３４】ところで、この実施形態１では、キャパシ
タの下部電極(内側電極)が、第１下部電極１０７と第２
下部電極１０８の二層構造になっているが、三層以上の
多層構造にしても良い。また、粒状シリコンゲルマニウ
ム１０９に代えて、粒状ゲルマニウムとしても良い。In the first embodiment, the lower electrode (inner electrode) of the capacitor is
The lower electrode 108 has a two-layer structure, but may have a multilayer structure of three or more layers. Further, granular germanium may be used instead of the granular silicon germanium 109.
【００３５】＜実施形態２＞次に、図１２は、本発明の
実施形態２で、２０１はチタンシリサイド膜からなる第
２下部電極２０１であり、その他は、図１と同じであ
る。この第２の実施形態は、上記した実施形態１におけ
る第２下部電極１０８をチタンシリサイド膜にして、導
電性の向上を図ったものであり、Ｐ型シリコン基板１０
０から処理を開始して第１下部電極１０７を形成させる
までの製造工程は、図２から図４までに示した第１実施
形態のときと同じである。<Second Embodiment> Next, FIG. 12 shows a second embodiment of the present invention, in which reference numeral 201 denotes a second lower electrode 201 made of a titanium silicide film, and the other components are the same as those in FIG. In the second embodiment, the second lower electrode 108 in the first embodiment is made of a titanium silicide film to improve the conductivity.
Manufacturing steps from the start of processing from 0 to the formation of the first lower electrode 107 are the same as those in the first embodiment shown in FIGS.
【００３６】図４に示すように、第１下部電極１０７を
形成させた後、この第２の実施形態では、図９に示すよ
うに、チタンシリサイド膜からなる第２下部電極２０１
を設ける。このため、まず、図４の状態において、その
全面に、チタン膜を５０ｎｍの厚さにスパッタ法により
堆積させ、この後、７００℃の温度の窒素雰囲気中で１
分間熱処理して、チタン膜の中の第１下部電極１０７の
表面にある部分だけがシリサイド化されるようにする。After the first lower electrode 107 is formed as shown in FIG. 4, in the second embodiment, as shown in FIG. 9, the second lower electrode 201 made of a titanium silicide film is formed.
Is provided. For this reason, first, in the state of FIG. 4, a titanium film is deposited to a thickness of 50 nm on the entire surface by a sputtering method, and thereafter, a titanium film is deposited in a nitrogen atmosphere at a temperature of 700 ° C.
The heat treatment is performed for one minute so that only the portion of the titanium film on the surface of the first lower electrode 107 is silicided.
【００３７】次いで過酸化水素水に浸漬すると、シリサ
イド化された部分を残して、第１層間絶縁膜１０６上の
チタン膜だけが除去され、この結果、図９に示すよう
に、第１下部電極１０７の表面にチタンシリサイド膜２
０１が形成される。次に、減圧ＣＶＤ法により、チタン
シリサイド膜２０１の表面にシリコンゲルマニウムを堆
積させると、図１０に示すように、粒状シリコンゲルマ
ニウム１０９が形成される。Next, when the substrate is immersed in a hydrogen peroxide solution, only the titanium film on the first interlayer insulating film 106 is removed except for the silicided portion. As a result, as shown in FIG. 107 on the surface of titanium silicide film 2
01 is formed. Next, when silicon germanium is deposited on the surface of the titanium silicide film 201 by the low pressure CVD method, granular silicon germanium 109 is formed as shown in FIG.
【００３８】このときの減圧ＣＶＤ法による成長条件
は、水素ガス毎分１リッター、ジクロルシランガス毎分
０.１リッター、塩化水素ガス毎分０.０１リッター、圧
力１Ｔｏｒr、成長温度７５０℃、成長時間３分であ
り、これにより、形成された粒状シリコンゲルマニウム
１０９の粒子径は約３０ｎｍとなった。At this time, the growth conditions by the low pressure CVD method are as follows: hydrogen gas 1 liter per minute, dichlorosilane gas 0.1 liter per minute, hydrogen chloride gas 0.01 liter per minute, pressure 1 Torr, growth temperature 750 ° C. The time was 3 minutes, whereby the particle diameter of the formed granular silicon germanium 109 was about 30 nm.
【００３９】ここで、チタンシリサイド膜２０１の表面
にシリコンゲルマニウムを堆積させただけで、粒状シリ
コンゲルマニウム１０９が形成される理由については、
次のように説明できる。Here, the reason why the granular silicon germanium 109 is formed only by depositing silicon germanium on the surface of the titanium silicide film 201 is as follows.
It can be explained as follows.
【００４０】電子顕微鏡により観察すると、チタンシリ
サイド膜２０１の表面には、結晶粒界に類似した細かな
不連続構造が見られる。これは、上記したように、チタ
ンシリサイド膜２０１は、その厚さを５０ｎｍ程度と薄
くした結果、下地である第１下部電極１０７を構成する
多結晶シリコン膜の影響を強く受けてしまうからである
と考えられる。そして、このチタンシリサイド膜２０１
の表面での細かな不連続構造は、シリコンゲルマニウム
が堆積され、結晶化されるときでの結晶生長点として働
き、この結果、粒状シリコンゲルマニウム１０９が形成
されるものと考えることができる。When observed with an electron microscope, a fine discontinuous structure similar to a crystal grain boundary is found on the surface of the titanium silicide film 201. This is because, as described above, as a result of reducing the thickness of the titanium silicide film 201 to about 50 nm, the titanium silicide film 201 is strongly affected by the polycrystalline silicon film constituting the first lower electrode 107 as the base. it is conceivable that. Then, this titanium silicide film 201
It can be considered that the fine discontinuous structure on the surface serves as a crystal growth point when silicon germanium is deposited and crystallized, and as a result, granular silicon germanium 109 is formed.
【００４１】次に、粒状シリコンゲルマニウム１０９の
表面と、チタンシリサイド膜２０１が露出している部分
に、高誘電体物質(Ｂa、Ｓr)Ｔi Ｏ3 を蒸着し、図１１
に示すように、誘電体膜１１０を形成する。この誘電体
膜１１０厚さは、同じく３ｎｍ程度にする。Next, a high dielectric substance (Ba, Sr) TiO 3 is deposited on the surface of the granular silicon germanium 109 and the portion where the titanium silicide film 201 is exposed.
As shown in FIG. 7, a dielectric film 110 is formed. The thickness of the dielectric film 110 is also set to about 3 nm.
【００４２】なお、上記した実施形態１と同じく、この
誘電体膜１１０としては、上記した高誘電体物質に代え
て、シリコンの酸化膜、窒化膜、酸窒化膜、若しくはタ
ンタルオキサイド膜などを用いて実施してもよい。As in the first embodiment, as the dielectric film 110, a silicon oxide film, a nitride film, an oxynitride film, a tantalum oxide film, or the like is used instead of the above-mentioned high dielectric substance. May be implemented.
【００４３】次に、チタンナイトライド膜を形成し、ド
ライエッチングによって所定の位置にのみチタンナイト
ライド膜を残し、図１２に示すように、上部電極１１１
を形成し、これにより、図示のように、単位メモリセル
部分を有する半導体メモリ装置として完成させた。Next, a titanium nitride film is formed, and the titanium nitride film is left only at a predetermined position by dry etching. As shown in FIG.
As a result, a semiconductor memory device having a unit memory cell portion was completed as shown in the figure.
【００４４】この図１２に示した本発明の実施形態２に
よる半導体装置によれば、上記した第１の実施形態と同
じく、従来のポリシリコン(多結晶シリコン)をそのまま
電極として用いた場合に比して、２倍から３倍の静電容
量を有するキャパシタ部を得ることができた。そして、
この実施形態２におけるキャパシタ部でも、従来のポリ
シリコンをそのまま電極として用いた場合と同等のリー
ク電流特性と耐圧特性を有することが確かめられてお
り、従って、この実施形態２によれば、信頼性の高い半
導体装置を容易に得ることができる上、チタンシリサイ
ド膜２０１による導電性向上が期待でき、データの書き
込み読み出しを高速化することができる。According to the semiconductor device according to the second embodiment of the present invention shown in FIG. 12, similar to the first embodiment described above, the semiconductor device according to the second embodiment is different from a case where conventional polysilicon (polycrystalline silicon) is used as it is as an electrode. As a result, a capacitor portion having a capacitance of two to three times was obtained. And
It has been confirmed that the capacitor portion according to the second embodiment also has the same leak current characteristics and breakdown voltage characteristics as those in the case where the conventional polysilicon is used as it is as the electrode. Therefore, according to the second embodiment, the reliability is improved. In addition, it is possible to easily obtain a semiconductor device having a high density, improve the conductivity by the titanium silicide film 201, and speed up data writing and reading.
【００４５】なお、この実施形態２では、下部電極とし
てチタンシリサイド膜を用いたが、コバルトシリサイド
などの各種シリサイド膜やタングステンなどの金属膜を
用いても同様の結果が得られた。また、粒状シリコンゲ
ルマニウム１０９に代えて、粒状ゲルマニウムを用いて
も良い。In the second embodiment, a titanium silicide film was used as the lower electrode. However, similar results were obtained by using various silicide films such as cobalt silicide or a metal film such as tungsten. Further, granular germanium may be used instead of the granular silicon germanium 109.
【００４６】＜実施形態３＞次に、図１６は、本発明の
実施形態３で、図において、３０１は第１下部電極で、
その他は図１と同じである。この実施形態は、上記した
実施形態１における第２下部電極１０８を省略し、非晶
質シリコン膜からなる第１下部電極だけとして、製造工
程の簡略化上を図ったものであり、従って、この実施形
態３の場合には、実施形態１におけるＰ型シリコン基板
１００から処理を開始して、第１下部電極を形成させる
前までの製造工程は、図２から図３までに示した実施形
態１のときと同じである。Third Embodiment Next, FIG. 16 shows a third embodiment of the present invention, in which 301 is a first lower electrode.
Others are the same as FIG. In this embodiment, the second lower electrode 108 in the first embodiment is omitted, and only the first lower electrode made of an amorphous silicon film is used to simplify the manufacturing process. In the case of the third embodiment, the manufacturing process starting from the P-type silicon substrate 100 in the first embodiment and before forming the first lower electrode is the same as that of the first embodiment shown in FIGS. Is the same as when
【００４７】まず、実施形態１の場合と同様にして、図
３に示すように、第１層間絶縁膜１０６を形成した後、
Ｎ型拡散層１０５の上の第１層間絶縁膜１０６の一部を
通常のフォトリソグラフィー技術とドライエッチング技
術で除去する。次に、プラズマＣＶＤ法により、非晶質
シリコンを全面に膜状に堆積させ、その後、通常のドラ
イエッチング法によって、この非晶質シリコン膜をパタ
ーニングし、図１３に示すように、非晶質シリコン膜か
らなる第１下部電極３０１を形成する。First, in the same manner as in the first embodiment, after forming a first interlayer insulating film 106 as shown in FIG.
A part of the first interlayer insulating film 106 on the N-type diffusion layer 105 is removed by ordinary photolithography and dry etching. Next, amorphous silicon is deposited in a film shape on the entire surface by a plasma CVD method, and thereafter, the amorphous silicon film is patterned by a normal dry etching method, and as shown in FIG. A first lower electrode 301 made of a silicon film is formed.
【００４８】次に、減圧ＣＶＤ法により、第１下部電極
３０１の表面にシリコンゲルマニウムを堆積させ、これ
により、図１４に示すように、粒状シリコンゲルマニウ
ム１０９を形成した。このときの減圧ＣＶＤ法による成
長条件は、水素ガス毎分１リッター、ジクロルシランガ
ス毎分０.１リッター、塩化水素ガス毎分０.０１リッタ
ー、圧力１Ｔｏｒｒ、成長温度７５０℃、成長時間３分
であり、これにより、粒子径が約３０ｎｍの粒状シリコ
ンゲルマニウム３０２が生成された。Next, silicon germanium was deposited on the surface of the first lower electrode 301 by the low pressure CVD method, thereby forming granular silicon germanium 109 as shown in FIG. At this time, the growth conditions by the reduced pressure CVD method are as follows: hydrogen gas 1 liter per minute, dichlorosilane gas 0.1 liter per minute, hydrogen chloride gas 0.01 liter per minute, pressure 1 Torr, growth temperature 750 ° C., and growth time 3 minutes. As a result, granular silicon germanium 302 having a particle diameter of about 30 nm was generated.
【００４９】ここで、非晶質シリコン膜からなる第１下
部電極３０１の表面にシリコンゲルマニウムを堆積させ
ただけで、粒状シリコンゲルマニウム１０９が形成され
るメカニズムについては、現時点では明確ではないが、
プラズマＣＶＤ法により堆積した非晶質シリコンからな
る第１下部電極３０１を用いることにより、事実とし
て、粒状シリコンゲルマニウム１０９の形成を得ること
ができる。Here, although the mechanism of forming the granular silicon germanium 109 only by depositing silicon germanium on the surface of the first lower electrode 301 made of an amorphous silicon film is not clear at present,
By using the first lower electrode 301 made of amorphous silicon deposited by the plasma CVD method, the formation of the granular silicon germanium 109 can be actually obtained.
【００５０】次に、粒状シリコンゲルマニウム１０９の
表面と、第１下部電極３０１の露出している部分の上に
高誘電体物質(Ｂa、Ｓr)Ｔi Ｏ3 を蒸着し、図１５に示
すように、誘電体膜１１０を形成させる。このときの誘
電体膜１１０の厚さは３ｎｍ程度である。なお、この誘
電体膜１１０としては、上記したように、シリコン酸化
膜、窒化膜、酸窒化膜、或はタンタルオキサイド膜であ
ってもよい。Next, a high dielectric substance (Ba, Sr) TiO 3 is deposited on the surface of the granular silicon germanium 109 and on the exposed portion of the first lower electrode 301, as shown in FIG. Then, a dielectric film 110 is formed. At this time, the thickness of the dielectric film 110 is about 3 nm. Note that, as described above, the dielectric film 110 may be a silicon oxide film, a nitride film, an oxynitride film, or a tantalum oxide film.
【００５１】次に、全面にチタンナイトライドを膜状に
堆積させた後、ドライエッチングによって所定の不分に
だけみチタンナイトライド膜を残すことにより、図１６
に示すように、上部電極１１１を形成し、これにより、
図示のように、単位メモリセル部分を有する半導体メモ
リ装置として完成させた。Next, after depositing titanium nitride in the form of a film on the entire surface, the titanium nitride film is left only by a predetermined amount by dry etching to obtain a film shown in FIG.
As shown in FIG. 5, an upper electrode 111 is formed,
As shown, a semiconductor memory device having a unit memory cell portion was completed.
【００５２】この図１６に示した本発明の実施形態２に
よる半導体装置によれば、上記した第１の実施形態と同
じく、従来のポリシリコン(多結晶シリコン)をそのまま
電極として用いた場合に比して、２倍から３倍の静電容
量を有するキャパシタ部を得ることができた。そして、
この実施形態２におけるキャパシタ部でも、従来のポリ
シリコンをそのまま電極として用いた場合と同等のリー
ク電流特性と耐圧特性を有することが確かめられてお
り、従って、この実施形態２によれば、信頼性の高い半
導体装置を容易に得ることができる上、下部電極が第１
下部電極３０１だけで構成されているので、製造工程の
簡略化が得られ、コストダウンが図れることになる。According to the semiconductor device according to the second embodiment of the present invention shown in FIG. 16, similar to the first embodiment described above, the semiconductor device is different from the case where conventional polysilicon (polycrystalline silicon) is used as it is as an electrode. As a result, a capacitor portion having a capacitance of two to three times was obtained. And
It has been confirmed that the capacitor portion according to the second embodiment also has the same leak current characteristics and breakdown voltage characteristics as those in the case where the conventional polysilicon is used as it is as the electrode. Therefore, according to the second embodiment, the reliability is improved. Semiconductor device can be easily obtained, and the lower electrode
Since only the lower electrode 301 is used, the manufacturing process can be simplified, and the cost can be reduced.
【００５３】なお、この実施形態３では、第１下部電極
３０１として、非晶質シリコン膜を用いたが、非晶質ゲ
ルマニウム膜でも同様の結果を得ることができた。ま
た、この実施形態３でも、粒状シリコンゲルマニウム１
０９に代えて、粒状ゲルマニウムを形成させるようにし
ても良い。In the third embodiment, an amorphous silicon film is used as the first lower electrode 301, but similar results can be obtained with an amorphous germanium film. Also in the third embodiment, the granular silicon germanium 1
Instead of 09, granular germanium may be formed.
【００５４】[0054]
【発明の効果】本発明では、半導体基板上に上部電極、
誘電体膜および下部電極を積層して形成された半導体メ
モリ装置において、下部電極である多結晶シリコンの結
晶粒径を、好ましくは下部電極上に形成するシリコンゲ
ルマニウム粒より大きくし、かつ該粒状半導体粒の粒径
と該誘電体膜の膜厚の二倍の和より小さくした。According to the present invention, an upper electrode is provided on a semiconductor substrate.
In a semiconductor memory device formed by laminating a dielectric film and a lower electrode, the crystal grain size of polycrystalline silicon as a lower electrode is preferably larger than that of silicon germanium formed on the lower electrode, and the granular semiconductor It was smaller than the sum of twice the grain size of the grains and the thickness of the dielectric film.
【００５５】ここで、多結晶シリコンには、結晶粒と結
晶粒の境界に結晶粒界が存在する。そして、シリコンゲ
ルマニウム粒は、成長初期には結晶粒界近傍に形成され
るため、多結晶シリコンの粒界密度、すなわち多結晶シ
リコンの結晶粒径を制御することにより、粒状シリコン
ゲルマニウムの粒径と分布が制御でき、従って、本発明
によれば、電極の表面に微小な粒状半導体を均一に有す
る半導体装置をローコストで提供することができる。Here, polycrystalline silicon has a crystal grain boundary at a boundary between crystal grains. Since the silicon germanium grains are formed near the crystal grain boundaries in the early stage of growth, the grain boundary density of the polycrystalline silicon, that is, the crystal grain size of the polycrystalline silicon is controlled to control the grain size of the granular silicon germanium. The distribution can be controlled. Therefore, according to the present invention, it is possible to provide a low-cost semiconductor device having a fine granular semiconductor uniformly on the surface of the electrode.
【００５６】また、本発明では、下部電極を多層構造と
し、下部電極の最表面に多結晶シリコン膜を形成し、こ
のとき、好ましくは、多結晶シリコン膜の厚を４０ｎｍ
以下とした。この結果、下部電極の最表面には厚さ４０
ｎｍ以下の多結晶シリコン膜が存在するため、多結晶シ
リコン膜が形成される以前の下部電極の材料や形状によ
らず容易にシリコンゲルマニウム粒の分布を制御できる
効果を有する。In the present invention, the lower electrode has a multilayer structure, and a polycrystalline silicon film is formed on the outermost surface of the lower electrode. At this time, the polycrystalline silicon film preferably has a thickness of 40 nm.
It was as follows. As a result, the outermost surface of the lower electrode has a thickness of 40
Since there is a polycrystalline silicon film of nm or less, the distribution of silicon germanium particles can be easily controlled regardless of the material and shape of the lower electrode before the polycrystalline silicon film is formed.
【００５７】更に、本発明では、下部電極をシリサイド
やタングステンなどの金属材料にすることにより、下部
電極の導電性を向上させると共に、結晶構造の影響を変
え、均一で微細な粒径を有する粒状シリコンゲルマニウ
ムの形成が容易にできるという効果を有する。Further, according to the present invention, the lower electrode is made of a metal material such as silicide or tungsten, so that the conductivity of the lower electrode is improved, and the influence of the crystal structure is changed. This has the effect that silicon germanium can be easily formed.
【００５８】その上、本発明では、下部電極をプラズマ
ＣＶＤ法による非晶質シリコン膜などの非晶質半導体材
料としたので、均一で微細な粒状シリコンゲルマニウム
の形成がローコストで得られるという効果を有する。In addition, in the present invention, since the lower electrode is made of an amorphous semiconductor material such as an amorphous silicon film by a plasma CVD method, an effect that uniform and fine granular silicon germanium can be obtained at low cost can be obtained. Have.
【図１】本発明を半導体メモリ装置に適用した場合の第
１の実施形態を示す断面構造図である。FIG. 1 is a sectional structural view showing a first embodiment when the present invention is applied to a semiconductor memory device.
【図２】本発明の第１の実施形態の製造工程を説明する
ための断面構造図である。FIG. 2 is a cross-sectional structure diagram for explaining a manufacturing process according to the first embodiment of the present invention.
【図３】本発明の第１の実施形態の製造工程を説明する
ための断面構造図である。FIG. 3 is a sectional structural view for explaining a manufacturing process according to the first embodiment of the present invention.
【図４】本発明の第１の実施形態の製造工程を説明する
ための断面構造図である。FIG. 4 is a cross-sectional structure diagram for explaining a manufacturing process according to the first embodiment of the present invention.
【図５】本発明の第１の実施形態の製造工程を説明する
ための断面構造図である。FIG. 5 is a sectional structural view for explaining a manufacturing process according to the first embodiment of the present invention.
【図６】本発明の第１の実施形態の製造工程を説明する
ための断面構造図である。FIG. 6 is a sectional structural view for explaining a manufacturing process according to the first embodiment of the present invention.
【図７】本発明の第１の実施形態の製造工程を説明する
ための断面構造図である。FIG. 7 is a sectional structural view for explaining a manufacturing process according to the first embodiment of the present invention.
【図８】本発明の第１の実施形態の製造工程を説明する
ための断面構造図である。FIG. 8 is a sectional structural view for explaining a manufacturing process according to the first embodiment of the present invention.
【図９】本発明の第２の実施形態の製造工程を説明する
ための断面構造図である。FIG. 9 is a sectional structural view for explaining a manufacturing process according to the second embodiment of the present invention.
【図１０】本発明の第２の実施形態の製造工程を説明す
るための断面構造図である。FIG. 10 is a sectional structural view for explaining a manufacturing process according to the second embodiment of the present invention.
【図１１】本発明の第２の実施形態の製造工程を説明す
るための断面構造図である。FIG. 11 is a sectional structural view for explaining a manufacturing process according to the second embodiment of the present invention.
【図１２】本発明を半導体メモリ装置に適用した場合の
第２の実施形態を示す断面構造図である。FIG. 12 is a sectional structural view showing a second embodiment when the present invention is applied to a semiconductor memory device.
【図１３】本発明の第３の実施形態の製造工程を説明す
るための断面構造図である。FIG. 13 is a sectional structural view for explaining the manufacturing process of the third embodiment of the present invention.
【図１４】本発明の第３の実施形態の製造工程を説明す
るための断面構造図である。FIG. 14 is a sectional structural view for explaining a manufacturing process according to the third embodiment of the present invention.
【図１５】本発明の第３２の実施形態の製造工程を説明
するための断面構造図である。FIG. 15 is a cross-sectional structure diagram for explaining a manufacturing process according to a thirty-second embodiment of the present invention.
【図１６】本発明を半導体メモリ装置に適用した場合の
第３の実施形態を示す断面構造図である。FIG. 16 is a sectional structural view showing a third embodiment in which the present invention is applied to a semiconductor memory device.
１００ Ｐ型シリコン基板 １０１ シリコン酸化膜 １０２ ゲート酸化膜 １０３ ゲート電極 １０４ Ｎ型拡散層 １０５ Ｎ型拡散層 １０６ 第１層間絶縁膜 １０７ 第１下部電極 １０８ 第２下部電極 １０９ 粒状シリコンゲルマニウム １１０ 誘電体膜 １１１ 上部電極 ２０１ チタンシリサイド膜 ３０１ 非晶質シリコン膜からなる第１下部電極 Reference Signs List 100 P-type silicon substrate 101 Silicon oxide film 102 Gate oxide film 103 Gate electrode 104 N-type diffusion layer 105 N-type diffusion layer 106 First interlayer insulating film 107 First lower electrode 108 Second lower electrode 109 Granular silicon germanium 110 Dielectric film 111 Upper electrode 201 Titanium silicide film 301 First lower electrode made of amorphous silicon film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 誉也 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 木村 紳一郎 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 芝 健夫 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 安藤 敏夫 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 大川 章 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 富岡 秀起 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 山本 智志 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 Ｆターム(参考） 5F038 AC04 AC05 AC09 AC16 AC18 AV06 DF05 EZ01 EZ13 EZ14 EZ15 EZ20 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takaya Suzuki 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture Within Hitachi Research Laboratory, Hitachi, Ltd. Address Central Research Laboratory, Hitachi, Ltd. (72) Inventor Takeo Shiba 1-280 Higashi Koikebo, Kokubunji-shi, Tokyo Inside Central Research Laboratory, Hitachi, Ltd. Inside the development center (72) Inventor Akira Okawa 2326 Imai, Ome-shi, Tokyo Inside the Hitachi, Ltd.Device Development Center (72) Inventor Hideki Tomioka 2326 Imai, Ome-shi, Tokyo Inside the Hitachi, Ltd.Device Development Center (72 Inventor Satoshi Yamamoto 2326 Imai, Ome, Tokyo F-term in Hitachi, Ltd. Device Development Center 5F038 AC04 AC05 AC09 AC16 AC18 AV06 DF05 EZ01 EZ13 EZ14 EZ15 EZ20
Claims (5)
方の電極の表面に、誘電体膜と他方の電極膜を順次積層
して静電容量部とした半導体装置において、 前記導電性粒状体が、多結晶シリコンの表面にシリコン
ゲルマニウムとゲルマニウムの一方を堆積させたとき、
該多結晶シリコンの表面に存在する結晶粒界を結晶生長
点として形成されたシリコンゲルマニウム又はゲルマニ
ウムの粒子で構成されていることを特徴とする半導体装
置。1. A semiconductor device having a capacitance portion formed by sequentially laminating a dielectric film and another electrode film on the surface of one electrode having a surface on which conductive particles are formed, wherein the conductive particles When the body deposits one of silicon germanium and germanium on the surface of polycrystalline silicon,
A semiconductor device comprising silicon germanium or germanium particles formed using crystal grain boundaries existing on the surface of the polycrystalline silicon as crystal growth points.
ンゲルマニウム又はゲルマニウムの粒子径よりも大き
く、該粒子径と前記誘電体膜の２倍の和よりも小さいこ
とを特徴とする半導体装置。2. The invention according to claim 1, wherein a size of a crystal grain boundary of the polycrystalline silicon is larger than a particle diameter of the silicon germanium or germanium, and a sum of the particle diameter and twice the diameter of the dielectric film. A semiconductor device characterized by being smaller than the above.
シリコン膜を備えていることを特徴とする半導体装置。3. The semiconductor device according to claim 1, wherein the one electrode includes a polycrystalline silicon film having a thickness of 40 nm or less on a surface.
方の電極の表面に、誘電体膜と他方の電極膜を順次積層
して静電容量部とした半導体装置において、 前記一方の電極が、表面に金属膜を有する多結晶シリコ
ンで形成され、 前記導電性粒状体が、前記金属膜の表面にシリコンゲル
マニウムとゲルマニウムの一方を堆積させたとき、該金
属膜の表面に存在する微細構造を結晶生長点として形成
されたシリコンゲルマニウム又はゲルマニウムの粒子で
構成されていることを特徴とする半導体装置。4. A semiconductor device having a capacitance portion formed by sequentially laminating a dielectric film and another electrode film on the surface of one electrode having conductive granules formed thereon, wherein the one electrode Is formed of polycrystalline silicon having a metal film on the surface, and the conductive granular material, when one of silicon germanium and germanium is deposited on the surface of the metal film, a microstructure existing on the surface of the metal film A semiconductor device comprising silicon germanium or germanium particles formed by using as a crystal growth point.
方の電極の表面に、誘電体膜と他方の電極膜を順次積層
して静電容量部とした半導体装置において、 前記一方の電極が、プラズマＣＶＤ法により堆積された
非晶質シリコンで形成され、 前記導電性粒状体が、前記非晶質シリコンの表面にシリ
コンゲルマニウムとゲルマニウムの一方を堆積させたと
き、該非晶質シリコンの表面に形成されたシリコンゲル
マニウム又はゲルマニウムの粒子で構成されていること
を特徴とする半導体装置。5. A semiconductor device having a capacitance portion formed by sequentially laminating a dielectric film and another electrode film on the surface of one electrode having conductive granules formed thereon, wherein the one electrode Is formed of amorphous silicon deposited by a plasma CVD method, and when the conductive particles deposit one of silicon germanium and germanium on the surface of the amorphous silicon, the surface of the amorphous silicon A semiconductor device comprising silicon germanium or germanium particles formed on the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10173397A JP2000012775A (en) | 1998-06-19 | 1998-06-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10173397A JP2000012775A (en) | 1998-06-19 | 1998-06-19 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012775A true JP2000012775A (en) | 2000-01-14 |
Family
ID=15959663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10173397A Pending JP2000012775A (en) | 1998-06-19 | 1998-06-19 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012775A (en) |
-
1998
- 1998-06-19 JP JP10173397A patent/JP2000012775A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW434708B (en) | Method for forming gate electrodes of semiconductor device | |
| EP1473767A2 (en) | Method of forming conductive line for semiconductor device using carbon nanotube and semiconductor device manufactured using the method | |
| JP3127348B2 (en) | Manufacturing method of semiconductor device using tungsten film having uneven surface shape | |
| US7309650B1 (en) | Memory device having a nanocrystal charge storage region and method | |
| CN112271255B (en) | Ferroelectric capacitor and memory cell and preparation method thereof | |
| JPH07235526A (en) | Method of forming rugged polisilicon film and polycrystalline silicon film | |
| JP2000353790A (en) | CHEMICAL EVAPORATION METHOD OF Pb5Ge3O11 THIN FILM FOR FERROELECTRIC APPLICATION | |
| KR0131743B1 (en) | Fabricating method of storage electrode of dram cell | |
| JP3313840B2 (en) | Method for manufacturing semiconductor device | |
| JPH08204145A (en) | Method of manufacturing semiconductor device | |
| US7282443B2 (en) | Methods of forming metal silicide | |
| JP3488068B2 (en) | Method of manufacturing semiconductor device having hemispherical grain silicon film | |
| JP3149910B2 (en) | Method for manufacturing semiconductor device | |
| JP2502789B2 (en) | Method for manufacturing thin film transistor | |
| JP3715099B2 (en) | Capacitor electrode manufacturing method | |
| JPH08130294A (en) | Manufacture of semiconductor device | |
| JP3024721B2 (en) | Method for manufacturing semiconductor memory device | |
| US20220238658A1 (en) | Integrated Assemblies Having Semiconductor Oxide Channel Material, and Methods of Forming Integrated Assemblies | |
| JP2000196035A (en) | Manufacture of capacitor of memory device | |
| JP2000012775A (en) | Semiconductor device | |
| JPH11354751A (en) | Semiconductor device, its manufacture, and semiconductor manufacturing device | |
| JPH09307076A (en) | Manufacture of semiconductor device | |
| JP2004193542A (en) | Single electron device, method of manufacturing the same, manufacturing method by simultaneously forming single electron device and mos transistor | |
| JP2911212B2 (en) | Method for manufacturing semiconductor device | |
| JPH08335680A (en) | Method and equipment for forming internal electrode in high-density and high-permittivity memory device |