JP2000011525A - Disk reproducing device and disk motor control circuit - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a disk reproducing device and a disk motor control circuit which can detect reverse rotation of a disk motor and can stop rotation of a disk motor with only a conventional forced speed reduction control signal. SOLUTION: A period of a FG pulse being proportional to a rotation period of a disk 1 outputted from a motor driver 11 is measured, and rotation of a disk is stopped by detecting runaway of the disk 1 in reverse rotation by the measured value. Stop control in all cases of rotation condition of the disk can be performed by sending control signal stopping rotation of the disk from a system controller 10. In the case of reverse rotation of the disk, rotation of the disk motor is stopped by reversing a disk motor control signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、ＣＤやＤＶＤ等の
光学的ディスク再生装置に関わり、とくにディスクモー
タ制御で重要となるディスクモータ制御回路に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for reproducing an optical disk such as a CD or a DVD, and more particularly to a disk motor control circuit which is important for controlling a disk motor.

【０００２】[0002]

【従来の技術】オーディオ記録媒体として始まったＣＤ
（コンパクトディスク）は、光ディスクの持つ大容量記
録、高速アクセスの特徴を生かしてコンピュータの分野
の記録媒体（ＣＤ−ＲＯＭ）としても使われるようにな
り、さらに広く普及するようになった。ディスクからデ
ータを再生するディスク再生装置は、ディスクをディス
クモータ制御回路及びディスクモータによって回転させ
る。半導体レーザや光電変換素子などを内蔵した光学式
ピックアップ素子（ＰＵ）は、ディスクモータで回転さ
れているディスクの内周側から外周側に向かってリニア
トラッキングすることによりディスクに記録されたデー
タを読み取る。読み取られたデータ（電流信号）は、Ｒ
Ｆアンプに供給される。ＲＦアンプは、電流信号を電圧
信号としての広帯域の信号、即ちＲＦ信号に変換してこ
れをデータスライス回路に供給する。2. Description of the Related Art CD started as an audio recording medium
The (compact disc) has been used as a recording medium (CD-ROM) in the field of computers, taking advantage of the features of large capacity recording and high-speed access possessed by the optical disc, and has become more widely used. A disk reproducing apparatus for reproducing data from a disk rotates the disk by a disk motor control circuit and a disk motor. An optical pickup element (PU) incorporating a semiconductor laser, a photoelectric conversion element, and the like reads data recorded on a disk by performing linear tracking from the inner circumference to the outer circumference of a disk rotated by a disk motor. . The read data (current signal) is R
It is supplied to the F amplifier. The RF amplifier converts a current signal into a broadband signal as a voltage signal, that is, an RF signal, and supplies this to a data slice circuit.

【０００３】データスライス回路は、ディスクからの再
生信号を２値化し、例えば、ＣＤである場合ではＥＦＭ
(Eight to Fourteen Modulation)信号として、ＰＬＬ(P
haseLocked Loop) 回路及び信号処理回路に供給する。
信号処理回路は、ＥＦＭ信号から同期信号を分離した後
ＥＦＭ復調し、１フレーム当たりサブコードデータ１シ
ンボルとバリティを含む３２シンボルのデータとを得
て、サブコードの復調及びデータの訂正を行い、これを
オーディオデータもしくはコンピュータ用データとして
出力させている。ディスクの再生速度又はディスクの強
制加速及び強制減速といった設定は、システムコントロ
ーラによって制御することが出来る。最近のＣＤ−ＲＯ
Ｍドライブの動向としては高倍速競争が続き、オーディ
オＣＤの再生速度を１倍速として、３２倍速再生が可能
なものまで実現しているのが現状である。現状では信号
処理能力の向上を図ると共に、線速度一定（ＣＬＶ：Co
nstant Linear Velocity）方式で信号が記録されている
ディスクを内周部では回転速度一定（ＣＡＶ：Constant
Angular Velocity ）方式で再生し、外周部ではＣＬＶ
方式により再生することによって、ディスクモータの負
担及び振動問題の軽減を図り、３２倍速という高速再生
が実現されている。A data slice circuit binarizes a reproduction signal from a disk, and for example, in the case of a CD, an EFM
(Eight to Fourteen Modulation) signal as PLL (P
haseLocked Loop) circuit and signal processing circuit.
The signal processing circuit separates the synchronization signal from the EFM signal and then performs EFM demodulation, obtains one symbol of subcode data per frame and data of 32 symbols including a parity, demodulates the subcode and corrects the data, This is output as audio data or computer data. Settings such as the playback speed of the disc or the forced acceleration and deceleration of the disc can be controlled by a system controller. Recent CD-RO
As for the trend of the M drive, high-speed competition continues, and at present, the reproduction speed of an audio CD has been realized to be 1x speed and to be capable of 32x speed reproduction. At present, while improving the signal processing capacity, the linear velocity (CLV: Co
A disk on which a signal is recorded by the nstant linear velocity (VST) method has a constant rotation speed (CAV: Constant) at the inner periphery.
Angular Velocity) method, and CLV on the outer periphery
By performing the reproduction by the method, the load on the disk motor and the problem of vibration are reduced, and a high-speed reproduction of 32 times speed is realized.

【０００４】図１１に従来のディスク再生装置における
ディスクモータのサーボループを示し、ディスクモータ
制御について述べる。ディスクモータ２により回転され
ているディスク１からピックアップ（ＰＵ）３によって
読み出された電気信号は、ＲＦアンプ４に入力される。
ＲＦアンプ４は、前記電気信号に基づいてＲＦ信号を生
成し、スライス・ＰＬＬ回路５に入力される。そしてス
ライス・ＰＬＬ回路５を構成するデータスライス回路で
２値化されてＥＦＭ信号が生成される。ＥＦＭ信号は、
スライス・ＰＬＬ回路５を構成するＰＬＬ回路に送ら
れ、そこでＥＦＭ信号に同期したＰＬＬクロックＰＬＣ
Ｋが生成される。ＥＦＭ信号とＰＬＣＫは、信号処理回
路６に送られ、ＥＦＭ復調、訂正、データ出力等が行わ
れる。信号処理回路６ではシステムコントローラ１０か
らの制御信号を受けて再生速度等の設定変更を行うこと
ができる。また信号処理回路６からは再生速度に比例し
た周波数を有するフレーム同期信号ＰＦＣＫが生成さ
れ、ディスクモータ制御回路８に入力される。ディスク
モータ制御回路８にはモータドライバ１１からディスク
１の回転周波数に比例したＦＧパルスも入力される。デ
ィスクモータ制御回路８ではシステムコントローラ１０
によりＣＬＶもしくはＣＡＶの再生方式を設定すること
ができるが、ＣＬＶ再生の時はＰＦＣＫを用い、ＣＡＶ
再生の時はＦＧパルスを用いることにより、それに応じ
たディスクモータ制御信号を生成し、モータドライバ１
１に入力している。モータドライバ１１は、このディス
クモータ制御信号を受けてモータの電力に変換し、ディ
スクモータ２を駆動している。FIG. 11 shows a servo loop of a disk motor in a conventional disk reproducing apparatus, and the disk motor control will be described. An electric signal read by the pickup (PU) 3 from the disk 1 rotated by the disk motor 2 is input to the RF amplifier 4.
The RF amplifier 4 generates an RF signal based on the electric signal, and is input to the slice / PLL circuit 5. Then, the data is binarized by a data slice circuit constituting the slice / PLL circuit 5 to generate an EFM signal. The EFM signal is
The PLL clock which is sent to the PLL circuit constituting the slice / PLL circuit 5 and is synchronized therewith with the EFM signal
K is generated. The EFM signal and the PLCK are sent to the signal processing circuit 6, where EFM demodulation, correction, data output, and the like are performed. The signal processing circuit 6 can change the setting such as the reproduction speed in response to the control signal from the system controller 10. Further, a frame synchronization signal PFCK having a frequency proportional to the reproduction speed is generated from the signal processing circuit 6 and input to the disk motor control circuit 8. An FG pulse proportional to the rotation frequency of the disk 1 is also input from the motor driver 11 to the disk motor control circuit 8. In the disk motor control circuit 8, the system controller 10
Can set the playback method of CLV or CAV, but at the time of CLV playback, use PFCK and CAV
At the time of reproduction, an FG pulse is used to generate a disk motor control signal corresponding to the FG pulse, and the motor driver 1
1 is input. The motor driver 11 receives the disk motor control signal, converts the signal into motor power, and drives the disk motor 2.

【０００５】システムコントローラ１０からディスクモ
ータ制御回路８に強制減速制御信号が送られるとこの制
御回路で生成されるディスクモータ制御信号は、ディス
クモータ２が逆方向に回転するようなトルクを発生さ
せ、結果的にディスクの回転を減速させる。ブレーキ回
路７は、スライス・ＰＬＬ回路５からのＥＦＭ信号ある
いはモータドライバ１１からのＦＧパルスの周期を計測
して十分遅くなったことを検出してブレーキ信号（ＢＲ
ＫＲ信号）を発生する。ブレーキ信号ＢＲＫＲがディス
クモータ制御回路８に入力されると、この信号ＢＲＫＲ
がディスクモータ制御信号をオフにしてディスク１を停
止させる。When a forced deceleration control signal is sent from the system controller 10 to the disk motor control circuit 8, the disk motor control signal generated by this control circuit generates a torque that causes the disk motor 2 to rotate in the reverse direction. As a result, the rotation of the disk is reduced. The brake circuit 7 measures the EFM signal from the slice / PLL circuit 5 or the period of the FG pulse from the motor driver 11 and detects that it has become sufficiently slow, and detects the brake signal (BR
KR signal). When the brake signal BRKR is input to the disk motor control circuit 8, this signal BRKR
Turns off the disk motor control signal and stops the disk 1.

【０００６】図１２に従来のディスクモータ制御回路を
示し、ディスクモータ制御信号の生成方法について、さ
らに詳しく述べる。ディスクモータ制御回路８は、ＡＦ
Ｃ(Automatic Frequency Control) 回路８１とＡＰＣ(A
utomatic Phase Control) 回路８２の大きく分けて２つ
のブロックからなる。ＡＦＣ回路８１は、ＣＬＶ動作時
には図１１の信号処理回路で生成される再生速度に比例
したフレーム同期信号ＰＦＣＫを受け、クロック発生回
路９で生成される水晶発振器Ｘ’ｔａｌで生成されたク
ロック信号を分周したクロックＣＫでそのフレーム同期
信号ＰＦＣＫを計測することによりフレーム周波数の誤
差を検出する。一方、ＣＡＶ動作時には図１１のモータ
ドライバ１１で生成されるＦＧパルスをクロックＣＫで
計測することにより、ＦＧパルスの周波数の誤差を検出
できる。またＡＰＣ回路８２は、ＣＬＶ動作時のみに働
くもので、最近のディスク再生装置で主流になっている
可変速再生時（ＣＡＶ動作時も含む）にはＡＰＣデータ
（位相誤差信号）を“０”としている。ＡＰＣ回路８２
は、クロックＣＫに対する位相誤差を検出して、ＣＬＶ
動作時のディスクモータのジッタを吸収することによ
り、ＣＬＶ動作をより正確にするために機能する。FIG. 12 shows a conventional disk motor control circuit, and a method of generating a disk motor control signal will be described in more detail. The disk motor control circuit 8 includes an AF
C (Automatic Frequency Control) circuit 81 and APC (A
utomatic Phase Control) The circuit 82 is roughly divided into two blocks. The AFC circuit 81 receives the frame synchronization signal PFCK proportional to the reproduction speed generated by the signal processing circuit of FIG. 11 at the time of the CLV operation, and outputs the clock signal generated by the crystal oscillator X′tal generated by the clock generation circuit 9. An error of the frame frequency is detected by measuring the frame synchronization signal PFCK with the divided clock CK. On the other hand, during the CAV operation, an error in the frequency of the FG pulse can be detected by measuring the FG pulse generated by the motor driver 11 in FIG. 11 with the clock CK. The APC circuit 82 operates only at the time of CLV operation. At the time of variable speed reproduction (including CAV operation), which is the mainstream in recent disk reproducing devices, APC data (phase error signal) is set to "0". And APC circuit 82
Detects the phase error with respect to the clock CK and
It functions to make the CLV operation more accurate by absorbing the jitter of the disk motor during operation.

【０００７】ディスクモータ制御信号は、ＡＦＣデータ
とＡＰＣデータが足し込まれたものになる。セレクタ８
３は、図１３のセレクタの対応表にあるように、正常に
ＣＬＶ、ＣＡＶ動作が行われているノーマル再生の場合
はＡＦＣ回路で検出した周波数誤差信号を選択（Ａ０）
し、システムコントローラ１０から入力される強制加速
制御信号が入力された場合は所定の値に設定された正の
値、例えば、正の最大値を選択（Ａ１）し、強制減速制
御信号が入力された場合は所定の値に設定された負の
値、例えば、負の最大値を選択（Ａ２）し、そして強制
減速制御信号が入力されＢＲＫＲ信号を検出した場合は
“０”を選択（Ａ３）してＡＦＣデータとするように構
成されている。以上のようにディスクモータ制御回路８
で生成されるディスクモータ制御信号により、正確なＣ
ＬＶ・ＣＡＶ動作又はシステムコントローラ１０の制御
信号によるディスク１の強制加減速動作及びディスクモ
ータ２の停止が可能となる。The disk motor control signal is obtained by adding AFC data and APC data. Selector 8
3 selects a frequency error signal detected by the AFC circuit in the case of normal reproduction in which CLV and CAV operations are normally performed, as shown in the selector correspondence table of FIG. 13 (A0).
When a forced acceleration control signal input from the system controller 10 is input, a positive value set to a predetermined value, for example, a positive maximum value is selected (A1), and a forced deceleration control signal is input. In this case, a negative value set to a predetermined value, for example, a negative maximum value is selected (A2), and when a forced deceleration control signal is input and a BRKR signal is detected, "0" is selected (A3). And AFC data. As described above, the disk motor control circuit 8
By the disk motor control signal generated by
The forced acceleration / deceleration operation of the disk 1 and the stop of the disk motor 2 by the LV / CAV operation or the control signal of the system controller 10 can be performed.

【０００８】[0008]

【発明が解決しようとする課題】ディスクモータ２の停
止時に重要となるのは、ブレーキ回路７によりブレーキ
信号（ＢＲＫＲ信号）を検出することである。例えば、
スライス・ＰＬＬ回路６から生成されるＥＦＭ信号の周
期を計測して、この周期が十分に遅くなったことを検知
した時にＢＲＫＲ信号を生成するようなブレーキ回路７
を考える。ディスク１を３２倍速で再生中にディスク１
を停止させるためにシステムコントローラ１０から強制
減速制御信号をディスクモータ制御回路８に送った直後
にディスク再生装置に衝撃が加わりピックアップ３のフ
ォーカスが外れてしまった場合にはもはやピックアップ
３は、ディスク１に刻まれた信号を読み取ることができ
なくなってしまう。したがってＥＦＭ信号を計測信号と
するようなブレーキ回路７では、ピックアップ３のフォ
ーカスが外れてしまった場合、ＢＲＫＲ信号を検出する
ことは不可能になってしまう。そのためＥＦＭ信号が読
み取れなくなってＢＲＫＲ信号の検出が不可能になる。
その結果ＡＦＣデータを“０”にリセットできずにずっ
と負の最大値をディスクモータ制御信号としてしまうこ
とになるので、減速したディスク１を停止させずに逆方
向に回転させるトルクを与え続けるため逆方向に暴走し
てしまうという結果を招いてしまう。What is important when the disk motor 2 is stopped is that the brake circuit 7 detects a brake signal (BRKR signal). For example,
A brake circuit 7 that measures the cycle of the EFM signal generated from the slice / PLL circuit 6 and generates a BRKR signal when detecting that the cycle is sufficiently slow.
think of. While playing disc 1 at 32x speed,
Immediately after the system controller 10 sends a forced deceleration control signal from the system controller 10 to the disk motor control circuit 8 to stop the disk drive, if the impact is applied to the disk reproducing apparatus and the pickup 3 is out of focus, the pickup 3 It becomes impossible to read the signal engraved on the device. Therefore, in the brake circuit 7 that uses the EFM signal as the measurement signal, it becomes impossible to detect the BRKR signal when the pickup 3 is out of focus. As a result, the EFM signal cannot be read and the BRKR signal cannot be detected.
As a result, the AFC data cannot be reset to "0", and the negative maximum value is used as the disk motor control signal. Therefore, the torque for rotating the decelerated disk 1 in the reverse direction without stopping is provided. The result is a runaway in the direction.

【０００９】この問題を避けるために実際はピックアッ
プ３のフォーカスが落ちてしまった場合には図１１のデ
ィスクモータのサーボループは解除するようになってい
て、ディスクモータ制御信号として“０”をモータドラ
イバに送り、自然にディスク１が減速して止まるのを待
つ以外に方法がないという問題があった。一方、ＦＧパ
ルスを計測信号とするようなブレーキ回路７の場合は、
ピックアップ３のフォーカスが落ちたとしても、問題な
くＦＧパルスの周期が十分に遅くなることを検知するこ
とが可能でＢＲＫＲ信号を発生させ得る。しかし、ディ
スク再生装置の何らかの誤動作により、ディスク１が逆
回転方向に暴走している場合には、システムコントロー
ラ１０より強制減速制御信号をディスクモータ制御回路
８に送っても減速させられないという状況に陥ってしま
うことがあった。これは、ＥＦＭ信号を計測信号とする
ようなブレーキ回路７でも起こり得る問題であった。本
発明は、この様な事情によりなされたものであり、ディ
スクモータが逆方向に回転していることを検出でき、通
常の強制減速制御信号のみでディスクモータの回転を停
止させることができるディスク再生装置及びディスクモ
ータ制御回路を提供する。In order to avoid this problem, when the focus of the pickup 3 actually drops, the servo loop of the disk motor shown in FIG. 11 is released, and "0" is set as the disk motor control signal to the motor driver. And wait for the disk 1 to naturally decelerate and stop, there is no other way. On the other hand, in the case of the brake circuit 7 in which the FG pulse is used as the measurement signal,
Even if the focus of the pickup 3 drops, it is possible to detect that the period of the FG pulse is sufficiently delayed without any problem, and it is possible to generate the BRKR signal. However, if the disk 1 runs out of control in the reverse rotation direction due to some malfunction of the disk reproducing apparatus, the system controller 10 may not send the forced deceleration control signal to the disk motor control circuit 8 to decelerate. There was a fall. This is a problem that can occur in the brake circuit 7 that uses the EFM signal as a measurement signal. The present invention has been made in view of such circumstances, and it is possible to detect that the disk motor is rotating in the reverse direction, and to stop the rotation of the disk motor only by a normal forced deceleration control signal. An apparatus and a disk motor control circuit are provided.

【００１０】[0010]

【課題を解決するための手段】ディスク再生装置及びデ
ィスクモータ制御回路において、モータドライバから出
力されるディスクの回転周期に比例したＦＧパルスの周
期を計測し、その計測値によりディスクが逆回転に暴走
していることを検出してディスクの回転を停止させるこ
とを特徴としている。ディスクの回転を停止させる制御
信号をシステムコントローラから送ることによりディス
クの回転状況のあらゆる場合において停止制御が可能と
なる。In the disk reproducing apparatus and the disk motor control circuit, the period of the FG pulse output from the motor driver is measured in proportion to the rotation period of the disk, and the measured value causes the disk to run out of reverse rotation. The rotation of the disk is stopped by detecting that the disk is rotating. By sending a control signal for stopping the rotation of the disk from the system controller, the stop control can be performed in all cases of the rotation state of the disk.

【００１１】すなわち本発明のディスク再生装置は、デ
ィスクに線速度一定で記録されたデータを光学的に読み
出し、電気信号に変換する光電変換手段及びレンズを制
御するアクチュエータを備えた光学式ピックアップと、
前記電気信号に変換された前記データを２値化する手段
と、前記２値化された前記データを復調し再生データを
生成する手段と、データが線速度一定で記録されたディ
スクからフレーム同期信号（ＰＦＣＫ）を検出する手段
と、ディスクモータの回転周波数に比例したＦＧパルス
信号を生成する手段と、前記フレーム同期信号（ＰＦＣ
Ｋ）もしくは前記ＦＧパルス信号と周波数を比較するた
めのクロック信号（ＣＫ）を生成する手段と、前記フレ
ーム同期信号（ＰＦＣＫ）もしくは前記ＦＧパルス信号
と前記クロック（ＣＫ）との周波数を検出する手段と、
前記ディスクモータの回転が十分に遅くなったことを検
出してブレーキ信号（ＢＲＫＲ信号）を生成する手段
と、前記フレーム同期信号（ＰＦＣＫ）もしくは前記Ｆ
Ｇパルス信号と前記クロック信号（ＣＫ）の周波数を比
較して生成された周波数誤差もしくは所定の正の値又は
所定の負の値もしくは“０”を選択してディスクモータ
制御信号を生成し、このディスクモータ制御信号に基づ
いて前記ディスクモータを駆動する手段と、システムコ
ントローラからの強制減速制御信号により前記ディスク
モータが逆回転していることを検出する逆回転検出信号
（ＢＫＥＲＲ信号）を生成する手段とを具備し、前記デ
ィスクが逆方向に回転した場合において前記逆回転検出
信号（ＢＫＥＲＲ信号）に基づいて前記ディスクモータ
制御信号を反転することによりディスクモータの回転を
停止することを特徴としている。That is, a disk reproducing apparatus according to the present invention comprises: an optical pickup provided with photoelectric conversion means for optically reading data recorded on a disk at a constant linear velocity, converting the data into an electric signal, and an actuator for controlling a lens;
Means for binarizing the data converted to the electric signal, means for demodulating the binarized data to generate reproduced data, and a frame synchronization signal from a disk on which the data is recorded at a constant linear velocity. Means for detecting (PFCK), means for generating an FG pulse signal proportional to the rotation frequency of the disk motor, and means for detecting the frame synchronization signal (PFC).
K) or means for generating a clock signal (CK) for comparing the frequency with the FG pulse signal, and means for detecting the frequency between the frame synchronization signal (PFCK) or the FG pulse signal and the clock (CK) When,
Means for detecting that the rotation of the disk motor has become sufficiently slow to generate a brake signal (BRKR signal); and a means for generating the frame synchronization signal (PFCK) or the F signal.
A disc motor control signal is generated by selecting a frequency error generated by comparing the frequency of the G pulse signal and the frequency of the clock signal (CK) or a predetermined positive value or a predetermined negative value or “0”. Means for driving the disk motor based on a disk motor control signal, and means for generating a reverse rotation detection signal (BKERR signal) for detecting that the disk motor is rotating in reverse according to a forced deceleration control signal from a system controller Wherein the rotation of the disk motor is stopped by inverting the disk motor control signal based on the reverse rotation detection signal (BKERR signal) when the disk rotates in the reverse direction.

【００１２】また、本発明のディスクモータ制御回路
は、情報が線速度一定で記録されたディスクからフレー
ム同期信号（ＰＦＣＫ）を検出する回路と、ディスクモ
ータの回転周波数に比例したＦＧパルス信号を生成する
回路と、前記フレーム同期信号（ＰＦＣＫ）もしくは前
記ＦＧパルス信号と周波数を比較するためのクロック信
号（ＣＫ）を生成する回路と、前記フレーム同期信号
（ＰＦＣＫ）もしくは前記ＦＧパルス信号と前記クロッ
ク（ＣＫ）との周波数を検出する回路と、ディスクモー
タの回転が十分に遅くなったことを検出してブレーキ信
号（ＢＲＫＲ信号）を生成する回路と、前記フレーム同
期信号（ＰＦＣＫ）もしくは前記ＦＧパルス信号と前記
クロック信号（ＣＫ）の周波数を比較して生成された周
波数誤差もしくは所定の正の値又は所定の負の値もしく
は“０”を選択してディスクモータ制御信号を生成し、
このディスクモータ制御信号に基づいて前記ディスクモ
ータを駆動する回路と、システムコントローラからの強
制減速制御信号により前記ディスクモータが逆回転して
いることを検出する逆回転検出信号（ＢＫＥＲＲ信号）
を生成する回路とを具備し、ディスクが逆方向に回転し
た場合において、前記逆回転検出信号（ＢＫＥＲＲ信
号）に基づいて前記ディスクモータ制御信号を反転する
ことによりディスクモータの回転を停止することを特徴
としている。Further, the disk motor control circuit of the present invention generates a frame synchronization signal (PFCK) from a disk on which information is recorded at a constant linear velocity, and generates an FG pulse signal proportional to the rotation frequency of the disk motor. A circuit that generates a clock signal (CK) for comparing the frequency with the frame synchronization signal (PFCK) or the FG pulse signal; and a circuit that generates the clock signal (PFCK) or the FG pulse signal and the clock (CK). CK), a circuit for detecting that the rotation of the disk motor has become sufficiently slow and generating a brake signal (BRKR signal), the frame synchronization signal (PFCK) or the FG pulse signal. And a frequency error generated by comparing the frequency of the clock signal (CK) or a predetermined value. It generates a disc motor control signal by selecting a positive value or a predetermined negative value or "0",
A circuit for driving the disk motor based on the disk motor control signal, and a reverse rotation detection signal (BKERR signal) for detecting that the disk motor is rotating in reverse according to a forced deceleration control signal from a system controller.
And stopping the rotation of the disk motor by inverting the disk motor control signal based on the reverse rotation detection signal (BKERR signal) when the disk rotates in the reverse direction. Features.

【００１３】前記逆回転検出信号（ＢＫＥＲＲ信号）に
基づいて前記ディスクモータ制御信号を反転する動作を
前記ＦＧパルスの周波数が所定の値まで低下した後は止
めることによりディスクモータの回転を停止するように
しても良い。システムコントローラからの非反転制御信
号により、前記逆回転検出信号（ＢＫＥＲＲ）を検出し
た場合に前記ディスクモータ制御信号を“０”としてデ
ィスクモータサーボループを解除するようにしても良
い。請求項２乃至請求項４に記載のディスクモータ制御
回路は、半導体基板に形成され、この半導体基板には、
前記ディスクモータの回転周波数に比例したＦＧパルス
信号を入力する端子（Ｔ１）と、前記ディスクモータを
駆動するディスクモータ制御信号を出力する端子（Ｔ
２）と、前記ディスクモータ制御信号を反転させること
によりディスクモータの回転を停止させる前記逆転検出
信号が入出力する端子（Ｔ３）と、前記ディスクモータ
の回転が十分に遅くなったことを検出したときに生成さ
れるブレーキ信号（ＢＲＫＲ信号）を入出力する端子
（Ｔ４）とを備えているようにしても良い。The rotation of the disk motor is stopped by stopping the operation of inverting the disk motor control signal based on the reverse rotation detection signal (BKERR signal) after the frequency of the FG pulse drops to a predetermined value. You may do it. When the reverse rotation detection signal (BKERR) is detected by a non-inversion control signal from the system controller, the disk motor control signal may be set to "0" to release the disk motor servo loop. The disk motor control circuit according to any one of claims 2 to 4 is formed on a semiconductor substrate.
A terminal (T1) for inputting an FG pulse signal proportional to the rotation frequency of the disk motor, and a terminal (T1) for outputting a disk motor control signal for driving the disk motor.
2) and a terminal (T3) for inputting and outputting the reverse rotation detection signal for stopping the rotation of the disk motor by inverting the disk motor control signal, and detecting that the rotation of the disk motor has become sufficiently slow. And a terminal (T4) for inputting and outputting a brake signal (BRKR signal) generated at that time.

【００１４】[0014]

【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。図１は、ディスク再生装置のディス
クモータサーボループを示すブロック図である。図１に
示す実施例において、ディスク１は、ディスクモータ２
により回転駆動され、光学式ピックアップ（ＰＵ）３に
よりディスク１に記録されたデータが電流信号として読
み取られる。読み取られたデータは、ＲＦアンプ４に供
給される。ＲＦアンプ４は、ピックアップ３で読み取ら
れた再生信号である電流信号（データ）を電圧信号、す
なわちＲＦ信号に変換し、これをスライス・ＰＬＬ回路
５に供給する。スライス・ＰＬＬ回路５を構成するスラ
イス回路では入力した再生信号を２値化して、例えば、
ディスク１がＣＤであればＥＦＭ信号としてスライス・
ＰＬＬ回路５を構成するＰＬＬ回路及び信号処理回路６
に供給する。このＰＬＬ回路は、ＥＦＭ信号に同期した
ＰＬＬクロックＰＬＣＫを生成する。信号処理回路６
は、ＥＦＭ信号とＰＬＣＫ信号とを受けてフレーム同期
信号ＰＦＣＫを生成し、これをディスクモータ制御回路
８に入力させる。ディスクモータ制御回路８にはモータ
ドライバ１１からディスク１の回転に比例した周期のＦ
Ｇパルスも入力されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a disk motor servo loop of the disk reproducing apparatus. In the embodiment shown in FIG.
The optical pickup (PU) 3 reads the data recorded on the disk 1 as a current signal. The read data is supplied to the RF amplifier 4. The RF amplifier 4 converts a current signal (data), which is a reproduction signal read by the pickup 3, into a voltage signal, that is, an RF signal, and supplies this to the slice / PLL circuit 5. In the slice circuit constituting the slice / PLL circuit 5, the input reproduced signal is binarized, and for example,
If the disc 1 is a CD, the slice
PLL circuit and signal processing circuit 6 constituting PLL circuit 5
To supply. This PLL circuit generates a PLL clock PLCK synchronized with the EFM signal. Signal processing circuit 6
Receives the EFM signal and the PLCK signal, generates a frame synchronization signal PFCK, and inputs the frame synchronization signal PFCK to the disk motor control circuit 8. The disk motor control circuit 8 supplies the motor driver 11 with a period F proportional to the rotation of the disk 1.
The G pulse is also input.

【００１５】また、水晶発振器Ｘ’ｔａｌなどを用いた
クロック発生回路９からシステムコントローラ１０によ
り制御されて基準周波数のクロック（以下、基準クロッ
クという）ＣＫが生成され、これもディスクモータ制御
回路８に入力される。ディスクモータ制御回路８におい
ては、フレーム同期信号ＰＦＣＫ又はＦＧパルスを基準
クロックＣＫを用いて計測することにより、それらの周
波数誤差又は位相誤差を検出する。ただし、位相誤差を
検出するのはＣＬＶ動作時のみである。それらの誤差信
号の和をディスクモータ制御信号としてモータドライバ
１１に入力することによりディスクモータ２にトルクを
与え、ＣＬＶ及びＣＡＶ動作が可能になる。A clock CK having a reference frequency (hereinafter referred to as a reference clock) CK is generated from a clock generation circuit 9 using a crystal oscillator X'tal or the like under the control of a system controller 10. Is entered. The disk motor control circuit 8 detects the frequency error or the phase error by measuring the frame synchronization signal PFCK or the FG pulse using the reference clock CK. However, the phase error is detected only during the CLV operation. By inputting the sum of these error signals to the motor driver 11 as a disk motor control signal, a torque is applied to the disk motor 2 and CLV and CAV operations become possible.

【００１６】一方、システムコントローラ１０から強制
減速（停止）制御信号が送られると、ディスクモータ制
御回路８からは所定の値の負値、例えば、この実施例で
は負の最大値をディスクモータ制御信号として出力し、
ディスクモータ２が回転している方向とは逆方向にトル
クを加えることにより、ディスク１の回転速度を減速さ
せる。ブレーキ回路７は、その回転速度が十分に遅くな
ったことを検知してブレーキ信号（ＢＲＫＲ信号）を出
力し、これをディスクモータ制御回路８に入力させる。
ディスクモータ制御回路８ではＢＲＫＲ信号により、デ
ィスクモータ制御信号を“０”としてディスクモータ２
にトルクを与えないようになり、ディスク１は完全に停
止する。またブレーキ回路７は、逆回転検出信号（ＢＫ
ＥＲＲ信号）を出力するような構造を具備している。On the other hand, when a forced deceleration (stop) control signal is sent from the system controller 10, a predetermined negative value, for example, a maximum negative value in this embodiment is transmitted from the disk motor control circuit 8 to the disk motor control signal. Output as
The rotational speed of the disk 1 is reduced by applying a torque in a direction opposite to the direction in which the disk motor 2 rotates. The brake circuit 7 detects that the rotation speed has become sufficiently low, outputs a brake signal (BRKR signal), and inputs this to the disk motor control circuit 8.
The disk motor control circuit 8 sets the disk motor control signal to “0” by the BRKR signal and sets the disk motor 2
, And the disk 1 stops completely. Further, the brake circuit 7 outputs a reverse rotation detection signal (BK
(ERR signal).

【００１７】図２にディスクモータの停止動作のフロー
チャートを示し、更に詳しく停止動作の説明をする。ま
ずディスク再生中において、システムコントローラから
強制減速制御信号が出力される、すなわちディスク回転
に対する停止命令が出力される（ステップ１０１）と、
ディスクモータ制御回路では所定の負の値、例えば、負
の最大値をディスクモータ制御信号として出力し、ブレ
ーキ回路では、計測信号として、例えば、ＦＧパルスの
周期の計測（ステップ１０２）を開始する。ステップ１
０３ではＦＧパルスの周期が十分に長くなって目標速度
に達したか否かのチェックを行い、目標速度に達してい
た場合（Ｙｅｓ）にはＢＲＫＲ＝“Ｈ”として（ステッ
プ１０５）、ディスクモータ制御信号を“０”にしてデ
ィスクを停止させる。FIG. 2 shows a flowchart of the stop operation of the disk motor, and the stop operation will be described in more detail. First, during disc playback, when a forced deceleration control signal is output from the system controller, that is, a stop command for the disc rotation is output (step 101).
The disk motor control circuit outputs a predetermined negative value, for example, a negative maximum value, as a disk motor control signal, and the brake circuit starts measurement of, for example, the period of an FG pulse as a measurement signal (step 102). Step 1
At 03, it is checked whether or not the period of the FG pulse has become sufficiently long to reach the target speed. If the target speed has been reached (Yes), BRKR is set to "H" (step 105), and the disk motor The control signal is set to "0" to stop the disk.

【００１８】目標速度に達していない場合（Ｎｏ）に
は、ＦＧパルスの周期の異常を検出させる（ステップ１
０４）。検出方法は、ＦＧパルスの周期を毎回計測し、
前回の計測結果と最新の計測結果の大小比較を行う。そ
れによりＦＧパルスの周期が長くなっているのか、短く
なっているのかが分かり、ディスクモータ制御信号を負
の最大値にしたことにより、ディスクが減速しているの
か、逆方向に加速しているのかが判断できる。正常時は
ディスクが減速し、再度ステップ１０２以降を繰り返
す。もし、何らかの異常モードに入り込み逆方向に加速
していると判断した場合には逆回転検出信号（ＢＫＥＲ
Ｒ信号）をセットする（ステップ１０６）。ＢＫＥＲＲ
信号＝“Ｈ”の時は、ディスクが逆回転に加速してしま
っていることになるので、ディスクを停止させるために
はディスクモータ制御信号としては正の最大値をモータ
ドライバに入力すれば良い。ディジタル信号における正
負の符号を反転するには単純に全ビット反転するだけで
良く、ハード的に非常に簡単に実現できる。停止動作中
はＡＰＣデータ（位相誤差信号）は必要ないので、ＢＫ
ＥＲＲ信号を検出した時にはＡＦＣデータのみを反転す
ることでディスクモータ制御信号の反転となる（ステッ
プ１０７）。If the target speed has not been reached (No), an abnormality in the period of the FG pulse is detected (step 1).
04). The detection method measures the cycle of the FG pulse every time,
Compare the previous measurement result with the latest measurement result. As a result, it is known whether the period of the FG pulse is long or short, and by setting the disk motor control signal to the negative maximum value, the disk is decelerating or accelerating in the opposite direction. Can be determined. In a normal state, the disk is decelerated, and Step 102 and the subsequent steps are repeated again. If it is determined that the vehicle has entered an abnormal mode and is accelerating in the reverse direction, the reverse rotation detection signal (BKER
R signal) is set (step 106). BKERR
When the signal is "H", the disk has accelerated in the reverse rotation, so that the disk can be stopped by inputting a positive maximum value to the motor driver as a disk motor control signal. . To invert the sign of the digital signal, it is only necessary to simply invert all the bits, and it is very easy to realize in terms of hardware. Since APC data (phase error signal) is not required during the stop operation, BK
When the ERR signal is detected, the disc motor control signal is inverted by inverting only the AFC data (step 107).

【００１９】その後、再びステップ１０２以降を繰り返
すことにより、正常にディスクの停止が可能となる。シ
ステムコントローラにより非反転制御信号を“Ｈ”にし
ている場合（ステップ１０８）は、逆回転を異常モード
としてとらえ、ＢＫＥＲＲ信号を検出したらディスクモ
ータ制御信号を“０”として（ステップ１０９）、ディ
スクモータフォーカスサーボループを解除するようにし
ても良い。Thereafter, by repeating Step 102 and subsequent steps, the disk can be normally stopped. When the non-inversion control signal is set to "H" by the system controller (step 108), the reverse rotation is regarded as an abnormal mode, and when the BKERR signal is detected, the disk motor control signal is set to "0" (step 109). The focus servo loop may be canceled.

【００２０】図３にブレーキ回路のブロック図を示して
その説明をする。システムコントローラ１０より強制減
速制御信号（停止命令）が送られて、ブレーキ回路がア
クティブになる構造となっている。計測クロックとして
は、例えば、ＥＦＭ信号又はＦＧパルスを用い、非計測
クロックは、クロック発生回路９より供給されるクロッ
ク信号ＣＫを用いる。クロック信号ＣＫは、計測クロッ
クの周期に応じて分周器７１で分周し、これをカウンタ
７４のクロックとする。ＥＦＭ信号もしくはＦＧパルス
にはチャタリングが生じるのでノイズ除去回路７２で波
形整形してからタイミング生成回路７３へ送られる。タ
イミング生成回路７３では計測信号の上がりエッジでカ
ウンタ７４のクリア信号を生成する。ＢＲＫＲ検出回路
７５は、カウンタの値が十分に大きくなった時にＢＲＫ
Ｒ信号をセットする構成になっている。ＢＫＥＲＲ検出
回路７６は、レジスタ１とレジスタ２の２段のシフトレ
ジスタを持ち、タイミング生成回路７３で作られるタイ
ミング信号Фでカウンタの値をレジスタ１（値はＡ）に
シフトし、レジスタ１の値をレジスタ２（値はＢ）にシ
フトし、コンパレータなどでＡとＢの値の大小比較を行
い、Ｂの値がＡの値よりも大きくなったときにＢＫＥＲ
Ｒ信号をセットする構成になっている。FIG. 3 shows a block diagram of the brake circuit, which will be described. A forced deceleration control signal (stop command) is sent from the system controller 10 to activate the brake circuit. For example, an EFM signal or an FG pulse is used as a measurement clock, and a clock signal CK supplied from the clock generation circuit 9 is used as a non-measurement clock. The clock signal CK is frequency-divided by the frequency divider 71 in accordance with the cycle of the measurement clock, and is used as the clock of the counter 74. Since chattering occurs in the EFM signal or the FG pulse, the waveform is shaped by the noise removing circuit 72 and then sent to the timing generating circuit 73. The timing generation circuit 73 generates a clear signal of the counter 74 at the rising edge of the measurement signal. When the value of the counter becomes sufficiently large, the BRKR detection circuit 75
The R signal is set. The BKERR detection circuit 76 has a two-stage shift register of a register 1 and a register 2. The BKERR detection circuit 76 shifts the value of the counter to the register 1 (the value is A) by the timing signal 作 generated by the timing generation circuit 73, and Is shifted to the register 2 (the value is B), and the values of A and B are compared with each other by a comparator or the like. When the value of B becomes larger than the value of A, BKER
The R signal is set.

【００２１】図４にディスクモータ制御回路の詳細なブ
ロック図を示す。図１に示されているディスクモータ制
御回路８は、ＡＦＣ回路８１とＡＰＣ回路８２の大きく
分けて２つのブロックからなる。ＡＦＣ回路８１は、Ｃ
ＬＶ動作時には図１の信号処理回路で生成される再生速
度に比例したフレーム同期信号ＰＦＣＫを受け、クロッ
ク発生回路９で生成される水晶発振器Ｘ’ｔａｌで生成
されたクロック信号を分周したクロックＣＫでそのフレ
ーム同期信号ＰＦＣＫを計測することによりフレーム周
波数の誤差を検出する。一方、ＣＡＶ動作時には図１の
モータドライバ１１で生成されるＦＧパルスをクロック
ＣＫで計測することにより、ＦＧパルスの周波数の誤差
を検出できる。また、ＡＰＣ回路８２は、ＣＬＶ動作時
のみに働くもので、最近のディスク再生装置で主流にな
っている可変速再生時（ＣＡＶ動作時も含む）にはＡＰ
Ｃデータ（位相誤差信号）を“０”としている。ＡＰＣ
回路８２は、クロックＣＫに対する位相誤差を検出し
て、ＣＬＶ動作時のディスクモータのジッタを吸収する
ことにより、ＣＬＶ動作をより正確にするために機能す
る。ディスクモータ制御信号は、ＡＦＣデータとＡＰＣ
データが足し込まれたものになる。FIG. 4 is a detailed block diagram of the disk motor control circuit. The disk motor control circuit 8 shown in FIG. 1 is roughly composed of two blocks of an AFC circuit 81 and an APC circuit 82. The AFC circuit 81
During the LV operation, a clock CK obtained by receiving a frame synchronization signal PFCK proportional to the reproduction speed generated by the signal processing circuit of FIG. 1 and dividing the clock signal generated by the crystal oscillator X′tal generated by the clock generation circuit 9 is obtained. Then, an error of the frame frequency is detected by measuring the frame synchronization signal PFCK. On the other hand, during the CAV operation, an error in the frequency of the FG pulse can be detected by measuring the FG pulse generated by the motor driver 11 in FIG. 1 with the clock CK. The APC circuit 82 operates only at the time of CLV operation. At the time of variable speed reproduction (including CAV operation), which is the mainstream in recent disk reproducing apparatuses, the APC circuit 82 operates at the same time.
The C data (phase error signal) is set to “0”. APC
The circuit 82 functions to detect the phase error with respect to the clock CK and absorb the jitter of the disk motor during the CLV operation, thereby making the CLV operation more accurate. The disk motor control signal consists of AFC data and APC
The data will be added.

【００２２】セレクタ８３は、図１３のセレクタの対応
表にあるように、正常にＣＬＶ、ＣＡＶ動作が行われて
いるノーマル再生の場合はＡＦＣ回路で検出した周波数
誤差信号を選択（Ａ０）し、システムコントローラ１０
から入力される強制加速制御信号が入力された場合は所
定の値に設定された正の値、例えば、正の最大値を選択
（Ａ１）し、強制減速制御信号が入力された場合は所定
の値に設定された負の値、例えば、負の最大値を選択
（Ａ２）し、強制減速制御信号が入力されＢＲＫＲ信号
を検出した場合は“０”を選択（Ａ３）してＡＦＣデー
タとするように構成されている。また本発明のディスク
モータ制御回路には強制加速制御信号、強制減速制御信
号、ブレーキ信号（ＢＲＫＲ）の制御信号の他に非反転
制御信号及び逆回転検出信号（ＢＫＥＲＲ）が入力され
る。そして逆回転検出信号と負の最大値を入力とし、出
力が負の最大値を選択する端子（Ａ２）に接続されたｅ
ｘＮＯＲ回路（ＥＸＣＬＵＳＩＶＥ ＮＯＲ）が追加さ
れている。システムコントローラより強制減速制御信号
が入力されていて非反転制御信号が“Ｌ”の場合は、Ｂ
ＫＥＲＲ＝“Ｈ”で負の最大値は反転され、正の最大値
がディスクモータ制御信号となる。つまり逆回転してい
るときは、正の最大値が強制的にその回転を阻止される
ことになる。また、セレクタ８３は、図５のセレクタの
対応表に示すように、非反転制御信号が“Ｈ”の時は、
“０”をＡＦＣデータとして出力するような構成として
いる。As shown in the selector correspondence table of FIG. 13, the selector 83 selects (A0) the frequency error signal detected by the AFC circuit during normal reproduction in which the CLV and CAV operations are performed normally, System controller 10
When a forced acceleration control signal input from the controller is input, a positive value set to a predetermined value, for example, a positive maximum value is selected (A1), and when a forced deceleration control signal is input, a predetermined value is selected. A negative value set as the value, for example, a negative maximum value is selected (A2). When a forced deceleration control signal is input and a BRKR signal is detected, "0" is selected (A3) to be AFC data. It is configured as follows. Further, in addition to the forced acceleration control signal, the forced deceleration control signal, and the control signal of the brake signal (BRKR), the non-inversion control signal and the reverse rotation detection signal (BKERR) are input to the disk motor control circuit of the present invention. The reverse rotation detection signal and the negative maximum value are input, and the output is connected to the terminal (A2) for selecting the negative maximum value.
An xNOR circuit (EXCLUSIVE NOR) is added. If the forced deceleration control signal is input from the system controller and the non-inversion control signal is "L", B
When KERR = “H”, the negative maximum value is inverted, and the positive maximum value becomes the disk motor control signal. That is, when the motor rotates in the reverse direction, the positive maximum value is forcibly prevented from rotating. Further, as shown in the selector correspondence table of FIG. 5, when the non-inversion control signal is “H”, the selector 83
It is configured to output “0” as AFC data.

【００２３】図６に正常に停止する場合のタイミングチ
ャートを示す。強制減速制御信号（停止命令）により、
ディスクモータは、逆回転方向のトルクを受けてＦＧパ
ルス（計測信号）の周期が長くなってくる。ＦＧ周期毎
にカウントするカウンタの値は次第に大きくなり、Ｎ回
目のカウント値が十分大きくなり目標速度に達してＢＲ
ＫＲ信号を生成している。ＢＲＫＲ信号の検出で強制減
速制御信号（停止命令）はリセットされ、ディスクモー
タの回転は止まる。また、何等かの原因によりディスク
が逆回転している異常状態の場合において、強制減速制
御信号（停止命令）を受けた時のタイミングチャートを
図７及び図８に示す。FIG. 6 shows a timing chart in the case of normal stop. With the forced deceleration control signal (stop command),
The disk motor receives the torque in the reverse rotation direction and the period of the FG pulse (measurement signal) becomes longer. The value of the counter that counts every FG cycle gradually increases, and the N-th count value becomes sufficiently large to reach the target speed.
KR signal is generated. Upon detection of the BRKR signal, the forced deceleration control signal (stop command) is reset, and the rotation of the disk motor stops. FIGS. 7 and 8 show timing charts when a forced deceleration control signal (stop command) is received in an abnormal state where the disk is rotating in the reverse direction for some reason.

【００２４】図７は、システムコントローラにより、非
反転制御信号を“Ｈ”にした場合、図８は、“Ｌ”にし
た場合である。図７では非反転制御信号が“Ｈ”のた
め、Ｂの値の方がＡより大きいことを検出し、ＢＫＥＲ
Ｒ信号を発生してＡＦＣデータを“０”としてディスク
モータサーボループを解除し、強制減速制御信号もリセ
ットする。図８では、ＢＫＥＲＲ信号を検出して、ＡＦ
Ｃデータを正の最大値に切り替える。これにより、逆回
転方向に回転していたディスクモータには、順回転方向
へのトルクが加わり、回転速度を減速させることがで
き、以降は図６と同様の停止動作を可能とする。以上、
前述した実施例のディスクモータ制御回路のセレクタに
入力される正の最大値、負の最大値は、一例であって、
本発明で必要としているのは所定の値に設定した正の
値、負の値である。FIG. 7 shows the case where the non-inversion control signal is set to "H" by the system controller, and FIG. 8 shows the case where it is set to "L". In FIG. 7, since the non-inversion control signal is “H”, it is detected that the value of B is larger than A, and BKER
An R signal is generated to set the AFC data to "0" to release the disk motor servo loop and reset the forced deceleration control signal. In FIG. 8, the BKERR signal is detected and AF
Switch C data to positive maximum. As a result, a torque in the forward rotation direction is applied to the disk motor that has been rotating in the reverse rotation direction, so that the rotation speed can be reduced, and thereafter the same stop operation as in FIG. 6 can be performed. that's all,
The positive maximum value and the negative maximum value input to the selector of the disk motor control circuit of the above-described embodiment are examples,
The present invention requires a positive value and a negative value set to predetermined values.

【００２５】次に、図９を参照してＦＧパルスの周波数
変化に対応して変化するディスクモータ制御信号を説明
する。ここで説明するディスクの動作は、図２に示すフ
ローチャートに従う。非反転制御信号“Ｌ”の場合にお
いて、逆回転するディスクを停止させる動作を行う。逆
回転検出信号（ＢＫＥＲＲ）が“Ｈ”の時がブレーキ回
路の動作する時点（ＢＲＡＫＥ）である。この時点を、
例えば、６００Ｈｚとし、この時点でディスクが逆回転
に加速してしまっていることになるので、ディスクを停
止させるためにディスクモータ制御信号としては正の最
大値をモータドライバに入力する。停止動作中はＡＰＣ
データ（位相誤差信号）は必要ないので、ＢＫＥＲＲ信
号を検出した時にはＡＦＣデータのみを反転することで
ディスクモータ制御信号の反転となる。ＡＦＣデータの
この状態を与え続けると点線Ｅに示すように下がり続け
て負の領域に入ってしまう（つまり、正回転に変わ
る）。逆回転を停止させるためにはこの状態は好ましく
ないので、計測信号（ＦＧパルス）が所定の値（例え
ば、Ａ、Ｂ、Ｃ、Ｄ点のいずれかの値）まで下がったら
ディスクモータ制御信号を“０”に変更すると、正回転
に至らずにディスクを停止させることができる。この図
では、Ａ点及びＢ点（実線Ａ及び実線Ｂ）で変更させた
場合のＦＧパルスの変化を示す。Next, a description will be given of a disk motor control signal which changes in response to a change in the frequency of the FG pulse with reference to FIG. The operation of the disk described here follows the flowchart shown in FIG. In the case of the non-inversion control signal “L”, an operation of stopping the disk rotating in the reverse direction is performed. The time when the reverse rotation detection signal (BKERR) is “H” is the time (BRAKE) at which the brake circuit operates. At this point,
For example, the frequency is set to 600 Hz. At this point, the disk has accelerated in the reverse rotation, so a positive maximum value is input to the motor driver as a disk motor control signal to stop the disk. APC during stop operation
Since no data (phase error signal) is required, when the BKERR signal is detected, only the AFC data is inverted to invert the disk motor control signal. If this state of the AFC data continues to be given, it continues to fall and enters a negative region as shown by a dotted line E (that is, changes to positive rotation). Since this state is not preferable for stopping reverse rotation, when the measurement signal (FG pulse) falls to a predetermined value (for example, any of the points A, B, C, and D), the disk motor control signal is output. By changing to "0", the disk can be stopped without reaching normal rotation. This figure shows a change in the FG pulse when the change is made at points A and B (solid line A and solid line B).

【００２６】非反転制御信号“Ｈ”の場合において、逆
回転するディスクを停止させる動作を行う。システムコ
ントローラにより非反転制御信号を“Ｈ”にしている場
合は、逆回転を異常モードとしてとらえるので、ＢＫＥ
ＲＲ信号を検出したらディスクモータ制御信号を“０”
としてディスクモータのフォーカスサーボループを解除
するようにする。この場合は、長い停止時間を必要とす
る。通常ＦＧパルスの周期は、ディスクの回転数の６ｎ
倍に等しくなるように設定されている。以上説明した実
施例において、ディスク再生装置のディスクモータ制御
回路は、図１０に示すように、半導体基板に形成されて
いる。この半導体基板には、ディスクモータの回転周波
数に比例したＦＧパルス信号を入力する端子（Ｔ１）
と、ディスクモータを駆動するディスクモータ制御信号
を出力する端子（Ｔ２）と、ディスクモータ制御信号を
反転させることによりディスクモータの回転を停止させ
る逆転検出信号が入出力する端子（Ｔ３）と、ディスク
モータの回転が十分に遅くなったことを検出したときに
生成されるブレーキ信号（ＢＲＫＲ信号）を入出力する
端子（Ｔ４）などを備えている。In the case of the non-inversion control signal "H", an operation for stopping the disk rotating in the reverse direction is performed. When the non-inversion control signal is set to “H” by the system controller, the reverse rotation is regarded as an abnormal mode.
When the RR signal is detected, the disk motor control signal is set to "0"
To release the focus servo loop of the disk motor. In this case, a long stopping time is required. Normally, the period of the FG pulse is 6n of the disk rotation speed.
It is set to be equal to twice. In the embodiment described above, the disk motor control circuit of the disk reproducing apparatus is formed on a semiconductor substrate as shown in FIG. This semiconductor substrate has a terminal (T1) for inputting an FG pulse signal proportional to the rotation frequency of the disk motor.
A terminal (T2) for outputting a disk motor control signal for driving the disk motor, a terminal (T3) for inputting / outputting a reverse rotation detection signal for stopping the rotation of the disk motor by inverting the disk motor control signal, A terminal (T4) for inputting and outputting a brake signal (BRKR signal) generated when it is detected that the rotation of the motor has become sufficiently slow is provided.

【００２７】[0027]

【発明の効果】本発明は、以上の構成により、システム
コントローラから停止信号である強制減速制御信号を送
ることにより、ディスクモータが逆方向に回転している
ことを検出でき、通常の停止制御信号のみでディスクモ
ータの回転を停止させることができる。またシステムコ
ントローラから停止制御信号を送ることにより、ディス
クモータが逆方向に回転していることを検出したらディ
スクモータサーボループを解除することにより、ディス
クモータの暴走を防ぐことができ、ディスクモータを効
率的に停止させることができる。According to the present invention, by transmitting a forced deceleration control signal as a stop signal from the system controller, the present invention can detect that the disk motor is rotating in the reverse direction. Only with this, the rotation of the disk motor can be stopped. Also, by sending a stop control signal from the system controller, the disk motor servo loop is released when it detects that the disk motor is rotating in the reverse direction, preventing runaway of the disk motor and improving the efficiency of the disk motor. Can be stopped temporarily.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明のディスク再生装置におけるディスクモ
ータのサーボループを示すブロック図。FIG. 1 is a block diagram showing a servo loop of a disk motor in a disk reproducing apparatus of the present invention.

【図２】ディスクモータの停止動作のフローチャート。FIG. 2 is a flowchart of a stop operation of a disk motor.

【図３】本発明のブレーキ回路のブロック図。FIG. 3 is a block diagram of a brake circuit according to the present invention.

【図４】本発明のディスクモータ制御回路のブロック
図。FIG. 4 is a block diagram of a disk motor control circuit according to the present invention.

【図５】本発明のセレクタの対応表を示す図。FIG. 5 is a diagram showing a correspondence table of selectors according to the present invention.

【図６】正常動作時のディスクモータ停止時のタイミン
グチャート。FIG. 6 is a timing chart when the disk motor stops during normal operation.

【図７】逆回転している時のディスクモータ停止時のタ
イミングチャート（非反転信号“Ｈ”）。FIG. 7 is a timing chart (non-inverted signal “H”) when the disk motor is stopped during reverse rotation.

【図８】逆回転している時のディスクモータ停止時のタ
イミングチャート（非反転信号“Ｌ”）。FIG. 8 is a timing chart (non-inverted signal “L”) when the disk motor is stopped during reverse rotation.

【図９】ＦＧパルスの周波数変化に対応する停止動作の
時間的変化を示す図。FIG. 9 is a diagram showing a temporal change in a stop operation corresponding to a frequency change of an FG pulse.

【図１０】本発明のディスク再生装置における半導体基
板を示すブロック図。FIG. 10 is a block diagram showing a semiconductor substrate in the disk reproducing apparatus of the present invention.

【図１１】従来のディスク再生装置におけるディスクモ
ータのサーボループを示すブロック図。FIG. 11 is a block diagram showing a servo loop of a disk motor in a conventional disk reproducing apparatus.

【図１２】従来のディスクモータ制御回路のブロック
図。FIG. 12 is a block diagram of a conventional disk motor control circuit.

【図１３】従来のセレクタ対応表を示す図。FIG. 13 is a diagram showing a conventional selector correspondence table.

【符号の説明】[Explanation of symbols]

１・・・ディスク、 ２・・・ディスクモータ、
３・・・ピックアップ（ＰＵ）、 ４・・・ＲＦアン
プ、 ５・・・スライス・ＰＬＬ回路、６・・・信号
処理回路、フレーム同期検出回路、 ７・・・ブレー
キ回路、８・・・ディスクモータ制御回路、 ９・・
・クロック発生回路、１０・・・システムコントロー
ラ、 １１・・・モータドライバ、７１・・・分周
器、 ７２・・・ノイズ除去回路、 ７３・・・タ
イミング生成回路、 ７４・・・カウンタ、 ７５
・・・ＢＲＫＲ検出回路、７６・・・ＢＫＥＲＲ検出回
路、 ８１・・・ＡＦＣ回路、８２・・・ＡＰＣ回
路、 ８３・・・セレクタ。1 ... disk, 2 ... disk motor,
3: pickup (PU), 4: RF amplifier, 5: slice / PLL circuit, 6: signal processing circuit, frame synchronization detection circuit, 7: brake circuit, 8: disk Motor control circuit, 9 ...
・ Clock generation circuit, 10 ・ ・ ・ System controller, 11 ・ ・ ・ Motor driver, 71 ・ ・ ・ Divider, 72 ・ ・ ・ Noise removal circuit, 73 ・ ・ ・ Timing generation circuit, 74 ・ ・ ・ Counter, 75
... BRKR detection circuit, 76 ... BKERR detection circuit, 81 ... AFC circuit, 82 ... APC circuit, 83 ... selector.

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 ディスクに線速度一定で記録されたデー
タを光学的に読み出し、電気信号に変換する光電変換手
段及びレンズを制御するアクチュエータを備えた光学式
ピックアップと、 前記電気信号に変換された前記データを２値化する手段
と、 前記２値化された前記データを復調し、再生データを生
成する手段と、 データが線速度一定で記録されたディスクからフレーム
同期信号を検出する手段と、 ディスクモータの回転周波数に比例したＦＧパルス信号
を生成する手段と、 前記フレーム同期信号もしくは前記ＦＧパルス信号と周
波数を比較するためのクロック信号を生成する手段と、 前記フレーム同期信号もしくは前記ＦＧパルス信号と前
記クロックとの周波数を検出する手段と、 前記ディスクモータの回転が十分に遅くなったことを検
出してブレーキ信号を生成する手段と、前記フレーム同
期信号もしくは前記ＦＧパルス信号と前記クロック信号
の周波数を比較して生成された周波数誤差もしくは所定
の正の値又は所定の負の値もしくは“０”を選択してデ
ィスクモータ制御信号を生成し、このディスクモータ制
御信号に基づいて前記ディスクモータを駆動する手段
と、 システムコントローラからの強制減速制御信号により前
記ディスクモータが逆回転していることを検出する逆回
転検出信号を生成する手段とを具備し、 前記ディスクが逆方向に回転した場合において、前記逆
回転検出信号に基づいて前記ディスクモータ制御信号を
反転することによりディスクモータの回転を停止するこ
とを特徴とするディスク再生装置。1. An optical pickup comprising: a photoelectric conversion unit for optically reading data recorded on a disk at a constant linear velocity and converting the data to an electric signal; and an actuator for controlling a lens, and an optical pickup converted to the electric signal. Means for binarizing the data, means for demodulating the binarized data to generate reproduced data, and means for detecting a frame synchronization signal from a disk on which data is recorded at a constant linear velocity; Means for generating an FG pulse signal proportional to the rotation frequency of the disk motor; means for generating a clock signal for comparing the frequency with the frame synchronization signal or the FG pulse signal; and the frame synchronization signal or the FG pulse signal Means for detecting the frequency of the clock and the clock, and the rotation of the disk motor has become sufficiently slow. Means for detecting and generating a brake signal; and comparing a frequency error of the frame synchronization signal or the FG pulse signal with the frequency of the clock signal or a predetermined positive value or a predetermined negative value or "0". "To generate a disk motor control signal, and a means for driving the disk motor based on the disk motor control signal, and that the disk motor is rotating in reverse by a forced deceleration control signal from a system controller. Means for generating a reverse rotation detection signal for detecting, when the disk rotates in the reverse direction, the rotation of the disk motor is stopped by inverting the disk motor control signal based on the reverse rotation detection signal. A disc reproducing apparatus characterized in that: 【請求項２】 情報が線速度一定で記録されたディスク
からフレーム同期信号を検出する回路と、 ディスクモータの回転周波数に比例したＦＧパルス信号
を生成する回路と、 前記フレーム同期信号もしくは前記ＦＧパルス信号と周
波数を比較するためのクロック信号を生成する回路と、 前記フレーム同期信号もしくは前記ＦＧパルス信号と前
記クロックとの周波数を検出する回路と、 ディスクモータの回転が十分に遅くなったことを検出し
てブレーキ信号を生成する回路と、前記フレーム同期信
号もしくは前記ＦＧパルス信号と前記クロック信号の周
波数を比較して生成された周波数誤差もしくは所定の正
の値又は所定の負の値もしくは“０”を選択してディス
クモータ制御信号を生成し、このディスクモータ制御信
号に基づいて前記ディスクモータを駆動する回路と、 システムコントローラからの強制減速制御信号により前
記ディスクモータが逆回転していることを検出する逆回
転検出信号を生成する回路とを具備し、 ディスクが逆方向に回転した場合において、前記逆回転
検出信号に基づいて前記ディスクモータ制御信号を反転
することによりディスクモータの回転を停止することを
特徴とするディスクモータ制御回路。2. A circuit for detecting a frame synchronization signal from a disk on which information is recorded at a constant linear velocity, a circuit for generating an FG pulse signal proportional to a rotation frequency of a disk motor, the frame synchronization signal or the FG pulse A circuit for generating a clock signal for comparing a signal with a frequency; a circuit for detecting the frequency of the frame synchronization signal or the FG pulse signal and the clock; and detecting that the rotation of the disk motor has become sufficiently slow. A frequency error generated by comparing the frequency of the frame synchronization signal or the FG pulse signal with the frequency of the clock signal, or a predetermined positive value or a predetermined negative value or “0” To generate a disk motor control signal, and based on the disk motor control signal, A circuit for driving a motor, and a circuit for generating a reverse rotation detection signal for detecting that the disk motor is rotating in reverse by a forced deceleration control signal from a system controller. 2. The disk motor control circuit according to claim 1, wherein the rotation of the disk motor is stopped by inverting the disk motor control signal based on the reverse rotation detection signal. 【請求項３】 前記逆回転検出信号に基づいて前記ディ
スクモータ制御信号を反転する動作を前記ＦＧパルスの
周波数が所定の値まで低下した後は止めることによりデ
ィスクモータの回転を停止することを特徴とする請求項
２に記載のディスクモータ制御回路。3. The disk motor rotation is stopped by stopping the operation of inverting the disk motor control signal based on the reverse rotation detection signal after the frequency of the FG pulse has decreased to a predetermined value. 3. The disk motor control circuit according to claim 2, wherein 【請求項４】 システムコントローラからの非反転制御
信号により、前記逆回転検出信号を検出した場合に前記
ディスクモータ制御信号を“０”としてディスクモータ
サーボループを解除することを特徴とするディスクモー
タ制御回路。4. The disk motor control according to claim 1, wherein when said reverse rotation detection signal is detected by a non-inversion control signal from a system controller, said disk motor control signal is set to "0" to release a disk motor servo loop. circuit. 【請求項５】 請求項２乃至請求項４に記載のディスク
モータ制御回路は、半導体基板に形成され、この半導体
基板には、前記ディスクモータの回転周波数に比例した
ＦＧパルス信号を入力する端子と、前記ディスクモータ
を駆動するディスクモータ制御信号を出力する端子と、
前記ディスクモータ制御信号を反転させることによりデ
ィスクモータの回転を停止させる前記逆転検出信号が入
出力する端子と、前記ディスクモータの回転が十分に遅
くなったことを検出したときに生成されるブレーキ信号
を入出力する端子とを備えていることを特徴とするディ
スクモータ制御回路。5. A disk motor control circuit according to claim 2, wherein said disk motor control circuit is formed on a semiconductor substrate, and said semiconductor substrate has a terminal for inputting an FG pulse signal proportional to a rotation frequency of said disk motor. A terminal for outputting a disk motor control signal for driving the disk motor;
A terminal for inputting and outputting the reverse rotation detection signal for stopping the rotation of the disk motor by inverting the disk motor control signal; and a brake signal generated when the rotation of the disk motor is detected to be sufficiently slow. A disk motor control circuit, comprising: a terminal for inputting and outputting data.