JP2000004020A - Method of producing semiconductor device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To reduce variations of characteristics among TSTs. SOLUTION: A mask (not shown) is provided on an amorphous silicon film 101, and an applying window 102 for applying catalyst element is formed by patterning the mask. The growth of a rod-shaped crystal 106 growing with the applying window 102 as starting point is stopped, on the way due to blocking of growth between adjacent rod-shaped crystals. Meanwhile, a rod-shaped crystal 108 grows upright in the absence of a factor of blocking. Thus directivity is given the growth of the crystal, and the position and the number of grain boundaries which can exist in a channel forming region is controlled.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明が属する技術分野】本願発明は半導体薄膜を用い
た薄膜トランジスタ（以下、ＴＦＴと呼ぶ）の作製方法
を提供するものであり、ＴＦＴを用いて構成された半導
体回路を含む半導体装置に適用される技術である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention provides a method for manufacturing a thin film transistor (hereinafter, referred to as a TFT) using a semiconductor thin film, and is applied to a semiconductor device including a semiconductor circuit formed using a TFT. Technology.

【０００２】なお、本明細書中において半導体装置とは
半導体特性を利用することで機能しうる装置全般を指
し、液晶表示装置に代表される電気光学装置、ＴＦＴを
集積化した半導体回路、またその様な電気工学装置や半
導体回路を部品として含む電子機器をもその範疇に含む
ものとする。[0002] In this specification, a semiconductor device generally refers to a device that can function by utilizing semiconductor characteristics, such as an electro-optical device represented by a liquid crystal display device, a semiconductor circuit in which TFTs are integrated, and a semiconductor device including the same. Such electronic engineering devices and electronic devices including semiconductor circuits as components are also included in the category.

【０００３】[0003]

【従来の技術】近年、基板上にＴＦＴを形成し、そのＴ
ＦＴでもって回路を組むことによって液晶表示装置やＥ
Ｌ表示装置等の駆動を行う試みがなされている。特に、
ＴＦＴの活性層としては、キャリア移動度の高い多結晶
珪素膜が注目されている。2. Description of the Related Art In recent years, a TFT has been formed on a substrate, and the T
The liquid crystal display device and E
Attempts have been made to drive an L display device or the like. In particular,
As an active layer of a TFT, a polycrystalline silicon film having high carrier mobility has attracted attention.

【０００４】基板上に多結晶珪素膜を形成する技術つぃ
てはエキシマレーザーを用いて非晶質珪素膜を結晶化す
る方法が一般的であるが、レーザーアニールは均一性の
面で難がある。As a technique for forming a polycrystalline silicon film on a substrate, a method of crystallizing an amorphous silicon film using an excimer laser is generally used, but laser annealing is difficult in terms of uniformity. is there.

【０００５】また、非晶質珪素膜を電熱炉でアニールす
る方法（ファーネスアニール）も採用されたが、非晶質
珪素膜を結晶化するには６００℃程度の温度で２４時間
程度のアニール処理が必要となり、スループットの面で
問題があった。また、６００℃という温度はガラス基板
が耐えうる限界に近い温度であったため、基板のそりな
どの問題も抱えていた。A method of annealing an amorphous silicon film in an electric furnace (furnace annealing) has also been adopted. However, in order to crystallize the amorphous silicon film, an annealing treatment is performed at a temperature of about 600 ° C. for about 24 hours. Is required, and there is a problem in terms of throughput. Further, since the temperature of 600 ° C. is close to the limit that the glass substrate can withstand, there are also problems such as warpage of the substrate.

【０００６】そこで、本出願人は低温、短時間で非晶質
珪素膜を結晶化する手段として特開平８−７８３２９号
公報記載の技術を開示している。同公報では非晶質珪素
膜に対して結晶化を助長する触媒元素（代表的にはニッ
ケル）を選択的に添加し、ニッケル添加領域を結晶化の
基点として基板と平行な方向に結晶成長を行わせる技術
を示している。Therefore, the present applicant discloses a technique described in Japanese Patent Application Laid-Open No. 8-78329 as a means for crystallizing an amorphous silicon film at a low temperature in a short time. In this publication, a catalytic element (typically, nickel) that promotes crystallization is selectively added to an amorphous silicon film, and crystal growth is performed in a direction parallel to the substrate with the nickel added region as a starting point of crystallization. This shows the technique to be performed.

【０００７】こうして横方向に結晶成長して形成された
領域を本出願人は横成長領域と呼んでいる。この横成長
領域は特定の方向に向かって並んだ棒状又は扁平棒状の
結晶（以下、棒状結晶と呼ぶ）の集合体である。この棒
状結晶の幅（短辺方向の距離）は横成長領域の膜厚によ
っても変化するが、膜厚が３０〜５０nm程度であれば棒
状結晶の幅は０．１〜０．２μm程度となる。The applicant has called the region formed by the lateral crystal growth as the lateral growth region. The lateral growth region is an aggregate of rod-shaped or flat rod-shaped crystals (hereinafter, referred to as rod-shaped crystals) arranged in a specific direction. The width of the rod-shaped crystal (the distance in the short side direction) varies depending on the film thickness of the lateral growth region. If the film thickness is about 30 to 50 nm, the width of the rod-shaped crystal is about 0.1 to 0.2 μm. .

【０００８】そのため、結晶粒界が不規則に存在する一
般的な多結晶珪素膜に較べて粒界制御が行いやすく、キ
ャリア移動度を極力低下させない様にＴＦＴの活性層を
配置する様な工夫が容易にできる。その様な技術は本出
願人の特開平１０−０６４８１９号公報に開示されてい
る。Therefore, control of the grain boundaries is easier than in a general polycrystalline silicon film in which crystal grain boundaries are present irregularly, and a device for arranging the active layer of the TFT so as to minimize the carrier mobility. Can be easily done. Such a technique is disclosed in Japanese Patent Application Laid-Open No. 10-064819 of the present applicant.

【０００９】特開平１０−０６４８１９号公報に記載さ
れた技術では、キャリアが移動する方向（大抵はソース
ードレイン間を結ぶ方向）と結晶粒界の延びる方向とを
一致させるという思想を開示している。こうすること
で、キャリアが結晶粒界を横切る割合が大幅に減少し、
キャリアの移動度を高めることができる。The technique described in Japanese Patent Application Laid-Open No. 10-064819 discloses a concept that a direction in which carriers move (usually a direction connecting a source and a drain) coincides with a direction in which a crystal grain boundary extends. I have. This greatly reduces the rate at which carriers cross the grain boundaries,
Carrier mobility can be increased.

【００１０】ところが、最近では要求されるＴＦＴサイ
ズが縮小されてチャネル長（Ｌ）が１μm以下、さらに
は０．５μm以下といった様なサブミクロンＴＦＴの開
発が必要となっている。また今後はチャネル長が０．２
μm以下のディープサブミクロンＴＦＴの開発も必要と
なると予想される。However, recently, the required TFT size has been reduced, and it is necessary to develop a submicron TFT having a channel length (L) of 1 μm or less, and further, 0.5 μm or less. In the future, the channel length will be 0.2
It is anticipated that the development of deep submicron TFTs of μm or less will also be required.

【００１１】その様なサブミクロンＴＦＴでは活性層
（特にチャネル形成領域）の面積は極端に微細なものと
なる。その様な領域で特開平１０−０６４８１９号公報
に記載された技術を利用した場合、チャネル形成領域内
における結晶粒界の有無がＴＦＴ特性に対して非常に大
きな影響を与える。In such a submicron TFT, the area of an active layer (particularly, a channel formation region) is extremely small. When the technology described in Japanese Patent Application Laid-Open No. 10-064819 is used in such a region, the presence or absence of a crystal grain boundary in the channel formation region has a very large effect on the TFT characteristics.

【００１２】従来の様にチャネル形成領域の面積に対し
て棒状結晶の幅が十分に小さければチャネル形成領域に
含まれる結晶粒界の本数も多いので、全体的に平均化さ
れて結晶粒界の影響はさほど問題とならない。If the width of the rod-shaped crystal is sufficiently small with respect to the area of the channel forming region as in the prior art, the number of crystal grain boundaries included in the channel forming region is large. The impact is not much of a problem.

【００１３】ところが、チャネル形成領域の面積が極端
に小さくなると、内部に含まれる結晶粒界の本数も少な
くなるので、結晶粒界の有無によるＴＦＴ特性の差が顕
著に現れる様になってしまう。この問題はチャネル長が
サブミクロン（０．５μm以下）となった場合に顕著な
問題となる。However, when the area of the channel forming region becomes extremely small, the number of crystal grain boundaries contained therein also decreases, so that a difference in TFT characteristics depending on the presence or absence of the crystal grain boundaries appears remarkably. This problem becomes significant when the channel length becomes submicron (0.5 μm or less).

【００１４】[0014]

【発明が解決しようとする課題】本願発明は以上の様な
問題点を解決するための手段を提供するものであり、チ
ャネル長が０．５μm以下の微細なＴＦＴを複数形成す
るにあたって、ＴＦＴ間の特性ばらつきを低減すること
を課題とする。SUMMARY OF THE INVENTION The present invention provides a means for solving the above-mentioned problems. In forming a plurality of fine TFTs having a channel length of 0.5 .mu.m or less, the present invention requires It is an object of the present invention to reduce the variation in the characteristics.

【００１５】そうして電気特性の揃ったＴＦＴを基板上
に複数個形成して半導体回路を組み、半導体回路の性能
のばらつきを防止することを課題とする。さらには、そ
の様な半導体回路を有する半導体装置の性能のばらつき
を防止することを課題とする。It is an object of the present invention to form a plurality of TFTs having uniform electric characteristics on a substrate and assemble a semiconductor circuit to prevent variations in the performance of the semiconductor circuit. Further, another object is to prevent a variation in performance of a semiconductor device having such a semiconductor circuit.

【００１６】[0016]

【課題を解決するための手段】上記課題を解決するため
に、本願発明ではＴＦＴの活性層（少なくともチャネル
形成領域）の内部に含まれる結晶粒界の本数を、同一の
性能を要求するＴＦＴごとに揃える。これはチャネル形
成領域の内部に存在する結晶粒界がどのＴＦＴにおいて
も同じ位置に存在すれば、結晶粒界の位置や有無に起因
する電気特性のばらつきを防ぐことが可能であるとの思
想に基づく。In order to solve the above problems, in the present invention, the number of crystal grain boundaries included in the active layer (at least the channel forming region) of the TFT is determined for each TFT requiring the same performance. Align with This is based on the idea that if the crystal grain boundary existing inside the channel formation region is present at the same position in any TFT, it is possible to prevent variations in electrical characteristics due to the position and presence or absence of the crystal grain boundary. Based.

【００１７】換言すれば、上述の構成はＴＦＴの活性層
（少なくともチャネル形成領域）の内部に含まれる結晶
粒界の本数を、同一サイズのＴＦＴごとに揃えるとも言
える。即ち、チャネル形成領域の内部に存在する結晶粒
界の位置を揃えることで、ＴＦＴ特性のばらつきの要因
を排除するという思想である。In other words, it can be said that the above-described configuration makes the number of crystal grain boundaries included in the active layer (at least the channel forming region) of the TFT uniform for each TFT of the same size. That is, the idea is to eliminate the cause of variation in TFT characteristics by aligning the positions of crystal grain boundaries existing inside the channel formation region.

【００１８】そこで本願発明では、横成長領域が結晶成
長する際の基点となる触媒元素添加領域（以下、添加ウ
ィンドウと呼ぶ）の形状に工夫を加えることで結晶成長
の位置と方向を細かく制御することを特徴とする。Therefore, in the present invention, the position and direction of the crystal growth are finely controlled by devising the shape of the catalytic element addition region (hereinafter referred to as an addition window), which serves as a base point for crystal growth in the lateral growth region. It is characterized by the following.

【００１９】具体的には、特定の方向に一本乃至数本の
棒状結晶を成長させて、方向性をもって形成された横成
長領域内にＴＦＴの活性層を形成する。この技術は画素
マトリクス回路の様に、同一の性能を要求される複数の
ＴＦＴを形成する様な場合において非常に有効である。Specifically, one or several rod-like crystals are grown in a specific direction, and an active layer of a TFT is formed in a laterally grown region formed in a directional manner. This technique is very effective in the case of forming a plurality of TFTs requiring the same performance as in a pixel matrix circuit.

【００２０】また、本願発明において最も望ましい構成
とは、一本の棒状結晶の内側（結晶内部）に収まる様に
してチャネル形成領域が形成され、ＴＦＴのチャネル形
成領域が実質的に単結晶と見なせる様な構成である。Ｔ
ＦＴの活性層として用いる多結晶半導体膜（代表的には
多結晶珪素膜）の膜厚は２０〜５０nm程度であるので、
棒状結晶の代表的な幅は０．２μmとなる。そのため、
チャネル長が０．２μm以下のディープサブミクロン領
域ではこの様な構成が可能となる。The most desirable configuration in the present invention is that the channel forming region is formed so as to fit inside one rod-shaped crystal (inside the crystal), and the channel forming region of the TFT can be regarded as substantially a single crystal. It has such a configuration. T
Since the thickness of a polycrystalline semiconductor film (typically, a polycrystalline silicon film) used as an FT active layer is about 20 to 50 nm,
A typical width of the rod-shaped crystal is 0.2 μm. for that reason,
Such a configuration is possible in the deep submicron region where the channel length is 0.2 μm or less.

【００２１】[0021]

【発明の実施の形態】本願発明の実施の形態について、
以下に記載する実施例でもって詳細な説明を行うことと
する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described.
A detailed description will be given using the embodiments described below.

【００２２】[0022]

【実施例】（実施例１）本実施例では、本願発明の一実
施例について図１を用いて説明する。図１（Ａ）におい
て、１０１は非晶質珪素膜（シリコンゲルマニウム等の
他の非晶質半導体薄膜でも良い）であり、その上には酸
化シリコン膜でなるマスク（図示せず）が設けられてい
る。Embodiment (Embodiment 1) In this embodiment, an embodiment of the present invention will be described with reference to FIG. In FIG. 1A, reference numeral 101 denotes an amorphous silicon film (may be another amorphous semiconductor thin film such as silicon germanium), on which a mask (not shown) made of a silicon oxide film is provided. ing.

【００２３】図示しないマスクには添加ウィンドウ１０
２が形成されている。添加ウィンドウ１０２の形成には
非常に微細なフォトリソグラフィ技術（パターニング技
術）が必要である。後述するが添加ウィンドウの各辺は
約０．２μmであり、その様な微細パターンを形成しう
る技術が必要となる。An addition window 10 is provided for a mask (not shown).
2 are formed. The formation of the addition window 102 requires a very fine photolithography technique (patterning technique). As will be described later, each side of the addition window is about 0.2 μm, and a technique capable of forming such a fine pattern is required.

【００２４】その様な技術としては、エキシマレーザー
露光法、Ｘ線露光法、電子線（電子ビーム）描画法又は
ＳＲ（synchrotron radiation）露光法などを用いれば
良い。特に、０．１μm以下の加工寸法を達成するに
は、電子線描画法又はＳＲ露光法が好適である。As such a technique, an excimer laser exposure method, an X-ray exposure method, an electron beam (electron beam) drawing method or an SR (synchrotron radiation) exposure method may be used. In particular, in order to achieve a processing size of 0.1 μm or less, an electron beam drawing method or an SR exposure method is preferable.

【００２５】ところで添加ウィンドウ１０２内に露呈し
た非晶質珪素膜表面には結晶化を助長する触媒元素とし
てニッケルが保持されている。ここでニッケルが保持さ
れているとは、ニッケル元素が非晶質珪素膜表面に接し
た状態又は表面近傍に絶縁膜等を介して接した状態を言
う。本実施例ではニッケル膜を蒸着法により成膜してニ
ッケルを非晶質珪素膜表面に保持している。On the surface of the amorphous silicon film exposed in the addition window 102, nickel is held as a catalyst element for promoting crystallization. Here, the phrase “nickel is retained” refers to a state where the nickel element is in contact with the surface of the amorphous silicon film or a state where the nickel element is in contact with the vicinity of the surface via an insulating film or the like. In this embodiment, a nickel film is formed by a vapor deposition method, and nickel is held on the surface of the amorphous silicon film.

【００２６】また、非晶質珪素膜の表面に薄い酸化シリ
コン膜を形成し、雰囲気ガス中にニッケルを含ませて熱
処理を行い、酸化シリコン膜にニッケルを吸着させて保
持する手段をとっても良い。その場合、酸化シリコン膜
をアルゴン等の不活性ガスでスパッタして、吸着したニ
ッケルを非晶質珪素膜中に打ち込む様な方法で、添加す
るニッケル濃度を制御しても良い。Alternatively, a means may be used in which a thin silicon oxide film is formed on the surface of the amorphous silicon film, heat treatment is performed by including nickel in the atmosphere gas, and nickel is adsorbed and held on the silicon oxide film. In this case, the concentration of nickel to be added may be controlled by a method in which the silicon oxide film is sputtered with an inert gas such as argon and the absorbed nickel is implanted into the amorphous silicon film.

【００２７】なお、本実施例ではシリコンの結晶化を助
長する触媒元素としてニッケルを利用しているが、他に
もパラジウム、コバルト、ゲルマニウム、錫、鉛、白
金、金などを用いることができる。In this embodiment, nickel is used as a catalyst element for promoting crystallization of silicon. However, palladium, cobalt, germanium, tin, lead, platinum, gold and the like can be used.

【００２８】本実施例の特徴は添加ウィンドウ１０２の
形状にある。特に、１０３で示される一辺は添加ウィン
ドウ１０２における最も重要な部分である。本実施例で
はこの１０３で示される一辺の長さを０．１〜０．３μ
m（好ましくは０．２μm）とする。なお、添加ウィンド
ウ１０２の形状の効果については後述する。The feature of this embodiment lies in the shape of the addition window 102. In particular, one side indicated by 103 is the most important part in the addition window 102. In this embodiment, the length of one side indicated by 103 is set to 0.1 to 0.3 μm.
m (preferably 0.2 μm). The effect of the shape of the addition window 102 will be described later.

【００２９】また、図１（Ａ）において１０４a、１０
４bの点線で示される領域は、後に活性層となる領域を
示している。さらに、１０５a、１０５bで示される領域
は後にチャネル形成領域となる領域を示している。本明
細書中では、チャネル形成領域の長さをチャネル長
（Ｌ）と呼び、その幅をチャネル幅（Ｗ）と呼ぶ。Further, in FIG.
The area indicated by the dotted line 4b indicates an area that will later become the active layer. Further, regions indicated by 105a and 105b indicate regions which will be channel formation regions later. In this specification, the length of the channel formation region is called a channel length (L), and the width is called a channel width (W).

【００３０】こうして添加ウィンドウ１０２にニッケル
が保持された状態を得る。次に、４５０℃１時間のファ
ーネスアニール（電熱炉でのアニール）を行い、非晶質
珪素膜１０１中の水素出し工程を行う。この工程によっ
て水素出しが行われると同時に、非晶質珪素膜１０１中
にニッケルが拡散する。この状態は非晶質珪素膜に対し
てニッケルが添加された状態と言うこともできる。Thus, a state in which nickel is held in the addition window 102 is obtained. Next, furnace annealing (annealing in an electric heating furnace) at 450 ° C. for 1 hour is performed to perform a step of removing hydrogen from the amorphous silicon film 101. In this process, hydrogen is extracted, and at the same time, nickel diffuses into the amorphous silicon film 101. This state can be said to be a state in which nickel is added to the amorphous silicon film.

【００３１】水素出し工程が終了したら、そのまま電熱
炉の温度を上げて５００〜５７０℃の温度範囲で熱処理
を行う。処理雰囲気は不活性雰囲気、水素雰囲気又は酸
化性雰囲気のいずれでも良い。熱処理時間は１〜８時間
程度ので良く、処理温度と処理時間の組み合わせは、横
成長領域の成長距離をどの程度に設定するかによって実
施者が適宜決定すれば良い。After the hydrogen dehydration step is completed, the temperature of the electric furnace is increased and the heat treatment is performed in the temperature range of 500 to 570 ° C. The processing atmosphere may be any of an inert atmosphere, a hydrogen atmosphere, or an oxidizing atmosphere. The heat treatment time may be about 1 to 8 hours, and the combination of the processing temperature and the processing time may be appropriately determined by the practitioner depending on how much the growth distance of the lateral growth region is set.

【００３２】本願発明の場合、チャネル長が０．５μm
以下（典型的には０．２μm以下）のＴＦＴを念頭に置
いているため、横成長領域に必要な面積は小さい。即
ち、横成長の成長距離も短いもので済み、具体的には１
〜１０μm（典型的には３〜５μm）もあれば十分であ
る。In the case of the present invention, the channel length is 0.5 μm
Since a TFT having a size of 0.2 μm or less (typically, 0.2 μm or less) is considered, the area required for the lateral growth region is small. That is, the growth distance of the lateral growth is short, and specifically, 1
A thickness of 10 to 10 μm (typically 3 to 5 μm) is sufficient.

【００３３】上記処理温度と処理時間の範囲は、横成長
の成長距離が１〜１０μm程度であることから決定され
る範囲である。従って、必要な横成長の成長距離が変わ
れば上記処理温度と処理時間の範囲は変わってくる。The range of the processing temperature and the processing time is determined by the fact that the growth distance of the lateral growth is about 1 to 10 μm. Therefore, if the required growth distance of the lateral growth changes, the range of the processing temperature and the processing time changes.

【００３４】ここで、横成長による結晶化が進行する様
子について説明する。まず、結晶化が開始してまもなく
の様子を図１（Ｂ）に示す。図１（Ｂ）において１０６
は一本の棒状結晶、１０７は棒状結晶１０７同士がぶつ
かりあって形成された結晶粒界である。なお、添加ウィ
ンドウ１０２の各辺の長さは０．２μm程度と極めて微
細であるため、各辺からは一本づつ棒状結晶が成長す
る。Here, how crystallization by lateral growth proceeds will be described. First, FIG. 1B shows a state shortly after the start of crystallization. In FIG. 1B, 106
Is a single rod-shaped crystal, and 107 is a crystal grain boundary formed when the rod-shaped crystals 107 collide with each other. Since the length of each side of the addition window 102 is extremely fine, about 0.2 μm, a rod-like crystal grows one by one from each side.

【００３５】この時、図１（Ｂ）に示す様に、添加ウィ
ンドウ１０２の星形部分の各辺から成長した棒状結晶は
互いにぶつかりあったところで成長が阻害される。とこ
ろが、１０３で示される一辺では他の結晶に阻害されず
に結晶成長が進行する。At this time, as shown in FIG. 1B, the rod-shaped crystals grown from each side of the star-shaped portion of the addition window 102 are hindered from growing when they collide with each other. However, on one side indicated by 103, crystal growth proceeds without being hindered by other crystals.

【００３６】そのため、１０３で示される一辺から成長
した棒状結晶１０８は、１０３で示される一辺に垂直な
方向に向かって真っ直ぐ結晶成長することになる。この
棒状結晶１０８は数μmオーダーならばほぼ真っ直ぐに
成長する。従って、本実施例の様に微細なＴＦＴを作製
する場合には、直線状に成長すると見なして良い。Therefore, the rod-shaped crystal 108 grown from one side indicated by 103 grows straight in a direction perpendicular to the one side indicated by 103. The rod-shaped crystal 108 grows almost straight in the order of several μm. Therefore, when a fine TFT is manufactured as in this embodiment, it can be considered that the TFT grows linearly.

【００３７】次に図１（Ｃ）の状態について説明する。
図１（Ｃ）の状態は図１（Ｂ）の状態からさらに結晶化
が進行した状態を示している。Next, the state of FIG. 1C will be described.
The state in FIG. 1C shows a state in which crystallization has further progressed from the state in FIG.

【００３８】この状態では、添加ウィンドウ１０２の星
形部分から成長した棒状結晶１０６が互いに成長を阻害
しあい、結果として実質的に結晶成長が止まってしま
う。一方、１０３で示される一辺から成長を開始した棒
状結晶１０８は成長を阻害する要因がないため、さらに
結晶成長が進行する。In this state, the rod-shaped crystals 106 grown from the star-shaped portion of the addition window 102 hinder each other from growing, and as a result, the crystal growth substantially stops. On the other hand, the rod-shaped crystal 108 which has started to grow from one side indicated by 103 has no factor that hinders the growth, so that the crystal growth further proceeds.

【００３９】この様に、添加ウィンドウの形状を特殊な
構造とすることにより、ある一辺のみにおいて特定の方
向へ結晶成長が進行する様にし、他の辺では互いに結晶
成長を阻害する様な状態を意図的に作り出すところに本
願発明の特徴がある。As described above, by making the shape of the addition window a special structure, the crystal growth proceeds in a specific direction only on one side, and the other side inhibits the crystal growth from each other. There is a feature of the present invention in that it is intentionally created.

【００４０】次に図１（Ｄ）の状態について説明する。
図１（Ｄ）の状態は図１（Ｃ）の状態からさらに結晶化
が進行し、結晶化工程が終了した状態を示している。こ
の状態では、棒状結晶１０６は完全に結晶成長が停止
し、棒状結晶１０８のみがチャネル形成領域１０５a、
１０５bを含む形で成長している。Next, the state of FIG. 1D will be described.
The state in FIG. 1D shows a state in which crystallization has further progressed from the state in FIG. 1C and the crystallization step has been completed. In this state, the crystal growth of the rod-shaped crystal 106 is completely stopped, and only the rod-shaped crystal 108 has the channel formation region 105a,
It grows including 105b.

【００４１】本実施例ではこの様にして形成された棒状
結晶１０８の内側に少なくともチャネル形成領域１０５
a、１０５b、好ましくはチャネル形成領域及びソース／
ドレイン接合部１０９が配置される様に島状半導体層１
０４a、１０４bを形成する。なお、ソース／ドレイン接
合部とは、ＴＦＴのソース領域（又はソース側ＬＤＤ領
域）とチャネル形成領域との接合部もしくはドレイン領
域（又はドレイン側ＬＤＤ領域）とチャネル形成領域と
の接合部を指す。In this embodiment, at least the channel forming region 105 is provided inside the rod-shaped crystal 108 thus formed.
a, 105b, preferably a channel forming region and a source /
The island-shaped semiconductor layer 1 is arranged so that the drain junction 109 is arranged.
04a and 104b are formed. Note that a source / drain junction refers to a junction between a source region (or a source-side LDD region) of a TFT and a channel formation region or a junction between a drain region (or a drain-side LDD region) and a channel formation region.

【００４２】勿論、実際には基板上に複数の棒状結晶が
形成されるのであるが、そのうちのいずれか一本の棒状
結晶の内側にチャネル形成領域もしくはチャネル形成領
域及びソース／ドレイン接合部が収まる様にして形成さ
れていれば良い。これは必ずしもすべてのＴＦＴに適用
される必要はなく、少なくとも同一性能を要求される複
数のＴＦＴ間で適用されていれば良い。Of course, a plurality of rod-shaped crystals are actually formed on the substrate, and the channel-forming region or the channel-forming region and the source / drain junction are accommodated inside any one of the rod-shaped crystals. What is necessary is just to be formed in such a way. This does not necessarily need to be applied to all TFTs, but it is sufficient if at least the same performance is applied to a plurality of TFTs.

【００４３】こうすることで、複数の棒状結晶が形成す
る結晶粒界をチャネル形成領域が含まない様にすること
ができる。即ち、ＴＦＴ特性に影響する最も重要な部分
を結晶粒界の存在しない実質的な単結晶で形成すること
ができる。By doing so, it is possible to prevent the crystal grain boundary formed by the plurality of rod-shaped crystals from being included in the channel forming region. That is, the most important portion affecting the TFT characteristics can be formed of a substantially single crystal having no crystal grain boundary.

【００４４】本願発明の要旨は、チャネル形成領域の内
部に存在する結晶粒界の本数を揃えることで複数のＴＦ
Ｔ間の特性ばらつきを防ぐことにある。そういった意味
で、結晶粒界を避けてチャネル形成領域を形成するとい
う本実施例の構成は最も望ましい構成であると言える。The gist of the present invention is that a plurality of TFs are formed by making the number of crystal grain boundaries existing inside a channel formation region uniform.
The purpose is to prevent characteristic variations between T. In this sense, the configuration of this embodiment in which the channel formation region is formed avoiding the crystal grain boundaries can be said to be the most desirable configuration.

【００４５】なお、図１では一つの添加ウィンドウに対
して二つの島状半導体層の配置を示しているが、実際に
は複数の島状半導体層を形成する。また、基板上に複数
のＴＦＴで半導体回路を組むには、回路構成に応じて適
宜添加ウィンドウの形成位置を決定すれば良い。Although FIG. 1 shows the arrangement of two island-shaped semiconductor layers for one addition window, a plurality of island-shaped semiconductor layers are actually formed. In addition, in order to form a semiconductor circuit with a plurality of TFTs on a substrate, a formation position of an addition window may be appropriately determined according to a circuit configuration.

【００４６】また、本実施例では結晶粒界の延びる方向
とキャリアの移動する方向（ソース領域とドレイン領域
とを結ぶ方向）とが直交する様な配置で島状半導体層が
形成されるが、結晶粒界の延びる方向とキャリアの移動
する方向とが一致する様な配置することも可能であるこ
とは言うまでもない。In this embodiment, the island-like semiconductor layer is formed so that the direction in which the crystal grain boundaries extend and the direction in which carriers move (the direction connecting the source region and the drain region) are orthogonal to each other. Needless to say, it is also possible to arrange such that the direction in which the crystal grain boundary extends and the direction in which the carrier moves coincide.

【００４７】（実施例２）実施例１では一本の棒状結晶
の内側にチャネル形成領域が形成される様に島状半導体
層を形成する例を示したが、チャネル長が０．５μmと
いった様に棒状結晶の幅（約０．２μm）よりも広い場
合には、複数本の棒状結晶でチャネル形成領域を形成し
ても構わない。ただし、本願発明では異なる複数のＴＦ
Ｔのチャネル形成領域間で、その内部に存在する結晶粒
界の位置及び本数を揃えなければならない。(Embodiment 2) In the embodiment 1, the example in which the island-shaped semiconductor layer is formed so that the channel formation region is formed inside one rod-shaped crystal is shown, but the channel length is 0.5 μm. When the width is larger than the width of the rod-shaped crystal (about 0.2 μm), the channel forming region may be formed by a plurality of rod-shaped crystals. However, in the present invention, a plurality of different TFs are used.
The position and the number of crystal grain boundaries existing inside the T channel formation regions must be uniform.

【００４８】本実施例を図２に示す。図２において、２
０１は非晶質珪素膜、２０２は添加ウィンドウ、２０３
は結晶成長を進行させるための一辺である。本実施例で
は２０３で示される一辺の長さを０．６μmとしてい
る。FIG. 2 shows this embodiment. In FIG. 2, 2
01 is an amorphous silicon film, 202 is an addition window, 203
Is one side for promoting crystal growth. In this embodiment, the length of one side indicated by 203 is 0.6 μm.

【００４９】実施例１の条件に従って添加ウィンドウ２
０１に触媒元素を添加して結晶化工程を行うと、２０３
で示される一辺からは三本の棒状結晶２０４が、２０３
で示される一辺と垂直な方向に結晶成長する。この時、
隣接する三本の棒状結晶２０４は互いに並んで特定の方
向性をもって成長する。Addition window 2 according to the conditions of Example 1
When the crystallization step is performed by adding a catalyst element to
The three rod-shaped crystals 204 are
The crystal grows in a direction perpendicular to one side indicated by. At this time,
Three adjacent rod-shaped crystals 204 grow in a specific direction alongside one another.

【００５０】なお、点線２０５で示されるのは後に島状
半導体層を形成する領域であり、２０６a、２０６bで示
されるのは後のチャネル形成領域である。また、２０７
はソース／ドレイン接合部である。Note that a region indicated by a dotted line 205 is a region where an island-shaped semiconductor layer is to be formed later, and regions indicated by 206a and 206b are a channel formation region to be formed later. Also, 207
Is a source / drain junction.

【００５１】本実施例の場合、チャネル形成領域２０６
は三本の棒状結晶２０４にまたがる様な形で形成される
ことになり、その内部には二本の結晶粒界２０８が存在
する。しかしながら、チャネル形成領域２０６a、２０
６bはどちらも内部に存在する結晶粒界２０８の位置及
び本数が揃っているため、結晶粒界に起因するＴＦＴ特
性のばらつきを生じることはない。In the case of this embodiment, the channel forming region 206
Is formed so as to straddle three rod-shaped crystals 204, and two crystal grain boundaries 208 are present therein. However, the channel forming regions 206a, 20a
6b, the positions and the number of crystal grain boundaries 208 existing inside are the same, so that there is no variation in TFT characteristics due to the crystal grain boundaries.

【００５２】勿論、実際には二個だけでなくさらに複数
の島状半導体層が形成されるが、いずれにしてもチャネ
ル形成領域の内部において結晶粒界の位置と本数を揃え
ることが重要である。Needless to say, actually, not only two, but also a plurality of island-shaped semiconductor layers are formed. In any case, it is important to make the positions and the number of crystal grain boundaries uniform within the channel formation region. .

【００５３】なお、本実施例は実施例１において添加ウ
ィンドウの一辺の長さを変えただけであるので、添加ウ
ィンドウのパターニング方法やニッケルの添加方法など
の詳細な条件は実施例１に従えば良い。即ち、実施例１
で説明した数値限定等はすべて実施例２に適用すること
ができる。In this embodiment, since only the length of one side of the addition window is changed in the first embodiment, detailed conditions such as the method of patterning the addition window and the method of adding nickel are the same as those in the first embodiment. good. That is, the first embodiment
All of the numerical limitations and the like described in the above can be applied to the second embodiment.

【００５４】また、本実施例では結晶粒界の延びる方向
とキャリアの移動する方向（ソース領域とドレイン領域
とを結ぶ方向）とが直交する様な配置で島状半導体層が
形成されるが、結晶粒界の延びる方向とキャリアの移動
する方向とが一致する様な配置することも可能であるこ
とは言うまでもない。In this embodiment, the island-like semiconductor layer is formed so that the direction in which the crystal grain boundaries extend and the direction in which carriers move (the direction connecting the source region and the drain region) are orthogonal to each other. Needless to say, it is also possible to arrange such that the direction in which the crystal grain boundary extends and the direction in which the carrier moves coincide.

【００５５】（実施例３）本実施例では添加ウィンドウ
の形状を実施例１、２と異なるパターンとした場合の例
について説明する。図３に示した添加ウィンドウ３０１
は、アクティブマトリクス型液晶表示装置等で利用され
る画素マトリクス回路などの様に同一性能のＴＦＴが規
則正しく配置される様な回路に適している。(Embodiment 3) In this embodiment, an example will be described in which the shape of the addition window is different from those in Embodiments 1 and 2. Addition window 301 shown in FIG.
Is suitable for a circuit in which TFTs having the same performance are regularly arranged, such as a pixel matrix circuit used in an active matrix type liquid crystal display device or the like.

【００５６】添加ウィンドウ３０１には画素ＴＦＴの配
置される位置に合わせて突出部３０２が複数箇所設けら
れており、突出部３０２の先端部の一辺３０３からは一
辺３０３に垂直な方向に棒状結晶３０４が成長する。他
の部分では棒状結晶が互いに成長を阻害し合って添加ウ
ィンドウ周辺で結晶成長が停止する。A plurality of protrusions 302 are provided in the addition window 301 in accordance with the positions where the pixel TFTs are arranged. From one side 303 of the tip of the protrusion 302, a rod-shaped crystal 304 extends in a direction perpendicular to the one side 303. Grows. In other parts, the rod-shaped crystals hinder each other from growing, and the crystal growth stops around the addition window.

【００５７】点線３０５で示される領域はＴＦＴの活性
層となる島状半導体層であり、規則正しく複数設けられ
る。画素ＴＦＴは全画素が同一の性能を有する必要があ
るのでＴＦＴ特性は揃ってなければならない。そういっ
た意味で本願発明を適用することは非常に有効である。A region indicated by a dotted line 305 is an island-shaped semiconductor layer serving as an active layer of a TFT, and a plurality of regions are regularly provided. Since the pixel TFT needs to have the same performance in all pixels, the TFT characteristics must be uniform. In that sense, applying the present invention is very effective.

【００５８】本実施例の場合も、島状半導体層のうちの
少なくともチャネル形成領域３０６又はチャネル形成領
域３０６とソース／ドレイン接合部３０７とを完全に棒
状結晶３０４の内側に形成する構成を採用している。こ
うすることで、チャネル形成領域の内部に存在する結晶
粒界の位置に起因する特性ばらつきを防止することが可
能となる。この効果は実施例１と同様である。In this embodiment, too, at least the channel forming region 306 of the island-like semiconductor layer or the channel forming region 306 and the source / drain junction 307 are formed completely inside the rod-shaped crystal 304. ing. This makes it possible to prevent characteristic variations due to the position of the crystal grain boundary existing inside the channel formation region. This effect is similar to that of the first embodiment.

【００５９】また、実施例２に示した様に、数本の棒状
結晶にまたがる様な形でチャネル形成領域を形成するこ
とも可能である。この場合、実施例２で説明した様に各
ＴＦＴのチャネル形成領域の内部で結晶粒界の位置及び
本数が揃うので、特性ばらつきを防止することが可能で
ある。Further, as shown in Embodiment 2, it is also possible to form the channel forming region so as to extend over several rod-shaped crystals. In this case, as described in the second embodiment, since the positions and the number of crystal grain boundaries are uniform inside the channel formation region of each TFT, it is possible to prevent the characteristic variation.

【００６０】なお、結晶化工程の条件等、詳細な条件に
関しては実施例１と同様であるので本実施例での説明は
省略する。Since the detailed conditions such as the crystallization step are the same as those in the first embodiment, the description in this embodiment is omitted.

【００６１】また、本実施例では結晶粒界の延びる方向
とキャリアの移動する方向（ソース領域とドレイン領域
とを結ぶ方向）とが一致する様な配置で島状半導体層が
形成されるが、結晶粒界の延びる方向とキャリアの移動
する方向とが直交する様な配置することも可能であるこ
とは言うまでもない。In this embodiment, the island-like semiconductor layer is formed in such an arrangement that the direction in which the crystal grain boundary extends and the direction in which carriers move (the direction connecting the source region and the drain region) match. It goes without saying that the crystal grains can be arranged so that the direction in which the grain boundaries extend and the direction in which the carriers move are orthogonal to each other.

【００６２】（実施例４）本実施例では、実施例１乃至
実施例３の構成を用いて形成された島状半導体層を用い
てTFTを作製する場合について図４を用いて説明する。(Embodiment 4) In this embodiment, a case where a TFT is manufactured using an island-shaped semiconductor layer formed using the structure of Embodiments 1 to 3 will be described with reference to FIGS.

【００６３】まず、実施例１乃至実施例３に示した構成
で棒状結晶を形成したら、シリコン膜全体をパターニン
グして島状半導体層４０１を形成する。この島状半導体
層４０１は全体が多結晶珪素膜である必要はない。即
ち、少なくとも後のチャネル形成領域又はチャネル形成
領域とソース／ドレイン接合部とが棒状結晶からなる多
結晶珪素膜で形成されていれば良い。First, after a rod-shaped crystal is formed by the structure shown in Embodiments 1 to 3, the entire silicon film is patterned to form an island-shaped semiconductor layer 401. The entire island-shaped semiconductor layer 401 does not need to be a polycrystalline silicon film. That is, it is sufficient that at least the later channel formation region or the channel formation region and the source / drain junction are formed of a polycrystalline silicon film made of a rod-shaped crystal.

【００６４】勿論、後にチャネル形成領域やソース／ド
レイン接合部が形成された時に、同一性能を要求する複
数のＴＦＴ間のチャネル形成領域間で結晶粒界の位置及
び本数が揃っていることが前提となる。Of course, when the channel formation region and the source / drain junction are formed later, it is assumed that the positions and the number of crystal grain boundaries are uniform between the channel formation regions between a plurality of TFTs requiring the same performance. Becomes

【００６５】次に酸化シリコン膜でなるゲート絶縁膜４
０２を形成する。本実施例ではプラズマCVD法を用い、
１２０nmの厚さに形成する。その次に、アルミニウムを
主成分とする材料でなるゲート電極４０３を形成する。
なお、アルミニウムを主成分とする材料の代わりにタン
タルと窒化タンタルとの積層構造を利用しても良い。こ
うして図４（Ａ）に示す状態が得られる。Next, a gate insulating film 4 made of a silicon oxide film
02 is formed. In this embodiment, a plasma CVD method is used,
It is formed to a thickness of 120 nm. Next, a gate electrode 403 made of a material mainly containing aluminum is formed.
Note that a stacked structure of tantalum and tantalum nitride may be used instead of a material containing aluminum as a main component. Thus, the state shown in FIG. 4A is obtained.

【００６６】ここで本出願人による特開平７−１３５３
１８号公報に記載された技術を利用する。同公報ではア
ルミニウムを主成分とするゲート電極を陽極酸化するこ
とにより、ＬＤＤ＋オフセット構造を実現するものであ
る。ＬＤＤ領域は陽極酸化膜を利用してゲート絶縁膜の
一部をエッチングし、残ったゲート絶縁膜の一部をマス
クとして不純物元素（ソース領域及びドレイン領域を形
成する不純物）を添加して形成される。Here, Japanese Unexamined Patent Application Publication No.
The technology described in Japanese Patent Publication No. 18 is used. In this publication, an LDD + offset structure is realized by anodizing a gate electrode mainly composed of aluminum. The LDD region is formed by etching a part of the gate insulating film using an anodic oxide film and adding an impurity element (impurities for forming a source region and a drain region) using a part of the remaining gate insulating film as a mask. You.

【００６７】同公報に記載された技術を利用して得た構
造を図４（Ｂ）に示す。４０４はゲート電極、４０５は
ゲート電極を保護するバリア型の陽極酸化膜である。ま
た、４０６はゲート絶縁膜、４０７はソース領域、４０
８はドレイン領域、４０９はＬＤＤ領域、４１０はチャ
ネル形成領域である。FIG. 4B shows a structure obtained by using the technique described in the publication. 404, a gate electrode; and 405, a barrier type anodic oxide film for protecting the gate electrode. Reference numeral 406 denotes a gate insulating film; 407, a source region;
8 is a drain region, 409 is an LDD region, and 410 is a channel formation region.

【００６８】また、本実施例ではソース領域４０７、ド
レイン領域４０８及びＬＤＤ領域４０９を形成する不純
物元素としてリンを用いてＮチャネル型ＴＦＴを作製す
る。勿論、砒素など他の１５族元素でも構わないし、ボ
ロンに代表される１３族元素を添加すればＰチャネル型
ＴＦＴを作製することも容易である。さらに同一基板上
にＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを形成し
て相補的に組み合わせ、ＣＭＯＳ回路を形成することも
可能である。In this embodiment, an N-channel TFT is manufactured using phosphorus as an impurity element for forming the source region 407, the drain region 408, and the LDD region 409. Of course, other Group 15 elements such as arsenic may be used, and if a Group 13 element represented by boron is added, a P-channel TFT can be easily manufactured. Furthermore, a CMOS circuit can be formed by forming an N-channel TFT and a P-channel TFT on the same substrate and combining them complementarily.

【００６９】特開平７−１３５３１８号公報記載の技術
を用いることにより図４（Ｂ）の状態が得られたら、次
に層間絶縁膜４１１として１μm厚の酸化シリコン膜を
形成する。勿論、窒化シリコン膜や酸化窒化シリコン膜
を用いても良いし、これらの絶縁膜を積層しても良い。When the state shown in FIG. 4B is obtained by using the technique described in JP-A-7-135318, a silicon oxide film having a thickness of 1 μm is formed as the interlayer insulating film 411. Needless to say, a silicon nitride film or a silicon oxynitride film may be used, or these insulating films may be stacked.

【００７０】次に、層間絶縁膜４１１にコンタクトホー
ルを形成してアルミニウムを主成分とする材料でなるソ
ース配線４１２及びドレイン配線４１３を形成する。最
後に素子全体に対して水素雰囲気中で３５０℃２時間の
ファーネスアニールを行い、水素化を完了する。Next, a contact hole is formed in the interlayer insulating film 411 to form a source wiring 412 and a drain wiring 413 made of a material containing aluminum as a main component. Finally, the entire device is subjected to furnace annealing at 350 ° C. for 2 hours in a hydrogen atmosphere to complete hydrogenation.

【００７１】こうして、図４（Ｃ）に示す様なＴＦＴが
得られる。なお、本実施例で説明した構造は一例であっ
て本願発明を適用しうるＴＦＴ構造はこれに限定されな
い。従って、公知のあらゆる構造のＴＦＴに対して適用
可能である。Thus, a TFT as shown in FIG. 4C is obtained. The structure described in this embodiment is an example, and the TFT structure to which the present invention can be applied is not limited to this. Therefore, the present invention can be applied to any known TFT.

【００７２】勿論、トップゲート構造に限らず、逆スタ
ガ型ＴＦＴに代表されるボトムゲート構造に対しても容
易に適用することが可能である。Of course, the present invention can be easily applied not only to a top gate structure but also to a bottom gate structure represented by an inverted staggered TFT.

【００７３】さらに、図４（Ｃ）の構造においてドレイ
ン配線４１３と電気的に接続する画素電極（図示せず）
を公知の手段で形成すればアクティブマトリクス型表示
装置の画素スイッチング素子を形成することも容易であ
る。Further, a pixel electrode (not shown) electrically connected to the drain wiring 413 in the structure of FIG.
Is formed by known means, it is easy to form a pixel switching element of an active matrix display device.

【００７４】即ち、本願発明は液晶表示装置やＥＬ（エ
レクトロルミネッセンス）表示装置などの電気光学装置
の作製方法としても非常に有効な技術である。That is, the present invention is a very effective technique as a method for manufacturing an electro-optical device such as a liquid crystal display device or an EL (electroluminescence) display device.

【００７５】この様に、本願発明はあらゆる構造のＴＦ
Ｔに対して適用可能であり、本願発明を利用して様々な
半導体回路を構築することができる。即ち、本願発明は
ＴＦＴでもって形成された半導体回路を含むあらゆる半
導体装置に対して適用できると言える。As described above, the present invention can be applied to any structure of TF
It is applicable to T, and various semiconductor circuits can be constructed using the present invention. That is, it can be said that the present invention can be applied to any semiconductor device including a semiconductor circuit formed with a TFT.

【００７６】（実施例５）本実施例では、実施例４の作
製工程に従って形成されたＴＦＴでもって半導体回路を
構成した液晶表示装置の例を図５に示す。画素ＴＦＴ
（画素スイッチング素子）の作製方法やセル組工程は公
知の手段を用いれば良いので詳細な説明は省略する。(Embodiment 5) In this embodiment, an example of a liquid crystal display device in which a semiconductor circuit is constituted by TFTs formed according to the manufacturing process of Embodiment 4 is shown in FIG. Pixel TFT
A well-known means may be used for a method of manufacturing the (pixel switching element) and a cell assembling step, and a detailed description thereof will be omitted.

【００７７】図５において１１は絶縁表面を有する基
板、１２は画素マトリクス回路、１３はソースドライバ
ー回路、１４はゲイトドライバー回路、１５は対向基
板、１６はＦＰＣ（フレキシブルプリントサーキッ
ト）、１７は信号処理回路である。In FIG. 5, 11 is a substrate having an insulating surface, 12 is a pixel matrix circuit, 13 is a source driver circuit, 14 is a gate driver circuit, 15 is a counter substrate, 16 is an FPC (flexible printed circuit), and 17 is signal processing. Circuit.

【００７８】信号処理回路１７としては、Ｄ／Ａコンバ
ータ、γ補正回路、信号分割回路などの従来ＩＣで代用
していた様な処理を行う回路を形成することができる。
勿論、ガラス基板上にＩＣチップを設けて、ＩＣチップ
上で信号処理を行うことも可能である。As the signal processing circuit 17, a circuit such as a D / A converter, a .gamma. Correction circuit, a signal dividing circuit, etc., which performs processing which has been substituted by a conventional IC, can be formed.
Of course, it is also possible to provide an IC chip on a glass substrate and perform signal processing on the IC chip.

【００７９】さらに、本実施例では液晶表示装置を例に
挙げて説明しているが、アクティブマトリクス型の表示
装置であればＥＬ（エレクトロルミネッセンス）表示装
置やＥＣ（エレクトロクロミックス）表示装置に本願発
明を適用することも可能であることは言うまでもない。Further, in this embodiment, a liquid crystal display device is described as an example, but the present invention is applied to an EL (electroluminescence) display device or an EC (electrochromics) display device as long as it is an active matrix type display device. It goes without saying that the invention can be applied.

【００８０】なお、本実施例に示した液晶表示装置を作
製するにあたって、実施例１乃至実施例３のいずれの構
成を採用しても構わない。また、実施例１乃至実施例３
の構成を組み合わせて本実施例に適用しても良い。In manufacturing the liquid crystal display device shown in this embodiment, any of the structures of Embodiments 1 to 3 may be adopted. Examples 1 to 3
May be applied to the present embodiment in combination.

【００８１】（実施例６）本願発明の電気光学装置は、
様々な電子機器のディスプレイとして利用される。その
様な電子機器としては、ビデオカメラ、スチルカメラ、
プロジェクター、プロジェクションＴＶ、ヘッドマウン
トディスプレイ、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末（モバイルコンピュータ、携帯
電話等）などが挙げられる。それらの一例を図６に示
す。(Embodiment 6) The electro-optical device of the present invention is
It is used as a display for various electronic devices. Such electronic devices include video cameras, still cameras,
Examples include a projector, a projection TV, a head-mounted display, a car navigation, a personal computer, a portable information terminal (a mobile computer, a mobile phone, and the like). One example is shown in FIG.

【００８２】図６（Ａ）は携帯電話であり、本体２００
１、音声出力部２００２、音声入力部２００３、表示装
置２００４、操作スイッチ２００５、アンテナ２００６
で構成される。本願発明を音声出力部２００２、音声入
力部２００３、表示装置２００４やその他の信号制御回
路に適用することができる。FIG. 6A shows a mobile phone, and a main body 200.
1, audio output unit 2002, audio input unit 2003, display device 2004, operation switch 2005, antenna 2006
It consists of. The present invention can be applied to the audio output unit 2002, the audio input unit 2003, the display device 2004, and other signal control circuits.

【００８３】図６（Ｂ）はビデオカメラであり、本体２
１０１、表示装置２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本願発明を表示装置２１０２、音声入
力部２１０３やその他の信号制FIG. 6B shows a video camera,
101, display device 2102, audio input unit 2103, operation switch 2104, battery 2105, image receiving unit 210
6. The present invention is applied to a display device 2102, a voice input unit 2103, and other signal control units.

【００８４】図６（Ｃ）はモバイルコンピュータ（モー
ビルコンピュータ）であり、本体２２０１、カメラ部２
２０２、受像部２２０３、操作スイッチ２２０４、表示
装置２２０５で構成される。本願発明は表示装置２２０
５やその他の信号制御回路に適用できる。FIG. 6C shows a mobile computer (mobile computer), which includes a main body 2201 and a camera section 2.
202, an image receiving unit 2203, operation switches 2204, and a display device 2205. The present invention relates to a display device 220.
5 and other signal control circuits.

【００８５】図６（Ｄ）はヘッドマウントディスプレイ
であり、本体２３０１、表示装置２３０２、バンド部２
３０３で構成される。本発明は表示装置２３０２やその
他の信号制御回路に適用することができる。FIG. 6D shows a head mounted display, which includes a main body 2301, a display device 2302, and a band 2
303. The present invention can be applied to the display device 2302 and other signal control circuits.

【００８６】図６（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３やその他の信号制御回路に適用す
ることができる。FIG. 6E shows a rear type projector, which includes a main body 2401, a light source 2402, a display device 2403,
Polarizing beam splitter 2404, reflector 240
5, 2406 and a screen 2407. The present invention can be applied to the display device 2403 and other signal control circuits.

【００８７】図６（Ｆ）はフロント型プロジェクターで
あり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３やその他の信号制御回路
に適用することができる。FIG. 6F shows a front type projector, which includes a main body 2501, a light source 2502, and a display device 250.
3. It comprises an optical system 2504 and a screen 2505. The present invention can be applied to the display device 2503 and other signal control circuits.

【００８８】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electronic devices in various fields.

【００８９】[0089]

【発明の効果】本願発明を実施することで、ＴＦＴのチ
ャネル形成領域の内部に含まれる結晶粒界の本数や位置
を制御することができる。これにより同一性能を要求さ
れる複数のＴＦＴ間でチャネル形成領域内に含まれる結
晶粒界の位置及び本数を揃え、特性ばらつきを防ぐこと
が可能となる。By implementing the present invention, it is possible to control the number and position of crystal grain boundaries contained in the TFT channel formation region. This makes it possible to align the positions and the number of crystal grain boundaries included in the channel formation region among a plurality of TFTs required to have the same performance, thereby preventing characteristic variations.

【００９０】また、さらに好ましくは一本の棒状結晶で
なる多結晶半導体の内側にチャネル形成領域全体を作り
込むことによって、実質的に単結晶と見なせるチャネル
形成領域を有する複数のＴＦＴを再現性良く形成するこ
とができる。Further, more preferably, by forming the entire channel forming region inside a polycrystalline semiconductor comprising one rod-shaped crystal, a plurality of TFTs having a channel forming region which can be substantially regarded as a single crystal can be reproduced with good reproducibility. Can be formed.

【００９１】以上の構成により特性ばらつきの改善され
た複数のＴＦＴで信頼性と動作性能の高い半導体回路を
実現することができる。また、その様な半導体回路を利
用することで電気光学装置並びに電子機器の信頼性と動
作性能を向上することが可能となる。With the above configuration, a semiconductor circuit having high reliability and high performance can be realized with a plurality of TFTs having improved characteristic variations. Further, by using such a semiconductor circuit, it is possible to improve the reliability and operation performance of the electro-optical device and the electronic device.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 結晶成長の様子を示す図。FIG. 1 is a view showing a state of crystal growth.

【図２】 結晶成長の様子を示す図。FIG. 2 is a view showing a state of crystal growth.

【図３】 結晶成長の様子を示す図。FIG. 3 is a view showing a state of crystal growth.

【図４】 ＴＦＴの作製工程を示す図。FIG. 4 is a diagram showing a manufacturing process of a TFT.

【図５】 電気光学装置の構成を示す図。FIG. 5 is a diagram illustrating a configuration of an electro-optical device.

【図６】 電子機器の構成を示す図。FIG. 6 illustrates a structure of an electronic device.

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】複数の棒状結晶を形成する工程と、前記複
数の棒状結晶を含む複数の島状半導体層を形成する工程
と、前記複数の島状半導体層を活性層とする複数のＴＦ
Ｔで半導体回路を形成する工程と、を有し、前記活性層
のチャネル形成領域は前記複数の棒状結晶のいずれか一
本の内側に収まる様にして形成されることを特徴とする
半導体装置の作製方法。A step of forming a plurality of rod-shaped crystals; a step of forming a plurality of island-shaped semiconductor layers including the plurality of rod-shaped crystals; and a plurality of TFs using the plurality of island-shaped semiconductor layers as an active layer.
Forming a semiconductor circuit with T, wherein the channel forming region of the active layer is formed so as to fit inside any one of the plurality of rod-shaped crystals. Production method. 【請求項２】複数の棒状結晶を形成する工程と、前記複
数の棒状結晶を含む複数の島状半導体層を形成する工程
と、前記複数の島状半導体層を活性層とする複数のＴＦ
Ｔで半導体回路を形成する工程と、を有し、前記活性層
のチャネル形成領域は前記複数の棒状結晶が形成する結
晶粒界を含まない様にして形成されることを特徴とする
半導体装置の作製方法。A step of forming a plurality of rod-shaped crystals; a step of forming a plurality of island-shaped semiconductor layers including the plurality of rod-shaped crystals; and a plurality of TFs using the plurality of island-shaped semiconductor layers as an active layer.
Forming a semiconductor circuit with T, wherein the channel forming region of the active layer is formed so as not to include a crystal grain boundary formed by the plurality of rod-shaped crystals. Production method. 【請求項３】複数の棒状結晶を形成する工程と、前記複
数の棒状結晶を含む複数の島状半導体層を形成する工程
と、前記複数の島状半導体層を活性層とする複数のＴＦ
Ｔで半導体回路を形成する工程と、を有し、前記活性層
のチャネル形成領域及びソース／ドレイン接合部は前記
複数の棒状結晶のいずれか一本の内側に収まる様にして
形成されることを特徴とする半導体装置の作製方法。3. A step of forming a plurality of rod-like crystals, a step of forming a plurality of island-like semiconductor layers including the plurality of rod-like crystals, and a plurality of TFs using the plurality of island-like semiconductor layers as an active layer.
Forming a semiconductor circuit with T, wherein the channel forming region and the source / drain junction of the active layer are formed so as to fit inside any one of the plurality of rod-shaped crystals. A method for manufacturing a semiconductor device. 【請求項４】複数の棒状結晶を形成する工程と、前記複
数の棒状結晶を含む複数の島状半導体層を形成する工程
と、前記複数の島状半導体層を活性層とする複数のＴＦ
Ｔで半導体回路を形成する工程と、を有し、前記活性層
のチャネル形成領域及びソース／ドレイン接合部は前記
複数の棒状結晶が形成する結晶粒界を含まない様にして
形成されることを特徴とする半導体装置の作製方法。4. A step of forming a plurality of rod-shaped crystals, a step of forming a plurality of island-shaped semiconductor layers including the plurality of rod-shaped crystals, and a plurality of TFs using the plurality of island-shaped semiconductor layers as an active layer.
Forming a semiconductor circuit with T, wherein the channel formation region and the source / drain junction of the active layer are formed so as not to include a crystal grain boundary formed by the plurality of rod-shaped crystals. A method for manufacturing a semiconductor device. 【請求項５】複数の棒状結晶を形成する工程と、前記複
数の棒状結晶を含む複数の島状半導体層を形成する工程
と、前記複数の島状半導体層を活性層とする複数のＴＦ
Ｔで半導体回路を形成する工程と、を有し、互いに同一
サイズのＴＦＴのチャネル形成領域は、当該チャネル形
成領域の内部において前記複数の棒状結晶の本数が同一
となる様に形成されることを特徴とする半導体装置の作
製方法。5. A step of forming a plurality of rod-shaped crystals, a step of forming a plurality of island-shaped semiconductor layers including the plurality of rod-shaped crystals, and a step of forming a plurality of TFs using the plurality of island-shaped semiconductor layers as an active layer.
Forming a semiconductor circuit with T, wherein the channel forming regions of the TFTs having the same size are formed so that the number of the plurality of rod-shaped crystals becomes the same inside the channel forming region. A method for manufacturing a semiconductor device. 【請求項６】複数の棒状結晶を形成する工程と、前記複
数の棒状結晶を含む複数の島状半導体層を形成する工程
と、前記複数の島状半導体層を活性層とする複数のＴＦ
Ｔで半導体回路を形成する工程と、を有し、互いに同一
サイズのＴＦＴのチャネル形成領域は、当該チャネル形
成領域の内部において前記複数の棒状結晶が形成する結
晶粒界の本数が同一となる様に形成されることを特徴と
する半導体装置の作製方法。6. A step of forming a plurality of rod-shaped crystals, a step of forming a plurality of island-shaped semiconductor layers including the plurality of rod-shaped crystals, and a plurality of TFs using the plurality of island-shaped semiconductor layers as an active layer.
And forming a semiconductor circuit with T. The channel formation regions of the TFTs having the same size are formed so that the number of crystal grain boundaries formed by the plurality of rod-shaped crystals inside the channel formation region is the same. A method for manufacturing a semiconductor device. 【請求項７】請求項１乃至請求項６において、前記複数
の棒状結晶を形成する工程は、棒状結晶同士で互いに結
晶成長を阻害させる領域と棒状結晶を特定の方向へ成長
させる領域とを有することを特徴とする半導体装置の作
製方法。7. The method according to claim 1, wherein the step of forming the plurality of rod-shaped crystals includes a region in which the rod-shaped crystals mutually inhibit crystal growth and a region in which the rod-shaped crystals are grown in a specific direction. A method for manufacturing a semiconductor device, comprising: