JP2000003909A - 半導体デバイス用絶縁膜および半導体デバイス - Google Patents

半導体デバイス用絶縁膜および半導体デバイス

Info

Publication number
JP2000003909A
JP2000003909A JP10183376A JP18337698A JP2000003909A JP 2000003909 A JP2000003909 A JP 2000003909A JP 10183376 A JP10183376 A JP 10183376A JP 18337698 A JP18337698 A JP 18337698A JP 2000003909 A JP2000003909 A JP 2000003909A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
substrate
present
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10183376A
Other languages
English (en)
Inventor
Hisatake Kimoto
寿勇 木元
Tsutomu Mochizuki
励 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kishimoto Sangyo Co Ltd
Daisan Kasei Co Ltd
Original Assignee
Kishimoto Sangyo Co Ltd
Daisan Kasei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kishimoto Sangyo Co Ltd, Daisan Kasei Co Ltd filed Critical Kishimoto Sangyo Co Ltd
Priority to JP10183376A priority Critical patent/JP2000003909A/ja
Priority to TW088100411A priority patent/TW484145B/zh
Priority to US09/228,970 priority patent/US6291072B1/en
Priority to SG9900090A priority patent/SG83112A1/en
Priority to CA002258731A priority patent/CA2258731C/en
Priority to EP99300284A priority patent/EP0966039A3/en
Priority to CNB991021541A priority patent/CN1146962C/zh
Priority to KR10-1999-0004752A priority patent/KR100421650B1/ko
Publication of JP2000003909A publication Critical patent/JP2000003909A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/3154—Of fluorinated addition polymer from unsaturated monomers
    • Y10T428/31544—Addition polymer is perhalogenated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31667—Next to addition polymer from unsaturated monomers, or aldehyde or ketone condensation product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31692—Next to addition polymer from unsaturated monomers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Organic Insulating Materials (AREA)
  • Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)

Abstract

(57)【要約】 【課題】 低誘電率であって、かつ、半導体デバイスの
層間絶縁膜として十分な性能をもつ絶縁膜と、この絶縁
膜を用いた半導体デバイスとを提供する。 【解決手段】 実質的にポリ−α，α−ジフルオロ−パ
ラキシリレンからなり、比誘電率が２．１〜２．７であ
り、半導体デバイスの層間絶縁膜として用いられる半導
体デバイス用絶縁膜。実質的にポリ−α，α−ジフルオ
ロ−パラキシリレンからなり、ステップカバレッジが
０．４〜０．９であり、半導体デバイスの層間絶縁膜と
して用いられる半導体デバイス用絶縁膜。実質的にポリ
−α，α−ジフルオロ−パラキシリレンからなり、奥行
き（Ｄ）と開口幅（Ｌ）との比（Ｄ／Ｌ）が１以上であ
るギャップ内に充填することが可能な半導体デバイス用
絶縁膜。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
製造プロセスにおいて形成される層間絶縁膜と、この層
間絶縁膜を有する半導体デバイスとに関する。
【０００２】
【従来の技術】半導体デバイスでは、回路パターンの微
細化、低消費電力化および高速化が進み、これに伴って
回路パターン内の低容量化および低抵抗化が進展してい
る。したがって、回路の高速かつ正常な動作を確保する
手段の一つとして、導体層間に設ける層間絶縁膜の低誘
電率化が検討されている。
【０００３】低誘電率の絶縁膜としては、例えばアモル
ファスカーボン膜のように炭素原子を含む絶縁膜、フッ
素原子を含む有機系化合物絶縁膜、無機系絶縁膜などが
注目されている。しかし、現在最も多く使用されている
酸化ケイ素絶縁膜を代替するためには、 １）比誘電率が低いことのほかに、半導体絶縁膜に要求
される基本的な特性、すなわち、 ２）付着力が強いこと、 ３）加工性が良好であること、 ４）ステップカバレッジが良好であること、 ５）ギャップフィル性が良好であること、 ６）吸湿性が低いこと、 ７）ダマシン（埋め込み配線）プロセスに対応する能力
があること のすべてを満足する必要がある。しかし現状では、低誘
電率であって、かつ半導体デバイスの層間絶縁膜に要求
されるすべての特性を満足する材料は知られていない。
【０００４】
【発明が解決しようとする課題】本発明の目的は、低誘
電率であって、かつ、半導体デバイスの層間絶縁膜とし
て十分な性能をもつ絶縁膜と、この絶縁膜を用いた半導
体デバイスとを提供することである。
【０００５】
【課題を解決するための手段】上記目的は、下記（１）
〜（５）のいずれかの構成により達成される。 （１） 実質的にポリ−α，α−ジフルオロ−パラキシ
リレンからなり、比誘電率が２．１〜２．７であり、半
導体デバイスの層間絶縁膜として用いられる半導体デバ
イス用絶縁膜。 （２） 実質的にポリ−α，α−ジフルオロ−パラキシ
リレンからなり、ステップカバレッジが０．４〜０．９
であり、半導体デバイスの層間絶縁膜として用いられる
半導体デバイス用絶縁膜。 （３） 実質的にポリ−α，α−ジフルオロ−パラキシ
リレンからなり、奥行き（Ｄ）と開口幅（Ｌ）との比
（Ｄ／Ｌ）が１以上であるギャップ内に充填することが
可能な半導体デバイス用絶縁膜。 （４） 酸素プラズマ照射により形状加工が可能な上記
（１）〜（３）のいずれかの半導体デバイス用絶縁膜。 （５） 半導体基板上に、層間絶縁膜を介して少なくと
も２層の導体層を有し、前記層間絶縁膜が上記（１）〜
（４）のいずれかの半導体デバイス用絶縁膜である半導
体デバイス。
【０００６】
【発明の実施の形態】本発明の絶縁膜は、下記構造式
（Ｉ）で表されるポリ−α，α−ジフルオロ−パラキシ
リレンから実質的に構成される。
【０００７】
【化１】
【０００８】なお、上記構造式（Ｉ）において、ｎは重
合度を表す。本発明で用いるポリ−α，α−ジフルオロ
−パラキシリレンにおけるｎは、通常、１０００以上、
特に５０００以上である。
【０００９】このポリ−α，α−ジフルオロ−パラキシ
リレンは、下記構造式（II）で表されるテトラフルオロ
−［２，２］−パラシクロファンを原料として、ＣＶＤ
（化学的気相成長）法により形成することができる。
【００１０】
【化２】
【００１１】上記構造式（II）で表されるテトラフルオ
ロ−［２，２］−パラシクロファンを原料として、上記
構造式（Ｉ）で表されるポリ−α，α−ジフルオロ−パ
ラキシリレンをＣＶＤ（化学的気相成長）法により合成
することは、特開平９−２５２５２号公報に記載されて
おり、公知である。ただし、同公報には、耐熱性に優
れ、その他の物性面すべてにバランスの期待できるコー
ティング膜が生成できるという効果しか記載されていな
い。これに対し本発明では、ポリ−α，α−ジフルオロ
−パラキシリレン膜を様々な条件で形成し、その物性や
性質を調べることにより、この膜が半導体デバイスの層
間絶縁膜に好適であることを見いだした。
【００１２】本発明の絶縁膜の形成に用いる減圧ＣＶＤ
装置の構成例を、図１に示す。絶縁膜の形成に際して
は、まず、原料として、ダイマー状態で存在するテトラ
フルオロ−［２，２］−パラシクロファンが、投入口１
０１から蒸発室１０２に投入される。蒸発室１０２内で
は、原料がヒータにより加熱されて昇華し、ダイマーガ
スとなる。蒸発室１０２とこれに続く分解室１０３と試
料室１０４とは、ターボ分子ポンプ１１０とロータリー
ポンプ１１１とにより真空度の差異が形成されているた
め、ダイマーガスは分解室１０３に導入され、ここでヒ
ータによりさらに加熱されてモノマーガスとなり、この
モノマーガスは試料室１０４に導入される。試料室１０
４では、試料台１０６上に設置された試料１０７表面で
重合反応が生じてポリマーが堆積し、絶縁膜が形成され
る。試料台１０６は、モータ１１２により回転可能とな
っており、また、冷却器１１３により温度制御が可能と
なっている。なお、試料１０７は、一般に半導体ウエハ
である。重合・堆積されなかったモノマーガスは、真空
コンダクタンスバルブ１０８を経て冷却トラップ１０９
内に導入される。冷却トラップ１０９は、冷却器１１４
により冷却されており、ここでモノマーガスは固化し、
回収される。
【００１３】このような構成の減圧ＣＶＤ装置では、試
料室１０４の分解室１０３との境界に設けられた排気調
整用のシャッタ１０５の開度、真空コンダクタンスバル
ブ１０８の開度、試料台１０６の回転数およびその温度
などの各種堆積条件を制御することにより、絶縁膜の物
性や形成速度等が制御可能である。
【００１４】本発明では、絶縁膜の堆積条件を下記範囲
内において制御することが好ましい。
【００１５】蒸発室１０２での加熱温度の範囲：８０〜
１８０℃、 分解室１０３での加熱温度の範囲：６００〜７５０℃、 試料室１０４における絶縁膜堆積時の圧力範囲：１〜１
０Pa、好ましくは３〜６Pa、 試料台１０６の回転数範囲：０〜１０rpm、 試料台１０６の温度範囲：−６０〜６０℃、好ましくは
−６０〜０℃、より好ましくは−６０〜−２０℃
【００１６】なお、試料台１０６の温度（基板の温度）
が低温であると、膜の成長速度が速くなり、また、膜が
緻密となりやすく、歩留まりも向上するので、好まし
い。また、試料室１０４での絶縁膜堆積時の圧力は、緻
密な絶縁膜を形成するために重要である。この圧力が高
すぎると、緻密な絶縁膜を形成することが困難となる。
一方、この圧力が低すぎると、膜形成速度が遅くなって
生産性が低くなる。
【００１７】このような範囲内において堆積条件を適宜
制御することにより、以下に１）〜７）として示すよう
に、半導体デバイスの層間絶縁膜に好適な特性が得られ
る。
【００１８】１）比誘電率を２．１〜２．７の範囲内と
することができる。なお、酸化ケイ素絶縁膜の比誘電率
は、通常、３．９であり、フッ素を含有する酸化ケイ素
絶縁膜でも、比誘電率は、通常、３．３〜３．６であ
る。 ２）金属導体層、無機絶縁層および半導体基板に対する
強力な付着力が実現する。 ３）酸素プラズマ照射によるアッシングによって形状加
工が可能である。 ４）ステップカバレッジを０．４〜０．９の範囲にでき
る。 ５）良好なギャップフィル性が得られる。 ６）吸湿性を低くすることができる。 ７）半導体デバイス製造の際のダマシンプロセスに対応
可能である。
【００１９】次に、上記特性について詳細に説明する。
【００２０】上記１）に示すように、本発明の絶縁膜で
は比誘電率を低くできるので、微細な回路パターンをも
つ半導体デバイスの層間絶縁膜に適用したときに容量が
低減され、高速かつ正常な動作を確保できる。具体的に
は、最小線幅１μm以下の設計ルールのデバイスにおけ
る層間絶縁膜に好適である。
【００２１】上記３）に示すように、本発明の絶縁膜は
酸素プラズマ照射によるアッシングによって除去でき
る。具体的には、酸素プラズマアッシングにおいて、レ
ジストマスクやハードマスクとの間に十分な選択比が存
在するため、アッシングによる絶縁膜のパターニングが
容易である。
【００２２】上記４）におけるステップカバレッジの算
出法を、図２により説明する。図２は、段差構造をもつ
基板１上に絶縁膜３が堆積した状態を示している。段差
上面における絶縁膜３の厚さをＡとし、段差のエッジ部
付近における絶縁膜３の最小厚さをＢとしたとき、ステ
ップカバレッジはＢ／Ａで表される。
【００２３】上記５）に示すギャップフィル性は、電極
層間などに存在する溝、穴等のギャップ内への充填可能
性を示すものである。ピンホール等の欠陥を生じずにギ
ャップ中に絶縁膜を充填することは、そのギャップのア
スペクト比が高くなるほど一般に難しくなってくる。し
たがって、高いアスペクト比をもつギャップ中に欠陥な
く充填できる絶縁膜は、ギャップフィル性が良好である
といえる。なお、上記アスペクト比は、ギャップの奥行
きをＤとし、ギャップの開口幅をＬとしたとき、Ｄ／Ｌ
で表される。ギャップが穴状であるときの開口幅Ｌは、
その開口径（短径）を意味する。本発明の絶縁膜は、成
膜時の流動性が良好なのでギャップフィル性が高く、例
えば、Ｄ／Ｌが１以上のギャップに、欠陥をほとんど発
生させることなく充填することが可能である。さらに、
Ｄ／Ｌが３〜１０の高アスペクト比のギャップにも、同
様に容易に充填することができる。そして、Ｌが０．２
５μm以下となる微細な配線パターンに対応可能であ
り、Ｌが０．１〜０．１８μm程度の極めて微細な配線
パターンにも対応可能である。
【００２４】本発明の絶縁膜は、ステップカバレッジお
よびギャップフィル性が良好であるため、狭小な開口と
高アスペクト比とをもつ階段形状部や起伏形状部におい
ても、ピンホールがなく厚さの均一な絶縁膜を形成する
ことができる。なお、ギャップフィル性が良好である絶
縁膜は、半導体デバイスにおいて例えば容量電極間の埋
め込みや各種段差の平坦化などの際に有用である。
【００２５】上記６）に示すように本発明の絶縁膜は吸
湿性が極めて低いので、形成後に大気中に放置してもほ
とんど吸湿しない。また、ＣＶＤ法により形成された直
後の絶縁膜は柔らかいので、通常、アニールを施して硬
化するが、アニール後も吸湿性は極めて低い。すなわ
ち、熱履歴によって吸湿性が変化しない。なお、このア
ニールは、通常、３００〜５００℃の温度範囲で５〜６
０分間加熱することにより行う。
【００２６】上記７）において挙げたダマシン（埋め込
み配線）プロセスの流れを、図３（ａ）、図３（ｂ）お
よび図３（ｃ）に示す。図３（ａ）に示すように、ま
ず、基板１上に導体層（第１配線層）２１を形成し、こ
の上に、層間絶縁膜として絶縁膜３を形成し、これをフ
ォトリソグラフ法を利用してエッチングすることによ
り、第２配線層が充填される溝部３０ａ、および、第１
配線層と第２配線層とを結ぶビア導体が充填されるビア
ホール３０ｂを、形成する。次に、図３（ｂ）に示すよ
うに、絶縁膜３上に、スパッタリングや電解メッキによ
り導体層２２を形成する。このとき同時に、溝部３０ａ
内とビアホール３０ｂ内とに導体が充填される。次い
で、図３（ｃ）に示すように、導体層２２を化学的機械
的研磨や逆スパッタリングによりエッチングして絶縁膜
３上に存在する部分を除去し、絶縁膜３内に第２配線層
２２ａとビア導体２２ｂとが埋め込まれた状態とする。
このようなダマシンプロセスに絶縁膜が対応可能である
とは、フォトリソグラフィー工程を経て金属配線が埋め
込み可能であることと、化学的機械的研磨や逆スパッタ
リングにより導体層２２をエッチングする際に、被埋め
込み層である絶縁膜３が、ストッパーとして機能するこ
ととを意味する。
【００２７】本発明の絶縁膜を半導体デバイスにおける
層間絶縁膜として利用する場合の構成例を、図４に示
す。同図では、半導体からなる基板１上に、導体層（第
１配線層）２１、絶縁膜３および導体層（第２配線層）
２２が順次形成されており、導体層２１と導体層２２と
は、絶縁膜３を貫くコンタクトホール内に充填されたビ
ア導体２２ｂにより、電気的に接続されている。絶縁膜
３は、層間絶縁膜であり、図示例では、本発明の絶縁膜
３１を挟んで、無機絶縁膜３ａ、３ｂが積層された構成
となっている。無機絶縁膜３ａ、３ｂは、パターン形成
マスク、接着強度強化膜および吸湿防止膜としての役割
をもち、通常、酸化ケイ素や窒化ケイ素から構成され
る。基板１と接する導体層２１は、通常、Ａｌから構成
され、基板１と接しない導体層２２は、通常、Ｃｕ、Ａ
ｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕから構成される。また、ビ
ア導体２２ｂの構成材料には、ギャップフィル性が求め
られることから、通常、ＷまたはＣｕが用いられる。各
層の厚さは、導体層２１、２２が５０〜５００nm程度、
無機絶縁膜３ａ、３ｂが５０〜２００nm程度、本発明の
絶縁膜３１が２００〜５００nm程度である。また、ビア
導体２２ｂの径は、１００〜５００nm程度である。
【００２８】なお、ＳＯＧ（スピン・オン・グラス）を
用いた層間絶縁膜において、ＳＯＧ膜を無機絶縁膜で挟
んだ積層構造とすることは公知である。しかし、ＳＯＧ
積層構造では、ＳＯＧ膜が吸湿するため、隣接するボア
ホール内に配線（ビア導体）を形成する際にＳＯＧ膜か
らの放湿が生じてしまう。これにより、ビア導体中のＷ
が吸湿してしまい、導通不良が生じることがあった。こ
れに対し本発明の絶縁膜は吸湿性が極めて低いため、こ
のような導通不良が生じにくい。
【００２９】図４に示す構成例では、導体層（配線層）
が２層構成であるが、本発明の絶縁膜は導体層が３層以
上である構成にも適用可能であることは勿論である。ま
た、無機絶縁膜３ａ、３ｂは必須ではなく、必要に応じ
て設けられる。
【００３０】本発明の絶縁膜をＣＶＤ法により形成する
際に用いるテトラフルオロ−［２，２］−パラシクロフ
ァン［構造式（II）］の製造方法は特に限定されない
が、例えば、前記特開平９−２５２５２号公報に記載さ
れているように、
【００３１】
【化３】
【００３２】で表されるルートで合成することができ
る。この合成ルートにおいて出発原料として用いられる
［２，２］−パラシクロファン［構造式（III）］は、
第三化成（株）から市販されている。この出発原料を、
不活性溶剤中において、過酸化物触媒の存在下、紫外線
照射下、または過酸化物触媒および紫外線照射の併用下
で、Ｎ−ブロムこはく酸イミドなどのブロム化剤と反応
させることで、テトラブロモ−［２，２］−パラシクロ
ファン［構造式（IV）］を得る。このテトラブロモ−
［２，２］−パラシクロファン［構造式（IV）］に、酢
酸溶媒中で酢酸ソーダ、酢酸銀などを作用させるなどの
手段により、ジケトン−［２，２］−パラシクロファン
［構造式（Ｖ）］を得る。そして、このジケトン−
［２，２］−パラシクロファン［構造式（Ｖ）］に、四
フッ化イオウやジエチルアミノ硫黄トリフルオリド（Ｄ
ＡＳＴ）などのフッ素化剤を作用させることにより、目
的物であるテトラフルオロ−［２，２］−パラシクロフ
ァン［構造式（II）］が得られる。
【００３３】なお、［２，２］−パラシクロファン［構
造式（III）］からテトラブロモ−［２，２］−パラシ
クロファン［構造式（IV）］を得る反応の際には、
【００３４】
【化４】
【００３５】に示されるブロム体［構造式（VI）］など
も生成するが、これは溶媒に対する溶解度の差を利用し
て分離することができる。
【００３６】
【実施例】実施例１（比誘電率） ＣＶＤ法において原料として用いるテトラフルオロ−
［２，２］−パラシクロファン［構造式（II）］を、前
記特開平９−２５２５２号公報に記載された方法に準じ
て製造した。
【００３７】次に、図１に示す構成の減圧ＣＶＤ装置を
用い、平滑な表面をもつ基板上にポリ−α，α−ジフル
オロ−パラキシリレン［構造式（Ｉ）］を堆積させ、本
発明の絶縁膜を形成した。堆積条件は、 蒸発室１０２での加熱温度：１２０℃、 分解室１０３での加熱温度：７００℃、 試料室１０４における絶縁膜堆積時の圧力：４Pa、 試料台１０６の温度：−４０℃ とした。なお、堆積時間は３０分間とした。また、堆積
後、３５０℃で３０分間アニールを施した。基板には、
銅基板およびｐ型半導体Ｓｉウエハの２種を用いた。こ
れらの基板上に厚さ１μmの絶縁膜を形成した後、連続
してＡｌ電極をスパッタリングにより形成し、測定用試
料とした。
【００３８】これらの測定用試料に対し、Ａｌ電極と銅
基板との間、およびＡｌ電極とｐ型半導体Ｓｉウエハと
の間について、１MHzのＣ−Ｖプロッタにより容量計測
を行った。この結果、絶縁膜の比誘電率は２．１〜２．
７の範囲にあった。
【００３９】実施例２（付着力） 基板としてＳｉウエハを用い、実施例１と同条件で本発
明の絶縁膜（厚さ２２０nm）の形成とそのアニールとを
行った。この絶縁膜上に粘着テープを貼付して引き剥が
したところ、絶縁膜に剥離は認められなかった。
【００４０】実施例３（酸素プラズマアッシング） Ｓｉウエハ上に、実施例１と同条件で本発明の絶縁膜
（厚さ５６０nm）を形成し、堆積後、３５０℃で７５分
間アニールを施した。さらに、フォトレジストによりマ
スクを形成した後、プラズマアッシャーの基板ステージ
上に設置し、下記条件で酸素プラズマアッシングを行っ
た。
【００４１】酸素ガス流量：９０SCCM、 真空度：８Pa、 ＲＦ電源パワー：４．１Watt/cm2（１３．５６MHz）、 アッシングレート：１１３．３nm/min
【００４２】このアッシング後、マスクパターンに応じ
て絶縁膜が除去されており、アッシング後の絶縁膜に焼
損痕跡は認められなかった。
【００４３】実施例４（ステップカバレッジおよびギャ
ップフィル性） 開口径が０．１８μmでアスペクト比が８のビアホール
を有するＳｉウエハ上に本発明の絶縁膜（厚さ２５０n
m）を形成し、上記ビアホール内に絶縁膜を埋め込ん
だ。なお、絶縁膜の堆積条件は実施例１と同じとした。
絶縁膜形成後、基板をその主面に垂直に切断し、断面に
Ａｌを蒸着した後、走査型電子顕微鏡で観察した。この
断面の走査型電子顕微鏡写真を図５に、その一部を拡大
した写真を図６にそれぞれ示す。図５および図６では、
明度の高い領域が絶縁膜である。これらの図から明らか
なように、本発明の絶縁膜は、開口径が小さくアスペク
ト比が大きいビアホール内に、ピンホールなしにむらな
く充填されている。
【００４４】また、基板として、複雑な起伏を含む階段
構造表面を有するものを用い、この上に本発明の絶縁膜
を形成した。なお、絶縁膜の堆積条件は実施例１と同じ
とした。絶縁膜形成後の走査型電子顕微鏡写真を、図７
および図８にそれぞれ示す。これらの図から明らかなよ
うに、複雑な起伏をもつ基板上に形成したにもかかわら
ず、絶縁膜には、起伏間にまたがるブリッジの発生は認
められず、また、ピンホールの発生も認められない。
【００４５】実施例５（吸湿性） Ｓｉウエハ上に、実施例１と同条件で本発明の絶縁膜
（厚さ２２０nm）を形成した測定用試料を作製した。こ
の測定用試料を、大気中（２３℃、６５％ＲＨ）におい
て４８時間放置した。次いで、電気炉により窒素雰囲気
中において３０分間アニールした。アニール温度は、３
００℃、３５０℃または４００℃とした。次いで、再び
上記大気中に４８時間放置した。なお、試料の一部は、
アニールを行わず、上記大気中に連続して９６時間放置
した。
【００４６】これらの試料の絶縁膜について、吸湿性の
変化を調べるために赤外線分光スペクトルの測定を行っ
た。結果を図９に示す。図９に示すスペクトルＳ１〜Ｓ
４に対応する試料の処理履歴は、 Ｓ１：大気中に連続放置、 Ｓ２：アニール温度３００℃、 Ｓ３：アニール温度３５０℃、 Ｓ４：アニール温度４００℃ であり、スペクトルＳ５は、赤外線分光器のアルミニウ
ム台座のものである。
【００４７】図９から明らかなように、いずれの処理履
歴の絶縁膜においても、ＯＨ基を中心とする吸湿を示す
波形変化（３３００cm-1付近に現れる）は認められな
い。すなわち、本発明の絶縁膜は、膜形成直後およびア
ニールにより熱履歴を与えた後のいずれにおいても、実
質的に吸湿性を示さないことがわかる。
【００４８】実施例６（ダマシンプロセスへの対応） Ｓｉウエハ上に、本発明の絶縁膜（厚さ３５０nm）を実
施例１と同条件で形成した後、実施例１と同条件でアニ
ールを施した。この絶縁膜にビアホールを形成した後、
絶縁膜上にスパッタリングによりＣｕ導体層を形成し
た。なお、ビアホールの径は０．２５μmとした。次い
で、Ｃｕ導体層を化学的機械的研磨によりエッチングし
た。この結果、研磨は絶縁膜表面で停止状態となり、絶
縁膜のビアホール内に、表面が平坦化された銅プラグが
埋め込まれた状態となった。研磨後の走査型電子顕微鏡
写真を、図１０に示す。
【００４９】
【発明の効果】本発明では、ポリ−α，α−ジフルオロ
−パラキシリレンを半導体デバイスの層間絶縁膜に適用
する。このため、容量結合が低減され、微細な回路パタ
ーンをもつ半導体デバイスにおいて、高速かつ正常な動
作が確保できる。
【図面の簡単な説明】
【図１】本発明の絶縁膜の形成に用いる減圧ＣＶＤ装置
の構成例を示す正面図である。
【図２】ステップカバレッジの算出法の説明図である。
【図３】（ａ）、（ｂ）および（ｃ）は、ダマシンプロ
セスの流れを説明するための断面図である。
【図４】本発明の絶縁膜を半導体デバイスにおける層間
絶縁膜として利用する場合の構成例を示す断面図であ
る。
【図５】基板上に形成された微細なパターンを示す図面
代用写真であって、本発明の絶縁膜を形成した基板の断
面を示す走査型電子顕微鏡写真である。
【図６】基板上に形成された微細なパターンを示す図面
代用写真であって、本発明の絶縁膜を形成した基板の断
面を示す走査型電子顕微鏡写真である。
【図７】基板上に形成された微細なパターンを示す図面
代用写真であって、本発明の絶縁膜を形成した基板の表
面を示す走査型電子顕微鏡写真である。
【図８】基板上に形成された微細なパターンを示す図面
代用写真であって、本発明の絶縁膜を形成した基板の表
面を示す走査型電子顕微鏡写真である。
【図９】本発明の絶縁膜を大気中で保存したときの吸湿
性を調べるための赤外線分光スペクトルを示すグラフで
ある。
【図１０】基板上に形成された微細なパターンを示す図
面代用写真であって、本発明の絶縁膜を形成した基板の
断面を示す走査型電子顕微鏡写真である。
【符号の説明】
１ 基板 ２１ 導体層（第１配線層） ２２ 導体層 ２２ａ 第２配線層 ２２ｂ ビア導体 ３、３１ 絶縁膜 ３ａ、３ｂ 無機絶縁膜 ３０ａ 溝部 ３０ｂ ビアホール １０１ 投入口 １０２ 蒸発室 １０３ 分解室 １０４ 試料室 １０５ シャッタ １０６ 試料台 １０７ 試料 １０８ 真空コンダクタンスバルブ １０９ 冷却トラップ １１０ ターボ分子ポンプ １１１ ロータリーポンプ １１２ モータ １１３、１１４ 冷却器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 望月 励 千葉県市原市五井南海岸50−５ 第三化成 株式会社内 Ｆターム(参考） 4J032 CA06 CA07 CB01 CE01 CE14 CE20 CG01 5F033 BA13 BA15 BA17 CA09 DA05 DA15 DA35 EA02 EA05 EA25 EA29 EA32 FA03 5F058 AA04 AA06 AA10 AC10 AD09 AD10 AF01 AG01 AG10 AH02 5G305 AA07 AB10 AB36 BA18 CA02 CA38

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 実質的にポリ−α，α−ジフルオロ−パ
    ラキシリレンからなり、比誘電率が２．１〜２．７であ
    り、半導体デバイスの層間絶縁膜として用いられる半導
    体デバイス用絶縁膜。
  2. 【請求項２】 実質的にポリ−α，α−ジフルオロ−パ
    ラキシリレンからなり、ステップカバレッジが０．４〜
    ０．９であり、半導体デバイスの層間絶縁膜として用い
    られる半導体デバイス用絶縁膜。
  3. 【請求項３】 実質的にポリ−α，α−ジフルオロ−パ
    ラキシリレンからなり、奥行き（Ｄ）と開口幅（Ｌ）と
    の比（Ｄ／Ｌ）が１以上であるギャップ内に充填するこ
    とが可能な半導体デバイス用絶縁膜。
  4. 【請求項４】 酸素プラズマ照射により形状加工が可能
    な請求項１〜３のいずれかの半導体デバイス用絶縁膜。
  5. 【請求項５】 半導体基板上に、層間絶縁膜を介して少
    なくとも２層の導体層を有し、前記層間絶縁膜が請求項
    １〜４のいずれかの半導体デバイス用絶縁膜である半導
    体デバイス。
JP10183376A 1998-06-15 1998-06-15 半導体デバイス用絶縁膜および半導体デバイス Pending JP2000003909A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP10183376A JP2000003909A (ja) 1998-06-15 1998-06-15 半導体デバイス用絶縁膜および半導体デバイス
TW088100411A TW484145B (en) 1998-06-15 1999-01-12 Insulating film for semiconductor device and semiconductor device
US09/228,970 US6291072B1 (en) 1998-06-15 1999-01-12 Insulating film for semiconductor device and semiconductor device
SG9900090A SG83112A1 (en) 1998-06-15 1999-01-14 Insulating film for semiconductor device and semiconductor device
CA002258731A CA2258731C (en) 1998-06-15 1999-01-14 Insulating film for semiconductor device and semiconductor device
EP99300284A EP0966039A3 (en) 1998-06-15 1999-01-15 Insulating film for semiconductor device and semiconductor device
CNB991021541A CN1146962C (zh) 1998-06-15 1999-02-09 用于半导体装置中的绝缘膜和半导体装置
KR10-1999-0004752A KR100421650B1 (ko) 1998-06-15 1999-02-10 반도체 장치용 절연막 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10183376A JP2000003909A (ja) 1998-06-15 1998-06-15 半導体デバイス用絶縁膜および半導体デバイス

Publications (1)

Publication Number Publication Date
JP2000003909A true JP2000003909A (ja) 2000-01-07

Family

ID=16134693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10183376A Pending JP2000003909A (ja) 1998-06-15 1998-06-15 半導体デバイス用絶縁膜および半導体デバイス

Country Status (8)

Country Link
US (1) US6291072B1 (ja)
EP (1) EP0966039A3 (ja)
JP (1) JP2000003909A (ja)
KR (1) KR100421650B1 (ja)
CN (1) CN1146962C (ja)
CA (1) CA2258731C (ja)
SG (1) SG83112A1 (ja)
TW (1) TW484145B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2003011951A1 (ja) * 2001-07-27 2004-11-18 株式会社日立製作所 有機高分子フィルム、その製造方法及びそれを用いた半導体装置
JP2010053333A (ja) * 2008-08-28 2010-03-11 Samsung Electro-Mechanics Co Ltd 低誘電率及び低損失特性を有するポリｐ−キシリレン系重合体ならびにこれを用いた絶縁材、印刷回路基板および機能性素子
JP2014080304A (ja) * 2012-10-12 2014-05-08 Ulvac Japan Ltd 多孔質シリカ膜前駆体組成物、多孔質シリカ膜の製造方法及び多孔質シリカ膜並びに半導体素子
JP6822609B1 (ja) * 2019-10-24 2021-01-27 三菱電機株式会社 熱電変換素子モジュールおよび熱電変換素子モジュールの製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977138B2 (en) * 2001-07-24 2005-12-20 Massachusetts Institute Of Technology Reactive polymer coatings
GB0130321D0 (en) * 2001-12-19 2002-02-06 Avecia Ltd Electronic devices
US6869698B2 (en) * 2002-12-04 2005-03-22 Canon Kabushiki Kaisha Organic light-emitting device using paracyclophane
US7909928B2 (en) * 2006-03-24 2011-03-22 The Regents Of The University Of Michigan Reactive coatings for regioselective surface modification
US7947148B2 (en) * 2006-06-01 2011-05-24 The Regents Of The University Of Michigan Dry adhesion bonding
US8399047B2 (en) * 2007-03-22 2013-03-19 The Regents Of The Univeristy Of Michigan Multifunctional CVD coatings
US8849585B2 (en) * 2008-06-26 2014-09-30 Lam Research Corporation Methods for automatically characterizing a plasma
WO2010005929A2 (en) 2008-07-07 2010-01-14 Lam Research Corporation Passive capacitively-coupled electrostatic (cce) probe arrangement for detecting in-situ arcing events in a plasma processing chamber
JP5643198B2 (ja) * 2008-07-07 2014-12-17 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマ処理チャンバ内の膜を特徴付けるためのｒｆバイアス容量結合静電（ｒｆｂ−ｃｃｅ）プローブ構成、それに関連する方法、及び、その方法を実行するコードを格納するプログラム格納媒体
CN102084473B (zh) 2008-07-07 2014-10-22 朗姆研究公司 用于检测等离子处理室中激发步骤的电容耦合静电(cce)探针装置及其方法
TWI475592B (zh) 2008-07-07 2015-03-01 Lam Res Corp 用來偵測電漿處理腔室中之電漿不穩定性的被動電容耦合靜電探針裝置
CN102084475B (zh) * 2008-07-07 2013-01-30 朗姆研究公司 用于等离子体处理室中的包括真空间隙的面向等离子体的探针装置
KR20110050618A (ko) * 2008-07-07 2011-05-16 램 리써치 코포레이션 플라즈마 프로세싱 챔버에서 디척킹을 검출하기 위한 용량성-커플링된 정전식 (ｃｃｅ) 프로브 장치 및 그 방법
FR2945669B1 (fr) * 2009-05-14 2011-12-30 Commissariat Energie Atomique Transistor organique a effet de champ
CN105653076B (zh) * 2014-07-10 2019-05-07 宝宸（厦门）光学科技有限公司 触控面板及其触控面板之制造方法
CN115707325A (zh) * 2021-08-13 2023-02-17 合肥本源量子计算科技有限责任公司 掩模版制备方法、掩模版、约瑟夫森结元件及量子芯片

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3297591A (en) * 1962-10-22 1967-01-10 Union Carbide Corp Process for the preparation of alpha-perfluoro-p-xylylene poluymers
US3332891A (en) * 1963-09-23 1967-07-25 Union Carbide Corp Process for the preparation of alpha-per-fluoro-p-xylylene polymers
US3274267A (en) * 1963-09-23 1966-09-20 Union Carbide Corp Cyclic alpha-perfluoro-di-p-xylylenes
US3945823A (en) * 1972-11-21 1976-03-23 Xerox Corporation Electrostatographic reversal development with developer comprising poly(p-xylene)-coated carrier particles
US3947371A (en) * 1972-11-21 1976-03-30 Xerox Corporation Developer material with poly(p-xylylene) coated carrier
US4010214A (en) * 1975-02-04 1977-03-01 Hooker Chemicals & Plastics Corporation Process for the preparation of 2,5-dichloro-p-xylene
US4225647B1 (en) * 1977-12-02 1995-05-09 Richard A Parent Articles having thin, continuous, impervious coatings
IT1191633B (it) * 1985-10-30 1988-03-23 Montedison Spa Procedimento per la preparazione di (2,2)-paraciclofani alogenati e miscele di (2,2)-paraciclofani alogenati ottenuti
IT1199795B (it) * 1986-12-17 1988-12-30 Ausimont Spa Processo per il consolidamento di materiali a struttura discontinua
IT1222434B (it) * 1987-08-03 1990-09-05 Ausimont Spa Contenitore a bassa permeabilita' ai vapori idrocarburi e processo per la loro produzione
US5096849A (en) * 1991-04-29 1992-03-17 International Business Machines Corporation Process for positioning a mask within a concave semiconductor structure
US5210341A (en) * 1991-12-20 1993-05-11 Union Carbide Chemicals & Plastics Technology Corporation Processes for the preparation of octafluoro-[2,2]paracyclophane
EP0554675A1 (de) * 1992-01-31 1993-08-11 Hoechst Aktiengesellschaft Verfahren zur Herstellung von Polymeren des para-Xylylens und von diesem abgeleiteten Derivaten
JPH06112336A (ja) * 1992-09-29 1994-04-22 Fujitsu Ltd 半導体装置の製造方法
JPH07242740A (ja) * 1994-03-03 1995-09-19 Fuji Electric Co Ltd ポリパラキシリレン共重合膜
EP0714136A1 (en) * 1994-11-09 1996-05-29 Research Development Corporation Of Japan Heterojunction type or Schottky-barrier type semiconductor element and solar cell
JPH08167601A (ja) * 1994-12-13 1996-06-25 Sony Corp 半導体装置の製造方法
JP3771302B2 (ja) * 1995-07-14 2006-04-26 第三化成株式会社 テトラフルオロ−［２，２］−パラシクロファンおよびその製造方法
US5536892A (en) * 1995-10-18 1996-07-16 Specialty Coating Systems, Inc. Processes for the preparation of octafluoro-[2,2]paracyclophane
WO1997015541A1 (en) * 1995-10-27 1997-05-01 Specialty Coating Systems, Inc. CYCLIC ALPHA-PERFLUORO-DI-p-XYLYLENES FOR USE IN THE FORMATION OF LOW DIELECTRIC CONSTANT ALPHA-PERFLUORO-p-XYLYLENE POLYMERS
JPH09246307A (ja) * 1996-03-08 1997-09-19 Fuji Electric Co Ltd オートフォーカスｉｃおよびその製造方法
EP0809291B1 (en) * 1996-03-22 2007-04-04 Texas Instruments Incorporated Semiconductor device with intermetal dielectric and method of making
KR100463858B1 (ko) * 1996-08-29 2005-02-28 마츠시타 덴끼 산교 가부시키가이샤 층간절연막의형성방법
US6284933B1 (en) * 1996-10-23 2001-09-04 William R. Dolbier, Jr. TFPX synthesis
US5763016A (en) * 1996-12-19 1998-06-09 Anon, Incorporated Method of forming patterns in organic coatings films and layers
JP3595094B2 (ja) * 1997-01-14 2004-12-02 第三化成株式会社 耐熱性ポリ−α，α−ジフルオロ−パラキシリレン膜

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2003011951A1 (ja) * 2001-07-27 2004-11-18 株式会社日立製作所 有機高分子フィルム、その製造方法及びそれを用いた半導体装置
JP2010053333A (ja) * 2008-08-28 2010-03-11 Samsung Electro-Mechanics Co Ltd 低誘電率及び低損失特性を有するポリｐ−キシリレン系重合体ならびにこれを用いた絶縁材、印刷回路基板および機能性素子
US8829155B2 (en) 2008-08-28 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Poly(p-xylylene)-based polymer having low dielectric constant and low-loss property and insulating material, printed circuit board and functional element using the same
JP2014080304A (ja) * 2012-10-12 2014-05-08 Ulvac Japan Ltd 多孔質シリカ膜前駆体組成物、多孔質シリカ膜の製造方法及び多孔質シリカ膜並びに半導体素子
JP6822609B1 (ja) * 2019-10-24 2021-01-27 三菱電機株式会社 熱電変換素子モジュールおよび熱電変換素子モジュールの製造方法

Also Published As

Publication number Publication date
CN1146962C (zh) 2004-04-21
CA2258731C (en) 2005-01-04
KR20000005589A (ko) 2000-01-25
KR100421650B1 (ko) 2004-03-10
US6291072B1 (en) 2001-09-18
TW484145B (en) 2002-04-21
CN1239319A (zh) 1999-12-22
EP0966039A3 (en) 2002-10-16
SG83112A1 (en) 2001-09-18
CA2258731A1 (en) 1999-12-15
EP0966039A2 (en) 1999-12-22

Similar Documents

Publication Publication Date Title
JP2000003909A (ja) 半導体デバイス用絶縁膜および半導体デバイス
JP3418458B2 (ja) 半導体装置の製造方法
JP3189781B2 (ja) 半導体装置の製造方法
US6593656B2 (en) Multilevel copper interconnects for ultra large scale integration
JP2001338978A (ja) 半導体装置及びその製造方法
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
US5444023A (en) Method of fabricating a semiconductor device having a multilayer wiring structure and using a fluorine compound-containing gas
JP2763023B2 (ja) 半導体装置の製造方法
JPH10150105A (ja) 半導体装置及びその製造方法
US8106385B2 (en) Organic siloxane film, semiconductor device using the same, flat panel display device, and raw material liquid
JP2004296476A (ja) 半導体装置の製造方法
JP2000174019A (ja) 半導体装置及びその製造方法
JP4375585B2 (ja) 含フッ素誘電体を用いた金属配線構造及びその製造方法
JP2002118168A (ja) 薄膜回路基板及びその製造方法
TW594798B (en) Composition for forming low dielectric constant insulating film, method of forming insulating film using the composition and electronic parts having the insulating film produced thereby
Yang et al. Comparative investigation of TaN and SiCN barrier layer for Cu/ultra low k integration
US20030186536A1 (en) Via formation in integrated circuits by use of sacrificial structures
JP3717073B2 (ja) 半導体装置の製造方法
JPS5816545A (ja) 半導体装置の製造方法
KR100286253B1 (ko) 질소플라즈마를 이용한 선택적 금속박막 증착방법 및 그를 이용한 다층금속 연결배선 방법
JPS5935451A (ja) 層間絶縁膜の形成方法
US6806103B1 (en) Method for fabricating semiconductor devices that uses efficient plasmas
JPH1012737A (ja) 選択的化学的気相成長を利用して形成したアルミニウムプラグ及びその形成方法
KR20040082295A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPH02140927A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040709

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071022