ITTO20110603A1 - Dispositivo elettronico basato su un composto di gallio su un substrato di silicio, e relativo metodo di fabbricazione - Google Patents

Dispositivo elettronico basato su un composto di gallio su un substrato di silicio, e relativo metodo di fabbricazione Download PDF

Info

Publication number
ITTO20110603A1
ITTO20110603A1 IT000603A ITTO20110603A ITTO20110603A1 IT TO20110603 A1 ITTO20110603 A1 IT TO20110603A1 IT 000603 A IT000603 A IT 000603A IT TO20110603 A ITTO20110603 A IT TO20110603A IT TO20110603 A1 ITTO20110603 A1 IT TO20110603A1
Authority
IT
Italy
Prior art keywords
substrate
electronic device
via hole
layer
active area
Prior art date
Application number
IT000603A
Other languages
English (en)
Inventor
Giovanni Abagnale
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000603A priority Critical patent/ITTO20110603A1/it
Priority to PCT/EP2012/063442 priority patent/WO2013007705A1/en
Publication of ITTO20110603A1 publication Critical patent/ITTO20110603A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo: “DISPOSITIVO ELETTRONICO BASATO SU UN COMPOSTO DI GALLIO SU UN SUBSTRATO DI SILICIO, E RELATIVO METODO DI FABBRICAZIONEâ€
La presente invenzione à ̈ relativa ad un dispositivo elettronico a semiconduttore basato su un composto (“compound†) di gallio, ad esempio nitruro di gallio (GaN), formato su un substrato in silicio (Si), e ad un metodo di fabbricazione dello stesso.
Il nitruro di gallio ha avuto e sta avendo crescente interesse nel campo dei semiconduttori grazie alle proprietà chimiche e fisiche che ne fanno uno dei migliori candidati nella realizzazione di dispositivi di alta potenza e frequenza, nonché optoelettronici operanti in condizioni ambientali ostili (alte temperature, radiazioni ad alta energia, alte frequenze, ecc.). Uno dei principali motivi che ostacolano lo sviluppo di dispositivi in GaN à ̈ la scarsa qualità dei layer deposti o cresciuti su substrati in materiale diverso dal nitruro di gallio.
Questo à ̈ verificato in particolar modo per quanto riguarda strati di GaN cresciuti su un substrato di silicio.
Attualmente non sono disponibili “bulk†in GaN su cui crescere omoepitassialmente uno strato di GaN. Alcuni dei substrati utilizzati comprendono substrati in carburo di silicio (SiC) o zaffiro, ma questi substrati sono costosi, di natura isolante e non disponibili su grandi diametri.
Il maggior ostacolo nella realizzazione di dispositivi in nitruro di gallio su silicio à ̈ dovuto al disaccoppiamento (“mismatch†) reticolare tra GaN e Si, e al differente coefficiente termico. Questi fattori causano una alta densità di difetti cristallografici (dislocazioni ed incrinature) dell’intero strato di GaN, influenzando il funzionamento dei dispositivi elettronici così ottenuti.
Per ovviare a quanto detto, sono state sviluppate una pluralità di tecniche allo scopo di minimizzare gli effetti di questi mismatch, ad esempio descritte in “Investigation of buffer growth temperatures for MOVPE of GaN on Si(111)†, Journal of Crystal Growth 248 (2003) 578–582, e in “Growth and Characterisation of AlGaN/GaN HEMTon Silicon Substrates†, phys. stat. sol. (a) 194, No. 2, 464–467 (2002).
L’inconveniente di queste tecniche à ̈ quello di creare delle zone molto difettose all’interfaccia (strato di transizione o “transition layer†) e/o strati isolanti che non possono essere utilizzati come parte attiva dei dispositivi elettronici che le comprendono.
È inoltre noto realizzare fori passanti (“through vias†) attraverso il substrato in silicio (o, alternativamente, substrato in SiC), per tutto lo spessore del substrato arrivando a contattare una metallizzazione formata sul retro del substrato. Tali fori passanti sono generalmente riempiti mediante metallo. In queste soluzioni, caso essendo i fori passanti molto profondi, il riempimento totale dei fori passanti con metallo non à ̈ tecnicamente fattibile; la metallizzazione avviene dunque solo lungo le pareti dei fori passanti, lasciando inevitabilmente zone cave in cui la presenza di aria non favorisce la dissipazione termica. Si ha dunque un ulteriore problema legato alla scarsa dissipazione termica.
Scopo della presente invenzione à ̈ fornire un dispositivo elettronico basato su un composto di gallio, ad esempio nitruro di gallio, formato su substrato di silicio in grado di superare gli inconvenienti dell’arte nota.
Secondo la presente invenzione vengono forniti (“provided†) un dispositivo elettronico basato su un composto di gallio, ad esempio nitruro di gallio, formato su substrato di silicio, e ad un metodo di fabbricazione dello stesso, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra una vista in sezione di un generico dispositivo elettronico secondo una forma di realizzazione della presente invenzione;
- la figura 2 mostra una vista in sezione di un generico dispositivo elettronico secondo una ulteriore forma di realizzazione della presente invenzione;
- la figura 3 mostra un diodo Schottky formato secondo una forma di realizzazione della presente invenzione;
- la figura 4 mostra un transistore HEMT formato secondo una forma di realizzazione della presente invenzione;
- la figura 5 mostra un transistore HEMT formato secondo una ulteriore forma di realizzazione della presente invenzione; e
- le figura 6a-6d mostrano fasi di fabbricazione successive del transistore HEMT di figura 5.
La figura 1 mostra, in vista in sezione, un dispositivo elettronico 1 secondo una forma di realizzazione della presente invenzione.
Il dispositivo elettronico 1 à ̈ formato in una fetta (“wafer†) 100 comprendente un substrato 2 di materiale semiconduttore, in particolare silicio, su un cui lato frontale 2’ sono formati (per mezzo di fasi di crescita epitassiale e/o deposito) uno o più strati di nitruro di gallio (GaN) e/o leghe di nitruro di gallio, ad esempio nitruro di gallio alluminio (AlGaN). Il substrato 2 à ̈ un substrato a bassa resistività elettrica (alta conduttività) ed à ̈, secondo una forma di realizzazione, drogato mediante specie droganti di tipo N (la dose di impianto à ̈ scelta secondo necessità). Secondo una diversa forma di realizzazione, il substrato 2 à ̈ drogato mediante specie droganti di tipo P.
Gli strati di nitruro di gallio comprendono almeno uno tra uno strato di buffer 4 di nitruro di gallio di tipo intrinseco (non drogato), ed uno strato di barriera (“barrier layer†) 6 di nitruro di gallio drogato. La figura 1 mostra una forma di realizzazione comprendente entrambi gli strati di buffer 4 e di barriera 6, in cui lo strato di barriera 6 à ̈ formato al di sopra dello, ed adiacente allo, strato di buffer 4.
All’interfaccia tra il substrato 2 e lo strato di buffer 4 sono presenti uno o più strati di transizione 8 (un solo strato di transizione à ̈ mostrato in figura 1), di nitruro di gallio e sui composti come AlGaN, o di AlN arrangiati in numero e combinazioni tali da ridurre il disallineamento reticolare tra i diversi materiali. Lo strato di transizione 8 à ̈ uno strato con elevata difettosità reticolare, dovuta alle tecniche impiegate per ridurre i mismatch reticolari, come già verificato dall’arte nota.
Gli strati di buffer 4 e di barriera 6 formano uno strato attivo 12 del dispositivo elettronico 1. La formazione dello strato attivo 12 comprende, ad esempio, fasi di crescita epitassiale di nitruro di gallio e/o leghe di nitruro di gallio. Processi noti di crescita di nitruro di gallio su silicio portano, come detto, alla formazione di uno o più strati in interfaccia aventi elevata difettosità (in figura questi uno o più strati difettosi sono indicati complessivamente con il numero di riferimento 8, e sono indicati nel seguito come strato di transizione 8). Infatti, allo scopo di ridurre il mismatch reticolare tra il silicio ed il GaN, vengono interposti tra questi due strati, uno o più strati di materiali compositi, ad esempio una pluralità di strati di AlN e/o AlGaN, ciascuno avente spessore compreso tra circa 30nm a 400nm e composizione variabili per quanto riguarda il contenuto di alluminio (variabile tra circa 5% e 99% per ogni strato). Questo processo ha l’effetto di generare difetti planari e/o dislocazioni che si propagano fino alla superficie della fetta (“wafer†), partendo dal substrato. Allo scopo di evitare tali difettosità, durante la crescita dell’epitassia vengono formati strati intermedi, detti strati di buffer, in cui avviene l’annichilimento dei difetti ma lasciando, ovviamente, una regione dell’intera epitassia fortemente difettosa.
Lo strato di barriera 6 Ã ̈ drogato di tipo P o N a seconda della particolare forma di realizzazione del dispositivo elettronico 1, in modo dipendente dalle caratteristiche elettriche che si desidera ottenere per il dispositivo elettronico 1.
Secondo una forma di realizzazione della presente invenzione, in corrispondenza di una regione superficiale 6a dello strato di barriera 6, sono formati uno o più terminali di conduzione del dispositivo elettronico 1, comprendenti regioni impiantate 14 e/o terminali di contatto frontale 16 (in particolare, metallizzazioni) in contatto elettrico con le regioni impiantate 14, definenti un’area attiva 15 del dispositivo elettronico 1. Ai fini della presente invenzione si intende come area attiva 15, genericamente, la regione del dispositivo elettronico 1 in cui avvengono fenomeni di trasporto di carica elettrica. L’area attiva 15 può pertanto comprendere regioni impiantate o generici terminali di conduzione del dispositivo elettronico 1. Risulta evidente che il dispositivo elettronico 1 può avere una pluralità di aree attive 15, separate tra loro da regioni di isolamento di campo (non mostrate).
Il dispositivo elettronico 1 comprende inoltre uno strato di passivazione 19, a protezione della regione superficiale 6a dello strato di barriera 6.
Inoltre, in corrispondenza di un lato retro (“back side†) 2†del substrato 2 sono formati uno o più terminali di contatto di retro 18 (in particolare, metallizzazioni, una sola à ̈ mostrata in figura 1).
Il dispositivo elettronico 1 comprende inoltre uno o più fori (“via holes†), o trincee (“trenches†), (uno solo à ̈ mostrato in figura 1 ed à ̈ indicato con il numero di riferimento 20), configurati per collegare i terminali di contatto frontale 16 con il substrato 2, attraversando lo strato di barriera 6, lo strato di buffer 4, e lo strato di transizione 8. Ciascun via hole 20 può essere formato indifferentemente all’interno o all’esterno dell’area attiva 15 del dispositivo elettronico 1.
Il via hole 20 mostrato in figura 1 comprende una porzione di riempimento interna di materiale conduttivo, ad esempio metallo o polisilicio drogato, formante una regione conduttiva 20a che si estende dalla regione superficiale 6a fino a raggiungere e contattare elettricamente il substrato 2. Una collegamento elettrico superficiale 24 Ã ̈ inoltre formato in modo tale da collegare elettricamente la regione conduttiva 20a del via hole 20 con un rispettivo terminale di contatto frontale 16.
Opzionalmente, a seconda della particolare applicazione del dispositivo elettronico 1 e dalle caratteristiche elettriche degli strati di buffer 4 e di barriera 6, il via hole 20 comprende inoltre una regione isolante 20b circondante la regione conduttiva 20a, e configurata in modo da isolare elettricamente la regione conduttiva 20a dagli strati di buffer 4 e di barriera 6.
In questo modo, si realizza un collegamento conduttivo tra il terminale di contatto di retro 18 e il rispettivo terminale di contatto frontale 16, attraverso il via hole 20.
Secondo una diversa forma di realizzazione della presente invenzione, mostrata nella figura 2, uno o più via hole 20 aventi una rispettiva regione conduttiva 20a (un solo via hole 20 à ̈ mostrato in figura 2) sono formati in corrispondenza di un rispettivo terminale di contatto frontale 16, in modo tale che la regione conduttiva 20a del via hole 20 sia in contatto elettrico con il terminale di contatto frontale 16 tramite la regione impiantata 14. In vista dall’alto, dunque, il via hole 20 à ̈ formato parzialmente o totalmente allineato con almeno una porzione di un rispettivo terminale di contatto frontale 16. In questo caso, il collegamento elettrico superficiale 24 non à ̈ presente.
La realizzazione di strutture del tipo mostrato nelle figure 1 e 2 consente la fabbricazione di dispositivi elettronici in nitruro di gallio (e leghe di nitruro di gallio) su un substrato di silicio aventi basso costo ma mantenendo le prestazioni elettriche tipiche del nitruro di gallio.
I vantaggi delle forme di realizzazione mostrate nelle figure 1 e 2 risiedono nel fatto che strati di GaN possono essere cresciuti su strati altamente isolanti sia termicamente che elettricamente (quale ossidi o nitruri) e/o altamente difettosi senza che questo comporti una riduzione delle prestazioni del dispositivo e/o una ridotta dissipazione di calore e/o difficoltà di integrazione in circuiti o package di tipo noto. Infatti, la conduzione elettrica e/o termica può avvenire tra il fronte e il retro della fetta attraverso i “via hole†formati come prima descritto, superando i principali problemi che ostacolano lo sviluppo di dispositivi in GaN su silicio.
Il substrato 2 à ̈, secondo forme di realizzazione della presente invenzione, Si <111> e/o Si <100> a bassa resistività (ad esempio con valore compreso tra circa 0,005 Ω·cm e circa 0.5 Ω·cm), con spessore compreso tra circa 500µm e circa 1500µm. La struttura del dispositivo elettronico 1 con collegamento verticale tra il fronte del dispositivo elettronico 1 (es., in corrispondenza dell’area attiva) e il substrato consente il passaggio di barriera evitando lo strato di transizione 8 ad alta densità di difetti, e senza che questo influisca sul rendimento del dispositivo elettronico 1. Si migliora inoltre la dissipazione di calore attraverso il substrato 2, tramite la regione conduttiva 20a del via hole 20 in contatto con il substrato 2. In questo modo, il substrato 2 di silicio à ̈ parte integrante del dispositivo elettronico 1, e non un mero substrato avente la funzione di supporto per lo strato attivo 12 in nitruro di gallio.
Lo strato di transizione 8 ha tipicamente spessore compreso tra circa 1 µm e circa 5 µm. Lo strato attivo 12 comprende, come detto, uno o più strati di GaN, o leghe di GaN, che costituiscono la parte attiva del dispositivo, con spessore, concentrazione di barriera e tipologia di lega (ad esempio, GaN e/o AlxGayN) scelti opportunamente a seconda del dispositivo da realizzare (ad esempio, ma non solo, HEMTs, diodi Schottky, MESFET, ecc).
Le metallizzazioni dei contatti sul fronte 6a può essere effettuata utilizzando diverse variante note in letteratura, come ad esempio formazione di contatti in AlSiCu/Ti, in Al/Ti, o W-plug, o altri ancora.
Il contatto elettrico con il retro 2†del substrato 2 viene realizzato attraverso metallizzazione del retro wafer, eventualmente formando “bumps†atti a consentire un’integrazione verticale del dispositivo elettronico 1.
Oltre al nitruro di gallio, i vantaggi della presente invenzione si estendono a dispositivi elettronici comprendenti uno strato ad elevata difettosità disposto tra il substrato ed uno strato, includente l’area attiva del dispositivo elettronico, formato al di sopra dello strato difettoso.
Si fa qui notare che il problema à ̈ tuttavia particolarmente sentito nel caso di strati di GaN cresciuti su un substrato di silicio. Forme di realizzazione che presentano substrati in germanio (Ge) su cui vengono cresciuti strati di arsenuro di gallio (GaAs) non presentano lo stesso problema, o lo presentano in modo minimo, in quanto il mismatch reticolare tra Ge e GaAs à ̈ minimo.
La figura 3 mostra un dispositivo elettronico del tipo descritto con riferimento alle figure 1 e 2 configurato in modo da operare come diodo Schottky, secondo una forma di realizzazione della presente invenzione.
Il diodo Schottky 40 comprende un substrato 42 di silicio drogato di tipo N+ su un cui lato frontale 42’ à ̈ cresciuto uno strato di 43 di AlN/AlGaN/GaN. Il diodo Schottky 40 comprende inoltre, formata nello strato di corpo 43 e affacciata alla superficie superiore (“top surface†) 43’ dello strato di corpo 43, una regione di anodo 44, definita da una struttura ad anello 45 realizzata mediante impianto di specie droganti di tipo P, e collegata ad un terminale di polarizzazione di anodo attraverso una metallizzazione di anodo 47. Il diodo Schottky 40 comprende inoltre una regione di catodo 46, formata nello strato di corpo 43, affacciata alla superficie superiore 43’ dello strato di corpo 43, e circondante esternamente la regione di anodo 44. La regione di catodo 46 à ̈ formata, ad esempio, mediante impianto di specie droganti di tipo N, a formare una regione drogata N++. La regione di catodo 46 à ̈ inoltre elettricamente collegata ad un terminale di polarizzazione di catodo attraverso una metallizzazione di catodo 49, formata al di sopra dello strato di corpo 43. Le regioni di anodo 44 e di catodo 46 definiscono una regione di area attiva 53 del diodo Schottky 40.
Lo strato di corpo 43 comprende uno strato di transizione 48, disposto all’interfaccia con il substrato 42, analogo allo strato di transizione 8. In modo non mostrato in figura, lo strato di corpo 43 può comprendere una pluralità di strati successivi, ad esempio con differente valore di drogaggio, di nitruro di gallio o sue leghe.
Le metallizzazioni di catodo e di anodo 49, 47 sono isolate tra loro mediante uno strato di passivazione 51, formato sulla superficie superiore 43’ dello strato di corpo 43.
Il diodo Schottky 40 comprende inoltre un via hole, o trincea (“trench†), 50, estendentesi a partire dalla superficie superiore 43’ dello strato di corpo 43 fino a raggiungere il substrato 42, attraversando lo strato di transizione 48. Secondo una forma di realizzazione della presente invenzione, il via hole 50 à ̈ formato, in vista dall’alto, in una porzione della superficie superiore 43’ dello strato di corpo 43 esterna all’area definita dalla regione di catodo 46. Il via hole 50 include una porzione conduttiva 50a, ad esempio metallo (ad esempio Al, AlCu, W, AlSiCu, AlTi, o altri ancora), o polisilicio drogato, elettricamente collegata alla metallizzazione di anodo 47 mediante un collegamento elettrico superficiale 52.
Secondo una forma di realizzazione della presente invenzione, lo strato di corpo 43 ha uno spessore compreso tra circa 2 µm e circa 5 µm; lo strato di transizione 48 ha uno spessore compreso tra circa 0,4 µm e circa 3 µm esempio; pertanto, il via hole 50 si estende per una profondità compresa tra circa 2 µm e circa 5 µm. Su un lato posteriore 42†del substrato 42, opposto rispetto al lato frontale 42’, à ̈ inoltre formata una metallizzazione posteriore (“back metallization†) 54, in contatto elettrico con il substrato 42. La metallizzazione posteriore 54 ha la funzione di contatto di catodo e consente la polarizzazione della regione di catodo 46 dal retro del substrato 42.
Secondo una diversa forma di realizzazione della presente invenzione (non mostrata), il via hole 50 à ̈ elettricamente collegato alla regione di anodo 44. In questo caso, il contatto per la polarizzazione della regione di catodo 46 à ̈ disposto in corrispondenza del lato frontale del diodo Schottky 30 (cioà ̈ in corrispondenza della superficie superiore 43’), mentre il contatto per la polarizzazione della regione di anodo 44 à ̈ realizzato in corrispondenza del lato posteriore 42†del substrato 42, elettricamente collegato alla metallizzazione posteriore 54, ad esempio nella forma di bump conduttivo.
Indipendentemente dalla forma di realizzazione, il via hole 50 può includere, opzionalmente, uno strato di isolamento 50b che ricopre le pareti interne del via hole 50 ed à ̈ atto ad isolare elettricamente la porzione conduttiva 50a del via hole 50 dallo strato di corpo 43. Lo strato di isolamento 50b à ̈, ad esempio, ossido di silicio, o nitruro di silicio, o polimmide.
Lo strato di isolamento 50b può essere omesso se il dispositivo elettronico viene realizzato per applicazioni a radio frequenza e non per potenza.
La figura 4 mostra un transistore 60 configurato in modo da operare come dispositivo HEMT (“High electron mobility transistore†), secondo una ulteriore forma di realizzazione della presente invenzione.
I transistori HEMT, anche noti come transistori HFET (“Heterostructure Field Effect Transistore†) sono dispositivi elettronici noti, includenti una eterogiunzione, cioà ̈ una giunzione tra due semiconduttori con differente “band gap†. Semiconduttori utilizzati a questo scopo sono, ad esempio, il nitruro di gallio (GaN) e il nitruro di gallio alluminio (AlGaN). Il transistore HEMT sfrutta la formazione di elettroni ad alta mobilità elettronica presenti nella buca di potenziale generata dall'eterogiunzione tra i due semiconduttori. Questo strato di elettroni ad alta mobilità à ̈ detto strato 2DEG (gas bidimensionale di elettroni, “2-Dimensional Electron Gas†), e costituisce il canale del transistore HEMT.
Il transistore 60 della figura 4 comprende un substrato 62 di silicio, ad esempio drogato di tipo N; uno strato di buffer 64, ad esempio di GaN di tipo intrinseco, formato su un lato superiore 62’ del substrato 62; e uno strato di barriera 66, formato al di sopra dello strato di buffer, ad esempio di AlGaN. È inoltre mostrato in figura 4 uno strato di transizione 68, disposto tra il substrato 62 e lo strato di buffer 64. Lo strato di transizione 68 si genera durante le fasi di formazione dello strato di buffer 64 sul substrato di silicio 62, come precedentemente descritto.
Il transistore 60 comprende inoltre, in modo noto, una regione (o terminale) di sorgente 70, in contatto con una regione di separazione 71 in AlGaN, ed in collegamento elettrico per effetto tunnel con il canale sottostante identificato da frecce 77; una regione (o terminale) di pozzo (“drain†) 72, in contatto con una regione di separazione 73 in AlGaN, ed in collegamento elettrico per effetto tunnel con il canale sottostante identificato dalle frecce 77; e una regione (o terminale) di porta (“gate†) 74. Questi ultimo sono formati in corrispondenza di un lato frontale 66’ del transistore 60 (cioà ̈ sul lato libero dello strato di barriera 66). In uso, polarizzando opportunamente la regione di porta 74, una corrente i fluisce tra le regioni di sorgente 70 e di porta 74 secondo il percorso definito dalle frecce 77.
Le regioni di sorgente 70, di pozzo 72, e di porta 74, insieme con le porzioni dello strato di buffer 64 e di barriera 66 in cui fluisce la corrente i definiscono un’area attiva 69 del transistore 60.
Le regioni di sorgente 70, di pozzo 72, e di porta 74 sono isolate tra loro mediante uno strato di passivazione 81, formato lato frontale 66’ del transistore 60.
Secondo un aspetto della presente invenzione, il transistore 60 comprende inoltre una metallizzazione posteriore 75, formata su un lato posteriore 62†del substrato 62, in contatto elettrico con il substrato 62.
Secondo un ulteriore aspetto della presente invenzione, il transistore 60 comprende una trincea 76 estendentesi dal lato frontale 66’ del transistore 60 verso il substrato 62, fino a raggiungere il substrato 62, attraversando lo strato di barriera 66, lo strato di buffer 64, e lo strato di transizione 68. Il via hole 76 comprende una porzione interna conduttiva 76a, ad esempio di metallo o di polisilicio drogato, in contatto elettrico diretto con il substrato 62. Secondo un aspetto della presente invenzione, il via hole 76 comprende inoltre una porzione interna isolante 76b, formata adiacente alle pareti laterali del via hole 76 in modo tale da isolare elettricamente la porzione interna conduttiva 76a dallo strato di barriera 66, dallo strato di buffer 64, e dallo strato di transizione 68.
La porzione interna isolante 76b può essere omessa se il dispositivo elettronico viene realizzato per applicazioni a radio frequenza e non per potenza.
Il via hole 76 (e in particolare la porzione interna conduttiva 76a) Ã ̈ inoltre elettricamente collegato, mediante una striscia conduttiva 79, ad una tra la regione di sorgente 70, la regione di pozzo 72 e la regione di porta 74. La figura 4 mostra il transistore 60 in cui la porzione interna conduttiva 76a del via hole 76 Ã ̈ collegata alla regione di pozzo 72, mediante una opportuna metallizzazione.
La figura 5 mostra una forma di realizzazione alternativa del transistore 60 di figura 4, secondo un ulteriore aspetto della presente invenzione. In figura 5 à ̈ mostrato un transistore 80 dello stesso tipo del transistore 60 descritto con riferimento alla figura 4, ma in questo caso il via hole 76 à ̈ formato in corrispondenza di una tra la regione di sorgente 70 e la regione di pozzo 72. Più in particolare, il via hole 76 à ̈ almeno parzialmente allineato, in vista dall’alto, con una tra la regione di sorgente 70 e la regione di pozzo 72. La porzione interna conduttiva 76a del via hole 76 à ̈ in contatto elettrico con la regione di pozzo 72, e forma un collegamento elettrico tra la regione di pozzo 72 e la metallizzazione posteriore 75, sfruttando il substrato 62.
La metallizzazione superiore della regione di pozzo 72 e la striscia conduttiva 79 non sono presenti.
In uso, il transistore 60 o il transistore 80 operano in modo noto.
Le figure 6a-6d mostrano fasi di un metodo di fabbricazione utilizzabile per fabbricare il transistore 80 di figura 5.
La figura 6a mostra il transistore 80 in una fase intermedia di fabbricazione, in seguito ad una serie di fasi di fabbricazione di tipo noto.
Con maggiore dettaglio, il transistore 80 di figura 6a à ̈ ottenuto mediante le seguenti fasi di processo.
Si dispone (“provide†) un substrato 62, di materiale semiconduttore, in particolare silicio.
Quindi, si forma, ad esempio mediante crescita epitassiale di nitruro di gallio sul substrato 62, uno strato di buffer 64 di tipo non drogato (i-GaN) avente spessore compreso tra circa 0.6 µm e circa 1 µm. Questa fase porta alla formazione dello strato di transizione 68, all’interfaccia con il substrato 62. In questa fase si formano e si propagano i difetti dovuti al mismatch reticolare.
Quindi, si forma, al di sopra dello strato di buffer 64, uno strato di barriera 66, ad esempio mediante crescita epitassiale, avente spessore compreso tra circa 1 µm e circa 1,5 µm. Lo strato di barriera 66 Ã ̈, secondo una forma di realizzazione della presente invenzione, di nitruro di gallio drogato di tipo N, oppure, secondo una ulteriore forma di realizzazione, di nitruro di gallio alluminio (AlGaN).
In seguito, figura 6b, secondo una forma di realizzazione della presente invenzione, lo strato di barriera 66 viene selettivamente attaccato in corrispondenza di una porzione in cui sarà formata, durante fasi successive, la regione di pozzo 72. L’attacco à ̈, ad esempio, ti tipo secco (“dry†) (ad esempio un attacco RIE, “reactive ion etching†, o DRIE, “deep reactive ion etching†).
L’attacco dello strato di barriera 66 à ̈ volto alla formazione del via hole 76 di figura 5. A tal fine, l’attacco dello strato di barriera 66 à ̈, ad esempio, effettuato utilizzando una soluzione a base di cloro, fino a raggiungere lo strato di buffer 64. Anche lo strato di buffer 64 viene attaccato utilizzando lo stesso procedimento. Si continua quindi con l’attacco dello strato di transizione 68 mediante lo stesso procedimento, fino a raggiungere il substrato 62. Il procedimento di attacco può essere monitorato in modo tale da raggiungere il substrato 62 e fermarsi al substrato 62, oppure in modo da attaccare solo parzialmente il substrato 62.
Quindi, uno strato di materiale isolante viene formato sulle pareti interne del via hole 76, formando la porzione interna isolante 76b (ad esempio tramite processo di deposizione PECVD).
Infine, si esegue una fase di deposito di materiale conduttore internamente al via hole 76, formando la porzione interna conduttiva 76a. La porzione interna conduttiva 76a può essere formata mediante varie tecniche di deposizione di tipo noto, non facenti parte della presente invenzione.
Quindi, figura 6c, il procedimento di fabbricazione del transistore 80 continua secondo fasi di per sé note. In particolare, vengono formate le regioni di sorgente 70 e di pozzo 72. La regione di sorgente 70 comprende una porzione 71 di GaAl, e la regione di pozzo 72 à ̈ formata almeno parzialmente sovrapposta alla porzione conduttiva 76a del via hole 76, in modo tale che sia in contatto elettrico con essa. Uno strato isolante, o di passivazione, 81 à ̈ quindi formato sul fronte della fetta che porta il transistore 80, in modo tale da isolare lateralmente tra loro le regioni di sorgente 70 e di pozzo 72.
Le fasi del procedimento descritto comprendono inoltre formare (figura 6d) la regione di porta 74. A questo fine, lo strato di passivazione 81 viene selettivamente attaccato in corrispondenza della porzione del lato frontale 66’ in cui si desidera formare la regione di porta 74, formando un’apertura 85. Contestualmente a questa fase, lo strato di passivazione 81 viene inoltre attaccato in corrispondenza della regione di sorgente 70, per definire un’apertura 86 in cui formare la metallizzazione di sorgente.
Una fase di deposito di uno strato di metallo, ad esempio mediante evaporazione o sputtering, ed una successiva fase di definizione fotolitografica, porta alla formazione della regione di porta 74 e della metallizzazione di sorgente, ottenendo il transistore 80 di figura 5.
Risulta evidente che, secondo una ulteriore forma di realizzazione della presente invenzione (non mostrate in figura), il via hole 76 può essere formato in contatto elettrico con la regione di sorgente 70, e non con la regione di pozzo 72. In questo caso, la metallizzazione di sorgente non à ̈ formata, e viene formata invece una metallizzazione di pozzo.
Il procedimento descritto può essere applicato, con le opportune varianti, per la formazione del transistore 60 di figura 4. In questo caso, la fase di formazione del via hole 76 à ̈ eseguita dopo la fase di formazione dello strato di passivazione 81 e comprende, prima della fase di attaccare lo strato di barriera 66, la fase di attaccare lo strato di passivazione 81. Inoltre, lo strato di passivazione 81 viene anche attaccato in corrispondenza della regione di pozzo 72, per formare un’apertura atta a consentire la formazione del contatto elettrico con il via hole 76, tramite la striscia conduttiva 79.
Risulta evidente che il procedimento di formazione del via hole 76 descritto non à ̈ limitato alla fabbricazione di un transistore HEMT, ma può essere integrato in fasi di processo fabbricazione di qualsiasi tipo di dispositivo elettronico.
Da un esame delle caratteristiche del trovato realizzato secondo la presente invenzione sono evidenti i vantaggi che essa consente di ottenere.
In particolare, secondo la presente invenzione, à ̈ possibile fabbricare dispositivi in GaN su substrati a basso costo (fette in silicio) superando gli ostacoli insiti nella crescita eteroepitassiale di GaN su silicio, che causa la formazione di interfacce altamente difettose e/o interlayer a bassa conducibilità termica ed elettrica.
Questo consente di realizzare eterostrutture tramite crescita epitassiale con elevata flessibilità di progetto, senza limitare in alcun modo la scelta della migliore metodologia di crescita di GaN (o sue leghe) a seconda del particolare necessità, e su scala industriale.
Inoltre, secondo la presente invenzione, il substrato di silicio à ̈ parte attiva del dispositivo elettronico fabbricato, e non à ̈ solo un supporto su cui realizzare l’epitassia.
La presente invenzione, inoltre, permette una efficiente dissipazione del calore generato dal dispositivo elettronico durante l’uso, grazie alla possibilità di realizzare contatti metallici all’interno dell’area attiva del dispositivo elettronico stesso. Sono inoltre evitati problemi relativi alla formazione di sacche di aria, che limitano la dissipazione termica. Infatti, essendo i via hole secondo la presente invenzione poco profondi (in particolare aventi profondità definita dallo spessore dell’epitassia cresciuta al di sopra del substrato, ed indipendente dallo spessore del substrato stesso), qualunque sia la tecnica utilizzata per il riempimento del via hole, il via hole à ̈ sempre completamente riempito. In questo modo si evitano zone vuote che si formerebbero nel caso di trench o vias molto profondi (in particolare attraversanti l’intero substrato oltre che l’epitassia formata al di sopra di esso).
Infine, la formazione di contatti metallici verso il substrato all’interno dell’area attiva, consente di ridurre il “pitch†del dispositivo.
Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
In particolare, la presente invenzione non à ̈ limitata a strutture in gallio (o sue leghe, ad esempio GaN) cresciute su silicio, ma può essere estesa a generiche strutture in cui il substrato à ̈ elettricamente e/o termicamente isolato da uno strato attivo sovrastante (ad esempio a causa della presenza di uno strato di interfaccia indesiderato elettricamente e/o termicamente isolante).
Inoltre, l’insegnamento secondo la presente invenzione non à ̈ limitato ad un particolare dispositivo elettronico, come ad esempio il diodo Schottky di figura 3 o il transistore HEMT delle figure 4 e 5, ma può essere esteso a qualsiasi dispositivo elettronico avente una struttura tale per cui in cui il substrato à ̈ elettricamente isolato da uno strato attivo sovrastante (ad esempio, ma non solo, un transistore MOSFET in GaN integrato su un substrato in silicio).

Claims (14)

  1. RIVENDICAZIONI 1. Dispositivo elettronico (1; 40; 60; 80) comprendente: - un substrato (2; 42; 62) di un primo materiale semiconduttore avente un primo (2’; 42’; 62’) e un secondo (2†; 42†; 62†) lato (“side†); - uno strato strutturale (12), di un secondo materiale semiconduttore diverso dal primo materiale semiconduttore, formato sul primo lato (2’; 42’; 62’) del substrato (2; 42; 62) e includente un’area attiva (15; 53; 69) di detto dispositivo elettronico; - uno strato di transizione (8; 48; 68), interposto tra il substrato e lo strato strutturale, lo strato di transizione isolando elettricamente e/o termicamente tra loro il substrato e lo strato strutturale, caratterizzato dal fatto di comprendere inoltre un via hole (20; 76), di tipo conduttivo, estendentesi attraverso lo strato strutturale (12) e lo strato di transizione (8; 48; 68), ed essendo configurato in modo da collegare elettricamente e/o termicamente l’area attiva del dispositivo elettronico al substrato (2; 42; 62).
  2. 2. Dispositivo elettronico secondo la rivendicazione 1, in cui il via hole (20; 76) comprende una porzione conduttiva (20a) estendentesi tra e in contatto elettrico con l’area attiva (15; 53; 69) del dispositivo elettronico e il substrato (2; 42; 62).
  3. 3. Dispositivo elettronico secondo la rivendicazione 2, in cui il via hole (20; 76) comprende una porzione isolante (20b), estendentesi tra una parete interna del via hole (20; 76) e la porzione conduttiva (20a), configurata in modo da isolare elettricamente la porzione conduttiva (20a) dallo strato strutturale (12).
  4. 4. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo materiale semiconduttore à ̈ silicio ed il secondo materiale semiconduttore à ̈ un composto (“compounds†) del gallio, in particolare scelto tra nitruro di gallio e nitruro di gallio alluminio.
  5. 5. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre un primo terminale di conduzione (18; 54; 75), formato in corrispondenza del secondo lato (2†; 42†; 62†) del substrato e in contatto elettrico con il substrato, detta area attiva (12) essendo elettricamente collegata al primo terminale di conduzione (18; 54; 75) tramite il via hole (20; 76) e il substrato (2; 42; 62).
  6. 6. Dispositivo elettronico secondo la rivendicazione 5, in cui lo strato strutturale (12) include un secondo terminale di conduzione (44; 70) e un terzo terminale di conduzione (46; 72), detto terzo terminale di conduzione (46; 72) essendo elettricamente collegato all’area attiva (15; 53; 69) e al via hole (20; 76) in modo tale che, in uso, una corrente elettrica fluisca tra il secondo (44; 70) e il primo (54; 75) terminale di conduzione attraverso detti area attiva (15; 53; 69), terzo terminale di conduzione (46; 72), via hole (20; 76), e substrato (2; 42; 62).
  7. 7. Dispositivo elettronico secondo la rivendicazione 6, in cui il secondo terminale di conduzione (44) Ã ̈ un terminale di anodo e il terzo terminale di conduzione (44) Ã ̈ un terminale di catodo, detto dispositivo elettronico essendo configurato per operare come un diodo Schottky (40).
  8. 8. Dispositivo elettronico secondo la rivendicazione 6, in cui il secondo terminale di conduzione (70) Ã ̈ un terminale di sorgente e il terzo terminale di conduzione (72) Ã ̈ un terminale di pozzo, detto dispositivo elettronico comprendendo inoltre un terminale di controllo ed essendo configurato per operare come un transistore (60; 80).
  9. 9. Metodo di fabbricazione di un dispositivo elettronico (1; 40; 60; 80) comprendente le fasi di: - disporre (“providing†) un substrato (2; 42; 62) di un primo materiale semiconduttore avente un primo (2’; 42’; 62’) e un secondo (2†; 42†; 62†) lato (“side†); - formare uno strato strutturale (12) di un secondo materiale semiconduttore diverso dal primo materiale semiconduttore, comprendente un’area attiva (15; 53; 69), sul primo lato (2’; 42’; 62’) del substrato (2; 42; 62); - formare uno strato di transizione (8; 48; 68), tra il substrato e lo strato strutturale, lo strato di transizione isolando elettricamente e/o termicamente tra loro il substrato e lo strato strutturale, caratterizzato dal fatto di comprendere inoltre la fase di formare un via hole (20; 76), di tipo conduttivo, attraverso lo strato strutturale (12) e lo strato di transizione (8; 48; 68), così da collegare elettricamente e/o termicamente l’area attiva del dispositivo elettronico con il substrato (2; 42; 62).
  10. 10. Metodo secondo la rivendicazione 9, in cui la fase di formare il via hole (20; 76) comprende: - rimuovere porzioni selettive dello strato strutturale (12) e dello strato di transizione (8; 48; 68); - formare internamente al via hole una porzione conduttiva (20a) estendentesi tra e in contatto elettrico con l’area attiva (15; 53; 69) del dispositivo elettronico e il substrato (2; 42; 62).
  11. 11. Metodo secondo la rivendicazione 10, in cui la fase di formare il via hole (20; 76) comprende inoltre formare una porzione isolante (20b) tra la parete interna del via hole (20; 76) e la porzione conduttiva (20a), così da isolare elettricamente la porzione conduttiva (20a) dallo strato strutturale (12).
  12. 12. Metodo secondo una qualsiasi delle rivendicazioni 9-11, in cui il primo materiale semiconduttore à ̈ silicio e in cui la fase di formare lo strato strutturale (12) comprende formare uno strato o più strati sovrapposti di uno o più composti (“compounds†) di gallio, in particolare scelti tra nitruro di gallio e nitruro di gallio alluminio.
  13. 13. Metodo secondo una qualsiasi delle rivendicazioni 9-12, comprendente inoltre le fasi di: - formare un primo terminale di conduzione (18; 54; 75) in corrispondenza del secondo lato (2†; 42†; 62†) del substrato e in contatto elettrico con il substrato; e - collegare elettricamente l’area attiva (15; 53; 69) al primo terminale di conduzione (18; 54; 75) tramite il via hole (20; 76) e il substrato (2; 42; 62).
  14. 14. Metodo secondo la rivendicazione 13, comprendente inoltre le fasi di: - formare un secondo (44; 70) e un terzo (46; 72) terminale di conduzione nell’area attiva (15; 53; 69); - collegare elettricamente detto terzo terminale di conduzione (46; 72) all’area attiva (15; 53; 69) e al via hole (20; 76); - operare, durante l’uso, il dispositivo elettronico (1; 40; 60; 80) in modo tale che una corrente elettrica fluisca tra il secondo (44; 70) e il primo (54; 75) terminale di conduzione attraverso detti area attiva (15; 53; 69), terzo terminale di conduzione (46; 72), via hole (20; 76), e substrato (2; 42; 62).
IT000603A 2011-07-08 2011-07-08 Dispositivo elettronico basato su un composto di gallio su un substrato di silicio, e relativo metodo di fabbricazione ITTO20110603A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT000603A ITTO20110603A1 (it) 2011-07-08 2011-07-08 Dispositivo elettronico basato su un composto di gallio su un substrato di silicio, e relativo metodo di fabbricazione
PCT/EP2012/063442 WO2013007705A1 (en) 2011-07-08 2012-07-09 Electronic device based on a gallium compound over a silicon substrate, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000603A ITTO20110603A1 (it) 2011-07-08 2011-07-08 Dispositivo elettronico basato su un composto di gallio su un substrato di silicio, e relativo metodo di fabbricazione

Publications (1)

Publication Number Publication Date
ITTO20110603A1 true ITTO20110603A1 (it) 2013-01-09

Family

ID=44584468

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000603A ITTO20110603A1 (it) 2011-07-08 2011-07-08 Dispositivo elettronico basato su un composto di gallio su un substrato di silicio, e relativo metodo di fabbricazione

Country Status (2)

Country Link
IT (1) ITTO20110603A1 (it)
WO (1) WO2013007705A1 (it)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1638147A2 (en) * 2004-09-17 2006-03-22 Matsushita Electric Industrial Co., Ltd. III-V nitride semiconductor device and method for fabricating the same
US20080315257A1 (en) * 2007-06-19 2008-12-25 Renesas Technology Corp. Semiconductor device and power conversion device using the same
US20090140295A1 (en) * 2007-11-16 2009-06-04 Shusuke Kaya GaN-based semiconductor device and method of manufacturing the same
US20090166677A1 (en) * 2007-12-28 2009-07-02 Daisuke Shibata Semiconductor device and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5052807B2 (ja) * 2006-03-29 2012-10-17 古河電気工業株式会社 半導体装置及び電力変換装置
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
US8390091B2 (en) * 2009-02-03 2013-03-05 Freescale Semiconductor, Inc. Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1638147A2 (en) * 2004-09-17 2006-03-22 Matsushita Electric Industrial Co., Ltd. III-V nitride semiconductor device and method for fabricating the same
US20080315257A1 (en) * 2007-06-19 2008-12-25 Renesas Technology Corp. Semiconductor device and power conversion device using the same
US20090140295A1 (en) * 2007-11-16 2009-06-04 Shusuke Kaya GaN-based semiconductor device and method of manufacturing the same
US20090166677A1 (en) * 2007-12-28 2009-07-02 Daisuke Shibata Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
WO2013007705A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
WO2020206959A1 (zh) 一种高空穴迁移率晶体管(hhmt)及其制造方法
CN102292812B (zh) 半导体结构、包括半导体结构的集成电路及制造半导体结构的方法
US8916909B2 (en) Semiconductor device and method for fabricating a semiconductor device
US20130240951A1 (en) Gallium nitride superjunction devices
US9263545B2 (en) Method of manufacturing a high breakdown voltage III-nitride device
JP2010283346A (ja) モノリシック垂直集積複合ｉｉｉ−ｖ族及びｉｖ族半導体デバイス
US9076850B2 (en) High electron mobility transistor
US20150034903A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2020517119A (ja) ハイパワーデバイスの熱管理用ダイヤモンドエアブリッジ
US20150021666A1 (en) Transistor having partially or wholly replaced substrate and method of making the same
US20110156052A1 (en) Semiconductor device having JFET and method for manufacturing the same
US8546207B2 (en) Method for fabricating semiconductor wafers for the integration of silicon components with HEMTs, and appropriate semiconductor layer arrangement
TWI786422B (zh) 一種高電子遷移率電晶體(hemt)及其製造方法
JP5972917B2 (ja) 空間的に閉じ込められた誘電体領域を含む半導体構造
TWI732813B (zh) 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法
WO2021218371A1 (zh) 一种iii族氮化物半导体集成电路结构、制造方法及其应用
JP5629977B2 (ja) 半導体装置及びその製造方法
WO2020090870A1 (ja) 化合物半導体装置、化合物半導体基板、および化合物半導体装置の製造方法
US11342451B2 (en) Semiconductor device and method of fabricating a semiconductor device
ITTO20110603A1 (it) Dispositivo elettronico basato su un composto di gallio su un substrato di silicio, e relativo metodo di fabbricazione
JP7345464B2 (ja) 半導体装置及び高周波モジュール
JP2007088186A (ja) 半導体装置及びその製造方法
JP6625287B1 (ja) 半導体装置、および、半導体装置の製造方法
US20240014307A1 (en) High electron mobility transistor (hemt) device and method of forming the same
CN114695523A (zh) 半导体器件和半导体器件的制备方法