ITMI20102437A1 - Amplificatore operazionale con soppressione del latching state - Google Patents

Amplificatore operazionale con soppressione del latching state Download PDF

Info

Publication number
ITMI20102437A1
ITMI20102437A1 IT002437A ITMI20102437A ITMI20102437A1 IT MI20102437 A1 ITMI20102437 A1 IT MI20102437A1 IT 002437 A IT002437 A IT 002437A IT MI20102437 A ITMI20102437 A IT MI20102437A IT MI20102437 A1 ITMI20102437 A1 IT MI20102437A1
Authority
IT
Italy
Prior art keywords
terminal
signal
current
transistor
control
Prior art date
Application number
IT002437A
Other languages
English (en)
Inventor
Aurelio Pellegrini
Original Assignee
Accent S P A
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Accent S P A filed Critical Accent S P A
Priority to IT002437A priority Critical patent/ITMI20102437A1/it
Priority to EP11815445.9A priority patent/EP2659587A1/en
Priority to US13/977,875 priority patent/US20140002195A1/en
Priority to PCT/EP2011/074235 priority patent/WO2012089810A1/en
Publication of ITMI20102437A1 publication Critical patent/ITMI20102437A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45122—Indexing scheme relating to differential amplifiers the folded cascode stage of the folded cascode differential amplifier being controlled by a controlling signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45364—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and sources only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45431—Indexing scheme relating to differential amplifiers the CMCL output control signal being a current signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45624—Indexing scheme relating to differential amplifiers the LC comprising balancing means, e.g. trimming means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45626—Indexing scheme relating to differential amplifiers the LC comprising biasing means controlled by the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

DESCRIZIONE
La soluzione in accordo con una o più forme di realizzazione della presente invenzione si riferisce in generale al settore dell’ elettronica. Più specificamente, tale soluzione riguarda circuiti amplificatori.
I circuiti amplificatori sono circuiti elettronici ampiamente utilizzati in applicazioni in cui è necessario amplificare segnali per consentire una loro successiva corretta elaborazione (ad esempio, filtraggio, conversione, o simili).
Una classe di circuiti amplificatori molto diffusa è rappresentata da amplificatori operazionali completamente differenziali (“fully-differential”), i quali generalmente comprendono uno stadio amplificatore per ricevere un segnale di ingresso differenziale e fornire un segnale di uscita differenziale amplificato rispetto al segnale di ingresso (cui nel seguito ci si riferirà per semplicità come amplificatori operazionali).
Poiché tali amplificatori operazionali sono implementati mediante configurazioni aventi un elevato grado di simmetria, solitamente essi sono in grado di garantire elevate prestazioni in termini di guadagno, banda, e reiezione di disturbi di modo comune.
Come è noto, poiché negli amplificatori operazionali ogni componente variabile del segnale di ingresso è simmetrica rispetto ad un segnale di modo comune di ingresso mentre ogni componente variabile del segnale di uscita è simmetrica rispetto ad un segnale di modo comune di uscita non dipendente dal segnale di modo comune di ingresso, tali amplificatori operazionali sono tipicamente provvisti di un blocco di retroazione di modo comune (o CMFB, “Common Mode FeedBack”) per regolare il segnale di modo comune di uscita ad un valore desiderato che eviti condizioni di saturazione.
In una tipica implementazione del blocco CMFB, il segnale di modo comune di uscita viene prelevato, mediante un partitore (ad esempio, resistivo e/o capacitivo), e confrontato, ad esempio mediante un comparatore, con il valore desiderato; in accordo con un risultato di tale confronto, il comparatore fornisce un corrispondente segnale di controllo per regolare il segnale di modo comune di uscita.
Gli amplificatori operazionali presentano alcuni inconvenienti che ne precludono un impiego più ampio, a causa sostanzialmente di alcune limitazioni introdotte dal blocco CMFB.
Innanzi tutto, il blocco CMFB introduce nell’ amplificatore operazionale un anello di retroazione relativo al segnale di modo comune di uscita (cui nel seguito ci si riferirà come anello di modo comune per distinguerlo da un anello differenziale relativo alla componente variabile del segnale di ingresso ed alla componente variabile del segnale di uscita); tale anello di modo comune introduce un polo addizionale che comporta non semplici problematiche di stabilità dell’ amplificatore operazionale nel suo complesso.
In aggiunta, il blocco CMFB può anche causare malfunzionamenti dell’ amplificatore operazionale quando quest’ultimo si trova in alcune condizioni operative indesiderate; ad esempio, in una condizione di blocco (“latching state”), in cui cioè il segnale di modo comune di ingresso raggiunge valori tali da spegnere lo stadio amplificatore dell’amplificatore operazionale, il blocco CMFB smette di funzionare correttamente e fa saturare, a volte irreversibilmente, il segnale di uscita verso una tensione di alimentazione superiore (ad esempio, positiva, come 3,3V) o una tensione di alimentazione inferiore (ad esempio, negativa, come -3,3V, o nulla).
Nello stato della tecnica esistono alcune soluzioni che tentano di risolvere le problematiche di stabilità dovute al blocco CMFB e/o i malfunzionamenti introdotti da quest’ultimo in condizioni di latching state.
Ad esempio, alcuni approcci progettuali prevedono una riduzione di guadagno e/o banda del blocco CMFB al fine di ottenere un anello di modo comune stabile. Tuttavia, un ridotto guadagno del blocco CMFB può comportare un controllo non efficiente del segnale di modo comune di uscita, il che degrada accuratezza e ripetibilità del segnale di uscita dell’amplificatore operazionale. Inoltre, una ridotta banda del blocco CMFB può comportare intensi e prolungati transitori del segnale di modo comune di uscita, il che può essere deleterio in applicazioni in cui l’amplificatore operazionale è funzionalmente accoppiato a circuiti che prevedono commutazioni veloci (ad esempio, circuiti a capacità commutate). In aggiunta, in caso di un segnale di uscita relativamente elevato, e tale ad esempio da far saturare momentaneamente l’amplificatore operazionale, un’eccessiva durata dei transitori può comportare un riassestamento lento del segnale di uscita, causandone pertanto una distorsione prolungata.
In alcune soluzioni, come ad esempio quella illustrata in US-A-2007/0188231, la condizione di latching state viene evitata grazie all’impiego di un amplificatore operazionale in architettura folded-cascode, e ponendo vincoli di progetto su alcune correnti di polarizzazione. Tale soluzione presenta tuttavia una scarsa versatilità, in quanto non applicabile con risultati accettabili anche ad altre architetture di amplificatori operazionali; inoltre, Fanello di modo comune presenta una larghezza di banda ridotta, il che comporta un peggiore comportamento dinamico dell’amplificatore operazionale.
Invece, in Banu et al. “Fully Differential Operational Amplifiers with Accurate Output Balancing”, IEEE Journal of Solid-State Circuits, Voi. 23, No. 6, Dicembre 1988, pagg. 1410-1414, il problema della stabilità è stato affrontato implementando il blocco CMFB in configurazione feed-forward; in questo modo, nella funzione di trasferimento dell’anello di modo comune viene introdotto uno zero in vicinanza del polo addizionale, così da ottenere una compensazione di quest’ultimo e migliorare la stabilità dell’amplificatore operazionale. Inoltre, la saturazione cui l’amplificatore operazionale è soggetto in condizione di latching state viene evitata grazie ad un marcato sbilanciamento del blocco CMFB; infatti, a seguito dello spegnimento dello stadio amplificatore (o di parte di esso), il blocco CMFB fornisce una corrente supplementare per compensare la corrente non più fornita dallo stadio amplificatore, il che comporta un errore relativamente grande sul segnale di modo comune di uscita. Tuttavia, anche tale soluzione risulta poco versatile, in quanto comporta inconvenienti realizzativi in caso di impiego della stessa in amplificatori operazionali a differente architettura; ad esempio, in caso di impiego della stessa soluzione in un’architettura folded-cascode, per evitare il latching state sarebbe necessario impiegare uno stadio di uscita dell’amplificatore operazionale basato su un transistore MOS in configurazione ad inseguitore di tensione, invece di una struttura ad elevate prestazioni (ad esempio, una struttura a push-pull); ciò comporterebbe un ridotto guadagno sia dell’anello di modo comune che dell’anello differenziale (con gli inconvenienti sopra descritti) ed un peggioramento di dinamica di uscita (minimo di segnale di uscita ottenibile) dell’ amplificatore operazionale, il che ne renderebbe problematico l’impiego in applicazioni a bassa tensione.
In termini generali, la soluzione in accordo con una o più forme di realizzazione della presente invenzione è basata sull’idea di separare le correnti di polarizzazione dello stadio amplificatore.
In particolare, uno o più aspetti della soluzione in accordo con specifiche forme di realizzazione dell’invenzione sono indicati nelle rivendicazioni indipendenti, con caratteristiche vantaggiose della stessa soluzione che sono indicate nelle rivendicazioni dipendenti, il cui testo è incorporato nella presente alla lettera per riferimento (con qualsiasi caratteristica vantaggiosa fornita con riferimento ad uno specifico aspetto della soluzione in accordo con una forma di realizzazione dell’invenzione che si applica mutatis mutandis ad ogni altro suo aspetto).
Più specificamente, un aspetto della soluzione in accordo con una forma di realizzazione della presente invenzione propone un circuito amplificatore (ad esempio, un amplificatore operazionale completamente differenziale). Il circuito amplificatore comprende uno stadio amplificatore (ad esempio, a due stadi di guadagno), il quale ha almeno un terminale di ingresso per ricevere un segnale di ingresso (ad esempio, un segnale di ingresso differenziale) ed almeno un terminale di uscita per fornire un segnale di uscita (ad esempio, un segnale di uscita differenziale) amplificato rispetto al segnale di ingresso. Il circuito amplificatore comprende inoltre uno stadio di carico (ad esempio, un carico attivo) dello stadio amplificatore; lo stadio di carico comprende almeno un nodo di carico ciascuno accoppiato ad un corrispondente terminale di uscita. Il circuito amplificatore comprende anche un blocco di controllo (ad esempio, un blocco di retroazione di modo comune) per fornire un segnale di controllo (ad esempio, una tensione o una corrente di controllo) in accordo con il segnale di uscita allo stadio di carico per regolare in retroazione il segnale di uscita. Primi mezzi di polarizzazione sono previsti per fornire una prima corrente di polarizzazione allo stadio amplificatore e ad ogni nodo di carico. Lo stadio di carico comprende secondi mezzi di polarizzazione per fornire almeno una seconda corrente di polarizzazione ad ogni nodo di carico, e mezzi di regolazione per fornire una corrente di regolazione ad ogni nodo di carico in accordo con il segnale di controllo; la prima corrente di polarizzazione è uguale ad una combinazione dell’ almeno una seconda corrente di polarizzazione e della corrente di regolazione. Nella soluzione in accordo con una o più forme di realizzazione della presente invenzione, lo stadio di carico comprende mezzi di separazione per prelevare una corrente di separazione corrispondente alla prima corrente di polarizzazione da ogni nodo di carico. Il circuito amplificatore ulteriormente comprende mezzi di buffer per fornire una corrente di buffer corrispondente alla combinazione dell’almeno una seconda corrente di polarizzazione e della corrente di regolazione ad ogni nodo di carico.
Un altro aspetto della soluzione in accordo con una forma di realizzazione della presente invenzione propone un sistema elettronico complesso comprendente detto circuito amplificatore.
Un ulteriore aspetto della soluzione in accordo con una forma di realizzazione della presente invenzione propone un corrispondente metodo.
La soluzione in accordo con una o più forme di realizzazione dell'invenzione, come pure ulteriori caratteristiche ed i relativi vantaggi, sarà meglio compresa con riferimento alla seguente descrizione dettagliata, data puramente a titolo indicativo e non limitativo, da leggersi congiuntamente alle figure allegate (in cui elementi corrispondenti sono indicati con riferimenti uguali o simili e la loro spiegazione non è ripetuta per brevità). In particolare:
FIG. 1 mostra schematicamente un circuito amplificatore noto nello stato della tecnica in cui la soluzione in accordo con una o più forme di realizzazione della presente invenzione può essere applicata;
FIG.2 mostra schematicamente un circuito amplificatore in accordo con una forma di realizzazione della presente invenzione, e
FIG.3-5 mostrano soluzioni circuitali del circuito amplificatore di FIG.2 in accordo con corrispondenti forme di realizzazione della presente invenzione.
Con riferimento in particolare a FIG. 1, essa mostra schematicamente un circuito amplificatore noto nello stato della tecnica in cui la soluzione in accordo con una o più forme di realizzazione della presente invenzione può essere applicata. Più specificamente, nell’ esemplificativa ma non limitativa forma di realizzazione descritta, il circuito amplificatore è implementato mediante un amplificatore operazionale (ad esempio, un amplificatore operazionale completamente differenziale) 100.
Indipendentemente dall’architettura di amplificatore operazionale impiegata, Γ amplificatore operazionale 100 tipicamente comprende uno stadio amplificatore con una struttura simmetrica; per questo motivo, nel seguito della presente descrizione, elementi funzionali replicati dello stadio amplificatore saranno denotati con medesimi riferimenti numerici ma differenziati mediante le lettere a e b, rispettivamente.
Lo stadio amplificatore comprende uno stadio di ingresso per ricevere un segnale di ingresso differenziale Vin da amplificare. Più in particolare, lo stadio di ingresso comprende un transistore di ingresso 105a (ad esempio, di tipo MOS a canale P) avente un terminale di sorgente (source), un terminale di raccolta (drain) ed un terminale di controllo (gate), ed un altro transistore di ingresso 105b uguale al transistore 105a; i transistori 105a,105b sono connessi tra loro in configurazione differenziale, ovvero con il terminale di source del transistore 105a che è connesso al terminale di source del transistore 105b, e con il segnale Vin che è applicato tra i terminali di gate dei transistori 105a,105b (che quindi implementano corrispondenti terminali di ingresso INa,INb dell’amplificatore operazionale 100).
Lo stadio amplificatore comprende anche due stadi di uscita 110a e 110b accoppiati ai terminali di drain dei transistori 105a e 105b, rispettivamente, per fornire, mediante corrispondenti terminali di uscita OUTa e OUTb, un segnale di uscita differenziale Vout amplificato rispetto al segnale Vin.
Lo stadio amplificatore comprende anche uno stadio di carico 115, il quale in generale assolve a funzioni di polarizzazione e contemporaneamente di carico attivo; infatti, lo stadio di ingesso 105a,105b e lo stadio di carico 115 implementano un primo stadio di guadagno dello stadio amplificatore, mentre lo stadio di uscita 110a,l 10b implementa un secondo stadio di guadagno dello stadio amplificatore.
Lo stadio di carico 115 comprende un nodo di carico A,B accoppiato al terminale di drain del transistore 105a,105b. Tipicamente, lo stadio di carico 115 può essere realizzato secondo differenti implementazioni in accordo con corrispondenti architetture di amplificatore operazionale; tuttavia, non essendo T implementazione dello stadio di carico 115 limitativa per l’invenzione, esso verrà schematicamente descritto in termini di elementi funzionalmente comuni a sostanzialmente tutte le architetture.
In particolare, lo stadio di carico 115 comprende un elemento di regolazione 120a, 120b, il quale è accoppiato tra il nodo Α,Β ed un terminale di alimentazione che fornisce una tensione di alimentazione inferiore Vss (ad esempio, una tensione di massa), o terminale Vss; l’elemento di regolazione 120a,120b è controllato da un segnale di controllo Con (ad esempio, una tensione di controllo o una corrente di controllo) tale da causare una corrente di regolazione IREG a scorrere attraverso di esso (e quindi attraverso il nodo A,B). Lo stadio di carico 115 comprende anche un generatore di corrente di polarizzazione, o generatore di coda inferiore, 125a,125b, il quale è accoppiato tra il nodo Α,Β ed il terminale Vss; il generatore di coda inferiore 125a,125b fornisce una corrente di polarizzazione IBIASCI al nodo Α,Β.
L’amplificatore operazionale 100 include un ulteriore generatore di corrente di polarizzazione, o generatore di coda superiore, 130 connesso tra un ulteriore terminale di alimentazione che fornisce una tensione di alimentazione superiore Vdd (ad esempio, Vdd=3,3V rispetto alla tensione di massa), o terminale Vdd, ed il terminale di source del transistore 105a,105b per fornire al primo stadio di guadagno 105a,105b,115 dello stadio amplificatore una corrente di polarizzazione 2IBIASu; in particolare, data la simmetria dello stadio amplificatore, ogni transistore 105a,105b è polarizzato da una corrente di polarizzazione IBIASUpari alla metà della corrente
2IBIASU- In questo modo, in condizioni stazionarie, il primo stadio di guadagno 105a,105b,l 15 è polarizzato in modo tale che la corrente IBIASUsia uguale ad una combinazione della corrente IBIASCI e della corrente IREG- Più specificamente, in accordo con l’esemplificativo verso delle correnti indicato in figura, al nodo Α,Β deve essere soddisfatta la seguente uguaglianza:
lBIASu=lBIASd+lREG
L’amplificatore operazionale 100 comprende inoltre un blocco di retroazione di modo comune (o blocco CMFB) 135 connesso tra lo stadio di uscita 110a,110b e lo stadio di carico 115. In generale, il blocco CMFB 135 agisce da elemento di controllo per l’elemento di regolazione 120a,120b. Più in particolare, il blocco CMFB 135 è connesso ai terminali OUTa ed OUTb per ricevere il segnale Vout, dal quale ricava un corrispondente segnale di misura VMIS da esso dipendente (ad esempio, un suo segnale di modo comune ottenuto mediante una rete di partizione resistiva e/o capacitiva commutata, non mostrata); il blocco CMFB 135 riceve anche un segnale obiettivo VTARGET a cui si desidera assestare il segnale VMIS, e fornisce all’elemento di regolazione 120a,120b il segnale Con in accordo con un confronto tra il segnale VMIS ed il segnale VTARGET- In questo modo, il blocco CMFB 135, l’elemento di regolazione 120a,120b e lo stadio di uscita 110a,110b implementano un anello di retroazione di modo comune (o anello di modo comune) per controllare il segnale di modo comune associato al segnale Vout.
Come sottolineato nella parte introduttiva della presente descrizione, il blocco CMFB 135, oltre ad introdurre un polo addizionale nella funzione di trasferimento dell’anello di modo comune dell’amplificatore operazionale 100 (che comporta problematiche di stabilità), può causare malfunzionamenti in condizione di “latching state”. In tale condizione, infatti, per effetto dello spegnimento del transistore 105,105b e/o del generatore di coda superiore 130 (ad esempio, a causa di un elevato segnale di modo comune di ingresso), si ha un annullamento della corrente IBIASUnel primo stadio di guadagno 105,105b, 115. In questo modo, il nodo Α,Β non riceve più la corrente IBIASU, ed il blocco CMFB 135, continuando invece a richiamare la corrente IREG da esso, fa sì che la tensione al nodo Α,Β decresca fino alla tensione Vss; questo può a sua volta far saturare il segnale Vout verso la tensione Vdd o verso la tensione Vss, perdendo di fatto il controllo sul segnale di modo comune; ciò porta l’amplificatore operazionale 100 in condizioni di funzionamento indesiderate (ad esempio, una condizione di blocco) - che possono durare anche dopo che la condizione di latching state è cessata; in tali condizioni l’amplificatore operazionale 100 è bloccato (latched) in uno stato di malfunzionamento.
Passando ora a FIG.2, è mostrato schematicamente un amplificatore operazionale 200 in accordo con una forma di realizzazione della presente invenzione. L’amplificatore operazionale 200 comprende il transistore di ingresso 105a,105b, lo stadio di uscita 110a,110b, il generatore di coda superiore 130, ed il blocco CMFB 135 come sopra.
L’amplificatore operazionale 200 comprende uno stadio di carico 215 che comprende ancora l’elemento di regolazione 120a,120b ed il generatore di coda inferiore 125a,125b, ma comprende anche un blocco di separazione 240a,240b connesso tra il nodo A,B (e quindi accoppiato al terminale di drain del transistore 105a,105b), ed il terminale Vss; il blocco di separazione 240a,240b riceve un segnale di rilevazione Det (ad esempio, una corrente di rilevazione, come descritto nel seguito) e, in accordo con tale segnale, preleva dal nodo Α,Β una corrente di separazione ISEP uguale alla corrente IBIASU(separandola, nello stadio di carico 215, dalle correnti IBiASd e IREG)·
Inoltre, Γ amplificatore operazionale 200 comprende un blocco di rilevazione 245 per rilevare una condizione di annullamento della corrente IBIASU(ovvero, una condizione di latching state) e fornire al blocco di separazione 240a,240b il corrispondente segnale Det indicativo della condizione rilevata.
Infine, Γ amplificatore operazionale 200 comprende un blocco di buffer 250a,250b, il quale è accoppiato al nodo Α,Β in modo da fornire a quest’ultimo una corrente di buffer IBUFFER che bilancia la corrente IBIASCI e la corrente IREG- In questo modo, per la corrente IBIASUviene definito un primo percorso funzionale tra il transistore 105a,105b ed il blocco di separazione 240a,240b, mentre per la corrente feiASdviene definito un secondo percorso funzionale tra il blocco di buffer 250a,250b, l’elemento di regolazione 120a,120b ed il generatore di coda inferiore 125a,125b. Come visibile in figura, il blocco di buffer 250a,250b è connesso al blocco CMFB 135 mediante una linea tratteggiata; tale notazione vuole indicare, come sarà chiarito più in dettaglio nella successiva descrizione di esemplificative forme di realizzazione della presente invenzione, che il blocco di buffer 250a,250b può essere accoppiato o meno al blocco CMFB 135 (così da ottenere differenti dipendenze della corrente di buffer IBUFFER)·
Il principio di funzionamento dell’ amplificatore operazionale 200 può essere riassunto come segue.
In caso di normale funzionamento dell’ amplificatore operazionale 200 (corrente IBIASUal nodo A,B non nulla), il segnale Det è tale per cui il blocco di separazione 240a,240b è attraversato dalla corrente ISEP uguale alla corrente IBIASU(primo percorso funzionale attivo), con il secondo percorso funzionale che è anch’esso attivo (e percorso dalla corrente di buffer IBUFFER e dalle correnti IBIASCI e
IREG)· Non appena il blocco di rilevazione 245 rileva l’annullamento della corrente
IBIASU, il segnale Det diventa tale per cui il blocco di separazione 240a,240b si spegne (disattivando quindi il primo percorso funzionale); invece, il secondo percorso funzionale rimane attivo, così che il blocco CMFB 135, non essendo interessato da alcuna variazione di polarizzazione (in quanto la corrente IREG continua a scorrere nel secondo percorso funzionale), funziona correttamente (evitando quindi di causare malfunzionamenti all’amplificatore operazionale 200).
La soluzione descritta è vantaggiosa in quanto consente, in presenza della condizione di latching state, di proteggere il blocco CMFB 135 (e quindi l’amplificatore operazionale 200) da malfunzionamenti (e indipendentemente da una durata del latching state).
Si noti che nel caso in cui lo stadio di carico 215 comprenda ulteriori blocchi funzionali che forniscono corrispondenti ulteriori correnti, oltre alle correnti IBIASCI e
IREG, i principi della presente invenzione restano comunque validi in quanto è sufficiente garantire che la corrente IBUFFER bilanci, oltre che le correnti IBIASCI e IREG, anche tali ulteriori correnti.
FIG.3-5 mostrano alcune soluzioni circuitali dell’ amplificatore operazionale di FIG.2 in accordo con corrispondenti forme di realizzazione della presente invenzione. A tale proposito, si noti che le forme di realizzazione descritte nel seguito sono da intendersi in maniera esemplificativa e non limitativa, in quanto volte semplicemente a mostrare che la presente invenzione può essere applicata, con pochi semplici accorgimenti circuitali, a sostanzialmente qualsiasi architettura di amplificatore operazionale (per ottenere corrispondenti ulteriori vantaggi oltre a quello di protezione del blocco CMFB).
Con particolare riferimento a FIG.3, essa mostra un amplificatore operazionale 300 in accordo con una forma di realizzazione della presente invenzione. Più in particolare, l’amplificatore operazionale 300 implementa un’architettura detta “folded-cascode”.
Come visibile in figura, il generatore di coda superiore 130 è implementato mediante un transistore di coda (ad esempio, di tipo MOS a canale P), indicato con lo stesso riferimento per semplicità. Il transistore 130 comprende un terminale di source connesso al terminale Vdd, un terminale di gate che riceve una tensione di riferimento VREFU, ed un terminale di drain connesso ai terminali di source di entrambi i transistori 105a e 105b.
Lo stadio di uscita dell’amplificatore operazionale 300 include un blocco in classe AB di tipo noto, comprendente un transistore MOS a canale P 310ai,310bi ed un transistore MOS a canale N 3 10a2,310b2connesso in serie al transistore 310ai,310bi; in particolare, il terminale di source del transistore 310ai,310bi ed il terminale di source del transistore 310a2,310b2sono connessi al terminale Vdd ed al terminale Vss, rispettivamente, mentre il terminale di drain del transistore 310ai,310bi è connesso al terminale di drain del transistore 310a2,310b2.
Inoltre, Γ amplificatore operazionale 300 comprende quattro reti di compensazione identiche (ciascuna formata da un resistore Rm ed un condensatore Cm); ciascuna rete Rm,Cm è connessa tra il terminale di gate ed il terminale di drain di un rispettivo transistore 310ai,310bi,310a2,310b2per effettuare una compensazione in frequenza per effetto Miller.
Lo stadio di carico dell’ amplificatore operazionale 300 comprende, oltre all’elemento di regolazione 120a,120b, al generatore di coda inferiore 125a,125b ed al blocco di separazione 240a,240b (con l’elemento di regolazione 120b, il generatore di coda inferiore 125b ed il blocco di separazione 240b che non sono mostrati in figura per semplicità di rappresentazione), anche un ulteriore generatore di coda superiore 355a,355b (implementato da un transistore di tipo MOS a canale P) per fornire un’ulteriore corrente di polarizzazione IaiASf, un transistore MOS a canale P in configurazione cascodata (o transistore cascodato) 356a,356b (ad esempio, di tipo MOS a canale P), un blocco di controllo 357 del blocco in classe AB 310ai,310bi,310a2,310b2, ed un altro transistore MOS a canale N cascodato 358a,358b (ad esempio, di tipo MOS a canale N); in particolare, il terminale di drain del generatore di coda superiore 355a,355b è connesso al terminale di source del transistore 356a,356b, mentre i terminali di drain del transistore 356a,356b e del transistore 358a,358b sono connessi al blocco di controllo 357 (ed accoppiati ai terminali di gate del transistore 310ai,310bi e del transistore 310a2,310b2, rispettivamente). Infine, il terminale di source del transistore 358a,358b è connesso al nodo Α,Β, mentre il terminale di gate del transistore 356a,356b ed il terminale di gate del transistore 358a,358b sono connessi ad un terminale che fornisce una tensione fissa VBU(O terminale VBu) ed ad un altro terminale che fornisce un’altra tensione fissa Vad(o terminale Vad), rispettivamente.
II generatore di coda inferiore 125a, 125b è implementato mediante un transistore MOS a canale N, indicato con lo stesso riferimento per semplicità, che comprende un terminale di drain connesso al nodo Α,Β, un terminale di source connesso al terminale Vss, ed un terminale di gate che riceve un’altra tensione di riferimento VREFCI·
Il blocco CMFB comprende una rete di partizione 335d per ricevere il segnale Vout dai terminali OUTa ed OUTb e fornire il segnale VMIS (ad esempio, il segnale di modo comune di uscita, pari al valor medio del segnale Vout), una sezione 335i per ricevere il segnale VMIS, un’altra sezione 3352per ricevere il segnale VTARGET, ed una sezione di polarizzazione 335p (implementata come il generatore di coda superiore 130) connessa alla sezione 335I,3352per polarizzarla. In particolare, la sezione 335i e la sezione 3352implementano uno stadio differenziale per fornire il segnale (di corrente) Con in accordo con una differenza tra il segnale VMIS ed il segnale VTARGET- Inoltre, il blocco CMFB comprende un elemento di carico 335CI,335C2per la sezione 335I,3352, implementato mediante un transistore MOS a canale N in configurazione transdiodo (ovvero, con un terminale di gate ed un terminale di drain cortocircuitati, ed un terminale di source connesso al terminale Vss); il transistore 335ci funge anche da elemento di accoppiamento per accoppiare la sezione 335i all’elemento di regolazione 120a,120b, così da impostare la corrente
IREG attraverso di esso in accordo con la corrente Con; in particolare, il transistore 335ci implementa un ramo di riferimento di uno specchio di corrente 335ci,120a,120b, mentre l’elemento di regolazione 120a,120b implementa un ramo operativo dello specchio di corrente 335ci,120a,120b accoppiato al nodo Α,Β; più specificamente, come visibile in figura, l’elemento di regolazione 120a,120b è implementato mediante un transistore MOS a canale N (indicato con lo stesso riferimento per semplicità) avente un terminale di drain connesso al nodo A,B, un terminale di source connesso al terminale Vss, ed un terminale di gate connesso al terminale di drain del transistore 335ci.
Il blocco di rilevazione comprende due transistori di rilevazione MOS a canale P 345a e 345b; il terminale di gate del transistore 345a,345b è connesso al terminale INa,INb per ricevere il segnale Vin, mentre il terminale di drain ed il terminale di source del transistore 345a sono connessi al terminale di drain ed al terminale di source del transistore 345b, rispettivamente. Il blocco di rilevazione comprende anche un altro generatore di coda superiore 345p (analogo al generatore di coda superiore 130) per fornire al terminale di source del transistore 345a,345b la corrente 2IBIASu, ed un ulteriore elemento di accoppiamento 345c (implementato con un transistore MOS a canale N in configurazione transdiodo) per accoppiare il terminale di drain del transistore 345a,345b al blocco di separazione 240a,240b (così da impostare la corrente ISEP in accordo con la corrente Det, pari a 2IBIASUnell’esempio in questione). Si noti che nell’ amplificatore operazionale 300 il terminale di source del transistore 345a,345b è anche connesso al terminale di source del transistore 105a, 105b, e che il terminale di drain del transistore 345p è ulteriormente connesso al terminale di drain del transistore 130; ciò permette una realizzazione più compatta della presente invenzione senza penalizzarne il funzionamento (anche se tali connessioni non sono strettamente necessarie ed il funzionamento del blocco di rilevazione può essere compreso in riferimento alla precedente descrizione).
Come nel caso del blocco CMFB, l’elemento di accoppiamento 345c implementa un ramo di riferimento di un’ulteriore specchio di corrente 345c,240a,240b, mentre il blocco separazione 240a,240b implementa un ulteriore ramo operativo dello specchio di corrente 345c,240a,240b accoppiato al nodo A,B (con il ramo di riferimento 240a,240b che è implementato nella stessa maniera del ramo di riferimento 120a,120b).
Infine, il blocco di buffer è implementato mediante un transistore MOS a canale P di buffer 250a,250b (indicato con lo stesso riferimento per semplicità); il terminale di drain del transistore 250a,250b è connesso al nodo Α,Β, mentre il terminale di source ed il terminale di gate sono connessi al terminale Vdd ed al terminale VREFU, rispettivamente.
In questo modo, è possibile scrivere la seguente equazione di bilancio al nodo A,B:
Pertanto, mediante un semplice dimensionamento dell’amplificatore operazionale 300, è possibile ottenere
La soluzione descritta è vantaggiosa in quanto, oltre a proteggere il blocco CMFB da malfunzionamenti durante la condizione di latching state, consente anche di ottenere vantaggi derivanti dall’impiego dell’architettura folded-cascode (elevata dinamica di uscita ed elevato guadagno).
Passando ora a FIG.4, essa mostra un amplificatore operazionale 400 in accordo con un’ altra forma di realizzazione della presente invenzione. L’amplificatore operazionale 400 presenta una struttura molto simile a quella dell’amplificatore operazionale precedente, ma differisce da quest’ultimo per il fatto che il blocco di buffer ed il blocco CMFB sono accoppiati tra loro per cooperare.
In particolare, il blocco CMFB comprende ancora la sezione di polarizzazione 335p, la rete di partizione 335d, l’elemento di accoppiamento 335ci, la sezione 335i ed una sezione 4352, la quale comprende ora il blocco di buffer.
Il blocco di buffer comprende due transistori di buffer 450a e 450b, analoghi ai transistori 250a e 250b, ma con il terminale di source accoppiato alla sezione 335i, il terminale di drain connesso al nodo A,B, ed il terminale di gate che riceve il segnale VTARGET-In questo modo, il blocco di buffer 450a,450b fornisce al nodo A,B la corrente IBUFFER dipendente direttamente dalla corrente che definisce il segnale Con (nella specifica forma di realizzazione illustrata, ciascun transistore 450a,450b è attraversato da metà della corrente Con che scorre nella sezione 335i).
Pertanto, l’equazione di bilancio al nodo Α,Β è ancora la seguente:
Come in precedenza, il dimensionamento dell’amplificatore operazionale 400 sarà tale per cui
Inoltre, supponendo ad esempio un rapporto di specchiamento pari a 1⁄2 per lo specchio di corrente 345c,240a,240b, si ha che
e, conseguentemente, sarà sufficiente impostare
La soluzione descritta è ulteriormente vantaggiosa in quanto consente di ottenere un elevato controllo della corrente IBUFFER (dipendendo, quest’ultima, direttamente dalla corrente Con); ciò garantisce guadagno e larghezza di banda elevati dell’anello di modo comune, il che si traduce in un migliore comportamento dinamico dell’ amplificatore operazionale.
Con riferimento ora a FIG.5, è mostrato un amplificatore operazionale 500 in accordo con un’ulteriore forma di realizzazione della presente invenzione. Più in particolare, l’amplificatore operazionale 500 è in un’architettura detta “telescopica”.
L’amplificatore operazionale 500 comprende il generatore di coda superiore 130, il blocco di buffer 250a,250b, il blocco di rilevazione 345a,345b,345p,345c e due reti di compensazione Rm,Cm come sopra; in questo caso, l’amplificatore operazione 500 comprende un diverso stadio di uscita, stadio di carico, ed un blocco CMFB 535.
In particolare, lo stadio di uscita comprende il transistore 310a2,310b2ed un ulteriore generatore di coda superiore 510ai,510bi analogo al generatore di coda superiore 130 ma con il terminale di drain connesso al terminale di drain del transistore 310a2,310b2.In questo modo, il transistore 310a2,310b2implementa una configurazione detta a source comune.
Lo stadio di carico comprende il blocco di separazione 240a,240b, accoppiato, come in precedenza, al blocco di rilevazione 345a,345b,345p,345c mediante l’elemento di accoppiamento 3345c dello stesso, il generatore di coda inferiore, 125a, 125b connesso al nodo A,B, il transistore 358a,358b avente il terminale di source connesso al nodo A,B, il terminale di gate connesso al terminale VBd, ed il terminale di drain connesso al terminale di drain del transistore 105a,105b ed al terminale di gate del transistore 310a2,310b2, ed un blocco di regolazione 520a,520b.
Il blocco di regolazione 520a,520b comprende un transistore differenziale 520a,520b (ad esempio, di tipo MOS a canale N, ed indicato con lo stesso riferimento per semplicità) avente un terminale di source connesso al nodo Α,Β, un terminale di drain connesso al terminale di drain del transistore 250a,250b, ed un terminale di gate per ricevere il segnale Con. Il transistore 520a,520b ed il transistore 358a,358b implementano, di fatto, un corrispondente stadio differenziale che riceve il segnale Con ed il segnale Vsd e fornisce il segnale IREG in accordo con una differenza tra il segnale Con ed il segnale Vsd; in questo modo, il transistore 250a,250b ed il transistore 520a,520b sono attraversati dalla corrente IBUFFER uguale al segnale (di corrente) IREG- Inoltre, gli stadi differenziali 520a,358a e 520b,358b introducono nella funzione di trasferimento dell’anello di retroazione del blocco CMFB 535 un’inversione aggiuntiva (così da compensare l’inversione introdotta dallo stadio di uscita a source comune).
Il blocco CMFB 535 è implementato mediante un circuito a capacità commutate (ad esempio, quello descritto in “David Jones, Ken Martin, “Analog Integrated Circuit Design”, Wiley, pagg. 287,291, non mostrato in figura per semplicità), il quale riceve i segnali Vout, VTARGET, Vsd e fornisce il segnale (di tensione) Con al terminale di gate del transistore 520a,520b.
L’equazione di bilancio al nodo Α,Β è ora la seguente:
lBUFFER+lBIASu<=>lBIASd+IsEP
Come in precedenza, il dimensionamento dell’amplificatore operazionale 500 sarà tale per cui
IBIASU=ISEP
lBUFFER<=>lBIASd
La soluzione descritta è vantaggiosa in quanto applicabile in un’architettura di amplificatore operazionale che prevede uno stadio di uscita implementato con un transistore in configurazione a source comune.
Naturalmente, al fine di soddisfare esigenze contingenti e specifiche, un tecnico del ramo potrà apportare alla soluzione sopra descritta numerose modifiche e varianti logiche e/o fisiche. Più specificamente, sebbene tale soluzione sia stata descritta con un certo livello di dettaglio con riferimento ad una o più sue forme di realizzazione, è chiaro che varie omissioni, sostituzioni e cambiamenti nella forma e nei dettagli così come altre forme di realizzazione sono possibili. In particolare, diverse forme di realizzazione dell’invenzione possono essere messe in pratica anche senza gli specifici dettagli (come gli esempi numerici) esposti nella precedente descrizione per fornire una loro più completa comprensione; al contrario, caratteristiche ben note possono essere state omesse o semplificate al fine di non oscurare la descrizione con particolari non necessari. Inoltre, è espressamente inteso che specifici elementi e/o passi di metodo descritti in relazione ad ogni forma di realizzazione della soluzione esposta possono essere incorporati in qualsiasi altra forma di realizzazione come una normale scelta di disegno.
Considerazioni analoghe si applicano se l’amplificatore operazionale ha una diversa struttura o include componenti equivalenti, o ha altre caratteristiche di funzionamento. In ogni caso, qualsiasi suo componente può essere separato in più elementi, o due o più componenti possono essere combinati in un singolo elemento; inoltre, ogni componente può essere replicato per supportare Γ esecuzione delle corrispondenti operazioni in parallelo. Si fa anche notare che (a meno di indicazione contraria) qualsiasi interazione tra diversi componenti generalmente non necessita di essere continua, e può essere sia diretta sia indiretta tramite uno o più intermediari.
Inoltre, sebbene si sia fatto esplicito riferimento ad un amplificatore operazionale a due stadi di guadagno, nulla vieta di implementare la stessa soluzione in un amplificatore operazionale a tre (o più) stadi di guadagno, oppure ad un solo stadio di guadagno. In aggiunta, a soluzione descritta può essere applicata anche ad amplificatori operazionali single-ended (ovvero, con segnali non differenziali), o a qualsiasi altro circuito amplificatore.
Le stesse considerazioni sono valide se il blocco di controllo implementa un circuito di controllo per regolare un parametro diverso (ovvero, non necessariamente il segnale di modo comune di uscita). In aggiunta o in alternativa, il blocco di rilevazione può rilevare una condizione diversa dell’ amplificatore operazionale.
Inoltre, sebbene nelle esemplificative forme di realizzazione descritte sia stato fatto riferimento ad amplificatori operazionali con stadio di ingresso a PMOS (e relativa struttura ad esso connessa con transistori PMOS e/o NMOS tali da garantire il corretto funzionamento dell’amplificatore operazionale), nulla vieta di implementare le forme di realizzazione descritte (o altre ad esse riconducibili) mediante configurazioni duali (ovvero, con stadio di ingresso realizzato mediante transistori NMOS, e relativa struttura opposta alla precedente).
In generale, il blocco di rilevazione, i generatori di coda inferiore e superiore, e l’elemento di regolazione possono essere realizzati in qualsiasi altro modo equivalente, in accordo con parametri di progetto (derivanti, ad esempio, da considerazioni economiche e/o di prestazioni che si vogliono ottenere).
Dovrebbe essere evidente che la struttura proposta può far parte della progettazione di un circuito integrato. Il progetto può anche essere creato in un linguaggio di descrizione hardware; inoltre, se il progettista non fabbrica i circuiti integrati o le maschere, il progetto può essere trasmesso attraverso mezzi fisici ad altri. In ogni caso, il circuito integrato risultante può essere distribuito dal relativo produttore in forma di fetta (wafer) grezza, come piastrina nuda, o in contenitori (package). Inoltre, la struttura proposta può essere integrata con altri circuiti nella stessa piastrina, o può essere montata in prodotti intermedi (come schede madri) ed accoppiato ad una o più altre piastrine (come un processore). In ogni caso, il circuito integrato è adatto ad essere usato in sistemi complessi (come applicazioni automotive o microcontrollori).

Claims (10)

  1. RIVENDICAZIONI 1. Un circuito amplificatore (200-500) comprendente: uno stadio amplificatore avente almeno un terminale di ingresso (INa,INb) per ricevere un segnale di ingresso (Vin) ed almeno un terminale di uscita (OUTa,OUTb) per fornire un segnale di uscita (Vout) amplificato rispetto al segnale di ingresso, uno stadio di carico (215) dello stadio amplificatore, lo stadio di carico comprendendo almeno un nodo di carico (A,B) ciascuno accoppiato ad un corrispondente terminale di uscita, un blocco di controllo (135,535) per fornire un segnale di controllo (Con) in accordo con il segnale di uscita allo stadio di carico per regolare in retroazione il segnale di uscita, primi mezzi di polarizzazione (130) per fornire una prima corrente di polarizzazione (IBIASU) allo stadio amplificatore e ad ogni nodo di carico, lo stadio di carico comprendendo secondi mezzi di polarizzazione (125a,125b, 355a,355b) per fornire almeno una seconda corrente di polarizzazione (IBIASU, IBIASÌ) ad ogni nodo di carico e mezzi di regolazione (120a,120b) per fornire una corrente di regolazione (IREG) ad ogni nodo di carico in accordo con il segnale di controllo, la prima corrente di polarizzazione essendo uguale ad una combinazione dell’ almeno una seconda corrente di polarizzazione e della corrente di regolazione, caratterizzato dal fatto che lo stadio di carico comprende mezzi di separazione (240a,240b) per prelevare una corrente di separazione (ISEP) corrispondente alla prima corrente di polarizzazione da ogni nodo di carico, il circuito amplificatore ulteriormente comprendendo mezzi di buffer (250a,250b,450a,450b) per fornire una corrente di buffer (IBUFFER) corrispondente alla combinazione dell’ almeno una seconda corrente di polarizzazione e della corrente di regolazione ad ogni nodo di carico.
  2. 2. Il circuito amplificatore secondo la Rivendicazione 1, ulteriormente comprendente mezzi di rilevazione (245) per rilevare una condizione di annullamento della prima corrente di polarizzazione e per disabilitare i mezzi di separazione in risposta all’ annullamento della prima corrente di polarizzazione.
  3. 3. Il circuito amplificatore secondo la Rivendicazione 2, in cui i mezzi di rilevazione (245) comprendono, per ogni terminale di ingesso: almeno un transistore di rilevazione (345a,345b) avente un primo terminale di conduzione, un secondo terminale di conduzione ed un terminale di controllo, il terminale di controllo del transistore di rilevazione essendo connesso al corrispondente terminale di ingresso, ulteriori primi mezzi di polarizzazione (345p) per fornire al primo terminale di conduzione del transistore di rilevazione un’ulteriore prima corrente di polarizzazione (IBIASU), e mezzi di accoppiamento (345c) per accoppiare il secondo terminale di conduzione del transistore di rilevazione ai mezzi di separazione per impostare la corrente di separazione in accordo aH’ulteriore prima corrente di polarizzazione ed al corrispondente segnale di ingresso.
  4. 4. Il circuito amplificatore secondo la Rivendicazione 3, in cui i mezzi di accoppiamento comprendono un ramo di riferimento (345c) di uno specchio di corrente (345c,240a,240b) accoppiato al secondo terminale di conduzione del transistore di rilevazione per ricevere una corrente di rilevazione (Det) corrispondente all’ulteriore prima corrente di polarizzazione (IBIASU), ed in cui i mezzi di separazione comprendono almeno un ramo operativo (240a,240b) dello specchio di corrente (345c,240a,240b) ciascuno accoppiato ad un corrispondente nodo di carico.
  5. 5. Il circuito amplificatore secondo una qualsiasi delle precedenti Rivendicazioni, in cui il blocco di controllo comprende un blocco differenziale avente una prima sezione differenziale (335i) per ricevere un segnale di misura (VMIS) dipendente dal segnale di uscita, ed una seconda sezione differenziale (3352,4352) per ricevere un segnale obiettivo (VTARGET) indicativo di un valore obiettivo del segnale di misura, la prima sezione differenziale e la seconda sezione differenziale cooperando per fornire una corrente di controllo (Con) che definisce il segnale di controllo in accordo con una differenza tra il segnale di misura ed il segnale obiettivo, ed in cui il circuito amplificatore comprende un ulteriore ramo di riferimento (335ci) di un ulteriore specchio di corrente (335ci,120a,120b) accoppiato ad una tra la prima sezione differenziale e la seconda sezione differenziale per fornire la corrente di controllo, ed i mezzi di regolazione comprendono almeno un ulteriore ramo operativo (120a,120b) dell’ulteriore specchio di corrente (335ci,120a,120b) ciascuno accoppiato ad un corrispondente nodo di carico.
  6. 6. Il circuito amplificatore secondo una qualsiasi delle precedenti Rivendicazioni, in cui i mezzi di buffer comprendono almeno un transistore di buffer (250a,250b) avente un primo terminale di conduzione, un secondo terminale di conduzione ed un terminale di controllo, il secondo terminale di conduzione del transistore di buffer essendo connesso ad un rispettivo nodo di carico, il primo terminale di conduzione del transistore di buffer essendo connesso ad un terminale di alimentazione (Vdd) per ricevere una tensione di alimentazione ed il terminale di controllo del transistore di buffer essendo connesso ad un terminale di riferimento per ricevere una tensione di riferimento (VREFU)·
  7. 7. Il circuito amplificatore secondo una qualsiasi delle Rivendicazioni da 1 a 4, in cui il blocco di controllo comprende un blocco differenziale avente una prima sezione differenziale (335i) per ricevere un segnale di misura (VMIS) dipendente dal segnale di uscita, ed una seconda sezione differenziale (43 52) per ricevere un segnale obiettivo (VTARGET) indicativo di un valore obiettivo del segnale di misura, la prima sezione differenziale e la seconda sezione differenziale cooperando per fornire una corrente di controllo (Con) che definisce il segnale di controllo in accordo con una differenza tra il segnale di misura ed il segnale obiettivo, ed in cui il circuito amplificatore comprende un ulteriore ramo di riferimento (335ci) di un ulteriore specchio di corrente (335ci,120a,120b) accoppiato alla prima sezione differenziale per fornire la corrente di controllo, ed i mezzi di regolazione comprendono almeno un ulteriore ramo operativo (120a,120b) dell’ulteriore specchio di corrente (33 5ci,120a,120b) ciascuno accoppiato ad un corrispondente nodo di carico, ed in cui la seconda sezione differenziale del blocco di controllo comprende i mezzi di buffer (450a,450b), i mezzi di buffer fornendo ad ogni nodo di carico la corrente di buffer uguale alla corrente di controllo.
  8. 8. Il circuito amplificatore secondo la Rivendicazione 7, in cui i mezzi di buffer comprendono almeno un transistore di buffer (450a,450b) avente un primo terminale di conduzione accoppiato alla prima sezione differenziale per implementare insieme alla prima sezione differenziale un corrispondente stadio differenziale, un secondo terminale di conduzione connesso ad un rispettivo nodo di carico ed un terminale di controllo per ricevere il segnale obiettivo.
  9. 9. Il circuito amplificatore secondo una qualsiasi delle Rivendicazioni da 1 a 4, in cui i mezzi di buffer comprendono almeno un transistore di buffer (250a,250b) avente un primo terminale di conduzione, un secondo terminale di conduzione ed un terminale di controllo, il secondo terminale di conduzione del transistore di buffer essendo accoppiato ad un corrispondente nodo di carico, il primo terminale di conduzione del transistore di buffer essendo connesso ad un terminale di alimentazione (Vdd) per ricevere una tensione di alimentazione ed il terminale di controllo del transistore di buffer essendo connesso ad un terminale di riferimento (VREFU) per ricevere una tensione di riferimento, ed in cui i mezzi di regolazione comprendono almeno un primo transistore differenziale (520a,520b) ciascuno avente un primo terminale di conduzione connesso ad un corrispondente nodo di carico, un secondo terminale di conduzione connesso al secondo terminale di conduzione di un corrispondente transistore di buffer, ed un terminale di controllo per ricevere il segnale di controllo, e almeno un secondo transistore differenziale (358a,358b) ciascuno avente un primo terminale di conduzione connesso ad un corrispondente nodo di carico, un secondo terminale di conduzione accoppiato ad un corrispondente terminale di uscita, ed un terminale di controllo per ricevere un segnale di riferimento (Vad), la corrente di regolazione dipendendo da una differenza tra il segnale di controllo ed il segnale di riferimento, ed ogni transistore di buffer fornendo la corrente di buffer uguale alla corrente di regolazione.
  10. 10. Il circuito amplificatore secondo una qualsiasi delle Rivendicazioni da 1 a 9, in cui il circuito amplificatore ha una struttura differenziale, lo stadio amplificatore avendo un primo terminale di ingresso (INa) ed un secondo terminale di ingresso (INb) per ricevere un primo segnale di ingresso ed un secondo segnale di ingresso, rispettivamente, ed un primo terminale di uscita (OUTa) ed un secondo terminale di uscita (OUTb) per fornire un primo segnale di uscita ed un secondo segnale di uscita, rispettivamente, ciascuno avente una componente di modo comune (VMIS) ed una componente di segnale complementare, lo stadio amplificatore avendo un primo nodo di carico (A) ed un secondo nodo di carico (B) accoppiati al primo terminale di uscita ed al secondo terminale di uscita, rispettivamente, ed il blocco di controllo (135,535) fornendo il segnale di controllo (Con) in accordo con la componente di modo comune del segnale di uscita per regolare in retroazione la componente di modo comune del segnale di uscita.
IT002437A 2010-12-29 2010-12-29 Amplificatore operazionale con soppressione del latching state ITMI20102437A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT002437A ITMI20102437A1 (it) 2010-12-29 2010-12-29 Amplificatore operazionale con soppressione del latching state
EP11815445.9A EP2659587A1 (en) 2010-12-29 2011-12-29 Operational amplifier with latching state suppression
US13/977,875 US20140002195A1 (en) 2010-12-29 2011-12-29 Operational amplifier with latching state suppression
PCT/EP2011/074235 WO2012089810A1 (en) 2010-12-29 2011-12-29 Operational amplifier with latching state suppression

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT002437A ITMI20102437A1 (it) 2010-12-29 2010-12-29 Amplificatore operazionale con soppressione del latching state

Publications (1)

Publication Number Publication Date
ITMI20102437A1 true ITMI20102437A1 (it) 2012-06-30

Family

ID=43737089

Family Applications (1)

Application Number Title Priority Date Filing Date
IT002437A ITMI20102437A1 (it) 2010-12-29 2010-12-29 Amplificatore operazionale con soppressione del latching state

Country Status (4)

Country Link
US (1) US20140002195A1 (it)
EP (1) EP2659587A1 (it)
IT (1) ITMI20102437A1 (it)
WO (1) WO2012089810A1 (it)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970304B2 (en) * 2013-01-11 2015-03-03 Qualcomm Incorporated Hybrid amplifier
US9083296B2 (en) 2013-07-17 2015-07-14 Qualcomm Incorporated Folded cascode amplifier
KR102534157B1 (ko) * 2016-05-12 2023-05-19 에스케이하이닉스 주식회사 버퍼, 이를 이용하는 멀티 페이즈 클럭 생성기, 반도체 장치 및 시스템
US10594278B2 (en) 2017-09-06 2020-03-17 Samsung Electronics Co., Ltd. Pole-splitting and feedforward capacitors in common mode feedback of fully differential amplifier
US10873304B2 (en) 2017-09-06 2020-12-22 Samsung Electronics Co., Ltd. Pole-splitting and feedforward capacitors in common mode feedback of fully differential amplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265941B1 (en) * 1999-11-12 2001-07-24 Agere Systems Guardian Corp. Balanced differential amplifier having common mode feedback with kick-start
US20070188231A1 (en) * 2006-02-13 2007-08-16 Amit Kumar Gupta Multi-Path Common Mode Feedback for High Speed Multi-Stage Amplifiers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7543163B2 (en) * 2005-01-05 2009-06-02 Exar Corporation Low power method of monitoring and of responsively initiating higher powered intelligent response to detected change of condition
US7737782B1 (en) * 2009-01-16 2010-06-15 Seiko Instruments Inc. Operational amplifier circuit
KR101096198B1 (ko) * 2010-06-01 2011-12-22 주식회사 하이닉스반도체 레일-투-레일 증폭기
US8766726B2 (en) * 2012-08-10 2014-07-01 Lsi Corporation Operational amplifier with improved frequency compensation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265941B1 (en) * 1999-11-12 2001-07-24 Agere Systems Guardian Corp. Balanced differential amplifier having common mode feedback with kick-start
US20070188231A1 (en) * 2006-02-13 2007-08-16 Amit Kumar Gupta Multi-Path Common Mode Feedback for High Speed Multi-Stage Amplifiers

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GEORGE RAIKOS ET AL: "Low-voltage differential amplifier", ELECTRONICS, CIRCUITS, AND SYSTEMS, 2009. ICECS 2009. 16TH IEEE INTERNATIONAL CONFERENCE ON, IEEE, PISCATAWAY, NJ, USA, 13 December 2009 (2009-12-13), pages 136 - 139, XP031626354, ISBN: 978-1-4244-5090-9 *
GUPTA A K ET AL: "Multipath common-mode feedback scheme suitable for high-frequency two-stage amplifiers", ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 42, no. 9, 27 April 2006 (2006-04-27), pages 499 - 500, XP006026541, ISSN: 0013-5194, DOI: DOI:10.1049/EL:20060454 *

Also Published As

Publication number Publication date
EP2659587A1 (en) 2013-11-06
WO2012089810A1 (en) 2012-07-05
US20140002195A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
US20160062377A1 (en) Regulator with Low Dropout Voltage and Improved Stability
US9024602B2 (en) Regulator with low dropout voltage and improved output stage
ITMI20102437A1 (it) Amplificatore operazionale con soppressione del latching state
TWI494735B (zh) 補償模組及電壓調整器
KR101159045B1 (ko) 레귤레이티드 캐스코드 회로 및 이를 구비하는 증폭기
US20190363679A1 (en) Negative capacitance circuits including temperature-compensation biasings
TW201821925A (zh) 穩壓器
ITUB20159451A1 (it) Amplificatore differenziale con circuito di compensazione di modo comune
CN104579206B (zh) 差分放大电路及运算放大器
US8614602B2 (en) Differential amplifier
US6972623B2 (en) Differential amplifier without common mode feedback
US8310306B2 (en) Operational amplifier
US8130034B2 (en) Rail-to-rail amplifier
US20130241637A1 (en) Auto-Zeroed Amplifier with Low Input Leakage
JP6048279B2 (ja) フォールデッドカスコード増幅回路
TWI548964B (zh) 電壓翻轉式零點補償電路
US7956690B2 (en) Operational amplification circuit
US20060176107A1 (en) Amplifier, voltage stabilizing unit and method thereof
KR20150130259A (ko) 클럭 주파수 피드 포워드 제어를 이용하는 캡리스 전압 조정기
KR20230026202A (ko) 공통모드 부궤환 이득을 가지는 상보적 구조의 연산 증폭기 및 그의 구동 방법
JP2014082535A (ja) 演算増幅器
TW201740678A (zh) 放大器
TWI685192B (zh) 差動放大器
KR102557684B1 (ko) 시변 밀러 보상을 사용하는 다단계 증폭기 및 그의 동작 방법
JP4838760B2 (ja) 演算増幅器