IT8921965A1 - Circuito di protezione da sovratensioni negative per transistori pnp verticali isolati. - Google Patents

Description

DESCRIZIONE

La presente invenzione ha per oggetto circuito di protezione da sovratensioni negative per transistori PNP verticali isolati.

Come ? noto, i transistori PNP verticali isolati, grazie ai relativi vantaggi rispetto ai transistori PNP laterali (e cio? guadagno pi? alto, frequenza di taglio pi? elevata, minore ingombro), vengono preferiti a questi ultimi nelle applicazioni. Con tali transistori verticali isolati ? molto spesso utilizzato un circuito di comando a bassa caduta (configurazione a basso "drop"), come mostrato in fig. 1. Come si nota, il transistore PNP, indicato con Qp, ha l'emettitore definente il morsetto di ingresso ricevente la tensione di ingresso VIN, il collettore definente il morsetto di uscita sul quale ? presente la tensione VQUT e la base collegata al collettore di un transistore NPN, QN, il cui emettitore ? collegato a massa e la cui base ? collegata, tramite un generatore di corrente Ig, al morsetto di ingresso oppure ad un generatore di tensione di riferimento.

Questa configurazione circuitale ? utilizzata ad es. nei regolatori a bassa caduta, nei dispositivi di pilotaggio operanti come interruttori per carichi induttivi, quali rel?, ("high-side driver") o negli interruttori comandati.

In tutte queste applicazioni nasce spesso l'esigenza di poter portare l'uscita V0UT sotto massa o a una tensione pi? negativa del substrato. Tuttavia ci? comporta dei probiemi dovuti alla realizzazione fisica del transistore PNP verticale isolato. Infatti questo ? realizzato nel modo illustrato in fig. 2, nella quale con 1 si ? indicato il substrato, di tipo P, collegato alla massa, con 2 lo strato epitassiale di tipo N, con 3 l'anello di isolamento a giunzione, circondante la porzione di strato epitassiale, indicata con 2', che alloggia al suo interno il transistore PNP. In particolare all'interno di tale porzione 2* sono definiti lo strato sepolto ("buried layer") 4 di tipo N+, la regione di collettore 5 di tipo P, la regione di base 6 di tipo N (formata da un'ulteriore porzione dello strato epitassiale e dotata di una zona arricchita 7 di tipo N+ per eseguire il contatto) e la regione di emettitore 8 di tipo P. Nella figura sono indicati anche i contatti di collettore C, base B ed emettitore E, nonch? (con linea tratteggiata) le strutture parassite costituite dal diodo di substrato Ds formato tra l'isolamento 3 e la regione arricchita 9 di tipo N+ (sulla quale ? formato il contatto A), dal diodo zener Dz, formato tra la regione di collettore 5 e lo strato sepolto 4 nonch? dal diodo D formato tra lo strato sepolto 4 e il substrato 1, e quindi collegato in anti-serie con Dz.

Se il contatto A (e quindi l'anello formato dalla porzione 2' dello strato epitassiale) viene cortocircuitato con il collettore C, come accade normalmente, il diodo di substrato Ds entra in conduzione appena la tensione sul collettore C scende a circa -0,7 V rispetto alla tensione del substrato (massa).

Per risolvere tale problema, attualmente si preferisce lasciare flottante la porzione 2?, cio? con il terminale A non collegato. In questa condizione la tensione negativa che l'uscita pu? sopportate ? legata alla rottura del diodo zener pi? la caduta sul diodo D (si veda la fig. 1).

Tuttavia anche tale soluzione non ? esente da svantaggi, legati alla massima tensione che il transistore PNP verticale pu? sopportare fra emettitore e collettore. Per chiarire tale problema, si consideri ad es. un PNP verticale isolato diffuso con un processo per il quale si abbia BVCEO = 20 V, BVCB0 = 30 V, e BVDZ = 15 V. In tal caso se la tensione di ingresso VJJJ = 10 V, la tensione di uscita VOUT non pu? scendere al di sotto di -10 V, altrimenti il transistore Qp rompe per BVCEO. Inoltre mantenere acceso il transistore PNP quando il suo collettore si porta ad una tensione inferiore alla massa pu? comportare diversi problemi.

Data questa situazione, il compito alla base del presente trovato consiste nel mettere a disposizione un circuito di protezione da sovratensioni negative per transistori PNP verticali isolati, in grado di proteggere efficacemente il transistore PNP anche a tensioni di uscita inferiori rispetto a quelle ottenibili con le soluzioni note.

Nell'ambito di tale compito, scopo particolare del presente trovato consiste nel realizzare un circuito di protezione del tipo indicato nel quale eventuali elementi parassiti non pregiudichino il funzionamento del circuito stesso .

Ancora uno scopo del presente trovato consiste nel mettere a disposizione un circuito di protezione del tipo indicato che sia facilmente integrabile e occupi poco spazio.

Non ultimo scopo del presente trovato consiste nel mettere a disposizione un circuito di protezione presentante grande affidabilit? e che per la sua fabbricazione non richieda apparecchiature o procedure differenti da quelle comunemente in uso nell'industria elettronica.

Il compito indicato, gli scopi accennati, ed altri ancora che meglio appariranno in seguito vengono raggiunti da un circuito di protezione da sovratensioni negative per transistori PNP verticali isolati, come definito nelle rivendicazioni allegate.

Sostanzialmente, l'invenzione consiste in un circuito che rileva la tensione del collettore del transistore PNP e quando questa si porta ad un valore inferiore alla massa, spegne il transistore stesso mandandolo in VCEV che ? pari alla BVCB0 meno la caduta VCEsat (e cio? attiva un percorso a bassa resistivit? fra l'emettitore e la base di questo).

Tale configurazione corrisponde all'inserimento di un generatore di tensione costante che, in una forma di realizzazione preferita, ha valore pari alla caduta colletore-emettitore di un transistore in saturazione (al proposito, si veda P. Antognetti, Power Integrated Circuite. McGraw Hill 1986, pag. 2.16 e 2.17, figure 2-13, con R = 0). Dato che nel caso presente tale caduta ? molto bassa (tipicamente 100 mV per transistori NPN) e comunque molto minore della BVCBO (che, come si ? detto nell?esempio considerato ? pari a 30 V), praticamente il transistore PNP lavora in BVCBO). Di conseguenza l'escursione della sovratensione negativa viene estesa al massimo, in pratica fino alla tensione di rottura dello zener associato al transistore PNP, tale tensione essendo imposta dal processo di fabbricazione utilizzato.

Con tale soluzione, e considerando un transistore PNP verticale isolato presentante i valori sopra indicati, quando la tensione di ingresso ? di 10 V, l'uscita si pu? portare fino a -15 V, invece di -10 V, cio? in pratica fino al limite di processo dello zener Dz.

Le caratteristiche ed i vantaggi dell?invenzione appariranno maggiormente dalla descrizione di una forma di realizzazione preferita, illustrata a titolo indicativo e non limitativo negli uniti disegni, nei quali:

la fig. 1 mostra uno schema ciruitale equivalente della configurazione attualmente utilizzata includente un fransistore PNP verticale isolato, di tipo noto;

la fig. 2 mostra una sezionte trasversale attraverso una fettina di silicio integrante un transistore PNP verticale isolato di tipo noto;

la fig. 3 mostra il circuito di protezione secondo il trovato;

le figg. 4 e 5 mostrano la realizzazione fisica di due componenti del circuito di fig. 3; e

la fig. 5 mostra una variante del circuito di fig. 3. Con riferimento alla fig. 3, il circuito di protezione secondo il trovato si applica alla configurazione nota gi? mostrata in fig. 1, e comprendente il transistore Qp di tipo PNP il cui emettitore definisce il morsetto di ingresso ricevente la tensione di ingresso VIN, il cui collettore definisce il morsetto di uscita posto alla tensione di uscita VOUT e la cui base ? pilotata dal transistore QN di tipo NPN alimentato dal generatore di corrente Ig a sua volta collegato al morsetto d'ingresso o ad un generatore di potenziale di riferimento. Il circuito di protezione secondo il trovato ? stato indicato nel suo complesso con 15 e comprende sostanzialmente un sensore della tensione di uscita, un riferimento di tensione, un comparatore collegato in ingresso al riferimento di tensione e al sensore, un interruttore per il transistore NPN, comandato dal comparatore, e un circuito a bassa resistenza, anch'esso attivato dal comparatore .

In dettaglio, il sensore della tensione di uscita ? realizzato da un resistore R4, collegato con un morsetto all'uscita in modo da rilevare la tensione di uscita VOUT e con l'altro morsetto ad un ingresso del comparatore, includente qui una coppia di transistori Q2, Q3 e un diodo . I transistori Q2 e Q3 hanno le basi accoppiate e definenti un secondo ingresso del comparatore, gli emettitori pure accoppiati e collegati all'anodo del diodo , il cui catodo definisce il primo ingresso del comparatore ed ? collegato al resistore R4, come gi? indicato. I collettori di Q2 e Q3 definiscono invece le uscite del comparatore. Il riferimento di tensione ? qui formato da una coppia di resistori R1, R2, collegati in serie tra un generatore di corrente Ip (collegato inoltre al morsetto di ingresso o a un'altra tensione di riferimento) e la massa. Il punto intermedio fra questi due resistori ? collegato alla base di un transistore Q1 di tipo NPN, mentre il punto intermedio fra R2 e il generatore di corrente ? collegato al collettore di e la base dei transistori Q2 e Q3. A sua volta, ha l'emettitore collegato a massa. R1 e R2 presentano un rapporto predeterminato fra loro (nell'esempio mostrato R2 = R1/2), in modo da costituire un moltiplicatore della tensione applicata a R1 (Vbe). In pratica, sulle basi di Q2 e Q3 ? presente una tensione VB pari a 1,5?VBE = 1,05 V nell'ipotesi che la VBE sia pari a 0,7 V.

L'interruttore per il transistore QN ? qui formato dal transistore Q5, di tipo PNP e collegato a diodo, avente un primo collettore C1 e la base collegati al collettore di Q3, l'emettitore collegato al morsetto di ingresso e un secondo collettore C2 collegato alla base di un transistore Q6, di tipo NPN, avente l'emettitore collegato a massa e il collettore collegato alla base di QN. Un resistore R3 ? inoltre collegato fra la base di Q6 e la massa. Il circuito a bassa resistenza ? infine formato da un transistore di tipo PNP, anch'esso collegato a diodo, avente l'emettitore collegato al morsetto di ingresso, un primo collettore C3 e la base collegati al collettore di Q2 e un secondo collettore collegato alla base di Qp.

Il funzionamento del circuito secondo il trovato ? il seguente: durante il funzionamento nominale, con tensione di uscita positiva, e comunque finch? la tensione di uscita VOUT quindi vc) ? superiore a -0,35 V, la caduta sulla giunzione base-emettitore di Q2 e su D1 ? tale da mantenere Q2 e in stato interdetto e quindi il circuito 15 ? spento. Durante tale fase, il diodo , essendo realizzato come diodo base-collettore sopporta una tensione superiore a BVEBO pari a circa 0,7 V ed ? quindi in grado di evitare la rottura delle giunzioni base-emettitore di Q2 e Q3.

Quando la tensione di uscita VOU scende al di sotto di -0,35 V (e cio? VB - ?be,Q2 - VD1), Q2 e Q3 cominciano a condurre, cosi come Q4 e Q5. Q5 eroga corrente a Qg che quindi spegne il transistore QN di pilotaggio, mentre Q4, saturando, crea un percorso a bassa resistivit? fra l?emettitore e la base di Qp, mandandolo in BVCBO - vcEsat Inoltre anche QN, a causa del percorso a bassa resistivit? costituito da Q6 va praticamente in BVCB0 (a meno della caduta emettitore-collettore di saturazione di Qg).

La corrente che fluisce attraverso Q2 e Q3 ? controllata e pari a:

Nello schema circuitale di fig. 3 sono stati rappresentati con tratteggio anche gli elementi parassiti associati ai componenti del circuito di protezione mostrato. In particolare, al resistore R4 ? associato un diodo parassita Dp2, mentre al diodo ? associato il diodo parassita Dp1. Tuttavia tali diodi parassiti non pregiudicano il funzionamento del dispositivo di protezione secondo il trovato. Infatti (si veda la fig. 4, mostrante una sezione trasversale della porzione della fettina di silicio nella quale viene realizzato il resistore R4) quest'ultimo ? realizzato da una regione 22 di tipo P estendentisi all'interno di una porzione 2" dello strato epitassiale isolata dal resto tramite una regione 20 di tipo P estendentesi ad anello intorno alla porzione 2?. Al di sotto della regione 22 costituente il resistore ? previsto uno strato sepolto 21 di tipo N+, mentre una regione di polarizzazione 23, di tipo N+ si estende ad una estremit? della regione 22. In figura sono stati rappresentati anche i contatti sui quali sono presenti le tensioni Vc e V0UT. Come rappresentato in tratteggio in fig. 4, la regione di polarizzazione 23 e il substrato 1 (o l'anello di isolamento 20) formano il diodo parassita Dp2? Tuttavia tale diodo non pu? mai entrare in conduzione, in quanto Vc = -0,35 V (in generale, ? sufficiente che Vc > -0,7 V).

Analogamente il diodo parassita Dp1 associato al diodo D1 non viene mai attivato. Infatti (si veda la fig. 5 mostrante una sezione trasversale della porzione della fettina di silicio nella quale viene realizzato il diodo Dj e includente il substrato 1 e la porzione 2"? di strato epitassiale circondata dall'anello di isolamento 25 di tipo P) il catodo del diodo, costituito dalle regioni 26 e 27, forma con il substrato il diodo parassita Dpl, che tuttavia, dato che il catodo K di Dj ? alla tensione Vc = -0,35 V, non pu? mai entrare in conduzione. In figura la regione 28 di tipo P costitusce l'anodo di (posto alla tensione Vp).

In fig. 6 ? mostrata una variante del circuito di fig. 3, in quanto la parte di generazione del riferimento di tensione ? stata sostituita da un generico generatore di tensione mentre le altre parti del circuito rimangono invariate. Con questa soluzione ? possibile spegnere il transistore Qp ad una tensione di collettore V0UT qualunque (purch? superiore a -0,35 V) scegliendo opportunamente il valore della tensione VR. Infatti non appena si verifica la condizione

il circuito di protezione 15' interviene spegnendo il transistore Qp e mandandolo praticamente in BVCBO, analogamente a quanto descritto per la fig. 3.

Il circuito secondo il trovato non consente solo di estendere al massimo l'escursione della sovratensione negativa sull?uscita, come spiegato, ma ha funzionamento affidabile, ? facilmente integrabile ed occupa poco spazio, essendo composto da transistori di area minima.

Il trovato cos? concepito ? suscettibile di numerose modifiche e varianti, tutte rientranti nell'ambito del concetto inventivo.

Inoltre tutti i dettagli potranno essere sostituiti da altri tecnicamente equivalenti.

Claims (1)

1. RIVENDICAZIONI 1. Circuito di protezione da sovratensioni negative per un transistore PNP verticale isolato, avente terminali di emettitore e collettore definenti un morsetto di ingresso e un morsetto di uscita generante una tensione di uscita ed un terminale di base ricevente un segnale di pilotaggio, caratterizzato dal fatto di comprendere un sensore della tensione di uscita collegato a detto morsetto di uscita, una linea posta ad una tensione di riferimento, mezzi comparatori definenti un primo ingresso collegato a detta linea, un secondo ingresso collegato a detto sensore e un'uscita generante un segnale di attivazione quando la tensione di uscita diventa inferiore a detta tensione di riferimento, mezzi ad interruttore controllati da detti mezzi comparatori ed atti a spegnere detto transistore PNP verticale isolato alla ricezione di detto segnale di attivazione ed un circuito a bassa resistenza, collegato fra i terminali di emettitore e di base di detto transistore PNP verticale isolato ed attivato da detto segnale di attivazione, in modo atto a portare detto transistore PNP verticale isolato sostanzialmente in BVCBO-2. Circuito secondo la rivendicazione 1, caratterizzato dal fatto che detti mezzi sensori comprendono un resistore. 3. Circuito secondo le rivendicazioni l e 2, caratterizzato dal fatto che detti mezzi comparatori comprendono una coppia di transistori aventi terminali di base accoppiati reciprocamente e collegati a detta linea a tensione di riferimento, terminali di emettitore accoppiati reciprocamente e collegati a detto sensore, e terminali di collettore definenti detta uscita dei mezzi comparatori. 4. Circuito secondo la rivendicazione 3, caratterizzato dal fatto che detti terminali di emettitore di detta coppia di transistori sono collegati a detto sensore tramite un diodo. 5. Circuito secondo le rivendicazioni precedenti, caratterizzato dal fatto che detta coppia di transistori ? di tipo NPN e detti emettitori sono collegati all'anodo di detto diodo. 6. Circuito secondo le rivendicazioni precedenti, caratterizzato dal fatto che detto diodo ? realizzato come diodo base-collettore. 7. Circuito secondo una o pi? delle rivendicazione precedenti, caratterizzato dal fatto che detti mezzi ad interruttore comprendono un terzo transistore di tipo PNP collegato a diodo, avente un primo terminale di collettore e il terminale di base collegati al terminale di collettore di un primo di detta coppia di transistori, il terminale di emettitore collegato a detto morsetto di ingresso e un secondo terminale di collettore collegato al terminale di base di un quarto transistore di tipo NPN avente il terminaie di collettore collegato al terminale di base di un transitore NPN di pilotaggio pilotante detto terminale di base di di detto transistore PNP verticale isolato, detto quarto transistore avendo il terminale di emettitore collegato a massa. 8. Circuito secondo una o pi? delle rivendicazioni precedenti, caratterizzato dal fatto che detto circuito a bassa resistenza comprende un quinto transistore di tipo NPN collegato a diodo, avente un primo terminale di collettore e il terminale di base collegati al terminale di collettore di un secondo di detta coppia di transistori, il terminale di emettitore collegato a detto morsetto di ingresso e un secondo terminale di collettore collegato al terminale di base di detto transistore PNP verticale isolato. 9. Circuito secondo una o pi? delle rivedicazioni precedenti, caratterizzato dal fatto che detta linea a tensione di riferimento ? collegata ad un circuito generatore di tensione includente un sesto transistore, avente il terminale di collettore collegato a detta linea a tensione di riferimento, il terminale di emettitore collegato a massa ed il terminale di base collegato ad un punto intermedio di una coppia di resistori collegati rispettivamente in serie fra detta linea a tensione di riferimento e la massa, un generatore di corrente alimentando detto circuito generatore di tensione. 10. Circuito di protezione da sovratensioni negative per un transistore PNP isolato, caratterizzato dal fatto di comprendere una o pi? delle caratteristiche descritte e/o illustrate.