IT8021865A1 - Circuito di controllo automatico della frequenza e della fase dell'oscilllatore orizzontale di un ricevitore televisivo utilizzante un rivelatore di fase pilotato ad una frequenza doppia di quella orizzontale - Google Patents

Description

Descrizione dell'invenzione avente per titolo:

"CIRCUITO DI CONTROLLO AUTOMATICO DELLA FREQUENZA E DELLA FASE DELL'OSCILLATORE ORIZZONTALE DI UN RICEVITORE TELEVISIVO UTILIZZANTE UN RIVELATORE DI FASE PILOTATO AD UNA FREQUENZA DOPPIA DI QUELLA ORIZZONTALE"

La presente invenzione si riferisce ad un circuito di controllo automatico della frequenza e della fase dell'oscillatore orizzontale di un ricevitore televisivo utilizzante un rivelatore di fase pilotato ad una frequenza doppia di quella orizzontale. Un anello di controllo automatico della frequenza e della fase (CAFF ) per un oscillatore orizzontale di un ricevitore televisivo, adatto per l'impiego con segnali di sincronizzazione soggetti ad instabilit? di tempificazione, include un filtro a costante di tempo, di tipo commutabile, accoppiato fra l'uscita del rivelatore di fase dell'anello e l'ingresso dell'oscillatore orizzontale. Opportuni mezzi di tempificazione, accoppiati all'uscita dell'oscillatore orizzontale, forniscono segnali di tempificazione a mezzi di selezione accoppiati ad un terminale di ingresso di controllo della costante di tempo del filtro, allo scopo di selezionare un primo valore prefissato della costante di tempo per il filtro, in risposta ad un primo segnale di tempificazione, in un istante che si verifica entro un periodo della frequenza di riga orizzontale di una pluralit? di successivi segnali di sincronizzazione ricorrenti alla frequenza orizzontale, per selezionare un secondo valore prefissato della costante di tempo per il filtro, in risposta ad un secondo segnale di tempif icazione, in un istante che si verifica successivamente alla pluralit? precedentemente indicata di successivi segnali di sincronizzazione ricorrenti alla frequenza orizzontale e prima del termine dell'intervallo di soppressione verticale.

DESCRIZIONE DELL'INVENZIONE

La presente invenzione si riferisce ad un anello di controllo automatico della frequenza e della fase (CAFF ) per un oscillatore orizzontale di un ricevitore televisivo, nel quale il guadagno dell'anello viene periodicamente incrementato durante il ciclo di deflessione verticale, allo scopo di compensare errori che si verificano appena prima, o durante l'intervallo di cancellazione o soppressione verticale .

Visualizzazioni televisive vengono generate per mezzo della scansione ripetitiva di un fascio elettronico sulla superficie di uno schermo di visualizzazione di un tubo per la riproduzione delle immagini, in modo tale da formare un'area illuminata, del tipo a trama. L'intensit? del fascio elettronico del tubo di riproduzione delle immagini viene modulata dai segnali video, in modo tale da formare immagini sullo schermo rappresentative dell'immagine che deve venire visualizzata. I classici ricevitori televisivi provvedono ad una scansione orizzontale ad elevata velocit?, congiuntamente ad una scansione verticale ad una velocit? relativamente bassa.

La scansione in direzione verticale e in direzione orizzontale, viene sincronizzata per mezzo di segnali di sincronizzazione inclusi in un segnale video composito con il segnale video che deve venire visualizzato. I segnali di sincronizzazione vengono estratti dal segnale video composito mentre questi segnali di sincronizzazione in tal modo estratti, o separati, vengono utilizzati per sincronizzare l'apparato di scansione in direzione verticale e in direzione orizzontale, rispettivamente.

Un circuito separatore dei sincronismi, utilizzato per separare il segnale di sincronizzazione orizzontale dal segnale video composito, include un circuito di differenziarione ed un circuito di soglia. Il circuito di differenziazione accoppia selettivamente i segnali in corrispondenza e al di sopra della frequenza di sincronizzazione orizzontale, al circuito di soglia. Il circuito di soglia risponde

alle porzioni dei segnali di sincronizzazione di frequenza elevata e di ampiezza superiore del segnale video composito, in modo tale da produrre una sequenza di impulsi di sincronizzazione.

I segnali di sincronizzazione verticale, contenuti nel segnale video composito, sono rappresentati da impulsi di elevata ampiezza presentanti componenti di bassa frequenza. Il segnale vero e proprio di sincronizzazione verticale, presenta una durata corrispondente a tre righe, o linee orizzontali. Per mantenere il flusso delle informazioni di sincronizzazione orizzontale durante l'intervallo di sincronizzazione , verticale, gli impulsi di sincronizzazione verticale includono tratti seghettati per mezzo dei quali ? possibile sincronizzare l'oscillatore orizzontale. Nel sistema televisivo NTSC, la scansione, o esplorazione verticale di una immagine viene ottenuta durante due intervalli successivi di campo, le quali linee di scansione orizzontale risultano interallacciate . L'interlacciatura richiede che la frequenza dell'oscillatore orizzontale venga mantenuta in accordo con una esatta relazione nei confronti della frequenza verticale. Per favorire il mantenimento dell'esatta tempificazione nell'estrazione degli impulsi di sincronizzazione verticale da parte del separatore dei sincronismi verticali, opportuni impulsi di equalizzazione vengono previsti nel segnale video composito durante un periodo di tre righe orizzontali che prevedono e seguono gli intervalli di sincronizzazione verticale. Gli impulsi di equalizzazione ricorrono ad una frequenza pari al doppio della frequenza degli impulsi di sincronizzazione orizzontale. Anche i tratti seghettati, durante l'intervallo degli impulsi di sincronizzazione verticale ricorrono ad una frequenza pari al doppio di quella degli impulsi di sincronizzazione orizzontale.

Nei sistemi televisivi nei quali i segnali video compositi vengono modulati su di una portante e trasmessi, parecchi dei ricevitori televisivi si trovano in aree distanti dalla stazione di trasmissione, vale a dire in aree nelle quali ? probabile la ricezione di segnali di debole intensit?. A causa della presenza dell'inevitabile rumore termico, e anche a causa della presenza delle varie forme di segnali interferenti che possono verificarsi nelle vicinanze del ricevitore, ? probabile che il segnale video composito ricevuto e i segnali di sincronizzazione derivati dallo stesso, si mescolino al rumore elettrico. Questo rumore elettrico si manifesta sotto forma di variazioni casuali dell'ampiezza desiderata dei segnali e lo stesso pu? disturbare notevolmente il funzionamento del dispositivo di visualizzazione. Comunemente, una sincronizzazione viziata da rumore provoca instabilit? verticali ed orizzontali, nei casi pi? estremi, pu? comportare un "rotolamento" o una "lacerazione" dell'immagine visualizzata sullo schermo del tubo di riproduzione delle immagini.

Come trasmessi, gli impulsi dei segnali di sincronizzazione ricorrono ad una frequenza che risulta accuratamente controllata ed estremamente stabile.

Poich? la presenza del rumore oscura i segnali di sincronizzazione in modo casuale, si opera ora comunemente, in modo tale da ottenere la sincronizzazione del circuito di deflessione orizzontale con il segnale impulsivo di sincronizzazione orizzontale, per mezzo dell'impiego di un oscillatore la cui frequenza libera ? prossima alla frequenza di scansione orizzontale, la cui frequenza e fase esatte vengono controllate in modo indiretto, per mezzo di un anello ad aggancio di fase PL (phase-lock loop) in modo tale ottenere la frequenza e la fase volute dei segnali di sincronizzazione. Pertanto, quando un qualsiasi impulso di sincronizzazione viene oscurato dal rumore, la frequenza dell'oscillatore rimane sostanzialmente invariata mentre i circuiti di deflessione continuano a ricevere gli impulsi .regolari di controllo della deflessione. Le variazioni casuali o statistiche nel tempo apparente di arrivo dei segnali di sincronizzazione vengono mediate dal filtro dell'anello PLL e, pertanto, gli impulsi di controllo della deflessione rimangono in stretto sincronismo con i segnali video.

Foich? l'anello ad aggancio di fase PLL rappresenta un sistema di retroazione, si verifica un indesiderabile errore residuo di fase fra il segnale dell'oscillatore e il segnale di sincronizzazione. Deve essere rilevato che ? desiderabile l'ottenimento di un elevato guadagno dell'anello per minimizzare l'errore precedentemente definito, ma tuttavia, deve essere rilevato che a causa di imperfezioni nei componenti dell'anello, l'anello stesso diventa pi? sensibile alla presenza del rumore a carattere di disturbo. Questo pu? essere annullato riducendo la larghezza di banda, ad anello chiuso, del circuito PLL ma questo, ovviamente, pu? ridurre, in modo indesiderabile, il tempo di risposta ai transitori. Pertanto, viene spesso richiesta una scelta di compromesso fra il guadagno dell'anello e la larghezza di banda.

Con l'avvento dei circuiti integrati per l'elaborazione di segnali di piccola potenza in dispositivi televisivi, ? divenuto conveniente, in un anello PLL, confrontare i segnali di sincronizzazione orizzontali, derivati dal separatore dei sincronismi, con un'onda quadra prodotta dall'oscillatore orizzontale controllato anzich? con segnale a denti di sega. Durante l'intervallo degli impulsi di sincronizzazione il rivelatore di fase dell'anello PLL comanda una prima sorgente di corrente la quale carica un condensatore ad immagazzinamento di cariche, secondo una . prima polarit?, quando la tensione in uscita, ad onda quadra, derivata dall'oscillatore, presenta un livello elevato, mentre lo stesso determina la diseccitazione della prima sorgente di corrente e l'eccitazione di una seconda sorgente di corrente presentante una polarit? tale da determinare la scarica del condensatore quando l'uscita del condensatore presenta un basso livello.

Pertanto, quando il tempo di transizione dell'uscita ad onda quadra derivata dall'oscillatore, risulta centrato sull'impulso di sincronizzazione, le correnti di carica e di scarica risultano uguali, mentre non si verificher? alcuna variazione della tensione netta ai capi del condensatore. Questo consente di mantenere costante la frequenza dell'oscillatore .

Con il tipo descritto di rivelatore di fase, il guadagno del rivelatore di fase e di conseguenza, il guadagno dell'anello del circuito PLL, possono diminuire durante gli intervalli degli impulsi di equalizzazione e di sincronizzazione. Questa diminuzione nel guadagno dell'anello PLL pu? essere svantaggiosa quando viene richiesta una elevata velocit? di variazione della frequenza o della fase dell'oscillatore orizzontale, durante l'intervallo di soppressione verticale. Questo pu? verificarsi ad esempio, quando il ricevitore televisivo deve venire utilizzato per la visualizzazione di informazioni che sono state registrate su di un videoregistratore a nastro per impieghi domestici. Questi registratori a nastro presentano spesso varie testine di riproduzione, ognuna delle quali opera una esplorazione meccanica attraverso il nastro.

In uno schema comune vengono utilizzate due testine le quali esplorano alternativamente il nastro,

per una durata uguale a quella di un campo verticale. Per evitare la perdita delle informazioni oppure interruzioni nelle informazioni visualizzate, l'esplorazione del campo successivo viene iniziata, dalla seconda testina, sostanzialmente in modo contemporaneo al termine della scansione operata dalla prima testina. Tuttavia, leggere differenze nella tensione del nastro o nelle dimensioni del sistema meccanico di trasporto del nastro agente sul nastro, per la riproduzione, nei confronti delle tensioni e delle dimensioni che si riscontrano all?atto della registrazione del nastro, possono comportare differenze nel tempo intercorrente fra impulsi di sincronizzazione orizzontale successivi, nelle informazioni registrate, nei confronti della riproduzione in particolare durante le commutazioni fra le testine. Questo si traduce in una discontinuit? o in una variazione a gradino nella fase degli impulsi di sincronizzazione orizzontale disponibili per sincronizzare l'oscillatore orizzontale, tale gradino verificandosi, normalmente, cinque linee orizzontali prima del termine di un intervallo di scansione verticale e dell'inizio dell'intervallo di soppressione, o di cancellazione verticale. E' necessaria l'adozione di un'elevata velocit? di variazione dell'oscillatore durante l'intervallo di soppressione verticale in modo tale da conformare la fase dell'oscillatore orizzontale con la fase dei segnali di sincronizzazione dopo la variazione del gradino. Questa condizione di conformit? deve venire completata prima dell'inizio della scansione del campo immediatamente successivo.

Dal brevetto statunitense No. 3.846.584, rilasciato il 5 Novembre 1974 ? noto un sistema consistente nel disinserire il filtro dell'anello del circuito PLL per un intervallo che segue immediatamente la presenza del segnale di sincronizzazione orizzontale ma, tuttavia, deve essere rilevato che una diminuzione nel guadagno dell'anello PLL durante gli intervalli degli impulsi di equalizzazione e di sincronizzazione orizzontale, come pu? verificarsi per effetto della presenza di impulsi di equalizzazione o di tratti seghettati, pu? impedire una rapida variazione dell'oscillatore orizzontale e, di conseguenza, pu? impedire l'accomodamento di questa variazione a gradino. Questo pu? comportare, in corrispondenza della parte superiore della trama una apparente piegatura o una apparente "lacerazione", delle linee verticali nell'immagine visualizzata. .

Anche quando i segnali di sincronizzazione associati al segnale video che deve venire visualizzato, non presentano una variazione a gradino nella fase, la diminuzione nel guadagno dell'anello PLL, durante gli intervalli degli impulsi di equalizzazione e di sincronizzazione verticale pu? risultare svantaggiosa. Questo pu? verificarsi, ad esempio, in quei casi nei quali la prima e la seconda sorgente di corrente, di tipo comandato, presenti nel rivelatore di fase precedentemente indicato, presentano ampiezze disuguali. Le correnti disuguali di carica e di scarica si traducono in una progressiva variazione nel segnale di controllo dell'oscillatore orizzontale e possono comportare il pilotaggio dell'oscillatore ad una frequenza non corrispondente a quella richiesta, durante gli intervalli di equalizzazione e di sincronizzazione verticale nei quali il guadagno dell'anello PLL presenta un basso valore. Se il guadagno dell'anello viene aumentato, durante questo intervallo di tempo, secondo quanto suggerito nel brevetto statunitense precedentemente indicato, l'oscillatore pu? derivare come frequenza, in modo molto rapido e pu? quindi rimanere un tempo insufficiente per la correzione, prima dell'inizio dell'intervallo di scansione immediatamente successivo, con conseguente presenza di una condizione di piegatura o di "lacerazione" delle righe verticali nell'immagine visualizzata.

In accordo con una versione preferita della invenzione, un anello di controllo automatico della frequenza e della fase (CAFF ) per un oscillatore orizzontale di un ricevitore televisivo, adatto per l'impiego con segnali di sincronizzazione soggetti ad instabilit? di tempificazione , include un filtro a costante di tempo commutabile, accoppiato fra l'uscita del rivelatore di fase dell'anello e l'ingresso dell'oscillatore orizzontale. Opportuni mezzi di tempificazione accoppiati all'uscita dell'oscillatore orizzontale, forniscono segnali di tempificazione a mezzi di selezione accoppiati ad un terminale di ingresso di controllo della costante di tempo del filtro, per selezionare un primo valore prestabilito della costante di tempo per il filtro, in risposta ad un primo segnale di tempificazione, in un tempo che si riscontra entro un periodo della frequenza di riga orizzontale di una pluralit? di successivi segnali di sincronizzazione ricorrenti alla frequenza orizzontale e per selezionare un secondo valore prestabilito della costante di tempo per il filtro, in risposta ad un secondo segnale di tempificazione, in un tempo che si riscontra successivamente alla pluralit? precedentemente indicata di segnali successivi di sincronizzazione ricorrenti alla frequenza orizzontale e prima del termine dell'intervallo di soppressione verticale.

La presente invenzione risulter? pi? evidente dall'analisi della seguente descrizione dettagliata la quale deve essere considerata in unione ai disegni allegati, nei quali:

la figura 1 illustra, in forma diagrammatica e schematica a blocchi, un ricevitore televisivo includente un anello per il controllo automatico della frequenza e della fase (CAFF ) costruito in accordo con la tecnologia anteriore;

la figura 2, e la figura 3, considerata costituita dalle figure 3a - 3d, illustrano diagrammi rappresentativi dell'ampiezza, in funzione del tempo di determinate tensioni e correnti, illustranti il principio di funzionamento del complesso schemtizzato nella figura 1;

la figura 4 rappresenta un diagramma a blocchi di un ricevitore televisivo incorporante i principi caratteristici dell'invenzione; e

la figura 5, considerata costituita dalle figure 5a - 5i, illustra un diagramma temporale rappresentativo dell'andamento dell'ampiezza, in funzione del tempo, di determinate grandezze, in modo tale da illustrare il principio di funzionamento

del complesso schematizzato nella figura 4.

In conformit? a quanto rappresentato nella figura 1, un ricevitore televisivo include un'antenna 6, utilizzata per la ricezione dei segnali televisivi che vengono trasmessi. L'antenna 6 ? accoppiata ad un blocco comprendente un sintonizzatore, un amplificatore a frequenza intermedia e un rivelatore video, contraddistinto genericamente dal numero di riferimento 8, in modo tale da consentire la produzione

di un segnale video composito che viene alimentato, per mezzo di un conduttore 0, ad un circuito di elaborazione dei segnali ad audio frequenza, rappresentato da un blocco 10 dal quale viene ricavato un segnale che viene alimentato ad un altoparlante 12, detto segnale composito venendo pure alimentato ai circuiti di elaborazione dei segnali di luminanza e di crominanza, rappresentati dal blocco 14 ed anche ad un circuito separatore dei segnali di sincronizzazione rappresentato da un blocco 16. Le informazioni di luminanza e di crominanza, generate dai circuiti di elaborazione 14, vengono alimentate ad un cinescopio 20 per mezzo di appropriati circuiti pilota di luminanza e di crominanza rappresentati dal blocco 18.

Il circuito separatore dei segnali di sincronizzazione 16 separa i segnali di sincronizzazione verticale dal segnale video composito ed alimenta gli stessi, per mezzo di un conduttore V ad un circuito di deflessione verticale rappresentato dal blocco 22. Il circuito di deflessione 22 produce i segnali pilota di corrente, a denti di sega, ad andamento ricorrente, i quali vengono applicati, in sincronismo con il segnale di sincronizzazione verticale, agli avvolgimenti di deflessione verticale 24 associati al cinescopio 20.

Il separatore dei segnali di sincronizzazione 16 separa pure i segnali di sincronizzazione orizzontale dal segnale video composito ed applica gli stessi, per mezzo di un conduttore A, ad un rivelatore di fase contraddistinto gen?ricamente dal numero di riferimento 30. Il rivelatore di fase 30 include una prima porta logica AND 32 ed una seconda porta logica AND 34 ognuna delle quali presenta un proprio ingresso collegato al conduttore A. Un filtro 50 dell'anello include un condensatore filtrante 52, il quale presenta un proprio terminale collegato alla massa circuitale, detto condensatore ricevendo la corrente di carica dalla sorgente di tensione di alimentazione B+ attraverso una sorgente di corrente 42, di tipo comandato. Una seconda sorgente di corrente 44, di tipo comandato, ? collegata in parallelo al condensatore 42, in modo tale da provocare la scarica di questo condensatore. La sorgente di corrente 42, di tipo comandato, viene controllata dall'uscita della porta logica AND 32, attraverso il conduttore C mentre la sorgente di corrente 44, di tipo comandato viene controllata dall'uscita della porta logica AND 34, attraverso il conduttore D. La tensione ai capi del condensatore 52 rappresenta l'uscita filtrata del comparatore di fase 30. Questa uscita viene alimentata ad un oscillatore orizzontale controllabile in frequenza (VCO), rappresentata schematicamente dal blocco 60. L'oscillatore 60 produce segnali di uscita che vengono alimentati all'ingresso di un circuito di deflessione orizzontale 62. Il circuito di deflessione orizzontale 62 produce la corrente di deflessione orizzontale, sotto il controllo dell'oscillatore 60. La corrente di deflessione viene alimentata agli avvolgimenti di deflessione orizzontale, indicati in 64, associati al cinescopio 20. Il circuito di deflessione orizzontale 62 pilota pure un generatore ad alta tensione, indicato dal blocco 66, il quale produce una tensione continua di accelerazione finale utilizzata per eccitare il cinescopio 20.

L'uscita derivata dall'oscillatore orizzontale 60 viene pure alimentata, per mezzo di un conduttore B, ad un secondo ingresso della porta logica AND 34 e, per mezzo di un invertitore 36, ad un secondo ingresso della porta logica AND 32.

Nel funzionamento, il sintonizzatore schematizzato nella figura 1, seleziona un segnale di.portante, miscela lo stesso con un segnale generato da un oscillatore locale allo scopo di ottenere un segnale a frequenza intermedia, che viene opportunamente amplificato e rivelato allo scopo di produrre un segnale video composito rappresentativo delle informazioni presenti nel segnale selezionato che ? stato trasmesso. Le porzioni di crominanza e di luminanza del segnale video composito vengono alimentate agli elementi di controllo del cinescopio, per mezzo dei circuiti di elaborazione 14 e dei circuiti pilota 18, come precedentemente indicato, mentre i segnali di sincronizzazione verticale, separati dal circuito separatore 16, controllano la deflessione verticale. Nella figura 2 ? stato riportato un diagramma illustrante l'andamento dell'ampiezza del segnale video composito in funzione del tempo, presente sul conduttore 0, in prossimit? dell'intervallo di soppressione verticale. L'intervallo di soppressione, o di cancellazione verticale, si estende dall'istante TO , in corrispondenza del quale inizia l'intervallo di cancellazione verticale, all'istante T8, tale intervallo presentando una durata, pari, approssimativamente a quella di 19 righe orizzontali. L'intervallo di scansione o di esplorazione verticale che precede l'istante TO e che si estende dall'istante T8 al successivo istante TO, contiene le informazioni video ed i segnali di sincronizzazione orizzontale. 1 segnali di sincronizzazione orizzontale rappresentati, ad esempio, dagli impulsi 220, 221, sono separati da intervalli rappresentati, ad esempio, dall'intervallo 230 contenente le informazioni video con una ampiezza inferiore a quella degli impulsi di sincronizzazione .

Le informazioni di sincronizzazione verticale nel segnale video composito rappresentato nella figura 2, si verificano nell'intervallo fra l'istante T2 e l'istante T4 dell?intervallo di cancellazione verticale. Durante gli intervalli T2-T4, sei impulsi di notevole larghezza, in senso relativo, separati da cinque "vuoti", o spazi di separazione fra gli impulsi consentono alla porzione ad integratore RC, non rappresentata, del separatore dei segnali di sincronizzazione, di caricarsi sino ad un livello di soglia.

A causa della differenza di mezza riga orizzontale nel tempo di avviamento di ogni campo verticale successivo, gli impulsi di sincronizzazione orizzontale, rappresentati dagli impulsi 220, 221, se convogliati nell'intervallo T0-T2, potrebbero provocare l'assunzione, da parte dell'integratore RC, di cariche leggermente differenti nei campi successivi, nell'istante T2 in corrispondenza del quale inizia l'intervallo di sincronizzazione. Questo potrebbe provocare variazioni ricorrenti nell'eccitazione del dispositivo di soglia, del separatore dei segnali di sincronizzazione e potrebbe comportare una interlacciatura errata. Per evitare questo problema il segnale video composito, nell'intervallo T0-T2, include gli impulsi di equalizzazione rappresentati, ad esempio, dagli impulsi 240 che ricorrono ad una frequenza pari al doppio della frequenza orizzontale. Pertanto, non si verificher? alcuna differenza nello intervallo T0-T2 che precede l'intervallo di sincronizzazione verticale, fra un campo pari ed un campo dispari e la carica sull'integratore RC, nello istante T2 tende a rimanere costante.

Nel funzionamento, durante l'intervallo di scansione verticale, il circuito separatore dei segnali di sincronizzazione 16 produce, sul conduttore A i segnali impulsivi di sincronizzazione illustrati con linea continua nella figura 3a. L'impulso 300 presenta una durata, dall'istante TO all'istante T2 che coincide sostanzialmente con la durata di un impulso orizzontale 220 rappresentato nella figura 2. L'anello ad aggancio di fase PLL risponde agli impulsi e l'oscillatore 60 produce, in corrispondenza della propria uscita, un segnale ricorrente ad onda quadra indicato in 310 nella figura 3b, detto segnale ad onda quadra presentando una transizione centrata in corrispondenza di un istante TI fra gli istanti TO e T2, rispettivamente. Le porte logiche AND 32 e 34 vengono abilitate in modo tale da rispondere ai segnali alimentati ai loro secondi ingressi quando sul conduttore A viene prodotto un impulso di sincronizzazione rappresentato, ad esempio, dall'impulso 30 schematizzato nella figura 3a. Pertanto, le porte logiche 32 e 34 vengono abilitate, per la conduzione, nell'intervallo di tempo compreso fra l'istante TO e l'istante T2. Nell'intervallo T0-T1, quando il segnale ad onda quadra 310 presenta un basso livello, l'invertitore 36 applica un segnale di livello elevato al secondo ingresso della porta logica 32 in modo tale da produrre, in corrispondenza del terminale di uscita di questa porta logica.

32, un impulso di comando per la sorgente di corrente, illustrato in 320 nella figura 3c. La sorgente di corrente 42 risponde con un impulso di corrente che carica il condensatore 52, detto impulso di corrente potendo pure essere illustrato dall'impulso 320 pre.--cedentemente definito. Nell'intervallo di tempo

T1?T2, l'impulso di sincronizzazione 300 e il segnale ad onda quadra 310 sono entrambi di livello elevato, in modo tale da abilitare la porta logica 34 alla produzione di un impulso di comando rappresentato in 330 nella figura 3d. Quando il segnale ad onda quadra 310 presenta un livello elevato, l'invertitore 36 pilota un ingresso della porta logica 32 in modo tale che la stessa possa generare un segnale di basso livello, mentre termina l'impulso di comando 320 prodotto dalla porta logica AND 32. Pertanto, nell'intervallo di tempo TI-T2, la sorgente di corrente di carica 42 non conduce mentre conduce la sorgente di scarica 44. Finch? l'istante TI, in corrispondenza del quale si verifica la transizione del segnale ad onda quadra 31 , rimane centrato nell?intervallo T0-T2 , gli impulsi di comando 320 e 330 presenteranno una durata uguale e le porte logiche AND 32 e 34 condurranno alternativamente. Se le sorgenti di corrente 42 e 44 presentano una ampiezza uguale, si otterr? una variazione netta pari a zero nella carica presente sul condensatore 52.

Se, in conformit? a quanto illustrato, nello intervallo di tempo T6-T9, la fase del segnale in uscita dall'oscillatore, indicato in 310 e rappresentato da un?onda quadra, subisce una deviazione, la transizione dell'onda quadra si verifica in corrispondenza dell'istante T7 il quale non risulta centrato, in T8, nell'intervallo T6-T9. Questo si traduce nella formazione di impulsi di corrente di carica 320 e nella formazione dell'impulso di corrente di scarica 330 presentanti durate differenti, con conseguente formazione di una variazione netta nella tensione del condensatore e, pertanto, la frequenza e la fase dell'oscillatore orizzontale 60 vengono alterate in un modo a retroazione, in maniera tale da mantenere la transizione centrata sull'impulso di sincronizzazione .

Durante gli intervalli T0-T6 degli impulsi di sincronizzazione verticale e di equalizzazione, secondo quanto rappresentato nella figura 2, gli impulsi di equalizzazione, ad alta frequenza e di elevata ampiezza, e le pause fra gli impulsi di sincronizzazione, che si riscontrano ad una frequenza pari al doppio della frequenza orizzontale, provocano una risposta a frequenza doppia del separatore dei segnali di sincronizzazione 16. Pertanto, oltre agli impulsi 300 e 304 schematizzati nella figura 3a, vengono prodotti, sul conduttore A, ulteriori impulsi intermedi rappresentati dall'impulso 302, pure indicato nella figura 3a. L'effetto di un impulso supplementare 302 nell'intervallo T3 - T5 ? quello di abilitare alla conduzione le porte logiche AND 32 e 34. Il segnale ad onda quadra 310 pu? comportare una transizione in questo intervallo, secondo quanto rappresentato nella figura 3b. Nell'intervallo T3-T4, l'impulso 302 e l'onda quadra 310 abilitano la sorgente di corrente di scarica 44 per la produzione di una ulteriore corrente di scarica, secondo quanto indicato in 332 mentre nell'intervallo T4-T5 viene prodotto un impulso di comando del tipo indicato in 322, il quale abilita la sorgente di corrente di carica 42. Il risultato di questa risposta supplementare durante gli intervalli degli impulsi di sincronizzazione verticale e di equalizzazione ? quello di rendere il rivelatore di fase relativamente insensibile alle variazioni di fase.

Come precedentemente indicato, la mancanza di risposta alle variazioni di fase, corrisponde ad una condizione di basso guadagno del rivelatore di fase e questo risulta particolarmente svantaggioso quando l'anello ad aggancio di fase PLL deve essere fatto funzionare con segnali video prodotti da un videoregistratore, a nastro nel quale l'oscillatore deve variare ad una frequenza di valore elevato in corrispondenza di un certo tempo in prossimit? dello intervallo di soppressione verticale. Inoltre,

il basso guadagno dell'anello ad aggancio di fase PLL pu? consentire, all'oscillatore di deviare dalla fase corretta anche quando non si verifica una variazione a gradini nella fase del segnale di ingresso. Questo pu? verificarsi, ad esempio, se le sorgenti di correnti 42 e 44 non risultano perfettamente adattate come ampiezza. Si verificher? uno squilibrio netto nella corrente la quale varier? la carica sul condensatore 52 comportando una variazione dell'oscillatore mentre l'anello ad aggancio di fase PLL pu? presentare un guadagno insufficiente a determinare una correzione significativa dell'errore.

Nella figura 4, i vari elementi che corrispondono con quelli rappresentati nella figura 1, sono stati contraddistinti dagli stessi numeri di rifer?mento. Nella figura 4, il rivelatore di fase 30 ? collegato, per mezzo di un resistore 431, ad un filtro 50 dell'anello, includente un condensatore 450 ed includente pure la combinazione serie di un condensatore 452 e di un resistore 454 accoppiata in parallelo al condensatore 450. Il resistore 431 rappresenta l'impedenza di uscita del rivelatore di fase 30. L'uscita filtrata derivata dal filtro 50 dell'anello ad aggancio di fase, viene alimentata ad un oscillatore controllabile, contraddistinto genericamente dal numero di riferimento 460, tale oscillatore includendo un oscillatore controllato in tensione (VC0 ) 462 il quale produce segnali ad una frequenza pari al doppio della frequenza orizzontale, vale a dire una frequenza pari a (2fH ). Il segnale presentante la frequenza 2fH, derivato dalla uscita dell'oscillatore controllato in tensione VC0 462 viene alimentato ad un circuito divisore per due 464, in modo tale da produrre segnali alla frequenza orizzontale (fH ) in corrispondenza dell'uscita dello oscillatore di controllo 460, in accordo con quanto descritto nel brevetto statunitense No. 3.906.155, rilasciato il 16 Settembre 1975

L'uscita presentante la frequenza FH, derivata dall'oscillatore 460, viene alimentata ad un secondo ingresso del rivelatore di fase 30, in modo tale da chiudere un anello di retroazione per mezzo del quale l'uscita presentante una frequenza 2fH, derivata dall'oscillatore VCO 462 e l'uscita, presentante la frequenza fH dell'oscillatore controllato 460, vengono mantenute in una relazione di fase di tipo controllato con segnali separati di sincronizzazione orizzontale sul conduttore C. I segnali separati di sincronizzazione presenti sul conduttore C, sono stati rappresentati in 515 nella figura 5c. L'uscita presentante una frequenza fH derivata dall'oscillatore 460, viene alimentata al circuito di deflessione orizzontale 62, in modo tale da controllare la deflessione, in accordo con quanto descritto con riferimento specifico alla figura 1.

L'uscita 2fH derivata dall'oscillatore 460 viene alimentata, sotto forma di un segnale di tempiiicazione, o di orologio (clock) ad un contatore 425 operante una divisione per 525, appartenente ad un complesso verticale di conteggio in senso discendente. Il segnale di tempificazione, presentante una frequenza di 2fH ? stato rappresentato in 510 nella figura 5b. Il complesso a conteggio discendente include un circuito logico 426 il quale risponde ai vari stati del contatore 425 e agli impulsi di sincronizzazione verticale derivati dal separatore dei segnali di sincronismo 16, in modo tale da produrre un segnale pilota verticale per il circuito di deflessione verticale 22. Questo complesso di conteggio verticale in senso discendente compensa l'eccessiva sensibilit? nei confronti del rumore, del separatore dei sincronismi mediante esclusione, dalla tempificazione di deflessione verticale, di tutti i segnali separati di sincronizzazione salvo quelli identificati, positivamente, come segnali di sincronizzazione verticale, alimentando i segnali di sincronizzazione ricorrenti alla frequenza verticale prodotti dal contatore al circuito di deflessione 22, in modo continuo, indipendentemente dalla presenza o dall'assenza dei sincronismi identificabili dal circuito separatore 16. Questi complessi di conteggio verticale in senso discendente, sono stati descritti nel brevetto statunitense No. 3.688.037, rilasciato il 29 Agosto 1972, a e nel brevetto di Van Straaten precedentemente indicato. Ulteriori uscite ricorrenti, derivate dal contatore, possono venire ottenute dal contatore 425 e le uscite completamente decodificate, vale a dire quelle che si verificano soltanto una volta in corrispondenza di un particolare conteggio di ogni ciclo completo del contatore possono venire ottenute, in modo noto, per mezzo del circuito logico 426.

Il filtro 50 dell'anello viene reso controllabile per mezzo di un resistore 456 e di un transistore 458 collegato in parallelo al resistore 454, pilotato da un circuito pilota contraddistinto genericamente dal numero di riferimento 470. Il complesso filtrante, di tipo variabile, dell'anello precedentemente indicato, ? analogo a quello descritto nel brevetto statunitense No. 4.144.545, rilasciato il 13 Marzo 1979 , et al. Quando il transistore 458 risulta allo stato di conduzione, il resistore 454 risulta collegato in parallelo al resistore 456 e l'anello di controllo della fase risponde in modo lento. Quando il transistore 458 risulta allo stato di non conduzione, l'anello ad aggancio di fase PLL risponde in modo rapido.

La base del transistore 458 ? collegata ad uno stadio di inversione, di tipo transistorizzato, includente un resistore 473 collegato ad una sorgente di potenziale operativo B+ ed include pure un transistore 474 a conduttivit? di tipo NPN. La base del transistore 474 ? collegata, attraverso un resistore di isolamento 475, ad uno stadio a ripetitore di emettitore includente un transistore 476 a cond?ttivita di tipo NPN, il cui emettitore ? collegato alla massa circuitale, per mezzo di un resistore 479.

La polarizzazione di quiescenza per il transistore 476 viene fornita da un divisore, o partitore di tensione comprendente i resistori 477 e 478 collegati fra il terminale B+ e la massa circuitale.

Un complesso di controllo della costante di tempo del filtro, contraddistinto genericamente dal numero di riferimento 480, riceve i segnali di tempificazione dal circuito di conteggio in senso discendente, attraverso i conduttori E, F e G e produce i segnali di controllo della costante di tempo che vengono alimentati al circuito pilota 470 del filtro tramite un conduttore I. Gli impulsi di ripristino del contatore, contraddistinti dal numero di riferimento 540 nella figura 5e vengono alimentati dal circuito logico 426 all'ingresso di un invertitore 481 del circuito di controllo 480, attraverso il conduttore E. Un segnale completamente decodificato, indicato in 560 nella figura 5g e rappresentativo di un conteggio di 16 dal contatore 425, viene alimentato attraverso il conduttore G, all'ingresso dell'invertitore 482. Ognuna delle uscite degli invertitori 481 e 482 ? collegata ad un ingresso di un flip-flop (FF ) ad accoppiamento incrociato, contraddistinto genericamente dal numero di riferimento 483? L'uscita del flip-flop FF 483 viene alimentata al terminale di ingresso dei dati (D) di un flipflop FF 484, di tipo D, attraverso un conduttore H. Un segnale ripetitivo a conteggio 8 illustrato in 550 nella figura 5f viene alimentato dal circuito logico 426 all'ingresso di un invertitore 485, per mezzo di un conduttore F. L'uscita dell'invertitore 485 viene alimentata al terminale di ingresso di orologio invertito (clock - CL ) del flip-flop FF 484-L'uscita 0 del flip-flop FF 484 ? collegata alla base del transistore 476, per mezzo del conduttore I. Il segnale di controllo della costante di tempo del filtro, presente sul conduttore I ? stato indicato dal riferimento 580 nella figura 5i-Il segnale video composito applicato al separatore dei sincronismi 16, per mezzo del conduttore A, durante un intervallo di tempo includente l'intervallo di cancellazione verticale, ? stato illustrato dal numero di riferimento 500 nella figura 5a, gli impulsi di sincronizzazione orizzontale risultanti, presenti sul conduttore C sono stati rappresentati nella figura 5c mentre gli impulsi di sincronizzazione verticali, presenti sul conduttore D sono stati rappresentati in 520 nella figura 5d. In corrispondenza di T516, secondo quanto rappresentato nella figura 5, termina l'intervallo di scansione verticale ed inizia l'intervallo di soppressione verticale. Deve essere rilevato che in corrispondenza dell'istante T522 termina il primo intervallo degli impulsi di equalizzazione mentre inizia l'intervallo degli impulsi di sincronizzazione verticale. Il segnale video composito 500 include gli impulsi di equalizzazione presentanti una frequenza pari al doppio della frequenza orizzontale nell'intervallo T516-T522. Durante l'intervallo degli impulsi di sincronizzazione verticale, estendentesi dall'istante T522 ad un istante compreso fra T3 e T4, gli impulsi di sincronizzazione verticale sono separati dalle pause precedentemente definite che pure ricorrono ad una frequenza pari al doppio della frequenza orizzontale. L'intervallo degli impulsi di sincronizzazione verticale ? seguito da un secondo intervallo degli impulsi di equalizzazione durante il quale gli impulsi di sincronizzazione ricorrono ad una frequenza pari al doppio di quella orizzontale. Questo secondo intervallo degli impulsi di equalizzazione termina nell'istante T9. Dall'istante T9 ad un istante di tempo successivo indicato in T28, il segnale video composito 500 include gli impulsi di sincronizzazione ricorrenti alla frequenza orizzonale, mentre il segnale video viene mantenuto in corrispondenza del livello di soppressione. Dopo l'istante T28 e sino al successivo intervallo di cancellazione verticale, il segnale video composito include le informazioni correlate alle immagini che devono venire visualizzate.

Il separatore dei sincronismi 16 risponde al segnale video composito 500 e produce, sul conduttore C, un segnale del tipo illustrato in 515 nella figura 5c. Prima dell'inizio dell'intervallo di cancellazione, verticale , nell'istante T516 vengono generati gli impulsi ricorrenti alla frequenza orizzontale.

Durante i due intervalli degli impulsi di equalizzazione e durante l'intervallo degli impulsi di sincronizzazione verticale, vengono prodotti gli impulsi di equalizzazione ricorrenti ad una frequenza pari al doppio della frequenza orizzontale. Dall'istante T9 sino al termine dell'intervallo di soppressione verticale ed anche durante l'intervallo di scansione verticale immediatamente successivo, il separatore produce nuovamente gli impulsi ricorrenti alla frequenza orizzontale. Il separatore dei sincronismi 16 risponde all'impulso di sincronizzazione verticale che si riscontra nell'intervallo compreso fra T522 e T3. Durante questo intervallo, un integratore, non rappresentato, si carica verso un livello di soglia. In corrispondenza di un certo istante, indicato come istante Ts nella figura 5, il separatore 16 produce, sul conduttore D, un impulso indicato in 520 nella figura 5d. Il fronte anteriore dell'impulso 520 rappresenta, nominalmente, il tempo di sincronizzazione verticale. Poich? il contatore 425 e il circuito logico 426 vengono comandati dal segnale, presentante la frequenza 2fH, sul conduttore B, il circuito logico 426 non risponde all'impulso 520 sino all'istante T0, in corrispondenza del quale si verifica il fronte anteriore di un impulso di tempificazione o di orologio 510. Nell'istante T0, il circuito logico 426 risponde all'impulso di sincronizzazione verticale separato 520 e produce l'impulso 540 di ripristino del contatore che viene utilizzato per riportare a zero, il contatore 425, detto impulso impostando pure ad un livello elevato l'uscita del flip-flop FF 483, secondo quanto indicato in 570 nella figura 5h. Il ripristino del contatore nello istante TO provoca un termine prematuro dell'uscita ricorrente a conteggio 8 del circuito logico 426 sul conduttore F, secondo quanto illustrato nella figura 5f . Pertanto, nell'istante TO, il contatore viene ripristinato in sincronismo con il segnale di sincronizzazione verticale e il flip-flop FF 483 viene caricato con le informazioni, in preparazione per la fase di trasferimento al flip-flop 484.

Il contatore 425 inizia ad accumulare conteggi durante ogni successivo fronte ascendente dello impulso di orologio 510, dopo che il contatore ? stato ripristinato. In corrispondenza di un certo istante non correlato,alla tempificazione, ed illustrato come istante TT nella figura 5, termina l'impulso separato di sincronizzazione verticale. Tuttavia, questo non comporta alcun effetto sui contatori o sui circuiti di deflessione. In corrispondenza di un istante T8, il fronte anteriore di un conteggio 8 ricorrente viene alimentato, da parte dell'invertitore 485, in modo tale da determinare l'eccitazione del flip-flop FF 484 e il trasferimento del segnale a livello logico 1 presente in corrispondenza del proprio ingresso D, all'uscita Q, secondo quanto indicato in 580 nella figura 5i. L'impulso 580 rappresenta il segnale di controllo del filtro dell'anello il quale viene amplificato dal circuito pilota 470 ed applicato al transistore 458 in modo tale da aumentare la velocit? di risposta dell'anello PLL. Pertanto, l'anello ad aggancio di fase PLL inizia a rispondere rapidamente dopo otto conteggi di orologio dall'eccitazione dei sincronismi verticali il che corrisponde ad un istante prossimo al termine del secondo intervallo degli impulsi di equalizzazione. Questo consente all'anello PLL di rispondere rapidamente a qualsiasi errore di fase introdotto per effetto della perdita del guadagno del rivelatore di fase durante gli intervalli degli impulsi di equalizzazione e di sincronizzazione alle variazioni di fase attribuibili alla sorgente dei sincronismi compositi, o ad entrambi.

Nell'istante T16, l'uscita ricorrente a conteggio 8 assume un basso livello e un segnale di conteggio 16, completamente decodificato, illustrato in 560 nella figura 5g viene prodotto dal circuito logico 426, come indicato. Il segnale 560 ripristina il flip-flop FF 483 per mezzo dell'invertitore 482, ad un livello logico 0, come fase preparatoria al caricamento di un segnale a livello logico 0 nel flipflop FF 484. In un istante di tempo successivo T24, il segnale ricorrente di conteggio 8, indicato in 550, assume nuovamente un livello elevato, in modo tale da tempificare il flip-flop FF484 per la memorizzazione di un segnale a livello logico 0 in corrispondenza dell'uscita Q. Questo rimuove il pilotaggio secondo quanto indicato in 580 nella figura 5i e consente al filtro dell?anello di ritornare ad un funzionamento a bassa velocit? con una breve costante di tempo, in accordo con quanto necessario per il filtraggio del rumore. Il segnale ricorrente, corrispondente al conteggio 8, indicato in 550, continua a commutarsi durante la parte rimanente nell'intervallo verticale e a tempificare il flip-flop FF 484.

Tuttavia, il segnale di ripristino 540 e il segnale 560 corrispondente al conteggio 16, si verificano soltanto una volta durante ogni ciclo di conteggio verticale e, conseguentemente, lo stadio di uscita del flip-flop FF483 non varia. Pertanto, la tempificazione continuata del flip-flop FF 484 da parte del segnale ricorrente, rappresentativo del conteggio 8, indicato in 550, non comporta pi? alcun effetto ulteriore sul guadagno dell'anello ad aggancio di fase PLL.

2 )Complesso secondo la rivendicazione 1, caratterizzato dal fatto che detti mezzi di tempificazione (425, 426) inibiscono detti mezzi di selezione (480) almeno durante una parte di detta porzione di detto intervallo di soppressione verticale.

3) Complesso secondo la rivendicazione 1, 0 la rivendicazione 2, caratterizzato dal fatto che detto contatore (425) ? accoppiato a detti mezzi oscillatori di tipo controllabile e a detto separatore dei segnali di sincronizzazione per conteggiare 1 primi ed i secondi intervalli successivi che seguono l'inizio di un impulso di sincronizzazione verticale e per inibire detti mezzi di selezione (480) durante tutti gli intervalli salvo detto secondo intervallo che segue un impulso di sincronizzazione verticale.

1. Complesso di sincronizzazione per sincronizzare un anello ad aggancio di fase con segnali di sincronizzazione orizzontale di un segnale video composito in un ricevitore televisivo comprendente: mezzi (16) sensibili a detto segnale video composito per separare gli impulsi di sincronizzazione verticale, gli impulsi di sincronizzazione ricorrenti alla frequenza orizzontale e gli impulsi di equalizzazione verificantisi ad una frequenza pari al doppio della frequenza orizzontale, durante una porzione di un intervallo di soppressione, o cancellazione verticale, un oscillatore controllabile (460) presentante un terminale di in-, gresso di controllo della frequenza ed un terminale di uscita in corrispondenza del quale viene prodotto un segnale derivato dall'oscillatore controllato come frequenza; un rivelatore di fase (30) presentante un primo ingresso accoppiato a detto terminale di uscita dell'oscillatore per ricevere detto segnale dell'oscillatore, controllato come frequenza, un secondo ingresso accoppiato a detti mezzi separatori (16) per ricevere detti impulsi separati di sincronizzazione orizzontale e di equalizzazione ed un terminale di uscita in corrispondenza del quale viene prodotto un segnale di controllo rappresentativo della relazione di fase fra detto segnale ricevuto in corrispondenza di detti ingressi; un filtro (50) dell'anello accoppiato fra detto terminale di uscita del rivelatore di fase e detto terminale di ingresso di controllo della frequenza di detto oscillatore per filtrare ed applicare detto segnale di controllo a detto oscillatore controllabile in modo tale da formare un anello ad aggancio di fase, caratterizzato dal fatto che comprende mezzi di tempificazione (425, 426) includenti un contatore (425) e circuiti logici (426) presentanti un primo ingresso accoppiato al terminale di uscita di detto oscillatore controllabile (460) per conteggiare i periodi di detto segnale controllato come frequenza, un secondo ingresso accoppiato a detti mezzi separatori (16) per ricevere detti impulsi di sincronizzazione verticale, un terminale di uscita che produce un primo segnale di tempificazione durante un primo stato di detto contatore ed un secondo segnale di tempificazione durante un secondo stato di detto contatore ed un terminale di uscita in grado di produrre un segnale di tempificazione di deflessione verticale sincronizzato da detto contatore, a detti impulsi di sincronizzazione verticale; un circuito di deflessione verticale (22) presentante un ingresso accoppiato a detto terminale di uscita di deflessione verticale di detti mezzi di tempificazione , per produrre un segnale di deflessione verticale in risposta a detto segnale di tempif icazione di deflessione verticale e mezzi di selezione (480) accoppiati a detto primo ed a detto secondo segnale di uscita ed a detto anello ad aggancio di fase per produrre un primo tempo di risposta predeterminato e per produrre un secondo tempo di risposta predeterminato per detto anello, in risposta a detto secondo segnale di tempificazione in corrispondenza di un tempo che si verifica in prossimit? del termine di detto intervallo di soppressione verticale."