IT202000008179A1 - Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico - Google Patents

Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico Download PDF

Info

Publication number
IT202000008179A1
IT202000008179A1 IT102020000008179A IT202000008179A IT202000008179A1 IT 202000008179 A1 IT202000008179 A1 IT 202000008179A1 IT 102020000008179 A IT102020000008179 A IT 102020000008179A IT 202000008179 A IT202000008179 A IT 202000008179A IT 202000008179 A1 IT202000008179 A1 IT 202000008179A1
Authority
IT
Italy
Prior art keywords
region
sic
electrical contact
type
implanted
Prior art date
Application number
IT102020000008179A
Other languages
English (en)
Inventor
Simone Rascuna'
Mario Giuseppe Saggio
Giovanni Franco
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102020000008179A priority Critical patent/IT202000008179A1/it
Priority to JP2021044497A priority patent/JP2021174984A/ja
Priority to US17/225,998 priority patent/US20210328022A1/en
Priority to EP21167886.7A priority patent/EP3896720A1/en
Priority to CN202120779757.0U priority patent/CN215183858U/zh
Priority to CN202110410319.1A priority patent/CN113539831A/zh
Publication of IT202000008179A1 publication Critical patent/IT202000008179A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Ceramic Products (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
?FORMAZIONE DI CONTATTI OHMICI IN UN DISPOSITIVO ELETTRONICO BASATO SU SiC, E DISPOSITIVO ELETTRONICO?
La presente invenzione riguarda un dispositivo elettronico basato su SiC ed un metodo di fabbricazione del dispositivo elettronico basato su SiC. In particolare, la presente invenzione riguarda la formazione di regioni di contatto elettrico di tipo ohmico nel dispositivo elettronico basato su SiC.
Come ? noto, i materiali semiconduttori, che hanno un'ampia banda proibita, in particolare, che hanno un valore energetico Eg della banda proibita maggiore di 1,1 eV, bassa resistenza in stato acceso (RON), un elevato valore di conduttivit? termica, elevata frequenza operativa e alta velocit? di saturazione dei portatori di carica, sono ideali per produrre componenti elettronici, quali diodi o transistor, in particolare per applicazioni di potenza. Un materiale avente dette caratteristiche, e progettato per essere utilizzato per la fabbricazione di componenti elettronici, ? il carburo di silicio (SiC). In particolare, il carburo di silicio, nei suoi politipi diversi (per esempio, 3C-SiC, 4H-SiC, 6H-SiC), ? preferibile al silicio per quanto riguarda le propriet? elencate in precedenza.
I dispositivi elettronici forniti su un substrato di carburo di silicio, rispetto ai dispositivi simili previsti su un substrato di silicio, presentano numerosi vantaggi, quali bassa resistenza di uscita in conduzione, bassa corrente di perdita, elevata temperatura di esercizio ed elevate frequenze operative. In particolare, i diodi Schottky in SiC hanno dimostrato prestazioni di commutazione superiori, che rendono i dispositivi elettronici in SiC specialmente favorevoli per applicazioni ad alta frequenza. Le applicazioni odierne impongono requisiti sulle propriet? elettriche e anche sull'affidabilit? a lungo termine dei dispositivi.
La figura 1 mostra, in vista in sezione laterale in un sistema di riferimento cartesiano (triassiale) di assi X, Y, Z, un dispositivo merged-PiN-Schottky (MPS) 1 di un tipo noto.
Il dispositivo MPS 1 include: un substrato 3, di SiC di tipo N, avente una prima concentrazione di drogante, provvisto di una superficie 3a opposta ad una superficie 3b, e spessore pari a circa 350 ?m; uno strato di deriva (cresciuto in modo epitassiale) 2, di SiC di tipo N, avente una seconda concentrazione di drogante minore della prima concentrazione di drogante, che si estende sulla superficie 3a del substrato 3, e spessore compreso tra 5 e 15 ?m; una regione di contatto ohmico 6 (ad esempio di Siliciuro di Nichel), che si estende sulla superficie 3b del substrato 3; una metallizzazione di catodo 16, che si estende sulla regione di contatto ohmico 6; una metallizzazione di anodo 8 che si estende su una superficie superiore 2a dello strato di deriva 2; molteplici elementi di barriera di giunzione (JB, Junction-Barrier) 9 nello strato di deriva 2, affacciati alla superficie superiore 2a dello strato di deriva 2 e che includono ciascuno una rispettiva regione impiantata 9' di tipo P e un contatto ohmico 9" di materiale metallico; e una regione di terminazione di bordo, o anello di protezione, 10 (opzionale), in particolare una regione impiantata di tipo P, che circonda completamente gli elementi di barriera di giunzione (JB) 9.
Diodi Schottky 12 sono formati in corrispondenza dell'interfaccia tra lo strato di deriva 2 e la metallizzazione di anodo 8. In particolare, giunzioni Schottky (semiconduttore-metallo) sono formate da porzioni dello strato di deriva 2 in contatto elettrico diretto con rispettive porzioni della metallizzazione di anodo 8.
La regione del dispositivo MPS 1 che include gli elementi JB 9 e i diodi Schottky 12 (ovvero, la regione contenuta all'interno dell'anello di protezione 10) ? un'area attiva 4 del dispositivo MPS 1.
Con riferimento alle figure 2A e 2B, le fasi di fabbricazione del dispositivo MPS 1 di figura 1 prevedono (figura 2A) una fase di impianto mascherato di specie droganti (per esempio, boro o alluminio), che hanno il secondo tipo di conduttivit? (P). L?impianto ? illustrato con frecce 18 in figura 2A. Per l?impianto viene utilizzata una maschera 11, in particolare una maschera rigida (?hard mask?) di Ossido di Silicio o TEOS. Vengono cos? formate regioni impiantate 9? e la regione di terminazione di bordo 10. Quindi, figura 2B, la maschera 11 ? rimossa e viene eseguita una fase di trattamento termico (?thermal annealing?) per la diffusione e l'attivazione delle specie droganti impiantate nella fase di figura 2A. Il trattamento termico ?, per esempio, eseguito ad una temperatura superiore a 1600?C (per esempio, tra 1700 e 1900?C e in alcuni casi persino maggiore).
Con riferimento alle figure 3A-3C, vengono quindi eseguite ulteriori fasi per la formazione dei contatti ohmici 9?. Con riferimento alla figura 3A, viene formata una maschera di deposizione 13 di Ossido di Silicio o TEOS, per coprire regioni superficiali dello strato di deriva 2 diverse dalle regioni impiantate 9? (e della terminazione di bordo 10, se presente). In altre parole, la maschera 13 presenta aperture passanti 13a in corrispondenza delle regioni impiantate 9? (e opzionalmente di almeno una porzione della terminazione di bordo 10). Quindi, figura 3B, ? eseguita una deposizione di Nichel sulla maschera 13 e all?interno delle aperture passanti 13a (strato metallico 14 in figura 3B). Il Nichel cos? depositato raggiunge e contatta le regioni impiantate 9? e la regione di terminazione di bordo 10 attraverso le aperture passanti 13a.
Con riferimento alla figura 3C, un successivo trattamento termico ad alta temperatura (tra i 900?C e i 1200?C per un intervallo di tempo da 1 minuto a 120 minuti, consente di formare contatti ohmici 9" di Siliciuro di Nichel, per reazione chimica tra il Nichel depositato ed il Silicio dello strato di deriva 2 in corrispondenza delle aperture passanti 13a. Infatti, il Nichel depositato reagisce laddove ? a contatto con il materiale superficiale dello strato di deriva 2, formando Ni2Si (ovvero, il contatto ohmico). Successivamente, viene eseguita una fase di rimozione del metallo che si estende al di sopra della maschera 13 ed una rimozione della maschera 13.
La Richiedente ha verificato che una reazione, seppur limitata, si verifica comunque tra il Nichel dello strato metallico 14 e la maschera 13 laddove essi sono a contatto diretto, come illustrato esemplificativamente in figura 4.
La figura 4 ? una vista superiore, sul piano XY, di una porzione del dispositivo di figura 3B, in particolare della regione delimitata da linea tratteggiata ed identificata con il numero di riferimento 15 in figura 3B. La figura 4 si riferisce ad una fase di fabbricazione intermedia tra la figura 3B e la figura 3C, cio? con la maschera 13 ancora presente, ma con lo strato 14 di Nichel rimosso. Come si nota dalla figura 4, regioni irregolari, o isole, 17 si estendono sulla maschera 13 e sono dovute ad una reazione indesiderata tra il Nichel ed il Silicio della maschera 13. La Richiedente ha inoltre notato che analoghe regioni frastagliate si estendono al di sotto della maschera 13, ovvero sulla superficie 2a dello strato di deriva 2. In figura 4, tali regioni frastagliate sono identificate con il numero di riferimento 16 e sono di materiale conduttivo (includente Nichel). Qualora l?estensione sul piano XY, in particolare lungo X, di tali regioni frastagliate 16 fosse superiore alla corrispondente estensione delle regioni impiantate 9?, si avrebbe un cortocircuito che porterebbe al fallimento del dispositivo. In dettaglio, nel caso in cui le regioni conduttive indesiderate si estendessero nella zona dedicata al contatto Schottky, si formerebbe un contatto ohmico o quasi-ohmico (contatto Schottky con bassa barriera) su una zona di tipo N (che dal punto di vista elettrico ? una resistenza); si avrebbe quindi un passaggio continuo di corrente sia in polarizzazione diretta che in quella inversa perdendo le caratteristiche di diodo.
La stessa problematica la si riscontra durante la formazione di contatti ohmici in corrispondenza di regioni di corpo e di sorgente di un dispositivo MOSFET in SiC.
La figura 5 mostra un dispositivo MOSFET 20 comprende un corpo semiconduttore 22, di materiale semiconduttore (che include un substrato e, facoltativamente, uno o pi? strati epitassiali), avente una superficie superiore 22a e una superficie inferiore 22b. Il corpo semiconduttore 22 ?, ad esempio, drogato N-. In corrispondenza della superficie inferiore 22b, si estende una regione di pozzo 24, ad esempio formata impiantando specie droganti di tipo N (drogata N+). In corrispondenza della superficie superiore 22a regioni di corpo 25 (drogate P) circondano le regioni di sorgente 28 (drogate N+). Le strutture di porta 26, includenti una pila formata da uno strato conduttivo di porta 26a (es., polisilicio) e da uno strato dielettrico di porta 26b, si estendono sulla superficie superiore 22a, sovrapponendosi in parte alle regioni di sorgente 28. Un rispettivo strato isolante, o dielettrico, 29 (ad esempio, di Ossido di Silicio o TEOS) copre le strutture di porta 26.
Uno strato metallico superiore 30 ? in contatto elettrico con le regioni di sorgente 28 e le regioni di corpo 25 rispettivamente in corrispondenza di rispettive porzioni superficiali 36 e 37, al fine di polarizzare, durante l'utilizzo, le regioni di sorgente 28 e le regioni di corpo 25 ad una stessa tensione di polarizzazione.
Per migliorare il contatto elettrico tra lo strato metallico superiore 30 e le regioni di corpo 25, una regione di interfaccia (drogata P+) 34 ? formata nelle regioni di corpo 25, affacciata alla superficie superiore 22a in corrispondenza della porzione superficiale 37. Tipicamente uno strato di contatto ohmico di interfaccia 38 di Siliciuro ? formato in corrispondenza della regione di interfaccia 34, per formare un contatto ohmico tra il metallo 30 e la regione di corpo 25. Analogamente, un ulteriore strato di contatto ohmico di interfaccia 39 di Siliciuro ? formato in corrispondenza della porzione superficiale 36, per formare un contatto ohmico tra il metallo 30 e la regione di sorgente 28.
Analogamente a quanto descritto con riferimento alle figure 3A-3C, la formazione degli strati di contatto ohmico di interfaccia 38 e 39 prevede la deposizione di uno strato metallico intermedio, in particolare di Nichel, utilizzando lo strato isolante 29 similmente alla maschera 13 precedentemente descritta. Tale strato metallico intermedio si estende dunque al di sopra dello strato isolante 29 ed in corrispondenza delle porzioni superficiali 36 e 37, in contatto con la regione di interfaccia 34 e con la regione di sorgente 28.
Analogamente a quanto descritto con riferimento alla figura 3C, un successivo trattamento termico ad alta temperatura (tra i 900?C e i 1200?C per un intervallo di tempo da 1 minuto a 120 minuti), consente di formare contatti ohmici di Siliciuro di Nichel, per reazione chimica tra il Nichel depositato ed il Silicio del corpo semiconduttore 22, in corrispondenza delle porzioni superficiali 36 e 37 (pi? in particolare, in corrispondenza della regione di interfaccia 34 e della regione di sorgente 28). Successivamente, viene eseguita una fase di rimozione del metallo che si estende al di sopra dello strato isolante 29. Lo strato isolante 29, avente una funzione nel dispositivo finale, non viene rimosso.
Tuttavia, come precedentemente descritto, la Richiedente ha osservato una reazione tra il Nichel dello strato metallico 14 e lo strato isolante 29 laddove essi sono a contatto diretto (analogamente a quanto illustrato in figura 4). Regioni irregolari, o isole, si estendono pertanto sullo strato isolante 29 e sono dovute ad una reazione indesiderata tra il Nichel ed il Silicio dello strato isolante 29. Poich? tali isole sono elettricamente conduttive, esse sono un potenziale problema per il funzionamento del dispositivo 20, soprattutto qualora la loro estensione fosse tale da generare cortocircuiti indesiderati o altri tipi di connessione elettrica imprevista. L?isolamento del polisilicio 26 tramite la copertura dell?ossido 29 non ? uniforme, e solitamente presenta un minimo in corrispondenza del punto pi? alto del gradino del polisilicio 26. Se la reazione del Nichel con il Silicio dell?ossido avviene in tale zona, si ha un rischio elevato di realizzare un corto gate-source facendo da ponte tra la metal 30 ed il polisilicio 26.
L'obiettivo della presente invenzione ? quello di fornire un dispositivo elettronico basato su SiC ed un metodo di fabbricazione del dispositivo elettronico basato su SiC, tali da superare gli inconvenienti della tecnica anteriore.
Secondo la presente invenzione sono forniti un dispositivo elettronico basato su SiC ed un metodo di fabbricazione del dispositivo elettronico basato su SiC, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, vengono ora descritte le sue forme di realizzazione preferite, puramente a titolo di esempio non limitativo, in riferimento ai disegni allegati, in cui:
- la figura 1 mostra, in vista in sezione trasversale, un dispositivo MPS secondo una forma di realizzazione nota;
- le figure 2A e 2B mostrano, in vista in sezione trasversale, fasi intermedie di fabbricazione del dispositivo MPS di figura 1, secondo la tecnica nota; e - le figure 3A-3C mostrano, in vista in sezione trasversale, fasi per la formazione di contatti ohmici nel dispositivo MPS di figura 1, successivamente alle fasi delle figure 2A e 2B, secondo la tecnica nota;
- la figura 4 illustra, in vista in pianta, regioni indesiderate formatesi in conseguenza delle fasi di fabbricazione delle figure 3A-3B, secondo la tecnica nota;
- la figura 5 mostra, in vista in sezione trasversale, un dispositivo MOSFET secondo una forma di realizzazione nota;
- la figura 6 mostra, in vista in sezione trasversale, un dispositivo MPS secondo una forma di realizzazione della presente invenzione;
- le figure 7A-7D illustrano, in vista in sezione trasversale, fasi di fabbricazione del dispositivo MPS di figura 6, secondo la presente invenzione;
- la figura 8 illustra curve di tensione-corrente del dispositivo MPS di figura 6;
- la figura 9 illustra, in vista in sezione trasversale, un dispositivo MOSFET secondo una forma di realizzazione della presente invenzione;
- la figura 10 illustra, in vista in sezione trasversale, una fase di fabbricazione del dispositivo MOSFET di figura 9, secondo una forma di realizzazione della presente invenzione; e
- la figura 11 illustra, in vista in sezione trasversale, una fase di fabbricazione del dispositivo MOSFET di figura 9, secondo una ulteriore forma di realizzazione della presente invenzione.
La presente invenzione verr? descritta con riferimento a due possibili forme di realizzazione, nello specifico con riferimento ad un dispositivo Merged-PiN-Schottky, MPS (figure 6, 7A-7D) e con riferimento ad un dispositivo MOSFET (figure 9-11); tuttavia, come sar? evidente dalla seguente descrizione, la presente invenzione si applica in generale a qualsiasi dispositivo elettronico basato su SiC.
La figura 6 mostra, in vista in sezione laterale in un sistema di riferimento cartesiano (triassiale) di assi X, Y, Z, un dispositivo Merged-PiN-Schottky (MPS) 50 secondo un aspetto della presente invenzione.
Il dispositivo MPS 50 include: un substrato 53, di SiC di tipo N, avente una prima concentrazione di drogante, provvisto di una superficie 53a opposta ad una superficie 53b, e spessore compreso tra 50 ?m e 350 ?m, pi? in particolare tra 160 ?m e 200 ?m, ad esempio pari a 180 ?m; uno strato di deriva (cresciuto in modo epitassiale) 52, di SiC di tipo N, avente una seconda concentrazione di drogante minore della prima concentrazione di drogante, che si estende sulla superficie 53a del substrato 53, e spessore compreso tra 5 e 15 ?m; una regione, o strato, di contatto ohmico 56 (ad esempio di Siliciuro di Nichel), che si estende sulla superficie 53b del substrato 53; una metallizzazione di catodo 57, per esempio di Ti/NiV/Ag o Ti/NiV/Au, che si estende sulla regione di contatto ohmico 56; una metallizzazione di anodo 58, per esempio di Ti/AlSiCu o Ni/AlSiCu, che si estende su una superficie superiore 52a dello strato di deriva 52; uno strato di passivazione 69 sulla metallizzazione di anodo 58, a protezione di quest?ultima; molteplici elementi di barriera di giunzione (JB, Junction-Barrier) 59 nello strato di deriva 52, affacciati alla superficie superiore 52a dello strato di deriva 52 e che includono ciascuno una rispettiva regione impiantata 59' di tipo P e un contatto ohmico 59"; e una regione di terminazione di bordo, o anello di protezione, 60 (opzionale), in particolare una regione impiantata di tipo P, che circonda completamente gli elementi di barriera di giunzione (JB) 59.
Uno o pi? diodi Schottky 62 sono formati in corrispondenza dell'interfaccia tra lo strato di deriva 52 e la metallizzazione di anodo 58, lateralmente alle regioni impiantate 59'. In particolare, giunzioni Schottky (semiconduttore-metallo) sono formate da porzioni dello strato di deriva 52 in contatto elettrico diretto con rispettive porzioni della metallizzazione di anodo 58.
La regione del dispositivo MPS 50 che include gli elementi JB 59 e i diodi Schottky 62 (ovvero, la regione contenuta all'interno dell'anello di protezione 60) ? un'area attiva 54 del dispositivo MPS 50.
Secondo un aspetto della presente invenzione, ciascun contatto ohmico 59? ? formato da uno o pi? strati ricchi in carbonio (?carbon-rich layers?), includenti ad esempio strati di grafite, o multi-strati di grafene. Pi? in particolare, ciascun contatto ohmico 59? presenta, in corrispondenza della superficie 52a, uno strato amorfo Si/C in cui gli atomi di Carbonio sono preponderanti (ad esempio, almeno 2 volte maggiori, in particolare da 2 a 100 volte maggiori) rispetto agli atomi di Silicio, in seguito ad una separazione di fase tra gli stomi di Silicio e gli atomi di Carbonio del substrato di SiC. Al di sotto di questo strato amorfo, ciascun contatto ohmico 59? pu? presentare uno strato includente cluster di Carbonio (es., strato di grafite), di spessore maggiore rispetto allo strato amorfo. La formazione di un tale contatto ohmico 59? ? dovuta ad una decomposizione termica del Carburo di Silicio, come risultato del processo di fabbricazione illustrato nel seguito.
Secondo un ulteriore aspetto della presente invenzione, i contatti ohmici 59? sono auto-allineati, in corrispondenza della superficie 52a, con le regioni impiantate 59? (ovvero, in vista superiore sul piano XY, i contatti ohmici 59? hanno la stessa forma ed estensione delle regioni impiantate 59?).
In questo caso, il contatto elettrico tra la metallizzazione anodo 58 e le regioni impiantate 59? avviene esclusivamente attraverso i contatti ohmici 59?.
Inoltre, secondo un ulteriore aspetto della presente invenzione, i contatti ohmici 59? non si estendono, lungo Z, oltre la superficie 52a; in altre parole, i contatti ohmici 59? hanno una superficie superiore 59a complanare (ovvero allineata lungo X) alla superficie 52a, e si estendono in profondit? (lungo Z) all?interno dei contatti ohmici 59? per una profondit? compresa tra un nanometro ed alcune decine di nanometri (es., tra 1 e 20 nm) misurati a partire dalla superficie 52a.
Ciascun contatto ohmico 59? realizza un collegamento elettrico avente valore di resistivit? elettrica inferiore al valore di resistivit? elettrica della regione che la alloggia. In particolare, ciascun contatto ohmico 59? ha resistenza elettrica inferiore alla resistenza elettrica della rispettiva regione 59? che lo alloggia.
Le fasi di formazione dei contatti ohmici 59? sono descritte nel seguito, con riferimento esplicito alle fasi di fabbricazione del dispositivo MPS 50 (figure 7A-7D).
In riferimento alla figura 7A, viene disposta una fetta 100, includente un substrato 53 di SiC (in particolare 4H-SiC, tuttavia altri politipi possono essere utilizzati quali, ma non esclusivamente, 2H-SiC, 3C-SiC e 6H-SiC).
Il substrato 53 ha un primo tipo di conduttivit? (in questa forma di realizzazione un drogante di un tipo N), ed ? dotato di una superficie frontale 53a e di una superficie di retro 53b, che sono opposte tra loro lungo l'asse Z. Il substrato 53 ha una concentrazione di droganti compresa tra 1?10<19 >e 1?10<22 >atomi/cm<3>.
Il fronte della fetta 100 corrisponde alla superficie frontale 53a, ed il retro della fetta 100 corrisponde alla superficie di retro 53b. La resistivit? del substrato 30 ?, per esempio, compresa tra 2 m??cm e 40 m??cm.
Sulla superficie frontale 53a del substrato 53 ? formato, per esempio mediante crescita epitassiale, lo strato di deriva 52, di Carburo di Silicio avente il primo tipo di conduttivit? (N) e avente una concentrazione di droganti minore di quella del substrato 53, per esempio compresa tra 1?10<14 >e 5?10<16 >atomi/cm<3>. Lo strato di deriva 52 ? realizzato in SiC, in particolare 4H-SiC, ma ? possibile utilizzare altri politipi del SiC, quali 2H, 6H, 3C o 15R.
Lo strato di deriva 52 ha spessore definito tra un lato superiore 52a e un lato inferiore 52b (quest'ultimo in contatto diretto con la superficie frontale 53a del substrato 53).
Quindi, figura 7B, sul lato superiore 52a dello strato di deriva 52 ? formata una maschera rigida 70, per esempio mediante deposizione di un fotoresist, o TEOS, o un altro materiale atto allo scopo. La maschera rigida 70 ha uno spessore tra 0,5 ?m e 2 ?m o in ogni caso uno spessore tale da schermare l'impianto descritto qui di seguito in riferimento alla stessa figura 7B. La maschera rigida 70 si estende in una regione della fetta 100 in cui, in successive fasi, verr? formata l'area attiva 54 del dispositivo MPS 50.
In vista in pianta, sul piano XY, la maschera rigida 70 copre le regioni del lato superiore 52a dello strato di deriva 52 che formeranno celle Schottky (diodi 62) e lascia esposte le regioni del lato superiore 52a dello strato di deriva 52 che formeranno le regioni impiantate 59', gi? identificate con riferimento alla figura 6.
Viene quindi eseguita una fase di impianto di specie droganti (per esempio, boro o alluminio), che hanno il secondo tipo di conduttivit? (qui, P), sfruttando la maschera rigida 70 (l'impianto ? indicato nella figura dalle frecce 72). Durante la fase di figura 7B, viene anche formato l'anello di protezione 60, se presente.
In una forma di realizzazione esemplificativa, la fase di impianto della figura 4 comprende uno o pi? impianti di specie droganti, che hanno il secondo tipo di conduttivit?, con energia di impianto compresa tra 30 keV e 400 keV e con dosi tra 1?10<12 >atomi/cm<2 >e 1?10<15 >atomi/cm<2>, per formare le regioni impiantate 59' con una concentrazione di drogante superiore a 1?10<18 >atomi/cm<3>. Si formano cos? regioni impiantate aventi profondit?, misurata a partire dalla superficie 52a, compresa tra 0.4 ?m e 1 ?m.
Successivamente, figura 7C, la maschera 70 viene rimossa e, figura 7D, si genera in corrispondenza della superficie 52a un budget termico atto a favorire la generazione, in corrispondenza delle regioni impiantate 59?.
A questo fine, viene utilizzata una sorgente LASER 80 configurata per generare un fascio 82 tale da scaldare localmente la superficie 52a (in particolare, le regioni impiantate 59?) fino ad una temperatura pari a circa 1500?C-2600 ?C. Data la profondit? massima delle regioni impiantate 59?, una temperatura di circa 2000?C a livello della superficie 52a ? sufficiente a garantire temperature entro l?intervallo sopra identificato anche alla profondit? massima raggiunta dalle regioni impiantate 59? (es., di 1?m).
Questa temperatura ? tale da favorire la generazione di contatti ohmici (ad esempio, come detto includenti grafite e/o grafene) esclusivamente in corrispondenza delle regioni impiantate 59?, e non della superficie 52a priva delle regioni impiantate 59?. Questo effetto, di tipo di per s? noto, ? descritto ad esempio da Maxime G. Lemaitre, ?Lowtemperature, site selective graphitization of SiC via ion implantation and pulsed laser annealing?, APPLIED PHYSICS LETTERS 100, 193105 (2012).
In una forma di realizzazione, la trasformazione di parte delle regioni impiantate 59? nel contatto ohmico 59?, avviene riscaldando l?intera fetta 100, muovendo opportunamente il LASER 80.
In una ulteriore forma di realizzazione, la trasformazione delle porzioni superficiali delle regioni impiantate 59? nel contatto ohmico 59?, avviene riscaldando la superficie utile della fetta 100. Con ?superficie utile? si intende qui la porzione di superficie dello strato di deriva 52 che include le regioni impiantate 59?, ad esempio delimitata esternamente dalla regione di terminazione di bordo 10; la superficie utile potrebbe non corrispondere all?intera superficie della fetta 100 (ad esempio escludendo eventuali porzioni della fetta 100 laterali rispetto all?area attiva 54, che non sono di interesse durante l?utilizzo del dispositivo MPS 50 in quanto non prendono parte al trasporto di carica elettrica).
In una ulteriore forma di realizzazione, ? possibile disporre sulla superficie 52a (sia a contatto con la superficie 52a che a distanza da essa) una maschera avente regioni trasparenti al fascio 82 (ovvero, il fascio 82 le attraversa) e regioni opache al fascio 82 (ovvero, il fascio 82 non le attraversa, o le attraversa in forma attenuata tale da non riscaldare significativamente le porzioni della fetta 100 che si estendono al di sotto). Le regioni trasparenti della maschera sono allineate alle regioni impiantate 59?, per consentire la formazione del contatto ohmico 59?.
Opzionalmente, ed indipendentemente dalla forma di realizzazione utilizzata, vengono formate contemporaneamente le regioni impiantate 59' (in particolare, vengono attivati i droganti, ottenendo una concentrazione di specie droganti compresa tra approssimativamente 1?10<17 >atomi/cm<3 >e 1?10<20 >atomi/cm<3>) e i contatti ohmici 59? per ciascuna regione impiantata.
Inoltre, poich? il contatto ohmico si forma esclusivamente in corrispondenza delle regioni impiantate 59?, anche in assenza di maschera si ha un auto-allineamento tra le regioni impiantate 59? e il rispettivo contatto ohmico 59?.
In corrispondenza delle regioni impiantate 59?, l?aumento localizzato e superficiale della temperatura causa la formazione del contatto ohmico 59?; lateralmente alle regioni impiantate 59?, non si osserva tale effetto. La formazione del contatto ohmico 59? avviene a temperature comprese tra 1200?C e 2600?C. Secondo la presente invenzione, queste temperature vengono raggiunte in corrispondenza di una porzione superficiale (alcuni nanometri, es. 1-20 nm) delle regioni impiantate 59?. Per profondit? superiori la temperatura diminuisce a valori tali da non causare pi? la formazione del contatto ohmico 59?, che ? quindi autolimitata. Pertanto, il contatto ohmico 59? non si estende per l?intero spessore della rispettiva regione impiantata, ma esclusivamente a livello superficiale della stessa.
Il LASER 80 ?, ad esempio, un LASER UV a eccimeri. Altri tipi di LASER sono utilizzabili, tra cui LASER con lunghezza d?onda nella regione del visibile.
I parametri di configurazione ed azionamento del LASER 80, ottimizzati per raggiungere lo scopo della presente invenzione, sono i seguenti:
lunghezza d?onda tra 290 e 370 nm, in particolare 310 nm;
durata dell?impulso tra 100 ns e 300 ns, in particolare 160 ns;
numero di impulsi tra 1 e 10, in particolare 2; densit? di energia tra (2) 1.6 e 4 J/cm<2>, in particolare (3) 2.6 J/cm<2 >(considerata a livello della superficie 52a);
temperatura tra 1400 ?C e 2600 ?C, in particolare 1800 ?C (considerata a livello della superficie 52a).
L?area dello spot del fascio 82 a livello della superficie 52a ?, ad esempio, compresa tra 0.7 e 1.5 cm<2>.
Per coprire l?intera fetta 100, o la sotto-regione della fetta 100 da riscaldare, vengono quindi effettuate una o pi? scansioni del LASER 80 sul piano XY (es., una pluralit? di scansioni parallele tra loro e all?asse X e/o asse Y).
La Richiedente ha comunque verificato che, con i parametri precedentemente identificati, si ottiene il comportamento elettrico desiderato per il dispositivo MPS 50. La figura 8 illustra, a tale riguardo, dati sperimentali di variazione della corrente di conduzione in funzione della tensione applicata tra anodo e catodo del dispositivo MPS 50. La curva S1 ? relativa a misure elettriche in corrispondenza del diodo PiN precedentemente al trattamento con LASERT, mentre la curva S2 ? relativa a misure elettriche in corrispondenza del diodo PiN dopo il trattamento con LASER, e quindi con contatto ohmico formato. Gli andamenti delle curve S1 e S2 confermano il comportamento atteso.
La figura 9 mostra un dispositivo MOSFET 90 secondo un aspetto della presente invenzione.
Elementi e caratteristiche tecniche del dispositivo MOSFET 90 comuni al dispositivo MOSFET 20 di figura 5 sono illustrati con gli stessi numeri di riferimento e non sono ulteriormente descritti.
A differenza del dispositivo MOFET 20, il dispositivo MOSFET 90 presenta un contatto ohmico 91 in corrispondenza della regione di interfaccia 34, tra il metallo 30 e la regione di corpo 25. Il dispositivo MOSFET 90 presenta inoltre un ulteriore contatto ohmico 92 in corrispondenza della porzione superficiale 36, tra il metallo 30 e la regione di sorgente 28.
Secondo un aspetto della presente invenzione, sia il contatto ohmico 91 che il contatto ohmico 92 sono formati da uno o pi? strati ricchi in carbonio (?carbon-rich layers?), includenti ad esempio strati di grafite, o multi-strati di grafene. Pi? in particolare, ciascun contatto ohmico 91, 92 presenta, in corrispondenza della superficie 52a, uno strato amorfo Si/C in cui gli atomi di Carbonio sono preponderanti (ad esempio, almeno 2 volte maggiori, in particolare da 2 a 100 volte maggiori) rispetto agli atomi di Silicio, in seguito ad una separazione di fase tra gli stomi di Silicio e gli atomi di Carbonio del substrato di SiC. Al di sotto di questo strato amorfo, ciascun contatto ohmico 91, 92 pu? presentare uno strato includente cluster di Carbonio (es., strato di grafite), di spessore maggiore rispetto allo strato amorfo. La formazione di un tale contatto ohmico 59? ? dovuta ad una decomposizione termica del Carburo di Silicio, come risultato del processo di fabbricazione illustrato nel seguito.
Secondo un ulteriore aspetto della presente invenzione, il contatto ohmico 91 e il contatto ohmico 92 sono autoallineati, in corrispondenza della superficie 22a, con la regione di interfaccia 34 e con la regione di sorgente 28 (ovvero, in vista superiore sul piano XY, i contatti ohmici 91, 92 hanno la stessa forma ed estensione della regione di interfaccia 34 e, rispettivamente, della regione di sorgente 28).
I contatti ohmici 91 e 92 si estendono in profondit? (lungo Z) all?interno del corpo semiconduttore 22 per una profondit? compresa tra un nanometro ed alcune decine di nanometri (es., tra 1 e 20 nm), misurati a partire dalla superficie 22a.
Ciascun contatto ohmico 91, 92 realizza un collegamento elettrico avente valore di resistivit? elettrica inferiore al valore di resistivit? elettrica della regione che la alloggia. In particolare, ciascun contatto ohmico 91, 92 ha resistenza elettrica inferiore alla resistenza elettrica della rispettiva regione 34, 28 che lo alloggia.
Le fasi di formazione dei contatti ohmici 91 e 92 sono descritte nel seguito con riferimento alla figura 10.
In particolare, la figura 10 mostra una fetta (wafer) 200 che include il dispositivo MOSFET 90 ad uno stadio intermedio di fabbricazione, in cui sono state formate (in modo di per s? noto) la regione di corpo 25, la regione di interfaccia 34, la regione di sorgente 28, le strutture di porta 26 e lo strato isolante 29.
Al fine di formare i contatti ohmici 91, 92, si genera in corrispondenza della superficie 22a un budget termico atto a favorire la generazione, in corrispondenza delle regioni di interfaccia 34 e di sorgente 28, del rispettivo contatto ohmico 91, 92.
A questo fine, viene utilizzata una sorgente LASER 95 configurata per generare un fascio 96 tale da scaldare localmente la superficie 22a (in particolare, le regioni di interfaccia 34 e di sorgente 28) fino ad una temperatura pari a circa 1200?C-2600 ?C.
Una temperatura nel summenzionato intervallo ? tale da favorire la generazione delle regioni ricche in Carbonio e strati di grafite/grafene esclusivamente in corrispondenza delle regioni di interfaccia 34 e di sorgente 28, e non della superficie 22a in cui non si estendono le regioni di interfaccia 34 e di sorgente 28.
In una forma di realizzazione, la trasformazione delle regioni di interfaccia 34 e di sorgente 28 nel rispettivo contatto ohmico avviene riscaldando l?intera fetta 200, muovendo opportunamente il LASER 95.
In una ulteriore forma di realizzazione, la trasformazione delle regioni di interfaccia 34 e di sorgente 28 nel rispettivo contatto ohmico avviene riscaldando selettivamente le regioni di interfaccia 34 e di sorgente 28, direzionando opportunamente il fascio 96.
In una ulteriore forma di realizzazione, ? possibile disporre sulla fetta 200 una maschera (non illustrata nelle figure) avente regioni trasparenti al fascio 96 (ovvero, il fascio 96 le attraversa) e regioni opache al fascio 96 (ovvero, il fascio 96 non le attraversa, o le attraversa in forma attenuata tale da non riscaldare significativamente le porzioni mascherate della fetta 200). Le regioni trasparenti della maschera sono allineate alle regioni di interfaccia 34 e di sorgente 28, per consentire la formazione del rispettivo contatto ohmico e proteggere porzioni della fetta 200 in cui non ? prevista la formazione di un contatto ohmico tramite il LASER 95.
La Richiedente ha verificato che la formazione del contatto ohmico 92 in corrispondenza della regione di sorgente 28 (drogata N+) richiede una energia del fascio 96 differente rispetto all?energia richiesta per la formazione del contatto ohmico 91 in corrispondenza della regione di interfaccia 34 (drogata P+).
L?ottimizzazione delle propriet? ohmiche del contatto 92 in corrispondenza della regione di sorgente 28 (drogata N+) potrebbe richiedere una energia del fascio 96 differente rispetto all?energia richiesta per l?ottimizzazione delle propriet? ohmiche del contatto 91 in corrispondenza della regione di interfaccia 34 (drogata P+). A questo fine, ? possibile regolare parametri di funzionamento del LASER 95, per generare un rispettivo fascio 96 in corrispondenza della regione di interfaccia 34 e della regione di sorgente 28, ciascun fascio essendo progettato per generare il rispettivo strato con propriet? ohmiche.
In ogni caso, la Richiedente ha verificato che la formazione del contatto ohmico 92 in corrispondenza della regione di sorgente 28 (drogata N+) e del contatto ohmico 91 in corrispondenza della regione di interfaccia 34 (drogata P+) pu? avvenire a parit? di energia del fascio.
In dettaglio, in corrispondenza delle regioni di interfaccia 28 e 34, i parametri di configurazione ed azionamento del LASER 95, ottimizzati per raggiungere lo scopo della presente invenzione, sono i seguenti:
lunghezza d?onda tra 290 e 370 nm, in particolare 310 nm;
durata dell?impulso tra 100 ns e 300 ns, in particolare 160 ns;
numero di impulsi tra 1 e 10, in particolare 2; densit? di energia tra (2) 1.6 e 4 J/cm<2>, in particolare (3) 2.6 J/cm<2 >(considerata a livello della superficie 22a);
temperatura tra 1400 ?C e 2600 ?C, in particolare 1800 ?C (considerata a livello della superficie 22a).
L?area dello spot del fascio 82 a livello della superficie 22a ?, ad esempio, compresa tra 0.7 e 1.5 cm<2>.
Per coprire l?intera fetta 200, o la sotto-regione della fetta 200 da riscaldare, vengono quindi effettuate una o pi? scansioni del LASER 95 sul piano XY (es., una pluralit? di scansioni parallele tra loro e all?asse X e/o asse Y).
In alternativa, figura 11, ? possibile disporre una maschera 97 sulla fetta 200, tale maschera essendo provvista di rispettive finestre 97a, 97b in corrispondenza delle (ovvero, verticalmente allineate alle) regioni di interfaccia 34 e di sorgente 28. Restanti porzioni 97c della maschera 97 sono completamente opache al fascio 96, ovvero non vengono attraversate dal fascio 96 (o comunque vengono attraversate in modo non significativo e tale da non generare in corrispondenza delle strutture sottostanti della fetta 200 un riscaldamento tale da causare danneggiamenti o fenomeni indesiderati di altro tipo).
La finestra 97a in corrispondenza della regione di interfaccia 34 ? provvista di un filtro 98 atto a modificare caratteristiche del fascio 96, ad esempio nel caso in cui fosse opportuno modificare alcune caratteristiche del fascio che impatta sulla regione di interfaccia 34. Viceversa, il filtro 98 non ? presente. La finestra 97b in corrispondenza della regione di sorgente 28 non presenta alcun filtro, ovvero ? trasparente al fascio 96, che la attraversa in forma sostanzialmente inalterata nelle proprie caratteristiche.
Nel seguito della presente invenzione, si considera che entrambe le finestre 97a e 97b siano prive di un filtro, e che la maschera 97 abbia la funzione di proteggere regioni che non si desidera riscaldare con il fascio 96 (mediante le porzioni opache 97c).
In particolare, in questa forma di realizzazione, il fascio 96 ? generato controllando il LASER 95 nel modo seguente:
lunghezza d?onda tra 290 e 370 nm, in particolare 310 nm;
durata dell?impulso tra 100 ns e 300 ns, in particolare 160 ns;
numero di impulsi tra 1 e 10, in particolare 2; densit? di energia tra (2) 1.6 e 4 J/cm<2>, in particolare (3) 2.6 J/cm<2 >(considerata a livello della superficie 22a);
temperatura tra 1400 ?C e 2600 ?C, in particolare 1800 ?C (considerata a livello della superficie 22a).
L?area dello spot del fascio 82 a livello della superficie 22a ?, ad esempio, compresa tra 0.7 e 1.5 cm<2>.
Per coprire l?intera fetta 200, o la sotto-regione della fetta 200 da riscaldare, vengono quindi effettuate una o pi? scansioni del LASER 95 sul piano XY (es., una pluralit? di scansioni parallele tra loro e all?asse X e/o asse Y).
Il fascio 96 cos? generato viene direzionato verso la regione di sorgente 28 (N+), attraverso la finestra 97b e verso la regione di interfaccia 34 (P+) attraverso la finestra 97a.
Risulta evidente che, secondo una ulteriore forma di realizzazione, ? possibile introdurre un filtro anche in corrispondenza della finestra 97b, e generare il fascio 96 in modo opportuno (ovvero tale per cui il fascio filtrato sia atto a generare il contatto ohmico in corrispondenza della regione di sorgente 28).
Poich? il contatto ohmico si forma esclusivamente in corrispondenza delle regioni impiantate P ed N, si ha un auto-allineamento tra le regioni di interfaccia 34/sorgente 28 ed il rispettivo contatto ohmico 91/92.
La trasformazione del SiC in strati ricchi in Carbonio e/o strati di grafite e/o grafene avviene sulla base delle considerazioni tecniche gi? descritte precedentemente, con riferimento alla fabbricazione del dispositivo MPS.
Il LASER 95 ?, ad esempio, un LASER UV a eccimeri. Altri tipi di LASER sono utilizzabili, tra cui LASER con lunghezza d?onda nella regione del visibile.
Da un esame delle caratteristiche dell'invenzione fornite secondo la presente descrizione sono evidenti i vantaggi che essa consegue.
In particolare, secondo la presente invenzione, ? possibile, con un singolo processo, realizzare contatti ohmici su regioni P+ o N+ senza alcuna deposizione di strati metallici superando gli svantaggi relativi all?arte nota precedentemente identificata e descritta.
Infine, ? chiaro che ? possibile apportare modifiche e variazioni a quanto ? stato descritto e illustrato qui, senza con ci? scostarsi dall'ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
In particolare, come gi? osservato precedentemente, la presente invenzione non ? limitata alla formazione di un contatto ohmico di un dispositivo MPS o di un MOSFET, ma si estende alla formazione di un contatto ohmico in un generico dispositivo elettronico a conduzione verticale, quale ad esempio un Diodo Schottky, un Diodo JBS, un MOSFET, un IGBT, un JFET, un DMOS, ecc.

Claims (24)

  1. RIVENDICAZIONI 1. Metodo di fabbricazione di un dispositivo elettronico (50; 90) basato su SiC, comprendente le fasi di: - impiantare, in corrispondenza di un lato fronte (52a; 22a) di un corpo solido (52; 22) di SiC avente una conducibilit? di tipo N, specie droganti di tipo P formando cos? una regione impiantata (59?; 34) che si estende nel corpo solido a partire dal lato fronte (52a; 22a) e che ha una superficie superiore complanare a detto lato fronte (52a; 22a); e - generare un primo fascio LASER (82; 96) verso detta regione impiantata (59?; 34) al fine di generare un riscaldamento della regione impiantata (59?; 34) a temperature comprese tra 1500?C e 2600?C, cos? da formare una prima regione di contatto elettrico (59?; 91) ricca in Carbonio in corrispondenza di detta regione impiantata (59?; 34).
  2. 2. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui formare la prima regione di contatto ohmico (59?; 91) comprende formare uno o pi? strati di grafene e/o grafite all?interno della regione impiantata (59?; 34).
  3. 3. Metodo secondo la rivendicazione 1 o 2, in cui detto primo fascio LASER (82; 96) ? generato secondo i seguenti parametri: - lunghezza d?onda tra 290 nm e 370 nm, in particolare 310 nm; - durata dell?impulso tra 100 e 300 ns, in particolare 160 ns; - numero di impulsi tra 1 e 10, in particolare 2; - densit? di energia tra 1.6 e 4 J/cm<2>, in particolare 2.6J/cm<2>.
  4. 4. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui detta prima regione di contatto elettrico (59?; 34) forma un primo contatto ohmico avente una propria superficie superiore coincidente con la superficie superiore della regione impiantata (59?; 34).
  5. 5. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui detta prima regione di contatto elettrico (59?; 91) ha uno spessore compreso tra 1 nm e 20 nm.
  6. 6. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui il materiale del corpo solido ? uno tra: 4H-SiC, 6H-SiC, 3C-SiC, 15R-SiC.
  7. 7. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui detto dispositivo elettronico (50; 90) ? uno tra: un diodo Merged-PiN-Schottky, Diodi Schottky, Diodi JBS, MOSFETs, IGBTs, JFETs, DMOS.
  8. 8. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui detto dispositivo elettronico (50) ? un diodo Merged-PiN-Schottky, MPS, il metodo comprendendo le fasi di: - formare detto corpo solido, includendo: disporre un substrato di SiC di tipo N avente un proprio lato fronte ed un proprio lato retro opposti tra loro, e crescere epitassialmente, sul lato fronte del substrato, uno strato di deriva (52) di SiC di tipo N; - formare un primo terminale elettrico (58) in contatto elettrico con la regione drogata (59') tramite la prima regione di contatto elettrico (59?) e in contatto elettrico diretto con lo strato di deriva (52) lateralmente alla regione drogata (59'), in modo da formare un diodo a barriera di giunzione, JB, con detta regione drogata (59') e un diodo Schottky con lo strato di deriva (52); e - formare un secondo terminale elettrico (57) in corrispondenza del lato retro del substrato.
  9. 9. Metodo secondo una qualsiasi delle rivendicazioni 1-7, in cui detto dispositivo elettronico (90) ? un MOSFET, il metodo comprendendo le fasi di: formare, in corrispondenza di detto lato fronte (22a) del corpo solido (22), una prima regione di corpo (25) di tipo P; formare detta regione impiantata (34) all?interno della prima regione di corpo (25); formare, in corrispondenza di detto lato fronte (22a) del corpo solido (22), una seconda regione di corpo (25) di tipo P, estendentesi lateralmente alla prima regione di corpo (25); formare, nella seconda regione di corpo (25), una regione di sorgente (28) di tipo N; generare un secondo fascio LASER (96) verso detta regione di sorgente (28) al fine di generare un riscaldamento della regione di sorgente (28) a temperature comprese tra 1500?C e 2600?C, cos? da formare una seconda regione di contatto elettrico (92) ricca in Carbonio in corrispondenza di detta regione di sorgente (28).
  10. 10. Metodo secondo la rivendicazione 9, in cui detto secondo fascio LASER (96) ? generato secondo i seguenti parametri: - lunghezza d?onda tra 290 nm e 370 nm, in particolare 310 nm; - durata dell?impulso tra 100 e 300 ns, in particolare 160 ns; - numero di impulsi tra 1 e 10, in particolare 2; - densit? di energia tra 2 e 4 J/cm<2>, in particolare 3J/cm<2>.
  11. 11. Metodo secondo la rivendicazione 9 o 10, in cui formare la seconda regione di contatto ohmico (92) comprende formare uno o pi? strati di grafene e/o grafite all?interno della regione di sorgente (28).
  12. 12. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui detta prima regione di contatto elettrico (59?; 34) forma un primo contatto ohmico avente una propria superficie superiore coincidente con la superficie superiore della regione impiantata (59?; 34).
  13. 13. Metodo secondo una qualsiasi delle rivendicazioni 9-12, in cui detta seconda regione di contatto elettrico (59?; 91) ha uno spessore compreso tra 1 nm e 20 nm.
  14. 14. Dispositivo elettronico (50; 90) basato su SiC, comprendente: - un corpo solido (52; 22) di SiC avente una conducibilit? di tipo N, - una regione impiantata (59?; 34) estendentesi in corrispondenza di un lato fronte (52a; 22a) del corpo solido (52; 22), ed includente specie droganti di tipo P, detta regione impiantata avendo una superficie superiore complanare a detto lato fronte (52a; 22a) del corpo solido; e - una prima regione di contatto elettrico (59?; 91) ricca in Carbonio estendentesi in corrispondenza di detta regione impiantata (59?; 34).
  15. 15. Dispositivo secondo la rivendicazione 14, in cui la prima regione di contatto elettrico (59?; 91) comprende uno o pi? strati di grafene e/o grafite all?interno della regione impiantata (59?; 34).
  16. 16. Dispositivo secondo la rivendicazione 15, in cui detta prima regione di contatto elettrico (59?; 91) forma un contatto ohmico avente una propria superficie superiore coincidente con la superficie superiore della regione impiantata (59?; 34).
  17. 17. Dispositivo secondo una qualsiasi delle rivendicazioni 14-16, in cui detta regione di contatto elettrico (59?) ha uno spessore compreso tra 1 nm e 20 nm.
  18. 18. Dispositivo secondo una qualsiasi delle rivendicazioni 14-17, in cui il materiale del corpo solido ? uno tra: 4H-SiC, 6H-SiC, 3C-SiC, 15R-SiC.
  19. 19. Dispositivo secondo una qualsiasi delle rivendicazioni 14-18, scelto tra: un diodo Merged-PiN-Schottky, Diodi Schottky, Diodi JBS, MOSFETs, IGBTs, JFETs, DMOS.
  20. 20. Dispositivo secondo una qualsiasi delle rivendicazioni 14-19, di tipo diodo Merged-PiN-Schottky, MPS, in cui il corpo solido include un substrato di SiC di tipo N avente un proprio lato fronte ed un proprio lato retro opposti tra loro, e uno strato di deriva (52) di SiC di tipo N sul lato fronte del substrato, comprendente inoltre: - un primo terminale elettrico (58) in contatto elettrico con la regione drogata (59') tramite la prima regione di contatto ohmico (59?) e in contatto elettrico diretto con lo strato di deriva (52) lateralmente alla regione drogata (59'), in modo da formare un diodo a barriera di giunzione, JB, con detta regione drogata (59') e un diodo Schottky con lo strato di deriva (52); e - un secondo terminale elettrico (57) in corrispondenza del lato retro del substrato.
  21. 21. Dispositivo secondo una qualsiasi delle rivendicazioni 14-19, in cui detto dispositivo elettronico (90) ? un MOSFET comprendente: una prima regione di corpo (25) di tipo P in corrispondenza di detto lato fronte (22a) del corpo solido (22), alloggiante detta regione impiantata (34); una seconda regione di corpo (25) di tipo P, estendentesi in corrispondenza di detto lato fronte (22a) del corpo solido (22), lateralmente alla prima regione di corpo (25); una regione di sorgente (28) di tipo N nella seconda regione di corpo (25); una seconda regione di contatto elettrico (92) ricca in Carbonio in detta regione di sorgente (28).
  22. 22. Dispositivo secondo la rivendicazione 21, in cui la seconda regione di contatto elettrico (92) comprende uno o pi? strati di grafene e/o grafite all?interno della regione di sorgente (28).
  23. 23. Dispositivo secondo la rivendicazione 21 o 22, in cui detta seconda regione di contatto elettrico (92) forma un contatto ohmico avente una propria superficie superiore coincidente con la superficie superiore della regione di sorgente (28).
  24. 24. Dispositivo secondo una qualsiasi delle rivendicazioni 21-23, in cui detta regione di contatto elettrico (92) ha uno spessore compreso tra 1 nm e 20 nm.
IT102020000008179A 2020-04-17 2020-04-17 Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico IT202000008179A1 (it)

Priority Applications (6)

Application Number Priority Date Filing Date Title
IT102020000008179A IT202000008179A1 (it) 2020-04-17 2020-04-17 Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico
JP2021044497A JP2021174984A (ja) 2020-04-17 2021-03-18 ＳｉＣを基礎とした電子装置におけるオーミックコンタクト形成及び電子装置
US17/225,998 US20210328022A1 (en) 2020-04-17 2021-04-08 Ohmic contact formation in a sic-based electronic device
EP21167886.7A EP3896720A1 (en) 2020-04-17 2021-04-12 Ohmic contact formation in a sic-based electronic device, and electronic device
CN202120779757.0U CN215183858U (zh) 2020-04-17 2021-04-16 电子器件
CN202110410319.1A CN113539831A (zh) 2020-04-17 2021-04-16 在SiC基电子器件中的欧姆接触形成

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102020000008179A IT202000008179A1 (it) 2020-04-17 2020-04-17 Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico

Publications (1)

Publication Number Publication Date
IT202000008179A1 true IT202000008179A1 (it) 2021-10-17

Family

ID=71094742

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102020000008179A IT202000008179A1 (it) 2020-04-17 2020-04-17 Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico

Country Status (5)

Country Link
US (1) US20210328022A1 (it)
EP (1) EP3896720A1 (it)
JP (1) JP2021174984A (it)
CN (2) CN215183858U (it)
IT (1) IT202000008179A1 (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202000004696A1 (it) 2020-03-05 2021-09-05 St Microelectronics Srl METODO DI FABBRICAZIONE DI UN DISPOSITIVO ELETTRONICO IN SiC CON FASI DI MANIPOLAZIONE RIDOTTE, E DISPOSITIVO ELETTRONICO IN SiC
IT202000008167A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic
TWI810132B (zh) * 2023-01-04 2023-07-21 鴻揚半導體股份有限公司 晶圓背面研磨方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080099769A1 (en) * 2006-10-25 2008-05-01 Infineon Technologies Austria Ag PRODUCTION OF AN INTEGRATED CIRCUIT INCLUDING ELECTRICAL CONTACT ON SiC
US8962468B1 (en) * 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
CN109037041A (zh) * 2018-09-21 2018-12-18 黄兴 一种碳化硅的欧姆接触的制备方法及器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063948A (ja) * 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP6617292B2 (ja) * 2014-05-23 2019-12-11 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
JP6058228B1 (ja) * 2015-04-22 2017-01-11 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20180019309A1 (en) * 2016-07-15 2018-01-18 Global Power Technologies Group, Inc. Semiconductor device based on wideband gap semiconductor materials
JP6926869B2 (ja) * 2017-09-13 2021-08-25 富士電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080099769A1 (en) * 2006-10-25 2008-05-01 Infineon Technologies Austria Ag PRODUCTION OF AN INTEGRATED CIRCUIT INCLUDING ELECTRICAL CONTACT ON SiC
US8962468B1 (en) * 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
CN109037041A (zh) * 2018-09-21 2018-12-18 黄兴 一种碳化硅的欧姆接触的制备方法及器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LEMAITRE MAXIME G ET AL: "Low-temperature, site selective graphitization of SiC via ion implantation and pulsed laser annealing", APPLIED PHYSICS LETTERS, A I P PUBLISHING LLC, US, vol. 100, no. 19, 7 May 2012 (2012-05-07), pages 193105 - 193105, XP012155967, ISSN: 0003-6951, [retrieved on 20120508], DOI: 10.1063/1.4707383 *
MAXIME G. LEMAITRE: "Low-temperature, site selective graphitization of SiC via ion implantation and pulsed laser annealing", APPLIED PHYSICS LETTERS, vol. 100, 2012, pages 193105, XP012155967, DOI: 10.1063/1.4707383

Also Published As

Publication number Publication date
JP2021174984A (ja) 2021-11-01
CN113539831A (zh) 2021-10-22
EP3896720A1 (en) 2021-10-20
CN215183858U (zh) 2021-12-14
US20210328022A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
CN109841616B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
IT202000008179A1 (it) Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico
JP4581270B2 (ja) ＳｉＣ半導体のイオン注入層及びその製造方法
US20150115285A1 (en) Semiconductor device and fabrication method of semiconductor device
JP6540585B2 (ja) 炭化珪素半導体装置およびその製造方法
CN103996700B (zh) 包括注入区的超级结半导体器件
JP2004247545A (ja) 半導体装置及びその製造方法
JP2000106371A (ja) 炭化珪素半導体装置の製造方法
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
JP6463214B2 (ja) 半導体装置
CN106796955A (zh) 半导体装置
US20230343831A1 (en) DOPING ACTIVATION AND OHMIC CONTACT FORMATION IN A SiC ELECTRONIC DEVICE, AND SiC ELECTRONIC DEVICE
US20220028979A1 (en) Silicon carbide diode with reduced voltage drop, and manufacturing method thereof
US20230282757A1 (en) Method for manufacturing a uv-radiation detector device based on sic, and uv-radiation detector device based on sic
JP6946824B2 (ja) 半導体装置および半導体装置の製造方法
JP6183087B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2005005578A (ja) 半導体装置およびその製造方法
JP2022060802A (ja) 炭化珪素半導体装置
IT202000004696A1 (it) METODO DI FABBRICAZIONE DI UN DISPOSITIVO ELETTRONICO IN SiC CON FASI DI MANIPOLAZIONE RIDOTTE, E DISPOSITIVO ELETTRONICO IN SiC
CN111900208A (zh) 一种集成新型刻蚀工艺jbs的碳化硅umosfet器件及其制备方法
US20230299148A1 (en) Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device
EP4246554A1 (en) Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device
JP7501000B2 (ja) 半導体装置
JP7062946B2 (ja) 半導体装置および半導体装置の製造方法
JP2024085861A (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法