FR3135162A1 - Connexion électrique et son procédé de fabrication - Google Patents

Connexion électrique et son procédé de fabrication Download PDF

Info

Publication number
FR3135162A1
FR3135162A1 FR2204130A FR2204130A FR3135162A1 FR 3135162 A1 FR3135162 A1 FR 3135162A1 FR 2204130 A FR2204130 A FR 2204130A FR 2204130 A FR2204130 A FR 2204130A FR 3135162 A1 FR3135162 A1 FR 3135162A1
Authority
FR
France
Prior art keywords
substrate
face
electrode
sub2
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2204130A
Other languages
English (en)
Inventor
Alain Inard
Emmanuel Josse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR2204130A priority Critical patent/FR3135162A1/fr
Priority to US18/303,409 priority patent/US20230352513A1/en
Publication of FR3135162A1 publication Critical patent/FR3135162A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14669—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Connexion électrique et son procédé de fabrication La présente description concerne un procédé de fabrication comprenant les étapes suivantes : prévoir un substrat de silicium (SUB2) ayant un via (200) pénétrant dans le substrat (SUB2) à partir de sa face avant (100) et comprenant un cœur conducteur (201) en silicium et une gaine isolante (202) en oxyde de silicium ; graver le substrat (SUB2) à partir de sa face arrière (102), sélectivement par rapport à la gaine (202) pour qu'une partie du via (200) fasse saillie de la face arrière (102) ; déposer une couche isolante (300) d'oxyde de silicium du côté de la face arrière (102) ; polir la couche isolante (300) jusqu'à exposer le cœur (201) en laissant en place une partie de l'épaisseur de la couche isolante (300) ; et former une électrode conductrice (104) en contact avec le cœur (201). Figure pour l'abrégé : Fig. 3

Description

Connexion électrique et son procédé de fabrication
La présente description concerne de façon générale les circuits électroniques, et, plus particulièrement, les connexions électriques dans les circuits électroniques. La présente demande concerne également un procédé de fabrication d'un circuit électronique, et, plus particulièrement, d'une connexion électrique dans un tel circuit.
On connait des circuits ou dispositifs électroniques comprenant un substrat en silicium ayant une première face, dite face avant, revêtue d'une structure d'interconnexion couramment appelée structure d'interconnexion de fin de ligne (BEOL de l'anglais "Back End Of Line"), et une deuxième face, dite face arrière, opposée et parallèle à la première face.
Lorsqu'une électrode conductrice est prévue du côté de la face arrière du substrat, une connexion électrique connecte électriquement l'électrode à la structure d'interconnexion revêtant la face avant.
Toutefois, ces connexions électriques connues et leurs procédés de fabrication présentent des défauts.
Il existe un besoin de pallier tout ou partie des inconvénients des dispositifs électroniques connus comprenant une connexion électrique telle que décrite ci-dessus et des procédés de fabrication connus de ces dispositifs électroniques.
Par exemple, il existe un besoin de pallier tout ou partie des inconvénients d'une connexion électrique telle que décrite précédemment que comprennent ces dispositifs électroniques connus, et des procédés connus de fabrication d'une telle connexion électrique.
Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs électroniques connus comprenant une connexion électrique telle que décrite ci-dessus et des procédés de fabrication connus de ces dispositifs électroniques.
Par exemple, un mode de réalisation pallie tout ou partie des inconvénients d'une connexion électrique telle que décrite précédemment que comprennent ces dispositifs électroniques connus, et des procédés connus de fabrication d'une telle connexion électrique.
Un mode de réalisation prévoit un procédé de fabrication comprenant les étapes suivantes :
prévoir un substrat de silicium ayant une face avant revêtue d'une structure d'interconnexion, une face arrière opposée à la face avant, au moins un via pénétrant verticalement dans le substrat à partir de la face avant sur une partie de l'épaisseur du substrat, ledit au moins un via comprenant un cœur conducteur en silicium et une gaine isolante en oxyde de silicium pouvant comprendre du nitrure de silicium, la gaine recouvrant le cœur et l'isolant électriquement du substrat ;
graver, à partir de la face arrière, le substrat sélectivement par rapport à la gaine de sorte qu'une partie dudit au moins un via fasse saillie de la face arrière ;
déposer une couche isolante d'oxyde de silicium pouvant comprendre du nitrure de silicium du côté de la face arrière sur une épaisseur supérieure à une hauteur de la partie dudit au moins un via en saillie ;
effectuer un polissage chimico-mécanique de la couche isolante jusqu'à exposer le cœur conducteur dudit au moins un via en laissant en place une partie de l'épaisseur de la couche isolante sur la face arrière ; et
former une électrode conductrice du côté de la face arrière et en contact avec le cœur dudit au moins un via.
Selon un mode de réalisation, l'étape de formation de l'électrode comprend le dépôt d'une couche conductrice sur la couche isolante et en contact avec le cœur dudit au moins un via, et une étape de retrait d'une partie de la couche conductrice en laissant en place ladite électrode.
Selon un mode de réalisation, la couche isolante est déposée sur et en contact avec la face arrière du substrat et la partie dudit au moins un via en saillie.
Selon un mode de réalisation, le procédé comprend en outre, entre l'étape de polissage et l'étape de formation de l'électrode, une étape de gravure d'une partie du cœur dudit au moins un via, la gravure étant mise en œuvre du côté de la face arrière et étant sélective par rapport à la gaine et à la couche isolante.
Selon un mode de réalisation, le procédé comprend en outre, après l'étape de formation de l'électrode, une étape de formation d'un film quantique reposant sur la couche isolante et l'électrode.
Selon un mode de réalisation, le procédé comprend en outre :
une étape de prévision d'un substrat supplémentaire en silicium ayant une face avant revêtue d'une structure d'interconnexion supplémentaire et une face arrière opposée à la face avant du substrat supplémentaire et destinée à recevoir de la lumière ; et
une étape d'assemblage de la structure d'interconnexion sur la structure d'interconnexion supplémentaire.
Selon un mode de réalisation, le film quantique est configuré pour convertir de la lumière infrarouge en paires électron-trou et l'électrode est en un matériau transparent à la lumière infrarouge, par exemple en oxyde de zinc et/ou en oxyde d'indium-étain.
Selon un mode de réalisation, la gaine dudit au moins un via est en contact avec le cœur dudit au moins un via.
Un mode de réalisation prévoit un dispositif comprenant :
un substrat semiconducteur en silicium comprenant une face avant et une face arrière opposée à la face avant ;
une structure d'interconnexion revêtant la face avant ;
une couche isolante en oxyde de silicium pouvant comprendre du nitrure de silicium, la couche isolante reposant sur la face arrière ;
au moins un via comprenant un cœur conducteur en silicium recouvert latéralement d'une gaine isolante en oxyde de silicium pouvant comprendre du nitrure de silicium, ledit au moins un via traversant le substrat à partir de sa face avant, au moins la gaine dudit au moins via traversant la couche isolante et affleurant une première face de la couche isolante opposée à une deuxième face de la couche isolante tournée vers le substrat ; et
une électrode conductrice reposant sur et en contact avec le cœur conducteur dudit au moins un via, du côté de la face arrière du substrat.
Selon un mode de réalisation, le dispositif comprend en outre un film quantique reposant sur la couche isolante et l'électrode.
Selon un mode de réalisation, le dispositif comprend en outre un substrat supplémentaire en silicium et une structure d'interconnexion supplémentaire reposant sur une face avant du substrat supplémentaire, la structure d'interconnexion étant assemblée sur la structure d'interconnexion supplémentaire et le substrat supplémentaire comprenant une face arrière opposée à sa face avant et destinée à recevoir de la lumière.
Selon un mode de réalisation, le film quantique est configuré pour convertir de la lumière infrarouge en paires électron-trou et l'électrode est en un matériau transparent à la lumière infrarouge, par exemple en oxyde de zinc et/ou en oxyde d'indium-étain.
Selon un mode de réalisation, la gaine dudit au moins un via est en contact avec le cœur dudit au moins un via.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la est une vue en coupe illustrant un exemple d'un dispositif électronique comprenant une connexion électrique telle que décrite précédemment ;
la illustre, par trois vues en coupe A, B et C, des étapes d'un exemple de procédé de fabrication d'une connexion électrique du dispositif de la ;
la illustre, par cinq vues en coupe A, B, C, D et E, des étapes d'un mode de réalisation d'un procédé de fabrication d'une connexion électrique du dispositif de la ;
la représente, par une vue en coupe, une étape d'un procédé de fabrication du dispositif de la selon un mode de réalisation ; et
la représente, par une vue en coupe, une autre étape d'un procédé de fabrication du dispositif de la selon un mode de réalisation.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les divers circuits connus comprenant une connexion électrique connectant électriquement une électrode conductrice disposée du côté de la face arrière du substrat en silicium du circuit et une structure d'interconnexion de fin de ligne reposant sur la face avant du substrat n'ont pas été détaillé, les modes de réalisation et variantes décrits étant compatibles avec ces circuits connus.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures ou à un ... dans une position normale d'utilisation.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La est une vue en coupe illustrant un exemple d'un dispositif électronique 1 comprenant une connexion électrique telle que décrite précédemment.
Le dispositif 1 comprend une première puce ("chip" en anglais) IR.
La puce IR comprend un substrat en silicium SUB2 ayant une face avant 100 et une face arrière 102 opposée à la face avant 100.
La face avant 100 est revêtue d'une structure d'interconnexion de fin de ligne BEOL2. Bien que cela ne soit pas détaillé en , la structure d'interconnexion BEOL2 comprend des portions de couches électriquement conductrices noyées dans des couches électriquement isolantes, et des vias reliant les portions de couches électriquement conductrices entre elles et/ou à des composants, par exemple des transistors (non représentés), formés dans et sur le substrat SUB2 du côté de sa face 100 et/ou à des plots de connexion électriques (non représentés) formés du côté d'une première face de la structure BEOL2 opposée à une deuxième face de la structure BEOL2 disposée en vis-à-vis et du côté de la face 100 du substrat SUB2.
La puce IR comprend une électrode électriquement conductrice 104 disposée du côté de la face 102 du substrat SUB2. Par exemple, l'électrode 104 repose sur la face 102.
Dans cet exemple, la puce 104 comprend un film quantique QF recouvrant la face 102 du substrat SUB2, le film étant en contact de l'électrode 104. Bien que cela ne soit pas représenté en , une couche isolante est disposée entre le film QF et le substrat SUB2 pour les isoler électriquement l'un de l'autre.
Le film QF est configuré pour convertir de la lumière reçue dans une plage donnée de longueurs d'onde en paire électron-trou. Par exemple, le film QF est configuré pour convertir de la lumière infrarouge en paires électron-trou, c'est-à-dire de la lumière ayant des longueurs d'onde par exemple comprises entre 780 nm et 1,5 µm.
La puce IR est par exemple un capteur de lumière infrarouge configuré pour recevoir de la lumière 106 à partir de sa face avant.
Dans l'exemple de la , le dispositif 1 comprend en outre une deuxième puce ("chip" en anglais) RGB.
La puce RGB comprend un substrat en silicium SUB1 ayant une face avant 108 et une face arrière 110 opposée à la face avant 108.
La face avant 108 est revêtue d'une structure d'interconnexion de fin de ligne BEOL1 (dans l'orientation de la , le substrat SUB1 repose sur la structure BEOL1). Bien que cela ne soit pas détaillé en , la structure d'interconnexion BEOL1 comprend, comme la structure d'interconnexion BEOL2, des portions de couches électriquement conductrices noyées dans des couches électriquement isolantes, et des vias reliant les portions de couches électriquement conductrices entre elles et/ou à des composants, par exemple des transistors (non représentés), formés dans et sur le substrat SUB1 du côté de sa face 108 et/ou à des plots de connexion électriques (non représentés) formés du côté d'une première face de la structure BEOL1 opposée à une deuxième face de la structure BEOL1 disposée en vis-à-vis et du côté de la face 108 du substrat SUB1.
La puce RGB est, par exemple, un capteur de lumière visible configuré pour recevoir de la lumière 106 à partir de sa face arrière 110. Par exemple, la puce RGB est configurée pour convertir de la lumière visible en paire électron-trou, par exemple de la lumière ayant des longueurs d'onde comprises entre 400 nm et 650 nm.
Bien que cela ne soit pas représenté en , une ou plusieurs couches anti-reflet et/ou des filtres et/ou des lentilles peuvent reposer sur la face 110 du substrat SUB1.
Dans l'exemple de la , la puce RGB est montée sur, ou assemblée avec, la puce IR. Plus particulièrement, dans cet exemple, la face avant 100 du substrat SUB2 est tournée vers la face avant 108 du substrat SUB1. Par exemple, la structure BEOL1 est montée sur, ou assemblée avec, la structure BEOL2, par exemple de sorte à assurer une connexion électrique entre les puces IR et RGB. Par exemple, la structure BEOL2 peut comprendre, du côté de sa face tournée vers la structure BEOL1, un ou plusieurs couches antireflet et/ou des filtres, par exemple configurés pour ne laisser passer que la lumière infrarouge. Par exemple, la face de la structure BEOL1 tournée vers la structure BEOL2 est en contact avec la face de la structure BEOL2 tournée vers la structure BEOL1. Par exemple, la structure BEOL2 peut comprendre, du côté de sa face tournée vers la structure BEOL1, une couche d'accroche, par exemple en oxyde de silicium, en contact avec la structure BEOL1, et/ou la structure BEOL1 peut comprendre, du côté de sa face tournée vers la structure BEOL2, une couche d'accroche, par exemple en oxyde de silicium, en contact avec la structure BEOL2.
Dans l'exemple de la , la lumière 106 reçue par le dispositif 1 du côté de la face arrière 110 du substrat SUB1 comprend des longueurs d'onde dans le visible et des longueurs d'onde dans l'infrarouge. La lumière 106 atteint d'abord le substrat SUB1 où la lumière visible est convertie en paire électron-trou. Une partie de la lumière 106 qui n'est pas convertie en paires électron-trou dans le substrat SUB1 et qui comprend des longueurs d'onde dans l'infrarouge traverse alors le substrat SUB1, les structures BEOL1 et BEOL2 et le substrat SUB2 avant d'atteindre le film QF où la lumière infrarouge est convertie en paires électron-trou.
La puce IR comprend une connexion électrique 112 traversant le substrat SUB2 depuis sa face 100 jusqu'à l'électrode 104. La connexion 112 permet de connecter électriquement l'électrode 104 à la structure BEOL2.
Bien que cela ne soit pas illustré en , la puce IR peut comprendre une pluralité de connexions 112, par exemple chacune connectée à une électrode 104 correspondante.
Un problème du dispositif 1, et, plus particulièrement, de la connexion 112, est d'assurer la connexion électrique entre l'électrode 104 et la connexion 112, tout en assurant que l'électrode 104 et la connexion 112 soient isolées électriquement du substrat SUB2, par exemple comme cela ressort de l'exemple de procédé de fabrication illustré par la .
La illustre, par trois vues en coupe A, B et C, des étapes d'un exemple de procédé de fabrication de la connexion électrique 112 du dispositif 1 de la .
A une étape illustrée par la vue A de la , un via 200 a été formé dans le substrat SUB2.
Le via 200 pénètre le substrat SUB2 à partir de sa face avant 100. Le via 200 pénètre le substrat SUB2 sur une partie seulement de son épaisseur. Dit autrement, le via 200 ne traverse pas le substrat SUB2. Le via 200 pénètre verticalement dans le substrat SUB2, c'est-à-dire dans une direction orthogonale au plan des faces 100 et 102 du substrat SUB2.
Le via 200 est destiné à former la connexion électrique 112 de la puce IR ( ). Le via 200 comprend un cœur 201 et une gaine 202. Le cœur 201 est électriquement conducteur.
La gaine 202 est électriquement isolante. La gaine 202 recouvre le cœur 201 et l'isole électriquement du substrat SUB2, c'est-à-dire du silicium du substrat SUB2. Par exemple, la gaine 202 recouvre entièrement les parois verticales (ou latérales) du cœur 201, et entièrement une extrémité du cœur 201 opposée à la face 100, c'est-à-dire l'extrémité du cœur 201 disposée du côté de la face 102. Ainsi, aucune partie du cœur 201 n'est en contact avec le substrat SUB2. De préférence, la gaine 202 est en contact avec le cœur 201, par exemple avec l'intégralité des parois latérales du cœur 201 et de l'extrémité du cœur 201 la plus éloignée de la face 100. Plus préférentiellement, la gaine comprend deux surfaces principales sensiblement parallèles l'une avec l'autre, une première surface principale de la gaine 202 étant tournée vers le cœur 201 et étant entièrement en contact avec le cœur 201, et une deuxième surface principale de la gaine 202 étant tournée vers le substrat SUB2 et étant entièrement en contact avec le substrat SUB2. Dit autrement, la gaine 202 est intercalée entre le substrat SUB2 et le cœur 201 avec lesquels elle est en contact.
A titre d'exemple, le via 200 est formé en gravant une tranchée dans le substrat SUB2 à partir de la face 100 du substrat et sur une partie seulement de l'épaisseur du substrat SUB2, en formant la gaine 202 sur les parois et le fond de la tranchée, puis en remplissant la tranchée d'un matériau électriquement conducteur formant le cœur 201 du via 200.
Bien que cela ne soit pas illustré en vue A de la , lors de l'étape de formation du via 200, la face 102 du substrat SUB2 peut reposer sur et en contact avec une poignée, c'est-à-dire une couche de support.
En outre, à l'étape de la vue A de la , la structure BEOL2 a été formée sur la face 100 du substrat SUB2, la formation d'une telle structure BEOL2, par exemple par des étapes successives de dépôt et de gravure de couche conductrices et isolantes, étant à la portée de la personne du métier.
A une étape suivante illustrée par la vue B de la , le substrat SUB2 a été aminci, par exemple par polissage chimico-mécanique, à partir de sa face arrière 102, jusqu'à découvrir le cœur 201 du via 200, c'est-à-dire jusqu'à avoir retiré la portion de la gaine 202 qui recouvrait l'extrémité du cœur 201 du côté de la face arrière 102 du substrat SUB2. Ainsi, le via 200 affleure la face arrière 102 du substrat SUB2.
Bien que cela ne soit pas illustré en , lorsqu'à l'étape de la vue A de la le substrat SUB2 repose sur une poignée du côté de sa face 102, cette poignée est retirée préalablement à l'étape d'amincissement du substrat SUB2 ou lors de l'étape d'amincissement.
L'étape d'amincissement du substrat SUB2 est suivie d'une étape de formation d'une couche isolante 204 sur et en contact avec la face 102 du substrat SUB2. La couche 204 est formée pleine plaque, c'est-à-dire qu'elle recouvre entièrement la face 102 et la partie du via 200 affleurant la face 102. Une ouverture 206 a ensuite été formée à travers la couche 204, de manière a exposée la partie du via 200 affleurant la face 102.
La formation de l'ouverture 206 est mise en œuvre en formant un masque de gravure (non représenté en ) sur la couche 204, le masque comprenant une ouverture traversante à l'emplacement où l'on souhaite former l'ouverture 206. Toutefois, comme cela est bien connu de la personne du métier, l'alignement du masque de gravure avec le via 200 est complexe à mettre en œuvre, et, du fait d'un défaut d'alignement, l'ouverture 206 formée grâce au masque de gravure peut alors débouchée non seulement sur le via 200, mais également sur le substrat SUB2 comme cela est illustré en vue B de la .
Il en résulte que, à une étape suivante illustrée par la vue C de la , l'électrode 104 formée dans l'ouverture 206 pour être en contact avec le cœur 201 du via 200 formants la connexion 112 ( ) est également en contact avec le substrat SUB2. Or le contact de l'électrode 104 avec le substrat SUB2 pose problème, ces derniers n'étant alors pas isolés électriquement l'un de l'autre.
La illustre, par cinq vues en coupe A, B, C, D et E, des étapes d'un mode de réalisation d'un procédé de fabrication d'une connexion électrique 112 du dispositif de la .
La vue A de la illustre une étape de ce mode de réalisation de procédé de fabrication.
Dans les modes de réalisation décrits, par exemple le mode de réalisation illustré par la , le cœur conducteur 201 du via 200 est en silicium, par exemple en silicium polycristallin dopé, et la gaine isolante 202 du via 200 est en oxyde de silicium et peut comprendre du nitrure de silicium. Par exemple, la gaine 202 peut comprendre toute stœchiométrie de silicium, d'azote et d'oxygène. Par exemple la gaine 202 comprend une couche d'oxyde de silicium et peut comprendre une couche de nitrure de silicium. Par exemple, la gaine 202 comprend une couche d'oxyde de silicium thermique formée à partir du silicium du substrat SUB2 constituant les parois et le fond de la tranchée dans laquelle est formé le via 200, et/ou une couche d'oxyde de silicium déposée recouvrant les parois et le fond de la tranchée et peut comprendre une couche de nitrure de silicium recouvrant les parois et le fond de la tranchée. De préférence, la gaine 202 ne comprend que de l'oxyde de silicium.
La vue A de la illustre la puce IR à une étape suivant l'étape décrite en relation avec la vue A de la .
A l'étape de la vue A de la , le substrat SUB2 a été gravé à partir de sa face 102, de manière sélective par rapport à la gaine 201 du via 200. Dit autrement, une partie de l'épaisseur du substrat SUB2 a été retirée du côté de la face 102, en gravant le silicium du substrat SUB2 sélectivement par rapport à l'oxyde de silicium de la gaine 202. Cette gravure du silicium du substrat SUB2 peut également être sélective par rapport au nitrure de silicium, par exemple lorsque la gaine 202 en comprend. Toutefois, lorsque la gaine 202 comprend une couche de nitrure de silicium et une couche d'oxyde de silicium séparant la couche de nitrure de silicium du substrat SUB2, la gravure du silicium du substrat SUB2 peut ne pas être sélective par rapport au nitrure de silicium.
Bien que cela ne soit pas illustré en , lorsqu'à l'étape de la vue A de la le substrat SUB2 repose sur une poignée du côté de sa face 102, cette poignée est retirée préalablement ou simultanément à l'étape de gravure sélective du substrat SUB2. En outre, bien que cela ne soit pas illustré en , le substrat SUB2 peut reposer sur une poignée du côté de sa face 100 lors de la mise en œuvre de l'étape de gravure sélective du substrat SUB2.
La gravure est effectuée de sorte à exposer une partie du via 200, et, plus exactement, de sorte qu'une partie du via 200 se retrouve en saillie par rapport à la face 102 du substrat SUB2, ou, dit autrement, dépasse au-dessus de la face 102. Par exemple, la partie du via 200 en saillie de la face 102 comprend une partie du cœur 201 et une partie de la gaine 202 recouvrant le cœur 201. Par exemple, l'épaisseur du silicium retiré lors de la gravure est supérieure à l'épaisseur d'une partie du substrat SUB2 s'étendant depuis le via 200 jusqu'à la face 102 avant la gravure. Par exemple, la hauteur de la partie du via 200 en saillie, mesurée à partir de la face 102 du substrat SUB2, est supérieure ou égale à l'épaisseur de la gaine 202.
Du fait que la gravure du substrat SUB2 est sélective par rapport à la gaine 202, pour toute la partie du via 200 en saillie de la face 102, la gaine 202 recouvre le cœur 201.
A une étape suivante illustrée par la vue B de la , une couche isolante 300 a été déposée du côté de la face arrière 102 du substrat SUB2.
La couche isolante 300 est en oxyde de silicium et peut comprendre du nitrure de silicium Par exemple, la gaine 202 peut comprendre toute stœchiométrie de silicium, d'azote et d'oxygène. Par exemple la couche 300 peut comprendre un empilement de couches en oxyde de silicium et de couches en nitrure de silicium. De préférence, la couche 300 ne comprend que du silicium.
La couche isolante 300 est par exemple formée sur et en contact avec la face 102 du substrat SUB2 et sur et en contact avec la partie du via 200 en saillie de la face 102.
La couche isolante 300 est par exemple formée par une ou plusieurs étapes de dépôt conforme. La couche isolante est formée pleine plaque, de sorte qu'elle recouvre entièrement la face 102 du substrat SUB2 et la partie du via 200 en saillie de cette face 102.
La couche 300 déposée a une épaisseur supérieure à la hauteur de la partie du via 200 est saillie de la face 102. Ainsi, toute la face de la couche 300 qui n'est pas tournée vers la face 102, c'est à dire la face supérieure de la couche 300 dans l'orientation de la , est plus éloignée de la face 102 que l'extrémité du via 200 qui fait saillie de la face 102.
La vue C de la illustre la puce IR à une étape suivant l'étape décrite en relation avec la vue B de la .
A cette étape suivante, un polissage chimico-mécanique (CMP de l'anglais Chemical Mechanical Polishing) de la couche 300 est effectué. L'étape de CMP est effectuée jusqu'à découvrir le cœur 201 du via, mais de façon à laisser en place une partie de l'épaisseur de la couche 300 sur la face arrière 102 du substrat SUB2, c'est-à-dire de façon que, tout autour du via 200, la face 102 du substrat SUB2 soit entièrement recouverte par la partie de la couche 300 laissée en place. Dit autrement, seule une partie de l'épaisseur de la couche 300 est retirée lors de l'étape de CMP et l'épaisseur retirée est suffisamment grande pour que l'étape de CMP expose le cœur 201 du via 200.
L'étape de CMP n'est pas sélective, contrairement à l'étape de gravure décrite en relation avec la vue A de la . Ainsi, lors de cette étape de CMP, la portion de la gaine 202 qui recouvrait le sommet (dans l'orientation de la ) est également retirée, ce qui permet d'exposer le cœur 201. Du fait que l'étape de CMP n'est pas sélective, une partie du cœur 201 peut également être retirée pendant cette étape.
Comme cela est illustrée par la vue C de la , à la fin de l'étape de CMP, l'extrémité du via 200 qui est disposée du côté opposé à la face 100, c'est à dire l'extrémité du via qui est disposée du côté de la face 102, affleure la face 102. Dit autrement, après l'étape de CMP, la face de la puce IR qui est exposée du côté de la face 102 du substrat SUB2 est plane.
A titre d'exemple, la partie de la couche 300 qui est laissée en place à l'issue de l'étape de CMP a une épaisseur comprise entre 100 et 300 nm.
La vue D de la illustre la puce IR à une étape suivant l'étape décrite en relation avec la vue C de la . L'étape décrite en relation avec cette vue D est optionnelle et peut être omise.
L'étape de la vue D est une étape de gravure d'une partie du cœur 201 du via 200. Cette gravure est mise en œuvre du côté de la face arrière et est sélective par rapport à la gaine 202 et à la couche isolante 300. Dit autrement, la sélectivité de la gravure de la vue D de la figure est similaire ou identique à celle de la vue A de la , de sorte que seul le silicium du cœur 201 est gravé, le ou les matériaux de la gaine et le ou les matériaux de la couche 300 étant laissés en place.
Il en résulte qu'une surface exposée du cœur 201 se retrouve alors en retrait par rapport à la surface exposée de la couche 300. En outre, le substrat SUB2 n'est pas exposé par cette gravure du fait que la couche 300 et la gaine 200 sont laissées en place. A titre d'exemple, l'intérêt d'avoir la surface exposée du cœur 201 en retrait par rapport à la surface exposée de la couche 300 est d'avoir une topologie sur laquelle s'aligner pour ensuite définir l'électrode 104 . A titre d'exemple, la distance entre la surface exposée de la couche 300 et la surface exposée du cœur 201 peut être comprise entre quelques nanomètres et plusieurs centaines de nanomètres. Par exemple, cette distance peut atteindre jusqu'à environ la moitié de l'épaisseur qu'a le substrat SUB2 à la fin de l'étape de la vue A de la .
La vue E de la illustre la puce IR à une étape suivant l'étape décrite en relation avec la vue D de la , bien que, dans une variante de réalisation où l'étape de la vue D de la est omise, les étapes qui vont être décrites en relation avec la vue E de la soient mises en œuvre à partir de la puce IR obtenue à l'issue des étapes de la vue C de la .
Plus particulièrement, la vue E de la illustre une étape de formation de l'électrode 104 du côté de la face 102 et en contact avec le cœur 201.
Selon un mode de réalisation, la formation de l'électrode 104 comprend le dépôt d'une couche électriquement conductrice sur et en contact avec la couche 300 et le cœur 201, la couche conductrice étant également formée sur et en contact avec les portions de la gaine 202 qui sont exposées à l'issue de l'étape de la vue C de la ou de l'étape de la vue D de la lorsque cette dernière est mise en œuvre. A titre d'exemple, la couche conductrice est déposée du côté de la face 102 du substrat SUB2, par exemple de manière conforme, et, de préférence, pleine plaque.
Selon un mode de réalisation, la formation de l'électrode 104 comprend en outre une étape de retrait, jusqu'à la couche 300, d'une partie de la couche conductrice reposant sur cette couche 300 en laissant en place l'électrode 104. Dit autrement, l'électrode 104 est définie par gravure dans la couche conductrice.
L'électrode 104 recouvre entièrement le sommet du cœur 201 du côté de la face 102, et en en contact avec tout le sommet du cœur 201 du côté de la face 102. L'électrode 104 peut déborder sur la couche 300, autour du via 200.
A l'issue de l'étape de la vue E de la , le cœur 201 du via 200, c'est-à-dire la partie du cœur 201 du via 200 qui n'a pas été retirée lors des étapes précédentes, forme, ou constitue, une connexion électrique 112 s'étendant depuis la face 100 du substrat SUB2 jusqu'à l'électrode 104. Bien que cela ne soit pas illustré en , du côté de la face 100, le cœur 201 du via 200, c'est-à-dire la connexion 112, est connectée électriquement à la structure BEOL2, par exemple à un élément conducteur, via conducteur ou portion de couche conductrice, de cette structure BEOL2.
Plus particulièrement, à l'issue de l'étape de la vue E de la , la puce IR comprend le substrat SUB2, la structure d'interconnexion BEOL2 revêtant la face avant 100 du substrat SUB2, la couche isolante 300 reposant sur, et de préférence en contact avec, la face arrière 102 du substrat SUB2, le via 200 comprenant le cœur conducteur 201 recouvert latéralement de la gaine isolante 202. Le via 200 traversant le substrat SUB2 à partir de sa face 100, et au moins la gaine 202 du via 200 traverse la couche 300 et affleure une première face de la couche 300 opposée à une deuxième face de la couche 300 qui est en contact avec le substrat SUB2. La puce IR comprend en outre l'électrode 104 qui repose sur et en contact avec le cœur 201 du côté de la face 102 du substrat SUB2.
Le procédé décrit en relation avec la permet que, lors de la formation de l'électrode 104, le contact entre l'électrode 104 et la connexion 112 (ou cœur 201) se fasse de façon auto-aligné.
En outre, le procédé décrit en relation avec la permet que, à l'issue de la formation de l'électrode 104, celle-ci soit isolée électriquement du substrat SUB2 par la gaine 202 et par la couche 300, le substrat SUB2 étant en outre isolé électriquement de la connexion 112 par la gaine 112. Par exemple, la gaine 202 s'étend en hauteur depuis la face 100 du substrat SUB2 jusqu'à la face de la couche 300 qui est opposée à la face de la couche 300 en contact avec le substrat SUB2.
Un avantage du procédé décrite en relation avec la est que les contraintes d'alignement des masques, par exemple pour définir l'électrode 104 dans la couche conductrice, sont relâchées par rapport aux contraintes d'alignement du masque de gravure décrit en relation avec la vue B de la . En effet, dans le procédé décrit en relation avec la , les contraintes d'alignement sont relâchées du fait de la sélectivité de la gravure de la vue A de la , du dépôt de la couche 300 de la vue B de la , de l'étape de CMP de la vue C de la , et de la sélectivité de la gravure de la vue D de la lorsque cette dernière est mise en œuvre.
A titre d'exemple, dans un plan parallèle aux faces 100 et 102, la plus grande dimension du cœur 201, par exemple son diamètre lorsque le via 200 a une section transversale en forme de disque, est comprise entre 0,5 µm et 2 µm.
A titre d'exemple, l'épaisseur de la gaine 202, par exemple mesurée dans un plan parallèle aux faces 100 et 102, est comprise entre 50 nm et 300 nm.
A titre d'exemple, à l'issu de l'étape de la vue E de la , l'épaisseur du substrat SUB2, par exemple mesurée orthogonalement à ses faces 100 et 102, est comprise 200 nm et quelques micromètres.
La mise en œuvre du procédé décrit en relation avec la pour former la connexion 112 et l'électrode 104 de la puce IR décrite en relation avec la , permet d'assurer l'isolation électrique entre l'électrode 104 et le substrat SUB2, ce qui n'est pas le cas avec l'exemple de procédé décrit en relation avec la .
La représente, par une vue en coupe, une étape d'un procédé de fabrication du dispositif 1 de la selon un mode de réalisation. Plus particulièrement, la illustre une étape de formation du film quantique QF sur la couche 300 et l'électrode 104 de la structure obtenue à l'issue du procédé décrit en relation avec la . La formation du film quantique QF est à la portée de la personne du métier.
Selon un mode de réalisation, le film QF est formé par une ou plusieurs étapes de dépôt, de préférence pleine plaque, du côté de la face 102 du substrat.
Selon un mode de réalisation, le film QF est formé sur et en contact avec la couche 300 et l'électrode 104. Dans une variante de réalisation, une ou plusieurs couches conductrices peuvent être formées sur la couche 300 et l'électrode 104, par exemple lors d'une ou plusieurs étapes de dépôt pleine plaque, et le film QF est ensuite formé sur et en contact avec la dernière couche conductrice formée.
A titre d'exemple, l'épaisseur du film quantique QF est comprise entre 400 nm et 800 nm.
Selon un mode de réalisation, le film QF est configuré pour convertir de la lumière infrarouge en paires électron-trou, par exemple lorsque la puce IR est destinée à faire partie du dispositif 1 de la .
Selon un mode de réalisation, lorsque la puce IR est destinée à faire partie du dispositif 1 de la , l'électrode 104 est en un matériau transparent aux infrarouges, par exemple en oxyde de zinc et/ou en oxyde d'indium-étain.
Dans des variantes de réalisation non illustrées, la puce IR peut ne pas être assemblée à la puce RGB.
Dans de telles variantes, la puce IR peut être destinée à recevoir de la lumière du côté de la face 102 du substrat SUB2, et le film QF peut alors être configuré pour convertir de la lumière autre que de la lumière infrarouge en paires électron-trou. Lorsque la puce IR est destinée à recevoir de la lumière du côté de la face 102 du substrat SUB2, l'électrode peut ne pas être transparente à la lumière reçue par la puce IR, ou, du moins, aux longueurs d'onde de la lumière que le film QF convertit en paires électron-trou.
La représente, par une vue en coupe, une autre étape d'un procédé de fabrication du dispositif 1 de la selon un mode de réalisation. Plus particulièrement, la illustre une étape d'assemblage de la puce IR obtenue après la mise en œuvre de l'étape de la , avec la puce RGB.
Ainsi, à l'étape de la , on prévoit la puce RGB comprenant le substrat SUB1 dont la face 108 est revêtue de la structure BEOL1 et dont la face 110 est destinée à recevoir la lumière 106 ( ).
A l'étape de la , la puce RGB est montée sur, ou assemblée avec, la puce IR. Plus particulièrement, à l'étape de la , la structure BEOL1 est montée sur, ou assemblée avec, la structure BEOL2. A titre d'exemple, la structure BEOL1 est assemblée avec la structure BEOL2 par collage moléculaire. La mise en œuvre de cette étape d'assemblage est à la portée de la personne du métier.
Bien que cela ne soit pas illustrée en , des étapes supplémentaires peuvent être prévues, par exemple pour former sur la face exposée 110 du substrat SUB1 une ou plusieurs couches de passivation et/ou un ou plusieurs revêtement anti-reflet et/ou un ou plusieurs filtre et/ou une ou plusieurs lentilles.
Selon un mode de réalisation, le dispositif 1 est un capteur de lumière, par exemple configurée pour fournir une image d'une scène. Par exemple, le substrat SUB1 de la puce RGB comprend une pluralité d'éléments photodétecteurs permettant d'acquérir une image en deux dimensions et en couleur ou en noir et blanc d'une scène, et la puce IR comprend une pluralité de pixels de profondeur chacun configuré pour fournir une information de profondeur sur la scène, la puce IR permettant par exemple d'acquérir une carte de profondeur de la scène. Par exemple, le dispositif 1 est un capteur de lumière configuré pour mettre en œuvre une reconnaissance faciale.
On a décrit précédemment des modes de réalisation et variantes d'un procédé comprenant la fabrication de la connexion 112 et de l'électrode 104 de la puce IR, la formation du film QF de la puce IR et l'assemblage de la puce IR à la puce RGB. Comme cela a déjà été indiqué précédemment, la puce IR peut ne pas être assemblée à la puce RGB, c'est à dire ne pas faire partie du dispositif 1 de la , et, dans ce cas, l'étape de la peut être omise. En outre, dans les modes de réalisation et variantes décrits, la puce IR comprend le film QF. Dans des variantes de réalisation non illustrées, la puce IR est dépourvue du film QF, par exemple lorsque la puce IR n'est pas un capteur infrarouge, et l'étape de la est omise. L'électrode 104 et la connexion 112 permettent alors, par exemple, de connecter électriquement la structure BEOL2 de la puce IR à un conducteur électrique externe à la puce IR.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, les étapes décrites pour former une électrode 104 en contact avec le cœur 201 d'un via 200 peuvent être mises en œuvre simultanément pour plusieurs via 200, de sorte que le cœur 201 de chacun de ces via 200 soit en contact avec une électrode 104.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (13)

  1. Procédé de fabrication d'une connexion électrique d'un circuit électronique, le procédé comprenant les étapes suivantes :
    prévoir un substrat de silicium (SUB2) ayant une face avant (100) revêtue d'une structure d'interconnexion (BEOL2), une face arrière (102) opposée à la face avant (100), au moins un via (200) pénétrant verticalement dans le substrat (SUB2) à partir de la face avant (100) sur une partie de l'épaisseur du substrat (SUB2), ledit au moins un via (200) comprenant un cœur conducteur (201) en silicium et une gaine isolante (202) en oxyde de silicium pouvant comprendre du nitrure de silicium, la gaine (202) recouvrant le cœur (201) et l'isolant électriquement du substrat (SUB2) ;
    graver, à partir de la face arrière (102), le substrat (SUB2) sélectivement par rapport à la gaine (202) de sorte qu'une partie dudit au moins un via (200) fasse saillie de la face arrière (102) ;
    déposer une couche isolante (300) d'oxyde de silicium pouvant comprendre du nitrure de silicium du côté de la face arrière (102) sur une épaisseur supérieure à une hauteur de la partie dudit au moins un via (200) en saillie ;
    effectuer un polissage chimico-mécanique de la couche isolante (300) jusqu'à exposer le cœur conducteur (201) dudit au moins un via en laissant en place une partie de l'épaisseur de la couche isolante (300) sur la face arrière (102) ; et
    former une électrode conductrice (104) du côté de la face arrière (102) et en contact avec le cœur (201) dudit au moins un via (200).
  2. Procédé selon la revendication 1, dans lequel l'étape de formation de l'électrode (104) comprend le dépôt d'une couche conductrice sur la couche isolante (300) et en contact avec le cœur (201) dudit au moins un via (200), et une étape de retrait d'une partie de la couche conductrice en laissant en place ladite électrode (104).
  3. Procédé selon la revendication 1 ou 2, dans lequel la couche isolante (300) est déposée sur et en contact avec la face arrière (102) du substrat (SUB2) et la partie dudit au moins un via (200) en saillie.
  4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel le procédé comprend en outre, entre l'étape de polissage et l'étape de formation de l'électrode (104), une étape de gravure d'une partie du cœur (201) dudit au moins un via (200), la gravure étant mise en œuvre du côté de la face arrière (102) et étant sélective par rapport à la gaine (202) et à la couche isolante (300).
  5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel le procédé comprend en outre, après l'étape de formation de l'électrode (104), une étape de formation d'un film quantique (QF) reposant sur la couche isolante (300) et l'électrode (104).
  6. Procédé selon la revendication 5, dans lequel le procédé comprend en outre :
    une étape de prévision d'un substrat supplémentaire (SUB1) en silicium ayant une face avant (108) revêtue d'une structure d'interconnexion supplémentaire (BEOL1) et une face arrière (110) opposée à la face avant (108) du substrat supplémentaire (SUB1) et destinée à recevoir de la lumière (106) ; et
    une étape d'assemblage de la structure d'interconnexion (BEOL2) sur la structure d'interconnexion supplémentaire (BEOL1).
  7. Procédé selon la revendication 5 ou 6, dans lequel le film quantique (QF) est configuré pour convertir de la lumière infrarouge en paires électron-trou et l'électrode (104) est en un matériau transparent à la lumière infrarouge, par exemple en oxyde de zinc et/ou en oxyde d'indium-étain.
  8. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel la gaine (202) dudit au moins un via est en contact avec le cœur (201) dudit au moins un via.
  9. Dispositif (1) comprenant :
    un substrat semiconducteur (SUB2) en silicium comprenant une face avant (100) et une face arrière (102) opposée à la face avant (100) ;
    une structure d'interconnexion (BEOL2) revêtant la face avant (100) ;
    une couche isolante (300) en oxyde de silicium pouvant comprendre du nitrure de silicium, la couche isolante (300) reposant sur la face arrière (102) ;
    au moins un via (200) comprenant un cœur conducteur (201) en silicium recouvert latéralement d'une gaine isolante (202) en oxyde de silicium pouvant comprendre du nitrure de silicium, ledit au moins un via (200) traversant le substrat (SUB2) à partir de sa face avant (100), au moins la gaine (202) dudit au moins via (200) traversant la couche isolante (300) et affleurant une première face de la couche isolante (300) opposée à une deuxième face de la couche isolante (300) tournée vers le substrat (SUB2) ; et
    une électrode conductrice (104) reposant sur et en contact avec le cœur conducteur (201) dudit au moins un via, du côté de la face arrière (102) du substrat (SUB2).
  10. Dispositif selon la revendication 9, comprenant en outre un film quantique (QF) reposant sur la couche isolante (300) et l'électrode (104).
  11. Dispositif selon la revendication 10, comprenant en outre un substrat supplémentaire (SUB1) en silicium et une structure d'interconnexion supplémentaire (BEOL1) reposant sur une face avant (108) du substrat supplémentaire (SUB1), la structure d'interconnexion (BEOL2) étant assemblée sur la structure d'interconnexion supplémentaire (BEOL1) et le substrat supplémentaire (SUB1) comprenant une face arrière (110) opposée à sa face avant (108) et destinée à recevoir de la lumière (106).
  12. Dispositif selon la revendication 10 ou 11, dans lequel le film quantique (QF) est configuré pour convertir de la lumière infrarouge en paires électron-trou et l'électrode (104) est en un matériau transparent à la lumière infrarouge, par exemple en oxyde de zinc et/ou en oxyde d'indium-étain.
  13. Dispositif selon l'une quelconque des revendications 9 à 12, dans lequel la gaine (202) dudit au moins un via est en contact avec le cœur (201) dudit au moins un via.
FR2204130A 2022-05-02 2022-05-02 Connexion électrique et son procédé de fabrication Pending FR3135162A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2204130A FR3135162A1 (fr) 2022-05-02 2022-05-02 Connexion électrique et son procédé de fabrication
US18/303,409 US20230352513A1 (en) 2022-05-02 2023-04-19 Electrical connection and its method of fabrication

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2204130 2022-05-02
FR2204130A FR3135162A1 (fr) 2022-05-02 2022-05-02 Connexion électrique et son procédé de fabrication

Publications (1)

Publication Number Publication Date
FR3135162A1 true FR3135162A1 (fr) 2023-11-03

Family

ID=83280098

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2204130A Pending FR3135162A1 (fr) 2022-05-02 2022-05-02 Connexion électrique et son procédé de fabrication

Country Status (2)

Country Link
US (1) US20230352513A1 (fr)
FR (1) FR3135162A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563403B1 (en) * 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US20150137388A1 (en) * 2013-11-21 2015-05-21 Eun-ji Kim Semiconductor devices
US20170352592A1 (en) * 2016-06-02 2017-12-07 Globalfoundries Inc. Integrated circuit structure having deep trench capacitor and through-silicon via and method of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563403B1 (en) * 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US20150137388A1 (en) * 2013-11-21 2015-05-21 Eun-ji Kim Semiconductor devices
US20170352592A1 (en) * 2016-06-02 2017-12-07 Globalfoundries Inc. Integrated circuit structure having deep trench capacitor and through-silicon via and method of forming same

Also Published As

Publication number Publication date
US20230352513A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
FR2930840A1 (fr) Procede de reprise de contact sur un circuit eclaire par la face arriere
EP1421623B1 (fr) Capteur d'image couleur a colorimetrie amelioree et procede de fabrication
EP2320463A1 (fr) Procédé de formation d'un capteur d'images éclairé par la face arrière
CN101626028B (zh) 固体摄像器件及其制造方法以及摄像装置
FR2910707A1 (fr) Capteur d'image a haute densite d'integration
EP3836214B1 (fr) Capteur de lumiere
EP3660930A1 (fr) Procédé de fabrication d'une matrice de photodiodes à base de germanium et à faible courant d'obscurité
EP4092746A1 (fr) Procédé de fabrication d'un dispositif optoélectronique
EP1421624B1 (fr) Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement
EP1421622B1 (fr) Capteur d'image couleur sur substrat transparent et procede de fabrication
FR2863773A1 (fr) Procede de fabrication de puces electroniques en silicium aminci
FR3135162A1 (fr) Connexion électrique et son procédé de fabrication
EP4092739A1 (fr) Procédé de fabrication d'un dispositif optoélectronique, dispositif correspondant et système le comprenant
EP3913657A2 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
FR3112242A1 (fr) Isolation de photodiodes
FR3108786A1 (fr) Pixel d'un capteur de lumière et son procédé de fabrication
FR3087939A1 (fr) Capteur de lumiere
FR3037720A1 (fr) Composant electronique et son procede de fabrication
FR3142286A1 (fr) Dispositif électronique à couches de cuivre et d’oxyde en contact
WO2023036481A1 (fr) Capteur d'images couleur et infrarouge
FR3109467A1 (fr) Dispositif d'acquisition d'images
FR3142856A1 (fr) Dispositif d’acquisition d’une image 2D et d’une image de profondeur d’une scène
EP4092736A1 (fr) Procédé de fabrication d'un dispositif optoélectronique, dispositif correspondant et système le comprenant
FR3112421A1 (fr) Procédé de réalisation d’une structure d’isolation
EP4195246A1 (fr) Procédé de fabrication d'un via

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20231103

PLFP Fee payment

Year of fee payment: 3