FR3128575A1 - Puce de circuit intégré photonique-électronique et son procédé de fabrication - Google Patents

Puce de circuit intégré photonique-électronique et son procédé de fabrication Download PDF

Info

Publication number
FR3128575A1
FR3128575A1 FR2111256A FR2111256A FR3128575A1 FR 3128575 A1 FR3128575 A1 FR 3128575A1 FR 2111256 A FR2111256 A FR 2111256A FR 2111256 A FR2111256 A FR 2111256A FR 3128575 A1 FR3128575 A1 FR 3128575A1
Authority
FR
France
Prior art keywords
active layer
region
electronic circuit
photonic
circuit part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2111256A
Other languages
English (en)
Inventor
Ionut Radu
Christophe Maleville
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR2111256A priority Critical patent/FR3128575A1/fr
Priority to TW111139698A priority patent/TW202324779A/zh
Priority to PCT/FR2022/051998 priority patent/WO2023067287A1/fr
Priority to KR1020247016712A priority patent/KR20240093817A/ko
Priority to CN202280070607.XA priority patent/CN118215866A/zh
Publication of FR3128575A1 publication Critical patent/FR3128575A1/fr
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4295—Coupling light guides with opto-electronic elements coupling with semiconductor devices activated by light through the light guide, e.g. thyristors, phototransistors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12085—Integrated
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

L’invention porte sur une puce de circuit intégré photonique-électronique formée sur un substrat semiconducteur sur isolant, lequel substrat silicium sur isolant comprend une couche diélectrique enterrée (11) et une couche active de matériau semiconducteur (12), ladite puce comprenant une partie de circuit électronique (CE1, CE2) et une interface photonique d’interconnexion (IPI) de la partie de circuit électronique co-intégrées dans la couche active et étant caractérisée en ce que la partie de circuit électronique (CE1, CE2) est formée dans une région de la couche active (RE1, RE2) dont l’épaisseur est plus importante que l’épaisseur d’une région de la couche active (RP) dans laquelle est formée ladite interface photonique (IPI). Figure pour l’abrégé : Figure 1

Description

Puce de circuit intégré photonique-électronique et son procédé de fabrication
Le domaine de l’invention est celui des circuits intégrés, plus particulièrement celui des circuits intégrés photonique-électronique comportant des parties électroniques et photoniques sur une même puce.
L’informatique hétérogène implique différents circuits électroniques comme des unités centrales de traitement (CPU pour « Central Processing Unit »), des unités de traitement graphique (GPU pour « Graphic Processing Unit »), des réseaux de portes programmables (FPGA pour « Field Programmable Gate Arrays »), des accélérateurs de réseaux neuronaux et des ressources mémoire partagées.
Ces circuits électroniques sont généralement reliés entre eux à l'aide de fils/connecteurs métalliques pour former une unité de traitement multi-cœurs atteignant la puissance de calcul souhaitée. Ce type d'assemblage limite néanmoins la bande passante et la densité de puissance.
La photonique constitue une technologie prometteuse pour assurer des communications optiques intra- ou inter-puce qui puissent permettre de surmonter les limitations des interconnexions électriques.
L’intégration 2,5D ou 3D permet ainsi d’associer une partie de circuit électronique avec une interface photonique d’interconnexion. Une telle intégration nécessitant des interposeurs photoniques et des interconnexions verticales en cuivre, les limitations susmentionnées ne peuvent toutefois pas être pleinement surmontées.
C’est pourquoi on cherche à combiner électronique et photonique sur une même puce alors même qu’une telle combinaison s’avère difficile en raison des exigences antagonistes, notamment en termes de fabrication, de chacune de ces technologies.
On connait ainsi par exemple de l’article de Sun, C., Wade, M., Lee, Y. et al. intitulé « Single-chip microprocessor that communicates directly using light », Nature 528, 534–538 (2015) une solution de co-intégration sur un même substrat silicium-sur-isolant (SOI pour « Silicon On Insulator ») d’un circuit électronique avec des dispositifs optiques assurant des fonctions d’interconnexion pour le circuit électronique au moyen de chemins optiques.
Cette solution consiste à fournir un substrat SOI qui comprend une couche mince superficielle de silicium séparée d’un substrat support par une couche d’oxyde enterrée et à structurer la couche mince superficielle de silicium pour former à la fois le corps des transistors électroniques et le cœur des guides d'ondes optiques. La couche d’oxyde enterrée du substrat SOI étant mince (<200 nm), la lumière se propageant dans les guides d'ondes est toutefois susceptible de s’échapper de manière évanescente dans le substrat support, ce qui peut entraîner des pertes élevées dans les guides d'ondes. Pour résoudre ce problème, cette solution préconise de procéder à un enlèvement sélectif du substrat après l’encapsulation électrique de la puce afin d'éliminer par gravure le substrat support sous les régions comportant des dispositifs optiques.
Cet enlèvement sélectif post-encapsulation s’avère toutefois complexe à réaliser, rendant cette solution difficilement industrialisable.
L’invention a pour objectif de proposer une solution plus simple pour une intégration monolithique sur un même substrat d’une partie de circuit électronique avec une interface photonique d’interconnexion assurant une communication optique intra- ou inter-puce pour la partie de circuit électronique avec une quantité minimale d'interconnexions métalliques.
A cet effet, l’invention propose selon un premier aspect une puce de circuit intégré photonique-électronique formée sur un substrat semiconducteur sur isolant, lequel substrat silicium sur isolant comprend une couche diélectrique enterrée et une couche active de matériau semiconducteur. La puce comprend une partie de circuit électronique et une interface photonique d’interconnexion de la partie de circuit électronique co-intégrées dans la couche active. La partie de circuit électronique est formée dans une région de la couche active dont l’épaisseur est plus importante que l’épaisseur d’une région de la couche active dans laquelle est formée ladite interface photonique.
Certains aspects préférés mais non limitatifs de cette puce sont les suivants :
  • la région de la couche active dans laquelle ladite interface photonique est formée est prise en sandwich entre la couche diélectrique enterrée et une région diélectrique superficielle et la région de la couche active dans laquelle la partie de circuit électronique est formée est dépourvue d’une couche diélectrique superficielle ;
  • l’épaisseur de la région de la couche active dans laquelle la partie de circuit électronique est formée est supérieure à 0,2µm, de préférence supérieure à 0,5µm ;
  • l’épaisseur de la région de la couche active dans laquelle ladite interface photonique est formée est comprise entre 0,2µm et 0,5µm ;
  • la couche diélectrique enterrée présente une épaisseur supérieure à 1µm, de préférence supérieure à 2µm ;
  • l’interface photonique comprend au moins un guide d’ondes ;
  • l’interface photonique comprend en outre une partie de circuit photonique actif.
  • la partie de circuit électronique comprend un module logique à transistors ;
  • les transistors sont de type FinFET ou GAAFET.
Selon un second aspect, l’invention porte sur un substrat semiconducteur sur isolant comprenant une couche diélectrique enterrée et une couche active de matériau semiconducteur. Une région de la couche active destinée à la formation d’une partie de circuit électronique est d’épaisseur plus importante que l’épaisseur d’une région de la couche active destinée à la formation d’une interface photonique d’interconnexion de la partie de circuit électronique.
Selon un troisième aspect, l’invention porte sur un procédé de fabrication d’un substrat semi-conducteur sur isolant selon le deuxième aspect, comprenant un transfert de la couche active d’un substrat donneur vers un substrat support.
Certains aspects préférés mais non limitatifs de ce procédé sont les suivants :
  • il comprend en outre une gravure localisée de la couche active transférée pour former la région de la couche active destinée à la formation de l’interface photonique d’interconnexion ;
  • il comprend en outre la formation d’une couche diélectrique en surface de la région de la couche active destinée à la formation de l’interface photonique d’interconnexion ;
  • il comprend en outre la formation de la région de la couche active destinée à la formation de la partie de circuit électronique au moyen d’une épitaxie localisée.
  • la formation de la région de la couche active destinée à la formation de la partie de circuit électronique est précédée des étapes d’oxydation de la couche active transférée pour former une couche diélectrique et de retrait localisé de la couche diélectrique, la couche diélectrique restante après retrait localisé servant de masque pour l’épitaxie localisée ;
  • il comprend la formation d’une couche diélectrique en surface d’une région de la couche active n’ayant pas fait l’objet de l’épitaxie localisée.
Selon un quatrième aspect, l’invention porte sur un procédé de fabrication d’une puce de circuit intégré photonique-électronique, comprenant les étapes suivantes :
  • fabrication d’un substrat semi-conducteur sur isolant conformément au procédé selon le troisième aspect ;
  • formation d’une partie de circuit électronique dans la région de la couche active destinée à la formation d’une partie de circuit électronique ;
  • formation d’une interface photonique d’interconnexion dans la région de la couche active destinée à la formation d’une interface photonique d’interconnexion de la partie de circuit électronique.
La fabrication du substrat semi-conducteur sur isolant comprend, avant ou après tout ou partie de la formation de l’interface photonique d’interconnexion, la formation d’une couche diélectrique en surface de la région de la couche active destinée à la formation de l’interface photonique d’interconnexion.
D'autres aspects, buts, avantages et caractéristiques de l’invention apparaîtront mieux à la lecture de la description détaillée suivante de formes de réalisation préférées de celle-ci, donnée à titre d'exemple non limitatif, et faite en référence aux dessins annexés sur lesquels :
est un schéma d’une puce de circuit intégré photonique-électronique conforme à l’invention ;
est une vue schématique en coupe d’un substrat donneur de Si monocristallin ;
est une vue schématique en coupe illustrant la formation d’une couche diélectrique en surface du substrat donneur de Si monocristallin ;
est une vue schématique en coupe illustrant la formation, par implantation d’espèces ioniques, d’un plan de fragilisation dans le substrat donneur de la pour délimiter une couche active de Si monocristallin à transférer ;
est une vue schématique en coupe illustrant l’assemblage du substrat donneur de la et d’un substrat support;
est une vue schématique en coupe illustrant le détachement du substrat donneur le long du plan de fragilisation pour transférer la couche active de Si monocristallin sur le substrat support ;
est une vue schématique en coupe illustrant une gravure localisée de la couche active de Si monocristallin suite au détachement de la ;
est une vue schématique en coupe illustrant une oxydation de la couche active de Si monocristallin suite à la gravure localisée de la ;
est une vue schématique en coupe illustrant un retrait localisé de la couche d’oxyde formée par l’oxydation de la ;
est une vue schématique en coupe illustrant une oxydation de la couche active de Si monocristallin suite au détachement de la ;
est une vue schématique en coupe illustrant un retrait localisé de la couche d’oxyde formée par l’oxydation de la ;
est une vue schématique en coupe illustrant une épitaxie localisée exploitant pour masque la couche d’oxyde restante suite à son retrait localisé de la .
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
En référence à la , l’invention porte sur une puce de circuit intégré photonique-électronique formée sur un substrat semiconducteur sur isolant, lequel substrat silicium sur isolant comprend une couche diélectrique enterrée 11 et une couche active de matériau semiconducteur 12, par exemple du silicium monocristallin. La couche diélectrique enterrée 11 vient typiquement séparer la couche active de matériau semiconducteur 12 d’un substrat support 20.
La puce selon l’invention comprend, co-intégrées dans la couche active 12, une partie de circuit électronique CE1, CE2 et une interface photonique d’interconnexion IPI de la partie de circuit électronique. Dans l’exemple de la , l’interface photonique d’interconnexion IPI agit comme une interface intra-puce assurant l’interconnexion de deux parties de circuit électronique CE1 et CE2. L’invention s’étend également à une interface photonique d’interconnexion IPI agissant comme une interface inter-puce assurant l’interconnexion d’une partie de circuit électronique intégrée à la puce avec une partie de circuit électronique intégrée à une autre puce.
Chaque partie de circuit électronique CE1, CE2 peut comprendre un module logique à transistors, par exemple à base de transistors de type FinFET (« Fin Field-Effect Transistor ») ou GAAFET (« Gate-All-Around Field-Effect Transistor).
L’interface photonique IPI comprend typiquement au moins un guide d’ondes. Elle peut également comprendre une partie de circuit photonique actif, comme par exemple un modulateur électro-optique ou encore un laser reporté sur l’interface IPI.
Selon l’invention, la partie de circuit électronique CE1, CE2 est formée dans une région de la couche active RE1, RE2 dont l’épaisseur est plus importante que l’épaisseur d’une région de la couche active RP dans laquelle est formée ladite interface photonique IPI.
L’épaisseur de la région de la couche active RE1, RE2 dans laquelle la partie de circuit électronique CE1, CE2 est formée peut être supérieure à 0,2µm, de préférence supérieure à 0,5µm.
L’épaisseur de la région de la couche active RP dans laquelle l’interface photonique IPI est formée peut quant à elle être comprise entre 0,2µm et 0,5µm.
La couche diélectrique enterrée peut présenter une épaisseur supérieure à 200nm, par exemple une épaisseur supérieure à 1µm, de préférence supérieure à 2µm.
Dans un mode de réalisation privilégié, la région de la couche active RP dans laquelle ladite interface photonique IPI est formée est prise en sandwich entre la couche diélectrique enterrée 11 et une région diélectrique superficielle 21 et la région de la couche active RE1, RE2 dans laquelle la partie de circuit électronique CE1, CE2 est formée est dépourvue d’une couche diélectrique superficielle. L’épaisseur de la région diélectrique superficielle 21 correspond typiquement à la différence d’épaisseur entre la région de la couche active RP dans laquelle ladite interface photonique IPI est formée et la région de la couche active RE1, RE2 dans laquelle la partie de circuit électronique CE1, CE2 est formée.
La puce selon l’invention est ainsi fabriquée sur un substrat semi-conducteur sur isolant présentant une couche d’oxyde enterrée épaisse. La région de la couche active destinée à la formation de la partie de circuit électronique est suffisamment épaisse pour ce que le fonctionnement de cette partie ne soit pas influencée de manière délétère par la couche d’oxyde enterrée. Et la région de la couche active destinée à la formation de l’interface photonique d’interconnexion présente quant à elle une épaisseur et un confinement optique optimisés pour la formation dans un plan horizontal d’interconnexions optiques de qualité.
Selon un autre aspect, l’invention porte sur un substrat semiconducteur sur isolant comprenant une couche diélectrique enterrée 11 et une couche active de matériau semiconducteur 12. Dans ce substrat, une région de la couche active RE1, RE2 destinée à la formation d’une partie de circuit électronique CE1, CE2 est d’épaisseur plus importante que l’épaisseur d’une région de la couche active RP destinée à la formation d’une interface photonique d’interconnexion IPI de la partie de circuit électronique.
L’invention porte également sur un procédé de fabrication d’un tel substrat semi-conducteur sur isolant, ce procédé comprenant un transfert de la couche active d’un substrat donneur vers un substrat support. Un tel transfert comprend typiquement le collage du substrat donneur et du substrat support avec une couche d’oxyde à l’interface de collage et peut s’opérer conformément à la technologie BESOI par amincissement en face arrière du substrat donneur ou conformément à la technologie Smart CutTMpar détachement au niveau d’un plan de fragilisation préalablement formé par implantation d’espèces ioniques dans le substrat donneur.
On décrit dans ce qui suit différents exemples d’un tel procédé de fabrication exploitant la technologie Smart CutTM. En référence à la , un tel procédé peut débuter par la fourniture d’un substrat donneur 10 dont une portion superficielle au moins est en matériau semiconducteur. Sur les figures, on a représenté un substrat massif 10 de Si monocristallin. En référence à la , le procédé comprend une étape de formation d’une couche d’oxyde 11 sur le substrat donneur 10, cette couche d’oxyde étant destinée à former tout ou partie de la couche diélectrique enterrée 11 précédemment mentionnée.
Selon un autre mode de réalisation, le procédé comprend une étape de formation de la couche d’oxyde 11 sur le substrat support 20.
En référence à la , le procédé comprend en outre une implantation d’espèces ioniques dans le substrat donneur 10 de sorte à former un plan de fragilisation 13 délimitant une couche active de Si monocristallin à transférer 12. Les espèces implantées comprennent typiquement de l’hydrogène et/ou de l’hélium. L’homme du métier est à même de définir l’énergie et la dose d’implantation requises.
Lorsque la couche d’oxyde est formée sur le substrat support 20, du fait de l’absence d’une telle couche d’oxyde sur le substrat donneur, le plan de fragilisation 13 peut être formé plus en profondeur dans le substrat donneur ce qui permetin finede transférer une couche active 12 plus épaisse.
En référence à la , le procédé comprend, après ladite implantation, le collage du substrat donneur 10 et d’un substrat support 20. Le collage est un collage direct obtenu par adhésion moléculaire des surfaces mises en contact. En référence à la , le procédé comprend ensuite le détachement du substrat donneur 10 le long du plan de fragilisation 13 de sorte à transférer la couche active de Si monocristallin 12 sur le substrat support 20. De manière connue, ce détachement peut être provoqué par un traitement thermique, une action mécanique, ou une combinaison de ces moyens. Le reliquat 10’ du substrat donneur peut éventuellement être recyclé en vue d’une autre utilisation.
Une ou plusieurs opérations de finition peuvent ensuite être appliquées à la couche active de Si monocristallin transférée 12. Il est par exemple possible de réaliser un lissage, un nettoyage ou encore un polissage, par exemple par un polissage mécano-chimique (CMP, acronyme du terme anglo-saxon « Chemical Mechanical Polishing »), pour retirer les défauts liés à l’implantation des espèces ioniques et réduire la rugosité de la couche active de Si monocristallin transférée 12.
Dans un mode de réalisation possible, l’énergie d’implantation est telle que l’épaisseur de la couche active transférée 12 convient à la réalisation d’une partie de circuit électronique, cette épaisseur étant par exemple supérieure à 0,2µm, de préférence supérieure à 0,5µm. Dans un tel cas de figure, tel que représenté sur la , le procédé peut comprendre une gravure localisée de la couche active transférée 12 pour former une région de la couche active RP destinée à la formation d’une interface photonique d’interconnexion. Une région non gravée permet quant à elle de former une région de la couche active RE1, RE2 destinée à la formation d’une partie de circuit électronique. Le procédé peut se poursuivre avec la formation d’une couche diélectrique 21 en surface de la région de la couche active destinée à la formation de l’interface photonique d’interconnexion. Cette formation peut comprendre, comme représenté sur les figures 8 et 9, une oxydation thermique de la couche active 12 suivie d’un retrait localisé de la couche d’oxyde ainsi formée au niveau de la ou des régions de la couche active destinées à la formation d’une partie de circuit électronique. Dans une variante de réalisation, cette formation peut comprendre une oxydation localisée de la couche active, réalisée au niveau de la ou des régions de la couche active destinées à la formation d’une interface photonique d’interconnexion en exploitant un masquage des autres régions de la couche active, par exemple avec un masque à base de nitrure.
Dans une autre variante de réalisation, suite à la gravure localisée illustrée par la , le procédé peut comprendre la formation de tout ou partie de l’interface photonique d’interconnexion avant la formation de la couche diélectrique 21. Par exemple, le procédé peut comprendre le façonnage d’un guide d’ondes dans la région gravée RP avant de procéder à la formation de la couche diélectrique 21 sur le guide d’ondes. Ce guide d’ondes se retrouve ainsi bien confiné dans la couche diélectrique, ce qui permet de minimiser davantage les pertes optiques.
Dans un autre mode de réalisation possible, l’énergie d’implantation est telle que l’épaisseur de la couche active transférée 12 ne convient pas directement à la réalisation d’une partie de circuit électronique. Dans un tel cas de figure, le procédé comprend la formation de la région de la couche active destinée à la formation de la partie de circuit électronique au moyen d’une épitaxie.
Dans une première variante de cet autre mode de réalisation, le procédé comprend suite au détachement illustré à la , une étape consistant comme représenté par la à former, par exemple au moyen d’une oxydation thermique, une couche diélectrique 14 sur la couche active transférée 12 puis une étape consistant comme représenté par la à réaliser un retrait localisé de la couche diélectrique 14 au niveau de la ou des régions de la couche active destinées à la formation d’une partie de circuit électronique, le diélectrique restant formant la couche superficielle 21 recouvrant la région de la couche active destinée à la formation d’une interface photonique. Comme représenté sur la , une épitaxie localisée servant à épaissir la couche active au niveau de la ou des régions de la couche active destinées à la formation d’une partie de circuit électronique est ensuite réalisée, la couche diélectrique restante 21 après son retrait localisé pouvant servir de masque pour l’épitaxie localisée.
Dans une deuxième variante, la formation de la région de la couche active destinée à la formation de la partie de circuit électronique comprend une épitaxie localisée qui est réalisée directement à l’issue du détachement illustré à la . Cette épitaxie localisée est suivie d’une oxydation permettant de former la couche superficielle 21 recouvrant la région de la couche active destinée à la formation d’une interface photonique. Cette oxydation peut être une oxydation localisée venant former une couche diélectrique en surface d’une région de la couche active n’ayant pas fait l’objet de l’épitaxie localisée. Alternativement, il peut s’agir d’une oxydation pleine plaque qui est ensuite suivie d’un retrait localisé pour ne conserver que la couche superficielle 21 recouvrant la région de la couche active destinée à la formation d’une interface photonique.
Dans une troisième variante de réalisation, une épitaxie pleine plaque est réalisée suite au détachement illustré à la . Cette épitaxie est suivie d’une gravure localisée et d’une oxydation permettant de venir former la couche superficielle 21 recouvrant la région de la couche active destinée à la formation d’une interface photonique.
L’invention porte également sur un procédé de fabrication d’une puce de circuit intégré photonique-électronique telle que précédemment décrite notamment en lien avec la . Ce procédé comprend les étapes suivantes :
  • fabrication d’un substrat semi-conducteur sur isolant conformément au procédé dont différentes variantes ont été exposées ci-dessus ;
  • formation d’une partie de circuit électronique dans la région de la couche active destinée à la formation d’une partie de circuit électronique ;
  • formation d’une interface photonique d’interconnexion dans la région de la couche active destinée à la formation d’une interface photonique d’interconnexion de la partie de circuit électronique.
Dans ce procédé, la fabrication du substrat semi-conducteur sur isolant peut comprendre, avant ou après tout ou partie de la formation de l’interface photonique d’interconnexion, la formation de la couche diélectrique 21 en surface de la région de la couche active destinée à la formation de l’interface photonique d’interconnexion.

Claims (16)

  1. Puce de circuit intégré photonique-électronique formée sur un substrat semiconducteur sur isolant, lequel substrat semiconducteur sur isolant comprend une couche diélectrique enterrée (11) et une couche active de matériau semiconducteur (12), ladite puce comprenant une partie de circuit électronique (CE1, CE2) et une interface photonique d’interconnexion (IPI) de la partie de circuit électronique co-intégrées dans la couche active et étant caractérisée en ce que la partie de circuit électronique (CE1, CE2) est formée dans une région de la couche active (RE1, RE2) dont l’épaisseur est plus importante que l’épaisseur d’une région de la couche active (RP) dans laquelle est formée ladite interface photonique (IPI).
  2. Puce selon la revendication 1, dans laquelle la région de la couche active (RP) dans laquelle ladite interface photonique est formée est prise en sandwich entre la couche diélectrique enterrée (11) et une région diélectrique superficielle (21) et la région de la couche active dans laquelle la partie de circuit électronique est formée est dépourvue d’une couche diélectrique superficielle.
  3. Puce selon l’une des revendications 1 et 2, dans laquelle l’épaisseur de la région de la couche active (RE1, RE2) dans laquelle la partie de circuit électronique est formée est supérieure à 0,2µm, de préférence supérieure à 0,5µm.
  4. Puce selon l’une des revendications 1 à 3, dans laquelle l’épaisseur de la région de la couche active (RP) dans laquelle ladite interface photonique est formée est comprise entre 0,2µm et 0,5µm.
  5. Puce selon l’une des revendications 1 à 4, dans laquelle la couche diélectrique enterrée (11) présente une épaisseur supérieure à 1µm, de préférence supérieure à 2µm.
  6. Puce selon l’une des revendications 1 à 5, dans laquelle l’interface photonique comprend au moins un guide d’ondes et, de préférence, une partie de circuit photonique actif.
  7. Puce selon l’une des revendications 1 à 6, dans laquelle la partie de circuit électronique comprend un module logique à transistors, les transistors étant par exemple de type FinFET ou GAAFET.
  8. Substrat semiconducteur sur isolant comprenant une couche diélectrique enterrée (11) et une couche active de matériau semiconducteur (12), caractérisé en ce qu’une région de la couche active (RP) destinée à la formation d’une partie de circuit électronique est d’épaisseur plus importante que l’épaisseur d’une région de la couche active (RE1, RE2) destinée à la formation d’une interface photonique d’interconnexion de la partie de circuit électronique.
  9. Procédé de fabrication d’un substrat semi-conducteur sur isolant selon la revendication 8, comprenant un transfert de la couche active (12) d’un substrat donneur (10) vers un substrat support (20).
  10. Procédé selon la revendication 9, comprenant en outre une gravure localisée de la couche active transférée pour former la région de la couche active destinée à la formation de l’interface photonique d’interconnexion.
  11. Procédé selon la revendication 10, comprenant en outre la formation d’une couche diélectrique en surface de la région de la couche active destinée à la formation de l’interface photonique d’interconnexion.
  12. Procédé selon la revendication 9, comprenant en outre la formation de la région de la couche active destinée à la formation de la partie de circuit électronique au moyen d’une épitaxie localisée.
  13. Procédé selon la revendication 12, dans lequel la formation de la région de la couche active destinée à la formation de la partie de circuit électronique est précédée des étapes d’oxydation de la couche active transférée pour former une couche diélectrique (14) et de retrait localisé de la couche diélectrique, la couche diélectrique restante (21) après retrait localisé servant de masque pour l’épitaxie localisée.
  14. Procédé selon la revendication 12, comprenant la formation d’une couche diélectrique (21) en surface d’une région de la couche active n’ayant pas fait l’objet de l’épitaxie localisée.
  15. Procédé de fabrication d’une puce de circuit intégré photonique-électronique, comprenant les étapes suivantes :
    • fabrication d’un substrat semi-conducteur sur isolant conformément au procédé selon la revendication 9 ;
    • formation d’une partie de circuit électronique dans la région de la couche active destinée à la formation d’une partie de circuit électronique ;
    • formation d’une interface photonique d’interconnexion dans la région de la couche active destinée à la formation d’une interface photonique d’interconnexion de la partie de circuit électronique.
  16. Procédé selon la revendication 15, dans lequel la fabrication du substrat semi-conducteur sur isolant comprend, avant ou après tout ou partie de la formation de l’interface photonique d’interconnexion, la formation d’une couche diélectrique en surface de la région de la couche active destinée à la formation de l’interface photonique d’interconnexion.
FR2111256A 2021-10-22 2021-10-22 Puce de circuit intégré photonique-électronique et son procédé de fabrication Pending FR3128575A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR2111256A FR3128575A1 (fr) 2021-10-22 2021-10-22 Puce de circuit intégré photonique-électronique et son procédé de fabrication
TW111139698A TW202324779A (zh) 2021-10-22 2022-10-19 光電積體電路晶片及其製作方法
PCT/FR2022/051998 WO2023067287A1 (fr) 2021-10-22 2022-10-21 Puce de circuit intégré photonique-électronique et son procédé de fabrication
KR1020247016712A KR20240093817A (ko) 2021-10-22 2022-10-21 광-전자 집적 회로 칩 및 그 제조 방법
CN202280070607.XA CN118215866A (zh) 2021-10-22 2022-10-21 光子电子集成电路芯片和制造光子电子集成电路芯片的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2111256A FR3128575A1 (fr) 2021-10-22 2021-10-22 Puce de circuit intégré photonique-électronique et son procédé de fabrication
FR2111256 2021-10-22

Publications (1)

Publication Number Publication Date
FR3128575A1 true FR3128575A1 (fr) 2023-04-28

Family

ID=80448734

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2111256A Pending FR3128575A1 (fr) 2021-10-22 2021-10-22 Puce de circuit intégré photonique-électronique et son procédé de fabrication

Country Status (5)

Country Link
KR (1) KR20240093817A (fr)
CN (1) CN118215866A (fr)
FR (1) FR3128575A1 (fr)
TW (1) TW202324779A (fr)
WO (1) WO2023067287A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140010495A1 (en) * 2012-07-09 2014-01-09 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating silicon photonic waveguides
US20160334574A1 (en) * 2012-11-30 2016-11-17 International Business Machines Corporation Semiconductor structure and method for manufacturing a semiconductor structure
US9735062B1 (en) * 2016-06-03 2017-08-15 International Business Machines Corporation Defect reduction in channel silicon germanium on patterned silicon
US20190267335A1 (en) * 2018-02-23 2019-08-29 Stmicroelectronics (Crolles 2) Sas Integrated circuit comprising a substrate equipped with a trap-rich region, and fabricating process
US20190293864A1 (en) * 2016-10-06 2019-09-26 University Court Of The University Of St Andrews Frontend integration of electronics and photonics

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140010495A1 (en) * 2012-07-09 2014-01-09 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating silicon photonic waveguides
US20160334574A1 (en) * 2012-11-30 2016-11-17 International Business Machines Corporation Semiconductor structure and method for manufacturing a semiconductor structure
US9735062B1 (en) * 2016-06-03 2017-08-15 International Business Machines Corporation Defect reduction in channel silicon germanium on patterned silicon
US20190293864A1 (en) * 2016-10-06 2019-09-26 University Court Of The University Of St Andrews Frontend integration of electronics and photonics
US20190267335A1 (en) * 2018-02-23 2019-08-29 Stmicroelectronics (Crolles 2) Sas Integrated circuit comprising a substrate equipped with a trap-rich region, and fabricating process

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SUN, C.WADE, M.LEE, Y. ET AL.: "Single-chip microprocessor that communicates directly using light", NATURE, vol. 528, 2015, pages 534 - 538, XP055285016, DOI: 10.1038/nature16454

Also Published As

Publication number Publication date
WO2023067287A1 (fr) 2023-04-27
TW202324779A (zh) 2023-06-16
KR20240093817A (ko) 2024-06-24
CN118215866A (zh) 2024-06-18

Similar Documents

Publication Publication Date Title
US10256908B2 (en) Method and system for monolithic integration of photonics and electronics in CMOS processes
Emsley et al. Silicon substrates with buried distributed Bragg reflectors for resonant cavity-enhanced optoelectronics
CN100399537C (zh) 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法
US9293448B2 (en) Methods of forming three-dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates
US8299485B2 (en) Substrates for monolithic optical circuits and electronic circuits
JP4032454B2 (ja) 三次元回路素子の製造方法
US20020068396A1 (en) Silicon wafer with embedded optoelectronic material for monolithic OEIC
FR3007589A1 (fr) Circuit integre photonique et procede de fabrication
KR20010039935A (ko) 박막 디바이스 및 그 제조 방법
FR2910700A1 (fr) PROCEDE DE FABRICATION D&#39;UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs
EP1697975A1 (fr) Procede de scellement de deux plaques avec formation d un co ntact ohmique entre celles-ci
EP0996150A1 (fr) Procédé de réalisation de composants passifs et actifs sur un même substrat isolant
FR3024910A1 (fr) Procede de fabrication d&#39;un circuit integre photonique couple optiquement a un laser en un materian iii-v
CN114400236B (zh) 集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法
TW202131036A (zh) 半導體裝置及其形成方法
FR2911431A1 (fr) Procede de fabrication de structures soi a couche isolante d&#39;epaisseur controlee
US20210384700A1 (en) Method for Processing a Laser Device
FR3128575A1 (fr) Puce de circuit intégré photonique-électronique et son procédé de fabrication
US20240019632A1 (en) Planar buried optical waveguides in semiconductor substrate and methods of forming
CN111554759B (zh) 锗探测器及其制造方法
US11921318B2 (en) Semiconductor structure and method of forming the same
CN115692312A (zh) 半导体结构的制备方法及半导体结构
JP2003068593A (ja) 半導体積層基板およびその製造方法
JP2006171157A (ja) 光導波装置、光導波モジュール及び光・電気複合デバイス
CN111509080A (zh) 一种探测器及其制作方法

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230428

PLFP Fee payment

Year of fee payment: 3