FR3093592A1 - Circuit intégré comportant un condensateur tridimensionnel - Google Patents

Circuit intégré comportant un condensateur tridimensionnel Download PDF

Info

Publication number
FR3093592A1
FR3093592A1 FR1902183A FR1902183A FR3093592A1 FR 3093592 A1 FR3093592 A1 FR 3093592A1 FR 1902183 A FR1902183 A FR 1902183A FR 1902183 A FR1902183 A FR 1902183A FR 3093592 A1 FR3093592 A1 FR 3093592A1
Authority
FR
France
Prior art keywords
substrate
region
integrated circuit
thickness
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1902183A
Other languages
English (en)
Other versions
FR3093592B1 (fr
Inventor
Mohamed Boufnichel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Tours SAS
Original Assignee
STMicroelectronics Tours SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Tours SAS filed Critical STMicroelectronics Tours SAS
Priority to FR1902183A priority Critical patent/FR3093592B1/fr
Priority to US16/801,038 priority patent/US11335678B2/en
Publication of FR3093592A1 publication Critical patent/FR3093592A1/fr
Application granted granted Critical
Publication of FR3093592B1 publication Critical patent/FR3093592B1/fr
Priority to US17/741,900 priority patent/US11955480B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Circuit intégré comportant un condensateur tridimensionnel La présente description concerne un circuit intégré comportant un substrat (101), le substrat (101) comportant une première région (101a) ayant une première épaisseur (e1) et une deuxième région (101b) ayant une deuxième épaisseur (e2) inférieure à la première épaisseur, le circuit comportant un condensateur tridimensionnel (C) formé dans et sur la première région (101a), et au moins des première (107) et deuxième (109) bornes de connexion formées sur la deuxième région (101b), les première (107) et deuxième (109) bornes de connexion étant connectées respectivement à des première (103) et deuxième (105) électrodes du condensateur tridimensionnel. Figure pour l'abrégé : Fig. 2

Description

Circuit intégré comportant un condensateur tridimensionnel
La présente description concerne de façon générale les circuits intégrés, et vise plus particulièrement un circuit intégré comportant un condensateur tridimensionnel.
De façon classique, dans le domaine des circuits intégrés, un condensateur est formé entre des couches conductrices parallèles à la surface d'un substrat. On parle alors de condensateur bidimensionnel.
Pour augmenter la capacité par unité de surface du condensateur, on a proposé des condensateurs dits tridimensionnels, formés entre des couches conductrices s'étendant au moins en partie sur les parois latérales et sur le fond de tranchées orthogonales à la surface du substrat.
Il serait souhaitable de pouvoir améliorer au moins en partie certains aspects des circuits intégrés connus comportant des condensateurs tridimensionnels.
Un mode de réalisation prévoit un circuit intégré comportant un substrat, le substrat comportant une première région ayant une première épaisseur et une deuxième région ayant une deuxième épaisseur inférieure à la première épaisseur, le circuit comportant un condensateur tridimensionnel formé dans et sur la première région, et au moins des première et deuxième bornes de connexion formées sur la deuxième région, les première et deuxième bornes de connexion étant connectées respectivement à des première et deuxième électrodes du condensateur tridimensionnel.
Selon un mode de réalisation, le condensateur tridimensionnel comprend un empilement d'une première couche conductrice, d'une première couche diélectrique, et d'une deuxième couche conductrice disposée du côté de la première couche diélectrique opposé à la première couche conductrice, l’empilement s'étendant sur les parois latérales et sur le fond de tranchées formées dans la première région du substrat, les première et deuxième couches formant respectivement les première et deuxième électrodes du condensateur tridimensionnel.
Selon un mode de réalisation, l’empilement comprend en outre une deuxième couche diélectrique disposée du côté de la deuxième couche conductrice opposé à la première couche diélectrique, et une troisième couche conductrice disposée du côté de la deuxième couche diélectrique opposé à la deuxième couche conductrice, la troisième couche conductrice étant connectée à la première borne de connexion.
Selon un mode de réalisation, la première région est une région centrale du substrat, et la deuxième région est une région périphérique du substrat.
Selon un mode de réalisation, la face du substrat opposée aux première et deuxième bornes de connexion est sensiblement plane.
Selon un mode de réalisation, la différence d’épaisseur entre les première et deuxième régions du substrat est comprise entre 10 et 40 µm.
Selon un mode de réalisation, le circuit intégré comporte en outre des troisième et quatrième bornes de connexion disposées respectivement en vis-à-vis des première et deuxième bornes de connexion, du côté du substrat opposé aux première et deuxième bornes de connexion, la troisième borne de connexion étant connectée à la première borne de connexion par un premier via conducteur traversant le substrat et la quatrième borne de connexion étant connectée à la deuxième borne de connexion par un deuxième via conducteur traversant le substrat.
Selon un mode de réalisation, les première et deuxième bornes de connexion comprennent chacune une bille de soudure ou un pilier métallique de connexion.
Selon un mode de réalisation, le circuit intégré comporte une couche isolante de protection s’étendant sur la deuxième région du substrat, la couche isolante de protection ne s’étendant pas sur la première région du substrat.
Un autre mode de réalisation prévoit un procédé de fabrication d’un circuit intégré, comportant les étapes suivantes :
a) réaliser une gravure localisée d’une partie de l’épaisseur d’un substrat de façon à définir dans le substrat une première région ayant une première épaisseur et une deuxième région ayant une deuxième épaisseur inférieure à la première épaisseur ;
b) former un condensateur tridimensionnel dans et sur la première région ; et
c) former sur la deuxième région des première et deuxième bornes de connexion connectées respectivement à des première et deuxième électrodes du condensateur tridimensionnel.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 est une vue en coupe schématique d'un exemple de circuit intégré comportant un condensateur tridimensionnel ;
la figure 2 est une vue en coupe schématique d'un exemple d'un mode de réalisation d'un circuit intégré comportant un condensateur tridimensionnel ;
la figure 3 est une vue en coupe schématique d'une variante de réalisation du circuit intégré de la figure 2 ;
la figure 4 est une vue en coupe schématique illustrant une étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ;
la figure 5 est une vue en coupe schématique illustrant une autre étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ;
la figure 6 est une vue en coupe schématique illustrant une autre étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ;
la figure 7 est une vue en coupe schématique illustrant une autre étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ;
la figure 8 est une vue en coupe schématique illustrant une autre étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ;
la figure 9 est une vue en coupe schématique illustrant une autre étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ;
la figure 10 est une vue en coupe schématique illustrant une autre étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ;
la figure 11 est une vue en coupe schématique illustrant une variante de réalisation du procédé des figures 4 à 10 ; et
la figure 12 est une vue en coupe schématique et partielle illustrant un autre exemple d'un circuit intégré comportant un condensateur tridimensionnel selon un mode de réalisation.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, la réalisation proprement dite des condensateurs tridimensionnels des circuits intégrés décrits n'a pas été détaillée, les modes de réalisation décrits étant compatibles avec toutes ou la plupart des réalisations connues de condensateurs tridimensionnels. En outre, les utilisations qui peuvent être faites des circuits intégrés décrits n'ont pas été détaillées, les modes de réalisation décrits étant compatibles avec les applications usuelles des circuits intégrés comportant des condensateurs tridimensionnels.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La figure 1 est une vue en coupe schématique d'un exemple de circuit intégré comportant un condensateur tridimensionnel C.
Le circuit intégré de la figure 1 comprend un substrat 101, par exemple un substrat semiconducteur, par exemple un substrat en silicium. Dans cet exemple, le substrat 101 présente une épaisseur sensiblement constante sur sensiblement toute sa surface. Un empilement d'une première couche conductrice 103, d'une couche diélectrique 104, et d'une deuxième couche conductrice 105, s'étend de façon continue sur la face supérieure du substrat, ainsi que sur les parois latérales et sur le fond de tranchées ou cavités non traversantes s'étendant depuis la face supérieure du substrat, en direction de sa face inférieure. Les couches 103 et 105 forment respectivement des première et deuxième électrodes du condensateur, et la couche 104 forme le diélectrique du condensateur. Chacune des couches 103 et 105 est par exemple en silicium polycristallin ou en métal. La couche 104 est par exemple en oxyde de silicium. Bien que non visible sur la figure 1, une couche isolante, par exemple en oxyde de silicium, peut faire interface entre la couche conductrice 103 et le substrat 101.
Du côté de la face supérieure du substrat 101, le circuit intégré de la figure 1 comprend deux bornes 107 et 109 de connexion à un dispositif extérieur, connectées respectivement à l'électrode 103 et à l'électrode 105 du condensateur. Dans l'exemple de la figure 1, le condensateur est disposé dans et sur une région centrale du substrat 101, et les bornes de connexion 107 et 109 sont disposées sur une région périphérique du substrat 101.
Dans l'exemple représenté, le circuit intégré comprend une couche isolante 111, par exemple en oxyde de silicium, déposée après les couches 103, 104 et 105 du condensateur et revêtant sensiblement toute la surface supérieure du substrat 101. La borne de connexion 107 (en partie gauche de la figure) comprend une plage conductrice 107a, par exemple en métal, par exemple en cuivre ou en aluminium, disposée sur la face supérieure de la couche isolante 111, et un via conducteur 107b, par exemple en le même matériau que la plage 107a, traversant la couche 111 et connectant la plage conductrice 107a à la face supérieure de la couche 103, au niveau d'un prolongement de la couche 103 non revêtu par les couches 104 et 105, s'étendant sur la face supérieure du substrat 101 en vis-à-vis de la plage conductrice 107a. La borne de connexion 109 (en partie droite de la figure) comprend quant à elle une plage conductrice 109a, par exemple en le même matériau que la plage 107a, disposée sur la face supérieure de la couche isolante 111, et un via conducteur 109b, par exemple en le même matériau que le via 107b, traversant la couche 111 et connectant la plage conductrice 109a à la face supérieure de la couche 105, au niveau d'un prolongement de la couche 105 s'étendant sur la face supérieure du substrat 101 en vis-à-vis de la plage conductrice 109a.
Dans l'exemple de la figure 1, le circuit intégré comprend en outre une couche isolante 113, par exemple en nitrure de silicium, en résine, ou en oxyde de silicium, déposée après la formation des plages et vias conducteurs 107a, 107b, 109a, 109b et revêtant sensiblement toute la surface supérieure du substrat 101. La couche isolante 113 comprend une première ouverture traversante formée en vis-à-vis de la plage conductrice 107a et débouchant sur la face supérieure de la plage conductrice 107a, et une deuxième ouverture traversante formée en vis-à-vis de la plage conductrice 109a et débouchant sur la face supérieure de la plage conductrice 109a. La borne de connexion 107 comprend une métallisation 107c en contact avec la plage conductrice 107a, s'étendant sur les parois latérales et au fond de la première ouverture formée dans la couche 113, et, éventuellement, sur une partie de la face supérieure de la couche 113 à la périphérie de la première ouverture formée dans la couche 113. La borne de connexion 109 comprend quant à elle une métallisation 109c en contact avec la plage conductrice 109a, s'étendant sur les parois latérales et au fond de la deuxième ouverture formée dans la couche 113, et, éventuellement, sur une partie de la face supérieure de la couche 113 à la périphérie de la deuxième ouverture formée dans la couche 113. Les métallisations 107c et 109c sont par exemple de même nature. Chacune des métallisations 107c et 109c comprend par exemple un empilement de plusieurs couches métalliques de natures distinctes, parfois appelé UBM (de l'anglais "Under Bump Metallization" – métallisation sous bossage), par exemple un empilement titane-nickel-or, un empilement titane-nickel-cuivre-or ou un empilement titane-nickel-argent.
Chacune des métallisations 107c et 109c est destinée à recevoir, sur et en contact avec sa face supérieure, un élément de connexion 107d, respectivement 109d, en un matériau de soudure, par exemple à base d'étain et/ou de plomb et/ou d'argent, destiné à être soudé à une plage métallique de connexion d'un dispositif extérieur. Dans l'exemple de la figure 1, les éléments de connexion 107d et 109d sont des billes de soudure.
Il existe dans l'industrie des circuits intégrés un besoin pour des puces relativement minces.
Dans le circuit intégré de la figure 1, l'épaisseur totale de la puce correspond sensiblement à la somme des épaisseurs du substrat 101, des couches isolantes 111 et 113, et de la partie des éléments de connexion 107d et 109d en saillie de la face supérieure de la couche isolante 113. L'amincissement du substrat 101 est limité par la profondeur des tranchées du condensateur tridimensionnel.
L'épaisseur du substrat 101 est par exemple comprise entre 400 et 900 µm, par exemple de l'ordre de 500 µm ou de l'ordre de 800 µm. La profondeur de chacune des tranchées du condensateur tridimensionnel est par exemple comprise entre 25 et 50 µm, par exemple de l'ordre de 40 µm. La largeur de chacune des tranchées du condensateur tridimensionnel est par exemple comprise entre 0,5 et 1 µm, par exemple de l'ordre de 0,7 µm. L'épaisseur de la couche isolante 111 est par exemple comprise entre 0,8 et 1,5 µm, par exemple de l'ordre de 1 µm. L'épaisseur de la couche isolante 113 est par exemple comprise entre 0,8 et 1,5 µm, par exemple de l'ordre de 1 µm. La hauteur de la partie des éléments de connexion 107d, 109d en saillie de la face supérieure de la couche 113 est par exemple comprise entre 20 et 80 µm. A titre d'exemple, les éléments de connexion 107d, 109d sont des billes de soudure sensiblement sphériques, de diamètre compris entre 40 et 60 µm.
La figure 2 est une vue en coupe schématique d'un exemple d'un mode de réalisation d'un circuit intégré comportant un condensateur tridimensionnel C.
Le circuit intégré de la figure 2 comprend des éléments communs avec le circuit intégré de la figure 1. Ces éléments ne seront pas détaillés à nouveau ci-après. Dans la suite, seules les différences entre les deux circuits seront mises en exergue.
Le circuit intégré de la figure 2 diffère du circuit intégré de la figure 1 principalement en ce que, dans le circuit de la figure 2, le substrat 101 n'a pas une épaisseur constante mais comporte une première région 101a ayant une première épaisseur e1, et une deuxième région 101b non superposée à la première région, ayant une deuxième épaisseur e2 inférieure à e1. Dans l'exemple représenté, la région 101a est une région centrale du substrat 101, et la région 101b est une région périphérique du substrat 101. Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier. Dans cet exemple, la face inférieure du substrat 101 est sensiblement plane. Du côté de sa face supérieure, le substrat 101 présente une structure en forme de plateau ou mésa. Plus particulièrement, la région centrale 101a du substrat 101 forme un plot ou îlot en saillie d'une hauteur sensiblement égale à e1-e2, par rapport à la face supérieure de la région périphérique 101b.
Le condensateur tridimensionnel est formé dans et sur la région 101a d'épaisseur e1 du substrat 101, et les bornes de connexion 107 et 109 du circuit sont formées sur la région 101b d'épaisseur e2 du substrat 101. Dans l'exemple représenté, les couches 103, 104 et 105 s'étendent sur les flancs de la structure mesa formée par la région centrale 101a du substrat 101, et sur une partie de la face supérieure de la région périphérique 101b du substrat 101, pour permettre la reprise d'un contact électrique sur la couche 103 via la borne de connexion 107 et sur la couche 105 via la borne de connexion 109, de façon similaire à ce qui a été décrit en relation avec la figure 1.
L'épaisseur e1 de la partie centrale 101a du substrat 101 est par exemple identique ou similaire à l'épaisseur du substrat 101 de la figure 1. Les dimensions des tranchées du condensateur tridimensionnel peuvent être identiques ou similaires à ce qui a été décrit en relation avec la figure 1. L'épaisseur e2 de la partie périphérique 101b du substrat 101 est choisie suffisamment élevée pour d'une part garantir la résistance mécanique du substrat 101, et d'autre part s'assurer que la face supérieure des éléments de connexion 107d, 109d reste surélevée par rapport à la face supérieure de la partie centrale du circuit. A titre d'exemple, la différence e1-e2 entre l'épaisseur de la région 101a et l'épaisseur de la région 101b est comprise entre 10 et 40 µm.
Un avantage du circuit intégré de la figure 2 est que l'amincissement localisé du substrat 101 dans la région 101b de formation des bornes de connexion du circuit à un dispositif extérieur, permet d'obtenir une puce d'épaisseur totale réduite par rapport à l'exemple de la figure 1, tout en conservant une région de substrat 101a d'épaisseur relativement importante pour former le condensateur tridimensionnel.
On notera que dans l'exemple de la figure 2, la couche isolante 113 est présente uniquement sur la face supérieure de la région périphérique 101b du substrat 101, et non sur la face supérieure de la région centrale 101a du substrat 101. Ceci permet un gain supplémentaire sur l'épaisseur totale de la puce (d'une valeur sensiblement égale à l'épaisseur de la couche 113). La couche isolante 111 revêt quant à elle toute la surface supérieure du substrat de façon à protéger l'électrode supérieure 105 du condensateur tridimensionnel contre d'éventuels courts-circuits. A titre de variante la couche isolante 113 peut également s'étendre sur toute la surface supérieure du substrat 101.
La figure 3 est une vue en coupe schématique d'une variante de réalisation du circuit intégré de la figure 2.
La variante de la figure 3 diffère de l'exemple de la figure 2 principalement en ce que, dans l'exemple de la figure 3, le circuit intégré comprend en outre, en plus des bornes de connexion 107 et 109 disposées du côté de la face supérieure du substrat, des bornes de connexion 307 et 309 disposées du côté de la face inférieure du substrat. Dans cet exemple, la borne 307 comprend une plage conductrice, par exemple en métal, par exemple en cuivre ou en aluminium, disposée sur la face inférieure du substrat 101, en vis-à-vis de la plage conductrice 107a de la borne 107. La borne 309 comprend quant à elle une plage conductrice, par exemple en le même matériau que la plage conductrice de la borne 307, disposée sur la face inférieure du substrat 101, en vis-à-vis de la plage conductrice 109a de la borne 109. Les bornes 307 et 309 peuvent être isolées électriquement du substrat 101 par une couche isolante d'interface, non visible sur la figure 3.
Le circuit intégré de la figure 3 comprend en outre un via conducteur 311 traversant verticalement la couche isolante 111 et le substrat 101, et connectant la face inférieure de la plage conductrice 107a de la borne 107 à la face supérieure de la borne 307. Le circuit de la figure 3 comprend de plus un via conducteur 313 traversant verticalement la couche isolante 111 et le substrat 101, et connectant la face inférieure de la plage conductrice 109a de la borne 109 à la face supérieure de la borne 309. Les vias conducteurs 311 et 313 sont par exemple en métal, par exemple en cuivre. Chacun des vias conducteurs 311 et 313 peut être isolé électriquement du substrat 101 par une couche isolante d'interface, non visible sur la figure 3.
Un avantage de la variante de réalisation de la figure 3 est qu'elle permet une connexion en face supérieure et en face inférieure du circuit. Ceci permet de réaliser des assemblages comportant plusieurs circuits intégrés interconnectés empilés verticalement. A titre d'exemple, plusieurs circuits du type décrit en relation avec la figure 3 peuvent être empilés, chaque circuit ayant ses bornes de connexion supérieures 107 et 109 connectées respectivement aux bornes de connexion inférieures 307 et 309 du circuit sus-jacent, de façon à connecter en parallèle les condensateurs tridimensionnels des différents circuits.
Les figures 4 à 10 sont des vues en coupe schématiques illustrant des étapes successives d'un exemple d'un procédé de fabrication d'un circuit intégré du type décrit en relation avec la figure 2.
La figure 4 illustre une étape de dépôt d'un masque dur 401 sur la face supérieure du substrat 101. A ce stade, l'épaisseur du substrat 101 est sensiblement constante sur sensiblement toute la surface du circuit. Le masque dur 401 est par exemple en un matériau isolant, par exemple en oxyde de silicium. Il comporte des ouvertures traversantes 402 en vis-à-vis des futures tranchées du condensateur tridimensionnel. A l'exception des zones du substrat 101 situées en vis-à-vis des ouvertures 402, le masque dur 401 recouvre sensiblement toute la surface supérieure du substrat 101. Le masque dur 401 est par exemple formé par dépôt, photolithographie et gravure d'une couche d'un matériau isolant.
La figure 5 illustre une étape de dépôt d'une couche de protection 404 sur la face supérieure du circuit. La couche 404 est en un matériau gravable sélectivement par rapport au matériau du masque dur 401. La couche 404 est par exemple en un matériau isolant, par exemple en nitrure de silicium. La couche 404 est déposée de façon continue sur sensiblement toute la surface supérieure du circuit. Ainsi, la couche 404 est en contact avec la face supérieure du masque dur 401, ainsi qu'avec la face supérieure du substrat 101 au fond des ouvertures 402 du masque dur 401.
La figure 6 illustre une étape de retrait localisé de l'empilement des couches 401 et 404 en vis-à-vis de la partie périphérique 101b du substrat 101. Les couches 401 et 404 sont en revanche conservées en vis-à-vis de la partie centrale 101a du substrat 101. Le retrait localisé des couches 401 et 404 est par exemple réalisé par photolithographie et gravure.
La figure 7 illustre une étape de gravure partielle du substrat 101, à partir de sa face supérieure, en vis-à-vis des portions exposées de la face supérieure du substrat (suite au retrait localisé des couches 401 et 404), c'est-à-dire dans la région périphérique 101b du substrat. Lors de cette étape, une partie de l'épaisseur du substrat est retirée dans sa partie périphérique 101b. L'épaisseur initiale du substrat 101 est en revanche conservée dans sa partie centrale 101a, du fait de la présence des couches de masquage 401 et 404. La gravure mise en oeuvre à cette étape est par exemple une gravure plasma. Dans cet exemple, la gravure mise en oeuvre est une gravure anisotrope verticale. Ainsi, les flancs de l'îlot ou mésa formé dans la partie centrale 101a du substrat sont sensiblement verticaux et alignés avec le bord des couches de masquage 401 et 404. Lors de cette étape, la profondeur de gravure est choisie en fonction de la hauteur de la marche que l'on souhaite créer entre la partie périphérique 101b et la partie centrale 101a du substrat, par exemple comprise entre 10 et 40 µm.
La figure 8 illustre une étape ultérieure de formation d'une couche isolante 406, par exemple en oxyde de silicium, sur les parties de la surface du substrat exposées lors de l'étape de gravure de la figure 7, c'est-à-dire sur la face supérieure de la partie périphérique 101b du substrat et sur les flancs de l'îlot ou mesa formé dans la partie centrale 101a du substrat. La couche isolante 406 est par exemple formée par oxydation thermique des surfaces exposées du substrat 101.
La figure 9 illustre une étape de retrait de la couche de protection 404, sélectivement par rapport au masque dur 401 et à la couche isolante 406. Le retrait de la couche 404 est par exemple réalisé par gravure humide.
La figure 10 illustre une étape ultérieure de gravure de tranchées 408 s'étendant verticalement dans la partie centrale 101a du substrat 101, à partir de sa face supérieure, en vis-à-vis des ouvertures 402 du masque dur 401. Les tranchées 408 sont destinées à recevoir ultérieurement les couches 103, 104 et 105 du condensateur tridimensionnel du circuit. Les tranchées sont par exemple réalisées par un procédé de gravure plasma. Le procédé de gravure est choisi pour graver le matériau du substrat 101 sélectivement par rapport aux matériaux des couches 401 et 406. Ainsi, la couche 406 protège la partie périphérique 101b du substrat pendant la gravure.
A l'issue de l'étape de la figure 10, le masque dur 401 et la couche 406 peuvent être retirés. Les étapes suivantes de dépôt de l'empilement capacitif des couches 103, 104 et 105 et de formation des couches isolantes de protection supérieures 111 et 113 et des bornes de connexion 107 et 109 n'ont pas été représentées et ne seront pas détaillées, ces étapes correspondant à des étapes classiques de réalisation d'un condensateur tridimensionnel dans un circuit intégré.
La figure 11 est une vue en coupe schématique illustrant une variante de réalisation du procédé des figures 4 à 10. La figure 11 illustre plus particulièrement une étape correspondant à l'étape de la figure 7 de gravure partielle du substrat 101 dans sa partie périphérique 101b. Dans cet exemple, plutôt que de réaliser une gravure anisotrope verticale tel que décrit en relation avec la figure 7, on réalise une gravure isotrope, ce qui permet d'arrondir l'angle formé entre la partie périphérique 101b et la partie centrale 101a du substrat 101, à la base de l'îlot ou mésa formé dans la partie centrale 101a du substrat 101. Les autres étapes du procédé sont identiques ou similaires à ce qui a été décrit en relation avec les figures 4 à 10. Cette variante permet notamment de faciliter les étapes de dépôt des couches supérieures 103, 104, 105, 111 et/ou 113.
La figure 12 est une vue en coupe schématique et partielle illustrant un autre exemple d'un circuit intégré comportant un condensateur tridimensionnel selon un mode de réalisation.
Dans les exemples décrits précédemment, on a considéré un condensateur tridimensionnel constitué d'un empilement de deux couches conductrices séparées par une couche diélectrique.
A titre de variante, le condensateur peut être constitué d'un empilement de trois couches conductrices, séparées deux à deux par des couches diélectriques, tel qu'illustré par la figure 12.
Sur la figure 12, seule une portion du condensateur tridimensionnel a été représentée.
Dans cet exemple, le condensateur est constitué d'un empilement d'une première couche conductrice 501, d'une première couche diélectrique 502, d'une deuxième couche conductrice 503, d'une deuxième couche diélectrique 504, et d'une troisième couche conductrice 505, s'étendant de façon continue sur la face supérieure du substrat, ainsi que sur les parois latérales et sur le fond de tranchées. Chacune des couches 501, 503 et 505 est par exemple en silicium polycristallin ou en métal. Les couches 502 et 504 sont par exemple en oxyde de silicium. Bien que non visible sur la figure 12, une couche isolante, par exemple en oxyde de silicium, peut faire interface entre la couche conductrice 501 et le substrat 101.
A titre d'exemple, les couches conductrices 501 et 505 sont connectées à une même première borne de connexion du condensateur, par exemple la borne 107 dans les exemples des figures 2 et 3, et la couche conductrice 503 est connectée à une deuxième borne de connexion du condensateur, par exemple la borne 109 dans les exemples des figures 2 et 3. Ceci revient à connecter en parallèle, entre les bornes 107 et 109, un premier condensateur formé entre les couches conductrices 501 et 503, et un deuxième condensateur formé entre les couches conductrices 503 et 505. Cela permet d'augmenter encore la capacité par unité de surface par rapport à un condensateur tridimensionnel à trois couches du type décrit en relation avec la figure 2 ou 3.
Divers modes de réalisation et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à l’homme de l’art. En particulier, les modes de réalisation décrits ne se limitent pas aux exemples de matériaux et de dimensions mentionnés dans la présente description.
De plus, les modes de réalisation décrits ne se limitent pas aux exemples de réalisation des bornes de connexion des circuits intégrés décrits en relation avec les figures 2 et 3. A titre de variante, les bornes de connexion 107 et 109 peuvent chacune comporter un pilier métallique, par exemple en cuivre, en saillie de la face supérieure du circuit intégré, destiné à être soudé ou brasé à une plage métallique de connexion d'un dispositif extérieur.
En outre, bien que les exemples détaillés ci-dessus concernent des circuits intégrés comportant uniquement un condensateur tridimensionnel et deux bornes de connexion, les modes de réalisation décrits ne se limitent pas à ce cas particulier. A titre de variante, les circuits intégrés décrits peuvent comporter des composants supplémentaires, par exemple des composants semiconducteurs, par exemple de type diode, transistor, etc. Ces composants supplémentaires peuvent par exemple être connectés ou reliés au condensateur tridimensionnel du circuit.

Claims (10)

  1. Circuit intégré comportant un substrat (101), le substrat (101) comportant une première région (101a) ayant une première épaisseur (e1) et une deuxième région (101b) ayant une deuxième épaisseur (e2) inférieure à la première épaisseur, le circuit comportant un condensateur tridimensionnel (C) formé dans et sur la première région (101a), et au moins des première (107) et deuxième (109) bornes de connexion formées sur la deuxième région (101b), les première (107) et deuxième (109) bornes de connexion étant connectées respectivement à des première (103 ; 501) et deuxième (105 ; 503) électrodes du condensateur tridimensionnel.
  2. Circuit intégré selon la revendication 1, dans lequel le condensateur tridimensionnel (C) comprend un empilement d'une première couche conductrice (103 ; 501), d'une première couche diélectrique (104 ; 502), et d'une deuxième couche conductrice (105 ; 503) disposée du côté de la première couche diélectrique opposé à la première couche conductrice, l’empilement s'étendant sur les parois latérales et sur le fond de tranchées (408) formées dans la première région (101a) du substrat (101), les première (103 ; 501) et deuxième (105 ; 503) couches formant respectivement les première et deuxième électrodes du condensateur tridimensionnel (C).
  3. Circuit intégré selon la revendication 2, dans lequel l’empilement comprend en outre une deuxième couche diélectrique (504) disposée du côté de la deuxième couche conductrice (503) opposé à la première couche diélectrique (502), et une troisième couche conductrice (505) disposée du côté de la deuxième couche diélectrique (504) opposé à la deuxième couche conductrice (503), la troisième couche conductrice (505) étant connectée à la première borne de connexion (107).
  4. Circuit intégré selon l’une quelconque des revendications 1 à 3, dans lequel la première région (101a) est une région centrale du substrat (101), et la deuxième région (101b) est une région périphérique du substrat (101).
  5. Circuit intégré selon l’une quelconque des revendications 1 à 4, dans lequel la face du substrat (101) opposée aux première (107) et deuxième (109) bornes de connexion est sensiblement plane.
  6. Circuit intégré selon l’une quelconque des revendications 1 à 5, dans lequel la différence d’épaisseur entre les première (101a) et deuxième (101b) régions du substrat (101) est comprise entre 10 et 40 µm.
  7. Circuit intégré selon l’une quelconque des revendications 1 à 6, comportant en outre des troisième (307) et quatrième (309) bornes de connexion disposées respectivement en vis-à-vis des première (107) et deuxième (109) bornes de connexion, du côté du substrat (101) opposé aux première (107) et deuxième (109) bornes de connexion, la troisième borne de connexion (307) étant connectée à la première borne de connexion (107) par un premier via conducteur (311) traversant le substrat (101) et la quatrième borne de connexion (309) étant connectée à la deuxième borne de connexion (109) par un deuxième via conducteur (313) traversant le substrat (101).
  8. Circuit intégré selon l’une quelconque des revendications 1 à 7, dans lequel les première (107) et deuxième (109) bornes de connexion comprennent chacune une bille de soudure (107d, 109d) ou un pilier métallique de connexion.
  9. Circuit intégré selon l’une quelconque des revendications 1 à 8, comportant une couche isolante de protection (113) s’étendant sur la deuxième région (101b) du substrat (101), la couche isolante de protection (113) ne s’étendant pas sur la première région (101a) du substrat (101).
  10. Procédé de fabrication d’un circuit intégré, comportant les étapes suivantes :
    a) réaliser une gravure localisée d’une partie de l’épaisseur d’un substrat (101) de façon à définir dans le substrat (101) une première région (101a) ayant une première épaisseur (e1) et une deuxième région (101b) ayant une deuxième épaisseur (e2) inférieure à la première épaisseur ;
    b) former un condensateur tridimensionnel (C) dans et sur la première région (101a) ; et
    c) former sur la deuxième région (101b) des première (107) et deuxième (109) bornes de connexion connectées respectivement à des première (103 ; 501) et deuxième (105 ; 503) électrodes du condensateur tridimensionnel.
FR1902183A 2019-03-04 2019-03-04 Circuit intégré comportant un condensateur tridimensionnel Active FR3093592B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1902183A FR3093592B1 (fr) 2019-03-04 2019-03-04 Circuit intégré comportant un condensateur tridimensionnel
US16/801,038 US11335678B2 (en) 2019-03-04 2020-02-25 Integrated circuit comprising a three-dimensional capacitor
US17/741,900 US11955480B2 (en) 2019-03-04 2022-05-11 Integrated circuit comprising a three-dimensional capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1902183 2019-03-04
FR1902183A FR3093592B1 (fr) 2019-03-04 2019-03-04 Circuit intégré comportant un condensateur tridimensionnel

Publications (2)

Publication Number Publication Date
FR3093592A1 true FR3093592A1 (fr) 2020-09-11
FR3093592B1 FR3093592B1 (fr) 2021-05-07

Family

ID=67383974

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1902183A Active FR3093592B1 (fr) 2019-03-04 2019-03-04 Circuit intégré comportant un condensateur tridimensionnel

Country Status (2)

Country Link
US (2) US11335678B2 (fr)
FR (1) FR3093592B1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030222335A1 (en) * 2002-05-30 2003-12-04 Matsushita Electric Industrial Co., Ltd. Circuit component, circuit component package,, circuit component built-in module, circuit component package production and circuit component built-in module production
US20050233518A1 (en) * 2004-03-31 2005-10-20 Makoto Ishida Electronic circuit device having silicon substrate
EP1953778A1 (fr) * 2007-01-31 2008-08-06 St Microelectronics S.A. Condensateur dans un circuit monolithique
US20130065390A1 (en) * 2007-03-05 2013-03-14 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661069B1 (en) * 2002-10-22 2003-12-09 International Business Machines Corporation Micro-electromechanical varactor with enhanced tuning range
CN101484976B (zh) * 2006-05-02 2011-02-23 Nxp股份有限公司 包括改进的电极的电器件及其制造方法
WO2009055140A1 (fr) * 2007-10-26 2009-04-30 Hvvi Semiconductors, Inc. Structure semiconductrice et procédé de fabrication correspondant
US8513723B2 (en) * 2010-01-19 2013-08-20 International Business Machines Corporation Method and structure for forming high performance MOS capacitor along with fully depleted semiconductor on insulator devices on the same chip
US8722503B2 (en) * 2010-07-16 2014-05-13 Texas Instruments Incorporated Capacitors and methods of forming
US8487405B2 (en) * 2011-02-17 2013-07-16 Maxim Integrated Products, Inc. Deep trench capacitor with conformally-deposited conductive layers having compressive stress
KR101596460B1 (ko) * 2011-10-01 2016-02-26 인텔 코포레이션 온-칩 커패시터 및 그 조립 방법
US9337182B2 (en) * 2012-12-28 2016-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method to integrate different function devices fabricated by different process technologies
FR3012664B1 (fr) * 2013-10-29 2016-01-01 Ipdia Structure a capacite amelioree
US9324780B2 (en) * 2013-11-01 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor structure including redistribution layer
US9105602B2 (en) * 2013-12-23 2015-08-11 Qualcomm Incorporated Embedded three-dimensional capacitor
US9257383B2 (en) * 2014-01-15 2016-02-09 Globalfoundries Inc. Method and device for an integrated trench capacitor
US20160293334A1 (en) * 2015-03-31 2016-10-06 Tdk Corporation Thin film capacitor
US9647057B2 (en) * 2015-10-08 2017-05-09 Ipdia Capacitor 3D-cell and 3D-capacitor structure
EP3297024A1 (fr) * 2016-09-20 2018-03-21 Ipdia Structure de condensateur 3d
US10879183B2 (en) * 2018-06-22 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10879172B2 (en) * 2018-08-14 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030222335A1 (en) * 2002-05-30 2003-12-04 Matsushita Electric Industrial Co., Ltd. Circuit component, circuit component package,, circuit component built-in module, circuit component package production and circuit component built-in module production
US20050233518A1 (en) * 2004-03-31 2005-10-20 Makoto Ishida Electronic circuit device having silicon substrate
EP1953778A1 (fr) * 2007-01-31 2008-08-06 St Microelectronics S.A. Condensateur dans un circuit monolithique
US20130065390A1 (en) * 2007-03-05 2013-03-14 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts

Also Published As

Publication number Publication date
US11955480B2 (en) 2024-04-09
US20220271030A1 (en) 2022-08-25
US11335678B2 (en) 2022-05-17
US20200286886A1 (en) 2020-09-10
FR3093592B1 (fr) 2021-05-07

Similar Documents

Publication Publication Date Title
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP3261116B1 (fr) Procede de fabrication collective de modules electroniques 3d
FR2983638A1 (fr) Procede de formation d'un circuit integre
EP4092730A2 (fr) Fabrication de puces électroniques
FR3069102A1 (fr) Procede de fabrication de puces isolees lateralement
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
EP4002441A2 (fr) Circuit electronique pour un collage moleculaire hybride
FR3093230A1 (fr) Boîtier de puce électronique
EP0892442B1 (fr) Procédé de fabrication d'une capacité métal-métal au sein d'un circuit intégré, et circuit intégré correspondant
EP3680936B1 (fr) Capteur d'images à éclairement par la face arrière
FR3093592A1 (fr) Circuit intégré comportant un condensateur tridimensionnel
FR3104315A1 (fr) Procédé de fabrication de puces électroniques
FR3055166A1 (fr) Procede de connection intercomposants a densite optimisee
FR3104316A1 (fr) Procédé de fabrication de puces électroniques
EP4141915A1 (fr) Procédé de fabrication d'une puce électronique encapsulée à l'échelle de la puce ainsi que le dispositif correspondant
FR2961345A1 (fr) Circuit integre passif
EP3913657A2 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
EP3832707A1 (fr) Structure d'interconnexion d'un circuit intégré
EP1953778B1 (fr) Condensateur dans un circuit monolithique
EP2246890B1 (fr) Mode de réalisation d'un module de capture d'images
FR2493045A1 (fr) Structure de capacite dans un circuit integre a deux niveaux de metallisation et procede de fabrication
EP3886159A1 (fr) Puce d'interconnexion
FR2879348A1 (fr) Protection d'un condensateur integre
FR3103315A1 (fr) Procédé de fabrication de puces électroniques
EP1054446B1 (fr) Procédé de mise en boítier d'une puce semiconductrice

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200911

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6