FR3042912A1 - Capteur d'images a grande gamme dynamique - Google Patents

Capteur d'images a grande gamme dynamique Download PDF

Info

Publication number
FR3042912A1
FR3042912A1 FR1560206A FR1560206A FR3042912A1 FR 3042912 A1 FR3042912 A1 FR 3042912A1 FR 1560206 A FR1560206 A FR 1560206A FR 1560206 A FR1560206 A FR 1560206A FR 3042912 A1 FR3042912 A1 FR 3042912A1
Authority
FR
France
Prior art keywords
node
transistor
pixel
photodiode
periods
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1560206A
Other languages
English (en)
Inventor
Tarek Lule
Jerome Chossat
Benoit Deschamps
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1560206A priority Critical patent/FR3042912A1/fr
Priority to US15/051,545 priority patent/US10009558B2/en
Publication of FR3042912A1 publication Critical patent/FR3042912A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

L'invention concerne un capteur d'images comportant : une pluralité de pixels (100) comportant chacun une première photodiode (PPD1) reliée à un premier noeud capacitif de stockage de charges (SN) par un premier transistor (101), et une deuxième photodiode (PPD2) reliée à un deuxième noeud capacitif de stockage de charges (ST_M) par un deuxième transistor (107) ; et un circuit de commande configuré pour, lors d'une phase (Tframe) d'acquisition d'une valeur représentative du niveau d'éclairement d'un pixel : acquérir une première valeur de sortie représentative du niveau d'éclairement reçu par la première photodiode (PPD1) pendant une première période d'intégration ininterrompue ; et acquérir une deuxième valeur de sortie représentative du niveau d'éclairement reçu par la deuxième photodiode (PPD2) pendant une deuxième période d'intégration découpée en une pluralité de sous-périodes disjointes.

Description

CAPTEUR D'IMAGES À GRANDE GAMME DYNAMIQUE
Domaine
La présente demande concerne l'imagerie à grande gamme dynamique ("high dynamic range imaging" en anglais).
Exposé de l’art antérieur
Un capteur d'image comporte classiquement une matrice de pixels comportant chacun une photodiode et un circuit de contrôle adapté à fournir un signal de sortie représentatif du niveau d'éclairement reçu par sa photodiode. Un tel capteur permet d'acquérir une image discrétisée et numérisée d'une scène (ou image numérique) . Un tel capteur ne peut toutefois discriminer qu'un nombre fini de niveaux d'éclairement reçu par chaque photodiode. Il n'est donc pas toujours possible de capturer la totalité de la gamme d'éclairement ou gamme dynamique disponible dans une scène avec un temps d'exposition unique des photodiodes, notamment lorsque la scène est fortement contrastée.
Pour obtenir une image à grande gamme dynamique, on a déjà proposé d'acquérir successivement plusieurs images d'une même scène avec des temps d'exposition du capteur distincts, puis de fusionner ces images en une image à grande gamme dynamique dans laquelle les valeurs des points d'image ou pixels correspondant aux zones les plus sombres de la scène sont basées sur les valeurs des pixels correspondants des images acquises avec les temps d'exposition les plus élevés, et les valeurs des pixels correspondant aux zones les plus lumineuses de la scène sont basées sur les valeurs des pixels correspondants des images acquises avec les temps d'exposition les plus faibles.
Un problème qui se pose est que certaines scènes comportent des sources lumineuses clignotantes, par exemple des éclairages ou des feux de signalisation à diodes électroluminescentes pulsées. Ces sources lumineuses s'allument et s'éteignent à des fréquences relativement élevées, typiquement de l'ordre de 50 Hz à 2 kHz, avec des rapports cycliques d'allumage (période allumée sur période éteinte) qui peuvent être relativement faibles, par exemple de l'ordre de 0,1. Dans de nombreuses situations, il existe un risque que la lumière émise par de telles sources ne soit pas détectée ou soit incorrectement détectée par le capteur. Cette problématique se pose tout particulièrement dans le domaine des capteurs d'images embarqués dans des véhicules automobiles pour analyser l'environnement des véhicules. En effet, les scènes acquises par de tels capteurs sont souvent fortement contrastées et sont susceptibles de comporter des sources lumineuses clignotantes.
La figure 1 illustre schématiquement cette problématique. Sur la figure 1, on a représenté deux phases Tframe successives d'acquisition d'une valeur représentative du niveau d'éclairement d'une photodiode d'un pixel dans un capteur d'images à grande gamme dynamique. Chaque phase d'acquisition Tframe comprend une ou plusieurs périodes d'intégration de la photodiode du pixel. Dans l'exemple représenté, chaque phase d'acquisition Tframe comprend trois périodes d'intégration successives TL, TM et Tg de la photodiode du pixel. La durée TL est supérieure à la durée qui est elle-même supérieure à la durée Tg. Les durées des périodes d'intégration TL, et Tg peuvent varier d'une phase d'acquisition à une autre selon les conditions de luminosité ambiante, étant entendu que la somme des durées Tp, et Tg est toujours inférieure ou égale à la durée Tframe' qui est généralement constante. A la fin de la première période d'intégration (la période Tl dans cet exemple), une première valeur représentative du niveau d'éclairement de la photodiode est lue et mémorisée, et la photodiode est réinitialisée avant le début de la deuxième période d'intégration (la période T]y[ dans cet exemple). A la fin de la deuxième période d'intégration, une deuxième valeur représentative du niveau d'éclairement de la photodiode est lue et mémorisée, et la photodiode est réinitialisée avant le début de la troisième période d'intégration (la période T g dans cet exemple) . A la fin de la troisième période d'intégration, une troisième valeur représentative du niveau d'éclairement de la photodiode est lue. Une valeur de sortie finale du pixel est alors déterminée en tenant compte des trois valeurs de niveau d'éclairement préalablement acquises, correspondant aux temps d'intégration Tp, T^ et T5.
On a en outre représenté sur la figure 1 un signal binaire LED représentatif de l'état d'une source lumineuse clignotante placée en vis-à-vis du pixel, par exemple une source à diodes électroluminescentes pulsées. L'état haut du signal LED correspond à un état allumé de la source lumineuse, et l'état bas du signal LED correspond à un état éteint de la source lumineuse. Dans cet exemple, la fréquence de clignotement de la source lumineuse est sensiblement égale à la fréquence d'acquisition des images par le capteur (égale à 1/Tframe), et le rapport cyclique d'allumage de la source lumineuse est de l'ordre de 0,1. Dans l'exemple représenté, la source lumineuse est allumée pendant une partie de la période d'intégration Tp, et est éteinte pendant tout le reste de la phase Tframe et notamment pendant les périodes d'intégration Tjq et Tg. Ainsi, lors d'une phase d'acquisition Tframe' la lumière émise par la source lumineuse est mesurée par la photodiode uniquement pendant la période d'intégration longue Tp de la photodiode. Toutefois, dans de nombreuses situations, la photodiode du pixel sature pendant la période d'intégration longue Tp de la phase d'acquisition Tframe, et la valeur lue à la fin de la période d'intégration longue Tp ne contribue alors pas à la valeur de sortie finale du pixel. Dans ce cas, l'allumage de la source lumineuse pendant la phase d'acquisition Tframe n'est pas détecté par le pixel.
On notera que pour des sources cliqnotantes ayant une fréquence de cliqnotement du même ordre de grandeur que la fréquence d'acquisition du capteur, et une durée d'allumage faible devant la période d'acquisition Tframe du capteur, la probabilité de se trouver dans la situation représentée en figure 1 est relativement élevée, dans la mesure où la période d'intégration occupe généralement la majeure partie de la période d'acquisition Tframe.
Lorsque le niveau de luminosité ambiante augmente, les durées Tl, T^ et Tg peuvent être réduites, et il existe alors un risque significatif que la période d'allumage de la source lumineuse tombe en dehors des périodes d'intégration Tp, %; et T g du capteur. Là encore, la conséquence est que la valeur de sortie finale du pixel ne permet pas de détecter l'allumage de la source lumineuse.
Par ailleurs, lorsque le niveau de luminosité ambiante est relativement élevé, il existe une probabilité importante que le pixel sature pendant les périodes d'intégration Tp et Tjy[ (on peut ne pas réduire les périodes Tp et T]y[ pour conserver une dynamique globale importante dans l'image). Seule la période d'exposition Tg pourrait alors capturer une valeur non saturée. Toutefois, cette période Tg étant alors très brève, la probabilité de détecter la lumière de la source clignotante est faible.
Ainsi, il existe un besoin pour un capteur d'images à grande gamme dynamique apte à détecter des sources lumineuses clignotantes avec une plus grande fiabilité que les capteurs existants. Résumé
Pour cela, un mode de réalisation prévoit un capteur d'images comportant : une pluralité de pixels comportant chacun une première photodiode reliée à un premier noeud capacitif de stockage de charges par un premier transistor, et une deuxième photodiode reliée à un deuxième noeud capacitif de stockage de charges par un deuxième transistor ; et un circuit de commande configuré pour, lors d'une phase d'acquisition d'une valeur représentative du niveau d'éclairement d'un pixel : acquérir une première valeur de sortie représentative du niveau d'éclairement reçu par la première photodiode pendant une première période d'intégration ininterrompue ; et acquérir une deuxième valeur de sortie représentative du niveau d'éclairement reçu par la deuxième photodiode pendant une deuxième période d'intégration découpée en une pluralité de sous-périodes disjointes.
Selon un mode de réalisation, la deuxième période d'intégration est plus courte que la première période d'intégration, et les sous-périodes de la deuxième période d'intégration sont distribuées le long d'une période sensiblement égale à la première période d'intégration.
Selon un mode de réalisation, dans chaque pixel, la deuxième photodiode est en outre reliée à un troisième noeud capacitif de stockage de charges par un troisième transistor, et le circuit de commande est en outre configuré pour, lors d'une phase d'acquisition d'une valeur représentative du niveau d'éclairement d'un pixel, acquérir une troisième valeur de sortie représentative du niveau d'éclairement reçu par la deuxième photodiode pendant une troisième période d'intégration découpée en une pluralité de sous-périodes disjointes.
Selon un mode de réalisation, la troisième période d'intégration est plus courte que les première et deuxième périodes d'intégration, et les sous-périodes de la troisième période d'intégration sont distribuées le long d'une période sensiblement égale à la première période d'intégration.
Selon un mode de réalisation, les sous-périodes de la deuxième période d'intégration et les sous-périodes de la troisième période d'intégration sont entrelacées.
Selon un mode de réalisation, les sous-périodes de la deuxième période d'intégration ont sensiblement la même durée et le même espacement, et les sous-périodes de la troisième période d'intégration ont sensiblement la même durée et le même espacement.
Selon un mode de réalisation, les sous-périodes de la deuxième période d'intégration ont des durées et/ou des espacements variables au cours de la phase d'acquisition, et les sous-périodes de la troisième période d'intégration ont des durées et/ou des espacements variables au cours de la phase d'acquisition.
Selon un mode de réalisation, les sous-périodes de la deuxième période d'intégration et les sous-périodes de la troisième période d'intégration ont une distribution aléatoire ou semi-aléatoire.
Selon un mode de réalisation, dans chaque pixel : le deuxième noeud capacitif est relié à un quatrième noeud par un quatrième transistor ; le troisième noeud capacitif est relié au quatrième noeud par un cinquième transistor ; le quatrième noeud est relié à un noeud d'application d'un potentiel de réinitialisation par un sixième transistor ; et le premier noeud est connecté à la grille d'un septième transistor monté en source suiveuse, la source du septième transistor étant reliée à une première piste conductrice de sortie par un huitième transistor.
Selon un mode de réalisation, dans chaque pixel, le quatrième noeud est relié au premier noeud par un neuvième transistor.
Selon un mode de réalisation, dans chaque pixel, le quatrième noeud est connecté au premier noeud.
Selon un mode de réalisation, dans chaque pixel, chacun des premier, deuxième et troisième noeuds est relié à un noeud d'application d'un potentiel de réinitialisation par un transistor de réinitialisation, et chacun des premier, deuxième et troisième noeuds est connecté à la grille d'un transistor monté en source suiveuse.
Selon un mode de réalisation, dans chaque pixel, la deuxième photodiode est en outre reliée à un noeud d'application d'un potentiel de réinitialisation par un dixième transistor.
Selon un mode de réalisation, chaque pixel a sa première photodiode surmontée par une première microlentille de tome hexagonale, et sa deuxième photodiode surmontée par une deuxième microlentille de forme carrée, le côté de la deuxième microlentille ayant sensiblement la même longueur que le côté de la première microlentille, et les première et deuxième microlentilles ayant un côté commun.
Selon un mode de réalisation, la capacité du deuxième noeud comprend un condensateur à tranchées profondes isolées, ou un condensateur à empilement vertical métal-oxyde-métal.
Selon un mode de réalisation, la capacité du troisième noeud comprend un condensateur à tranchées profondes isolées, ou un condensateur à empilement vertical métal-oxyde-métal.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, illustre schématiquement la problématique de la détection de sources lumineuses clignotantes par un capteur d'images à grande gamme dynamique traditionnel ; la figure 2 illustre schématiquement le fonctionnement d'un exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique ; la figure 3 est un schéma électrique d'un exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique ; les figures 4, 5 et 6 sont des chronogrammes illustrant un exemple d'un procédé de commande du capteur de la figure 3 ; la figure 7 est un schéma électrique d'un autre exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique ; la figure 8 est un schéma électrique d'un autre exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique ; et la figure 9 est une vue de dessus illustrant schématiquement un exemple d'agencement des pixels dans un capteur d'images du type décrit en relation avec les figures 3 à 6. Description détaillée
De mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments qui sont utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les divers éléments périphériques que peut comporter un capteur d'image, en plus d'une matrice de pixels (décodeur de ligne et de colonne, circuit de lecture, circuit de contrôle, unité de traitement de signal, etc.) n'ont pas été détaillés, les modes de réalisation décrits étant compatibles avec les éléments périphériques usuels d'un capteur d'image, moyennant, le cas échéant, des adaptations à la portée de l'homme de l'art. De plus, les méthodes de reconstruction d'une valeur de sortie finale d'un pixel en tenant compte de valeurs de sortie intermédiaires correspondant à des niveaux d'exposition distincts du pixel n'ont pas été détaillées, les modes de réalisation décrits étant compatibles avec les méthodes de reconstruction couramment utilisées dans les capteurs à grande gamme dynamique. Sauf précision contraire, les expressions "approximativement", "sensiblement", "environ" et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Dans la présente description, on utilise le terme "connecté" pour désigner une liaison électrique directe, sans composant électronique intermédiaire, par exemple au moyen d'une ou plusieurs pistes conductrices, et le terme "couplé" ou le terme "relié", pour désigner soit une liaison électrique directe (signifiant alors "connecté") soit une liaison via un ou plusieurs composants intermédiaires (résistance, diode, condensateur, etc.).
La figure 2 illustre schématiquement le fonctionnement d'un exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique.
Comme dans l'exemple de la figure 1, on considère ici un capteur configuré pour, à chaque période d'acquisition Tframe d'une valeur représentative du niveau d'éclairement d'un pixel, acquérir trois valeurs représentatives du niveau d'éclairement du pixel, correspondant à trois niveaux d'exposition distincts du pixel, puis reconstruire une valeur de sortie finale du pixel en tenant compte de ces trois valeurs. Dans l'exemple de la figure 2, on considère un capteur dans lequel chaque pixel comporte deux photodiodes distinctes susceptibles d'être intégrées ou exposées simultanément, avec des temps d'exposition distincts.
Sur la figure 2, on a représenté une unique phase d'acquisition Tframe d'une valeur représentative du niveau d'éclairement d'un pixel du capteur. La phase d'acquisition Tframe comprend une période d'intégration ininterrompue Tp d'une première photodiode du pixel. La phase d'acquisition Tframe comprend en outre, parallèlement à la période d'intégration Tp, c'est-à-dire chevauchant au moins en partie la période d'intégration Tp, deux périodes d'intégration T^ et Tp de la deuxième photodiode du pixel. A titre de variante (non représentée), les périodes d'intégration 1¾ et T g peuvent se situer en dehors de la période d'intégration Tp. Comme dans l'exemple de la figure 1, la durée Tp est supérieure à la durée T^, qui est elle-même supérieure à la durée Tp. Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier. A titre de variante, les durées d'intégration Tp et T^ peuvent être sensiblement identiques, ce qui permet d'améliorer les performances de détection des sources lumineuses clignotantes au prix d'une légère diminution de la dynamique. Dans l'exemple de la figure 2, la période d'intégration T^ est divisée ou découpée en n sous-périodes d'intégration disjointes de durée T^/n, et la période d'intégration Tp est divisée en n sous-périodes d'intégration disjointes de durée Tg/n, ou n est un entier supérieur à 1, par exemple compris entre 10 et 500. Dans l'exemple représenté, les sous-périodes d'intégration de la période d'intégration Tj^ et les sous-périodes d'intégration de la période d'intégration Tg, sont entrelacées, c'est-à-dire que deux sous-périodes successives de la période d'intégration T]y[ sont séparées par une sous-période de la période d'intégration Tg, et que deux sous-périodes successives de la période d'intégration Tg sont séparées par une sous-période de la période d'intégration Tjyp Dans cet exemple, les sous-périodes d'intégration de la période d'intégration T]y[ et les sous-périodes d'intégration de la période d'intégration Tg sont distribuées sur une période supérieure à la somme des périodes T^ et TS.
Dans l'exemple représenté, les n sous-périodes de la période d'intégration T]y[ et les n sous-périodes de la période d'intégration Tg sont régulièrement distribuées le long d'une période sensiblement égale à la période d'intégration Tp, et coïncidant sensiblement avec la période d'intégration Tp. Un avantage réside alors dans la cohérence temporelle des mesures effectuées à l'issue des périodes d'intégration Tp, Tj^ et Tg. A titre de variante, les n sous-périodes de la période d'intégration TM et les n sous-périodes de la période d'intégration Tg peuvent être régulièrement distribuées tout le long de la période d'acquisition Tframe.
On a de plus représenté sur la figure 2 un signal binaire LED représentatif de l'état d'une source lumineuse clignotante placée en vis-à-vis du pixel, par exemple une source à diodes électroluminescentes pulsées. L'état haut du signal LED correspond à un état allumé de la source lumineuse, et l'état bas du signal LED correspond à un état éteint de la source lumineuse. Dans l'exemple représenté, la source lumineuse est allumée pendant environ un sixième de la période d'intégration longue Tp, et est éteinte pendant tout le reste de la phase Tframe. La division des périodes d'intégration Tjy[ et Tg en sous-périodes d'intégration disjointes, et l'étalement de ces sous-périodes le long d'une période supérieure à la somme des périodes T^ et Tg, augmente la probabilité qu'au moins une partie de la période d'intégration et/ou au moins une partie de la période d'intégration T g coïncide avec la phase d'allumage de la source lumineuse clignotante. Dans l'exemple représenté, une sous-période de durée T^/n de la période d'intégration et une sous-période de durée Tg/n de la période d'intégration Tg tombent pendant la phase d'allumage de la source lumineuse clignotante. Ainsi, une partie de la lumière émise par la source lumineuse pendant la phase d'acquisition Tframe est détectée par le pixel et contribue à la valeur de sortie finale du pixel. La prévision d'une période d'intégration ininterrompue sur une photodiode distincte permet de garantir les bonnes performances du pixel dans des conditions de faible luminosité.
Des exemples d'architectures de pixels et de procédés de commande de tels pixels permettant de mettre en oeuvre un fonctionnement du type illustré par la figure 2 vont être décrits plus en détail ci-après en relation avec les figures 3, 4, 5 et 6.
La figure 3 est un schéma électrique d'un exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique adapté à mettre en oeuvre un fonctionnement du type décrit en relation avec la figure 2. Sur la figure 3, seul un pixel 100 du capteur a été représenté. En pratique, le capteur peut comporter une pluralité de pixels identiques ou similaires disposés en matrice selon des lignes (ou rangées) et des colonnes, ainsi que des circuits, non représentés, de commande des pixels du capteur.
Le pixel 100 de la figure 3 comprend une première photodiode PPD1. L'anode de la photodiode PPD1 est connectée à un noeud GND d'application d'un potentiel de référence bas du capteur, par exemple la masse. La cathode de la photodiode PPD1 est reliée à un noeud de lecture capacitif SN du pixel par l'intermédiaire d'un transistor de transfert 101 dont la grille est reliée à un noeud d'application d'un signal de commande TG_L. La capacité du noeud de lecture SN est représentée schématiquement par un condensateur FD dont une première électrode est connectée au noeud SN et dont une deuxième électrode est connectée au noeud GND. En pratique, la capacité FD peut être constituée par les capacités parasites des différents éléments (pistes conductrices, transistors) connectés au noeud SN. A titre de variante, la capacité FD peut comprendre un condensateur spécifique, de façon à augmenter sa capacité maximale de stockage de charge du noeud de lecture et ainsi diminuer le gain de conversion de charges en tension. Le noeud de lecture SN est relié à un noeud al du pixel par l'intermédiaire d'un transistor 103 dont la grille est reliée à un noeud d'application d'un signal de commande TX_L. Le noeud al est lui-même relié à un noeud VRT d'application d'un potentiel de référence haut - c'est-à-dire supérieur au potentiel du noeud GND - du capteur par l'intermédiaire d'un transistor 105 dont la grille est reliée à un noeud d'application d'un signal de commande RST.
Le pixel 100 de la figure 3 comprend en outre une deuxième photodiode PPD2. L'anode de la photodiode PPD2 est connectée au noeud GND. La cathode de la photodiode PPD2 est reliée à un premier noeud de stockage capacitif ST_M du pixel par 1 ' intemédiaire d'un transistor de transfert 107 dont la grille est reliée à un noeud d'application d'un signal de commande TG_M. La capacité du noeud de stockage ST_M est représentée schématiquement par un condensateur MEM_M dont une première électrode est connectée au noeud ST_M et dont une deuxième électrode est connectée au noeud GND. En pratique, la capacité MEM_M peut être constituée par les capacités parasites des différents éléments (pistes conductrices, transistors) connectés au noeud ST_M. A titre de variante, la capacité MEM_M peut comprendre un condensateur spécifique. La capacité MEM_M comprend par exemple un condensateur à électrodes verticales de type CDTI (de l'anglais "Capacitor Deep Trench Isolation" - capacité à tranchées profondes isolées) formé dans le même substrat semiconducteur que les photodiodes et transistors du pixel. La prévision d'un condensateur de type CDTI permet avantageusement de limiter la surface de substrat occupée par le pixel. Plus généralement, divers types de condensateurs à électrodes verticales peuvent être utilisés, par exemple un condensateur de type MOM (métal-oxyde-métal), un condensateur de type MIM (métal-isolant-métal) , ou un condensateur de type MOS (métal-oxyde-semiconducteur) . La capacité MEM_M du noeud ST_M est de préférence supérieure à la capacité FD du noeud SN, de façon à réduire le bruit kTC et augmenter la gamme dynamique. La cathode de la photodiode PPD2 est en outre reliée à un deuxième noeud de stockage capacitif ST_S du pixel par l'intermédiaire d'un transistor de transfert 109 dont la grille est reliée à un noeud d'application d'un signal de commande TG_S. La capacité du noeud de stockage ST_S est représentée schématiquement par un condensateur MEM_S dont une première électrode est connectée au noeud ST_S et dont une deuxième électrode est connectée au noeud GND. En pratique, la capacité MEM_S peut être constituée par les capacités parasites des différents éléments (pistes conductrices, transistors) connectés au noeud ST_S. A titre de variante, la capacité MEM_S peut comprendre un condensateur spécifique. De même que la capacité MEM_M, la capacité MEM_S comprend par exemple un condensateur à électrodes verticales formé dans le même substrat semiconducteur que les photodiodes et transistors du pixel. La capacité MEM_S du noeud ST_S est de préférence supérieure à la capacité MEM_M du noeud ST_M, de façon à réduire encore d'avantage le bruit ktC et augmenter encore d'avantage la gamme dynamique. La cathode de la photodiode PPD2 est par ailleurs reliée au noeud λ/RT par l'intermédiaire d'un transistor 111 dont la grille est reliée à un noeud d'application d'un signal de commande AB. Le pixel 100 de la figure 3 comprend en outre un transistor 113 reliant le noeud ST_M au noeud al, la grille du transistor 113 étant reliée à un noeud d'application d'un signal de commande TX_M. De plus, le pixel 100 comprend un transistor 115 reliant le noeud ST_S au noeud al, la grille du transistor 115 étant reliée à un noeud d'application d'un signal de commande TX_S.
Le pixel 100 comprend par ailleurs un transistor 117 monté en source suiveuse, dont la grille est connectée au noeud de lecture SN. Le drain du transistor 117 est connecté à un noeud λ/DD d'application d'un potentiel de référence haut du capteur, par exemple égal au potentiel du noeud λ/RT, ou différent du potentiel du noeud λ/RT. Le pixel 100 comprend en outre un transistor 119 reliant la source du transistor 117 à une piste conductrice de sortie CL du pixel, qui peut être commune à plusieurs pixels du capteur, par exemple à tous les pixels d'une même colonne du capteur. La grille du transistor 119 est reliée à un noeud d'application d'un signal de commande RD. A titre de variante, le circuit de lecture du pixel, comprenant les transistors 105, 117 et 119, peut être partagé par un ou plusieurs pixels voisins.
Dans l'exemple représenté, les transistors 101, 103, 105, 107, 109, 111, 113, 115, 117 et 119 du pixel 100 sont des transistors MOS à canal N. Les photodiodes PPD1 et PPD2 sont par exemple des photodiodes pincées ("pinned photodiodes" en langue anglaise), c'est-à-dire des photodiodes entièrement déplétées à l'état réinitialisé. Les modes de réalisation décrits ne se limitent toutefois pas à ces exemples particuliers.
Le capteur de la figure 3 comprend en outre un circuit de commande, non représenté, fournissant les signaux de commande AB, TG_L, TG_M, TG_S, TX_L, TX_M, TX_S, RST et RD des transistors de contrôle des pixels du capteur. Les pixels sont par exemple commandés simultanément ligne par ligne, c'est-à-dire que tous les pixels d'une même ligne reçoivent simultanément les mêmes signaux AB, TG_L, TG_M, TG_S, TX_L, TX_M, TX_S, RS T et RD de commande de leurs transistors de contrôle. Le capteur de la figure 3 est par exemple commandé selon un procédé de commande de type à obturation déroulante ("rolling shutter" en anglais), c'est-à-dire que la séquence de commande des transistors des pixels d'une même ligne lors d'une phase Tframe d'acquisition des valeurs de sortie des pixels de la ligne est répétée à l'identique pour toutes les lignes du capteur, avec un déphasage de l'ordre de Tframe/Nk_row entre deux lignes successives de pixels, où Nb_row désigne le nombre de lignes de pixels du capteur.
La figure 4 est un chronogramme illustrant un exemple d'un procédé de commande du capteur de la figure 3. Plus particulièrement, la figure 4 représente l'évolution, en fonction du temps (t), des signaux de commande AB, TG_L, TG_M, TG_S, TX_L, TX__M, TX_S, RST et RD du pixel 100 de la figure3, lors d'une phase Tframe d'acquisition d'une valeur de sortie représentative du niveau d'éclairement du pixel. Les figures 5 et 6 sont des agrandissements de portions du chronogramme de la figure 4. A un instant tO de début de la phase d'acquisition Tframe' -*-es signaux AB, TG_L, TG_M, TG_S, TX_L, TX_M, TX_S et RST sont à l'état haut, ce qui entraîne la fermeture des transistors 101, 103, 105, 107, 113, 109, 115 et 111, et par conséquent la réinitialisation des photodiodes PPD1 et PPD2, et la réinitialisation du noeud de lecture SN et des noeuds de stockage ST_M et ST_S à des potentiels proches du potentiel du noeud VRT. Le signal RD est quant à lui à l'état bas de façon à maintenir le transistor 119 bloqué, pour isoler la piste de sortie CL du reste du pixel. A un instant tl postérieur à l'instant tO, les signaux AB, TG_L, TG_M, TG_S, TX_L, TX_M, TX_S et RST sont mis à l'état bas, ce qui entraîne la réouverture des transistors 101, 103, 105, 107, 113, 109, 115 et 111. L'instant tl correspond au début de la période d'intégration T^ de la photodiode PPD1, et le début de la première sous-période de la période d'intégration Tj^ de la photodiode PPD2. A un instant t2 postérieur à l'instant tl, le signal TG_M est mis à l'état haut, ce qui entraîne la fermeture du transistor 107, et le transfert, sur le noeud de stockage ST__M, des charges photogénérées accumulées dans la photodiode PPD2 depuis l'instant tl. A un instant t3 postérieur à l'instant t2, le signal TG_M est remis à l'état bas, entraînant la réouverture du transistor 107. L'instant t3 marque la fin de la première sous-période d'intégration de la période d'intégration Tjy[ de la photodiode PPD2. L'instant t3 marque en outre le début de la première sous-période de la période d'intégration T g de la photodiode PPD2. A un instant t4 postérieur à l'instant t3, le signal TG_S est mis à l'état haut, ce qui entraîne la fermeture du transistor 109, et le transfert, sur le noeud de stockage ST_S, des charges photogénérées accumulées dans la photodiode PPD2 depuis l'instant t3. A titre de variante, les instants t3 et t4 peuvent être confondus à condition de s'assurer que les transistors 107 et 109 ne soient pas simultanément à l'état ouvert. A un instant t5 postérieur à l'instant t4, le signal TG_S est remis à l'état bas, entraînant la réouverture du transistor 109. L'instant t5 marque la fin de la première sous-période de la période d'intégration T g de la photodiode PPD2. A un instant t6 postérieur à l'instant t5, le signal AB est mis à l'état haut, ce qui entraîne la fermeture du transistor 111, et par conséquent la réinitialisation de la photodiode PPD2 (c'est-à-dire l'évacuation de toutes les charges de la photodiode PPD2 dans le cas d'une photodiode pincée). A un instant t7 postérieur à l'instant t6, le signal AB est mis à l'état bas, entraînant la réouverture du transistor 111. L'instant t7 correspond au début de la deuxième sous-période de la période d'intégration T^ de la photodiode PPD2.
La séquence de commande des signaux TG_M, TG_S et AB allant de l'instant tl à l'instant t7 est répétée n fois, où n est le nombre de sous-périodes en lequel sont divisées les périodes d'intégration et Tg de la photodiode PPD2. Par souci de simplification, le chronogramme de la figure 4 a été tracé pour n = 5.
La prévision d'une photodiode PPD2 pincée, c'est-à-dire entièrement déplétée à l'état réinitialisée, permet avantageusement d'assurer un transfert efficace, vers le noeud de stockage ST_M, respectivement ST_S, de l'ensemble des charges photogénérées dans la photodiode PPD2 à la fin de chaque sous-période de la période d'intégration T^, respectivement Tg. Un autre avantage est que l'utilisation d'une photodiode pincée permet de réduire de façon significative le courant d'obscurité, car les charges sont stockées dans le volume de la photodiode. De ce fait, les signaux acquis sont relativement indépendants des états d'interfaces aux limites de la photodiode. En outre, l'utilisation d'une photodiode pincée pemet la mise en oeuvre d'une lecture de type CDS (de l'anglais "Correlated Double Sampling" - ou lecture à échantillonnage double corrélé), indépendante du bruit kTC.
On notera qu'une réinitialisation supplémentaire de la photodiode PPD2 via le transistor 111 peut optionnellement être prévue entre la fin de chaque sous-période de la période d'intégration T^ et le début de la sous-période suivante de la période d'intégration Tg, c'est-à-dire entre les instants t3 et t4. A un instant t8 postérieur à l'instant tl, par exemple après la fin de la dernière sous-période de la période d'intégration Tg de la photodiode PPD2, les signaux RST et TX_L sont mis à l'état haut, ce qui entraîne la fermeture des transistors 105 et 103, et par conséquent la réinitialisation du noeud de lecture SN à un potentiel proche du potentiel du noeud λ/RT. Dans cet exemple, le signal RD est en outre mis à l'état haut à l'instant t8, ce qui entraîne la fermeture du transistor 119. Ainsi, un potentiel représentatif du potentiel du noeud de lecture SN est reporté sur la piste de sortie CL par l'intermédiaire des transistors 117 et 119. A un instant t9 postérieur à l'instant t8, le signal RST est remis à l'état bas, entraînant la réouverture du transistor 105. Après l'instant t9, lors d'une étape RD_REF, le potentiel de la piste de sortie CL est lu et mémorisé. A un instant tlO postérieur à l'étape de lecture RD_REF, le signal TG__L est mis à l'état haut, ce qui entraîne la fermeture du transistor 101, et le transfert, sur le noeud de lecture SN, des charges photogénérées accumulées dans la photodiode PPD1 depuis l'instant tl de début de la période d'intégration T^. A un instant tll postérieur à l'instant tlO, le signal TG_L est remis à l'état bas, entraînant la réouverture du transistor 101. L'instant tll marque la fin de la période d'intégration TL de la photodiode PPD1. Après l'instant tll, lors d'une étape RD_L, le potentiel de la piste de sortie CL est lu. Si on désigne par VREp le potentiel lu sur la piste de sortie CL lors de l'étape RD_REF et par Vp le potentiel lu sur la piste de sortie CL lors de l'étape RD_L, la valeur VREE-VL définit une première valeur de sortie du pixel, correspondant à un premier niveau d'exposition. A un instant tl2 postérieur à l'étape de lecture RD_L, le signal RST est mis à l'état haut, entraînant la fermeture du transistor 105 et par conséquent la réinitialisation du noeud de lecture SN à un potentiel proche du potentiel du noeud VRT. A un instant tl3 postérieur à l'instant tl2, le signal RST est remis à l'état bas, entraînant la réouverture du transistor 105. A un instant tl4 postérieur à l'instant tl3, le signal TX_M est mis à l'état haut, ce qui entraîne la fermeture du transistor 113. Les charges photogénérées accumulées sur le noeud de stockage ST_M pendant la période d'intégration de la photodiode PPD2 se répartissent alors sur les noeuds ST_M, al et SN. A un instant tl5 postérieur à l'instant tl4, le signal TX_M est remis à l'état bas, ce qui entraîne la réouverture du transistor 113. Après l'instant tl5, lors d'une étape RD_M, le potentiel de la piste de sortie CL est lu. Ce potentiel définit une deuxième valeur de sortie du pixel, correspondant à un deuxième niveau d'exposition inférieur au premier niveau. On notera que dans cet exemple, le signal lu lors de l'étape RD_M contient une composante de bruit kTC générée par l'ouverture du transistor 113. Cette composante peut être supprimée en lisant le potentiel de la piste de sortie CL avant l'instant tl5 d'ouverture du transistor 113 (entre les instants tl4 et tl5) . Dans ce cas, le signal lu contient une composante liée à l'injection de charges par la fermeture du transistor 113. A un instant tl6 postérieur à l'étape de lecture RD_M, le signal RST est mis à l'état haut, entraînant la fermeture du transistor 105 et par conséquent la réinitialisation du noeud de lecture SN à un potentiel proche du potentiel du noeud VRT. A un instant tl7 postérieur à l'instant tl6, le signal RST est remis à l'état bas, entraînant la réouverture du transistor 105. A titre de variante, le signal TX_M peut être maintenu à l'état haut jusqu'à un instant postérieur à l'instant tl6, par exemple jusqu'à l'instant tl7, de façon à réinitialiser le noeud de stockage ST_M à un potentiel proche du potentiel du noeud λ/RT. A un instant tl8 postérieur à l'instant tl7, le signal TX_S est mis à l'état haut, ce qui entraîne la fermeture du transistor 115. Les charges photogénérées accumulées sur le noeud de stockage ST_S pendant la période d'intégration T g de la photodiode PPD2 se répartissent alors sur les noeuds ST_S, al et SN. A un instant tl9 postérieur à l'instant tl8, le signal TX_S est remis à l'état bas, ce qui entraîne la réouverture du transistor 115. Après l'instant tl9, lors d'une étape RD_S, le potentiel de la piste de sortie CL est lu. Ce potentiel définit une troisième valeur de sortie du pixel, correspondant à un troisième niveau d'exposition inférieur aux premier et deuxième niveaux. On notera que dans cet exemple, le signal lu lors de l'étape RD_S contient une composante de bruit kTC générée par l'ouverture du transistor 115. Cette composante peut être supprimée en lisant le potentiel de la piste de sortie CL avant l'instant tl9 d'ouverture du transistor 115 (entre les instants tl8 et tl9) . Dans ce cas, le signal lu contient une composante liée à l'injection de charges par la fermeture du transistor 115.
Une valeur de sortie finale du pixel peut alors être déterminée en tenant compte des valeurs de sortie correspondant aux premier, deuxième et troisième niveaux d'exposition.
On notera que le potentiel du noeud ST_S peut être réinitialisé à une valeur proche du potentiel du noeud VRT en fermant simultanément les transistors 105 et 115 (signaux RST et TX_S simultanément à l'état haut). A un instant t20 postérieur à l'instant tl9, le signal RD est remis à l'état bas, ce qui entraîne l'ouverture du transistor 119. Dans cet exemple, le signal TX_L est en outre remis à l'état bas à l'instant t20, ce qui entraîne l'ouverture du transistor 103. A un instant t21 marquant la fin de la phase d'acquisition Tframe, les signaux AB, TG_L, TG_M, TG_S, TX_L, TX_M, TX_S et RT sont mis à l'état haut de façon à réinitialiser le pixel en vue d'une nouvelle phase d'acquisition.
Diverses variantes du procédé de commande décrit en relation avec la figure 4 peuvent être mises en oeuvre.
En particulier, bien que l'on ait décrit un exemple de réalisation dans lequel le transistor 103 est maintenu fermé pendant les étapes de lecture RD_REF et RD_L, les modes de réalisation décrits ne se limitent pas à ce cas particulier. Le maintien à l'état fermé du transistor 103 pendant les étapes de lecture RD_REF et RD_L a pour effet d'augmenter la capacité vue par le noeud de lecture SN du pixel lors de ces étapes de lecture, en lui ajoutant la capacité du noeud al. Ceci conduit à diminuer les niveaux de tension lus sur la piste de sortie CL du pixel. Dans des conditions de faible luminosité, on pourra au contraire choisir d'ouvrir le transistor 103 pendant les étapes de lecture RD_REF et RD_L, de façon à augmenter les niveaux de tension lus sur la piste de sortie CL du pixel. Dans ce cas, l'évolution du signal TX_L de commande du transistor 103 peut par exemple être identique à celle du signal RST dans la période allant de l'instant t8 à l'instant t20.
De plus, on a décrit ci-dessus un exemple de procédé de commande dans lequel la lecture du niveau d'éclairement reçu par la photodiode PPD1 pendant la période d'intégration longue T^ est une lecture de type à échantillonnage double corrélé, c'est-à-dire comportant une étape de réinitialisation du noeud de lecture SN puis de lecture du potentiel de réinitialisation du noeud SN, suivie d'une étape de transfert des charges photogénérées accumulées dans la photodiode PPD1 sur le noeud de lecture SN puis de lecture du potentiel du noeud SN. Ce mode de lecture permet la fourniture d'une valeur de sortie du pixel très peu bruitée pour le premier niveau d'exposition, ce qui est tout particulièrement avantageux dans des conditions de faible luminosité. Toutefois, à titre de variante, les étapes de réinitialisation du noeud de lecture SN (mise à l'état haut du signal RST entre les instants t8 et t9) et de lecture du potentiel de réinitialisation du noeud de lecture SN (étape RD_REF) peuvent être omises.
La figure 7 est un schéma électrique d'un autre exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique adapté à mettre en oeuvre un fonctionnement du type décrit en relation avec la figure 2. Sur la figure 7, seul un pixel 200 du capteur a été représenté. En pratique, le capteur peut comporter une pluralité de pixels identiques ou similaires disposés en matrice selon des lignes et des colonnes, ainsi que des circuits, non représentés, de commande des pixels du capteur.
Le pixel 200 de la figure 7 comprend de nombreux éléments communs avec le pixel 100 de la figure 3. Ces éléments ne seront pas décrits à nouveau. Le pixel 200 de la figure 7 diffère du pixel 100 de la figure 3 essentiellement en ce qu'il ne comprend pas le transistor 103 du pixel 100 de la figure 3 entre le noeud de lecture SN et le noeud al. Dans le pixel 200 de la figure 7, le noeud SN est connecté directement au noeud al.
Le pixel 200 de la figure 7 ne permet pas d'isoler le noeud de lecture SN du noeud al pour réaliser une lecture de la photodiode PPD1 avec un gain de conversion de charges en tension élevé, comme le permet le pixel 100 de la figure 3. Toutefois, un avantage du pixel 200 de la figure 7 est qu'il comporte un transistor de moins que le pixel 100 de la figure 3, ce qui permet de diminuer la surface totale du pixel.
La séquence des signaux de commande AB, TG_L, TG_M, TG_S, TX_M, TX_S, RST et RD décrite en relation avec la figure 4 peut être appliquée sensiblement à l'identique au pixel 200 de la figure 7.
La figure 8 est un schéma électrique d'un autre exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique adapté à mettre en oeuvre un fonctionnement du type décrit en relation avec la figure 2. Sur la figure 8, seul un pixel 300 du capteur a été représenté. En pratique, le capteur peut comporter une pluralité de pixels identiques ou similaires disposés en matrice selon des lignes et des colonnes, ainsi que des circuits, non représentés, de commande des pixels du capteur.
Le pixel 300 de la figure 8 comprend des éléments communs avec les pixels 100 de la figure 3 et 200 de la figure 7. En particulier, le pixel 300 de la figure 8 comprend deux photodiodes PPD1 et PPD2 dont les anodes sont connectées à un noeud GND d'application d'un potentiel de référence bas, un transistor de transfert 101 recevant un signal de commande TG_L et reliant la cathode de la photodiode PPD1 à un noeud de lecture capacitif SN de capacité FD, un transistor de transfert 107 recevant un signal de commande TG_M et reliant la cathode de la photodiode PPD2 à un noeud capacitif de stockage ST_M de capacité MEM_M, un transistor de transfert 109 recevant un signal de commande TG__S et reliant la cathode de la photodiode PPD2 à un noeud capacitif de stockage ST_S de capacité MEM_S, et un transistor 111 de réinitialisation de la photodiode PPD2 reliant la cathode de la photodiode PPD2 à un noeud λ/RT d'application d'un potentiel de référence haut.
Le pixel 300 de la figure 8 comprend en outre un premier transistor de réinitialisation 105_L reliant le noeud SN au noeud λ/RT, un deuxième transistor de réinitialisation 105_M reliant le noeud ST_M au noeud λ/RT, et un troisième transistor de réinitialisation 105_S reliant le noeud ST_S au noeud λ/RT. Les grilles des transistors 105_L, 105_M et 105_S sont reliées à un même noeud d'application d'un signal de commande RST.
Le pixel 300 de la figure 8 comprend par ailleurs un premier transistor 117_L monté en source suiveuse, dont la grille est connectée au noeud de lecture SN, un deuxième transistor 117_M monté en source suiveuse, dont la grille est connectée au noeud ST_M, et un troisième transistor 117_S monté en source suiveuse, dont la grille est connectée au noeud ST_S. Chacun des transistors 117_L, 117_M et 117_S a son drain relié au noeud λ/RT. Le pixel 300 comprend en outre un premier transistor de sélection 119_L reliant la source du transistor 117_L à une première piste conductrice de sortie CL_L du pixel, un deuxième transistor de sélection 119_M reliant la source du transistor 117_M à une deuxième piste conductrice de sortie CL_M du pixel, et un troisième transistor de sélection 119_S reliant la source du transistor 117_S à une troisième piste conductrice de sortie CL_S du pixel. Les pistes de sortie CL_L, CL_M et CL_S peuvent être communes à plusieurs pixels du capteur, par exemple à tous les pixels d'une même colonne du capteur. Dans cet exemple, les grilles des transistors de sélection 119_L, 119_M et 119_S du pixel 300 sont reliées à un même noeud d'application d'un signal de commande RD. Les transistors 105_L, 105_M, 105_S, 117_L, 117_M, 117_S, 119_L, 119_M et 119_S sont par exemple des transistors MOS à canal N, les modes de réalisation décrits ne se limitant toutefois pas à ce cas particulier.
Ainsi, la principale différence entre le pixel 300 de la figure 8 et les pixels 100 de la figure 3 et 200 de la figure 7 est que, dans le pixel 300, chacun des noeuds capacitifs de stockage ST_M et ST_S, destinés à stocker les charges photogénérées pendant les périodes d'intégration TM et Ts respectivement, à son propre circuit de lecture. Ceci permet d'éviter le partage des charges photogénérées entre les noeuds ST_M, al et SN d'une part, et entre les noeuds ST_S, al et SN d'autre part, lors de la lecture des niveaux de tension des noeuds ST_M et ST_S à l'issue des périodes d'intégration et Ts. Ainsi, ceci permet d'augmenter les niveaux de tension lus en sortie du pixel et correspondant aux deuxième et troisième niveaux d'exposition respectivement. En outre, ceci permet de lire et mémoriser à 1'extérieur du pixel les bruits kTC générés sur les noeuds de stockage MEM_M et MEM_S respectivement, au début des périodes d'intégration T]y[ et Tg. Ces niveaux de bruits peuvent alors être soustraits aux signaux lus lors des étapes de lecture des signaux intégrés sur les noeuds ST_M et ST_S à la fin des périodes d'intégration T]y[ et Tg.
La séquence des signaux de commande AB, TG_L, TG_M, TG_S, RST et RD décrite en relation avec la figure 4 peut par exemple être appliquée sensiblement à l'identique au pixel 300 de la figure 8.
Un avantage des modes de réalisation décrits est que les valeurs des capacités FD, MEM_M et MEM_S peuvent être adaptées spécifiquement en fonction du gain de conversion de charges en tension que l'on souhaite appliquer pour la lecture des charges photogénérées pendant les trois périodes d'intégration Tp, Tjy[ et Tg. A titre d'exemple, les valeurs des capacités MEM_M et MEM_S peuvent être plus élevées que la valeur de la capacité FD, par exemple 2 à 30 fois plus élevées que la valeur de la capacité FD, ce qui permet d'augmenter les durées des périodes d'intégration Tjy[ et Tg par rapport à un capteur d'images à grande gamme dynamique du type décrit en relation avec la figure 1, dans lequel les charges photogénérées pendant les trois périodes d'intégration successives Tp, T^ et Tg sont converties en tension avec un même gain de conversion (défini par la capacité du noeud de lecture du pixel). L'allongement des périodes T^ et Tg permet notamment d'augmenter encore les chances de détecter des sources lumineuses clignotantes pendant la phase d'acquisition Tframe.
Un autre avantage des modes de réalisation décrits est que les dimensions des photodiodes PPD1 et PPD2 peuvent être adaptées spécifiquement aux niveaux d'exposition que l'on souhaite obtenir. En particulier, la photodiode PPD2 peut présenter une surface d'exposition à la lumière plus petite que celle de la photodiode PPDl, par exemple 2 à 10 fois plus petite que celle de la photodiode PPD1, de façon à générer un photocourant moins intense que la photodiode PPD1. Là encore, ceci permet d'augmenter les durées des périodes d'intégration TM et T g par rapport à un capteur d'images à grande gamme dynamique du type décrit en relation avec la figure 1, dans lequel les charges photogénérées accumulées pendant les trois périodes d'intégration successives TL, % et Tg proviennent d'une même photodiode. On notera par ailleurs que, du fait que photodiode PPD2 est régulièrement vidée dans les capacités MEM_M et MEM_S, la capacité de stockage de charges intrinsèque de la photodiode PPD2 peut être nettement plus faible que celle de la photodiode PPD1.
De plus, un avantage des modes de réalisation décrits est que la période d'intégration longue Tl peut occuper une portion plus importante de la période d'acquisition Tframe que dans un capteur du type décrit en relation avec la figure 1, dans lequel la somme des durées d'intégration Tl, T^ et Tg doit être inférieure ou égale à la durée Tframe.
Ainsi, outre le fait qu'ils augmentent la probabilité de détection des sources lumineuses clignotantes, un avantage des modes de réalisation décrits est qu'ils permettent d'améliorer la gamme dynamique intrinsèque du capteur par rapport aux capteurs à grande gamme dynamique existants, en jouant sur les rapports entre les capacités de lecture et les dimensions de photodiodes, spécifiques aux différentes périodes d'intégration Tl, % et Tg.
Un autre avantage des modes de réalisation décrits est que les valeurs de sorties représentatives des niveaux d'éclairement du pixel pendant les périodes Tl, Tjq et Tg sont lues consécutivement, c'est-à-dire que deux lectures successives d'une valeur de sortie du pixel lors d'une même phase d'acquisition Tframe ne sont pas séparées par une période d'intégration du pixel, comme cela est le cas dans les capteurs du type décrit en relation avec la figure 1. Ainsi, la valeur de sortie finale du pixel peut être déterminée directement sans avoir à stocker dans des mémoires les valeurs intermédiaires lues à l'issue des phases d'intégration Tl et T^, comme cela est nécessaire dans les capteurs du type décrit en relation avec la figure 1. De plus, ceci permet de limiter les artefacts liés aux éventuels mouvements de la scène ou du capteur lors de l'acquisition. Plus particulièrement, les modes de réalisation décrits permettent de conserver une cohérence temporelle entre les mesures réalisées pendant les périodes d'intégration TL, TM et Tg, qui peuvent toutes trois partager une même fenêtre temporelle.
La figure 9 est une vue de dessus illustrant schématiquement un exemple d'agencement des pixels dans un capteur d'images à grande gamme dynamique du type décrit en relation avec les figures 3 à 6. Dans cet exemple, chaque pixel comprend deux photodiodes PPD1 et PPD2 (non visibles sur la figure 9) , la photodiode PPD2 ayant, en vue de dessus, une plus petite surface que la photodiode PPD1. Dans l'exemple de la figure 9, le capteur est un capteur d'images couleur dans lequel chaque pixel a ses photodiodes PPD1 et PPD2 surmontées d'un filtre couleur rouge (R), vert (G) ou bleu (B) . Dans cet exemple, chaque pixel a sa photodiode PPD1 surmontée d'une microlentille 701 ayant sensiblement la forme d'un hexagone régulier, et a sa photodiode PPD2 sumontée d'une microlentille 703 ayant sensiblement la forme d'un carré, de côté approximativement égal au côté de l'hexagone régulier formant la microlentille 701. Les microlentilles 701 et 703 recouvrant les photodiodes PPD1 et PPD2 d'un même pixel du capteur ont un côté commun. De plus, l'agencement des pixels est tel que les microlentilles 701 et 703 des différents pixels du capteur remplissent sensiblement toute la surface occupée par la matrice de pixels du capteur.
Un avantage de l'agencement de la figure 9 est qu'il permet de minimiser la surface totale occupée par le capteur.
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, on a décrit ci-dessus des exemples de fonctionnement et de procédé de commande dans lesquels chacune des périodes d'intégration TM et T g est découpée en n tronçons régulièrement espacés de même durée TM/n, respectivement Tg/n.
Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier. A titre de variante, les durées et/ou l'espacement des sous-périodes d'intégration de la période d'intégration TM peuvent varier au cours de la phase d'acquisition Tframe· De les durées et/ou l'espacement des sous-périodes d'intégration de la période d'intégration T g peuvent varier au cours de la phase d'acquisition Tframe. A titre d'exemple, les durées des sous-périodes d'intégration de la période d'intégration TM, et les durées des sous-périodes d'intégration de la période d'intégration Tg, peuvent augmenter tout au long de la phase d'acquisition Tframe, ou peuvent diminuer tout au long de la phase d'acquisition Tframe. A titre de variante, les durées des sous-périodes d'intégration de la période d'une part, et les durées des sous-périodes d'intégration de la période d'intégration Tg d'autre part, peuvent être constantes tout au long de la phase d'acquisition Tframe, mais être espacées deux à deux d'une durée variable, par exemple une durée croissante tout au long de la phase d'acquisition Tframe, ou un durée décroissante tout au long de la phase d'acquisition Tframe. A titre de variante, les sous-périodes d'intégration de la période d'intégration TM d'une part, et les sous-périodes d'intégration de la période d'intégration Tg d'autre part, peuvent être distribuées aléatoirement ou semi-aléatoirement long de la phase d'acquisition Tframe.
En outre, les modes de réalisation décrits ne se limitent pas aux exemples décrits ci-dessus dans lesquels les périodes d'intégration T^ et Tg sont divisées en un même nombre n de sous-périodes d'intégration. A titre de variante, la période d'intégration T^ peut être découpée en n sous-périodes d'intégration et la période d'intégration Tg peut être découpée en n' sous-périodes d'intégration, avec n et n' entiers supérieurs à 1, par exemple compris entre 10 et 500, et n différent de n'.
De plus, bien que l'on ait décrit ci-dessus des exemples de capteurs d'images à grande gamme dynamique dans lesquels chaque pixel fournit trois valeurs de sortie correspondant à trois niveaux d'exposition distincts, les modes de réalisation décrits ne se limitent pas à ce cas particulier.
En particulier, l'homme du métier saura adapter les modes de réalisation décrits à un capteur dans lequel, à chaque acquisition, chaque pixel fournit seulement deux valeurs de sortie correspondant à deux niveaux d'exposition distincts. Dans ce cas, chaque phase d'acquisition Tframe d'une valeur représentative du niveau d'éclairement d'un pixel du capteur peut comporter une période d'intégration ininterrompue Tp de la photodiode PPD1 du pixel, et, parallèlement à la période d'intégration Tp, une unique période d'intégration TM de la photodiode PPD2 du pixel, la période 1¾ étant découpée en plusieurs sous-périodes d'intégration disjointes. Dans ce cas les transistors 109, 115, 105_S, 117_S et 119_S, ainsi que la capacité de stockage MEM_S des exemples de pixels décrits en relation avec les figures 3 à 6 peuvent être omis.
Par ailleurs, le nombre de périodes d'intégration découpées et entrelacées de la photodiode PPD2 au cours d'une même phase d'acquisition Tframe peut être supérieur à 2.

Claims (16)

  1. REVENDICATIONS
    1. Capteur d'images comportant : une pluralité de pixels (100 ; 200 ; 300) comportant chacun une première photodiode (PPDl) reliée à un premier noeud capacitif de stockage de charges (SN) par un premier transistor (101), et une deuxième photodiode (PPD2) reliée à un deuxième noeud capacitif de stockage de charges (ST_M) par un deuxième transistor (107) ; et un circuit de commande configuré pour, lors d'une phase (Tframe) d'acquisition d'une valeur représentative du niveau d'éclairement d'un pixel : acquérir une première valeur de sortie représentative du niveau d'éclairement reçu par la première photodiode (PPDl) pendant une première période d'intégration ininterrompue (TL) ; et acquérir une deuxième valeur de sortie représentative du niveau d'éclairement reçu par la deuxième photodiode (PPD2) pendant une deuxième période d'intégration (¾) découpée en une pluralité de sous-périodes disjointes.
  2. 2. Capteur selon la revendication 1, dans lequel ledit circuit de commande est configuré de sorte que la deuxième période d'intégration (¾) soit plus courte que la première période d'intégration (¾) , et que les sous-périodes de la deuxième période d'intégration soient distribuées le long d'une période sensiblement égale à la première période d'intégration (¾).
  3. 3. Capteur selon la revendication 1 ou 2, dans lequel, dans chaque pixel (100 ; 200 ; 300) , la deuxième photodiode (PPD2) est en outre reliée à un troisième noeud capacitif de stockage de charges (ST_S) par un troisième transistor (109), et dans lequel le circuit de commande est en outre configuré pour, lors d'une phase (Tfraitle) d'acquisition d'une valeur représentative du niveau d'éclairement d'un pixel, acquérir une troisième valeur de sortie représentative du niveau d'éclairement reçu par la deuxième photodiode (PPD2) pendant une troisième période d'intégration (Tg) découpée en une pluralité de sous-périodes disjointes.
  4. 4. Capteur selon la revendication 3, dans lequel ledit circuit de commande est configuré de sorte que là troisième période d'intégration (Tg) soit plus courte que les première (¾) et deuxième (¾) périodes d'intégration, et que les sous-périodes de la troisième période d'intégration (Tg) soient distribuées le long d'une période sensiblement égale à la première période d'intégration (Tl).
  5. 5. Capteur selon la revendication 3 ou 4, dans lequel ledit circuit de commande est configuré de sorte que les sous-périodes de la deuxième période d'intégration (¾) et les sous-périodes de la troisième période d'intégration (Tg) soient entrelacées.
  6. 6. Capteur selon l'une quelconque des revendications 3 à 5, dans lequel ledit circuit de commande est configuré de sorte que les sous-périodes de la deuxième période d'intégration (¾) aient sensiblement la même durée et le même espacement, et que les sous-périodes de la troisième période d'intégration (Tg) aient sensiblement la même durée et le même espacement.
  7. 7. Capteur selon 1'une quelconque des revendications 3 à 5, dans lequel ledit circuit de commande est configuré de sorte que les sous-périodes de la deuxième période d'intégration (¾) aient des durées'et/ou des espacements variables au cours de la phase d'acquisition (Tframe), et que les sous-périodes de la troisième période d’intégration (Tg) aient des durées et/ou des espacements variables au cours delà phase d'acquisition (Tframe).
  8. 8. Capteur selon l'une quelconque des revendications 3 à 5, dans lequel ledit circuit de commande est configuré de sorte que les sous-périodes de la deuxième période d'intégration (¾) et les sous-périodes de la troisième période d'intégration (Tg) aient une distribution aléatoire ou semi-aléatoire.
  9. 9. Capteur selon l'une quelconque des revendications 3 à 8, dans lequel, dans chaque pixel (100 ; 200) : le deuxième noeud capacitif (STJVi) est relié à un quatrième noeud (al) par un quatrième transistor (113) ; le troisième noeud - capacitif (ST_S) est relié au quatrième noeud (al) par un cinquième transistor (115) ; le quatrième noeud (al) est relié à un noeud (VRT) d'application d'.un potentiel de réinitialisation par un sixième transistor (105) ; et le premier noeud (SN) est connecté à la grille d'un septième transistor (117) monté en source suiveuse, la source du septième transistor (117) étant reliée à une première piste conductrice de sortie (CL) par un huitième transistor (119).
  10. 10. Capteur selon la revendication 9, dans lequel, dans chaque pixel (100), le quatrième noeud (al) est relié au premier noeud (SN) par un neuvième transistor (103).
  11. 11. Capteur selon la revendication 9, dans lequel, dans chaque pixel (200), le quatrième noeud (al) est connecté au premier noeud (SN) .
  12. 12. Capteur selon l'une quelconque des revendications 3 à 8, dans lequel, dans chaque pixel (300), chacun des premier (SN), deuxième (ST_M) et troisième (ST_S) noeuds est relié à un noeud (VRT) d'application d'un potentiel de réinitialisation par un transistor de réinitialisation (105 L, 105_M, 105_S), et chacun des premier (SN), deuxième (ST_M) et troisième (ST_S) noeuds est connecté à la grille d'un transistor (117_L, 117JM, 117_S) monté en source suiveuse.
  13. 13. Capteur selon l'une quelconque des revendications 1 à 12, dans lequel, dans chaque pixel (100 ; 200 ; 300), la deuxième photodiode (PPD2) est en outre reliée à un noeud (VRT) d'application d'un potentiel de réinitialisation par un dixième transistor (111).
  14. 14. Capteur selon l'une quelconque des revendications 1 à 13, dans lequel chaque pixel a sa première photodiode (PPD1) surmontée par une première microlentille (701) de forme hexagonale, et sa deuxième photodiode (PPD2) surmontée par une deuxième microlentille (703) de forme carrée, le côté de la deuxième microlentille (703) ayant sensiblement la même longueur que le côté de la première microlentille (701), et les première et deuxième microlentilles ayant un côté commun.
  15. 15. Capteur selon l'une quelconque des revendications 1 à 14, dans lequel la capacité du deuxième noeud (ST_M) comprend un condensateur à tranchées profondes isolées, ou un condensateur à empilement vertical métal-oxyde-métal.
  16. 16. Capteur selon l'une quelconque des revendications 3 à 15 en ce qu'elles dépendent de la revendication 3, dans lequel la capacité du troisième noeud (ST_S) comprend un condensateur à tranchées profondes isolées, ou un condensateur à empilement vertical métal-oxyde-métal.
FR1560206A 2015-10-26 2015-10-26 Capteur d'images a grande gamme dynamique Withdrawn FR3042912A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1560206A FR3042912A1 (fr) 2015-10-26 2015-10-26 Capteur d'images a grande gamme dynamique
US15/051,545 US10009558B2 (en) 2015-10-26 2016-02-23 High dynamic range image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1560206A FR3042912A1 (fr) 2015-10-26 2015-10-26 Capteur d'images a grande gamme dynamique

Publications (1)

Publication Number Publication Date
FR3042912A1 true FR3042912A1 (fr) 2017-04-28

Family

ID=55542759

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1560206A Withdrawn FR3042912A1 (fr) 2015-10-26 2015-10-26 Capteur d'images a grande gamme dynamique

Country Status (2)

Country Link
US (1) US10009558B2 (fr)
FR (1) FR3042912A1 (fr)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6700758B2 (ja) * 2015-12-04 2020-05-27 キヤノン株式会社 撮像装置の駆動方法
WO2017130728A1 (fr) * 2016-01-29 2017-08-03 ソニー株式会社 Dispositif d'imagerie à semiconducteur et dispositif électronique
JP6914633B2 (ja) * 2016-09-30 2021-08-04 キヤノン株式会社 撮像装置及び撮像方法
FR3062519B1 (fr) 2017-01-31 2019-03-29 Stmicroelectronics (Crolles 2) Sas Capteur d'images a grande gamme dynamique et faible bruit
US10714517B2 (en) 2018-01-23 2020-07-14 Samsung Electronics Co., Ltd. Image sensor
US11658193B2 (en) 2018-01-23 2023-05-23 Samsung Electronics Co., Ltd. Image sensor
US10560649B2 (en) * 2018-02-20 2020-02-11 Semiconductor Components Industries, Llc Imaging systems having dual storage gate overflow capabilities
US11272118B2 (en) 2018-10-11 2022-03-08 Stmicroelectronics (Grenoble 2) Sas Method for processing signals from an imaging device, and associated device
CN109194890B (zh) * 2018-10-31 2020-12-08 锐芯微电子股份有限公司 图像传感器像素电路及其工作方法
FR3090257A1 (fr) 2018-12-12 2020-06-19 Stmicroelectronics (Grenoble 2) Sas Procédé de capture d’images adapté aux sources lumineuses scintillantes et capteur d’images
KR20200121060A (ko) 2019-04-15 2020-10-23 삼성전자주식회사 이미지 센서
KR20210135380A (ko) 2020-05-04 2021-11-15 삼성전자주식회사 이미지 센서
US11223779B2 (en) * 2020-06-12 2022-01-11 Novatek Microelectronics Corp. Image sensing device and operating method thereof
US20220210353A1 (en) * 2020-12-30 2022-06-30 Semiconductor Components Industries, Llc High dynamic range image sensors
US11496700B1 (en) 2021-04-22 2022-11-08 Samsung Electronics Co., Ltd. HDR image sensor employing multi-tap pixel architecture and method for operating same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1887626A1 (fr) * 2006-08-09 2008-02-13 Tohoku University Capteur optique à grille de débordement et condensateur de stockage
US20110140182A1 (en) * 2009-12-15 2011-06-16 Nagataka Tanaka Solid-state imaging device which can expand dynamic range
EP2549745A2 (fr) * 2011-07-22 2013-01-23 Samsung Electronics Co., Ltd. Procédé et capteur d'images doté d'une structure de pixels pour capturer une image de profondeur et une image en couleur
US20130135486A1 (en) * 2011-11-28 2013-05-30 Chung Chun Wan High dynamic range imaging with multi-storage pixels
US20140247378A1 (en) * 2013-03-01 2014-09-04 Apple Inc. Exposure control for image sensors
US20150009375A1 (en) * 2013-07-08 2015-01-08 Aptina Imaging Corporation Imaging systems with dynamic shutter operation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145414A (ja) * 1997-09-04 1999-05-28 Toshiba Corp 半導体装置
JP3458741B2 (ja) 1998-12-21 2003-10-20 ソニー株式会社 撮像方法及び撮像装置、画像処理方法及び画像処理装置
US7286174B1 (en) 2001-06-05 2007-10-23 Dalsa, Inc. Dual storage node pixel for CMOS sensor
US7586074B2 (en) 2003-02-17 2009-09-08 Raytheon Company Multi-mode high capacity dual integration direct injection detector input circuit
JP2008042826A (ja) 2006-08-10 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像素子およびカメラ
US20130113981A1 (en) * 2006-12-01 2013-05-09 Lytro, Inc. Light field camera image, file and configuration data, and methods of using, storing and communicating same
JP2015109503A (ja) 2013-12-03 2015-06-11 ソニー株式会社 イメージセンサおよびイメージセンサの動作方法、撮像装置、電子機器、並びにプログラム
TWI498848B (zh) * 2014-10-13 2015-09-01 Quanta Comp Inc 多重曝光成像系統及其白平衡方法
US9741755B2 (en) * 2014-12-22 2017-08-22 Google Inc. Physical layout and structure of RGBZ pixel cell unit for RGBZ image sensor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1887626A1 (fr) * 2006-08-09 2008-02-13 Tohoku University Capteur optique à grille de débordement et condensateur de stockage
US20110140182A1 (en) * 2009-12-15 2011-06-16 Nagataka Tanaka Solid-state imaging device which can expand dynamic range
EP2549745A2 (fr) * 2011-07-22 2013-01-23 Samsung Electronics Co., Ltd. Procédé et capteur d'images doté d'une structure de pixels pour capturer une image de profondeur et une image en couleur
US20130135486A1 (en) * 2011-11-28 2013-05-30 Chung Chun Wan High dynamic range imaging with multi-storage pixels
US20140247378A1 (en) * 2013-03-01 2014-09-04 Apple Inc. Exposure control for image sensors
US20150009375A1 (en) * 2013-07-08 2015-01-08 Aptina Imaging Corporation Imaging systems with dynamic shutter operation

Also Published As

Publication number Publication date
US10009558B2 (en) 2018-06-26
US20170118424A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
FR3042912A1 (fr) Capteur d'images a grande gamme dynamique
EP3332548B1 (fr) Procédé de commande d'un capteur d'image à pixels actifs
EP2567541B1 (fr) Capteur d'image à matrice d'échantillonneurs
BE1021668B1 (fr) Un pixel a grande plage dynamique et une methode pour le faire fonctionner
EP2503776B1 (fr) Capteur d'image à très haute dynamique
EP3117599B1 (fr) Procédé de capture d'image avec réduction de courant d'obscurité et faible consommation
EP3122035B1 (fr) Capteur d'image a pixels actifs avec fonctionnement en mode d'obturateur global, soustraction du bruit de reinitialisation et lecture non destructive
FR2961021A1 (fr) Capteur d'image linéaire en technologie cmos a compensation d'effet de file
US9998693B2 (en) Image sensor adapted to blinking sources
FR3027479A1 (fr) Pixel de capteur d'image ayant de multiples gains de noeud de detection
FR3094598A1 (fr) Pixel et son procédé de commande
EP0331546B1 (fr) Matrice photosensible à deux diodes par point, sans conducteur spécifique de remise à niveau
FR2996957A1 (fr) Procede de lecture d'un pixel
EP3406074B1 (fr) Procédé de commande d'un capteur d'image à pixels actifs
FR2906081A1 (fr) Capteur d'image lineaire cmos a fonctionnement de type transfert de charges
FR3005205A1 (fr) Capteur d'image a gain de conversion multiple
EP3487167B1 (fr) Capteur d'images à grande gamme dynamique
EP3386186B1 (fr) Capteur d'images
FR3062519A1 (fr) Capteur d'images a grande gamme dynamique et faible bruit
WO2015028672A1 (fr) Capteur d'image avec bruit ktc reduit
FR2513015A1 (fr) Dispositif de detection d'image en couleurs du type transfert de charge
FR2992813A1 (fr) Procede de commande d'un pixel cmos
FR3131421A1 (fr) Capteur d'images et procédé de commande d'un tel capteur
FR2995725A1 (fr) Procede de commande d'un pixel cmos
FR2798994A1 (fr) Dispositif et procede de lecture de circuit detecteur de rayonnement

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20170428

ST Notification of lapse

Effective date: 20170630