FR3080949A1 - Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication - Google Patents

Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication Download PDF

Info

Publication number
FR3080949A1
FR3080949A1 FR1853887A FR1853887A FR3080949A1 FR 3080949 A1 FR3080949 A1 FR 3080949A1 FR 1853887 A FR1853887 A FR 1853887A FR 1853887 A FR1853887 A FR 1853887A FR 3080949 A1 FR3080949 A1 FR 3080949A1
Authority
FR
France
Prior art keywords
memory cells
box
cel2
cel1
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1853887A
Other languages
English (en)
Other versions
FR3080949B1 (fr
Inventor
Quentin HUBERT
Abderrezak Marzaki
Julien Delalleau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1853887A priority Critical patent/FR3080949B1/fr
Priority to US16/391,768 priority patent/US10991710B2/en
Publication of FR3080949A1 publication Critical patent/FR3080949A1/fr
Priority to US17/220,286 priority patent/US11943931B2/en
Application granted granted Critical
Publication of FR3080949B1 publication Critical patent/FR3080949B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Le dispositif de mémoire non volatile, comprend un plan mémoire (PM) comportant des rangées (RG) et des colonnes (COL) de cellules mémoires, les colonnes (COL) de cellules mémoires comportant des paires de cellules mémoires jumelles (CEL1, CEL2), les deux transistors de sélection (ST1, ST2) d'une paire de cellules mémoires jumelles (CEL1, CEL2) ayant une grille de sélection enterrée commune (SG), les deux transistors d'état (T1, T2) d'une paire de cellules mémoires jumelles (CEL1, CEL2) ayant une grille de commande enterrée commune (CG) surmontant la grille de sélection commune (SG), le dispositif comprenant en outre, pour chaque paire de cellules mémoires jumelles (CEL1, CEL2) deux régions diélectriques (QDi) situées entre la grille de commande commune (CG) et le caisson (IPW) formant de part et d'autre de la grille de commande (CG) deux interfaces diélectriques de piégeage de charges (QTI1, QTI2) respectivement dédiées aux deux cellules mémoires jumelles (CEL1, CEL2).

Description

Dispositif de mémoire non volatile du type à piégeage de charges et procédé de fabrication.
Des modes de réalisation et de mise en œuvre de l’invention concernent les dispositifs de mémoire non volatile, notamment les dispositifs du type à piégeage de charges dans une interface diélectrique et ayant une structure verticale enterrée dans un caisson semiconducteur.
Des cellules mémoires de mémoire non-volatile du type à piégeage de charges dans une interface diélectrique, plus connue par l’homme du métier sous l’acronyme anglosaxon « SONOS » ou encore « MONOS » selon le matériau utilisé pour la grille de commande, comportent typiquement une grille de commande séparée du caisson par une interface diélectrique configurée pour piéger des charges électriques.
Généralement une telle interface comporte une couche de stockage de charges, par exemple en nitrure de silicium située sur une couche diélectrique tunnel, par exemple formée en dioxyde de silicium et sous une couche diélectrique de blocage, par exemple également formée en dioxyde de silicium.
Si la grille de commande est en silicium polycristallin, on parle alors d’un dispositif « SONOS » (silicium-oxyde-nitrure-oxydesilicium) tandis que si la grille de commande est au moins partiellement métallique, on peut parler d’un dispositif du type « MONOS » (métal-oxyde-nitrure-oxyde-silicium).
La demande de brevet déposée aux Etats-Unis sous le n°15810979 décrit des exemples de cellules mémoires du type à piégeage de charges dans une interface diélectrique dans lesquels un chevauchement, par la région diélectrique de piégeage de charges et par la grille de commande, de la grille de sélection enterrée commune à deux cellules mémoires jumelles permet de rendre plus compact le dispositif de mémoire.
Or, il existe un besoin constant de réduire les dimensions des composants de circuits intégrés, et notamment de fournir des dispositifs de mémoire non volatile du type à piégeage de charges dans une interface diélectrique qui soient encore plus compacts.
Selon un aspect il est proposé un dispositif de mémoire non volatile, comprenant des cellules mémoires du type à piégeage de charges dans une interface diélectrique, enterrées dans un caisson semiconducteur.
Chaque cellule mémoire est avantageusement du type à « grille divisée » (« split gâte ») comportant chacune un transistor d’état sélectionnable par un transistor de sélection.
Et selon un mode de réalisation, le transistor de sélection est un transistor de sélection vertical avantageusement enterré dans le caisson et situé sous le transistor d’état, c’est-à-dire à une distance de la face supérieure du caisson plus importante que celle séparant le transistor d’état de cette face supérieure.
Cet empilement transistor de sélection-transistor d’état rend encore plus compacte la cellule-mémoire.
Selon un mode de réalisation, chaque cellule mémoire comporte un transistor d’état possédant une grille de commande et une région diélectrique située entre la grille de commande et le caisson et formant ladite interface diélectrique de piégeage de charges.
Selon un mode de réalisation, le transistor de sélection comporte une grille de sélection, la grille de commande surmontant la grille de sélection.
Selon un mode particulier de réalisation, il est proposé un dispositif de mémoire non volatile, comprenant un plan mémoire comportant des rangées et des colonnes de cellules mémoires du type à piégeage de charges dans une interface diélectrique, chaque cellule mémoire comprenant un transistor d’état vertical enterré dans un caisson et comportant une grille de commande enterrée, chaque cellule mémoire étant sélectionnable par un transistor de sélection vertical enterré dans le caisson et comportant une grille de sélection enterrée, les colonnes de cellules mémoires comportant des paires de cellules mémoires jumelles, les deux transistors de sélection d’une paire de cellules mémoires jumelles ayant une grille de sélection commune, les deux transistors d’état d’une paire de cellules mémoires jumelles ayant une grille de commande commune surmontant la grille de sélection commune, le dispositif comprenant en outre, pour chaque paire de cellules mémoires jumelles deux régions diélectriques situées entre la grille de commande commune et le caisson formant de part et d’autre de la grille de commande deux interfaces diélectriques de piégeage de charges respectivement dédiées aux deux cellules mémoires jumelles.
En d’autres termes, la grille de commande et la grille de sélection des cellules mémoires jumelles sont superposées et entièrement enterrées dans le caisson par exemple dans une structure du type tranchée. Une telle réalisation, comportant une paire de cellules mémoires structurée verticalement, est avantageuse en matière d’empreinte surfacique et permet une intégration simplifiée, par exemple dans une technologie CMOS. En outre, chaque cellule mémoire de la paire de cellules mémoires jumelles est capable de stocker une information numérique au moyen de l’interface diélectrique de piégeage de charges respective, ce qui est avantageux en matière de densité de la mémoire.
Selon un mode de réalisation, chaque transistor d’état d’une paire de cellules mémoires jumelles comporte une région de drain respective située au niveau d’une face avant délimitant une surface supérieure du caisson.
Ainsi chaque cellule mémoire de la paire de cellules mémoires peut être accédée indépendamment de l’autre par exemple au moyen de tensions de commande dédiées appliquées sur lesdites régions de drain.
Selon un mode de réalisation, chaque transistor de sélection d’une paire de cellules mémoires jumelles comporte une région de source appartenant à une région semiconductrice enterrée située dans le caisson au niveau du fond de la grille de sélection commune.
Une telle cellule mémoire, munie d’un tel transistor de sélection et d’une région de source appartenant à une région semiconductrice enterrée, autrement désignée par le terme « plan de source », permet notamment une configuration de mémoire du type
NOR, autorisant avantageusement des effacements par pages et utilisant avantageusement des injections par porteurs chauds en programmation.
Selon un mode de réalisation, le plan mémoire comprend deux lignes de bits par colonne de cellules mémoires, les deux cellules mémoires d’une paire de cellules mémoires jumelles étant respectivement reliées aux deux lignes de bits.
Par exemple, c’est la région de drain de chaque cellule mémoire de la paire de cellules mémoires jumelles qui est reliée à la ligne de bits respective, la ligne de bits pouvant par exemple acheminer des tensions de commande dédiées.
Selon un mode de réalisation, dans lequel le caisson comporte des régions d’isolation latérales, la grille de commande s’étend moins profondément dans le caisson que les régions d’isolation latérales.
Les régions d’isolation latérales peuvent typiquement être des tranchées d’isolation peu profondes (usuellement appelées « STI » pour « Shallow Trench Isolation » en anglais).
Ce mode de réalisation permet notamment d’éviter l’apparition d’un courant parasite entre deux cellules mémoires adjacentes dans une rangée, notamment lors d’une opération d’écriture.
Selon un mode de réalisation, lesdites interfaces diélectriques de piégeage de charges sont situées sur une partie locale des flancs de la grille de commande commune, au voisinage de la grille de sélection commune et à distance d’une face avant délimitant une surface supérieure du caisson.
En d’autres termes, les interfaces diélectriques de piégeage de charges sont situées au niveau du fond de la région de grille de commande, latéralement entre ladite grille de commande et le caisson.
Cela assure la localisation des charges piégées en réduisant le volume de stockage disponible, ce qui permet d’éviter un phénomène d’étalement de la localisation des charges piégées pouvant détériorer les performances du dispositif.
Selon un mode de réalisation, lesdites interfaces diélectriques de piégeage de charges comportent des nano-cristaux semiconducteurs, par exemple de silicium.
Par nano-cristal, on entend une structure cristalline isolée de dimensions nanométriques, telle qu’un grain isolé d’un matériau polycristallin. De tels nano-cristaux peuvent être obtenus au moyen d’une brève croissance par dépôt chimique en phase vapeur (ou usuellement « CVD » pour « Chemical Vapor Déposition » en anglais).
L’utilisation de tels nano-cristaux permet également de contraindre la localisation des charges piégées et ainsi d’éviter une potentielle détérioration des performances du dispositif.
Selon un mode de réalisation, le dispositif comporte une région de raccordement assurant la continuité électrique entre la grille de sélection et une zone de prise de contact située au niveau d’une face avant délimitant une surface supérieure du caisson.
Selon un mode de réalisation, ladite région diélectrique formant lesdites interfaces diélectriques de piégeage de charges possède une première couche diélectrique destinée à piéger des charges électriques, encadrée par deux deuxièmes couches diélectriques.
Selon un mode de réalisation, la grille de commande comprend du silicium polycristallin, la première couche diélectrique comprend du nitrure de silicium, et les deuxièmes couches diélectriques comprennent de l’oxyde de silicium.
Selon un autre aspect, il est proposé un procédé de fabrication d’une paire de cellules mémoires jumelles comprenant :
- une formation d’une tranchée s’étendant verticalement dans un caisson semiconducteur ;
- une formation dans ladite tranchée d’une grille de sélection enterrée commune à deux transistors de sélection verticaux enterrés dans le caisson et appartenant respectivement à chaque cellule mémoire de ladite paire de cellules mémoires jumelles ;
- une formation d’une région diélectrique comportant sur les flancs de la tranchée au-dessus de la grille de sélection enterrée deux interfaces diélectriques de piégeage de charges appartenant respectivement à chaque cellule mémoire de ladite paire de cellules mémoires jumelles ;
- une formation, au-dessus de ladite grille de sélection dans ladite tranchée, d’une grille de commande enterrée commune à deux transistors d’état verticaux enterrés dans le caisson et appartenant respectivement à chaque cellule mémoire de ladite paire de cellules mémoires jumelles, la grille de commande enterrée commune étant au moins partiellement encadrée latéralement par lesdites deux interfaces diélectriques de piégeage de charges.
Selon un mode de mise en œuvre, ladite formation de ladite grille de sélection enterrée commune comprend :
- un dépôt excessif d’un matériau conducteur de grille de sélection débordant de ladite tranchée au-dessus d’une face avant délimitant une surface supérieure du caisson ;
- un aplanissement de cet excès jusqu’au niveau de la face avant ;
- une gravure sélective d’une épaisseur inférieure à la profondeur de la tranchée du matériau conducteur de grille de sélection restant dans ladite tranchée, la gravure sélective étant anisotrope et masquée en regard d’une région de raccordement située à une extrémité longitudinale de la tranchée, la région de raccordement non-gravée assurant la continuité électrique entre la grille de sélection et une zone de prise de contact située au niveau de la face avant du caisson.
Selon un mode de mise en œuvre, le procédé comprend une formation de deux régions de drain attenantes à la tranchée de part et d’autre de la tranchée et au niveau d’une face avant délimitant une surface supérieure du caisson, appartenant respectivement à chaque cellules mémoires de ladite paire de cellules-mémoires jumelles.
Selon un mode de mise en œuvre, le procédé comprenant une formation d’une région semiconductrice enterrée située au niveau du fond de la tranchée, formant une région de source commune aux cellules mémoires de ladite paire de cellules mémoires jumelles.
Les modes de mise en œuvre du procédé selon cet aspect présentent notamment l’avantage d’être dissociés (c’est-à-dire mis en œuvre séparément) des fabrications d’autres éléments classiques de circuits intégrés, tels que par exemple les éléments logiques appartenant à des parties de commande d’un circuit intégré de mémoire. En effet, une telle mise en œuvre dissociée permet de limiter les interactions entre le procédé selon cet aspect et les étapes de fabrications des autres éléments du même circuit intégré. En outre, une telle mise en œuvre dissociée s’adapte à des technologies sur substrat porteur du type silicium complètement déserté sur isolant (usuellement désigné sous l’acronyme anglosaxon « FDSOI » pour « Fully-Depleted Silicon On Insulator »).
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels :
- les figures 1 à 7 illustrent des exemples de modes de réalisation et de mise en œuvre de l’invention ;
La figure 6 représente un exemple de dispositif de mémoire non volatile IC, comprenant un plan mémoire PM comportant des rangées RG et des colonnes COL de cellules mémoires.
Les cellules mémoires sont du type à piégeage de charges dans une interface diélectrique, par exemple du type SONOS.
Les colonnes COL de cellules mémoires comportent des paires de cellules mémoires jumelles CEL1, CEL2.
Le dispositif de mémoire non-volatile IC, réalisé de façon intégrée, est par exemple destiné à équiper un appareil électronique APP, tel qu’un téléphone portable ou une prothèse auditive. Tout appareil électronique connu et non mentionné ici peut également être équipé d’un tel dispositif IC.
La figure 1 représente un exemple de mode de réalisation d’une paire de cellules mémoires CEL1, CEL2 du type SONOS à piégeage de charges dans une interface diélectrique ayant une structure verticale.
La figure 1 est une vue en coupe dans le plan I-I de la figure 4.
La paire de cellules mémoires peut être réalisée dans un caisson semiconducteur IPW, incorporé à un substrat porteur PSUB, apte à être polarisé à des tensions de valeur élevée (de l’ordre de 5 à 15 volts), et de signe opposé.
Selon un exemple, le caisson semiconducteur IPW dans lequel est formée ladite paire de cellules mémoires CEL1, CEL2 est un caisson isolé, du type « triple caisson », électriquement isolé du reste du substrat porteur PSUB par des régions d’isolation.
Typiquement, les régions d’isolation d’un triple caisson comprennent une couche enterrée NISO et des puits latéraux d’un type de conductivité opposé au type de conductivité du substrat porteur PSUB et du triple caisson semiconducteur IPW.
Selon un autre exemple, le substrat porteur PSUB est du type silicium sur isolant complètement déserté « FDSOI » hybride, c’est-àdire un caisson FDSOI comportant une partie dans laquelle le silicium déserté et l’isolant ont été retirés, découvrant le caisson porteur sousjacent selon une configuration « classique » pouvant accueillir le caisson IPW dans lequel est formée la paire de cellules mémoires CEL1, CEL2.
Dans ce type de structure FDSOI hybride, il existe une démarcation topologique entre la partie dans laquelle les couches de silicium déserté et d’isolant ont été retirées et la partie dans laquelle les couches de silicium déserté et d’isolant n’ont pas été retirées, les surfaces respectives de ces parties n’étant pas à la même hauteur, faisant une « marche » entre elles. Cette différence de hauteur peut introduire des contraintes dans les étapes de conception et de fabrication, notamment dans les étapes de fabrication réalisées concomitamment dans les deux parties telle que des étapes qui nécessiteraient un polissage réalisé à partir des surfaces supérieures de couches déposées dans les deux parties.
Or, comme il apparaîtra ci-après, la fabrication de la paires de cellules mémoire CEL1, CEL2 peut être mise en œuvre de façon dissociée des étapes de fabrication d’autres parties du circuit intégré IC, par exemple d’une partie logique en technologie CMOS. Ainsi la fabrication de la paire de cellules mémoire CEL1, CEL2 n’est pas nécessairement sujette aux contraintes introduites par la démarcation topologique d’une structure caisson FDSOI hybride.
Chaque cellule mémoire CEL1, CEL2 comprend un transistor d’état vertical Tl, T2 enterré dans un caisson semiconducteur IPW, et est sélectionnable notamment par un transistor de sélection vertical STI, ST2 enterré dans le caisson IPW. Le transistor d’état vertical Tl, T2 enterré dans le caisson IPW comporte une grille de commande enterrée CG, et le transistor de sélection vertical STI, ST2 enterré dans le caisson IPW comporte également une grille de sélection enterrée SG.
La paire de cellules mémoires CEL1, CEL2 est formée dans une tranchée s’étendant verticalement dans le caisson semiconducteur IPW.
La grille de sélection SG est commune pour les deux transistors de sélection STI, ST2 de la paire de cellules mémoires jumelles CEL1, CEL2, et de même, la grille de commande CG est commune pour les deux transistors d’état Tl, T2 de la paire de cellules mémoires jumelles CEL1, CEL2.
La grille de commande commune CG est située au-dessus de la grille de sélection commune SG et sont ainsi toutes les deux « enterrées » dans le caisson IPW.
La grille de sélection commune SG peut comprendre une région conductrice telle que du silicium polycristallin dopé, du métal, ou un siliciure. De même, la grille de commande commune CG peut comprendre une région conductrice telle que du silicium polycristallin, du métal, ou un siliciure.
La grille de sélection SG et la grille de commande CG sont mutuellement isolées électriquement par une région d’isolation de grilles GI.
La région d’isolation de grille GI peut être formée par exemple par croissance d’un oxyde de silicium (tel que du dioxyde de silicium S1O2) épais, après un dépôt et une gravure de la région conductrice de la grille de sélection SG.
La région de grille de sélection SG est par ailleurs enveloppée par une couche de diélectrique de grille GO.
La couche de diélectrique de grille GO, par exemple en oxyde de silicium, isole électriquement la région de grille de sélection SG latéralement avec le caisson IPW, et également dans le fond de la tranchée avec une couche enterrée NISO formant une région de source S. Dans l’exemple d’un caisson IPW isolé du type triple caisson, la couche NISO formant la région de source S peut avantageusement former simultanément la couche enterrée des régions d’isolation susmentionnées.
Une telle région de source S appartenant à la région semiconductrice enterrée NISO située au niveau du fond de la tranchée est usuellement désignée par le terme « plan de source ».
Cette structure munie d’un plan de source NISO correspond selon un exemple à une configuration de mémoire du type NOR, autorisant avantageusement des effacements par pages et utilisant avantageusement des injections par porteurs chauds en programmation (voir ci-après en relation avec la figure 7).
D’autre part, chaque transistor d’état Tl, T2 d’une paire de cellules mémoires jumelles CEL1, CEL2 comporte une région de drain respective Dl, D2 située au niveau d’une face avant FA délimitant une surface supérieure du caisson IPW.
Les régions de drain Dl et D2 sont situées de part et d’autre de la grille de commande commune CG.
La couche de diélectrique de grille GO est configurée pour permettre une formation d’une région de canal verticale le long de la tranchée, entre la région de source S et la région de drain Dl ou D2, en cas de polarisations telles que présentées ci-après en relation avec la figure 7.
La région de grille de commande CG est par ailleurs encadrée latéralement par deux régions diélectriques QDi formant sur les flancs de la région de grille de commande commune CG deux interfaces diélectriques de piégeage de charges QTI1, QTI2, entre la grille de commande CG et le caisson IPW.
Les interfaces diélectriques de piégeage de charges QTI1 et QTI2 sont capable de stocker une charge représentative d’une ou plusieurs donnée(s) numérique(s) de façon durable (ou non-volatile, i.e. y compris en l’absence d’alimentation énergétique) et réversible (i.e. le(s) donnée(s) numérique(s) pouvant être modifiée(s) au moyen d’effacements et/ou de programmations).
En effet, les régions diélectriques QDi sont configurées pour permettre des injections et des extractions de charges électriques dans des « pièges » appartenant aux interfaces diélectriques de piégeage de charges QTI1, QTI2, en cas de polarisations telles que présentées ciaprès en relation avec la figure 7. Les extractions de charges peuvent consister à injecter des charges de signe opposé.
Les régions diélectriques QDi formant lesdites interfaces diélectriques de piégeage de charges QTI1, QTI2 possèdent une première couche diélectrique DilO destinée à piéger des charges électriques, encadrée par deux deuxièmes couches diélectriques Di21, Di22.
La première couche diélectrique DilO peut comprendre du nitrure de silicium, et les deuxièmes couches diélectriques Di21, Di22 peuvent comprendre de l’oxyde de silicium.
Par exemple, la deuxième couche diélectrique extérieure Di21 (côté caisson IPW) peut comporter ou être constituée de la couche de diélectrique de grille GO enveloppant la région de grille de sélection SG, et préalablement déposée sur les flancs et le fond de la tranchée nue.
En d’autres termes, la couche de diélectrique de grille GO peut envelopper la tranchée sur son fond et sur toute la hauteur de ses flancs, et la deuxième couche diélectrique extérieure Di21 comprend la partie de la couche de diélectrique de grille GO située en regard de la région de grille de commande CG.
Une formation additionnelle d’oxyde peut permettre au besoin de compléter la couche de diélectrique de grille GO pour former la deuxième couche diélectrique extérieure Di21 des interfaces de piégeage de charges QTI1, QTI2.
En outre, la région d’isolation de grilles GI peut comporter une partie de région diélectrique QDi, au fond de la région conductrice de grille de commande CG.
En effet, la première couche diélectrique DilO et la deuxième couche diélectrique Di22 peuvent être formées à la suite de la croissance de l’oxyde de silicium sur la région conductrice de grille de sélection SG et former la région d’isolation de grilles GI en combinaison avec l’oxyde ainsi crû.
En tout état de cause, la première couche diélectrique DilO, les deuxièmes couches diélectriques Di21, Di22, la couche de diélectrique de grille GO et la région d’isolation de grilles GI peuvent être réalisées selon des formations communes entre au moins certaines d’entre elles, aussi bien que selon des formations indépendantes et respectivement dédiée à chacune d’entre elles.
Par exemple, pour former la deuxième couche diélectrique Di21, il est également envisageable de retirer la couche de diélectrique de grille GO après formation de la grille de sélection SG, et repartir du silicium nu présent sur les flancs de la tranchée. La formation de la deuxième couche diélectrique Di21 pouvant ainsi contribuer également à la formation de la région d’isolation de grilles GI.
Les cellules mémoires jumelles CEL1, CEL2 sont ainsi désignées « jumelles » car elles ont en commun ladite grille de sélection SG, ladite grille de commande CG et ladite région de source S dans le plan de source NISO.
La figure 2 représente une vue en coupe dans le plan II-II de la figure 4 de la paire de cellules mémoires CEL1, CEL2, c’est-à-dire une coupe verticale dans la longueur de la tranchée, tandis que la figure 1 représente une coupe verticale dans la largeur de la tranchée.
La grille de commande commune CG est située au-dessus de la grille de sélection commune SG, et au-dessous d’une face avant FA délimitant une surface supérieure du caisson IPW.
La région conductrice de grille de sélection SG comporte en outre une région de raccordement CR assurant la continuité électrique entre la grille de sélection commune SG, située sous la grille de commande commune CG, et une zone de prise de contact CZ située au niveau de la face avant FA du caisson IPW.
Dans cet exemple, la région de raccordement CR est située à une extrémité longitudinale de la tranchée, entre la grille de commande CG et le caisson IPW.
La région de raccordement CR est isolée électriquement de la grille de commande commune CG par la couche d’isolation de grilles GI se prolongeant verticalement le long de ladite région de raccordement CR.
L’oxyde de grille GO enveloppant la grille de sélection commune SG isole électriquement la région de raccordement CR du caisson IPW.
Optionnellement, un espaceur diélectrique peut être formé entre la grille de commande commune CG et la région de raccordement CR au niveau de la face avant FA, afin d’éviter des couplages électriques, ou des courts-circuits électriques.
La structure comprenant la grille de sélection SG (au fond de la tranchée) et la région de raccordement CR (verticale), peut par exemple être formée par un dépôt excessif d’un matériau conducteur de grille de sélection débordant de la tranchée sur la face avant FA ; une planarisation mécano-chimique (usuellement désignée sous l’acronyme « CMP » pour « Chemical Mechanical Planarization » en anglais) de cet excès jusqu’au niveau de la face avant FA ; une gravure sélective du matériau conducteur de grille de sélection jusqu’à la profondeur souhaitée, la gravure sélective étant anisotrope et masquée au niveau de la surface de la colonne de raccordement CR.
La zone de prise de contact CZ est par exemple classiquement issue d’une siliciuration (dans le cas d’un matériau conducteur de grille de sélection du type silicium polycristallin dopé) afin par exemple de permettre un raccordement à une piste métallique acheminant des tensions de polarisation de la grille de sélection SG.
La figure 3 représente une vue en coupe dans le plan III-III de la figure 4, c’est-à-dire une coupe verticale dans la largeur de la tranchée, décalée longitudinalement par rapport au plan I-I.
En effet, alors que le plan I-I est situé dans une partie dite « région active » de la paire de cellules mémoires CEL1, CEL2 dans laquelle la face avant FA du caisson semiconducteur IPW est découverte et comporte typiquement des régions implantées, le plan
III-III est situé en dehors de la « région active », entre deux paires de cellules mémoires CEL1, CEL2 dans une rangée, le caisson semiconducteur IPW étant recouvert à cet endroit par des régions d’isolation latérale STI.
Les régions d’isolation latérale STI situées en surface du caisson IPW, par exemple du type « tranchées d’isolation peu profondes », permettent classiquement d’isoler latéralement deux « régions actives » de dispositifs voisins formés le long de la même tranchée.
La tranchée de la paire de cellules mémoires CEL1, CEL2 s’étend perpendiculairement aux dites régions d’isolation latérale STI du caisson IPW.
Dans cet exemple de mode de réalisation, la grille de commande CG s’étend moins profondément dans le caisson IPW que les régions d’isolation latérale STI.
En effet, comme il apparaîtra ci-après en relation avec la figure 4, une telle configuration, dans laquelle les interfaces diélectriques de piégeage de charges ne sont adjacentes au caisson semiconducteur IPW qu’à l’endroit des régions actives, permet d’éviter une diffusion d’un courant parasite entre une ligne de bits sélectionnée et une ligne de bits voisines non-sélectionnée, le long d’une ligne de mots sélectionnée.
La figure 4 représente une vue du dessus de la paire de cellules mémoires CEL1, CEL2 dans le plan mémoire PM, au niveau de la face avant FA délimitant une surface supérieure du caisson IPW dans le plan IV-IV des figures 1, 2 et 3.
Le plan-mémoire PM comporte de nombreuses cellules mémoires arrangées matriciellement en rangées RG et en colonnes COL, et sont accessibles via des lignes conductrices, notamment des lignes de mots WL et des lignes de grille de commande CGL dans la direction des rangées RG, et des lignes de bits BL1, BL2 dans la direction des colonnes COL.
Etant donné que les colonnes COL de cellules mémoires comportent des paires de cellules mémoires jumelles CEL1, CEL2, le plan mémoire PM comprend deux lignes de bits BL1, BL2 par colonne COL de cellules-mémoires. Les deux cellules mémoires CEL1, CEL2 d’une paire de cellules mémoires jumelles sont ainsi respectivement reliées aux deux lignes de bits BL1, BL2 de la colonne COL.
Sur la figure 4 n’est représenté qu’une paire de cellules mémoires CEL1, CEL2 les deux lignes de bits BL1, BL2 de la colonne respective, ainsi que les lignes de mots WL et de grille de commande CGL respectives.
La tranchée contenant la grille de commande commune CG et la grille de sélection commune SG s’étend longitudinalement dans la direction des rangées RG du plan mémoire PM. Bien que nonreprésentées, d’autres tranchées analogues sont formées parallèlement dans le plan mémoire PM, et d’autres « régions actives » sont formées parallèlement dans le plan mémoire PM, le long des lignes de bits BL1, BL2. Les paires de cellules mémoires CEL1, CEL2 sont ainsi arrangées matriciellement à chaque « intersection » entre une rangée RG et une colonne COL.
Les lignes de mots WL sont avantageusement formées par les régions conductrices de grille de sélection SG dans les tranchées respectives, et les lignes de grilles de commande CGL par les régions conductrices de grille de commande CG dans les tranchées respectives.
Les lignes de bits BL1, BL2 peuvent quant à elles être formées par des pistes métalliques s’étendant au-dessus du plan mémoire PM, dans la direction des colonnes COL, et connectées aux régions de drains respectives Dl, D2 des deux cellules-mémoires jumelles CEL1, CEL2.
Typiquement, des vias conducteurs verticaux permettent de connecter électriquement la région de drain Dl, D2 à la ligne de bits BL1, BL2 respective.
Un exemple de la configuration du plan-mémoire PM, notamment en ce qu’il comprend deux lignes de bits par colonnes de cellules mémoires, est décrit dans la demande de brevet déposée aux Etats-Unis sous le n°15810979, en particulier en relation avec les figures 2 et 4 annexées à cette dernière, dont l’intégralité du contenu est ci-incorporé.
La figure 5 représente des exemples de variantes du mode de réalisation décrit ci-avant.
Dans ces exemples de variantes, lesdites interfaces diélectriques de piégeage de charges QTI1, QTI2 sont situées sur une partie locale des flancs de la grille de commande CG.
Selon un exemple, la première couche diélectrique DilO, ainsi que la deuxième couche diélectrique Di22 intérieure (côté grille de commande CG), sont formées de façon assimilable à une formation classique d’espaceurs de grille, c’est-à-dire par croissance ou dépôt isotrope et gravure anisotrope laissant subsister un reliquat de la matière crue ou déposée sur les parois verticales. Bien entendu, dans ce cas il aura été tenu compte de cette gravure lors de la formation de la région d’isolation de grilles GI, ici exposée à la gravure anisotrope.
Ainsi, lesdites interfaces diélectriques de piégeage de charges QTI1, QTI2 sont situées sur une partie locale des flancs de la grille de commande commune CG, au voisinage de la grille de sélection commune SG, par exemple attenantes à la région d’isolation de grille GI, et à distance d’une face avant FA délimitant une surface supérieure du caisson IPW.
Ainsi les charges piégées resteront localisées près de leur zone d’injection initiale, évitant un phénomène d’étalement de la localisation des charges piégées, pouvant résulter de multiples opérations d’écriture et pouvant détériorer les performances du dispositif.
Selon un autre exemple, lesdites interfaces diélectriques de piégeage de charges QTI1, QTI2 comportent des nano-cristaux de silicium.
Les interfaces diélectriques de piégeage de charges QTI1, QTI2 comportant des nano-cristaux de silicium peuvent également être situées sur les flancs de la grille de commande commune CG, au voisinage de la grille de sélection commune SG, par exemple attenantes à la région d’isolation de grille GI, et à distance d’une face avant FA délimitant une surface supérieure du caisson IPW.
Par exemple, les nano-cristaux de silicium sont obtenus au moyen d’un dépôt chimique en phase vapeur « CVD » partiel d’une couche de silicium polycristallin
Ainsi un nano-cristal de silicium est par exemple une structure cristalline de silicium isolée et de dimensions nanométrique, telle qu’un grain de silicium polycristallin.
Les nano-cristaux agissant ainsi à la façon d’une grille flottante d’un transistor à grille flottante typique, mais dans des dimensions nanométriques formant des pièges de charges très localisés.
L’utilisation de tels nano-cristaux permet également d’augmenter la localisation des charges piégées et en outre d’augmenter la quantité de charges piégeables.
La figure 7 représente un tableau d’exemples de valeurs de tensions en volts (V) à appliquer sur la grille de commande CG, la grille de sélection SG, la région de drain D, la région de source S et le caisson IPW afin de mettre en œuvre des programmations Wr, effacements Er et lectures Rd de données dans une cellule mémoire. On rappelle que le caisson IPW est du type caisson électriquement isolé du reste du caisson porteur.
Par « région de drain D », on se réfère à la région de drain Dl, D2 du transistor d’état Tl, T2 de la cellule mémoire CEL1, CEL2 respective d’une paire de cellules mémoires jumelles telle que décrite ci-avant. De même, par « interface diélectrique de piégeage de charges QTI » on se réfère à l’interface diélectrique de piégeage de charges QTI1, QTI2 de la cellule mémoire CEL1, CEL2 respective de la paire de cellules mémoires jumelles.
Lors d’une programmation Wr, des charges électriques sont injectées dans la première couche diélectrique DilO de l’interface diélectrique de piégeage de charge QTI, à travers la deuxième couche diélectrique extérieure (côté caisson IPW) Di21. Les charges proviennent d’une région de canal formée dans le caisson IPW le long de la tranchée entre la région de source S et la région de drain D, et sont transmises par effet dit d’injection par porteurs chauds côté source (ou usuellement « SSI » pour « Source Side Injection » en anglais).
Par exemple, des tensions permettant de mettre en œuvre une telle injection par porteurs chauds sont de 5V à 10V sur la grille de commande CG ; la tension de grille de sélection Vsg suffisante pour former une région de canal dans le caisson IPW le long de la grille de sélection SG (de 0,5V à 3V), est appliquée sur la grille de sélection SG ; de 3V à 4,5V sur la région de drain D ; et de 0V sur la région de source S et dans le caisson IPW.
Ce type de programmation par injection par porteurs chauds côté source présente notamment les avantages de ne pas requérir de polarisation de signes opposés, d’avoir une granularité physique d’un bit (une cellule mémoire) et d’être rapide à exécuter.
Lors d’un effacement, les charges précédemment injectées et piégées dans l’interface diélectrique de piégeage de charges QTI peuvent en être extraites par effet Fowler-Nordheim.
Un champ électrique de l’ordre ISMVcm'1 entre la grille de commande CG et le caisson IPW est suffisant pour obtenir l’effet Fowler-Nordheim.
Par exemple, des tensions permettant de mettre en œuvre l’effet Fowler-Nordheim extrayant les charges piégées sont de l’ordre de 10V sur la grille de commande CG ; et de 5V à 10V sur le caisson IPW. De même, des tensions de 5V à 10V peuvent éventuellement être appliquées sur la grille de sélection SG, la région de drain D et la région de source S. Néanmoins il est possible, notamment relativement au fonctionnement souhaité ou des contraintes de fiabilité, de laisser certains nœuds flottants (notamment la grille de sélection SG) ou d’appliquer des tensions différentes à chacun des nœuds.
Selon une alternative, l’extraction des charges piégées peut être mise en œuvre par injection de porteurs chauds de charge opposée (désigné sous le vocable « injection de trous chauds »).
Au vu des configurations des régions de grille de sélection SG et de grille de commande CG qui courent dans le sens des rangées RG du plan mémoire PM, et des régions de sources S appartenant à un plan de source NISO commun, les tensions d’effacement peuvent avantageusement être appliquées à un groupe de cellules mémoires appartenant à une même rangée RG, généralement une page. Cela correspond à une technologie de mémoire avantageuse dite de mémoire NOR.
En lecture, une tension de grille de commande Vcg permettant la formation d’une région de canal dans le caisson IPW le long de la grille de commande CG, est appliquée sur la grille de commande CG ; une tension de grille de sélection Vsg rd suffisante pour former une région de canal dans le caisson IPW le long de la grille de sélection SG, est appliquée sur la grille de sélection SG ; une faible différence de potentiel est appliquée entre la région de drain D et la région de source S, respectant les besoins relatifs aux tensions susmentionnées, par exemple de 0.4 V à 0,7V sur la région de drain D et 0V sur la région de source S ; et 0V dans le caisson IPW.
Lorsque des charges sont piégées dans l’interface diélectrique de piégeage de charge, ellesfont écran au potentiel de grille de commande (à la tension Vcg en lecture), et perturbent la formation de la région de canal.
Une absence de charges piégées dans l’interface diélectrique de piégeage de charge ne fait pas écran au potentiel de grille de commande (à la tension Vcg en lecture), permettant à la région de canal de se former sans perturbation.
Ainsi, une mesure d’un courant source-drain, devant s’écouler par une région de canal formée, permet d’obtenir l’information numérique stockée par la cellule mémoire lue.
De telles tensions peuvent par exemple être générées par des pompes de charges, et être distribuées auxdites régions de grilles CG, SG et de drain D et de source S par des moyens de commande et de distribution et acheminées via les lignes de grilles de commande CGL, 5 de mots WL et de bits BL1, BL2 susmentionnées.
Bien entendu, les valeurs des tensions ont été présentées à titre d’exemple d’ordre de grandeur et aucunement limitativement. Par ailleurs, l’invention ne se limite pas aux modes de réalisation et de mise en œuvre précédemment décrits mais en embrasse toutes les 10 variantes et combinaisons.

Claims (14)

  1. REVENDICATIONS
    1. Dispositif de mémoire non volatile, comprenant des cellules mémoires (CEL1, CEL2) du type à piégeage de charges dans une interface diélectrique, enterrees dans un caisson semiconducteur (IPW).
  2. 2. Dispositif selon la revendication 1, dans lequel chaque cellule mémoire (CEL1, CEL2) comporte un transistor d’état (Tl, T2) et est configurée pour être sélectionnée par un transistor de sélection vertical (STI, ST2) enterré dans le caisson (IPW) et situé sous le transistor d’état.
  3. 3. Dispositif selon la revendication 1 ou 2, dans lequel chaque cellule mémoire comporte un transistor d’état (Tl, T2) possédant une grille de commande (CG), et une région diélectrique située entre la grille de commande et le caisson et formant ladite interface diélectrique de piégeage de charges.
  4. 4. Dispositif selon les revendications 2 et 3, dans lequel le transistor de sélection comporte une grille de sélection (SG), la grille de commande surmontant la grille de sélection.
  5. 5. Dispositif selon la revendication 4, comprenant un plan mémoire (PM) comportant des rangées (RG) et des colonnes (COL), les colonnes (COL) de cellules-mémoires comportant des paires de cellules-mémoires jumelles (CEL1, CEL2), les deux transistors de sélection (STI, ST2) d’une paire de cellules mémoires jumelles (CEL1, CEL2) ayant une grille de sélection commune (SG), les deux transistors d état (Tl, T2) d’une paire de cellules mémoires jumelles (CEL1, CEL2) ayant une grille de commande commune (CG) surmontant la grille de sélection commune (SG), le dispositif comprenant en outre, pour chaque paire de cellules mémoires jumelles (CEL1, CEL2) deux régions diélectriques (QDi) situées entre la grille de commande commune (CG) et le caisson (IPW) formant de part et d’autre de la grille de commande (CG) deux interfaces diélectriques de piégeage de charges (QTI1, QTI2) respectivement dédiées aux deux cellules mémoires jumelles (CEL1, CEL2).
  6. 6. Dispositif selon la revendication 5, dans lequel chaque transistor d’état (Tl, T2) d’une paire de cellules mémoires jumelles (CEL1, CEL2) comporte une région de drain respective (Dl, D2) située au niveau d’une face avant (FA) délimitant une surface supérieure du caisson (IPW).
  7. 7. Dispositif selon l’une des revendications 5 ou 6, dans lequel chaque transistor de sélection (STI, ST2) d’une paire de cellules mémoires jumelles (CEL1, CEL2) comporte une région de source (S) appartenant à une région semiconductrice enterrée (NISO) située au niveau du fond de la grille de sélection commune (SG).
  8. 8. Dispositif selon l’une des revendications 5 à 7, dans lequel le plan mémoire (PM) comprend deux lignes de bits (BL1, BL2) par colonne (COL) de cellules mémoires, les deux cellules mémoires (CEL1, CEL2) d’une paire de cellules mémoires jumelles étant respectivement reliées aux deux lignes de bits (BL1, BL2).
  9. 9. Dispositif selon l’une des revendications 5 à 8, le caisson (IPW) comportant des régions d’isolation latérales (STI), dans lequel la grille de commande (CG) s’étend moins profondément dans le caisson (IPW) que les régions d’isolation latérales (STI).
  10. 10. Dispositif selon l’une des revendications 5 à 9, dans lequel lesdites interfaces diélectriques de piégeage de charges (QTI1, QTI2) sont situées sur une partie locale des flancs de la grille de commande commune (CG), au voisinage de la grille de sélection commune (SG) et à distance d’une face avant (FA) délimitant une surface supérieure du caisson (IPW).
  11. 11. Dispositif selon la revendication 10, dans lequel lesdites interfaces diélectriques de piégeage de charges (QTI) comportent des nano-cristaux de silicium.
  12. 12. Dispositif selon l’une des revendications 5 à 11, comportant une région de raccordement (CR) assurant la continuité électrique entre la grille de sélection (SG) et une zone de prise de contact (CZ) située au niveau d’une face avant (FA) délimitant une surface supérieure du caisson (IPW).
  13. 13. Dispositif selon l’une des revendications 5 à 12, dans lequel ladite région diélectrique (QDi) formant lesdites interfaces diélectriques de piégeage de charges (QTI1, QTI2) possède une première couche diélectrique (DilO) destinée à piéger des charges
    5 électriques, encadrée par deux deuxièmes couches diélectriques (Di21, Di22).
  14. 14. Dispositif selon la revendication 13, dans lequel la grille de commande (CG) comprend du silicium polycristallin, la première couche diélectrique (DilO) comprend du nitrure de silicium, et les
    10 deuxièmes couches diélectriques (Di21, Di22) comprennent de l’oxyde de silicium.
FR1853887A 2018-05-04 2018-05-04 Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication Active FR3080949B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1853887A FR3080949B1 (fr) 2018-05-04 2018-05-04 Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication
US16/391,768 US10991710B2 (en) 2018-05-04 2019-04-23 Non-volatile memory device with vertical state transistor and vertical selection transistor
US17/220,286 US11943931B2 (en) 2018-05-04 2021-04-01 Non-volatile memory device with vertical state transistor and vertical selection transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1853887 2018-05-04
FR1853887A FR3080949B1 (fr) 2018-05-04 2018-05-04 Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication

Publications (2)

Publication Number Publication Date
FR3080949A1 true FR3080949A1 (fr) 2019-11-08
FR3080949B1 FR3080949B1 (fr) 2021-05-28

Family

ID=63834081

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1853887A Active FR3080949B1 (fr) 2018-05-04 2018-05-04 Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication

Country Status (2)

Country Link
US (2) US10991710B2 (fr)
FR (1) FR3080949B1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3080949B1 (fr) 2018-05-04 2021-05-28 St Microelectronics Rousset Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication
TW202145534A (zh) * 2020-05-15 2021-12-01 力晶積成電子製造股份有限公司 非揮發性記憶體結構
US20230197808A1 (en) * 2021-12-16 2023-06-22 Ememory Technology Inc. Memory cell of charge-trapping non-volatile memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040180496A1 (en) * 2003-03-14 2004-09-16 Nanya Technology Corporation Vertical nitride read-only memory cell and method for forming the same
DE102004006505A1 (de) * 2004-02-10 2005-09-01 Infineon Technologies Ag Charge-Trapping-Speicherzelle und Herstellungsverfahren
US20050275002A1 (en) * 2004-05-27 2005-12-15 Skymedi Corporation Vertical split gate memory cell and manufacturing method thereof
US20070187746A1 (en) * 2006-02-16 2007-08-16 Nec Electronics Corporation Nonvolatile semiconductor memory device with trench structure
US20090251973A1 (en) * 2008-04-04 2009-10-08 Halo Lsi, Inc. Trench monos memory cell and array
US8885407B1 (en) * 2010-01-19 2014-11-11 Perumal Ratnam Vertical memory cells and methods, architectures and devices for the same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386132A (en) 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
EP1530803A2 (fr) * 2002-06-21 2005-05-18 Micron Technology, Inc. Cellule de memoire nrom, groupement de cellules de memoire et dispositifs et procedes correspondants
US7049652B2 (en) * 2003-12-10 2006-05-23 Sandisk Corporation Pillar cell flash memory technology
US7301804B2 (en) * 2003-12-16 2007-11-27 Micro Technology, Inc. NROM memory cell, memory array, related devices and methods
US7906818B2 (en) * 2008-03-13 2011-03-15 Micron Technology, Inc. Memory array with a pair of memory-cell strings to a single conductive pillar
US20100117141A1 (en) * 2008-11-13 2010-05-13 Samsung Electronics Co., Ltd. Memory cell transistors having limited charge spreading, non-volatile memory devices including such transistors, and methods of formation thereof
US8940604B2 (en) * 2012-03-05 2015-01-27 Stmicroelectronics (Rousset) Sas Nonvolatile memory comprising mini wells at a floating potential
FR2987696B1 (fr) * 2012-03-05 2014-11-21 St Microelectronics Rousset Procede de lecture ecriture de cellules memoire non volatiles
US8901634B2 (en) * 2012-03-05 2014-12-02 Stmicroelectronics (Rousset) Sas Nonvolatile memory cells with a vertical selection gate of variable depth
FR2996680A1 (fr) * 2012-10-10 2014-04-11 St Microelectronics Rousset Memoire non volatile comportant des transistors de selection verticaux
FR3000838B1 (fr) * 2013-01-07 2015-01-02 St Microelectronics Rousset Procede de fabrication d’une memoire non volatile
FR3002811B1 (fr) * 2013-03-01 2016-05-27 St Microelectronics Rousset Circuit intégré protégé contre des courts-circuits causés par le siliciure.
US8962416B1 (en) * 2013-07-30 2015-02-24 Freescale Semiconductor, Inc. Split gate non-volatile memory cell
FR3017746B1 (fr) * 2014-02-18 2016-05-27 Stmicroelectronics Rousset Cellule memoire verticale ayant un implant drain-source flottant non auto-aligne
KR102190647B1 (ko) * 2014-02-24 2020-12-14 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR20170058393A (ko) * 2014-09-25 2017-05-26 무라다기카이가부시끼가이샤 퍼지 장치 및 퍼지 방법
US9530506B2 (en) * 2014-11-21 2016-12-27 Sandisk Technologies Llc NAND boosting using dynamic ramping of word line voltages
US9330763B1 (en) * 2014-12-01 2016-05-03 Sandisk Technologies Inc. Operation modes for an inverted NAND architecture
US9406690B2 (en) * 2014-12-16 2016-08-02 Sandisk Technologies Llc Contact for vertical memory with dopant diffusion stopper and associated fabrication method
US10535409B2 (en) * 2015-12-30 2020-01-14 Texas Instruments Incorporated Method for suppressing gate oxide tunnel current in non-volatile memory to reduce disturbs
US9922716B2 (en) * 2016-04-23 2018-03-20 Sandisk Technologies Llc Architecture for CMOS under array
US9941293B1 (en) * 2016-10-12 2018-04-10 Sandisk Technologies Llc Select transistors with tight threshold voltage in 3D memory
FR3059458B1 (fr) * 2016-11-25 2019-03-29 Stmicroelectronics (Rousset) Sas Dispositif compact de memoire non volatile du type a piegeages de charge dans une interface dielectrique
US11245038B2 (en) * 2017-03-30 2022-02-08 Intel Corporation Vertical multi-gate thin film transistors
US10204689B1 (en) * 2017-07-25 2019-02-12 Sandisk Technologies Llc Non-volatile memory with methods to reduce creep-up field between dummy control gate and select gate
FR3070534A1 (fr) * 2017-08-28 2019-03-01 Stmicroelectronics (Rousset) Sas Procede de fabrication d'elements capacitifs dans des tranchees
US10707314B2 (en) * 2017-09-29 2020-07-07 Sandisk Technologies Llc Surround gate vertical field effect transistors including tubular and strip electrodes and method of making the same
US10475812B2 (en) * 2018-02-02 2019-11-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
KR102631939B1 (ko) * 2018-02-07 2024-02-02 삼성전자주식회사 3차원 반도체 메모리 장치
US10482981B2 (en) * 2018-02-20 2019-11-19 Sandisk Technologies Llc Preventing refresh of voltages of dummy memory cells to reduce threshold voltage downshift for select gate transistors
US10636494B2 (en) * 2018-02-28 2020-04-28 Sandisk Technologies Llc Apparatus and method for reducing noise generated from locked out sense circuits in a non-volatile memory system
US20190312050A1 (en) * 2018-04-10 2019-10-10 Macronix International Co., Ltd. String select line gate oxide method for 3d vertical channel nand memory
FR3080949B1 (fr) 2018-05-04 2021-05-28 St Microelectronics Rousset Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication
US10636488B2 (en) * 2018-06-05 2020-04-28 Western Digital Technologies, Inc. Multi-sensing scan for cross-temperature mitigation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040180496A1 (en) * 2003-03-14 2004-09-16 Nanya Technology Corporation Vertical nitride read-only memory cell and method for forming the same
DE102004006505A1 (de) * 2004-02-10 2005-09-01 Infineon Technologies Ag Charge-Trapping-Speicherzelle und Herstellungsverfahren
US20050275002A1 (en) * 2004-05-27 2005-12-15 Skymedi Corporation Vertical split gate memory cell and manufacturing method thereof
US20070187746A1 (en) * 2006-02-16 2007-08-16 Nec Electronics Corporation Nonvolatile semiconductor memory device with trench structure
US20090251973A1 (en) * 2008-04-04 2009-10-08 Halo Lsi, Inc. Trench monos memory cell and array
US8885407B1 (en) * 2010-01-19 2014-11-11 Perumal Ratnam Vertical memory cells and methods, architectures and devices for the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YOON KIM ET AL: "Gated twin-bit silicon-oxide-nitride-oxide-silicon NAND flash memory for high-density nonvolatile memory", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 54, no. 6, 1 June 2015 (2015-06-01), JP, pages 064201, XP055546331, ISSN: 0021-4922, DOI: 10.7567/JJAP.54.064201 *

Also Published As

Publication number Publication date
US10991710B2 (en) 2021-04-27
US20190341390A1 (en) 2019-11-07
US11943931B2 (en) 2024-03-26
FR3080949B1 (fr) 2021-05-28
US20210225853A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
EP1495496B1 (fr) Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant
EP0354859B1 (fr) Mémoire de type eprom à haute densité d'intégration avec une organisation en damier et un facteur de couplage amélioré
US20090026524A1 (en) Stacked Circuits
US9536889B2 (en) Split gate memory device, semiconductor device and forming method thereof
FR2856519A1 (fr) Dispositif de traitement de donnees a une seule puce a memoire remanente integree, et procede de formation
US11943931B2 (en) Non-volatile memory device with vertical state transistor and vertical selection transistor
FR2879800A1 (fr) Dispositif a memoire integree et procede
FR2987696A1 (fr) Procede de lecture ecriture de cellules memoire non volatiles
JPH1117035A (ja) 不揮発性半導体記憶装置およびその製造方法
FR3021804A1 (fr) Cellule memoire non volatile duale comprenant un transistor d'effacement
FR3070535A1 (fr) Circuit integre avec element capacitif a structure verticale, et son procede de fabrication
FR3021803A1 (fr) Cellules memoire jumelles accessibles individuellement en lecture
FR2987697A1 (fr) Procede de fabrication d'une memoire non volatile
US8076715B2 (en) Dual-bit memory device having isolation material disposed underneath a bit line shared by adjacent dual-bit memory cells
FR3071355B1 (fr) Cellule-memoire eeprom compacte
FR2985593A1 (fr) Procede de fabrication d'une cellule memoire non volatile a double grille
EP0354858B1 (fr) Mémoire de type EPROM à haute densité d'intégration et possédant un facteur de couplage élevé
FR3054920A1 (fr) Dispositif compact de memoire non volatile
EP0356346B1 (fr) Mémoire de type EPROM à haute densité d'intégration
EP0896370A1 (fr) Dispositif mémoire non volatile programmable et effaçable électriquement compatible avec un procédé de fabrication CMOS/SOI
EP3896695B1 (fr) Procédé d'écriture dans une mémoire non-volatile suivant le vieillissement des cellules mémoires et circuit intégré correspondant
FR3000838A1 (fr) Procede de fabrication d’une memoire non volatile
WO2008041536A1 (fr) Dispositif de stockage à semi-conducteurs non volatile et son procédé de fonctionnement
FR3056010A1 (fr) Procede de fabrication de transistors, en particulier des transistors de selection pour des memoires non-volatiles, et dispositif correspondant.
FR3144402A1 (fr) Circuit électronique comprenant une cellule de transistors

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20191108

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7