FR3069677A1 - Dispositif de generation d'un nombre aleatoire - Google Patents

Dispositif de generation d'un nombre aleatoire Download PDF

Info

Publication number
FR3069677A1
FR3069677A1 FR1757143A FR1757143A FR3069677A1 FR 3069677 A1 FR3069677 A1 FR 3069677A1 FR 1757143 A FR1757143 A FR 1757143A FR 1757143 A FR1757143 A FR 1757143A FR 3069677 A1 FR3069677 A1 FR 3069677A1
Authority
FR
France
Prior art keywords
mask
line
vias
conductive
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1757143A
Other languages
English (en)
Inventor
Benoit Froment
Sebastien Petitdidier
Mathieu Lisart
Jean-Marc Voisin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, STMicroelectronics Rousset SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1757143A priority Critical patent/FR3069677A1/fr
Priority to US16/035,798 priority patent/US10754618B2/en
Publication of FR3069677A1 publication Critical patent/FR3069677A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Software Systems (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

L'invention concerne un dispositif de génération d'un nombre aléatoire comprenant des lignes conductrices (4) comportant des interruptions (6) ; des vias conducteurs (8A, 8B), un via étant situé à chaque interruption, chaque via comblant ou non de manière aléatoire lesdites interruptions ; et un circuit adapté à déterminer la continuité ou la non continuité électrique des lignes conductrices.

Description

DISPOSITIF DE GENERATION D'UN NOMBRE ALEATOIRE
Domaine
La présente demande concerne le domaine des puces électroniques et plus particulièrement un dispositif de génération d'un nombre aléatoire associé à une puce, et son procédé de fabrication.
Exposé de l'art antérieur
De nombreuses tâches sont aujourd'hui effectuées sur des plateformes en ligne, par exemple avec des téléphones portables. Ces tâches peuvent inclure l'échange de données confidentielles comme des données bancaires ou des informations personnelles. Pour sécuriser ces échanges, il est nécessaire de pouvoir identifier efficacement des appareils tels que des téléphones portables ou plus spécifiquement les puces électroniques qui leur sont associées.
Une solution usuelle consiste à utiliser des fonctions physiques ne pouvant pas être clonées ou PUF (de l'anglais Physical Unclonable Function). Cela consiste à utiliser des variations aléatoires de caractéristiques physiques d'une puce survenant lors de sa fabrication pour générer un numéro d'identification aléatoire qui soit spécifique à la puce.
B16169 - 17-GR3-0130
Les PUF, en plus d'être utilisées pour l'identification de puces, peuvent être utilisées pour générer des clés de cryptage propres à la puce.
Résumé
Ainsi, un mode de réalisation prévoit un dispositif de génération d'un nombre aléatoire comprenant : des lignes conductrices comportant des interruptions ; des vias conducteurs, un via étant situé à chaque interruption, chaque via comblant ou non de manière aléatoire les interruptions ; et un circuit adapté à déterminer la continuité ou non continuité électrique des lignes conductrices.
Selon un mode de réalisation, les lignes conductrices sont des métallisations d'un niveau connexion.
Selon un mode de réalisation, connecte ou non, de manière aléatoire, d'un réseau d'interchaque via conducteur une ligne conductrice avec un niveau inférieur du réseau d'interconnexion.
Selon un mode de réalisation, la probabilité qu'une ligne soit interrompue est comprise entre 40 % et 60 %.
Selon un mode de réalisation, le nombre aléatoire comprend au moins 128 valeurs.
Selon un mode de réalisation, chaque interruption est située entre deux extrémités de portions de ligne.
Selon un mode de réalisation, chaque interruption est située entre trois extrémités de portions de ligne.
Selon un mode de réalisation, au moins une ligne conductrice est partiellement sur un niveau d'un réseau d'interconnexion et partiellement sur un autre niveau.
Selon un mode de réalisation, le circuit est adapté à mesurer la résistance entre les extrémités des lignes conductrices.
Un mode de réalisation prévoit un procédé de fabrication d'un dispositif de génération d'un nombre aléatoire comprenant : former sur une couche d'isolant un premier masque comportant des premières ouvertures de définition de lignes
B16169 - 17-GR3-0130 conductrices, les lignes conductrices comportant des interruptions ; et former sur le premier masque un deuxième masque comportant des deuxièmes ouvertures de définition de vias, le deuxième masque étant placé de telle manière qu'un emplacement de via soit situé en regard de chaque interruption de ligne, les dimensions latérales desdites deuxièmes ouvertures étant choisies en fonction de la technologie de fabrication pour que, de façon aléatoire, chaque via comble ou non lesdites interruptions .
Selon un mode de réalisation, la couche d'isolant constitue un niveau d'un réseau d'interconnexion.
Selon un mode de réalisation, le procédé de fabrication comprend les étapes consistant à graver des premières cavités à travers les premières ouvertures de définition de vias du deuxième masque sans atteindre le niveau inférieur du réseau d'interconnexion ; retirer le deuxième masque ; graver des secondes cavités à travers les premières ouvertures et graver le fond des premières cavités jusqu'à atteindre le niveau inférieur ; retirer le premier masque ; et remplir les premières et secondes cavités de matériau conducteur.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 représente schématiquement un mode de réalisation d'un dispositif de génération d'un nombre aléatoire ;
la figure 2 est une vue de dessus d'une étape d'un mode de réalisation de procédé de fabrication d'un dispositif tel que celui de la figure 1 ;
les figures 3A à 7A sont des vues en coupe selon une ligne A-A d'étapes du procédé de fabrication d'un dispositif tel que celui de la figure 1 ;
B16169 - 17-GR3-0130 les figures 3B à 7B sont des vues en coupe selon une ligne B-B d'étapes du procédé de fabrication d'un dispositif tel que celui de la figure 1 ; et les figures 8A à 8H représentent plusieurs états d'un autre mode de réalisation d'un dispositif de génération d'un nombre aléatoire.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, le circuit de mesure n'est ni représenté ni décrit en détail.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position, tels que les termes gauche, droite, inférieur, etc., il est fait référence à l'orientation des éléments concernés dans les figures. Sauf précision contraire, l'expression approximativement signifie à 10 % près, de préférence à 5 % près.
La figure 1 représente schématiquement un mode de réalisation d'un dispositif de génération d'un nombre aléatoire et plus particulièrement d'une PUF (fonction physique ne pouvant être clonée) . La figure 1 est une vue de dessus d'une couche d'isolant 2 dans laquelle sont situées des lignes conductrices 4 dont seules de petites portions sont illustrées. Les lignes conductrices 4 comportent des interruptions 6 qui divisent les lignes 4 en plusieurs portions de ligne 7. Un via conducteur 8 est situé au niveau de chaque interruption 6.
Parmi les vias 8, certains, 8A, comblent l'interruption 6 au niveau de laquelle ils sont utilisés et constituent une connexion électrique entre les deux portions de ligne conductrice 7. D'autres vias, 8B, de par leur placement et/ou leurs dimensions, ne comblent pas l'interruption 6 au niveau de
B16169 - 17-GR3-0130 laquelle ils sont utilisés et ne constituent pas une connexion électrique entre les deux portions de ligne 7.
Les lignes conductrices 4 sont par exemple des métallisations formées dans un niveau d'un réseau d'interconnexion et sont par exemple en cuivre. La couche d'isolant 2 est par exemple en oxyde de silicium. Les vias 8 sont par exemple des vias en tungstène normalement destinés à connecter deux niveaux d'un réseau d'interconnexion.
Un circuit électrique, non représenté, permet de déterminer la continuité électrique des lignes 4, par exemple en mesurant la résistance entre les deux extrémités des lignes 4. Il est alors possible de générer une information binaire à partir de l'état de chaque ligne. Si la résistance mesurée entre les deux extrémités d'une ligne indique une ligne continue, c'est-à-dire comprenant uniquement des vias 8A, la ligne correspond à une première valeur binaire, par exemple 0. Si la résistance mesurée indique une ligne interrompue, c'est-à-dire comprenant au moins un via 8B, la ligne correspond à la seconde valeur binaire, par exemple 1. La figure 1 représente six petites portions de lignes comprenant chacune un ou deux vias. La première ligne, en partant de la gauche, comprend un via 8A et un via 8B, la quatrième ligne comprend un via 8B. Les autres lignes comprennent un ou deux vias 8A. Le nombre binaire généré par les six lignes représentées est donc 100100, s'il n'y a pas de vias 8B dans les parties restantes des deuxième, troisième, cinquième et sixième lignes.
La présence de vias 8B est due à des imprécisions survenant aléatoirement durant la fabrication de vias 8A. Selon un premier exemple, certains vias peuvent ne pas être placés correctement par rapport aux portions de lignes. Selon un deuxième exemple, le diamètre de certains vias peut être inférieur au diamètre permettant de combler les interruptions. La continuité ou la non continuité électrique de chaque ligne est donc aléatoire.
B16169 - 17-GR3-0130
Des simulations ont montré que, pour une technologie donnée, les résistances mesurées aux extrémités des lignes conductrices peuvent être divisées en deux plages de valeurs bien distinctes, l'une correspondant aux lignes interrompues et l'autre correspondant aux lignes continues. Ces plages de valeurs peuvent varier selon des critères tels que le nombre d'interruptions 6, et donc de vias, dans chaque ligne, les dimensions latérales des vias ainsi que la longueur des lignes conductrices 4. Ces critères permettent aussi de choisir approximativement la probabilité, pour une ligne, d'être continue ou interrompue. La probabilité qu'une ligne soit interrompue, c'est-à-dire qu'elle comprenne au moins un via 8B, est de préférence choisie entre 40 % et 60 %.
Ainsi, pour une technologie donnée, il est possible de déterminer un nombre de vias par ligne, par exemple 1000 vias, et des dimensions des vias et des lignes pour lesquels il y a une probabilité d'approximativement 50 % qu'au moins un via sur mille soit un via 8B.
Un nombre suffisamment élevé de lignes, par exemple 128 lignes, permet d'assurer que le nombre aléatoire obtenu est spécifique à la puce.
Le dispositif génère donc un numéro d'identification aléatoire et spécifique à la puce à partir de caractéristiques propre à la puce.
Il est possible de former des ensembles de lignes dont chacune correspond à une valeur numérique à différents emplacements de la puce et sur différents niveaux de métallisation. De plus, des lignes leurres, similaires aux lignes conductrices mais ne participant pas à la génération du numéro d'identification, peuvent être formées de manière à induire en erreur un pirate qui chercherait à déterminer le numéro d'identification. En outre, une même ligne peut être partiellement située sur plusieurs niveaux du réseau d'interconnexion. Ainsi, il est difficile pour un pirate de retrouver les différentes lignes formant le numéro d'identification.
B16169 - 17-GR3-0130
Dans la structure représentée schématiquement en figure 1, il est facile de faire, à l'oeil nu, la distinction entre les vias 8A et les vias 8B, ce qui n'est pas le cas dans un dispositif réel. Il n'est pas toujours possible de faire la distinction sans tester électriquement la continuité des lignes conductrices, ce qui est difficile pour des pirates lorsque les dimensions sont petites.
Les figures 2, 3A à 7A et 3B à 7B illustrent un procédé de fabrication d'une puce comprenant un dispositif tel que celui décrit en relation avec la figure 1. Plus précisément, le procédé décrit en relation avec les figures 2, 3A à 7A et 3B à 7B décrit la formation d'un via au niveau d'une interruption et la formation d'un via de connexion avec le niveau inférieur du réseau d'interconnexion au niveau d'une partie continue d'une ligne conductrice 4.
La figure 2 est une vue de dessus de la puce à une étape initiale de fabrication. Les figures 3A et 3B sont des vues en coupe respectivement selon les lignes A-A et B-B de la figure 2.
La puce comprend un niveau 10 d'un réseau d'interconnexion (figures 3A et 3B). Il s'agit par exemple du deuxième niveau de métallisation du réseau d'interconnexion. Le niveau 10 comprend ici des métallisations 12, dont une est représentée, s'étendant dans une couche d'isolant 14, dans la direction de la ligne A-A.
Le niveau 10 est recouvert d'une couche d'isolant 16, par exemple du nitrure de silicium, pouvant servir de couche d'arrêt de gravure. La couche 16 est recouverte de la couche d'isolant 2, par exemple en oxyde de silicium.
Un premier masque 20, est formé sur la couche 2. Le masque 20 comprend des ouvertures de définition de lignes comportant des interruptions.
En particulier, la figure 2 représente partiellement des ouvertures de définition de lignes, l'une 21 continue et
B16169 - 17-GR3-0130 l'autre 22 comprenant une interruption 24 au niveau de laquelle le masque 20 n'est pas ouvert.
Le masque 20 est par exemple un masque dur en nitrure de titane ou en nitrure de tantale.
Les figures 4A et 4B sont des vues en coupe selon les mêmes lignes que les figures 3A et 3B à une étape suivante du procédé. Au cours de cette étape, un deuxième masque 26 est formé sur le premier masque 20. Le masque 2 6 comprend des ouvertures 28 et 29 de définition de vias. Les ouvertures 28 se situent sur les interruptions 24 pour la formation des vias 8A et 8B, comme cela est représenté en partie gauche de la figure 4A et en figure 4B. Les ouvertures 28 se situent donc au niveau d'une partie non ouverte du masque 20. Les ouvertures 29 se situent sur les ouvertures 21 de définition de lignes conductrices 4 pour la formation des vias de connexion avec le niveau inférieur du réseau d'interconnexion, comme cela est représenté en partie droite de la figure 4A.
Le diamètre des ouvertures 28 et 29 de définition de vias est choisi pour pouvoir découvrir entièrement les interruptions 24 et permettre de les graver. Le diamètre des ouvertures doit donc être au moins aussi grand que la plus grande dimension de l'interruption 24.
Cependant, des imprécisions de placement ou de dimensionnement, surviennent lors de la formation du masque 26 et modifient les ouvertures 28 et 29. L'ouverture 28 représentée en figure 4B est décalée vers la droite par rapport à la position initialement choisie. Une partie 30 périphérique de la partie du masque 20 formant l'interruption 24 est donc protégée par le deuxième masque 2 6 et une petite partie 31 de la couche 2 est découverte.
Les figures 5A et 5B sont des vues en coupe selon les mêmes lignes que les figures 4A et 4B à une étape suivante du procédé.
Au cours de cette étape, des cavités 32 sont gravées à travers les ouvertures du masque 26, qui est ensuite retiré. La
B16169 - 17-GR3-0130 gravure est arrêtée avant d'atteindre la couche 16 d'isolant. La distance entre le fond de la cavité 32 et le niveau 10 est approximativement égale à la hauteur des cavités qui seront gravées par la suite pour former les lignes conductrices.
Comme cela est illustré en figure 5A, la présence du de masque 20 sous l'ouverture 28, mais pas sous l'ouverture 29, entraine une différence de profondeur de gravure dans la couche d'isolant 2. Cependant, la différence exacte de profondeur comporte une incertitude.
Comme cela est illustré en figure 5B, la partie du masque 20 formant l'interruption 24 est gravée à travers l'ouverture 28, à l'exception de la partie protégée par le masque 26. La partie 30 du masque 20 est donc toujours présente sur la couche 2 entre l'ouverture de la cavité 32 et une partie de l'ouverture 22 de définition de ligne.
La partie 31 de la couche d'isolant 2 n'est pas recouverte par le masque 20 et est gravée directement. Cela entraîne la formation d'une partie 33 de la cavité 32 plus profonde que le reste de la cavité.
Les figures 6A et 6B sont des vues en coupe selon les mêmes lignes que les figures 5A et 5B à une étape suivante du procédé. Cette étape est une nouvelle étape de gravure au cours de laquelle des cavités 34 sont gravées à travers les ouvertures du masque 20 et les fonds des cavités 32 sont gravés de manière à atteindre les métallisations du niveau inférieur 10. Les cavités 32 ayant été creusées moins profondément à l'étape des figures 5A et 5B à cause de la présence du masque 20 sous l'ouverture peuvent, de manière aléatoire, ne pas atteindre la métallisation 12 du niveau 10, comme cela est illustré en figure 6A.
Comme cela est illustré en figure 6B, la couche 2 d'isolant est partiellement protégée lors de la gravure par la partie 30 du masque 20. La partie protégée forme un mur 36 d'isolant qui se situe entre une cavité 34 et la cavité 32.
B16169 - 17-GR3-0130
Les figures 7A et 7B sont des vues en coupe selon les mêmes lignes que les figures 6A et 6B à une étape suivante du procédé. Au cours de cette étape, les cavités 32 et 34 sont remplies d'un matériau conducteur, par exemple du cuivre, de manière à former les lignes conductrices 4 et les vias conducteurs .
La présence d'un mur 36 d'isolant entre une portion de ligne 7 et le via 8B empêche la continuité électrique de la ligne 4, comme cela est illustré en figure 7B.
La formation de vias 8B peut aussi survenir lorsque l'ouverture 28 est placée correctement mais a des dimensions inférieures aux dimensions choisies. Il y a alors un mur 36 entre le via 8B et chaque portion 7.
Dans le cas des vias 8A, l'ouverture a les dimensions et la position correctes pour que l'interruption soit comblée.
A titre de variante, la profondeur des vias 8A et 8B peut être utilisée dans la formation du nombre aléatoire de la même manière que la position et les dimensions latérales des vias. Par exemple, une ligne peut être constituée d'une partie dans un niveau du réseau d'interconnexion et d'une autre partie dans un niveau inférieur, les deux parties étant, aléatoirement, connectées ou non par un via 8A ou 8B. Ainsi, il peut ou non y avoir continuité électrique entre les extrémités de la ligne selon la longueur du via.
A titre de variante, les interruptions peuvent être situées entre plus de deux portions de ligne conductrice 7. Il est par exemple possible de former un quadrillage de lignes interrompues à leurs intersections ou tout autre motif de lignes. Le circuit de mesure peut alors mesurer une caractéristique entre diverses extrémités de ligne.
Les figures 8A à 8H illustrent un via 40 situé entre trois portions de ligne conductrice 42. Plus précisément, les figures 8A à 8H représentent les huit états possibles du via 40. Dans les figures suivantes, les portions de ligne 42 hachurées sont en contact latéral avec le via 40. On considère par exemple
B16169 - 17-GR3-0130 qu'un circuit de mesure, non représenté, mesure la résistance entre les portions deux à deux de manière à déterminer s'il y a ou non une connexion électrique entre ces portions. Les différentes portions 42 ont par exemple une longueur et donc une résistance différente.
Les figures 8A à 8C représentent les cas où le via 40 est en contact avec une seule des trois portions 42 de ligne. La figure 8D représente le cas où le via 40 n'est en contact avec aucune des portions 42. Il n'y a donc aucune connexion électrique entre les trois portions de ligne. Ces quatre états ne sont pas différentiables par une mesure, par exemple de résistance, et correspondent donc à une même valeur.
Les figures 8E à 8G représentent les cas où deux des trois portions de ligne sont connectées par le via 40. La figure 8H représente le cas où les trois portions de lignes sont en contact avec le via. Chacun de ces états correspond à une valeur différente.
Un via 40 entre trois portions de ligne 42 permet donc d'obtenir cinq valeurs différentes.
Le motif des lignes peut être autre que rectiligne. Par exemple, les lignes peuvent avoir une forme en spirale ou une forme en serpentin.
Un avantage des modes de réalisation décrits ici est qu'ils sont difficilement repérables.
Un autre avantage de ces modes de réalisation est que leur formation ne contient que des étapes usuelles de fabrication d'un niveau de réseau d'interconnexion qui sont effectuées au cours de la fabrication des vias du réseau d'interconnexion.
Un autre avantage de ces modes de réalisation est qu'ils sont adaptables à toute technologie.
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, dans la description ci-dessus, la caractéristique mesurée entre les extrémités des lignes est la
B16169 - 17-GR3-0130 résistance. Toutefois, il serait possible de mesurer la capacité ou d'autres caractéristiques.
Divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. On notera que l'homme de l'art pourra 5 combiner divers éléments de ces divers modes de réalisation et variantes sans faire preuve d'activité inventive.

Claims (11)

  1. REVENDICATIONS
    1. Dispositif de génération d'un nombre aléatoire comprenant :
    des lignes conductrices (4) comportant des interruptions (6) ;
    des vias conducteurs (8, 8A, 8B), un via étant situé à chaque interruption, chaque via comblant ou non de manière aléatoire lesdites interruptions ; et un circuit adapté à déterminer la continuité ou la non continuité électrique des lignes conductrices.
  2. 2. Dispositif selon la revendication 1, dans lequel les lignes conductrices (4) sont des métallisations d'un niveau d'un réseau d'interconnexion.
  3. 3. Dispositif selon la revendication 2, dans lequel chaque via conducteur (8) connecte ou non, de manière aléatoire, une ligne conductrice (4) avec un niveau inférieur (10) du réseau d'interconnexion.
  4. 4. Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel la probabilité qu'une ligne (4) soit interrompue est comprise entre 40 % et 60 %.
  5. 5. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel le nombre aléatoire comprend au moins 128 valeurs.
  6. 6. Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel chaque interruption est située entre deux extrémités de portions de ligne.
  7. 7. Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel chaque interruption est située entre trois extrémités de portions de ligne.
  8. 8. Dispositif selon l'une quelconque des revendications 1 à 7, dans lequel au moins une ligne conductrice (4) est partiellement sur un niveau d'un réseau d'interconnexion et partiellement sur un autre niveau.
    B16169 - 17-GR3-0130
  9. 9. Dispositif selon l'une quelconque des revendications 1 à 8, dans lequel le circuit est adapté à mesurer la résistance entre les extrémités des lignes conductrices (4).
  10. 10. Procédé de fabrication d'un dispositif de génération d'un nombre aléatoire, comprenant :
    former sur une couche d'isolant (2) un premier masque (20) comportant des premières ouvertures (21, 22) de définition de lignes conductrices (4), les lignes conductrices comportant des interruptions (24) ; et former sur le premier masque (20) un deuxième masque (22) comportant des deuxièmes ouvertures (28, 29) de définition de vias (8), le deuxième masque étant placé de telle manière qu'un emplacement de via soit situé en regard de chaque interruption de ligne, les dimensions latérales desdites deuxièmes
    ouvertures étant choisies en fonction de la technologie de fabrication pour que, de façon aléatoire, chaque via comble ou non lesdites : interruptions. 11 . Procédé selon la revendication 10, dans lequel la
    couche d'isolant (2) constitue un niveau d'un réseau d'interconnexion.
  11. 12. Procédé selon la revendication 10 ou 11, comprenant les étapes :
    graver des premières cavités (32) à travers les deuxièmes ouvertures (28, 29) de définition de vias du deuxième masque (22) sans atteindre le niveau inférieur (10) du réseau d'interconnexion ;
    retirer le deuxième masque (22) ;
    graver des secondes cavités (34) à travers les premières ouvertures (21, 22) et graver le fond des premières cavités (32) jusqu'à atteindre le niveau inférieur (10) ;
    retirer le premier masque (20) ; et remplir les premières et secondes cavités (32, 34) de matériau conducteur.
FR1757143A 2017-07-27 2017-07-27 Dispositif de generation d'un nombre aleatoire Withdrawn FR3069677A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1757143A FR3069677A1 (fr) 2017-07-27 2017-07-27 Dispositif de generation d'un nombre aleatoire
US16/035,798 US10754618B2 (en) 2017-07-27 2018-07-16 Random number generator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1757143A FR3069677A1 (fr) 2017-07-27 2017-07-27 Dispositif de generation d'un nombre aleatoire
FR1757143 2017-07-27

Publications (1)

Publication Number Publication Date
FR3069677A1 true FR3069677A1 (fr) 2019-02-01

Family

ID=60450770

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1757143A Withdrawn FR3069677A1 (fr) 2017-07-27 2017-07-27 Dispositif de generation d'un nombre aleatoire

Country Status (2)

Country Link
US (1) US10754618B2 (fr)
FR (1) FR3069677A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130101114A1 (en) * 2010-12-09 2013-04-25 Dong Kyue Kim Apparatus and method for generating identification key
US20130233608A1 (en) * 2012-03-08 2013-09-12 International Business Machines Corporation Physical Unclonable Interconnect Function Array
US20140042627A1 (en) * 2012-08-09 2014-02-13 International Business Machines Corporation Electronic structure containing a via array as a physical unclonable function
US20160247769A1 (en) * 2013-10-10 2016-08-25 Ictk Co., Ltd. Apparatus and method for generating identification key

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2980920B1 (fr) 2011-09-29 2013-10-04 St Microelectronics Crolles 2 Circuit integre a cle d'identification auto-programmee
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
EP3032421A4 (fr) * 2013-07-26 2017-04-19 ICTK Co. Ltd. Dispositif et procédé de test du caractère aléatoire
KR102186475B1 (ko) * 2013-12-31 2020-12-03 주식회사 아이씨티케이 홀딩스 랜덤한 디지털 값을 생성하는 장치 및 방법
KR102198499B1 (ko) * 2013-12-31 2021-01-05 주식회사 아이씨티케이 홀딩스 디지털 값 처리 장치 및 방법
KR20150117225A (ko) * 2014-04-09 2015-10-19 (주) 아이씨티케이 인증 장치 및 방법
FR3051084B1 (fr) 2016-05-04 2019-08-02 Stmicroelectronics (Rousset) Sas Generateur de nombres d'oscillations

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130101114A1 (en) * 2010-12-09 2013-04-25 Dong Kyue Kim Apparatus and method for generating identification key
US20130233608A1 (en) * 2012-03-08 2013-09-12 International Business Machines Corporation Physical Unclonable Interconnect Function Array
US20140042627A1 (en) * 2012-08-09 2014-02-13 International Business Machines Corporation Electronic structure containing a via array as a physical unclonable function
US20160247769A1 (en) * 2013-10-10 2016-08-25 Ictk Co., Ltd. Apparatus and method for generating identification key

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JEON DUHYUN ET AL: "Circuit design of physical unclonable function for security applications in standard CMOS technology", 2016 IEEE INTERNATIONAL CONFERENCE ON ELECTRON DEVICES AND SOLID-STATE CIRCUITS (EDSSC), IEEE, 3 August 2016 (2016-08-03), pages 86 - 90, XP033026375, DOI: 10.1109/EDSSC.2016.7785216 *

Also Published As

Publication number Publication date
US20190034168A1 (en) 2019-01-31
US10754618B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
JP6399887B2 (ja) Ｔｓｖ構造を具備した集積回路素子及びその製造方法
JP5289830B2 (ja) 半導体装置
EP2866259B1 (fr) Puce électronique comprenant des moyens de protection de sa face arrière
EP1365444B1 (fr) Condensateur en tranchées dans un substrat avec deux électrodes flottantes et indépendantes du substrat
EP3401830B1 (fr) Procédé de sécurisation d'un circuit intégré lors de sa réalisation
TW200950035A (en) Electronic device package and fabrication method thereof
JP2011086773A (ja) 半導体装置及び回路基板並びに電子機器
JP2007184553A (ja) 半導体装置及びその製造方法
CN108074911B (zh) 跳孔结构
JP2011258942A (ja) 貫通電極を持つ半導体装置
TW200539303A (en) Semiconductor device and method for forming conductive path
US9263408B2 (en) Method for producing microbumps on a semiconductor component
CN104347481A (zh) 金属镀层处理方法
TW201316456A (zh) 形成具有電容器及通孔接觸之半導體設備的方法
TW201123334A (en) Methods relating to capacitive monitoring of layer characteristics during back end-of-the-line processing
FR3069677A1 (fr) Dispositif de generation d'un nombre aleatoire
EP3675160A1 (fr) Circuit intégré sécurisé et son procédé de réalisation
US20150187667A1 (en) Inline measurement of through-silicon via depth
KR100763709B1 (ko) 반도체 소자의 패드 형성 방법
JP2008205019A (ja) 半導体集積回路およびその製造方法
CN111316174B (zh) 光学掩模验证
JP2006228792A (ja) 半導体装置及びその製造方法
JP6160901B2 (ja) 半導体装置およびその製造方法
EP3435411A1 (fr) Puce électronique
JP2002100662A (ja) 半導体ウエハ用評価パターン及びそれを用いた半導体ウエハの評価方法

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20190201

PLFP Fee payment

Year of fee payment: 4

ST Notification of lapse

Effective date: 20220305