FR3065304A1 - Procede d'adressage d'une memoire non-volatile sur un bus i²c et dispositif de memoire correspondant - Google Patents

Procede d'adressage d'une memoire non-volatile sur un bus i²c et dispositif de memoire correspondant Download PDF

Info

Publication number
FR3065304A1
FR3065304A1 FR1753214A FR1753214A FR3065304A1 FR 3065304 A1 FR3065304 A1 FR 3065304A1 FR 1753214 A FR1753214 A FR 1753214A FR 1753214 A FR1753214 A FR 1753214A FR 3065304 A1 FR3065304 A1 FR 3065304A1
Authority
FR
France
Prior art keywords
memory
bits
equal
code
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1753214A
Other languages
English (en)
Inventor
Francois Tailliet
Marc Battista
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1753214A priority Critical patent/FR3065304A1/fr
Priority to US15/842,586 priority patent/US11127468B2/en
Priority to CN201810254645.6A priority patent/CN108694140B/zh
Priority to CN201820412467.0U priority patent/CN208421811U/zh
Publication of FR3065304A1 publication Critical patent/FR3065304A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

Le procédé d'adressage d'un circuit intégré de mémoire non volatile (NVM) du type EEPROM sur un bus du type I2C, et comportant J broches d'identification matérielle (E0, E1, E2), avec J un entier compris entre 1 et 3, affectées de potentiels respectifs définissant un code d'affectation sur J bits, le procédé comprenant : - un premier mode d'adressage (M1) utilisé sélectivement lorsque le code d'affectation est égal à un code de référence fixé sur J bits, comprenant un adressage du plan-mémoire de la mémoire non volatile par une adresse-mémoire (MEMADR) contenue dans les derniers bits de poids faible (LSB) de ladite adresse d'esclave (SLADR) et dans les N premiers octets reçus (DATA1, DATA2), et - un deuxième mode d'adressage (M2) utilisé sélectivement lorsque le code d'affectation est différent du code de référence, comprenant un adressage du plan-mémoire par une adresse-mémoire (MEMADR) contenue dans les N+1 premiers octets reçus.

Description

© N° de publication : 3 065 304 (à n’utiliser que pour les commandes de reproduction)
©) N° d’enregistrement national : 17 53214 ® RÉPUBLIQUE FRANÇAISE
INSTITUT NATIONAL DE LA PROPRIÉTÉ INDUSTRIELLE
COURBEVOIE © Int Cl8 : G 06 F12/02 (2017.01), G 06 F 12/14, 13/40
DEMANDE DE BREVET D'INVENTION A1
©) Date de dépôt : 12.04.17. © Demandeur(s) : STMICROELECTRONICS (ROUS-
(© Priorité : SET) SAS Société par actions simplifiée — FR.
@ Inventeur(s) : TAILLIET FRANÇOIS et BATTISTA
MARC.
(43) Date de mise à la disposition du public de la
demande : 19.10.18 Bulletin 18/42.
©) Liste des documents cités dans le rapport de
recherche préliminaire : Se reporter à la fin du
présent fascicule
(© Références à d’autres documents nationaux ® Titulaire(s) : STMICROELECTRONICS (ROUSSET)
apparentés : SAS Société par actions simplifiée.
©) Demande(s) d’extension : (© Mandataire(s) : CASALONGA.
© PROCEDE D'ADRESSAGE D'UNE MEMOIRE NON-VOLATILE SUR UN BUS l2C ET DISPOSITIF DE MEMOIRE CORRESPONDANT.
FR 3 065 304 - A1
Le procédé d'adressage d'un circuit intégré de mémoire non volatile (NVM) du type EEPROM sur un bus du type l2C, et comportant J broches d'identification matérielle (EO, E1, E2), avec J un entier compris entre 1 et 3, affectées de potentiels respectifs définissant un code d'affectation sur J bits, le procédé comprenant:
- un premier mode d'adressage (M1) utilisé sélectivement lorsque le code d'affectation est égal à un code de référence fixé sur J bits, comprenant un adressage du planmémoire de la mémoire non volatile par une adresse-mémoire (MEMADR) contenue dans les derniers bits de poids faible (LSB) de ladite adresse d'esclave (SLADR) et dans les N premiers octets reçus (DATAI, DATA2), et
- un deuxième mode d'adressage (M2) utilisé sélectivement lorsque le code d'affectation est différent du code de référence, comprenant un adressage du plan-mémoire par une adresse-mémoire (MEMADR) contenue dans les N+1 premiers octets reçus.
Figure FR3065304A1_D0001
Figure FR3065304A1_D0002
i
Procédé d'adressage d’une mémoire non-volatile sur un bus I2C et dispositif de mémoire correspondant
Des modes de réalisation et de mise en œuvre concernent les mémoires non-volatiles, en particulier les mémoires compatibles avec un bus PC.
Le bus PC est une norme bien connue de communication intercircuits-intégrés série.
La figure 1 représente les signaux d’un exemple de communication réalisée sur un bus PC.
Le bus PC comporte deux fils, une ligne de données série SDA et une ligne d’horloge série SCL, qui transmettent des informations entre les appareils connectés au bus PC. Chaque appareil est reconnu par une adresse d’esclave unique (qu'il s'agisse par exemple d'un microcontrôleur, d'une mémoire ou d'une interface clavier) et peut fonctionner comme un émetteur ou un récepteur, selon la fonction de l'appareil. Par exemple une mémoire peut à la fois recevoir et transmettre des données. En plus des émetteurs et des récepteurs, les périphériques peuvent également être considérés comme maîtres ou esclaves lors de la transmission de données. Un maître est le dispositif qui déclenche un transfert de données sur le bus et génère les signaux d'horloge pour permettre ce transfert. A ce moment-là, tout dispositif adressé est considéré comme un esclave.
La ligne SDA est une ligne bidirectionnelle, les données à communiquer via le bus I2C sont matérialisées par des signaux pouvant avoir un niveau HAUT ou un niveau BAS.
Pendant une transmission de données, le signal de la ligne SDA doit être stable pendant la période HAUTE du signal d'horloge. L'état HAUT ou BAS de la ligne de données SDA ne peut changer que lorsque le signal d'horloge sur la ligne SCL est BAS.
Toutes les transactions commencent par une condition de départ « START » STT et se terminent par une condition de fin « STOP » STP. Une transition HAUT vers BAS sur la ligne SDA alors que SCL est HAUT définit une condition de départ STT. Une transition
BAS vers HAUT sur la ligne SDA alors que SCL est HAUT définit une condition de fin STP.
Sur la ligne SDA, les niveaux HAUT et BAS du signal représentent respectivement les valeurs logiques « 1 » et « 0 ».
Les transferts de données suivent le format représenté par la figure 1. Après la condition de départ STT, une adresse esclave SLADR est envoyée. Cette adresse est codée sur 7 bits suivis d'un huitième bit de direction R!W un « zéro » indique une transmission (ou écriture) W, un « un » indique une demande de données (ou lecture) R.
Les données DATAI, DATA2 sont transmises par octet (soit 8 bits) sur la ligne SDA. Le nombre d'octets qui peut être transmis par transfert est illimité. Chaque octet doit être suivi d'un bit de confirmation ACK. Par convention, les données DATAI, DATA2 sont transférées avec le bit de poids fort MSB en première position.
La confirmation a lieu après chaque octet. Le bit de confirmation ACK permet au récepteur de signaler à l'émetteur que l'octet a été reçu avec succès et qu'un autre octet peut être envoyé.
Un transfert de données se termine toujours par une condition de fin STP générée par le maître.
Dans une mémoire du type EEPROM, des données numériques sont habituellement stockées dans des emplacements-mémoires arrangés dans un plan-mémoire. Les emplacements-mémoires sont repérés et accessibles par des adresses-mémoires respectives.
Le bit de direction R!W permet d’indiquer si la mémoire est requise pour lire des données stockées dans le plan-mémoire ou pour écrire des nouvelles données dans le plan-mémoire.
En lecture ou en écriture, la première adresse-mémoire à accéder dans le plan-mémoire est communiquée à la mémoire immédiatement après l’adresse d’esclave SLADR.
Dans le cas d’une communication avec une mémoire nonvolatile du type EEPROM (électriquement effaçable et programmable), l’adresse d’esclave SLADR est codée sous une forme habituelle du type 1010XXX. Le code 1010 est généralement utilisé pour identifier un dispositif de mémoire du type EEPROM, et les trois bits de poids faible XXX de l’adresse d’esclave permettent, le cas échéant, d’identifier un dispositif de mémoire EEPROM parmi plusieurs dispositifs de mémoire EEPROM connectés au même bus I2C.
Dans ce cas, le dispositif de mémoire EEPROM comporte trois broches d’identification matérielle E0, El, E2 qui sont portées à des potentiels respectifs définissant un code d’affectation sur trois bits. Les trois derniers bits de poids faible de l’adresse d’esclave SLADR permettent de sélectionner un dispositif de mémoire EEPROM parmi plusieurs, par comparaison des valeurs XXX desdits bits et du code d’affectation associé à chaque dispositif de mémoire EEPROM.
C’est usuellement le cas notamment des mémoires EEPROM de 512kbits, pour lesquelles l’adresse-mémoire MEMADR à accéder en lecture ou en écriture est codée sur 16 bits et est transmise à la mémoire sur les deux premiers octets de donnée DATAI, DATA2.
Cependant, pour les technologies actuelles de mémoire du type EEPROM haute densité de 4 Mbits, une adresse-mémoire MEMADR est codée sur 19bits. L’approche standard d’adressage d’une telle mémoire 4 Mbits est d’utiliser les trois derniers bits de poids faible de l’adresse d’esclave non pas pour identifier un dispositif, mais pour communiquer les 3 premiers bits de poids fort de l’adresse-mémoire MEMADR. Les deux premiers octets de donnée DATAI, DATA2 permettent de communiquer les 16 bits restants de l’adresse-mémoire MEMADR de 19 bits.
Par conséquent les mémoires actuelles de 4Mbits ne peuvent pas être identifiées par leurs codes d’affectations respectifs et il est impossible de connecter plus d’une mémoire de 4Mbits sur un même bus I2C.
Or il existe un besoin d’augmenter la capacité de stockage de mémoire du type EEPROM sur les bus I2C.
A cet égard il est proposé selon un aspect un procédé d’adressage d’un circuit intégré de mémoire non-volatile du type électriquement effaçable et programmable comportant un planmémoire et apte à être connecté sur un bus du type I2C, et comportant
J broches d’identification matérielle, avec J un entier compris entre 1 et 3. Le procédé comprend une affectation de potentiels sur chacune desdites broches définissant pour ledit circuit intégré un code d’affectation sur J bits, une transmission d’une adresse d’esclave sur le bus, puis un transfert d’octets de données sur le bus.
Le procédé selon cet aspect comprend lorsque le plan-mémoire de la mémoire est adressable sur n bits, avec n=8*N+M, N étant un nombre entier naturel non nul et M un entier compris entre 1 et 3 :
- un premier mode d’adressage utilisé sélectivement lorsque le code d’affectation est égal à un code de référence fixé sur J bits, comprenant un adressage du plan-mémoire de la mémoire non volatile par une adresse-mémoire contenue dans les M derniers bits de poids faible de ladite adresse d’esclave et dans les N premiers octets reçus, et
- un deuxième mode d’adressage utilisé sélectivement lorsque le code d’affectation est différent du code de référence, comprenant un adressage du plan-mémoire par une adresse-mémoire contenue dans les N+l premiers octets reçus.
En d’autres termes, le procédé selon cet aspect permet d’adresser le plan-mémoire d’une mémoire non volatile du type EEPROM, notamment les mémoires EEPROM de 4 Mbits, soit de façon standard avantageusement compatible avec des systèmes de bus I2C existant (dans le premier mode d’adressage), soit de façon permettant avantageusement de monter plusieurs mémoires non-volatile du type EEPROM, par exemple de 4 Mbits, sur un même bus I2C (dans le deuxième mode d’adressage), et l’un ou l’autre de ces deux modes d’adressage est sélectionnable par la valeur du code d’affectation.
Ainsi, le procédé selon cet aspect répond particulièrement bien aux besoins actuels de forte capacité mémoire avec des mémoires haute densité de 4 Mbits adressées sur 19 bits (n=19, N=2, M=3), mais s’adapte également aux mémoires adressées sur 10 ou 11 bits (n=10, N=l, M=2 ou n=ll, N=l, M=3) ou à de potentielles futures mémoires très haute densité adressées sur 26 ou 27 bits (n=26, N=3, M=2 ou n=27, N=3, M=3).
Dans le deuxième mode d’adressage, le procédé comprend avantageusement une identification entre ledit code d’affectation et J bits parmi les trois derniers bits de poids faible de ladite adresse d’esclave, permettant de sélectionner un circuit intégré de mémoire non-volatile parmi 2J-1 circuits intégrés de mémoires non-volatiles potentiellement connectés sur le même bus I2C et ayant des codes d’affectation respectifs un à un différents.
En effet, avec J broches d’identification matérielle, il est possible de définir 2J codes d’affectations différents, un code d’affectation permettant alors d’identifier une mémoire parmi d’autres. Dans le deuxième mode d’adressage, le code d’affectation d’une mémoire étant nécessairement différent du code de référence fixé, il est donc possible d’identifier et de sélectionner une mémoire parmi 2J1 mémoires potentiellement connectées sur un même bus I2C.
Ainsi, avec J=3 broches d’identification matérielle, jusqu’à sept mémoires EEPROM, par exemple de 4 Mbits, peuvent être identifiées grâce au code d’affectation et ainsi être connectées sur un même bus I2C.
Selon un mode de mise en œuvre dans lequel J est égal à 3, le code de référence peut être 0-0-0, et par exemple une simple fonction OU entre les trois bits du code d’affectation permet avantageusement de savoir si ledit code d’affectation est égal au code de référence.
Selon un mode de mise en œuvre dans lequel J est égal à 2, le code de référence peut être 0-0, et une simple fonction OU entre les deux bits du code d’affectation permet avantageusement de savoir si ledit code d’affectation est égal au code de référence.
Par exemple, ledit circuit intégré de mémoire non volatile peut avoir une capacité de mémoire de 4 Mbits, avec dans ce cas n égal à 19, N égal à 2 et M égal à 3 et comporter trois broches d’affectation matérielle, soit J égal à 3.
Selon un mode de réalisation, dans le premier mode d’adressage, le procédé peut comprendre, dans le cas ou M est égal à 2 ou à 1 et J est égal à 3, une identification entre 3-M bits dudit code d’affectation et 3-M bits parmi les trois derniers bits de poids faible de l’adresse d’esclave, permettant de sélectionner un circuit intégré de mémoire non-volatile parmi 23'M potentiels circuits intégrés de mémoires non-volatiles connectés sur le même bus I2C et ayant des codes d’affectation respectifs un à un différents.
En effet, lorsque M est égal à 2 ou à 1, 3-2=1 bit ou 3-1=2 bits dans les trois derniers bits de poids faible de l’adresse d’esclave sont disponibles dans le premier mode d’adressage, et peuvent servir à identifier et sélectionner une mémoire parmi d’autres. Ainsi, les 1 ou 2 broches d’identification correspondantes peuvent permettre une identification et sélection d’une mémoire parmi 23'M mémoires potentiellement connectées sur le même bus I2C.
Selon un autre aspect, il est proposé un circuit intégré de mémoire non-volatile du type électriquement effaçable et programmable comportant un plan-mémoire, apte à être connecté sur un bus du type I2C et comportant J broches d’identification matérielle, avec J un entier compris entre 1 et 3, destinées à être affectées de potentiels respectifs définissant pour ledit circuit intégré un code d’affectation sur J bits, le circuit intégré étant configuré pour recevoir une adresse d’esclave transmise sur le bus, puis pour recevoir des octets de données sur le bus.
Le circuit intégré selon cet aspect est configuré pour, lorsque le plan-mémoire est adressable sur n bits, avec n=8*N+M, N étant un nombre entier naturel non-nul et M un entier compris entre 1 et 3, adopter sélectivement en fonction de la valeur du code d’affectation :
- un premier mode d’adressage lorsque le code d’affectation est égal à un code de référence fixé sur J bits, dans lequel le planmémoire est adressable par une adresse-mémoire contenue dans les M derniers bits de poids faible de ladite adresse d’esclave et dans les N premiers octets de données reçus, ou
- un deuxième mode d’adressage lorsque le code d’affectation est différent du code de référence, dans lequel le plan-mémoire est adressable par une adresse-mémoire contenue dans les N+l premiers octets de données reçus.
Le circuit intégré comporte avantageusement un moyen de test configuré pour réaliser un test logique entre des signaux présents sur lesdites broches d’identification matérielle, et pour placer le circuit intégré dans le premier mode d’adressage ou dans le deuxième mode d’adressage en fonction du résultat de ce test.
Avantageusement, le moyen de test est configuré pour que ledit test logique comporte un test logique OU entre les valeurs logiques des J bits dudit code d’affectation. Cela correspond par exemple à un code de référence égal à 0-0-0 (pour égal à 3) ou à 0-0 (pour J égal à 2)·
Selon un mode de réalisation, le moyen de test est configuré pour, dans le deuxième mode d’adressage, comparer ledit code d’affectation avec J bits parmi les trois derniers bits de poids faible de ladite adresse d’esclave, et, en cas de différence, placer le circuit intégré en phase d’attente d’une condition de départ du protocole I2C.
Selon un mode de réalisation dans lequel M est égal à 2 ou à 1 et J est égal à 3, le moyen de test est configuré pour, dans le premier mode d’adressage, comparer 3-M bits dudit code d’affectation avec 3M bits parmi les trois derniers bits de poids faible de ladite adresse d’esclave, et, en cas de différence, placer le circuit intégré en phase d’attente d’une condition de départ du protocole I2C.
Par exemple, le circuit intégré a une capacité de mémoire de 4 Mbits, avec n égal à 19, N égal à 2 et M égal à 3 et comporte trois broches d’affectation matérielle, soit J égal à 3.
Il est également proposé un système comportant avantageusement 2J-1 circuits intégrés de mémoire non-volatile tels que défini ci-avant, reliés via un même bus I2C à un au moins un dispositif maître.
Le système peut être réalisé de façon intégrée, par exemple dans un système sur puce.
Un appareil électronique, formant par exemple un téléphone portable ou une prothèse auditive, comporte avantageusement un système tel que défini ci-avant.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
- la figure 1, précédemment décrite, représente les signaux d’un exemple de communication réalisée sur un bus I2C ;
- les figures 2 à 5 représentent des exemples de modes de mise en œuvre et de réalisation de l’invention ;
La figure 2 représente un circuit intégré de mémoire nonvolatile NVM du type EEPROM de 4 Mbits, apte à communiquer sur un bus du type I2C et comportant dans cet exemple J=3 broches d’identification matérielle E0, El, E2.
D’autres dispositifs de mémoire peuvent comporter J=2, ou J=1 broche(s) d’identification matérielle, bien que le principe introduit précédemment et détaillé selon des exemples de modes de réalisation ci-après soit préférablement appliqué à J=3, puis à J=2 puis à J=l.
Le circuit intégré de mémoire non-volatile comporte un planmémoire permettant de stocker des données numériques dans des emplacements-mémoire arrangés en lignes et en colonnes. Un emplacement-mémoire comporte généralement un transistor à grille flottante apte à stocker physiquement une représentation d’une donnée numérique (c’est-à-dire un bit), de façon classique et connue en soi. Chaque bit est stocké dans un emplacement-mémoire et est assigné d’une adresse-mémoire respective, la communication de cette adresse permettant à la mémoire d’accéder à cet emplacement-mémoire en lecture ou en écriture.
Par exemple pour une mémoire EEPROM de 4 Mbits, une adresse-mémoire est codée sur n=19 bits, avec, selon l’équation n=8*N+M, N=2 et M=3.
Le circuit intégré NVM comporte également une entrée/sortie de ligne de données série SDA et une entrée de ligne d’horloge série SCL, deux bornes d’alimentation VDD et VSS, ainsi qu’une broche de contrôle d’écriture WC.
La borne VDD est destinée à recevoir une tension d’alimentation, et la borne VSS une tension de référence telle que la masse.
L’entrée/sortie SDA est utilisée pour transférer des données entrantes ou sortantes.
Le signal appliqué sur l'entrée SCL est utilisé pour cadencer les signaux entrants et sortants sur la ligne SDA.
Le signal présent sur la broche de contrôle d’écriture permet de protéger le contenu de la mémoire d’opérations d'écriture accidentelles. Les opérations d'écriture sont rendues impossibles dans la mémoire lorsque le signal présent sur la broche de contrôle d'écriture WC est à un niveau haut. Les opérations d'écriture sont possibles lorsque le signal présent sur la broche de contrôle d'écriture WC est à un niveau bas ou laissé flottant.
Les broches d’identification matérielle E0, El, E2 sont destinées à être affectées d’un potentiel respectif définissant un code d’affectation dédié au circuit intégré NVM. L’affectation de ces potentiels s’effectue de façon matérielle lors de l’intégration du circuit intégré sur une carte par exemple.
Ces broches d’identification matérielle E0, El, E2 sont couplées à VCC ou VSS. Lorsqu'elles ne sont pas connectées, ces entrées sont typiquement lues par défaut à VSS. Un couplage à VDD définit un signal logique de valeur « 1 » dans le code d’affectation, et un couplage à VSS définit un signal logique de valeur « 0 ».
Le circuit intégré de mémoire non-volatile NVM est configuré pour fonctionner selon un premier mode d’adressage Ml, ou selon un deuxième mode d’adressage M2, en fonction du code d’affectation défini par les couplages respectifs des broches d’identification matérielle E0, El, E2 aux tensions VDD ou VSS.
Un moyen de test MT permet de vérifier si le code d’affectation est égal à un code de référence ou non, et est en outre configuré pour placer le circuit intégré NVM dans le premier mode d’adressage Ml ou dans le deuxième mode d’adressage M2, en fonction du résultat de ce test.
ίο
Par exemple, le moyen de test MT est configuré pour réaliser un test logique entre des signaux présents sur lesdites trois broches d’identification matérielle E0, El, E2.
Par exemple, le code de référence peut être 0-0-0, et le test réalisé par le moyen de test MT est un test logique OU entre les trois valeurs logiques des signaux présent sur les broches d’identification matérielle. Ainsi, si le résultat de ce test est « 0 », le code d’affectation est égal à « 0-0-0 », sinon, le code d’affectation comporte au moins un « 1 ».
Dans le premier mode d’adressage Ml, le circuit intégré NVM est destiné à recevoir les données A18-A0 d’une adresse-mémoire MEMADR du plan-mémoire contenue dans les trois derniers bits de poids faible LSB de l’adresse d’esclave SLADR et dans les deux premiers octets de données DATAI, DATA2.
Dans le deuxième mode d’adressage M2, le circuit intégré NVM est destiné à recevoir les données A18-A0 d’une adressemémoire MEMADR du plan-mémoire contenue dans les trois premiers octets de données DATAI, DATA2, DATA3.
Ces premier et deuxième modes d’adressage correspondent ici à une mémoire ayant une capacité de 4 Mbits, dont une adresse-mémoire est codée sur 19 bits.
De manière plus générale, ces premier et deuxième modes d’adressage peuvent s’adapter à des mémoires dont les adressesmémoire sont codées sur n=8*N+M bits, avec N un nombre entier naturel non-nul et M un entier égal à 2 ou 3, telles que les mémoires de 2 Mbits (n=18, N=2, M=2), de 4 Mbits (n=19, N=2, M=3) ou de 1 Gbits (n=27, N=3, M=3).
Ainsi, dans le premier mode d’adressage Ml, une adressemémoire MEMADR est contenue dans les M derniers bits de poids faible LSB de l’adresse d’esclave SLADR et dans les N premiers octets de données, et dans le deuxième mode d’adressage M2, une adresse-mémoire MEMADR est contenue dans les N+l premiers octets de données.
En outre, dans le deuxième mode d’adressage M2, le circuit intégré NVM est disposé à identifier les trois derniers bits de poids faible LSB de ladite adresse d’esclave SLADR avec son propre code d’affectation E2-E1-E0 défini par branchement matériel.
Cela permet de pouvoir sélectionner un circuit intégré de mémoire non-volatile parmi une potentielle pluralité de circuits intégrés de mémoires non-volatiles NVMl-NVMn connectés sur un même bus I2C en leur attribuant des codes d’affectation respectifs un à un différents.
Plus précisément, dans le cas où M=3, jusqu’à sept circuits intégrés NVM peuvent être connectés sur le même bus I2C, correspondant aux 8 combinaisons possibles du code d’affectation E2E1-E0, ôtées du code de référence. Ainsi la capacité maximale de mémoire non-volatile EEPROM sur un même bus I2C peut être de 28 Mbits (dans l’exemple de mémoires de 4 Mbits).
Dans le cas où M=2, par exemple pour des mémoires de 2 Mbits, la combinaison X00 forme un exemple de code de référence, avec X la valeur sur la broche E2 quelconque.
Dans le premier mode d’adressage, il est possible de sélectionner une mémoire de 2 Mb parmi 2 sur le même bus I2C avec la broche E2 (par identification du bit X restant). Les autres combinaisons passent dans le deuxième mode de fonctionnement, avec une communication de l’adresse-mémoire sur 3 octets, et possibilité de mettre 6 mémoires sur le même bus (les combinaisons E2-E1-E0 = 0-00 et E2-E1-E0 = 1-0-0 correspondant au premier mode d’adressage et les 6 combinaisons restantes pour le deuxième mode d’adressage sont 0-0-1, 1-0-1, 0-1-0, 1-1-0, 0-1-1, 1-1-1).
La figure 3 représente un système SYS comportant un à sept circuits intégrés de mémoire non-volatile NVMl-NVMn, avec n le nombre de circuits intégrés. Les circuits intégrés NVMl-NVMn sont reliés via un même bus du type I2C à un dispositif maître MC tel qu’un microcontrôleur. D’autres dispositifs esclaves ou maîtres peuvent également être connectés au bus I2C.
Par exemple ce système SYS peut être réalisé de façon intégrée dans un système sur puce SOC.
La figure 4 est un diagramme représentant la mise en œuvre d’un adressage de mémoire du type EEPROM de 4 Mbits sur un bus du type I2C ayant deux modes d’adressage Ml, M2, du type du circuit intégré NVM décrit en relation avec la figure 2.
On considère que le circuit intégré NVM est alimenté sur ses bornes d’alimentation, VDD, VSS, connecté à un bus I2C et que ses broches d’identification matérielle E0, El, E2 sont portées à des tensions hautes ou basses formant un code d’affectation sur trois bits.
La mémoire NVM est initialement dans une phase d’attente 100 de condition de départ STT. Tant qu’une condition de départ n’est pas émise sur le bus I2C, la mémoire NVM reste en phase d’attente 100.
Lorsqu’une condition de départ STT est émise sur le bus I2C, une adresse d’esclave SLADR est transmise consécutivement. Une étape dite d’identification de circuit intégré ICID permet aux différents dispositifs esclaves de se reconnaître, relativement à l’adresse d’esclave SLADR, si leur fonction est requise. L’adresse d’esclave SLADR comporte dans cet exemple 7 bits.
Dans cet exemple le code permettant d’identifier un dispositif de mémoire EEPROM est 1010. Ainsi, la mémoire NVM teste (102) si les quatre premiers bits de poids forts MSB de l’adresse d’esclave SLADR forment le code 1010.
Si ce n’est pas le cas, alors la mémoire se replace en phase d’attente 100.
Si la communication sur le bus I2C s’adresse à une mémoire EEPROM, alors un moyen de test MT du circuit intégré de mémoire NVM teste (104) si le code d’affectation qui lui a été associé par branchement est égal à un code de référence.
Le code de référence est 0-0-0 dans cet exemple, cela correspond à un branchement des trois broches d’identification matérielle E0, El, E2 à un signal de tension de référence VSS. Le test peut ainsi être mis en œuvre par une fonction logique OU entre les trois bits du code d’affectation. Néanmoins tout code de référence peut être choisi en association avec un test 104 correspondant à ce code de référence.
Si le résultat du test 104 est « vrai » (ou « oui ») alors le circuit intégré se place dans un premier mode d’adressage Ml.
Le premier mode d’adressage Ml correspond, pour les étapes suivantes, au fonctionnement habituel d’une mémoire EEPROM de 4 Mbits, avantageusement compatible avec de nombreux systèmes utilisant un bus I2C existants, mais ne pouvant pas comporter plus d’une seule mémoire EEPROM de 4 Mbits.
On rappelle que dans ce mode d’adressage, les 19 bits A18-A0 de l’adresse-mémoire MEMADR du plan-mémoire sont transmis, dans l’ordre du premier bit de poids fort A18 au dernier bit de poids faible A0, par anticipation dans les trois derniers bits de poids faible LSB de l’adresse d’esclave SLADR, puis dans le premier octet de donnée DATAI, puis dans le deuxième octet de donnée DATA2.
De manière plus générale, dans le premier mode d’adressage Ml, une adresse-mémoire MEMADR est contenue dans les M derniers bits de poids faible LSB de l’adresse d’esclave SLADR et dans les N premiers octets de données, dans le cas d’une adresse mémoire codée sur n bits, avec n=8*N+M, N étant un nombre entier naturel non-nul et M un nombre égal à 2 ou à 3.
Les octets de données suivant DATAi comportent les données à écrire W reçues par la mémoire NVM ou les données lues R et émises par la mémoire NVM. Ces données sont transmises lors d’une étape de transfert 108 qui prend fin lors d’une communication 110 de condition de fin STP. La mémoire NVM se place alors à nouveau en phase d’attente 100.
Par contre, si le résultat du test 104 est « faux » (ou « non ») alors le circuit intégré se place dans un deuxième mode d’adressage M2.
Le deuxième mode d’adressage M2 permet avantageusement de pouvoir connecter en série une pluralité de mémoires non-volatiles, en particulier de une à sept mémoires EEPROM de 4 Mbits.
Dans ce deuxième mode d’adressage M2, les 19 bits A18-A0 de T adresse-mémoire MEMADR du plan-mémoire sont transmis, dans Tordre du premier bit de poids fort A18 au dernier bit de poids faible A0, dans le contenu des trois premiers octets de données DATAI, DATA2, DATA3.
De manière plus générale, dans le deuxième mode d’adressage M2, une adresse-mémoire MEMADR est communiquée de façon étendue dans le contenu des N+l premiers octets de données.
Par conséquent les trois derniers bits de poids faible LSB de l’adresse d’esclave SLADR sont « disponibles » pour mettre en œuvre une identification matérielle entre différents circuit intégrés NVM de mémoire du type EEPROM sur le même bus I2C.
Ainsi, lors de l’étape d’identification de circuit intégré ICID, la mémoire NVM teste (106) si le code d’affectation E0-E1-E2 qui lui a été assigné par branchement correspond aux trois derniers bits de poids faible LSB de l’adresse d’esclave SLADR.
Si ce n’est pas le cas, alors le dispositif maître cherche à s’adresser à un autre circuit intégré de mémoire du type EEPROM sur le bus I2C et la mémoire se replace en phase d’attente 100.
Si c’est le cas, la mémoire s’identifie, reçoit les 19 bits A18A0 d’adresse-mémoire MEMADR contenue dans les trois premiers octets de données DATA1-DATA3 et met en œuvre des lectures R ou des écritures W des octets de données suivants DATAi lors de l’étape de transfert 108.
De même, l’étape de transfert 108 prend fin lors d’une communication 110 de condition de fin STP et la mémoire NVM se place alors à nouveau en phase d’attente 100.
Dans ce deuxième mode d’adressage M2, sept codes d’affectation sont disponibles pour réaliser une identification de circuit intégré de mémoire NVM. En effet les sept codes d’affectation disponibles correspondent aux huit combinaisons possibles d’un code sur trois bits, ôtées de la combinaison du code de référence réservé à la mise en œuvre du premier mode d’adressage Ml.
La figure 5 représente un appareil électronique APP comportant un système SYS dans lequel une pluralité de circuits intégrés de mémoire non volatile NVM branchées sur un même bus I2C, ainsi que par exemple un dispositif maître MC tel qu’un microcontrôleur.
D’autre part, le système SYS peut par exemple être réalisé sous la forme d’un système sur puce complet.
L’appareil électronique APP représente ici l’exemple d’un téléphone mobile, mais il apparaîtra à l’homme du métier que les modes de réalisation d’un tel système SYS ou d’un tel circuit intégré NVM précédemment détaillés peuvent être inclus à tout autre produit connu et non-décrit ici.
Par ailleurs l’invention n’est pas limitée à ces modes de réalisation mais en embrasse toutes les variantes. Par exemple, l’invention s’adapte particulièrement bien à des mémoires EEPROM de 4 Mbits, mais est également adaptée à toute mémoire adressable sur n bits, avec n=8*N+M (N étant un entier naturel non-nul et M égal à 2 ou à 3) telles que des mémoires de 16 kbits ou de futures mémoires de 1Gbit. Bien que l’adresse d’esclave du protocole I2C ait été décrite codée sur 7 bits, l’invention s’adapte également à une adresse d’esclave codée sur 10 bits. De même, bien l’exemple préférentiel décrit ci-avant s’applique à J=3 bornes d’identification matérielle, l’invention s’adapte également à des circuits intégrés comportant 2 ou 1 broche(s) d’identification matérielle.

Claims (16)

  1. REVENDICATIONS
    1. Procédé d’adressage d’un circuit intégré de mémoire nonvolatile (NVM) du type électriquement effaçable et programmable comportant un plan-mémoire et apte à être connecté sur un bus du type I2C, et comportant J broches d’identification matérielle (E0, El, E2), avec J un entier compris entre 1 et 3, procédé comprenant une affectation de potentiels sur chacune desdites broches (E0, El, E2) définissant pour ledit circuit intégré un code d’affectation sur J bits, une transmission d’une adresse d’esclave (SLADR) sur le bus (I2C), puis un transfert d’octets de données (DATA1-DATA3, DATAi) sur le bus (I2C), le procédé comprenant lorsque le plan-mémoire de la mémoire est adressable sur n bits, avec n=8*N+M, N étant un nombre entier naturel non-nul et M un entier compris entre 1 et 3 :
    - un premier mode d’adressage (Ml) utilisé sélectivement lorsque le code d’affectation est égal à un code de référence fixé sur J bits, comprenant un adressage du plan-mémoire de la mémoire non volatile par une adresse-mémoire (MEMADR) contenue dans les M derniers bits de poids faible (LSB) de ladite adresse d’esclave (SLADR) et dans les N premiers octets reçus (DATAI, DATA2), et
    - un deuxième mode d’adressage (M2) utilisé sélectivement lorsque le code d’affectation est différent du code de référence, comprenant un adressage du plan-mémoire par une adresse-mémoire (MEMADR) contenue dans les N+l premiers octets reçus.
  2. 2. Procédé selon la revendication 1, dans lequel, dans le deuxième mode d’adressage (M2), le procédé comprend une identification (106) entre ledit code d’affectation et J bits parmi les trois derniers bits de poids faible (LSB) de ladite adresse d’esclave (SLADR), permettant de sélectionner un circuit intégré de mémoire non-volatile parmi 2J-1 circuits intégrés de mémoires non-volatiles (NVMl-NVMn) potentiellement connectés sur le même bus I2C et ayant des codes d’affectation respectifs un à un différents.
  3. 3. Procédé selon l’une quelconque des revendications précédentes, dans lequel J est égal à 3 et le code de référence est 0-00.
  4. 4. Procédé selon l’une quelconque des revendications 1 à 3, dans lequel ledit circuit intégré de mémoire non-volatile (NVM) a une capacité de mémoire de 4 Mbits, avec n égal à 19, N égal à 2 et M égal à 3 et comporte trois broches d’affectation matérielle, soit J égal à 3.
  5. 5. Procédé selon l’une quelconque des revendications 1 ou 2, dans lequel J est égal à 2 et le code de référence est 0-0.
  6. 6. Procédé selon l’une quelconque des revendications 1 à 4, dans lequel, dans le premier mode d’adressage (Ml), le procédé comprend, dans le cas où M est égal à 2 ou à 1 et J est égal à 3, une identification (106) entre 3-M bits dudit code d’affectation et 3-M bits parmi les trois derniers bits de poids faible (LSB) de l’adresse d’esclave (SLADR), permettant de sélectionner un circuit intégré de mémoire non-volatile parmi 23'M potentiels circuits intégrés de mémoires non-volatiles (NVM1, NVMn) connectés sur le même bus I2C et ayant des codes d’affectation respectifs un à un différents.
  7. 7. Circuit intégré de mémoire non-volatile (NVM) du type électriquement effaçable et programmable comportant un planmémoire, apte à être connecté sur un bus du type I2C et comportant J broches d’identification matérielle (E0, El, E2), avec J un entier compris entre 1 et 3, destinées à être affectées de potentiels respectifs définissant pour ledit circuit intégré un code d’affectation sur J bits, le circuit intégré étant configuré pour recevoir une adresse d’esclave (SLADR) transmise sur le bus (I2C), puis pour recevoir des octets de données (DATA1-DATA3, DATAi) sur le bus (I2C), le circuit intégré étant configuré pour, lorsque le plan-mémoire est adressable sur n bits, avec n=8*N+M, N étant un nombre entier naturel non-nul et M un entier compris entre 1 et 3, adopter sélectivement en fonction de la valeur du code d’affectation :
    - un premier mode d’adressage (Ml) lorsque le code d’affectation est égal à un code de référence fixé sur J bits, dans lequel le planmémoire est adressable par une adresse-mémoire (MEMADR) contenue dans les M derniers bits de poids faible (LSB) de ladite adresse d’esclave (SLADR) et dans les N premiers octets de données reçus (DATAI, DATA2), ou
    - un deuxième mode d’adressage (M2) lorsque le code d’affectation est différent du code de référence, dans lequel le plan-mémoire est adressable par une adresse-mémoire (MEMADR) contenue dans les N+l premiers octets de données reçus (DATAI, DATA2, DATA3).
  8. 8. Circuit intégré selon la revendication 7, comportant un moyen de test (MT) configuré pour réaliser un test logique (104) entre des signaux présents sur lesdites broches d’identification matérielle (E0, El, E2), et pour placer le circuit intégré dans le premier mode d’adressage (Ml) ou dans le deuxième mode d’adressage (M2) en fonction du résultat de ce test.
  9. 9. Circuit intégré selon la revendication 8, dans lequel le moyen de test (MT) est configuré pour que ledit test logique (104) comporte un test logique OU entre les valeurs logiques des J bits dudit code d’affectation.
  10. 10. Circuit intégré selon l’une quelconque des revendications 8 ou 9, dans lequel le moyen de test (MT) est configuré pour, dans le deuxième mode d’adressage (M2), comparer (106) ledit code d’affectation avec J bits parmi les trois derniers bits de poids faible (LSB) de ladite adresse d’esclave (SLADR), et, en cas de différence dans ladite comparaison, placer le circuit intégré en phase d’attente (100) d’une condition de départ (STT) du protocole I2C.
  11. 11. Circuit intégré selon l’une quelconque des revendications 8 à 10, M étant égal à 2 ou à 1 et J est égal à 3, dans lequel le moyen de test (MT) est configuré pour, dans le premier mode d’adressage (Ml), comparer (106) 3-M bits dudit code d’affectation avec 3-M bits parmi les trois derniers bits de poids faible (LSB) de ladite adresse d’esclave (SLADR), et, en cas de différence dans ladite comparaison, placer le circuit intégré en phase d’attente (100) d’une condition de départ (STT) du protocole I2C.
  12. 12. Circuit intégré selon l’une quelconque des revendications 7 à 11, ayant une capacité de mémoire de 4 Mbits, avec n égal à 19, N égal à 2 et M égal à 3 et comporte trois broches d’affectation matérielle, soit J égal à 3.
  13. 13. Système comportant 2J-1 circuits intégrés de mémoire nonvolatile (NVM) selon l’une quelconque des revendications 7 à 12,
    5 reliés via un même bus du type I2C à un au moins un dispositif maître (MC).
  14. 14. Système selon la revendication 13, réalisé de façon intégrée dans un système sur puce.
  15. 15. Appareil électronique (APP) comportant un système selon 10 l’une quelconque des revendications 13 ou 14.
  16. 16. Appareil électronique selon la revendication 15, formant un téléphone portable ou une prothèse auditive.
    1/3
FR1753214A 2017-04-12 2017-04-12 Procede d'adressage d'une memoire non-volatile sur un bus i²c et dispositif de memoire correspondant Withdrawn FR3065304A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1753214A FR3065304A1 (fr) 2017-04-12 2017-04-12 Procede d'adressage d'une memoire non-volatile sur un bus i²c et dispositif de memoire correspondant
US15/842,586 US11127468B2 (en) 2017-04-12 2017-12-14 Method for addressing a non-volatile memory on I2C bus and corresponding memory device
CN201810254645.6A CN108694140B (zh) 2017-04-12 2018-03-26 用于寻址i2c总线上的非易失性存储器的方法和对应的存储器设备
CN201820412467.0U CN208421811U (zh) 2017-04-12 2018-03-26 集成电路和包括存储器设备的***

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1753214 2017-04-12
FR1753214A FR3065304A1 (fr) 2017-04-12 2017-04-12 Procede d'adressage d'une memoire non-volatile sur un bus i²c et dispositif de memoire correspondant

Publications (1)

Publication Number Publication Date
FR3065304A1 true FR3065304A1 (fr) 2018-10-19

Family

ID=59253698

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1753214A Withdrawn FR3065304A1 (fr) 2017-04-12 2017-04-12 Procede d'adressage d'une memoire non-volatile sur un bus i²c et dispositif de memoire correspondant

Country Status (3)

Country Link
US (1) US11127468B2 (fr)
CN (2) CN108694140B (fr)
FR (1) FR3065304A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3065304A1 (fr) 2017-04-12 2018-10-19 Stmicroelectronics (Rousset) Sas Procede d'adressage d'une memoire non-volatile sur un bus i²c et dispositif de memoire correspondant
FR3097987A1 (fr) * 2019-06-26 2021-01-01 STMicroelectronics (Alps) SAS Procede d’adressage d’un circuit integre sur un bus et dispositif correspondant
FR3116146B1 (fr) 2020-11-12 2023-12-01 St Microelectronics Rousset Procédé de gestion d’une opération de modification du contenu mémorisé d’un dispositif de mémoire, et dispositif de mémoire correspondant
FR3120267B1 (fr) * 2021-02-26 2024-03-15 St Microelectronics Rousset Communication sur bus I2C

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150046627A1 (en) * 2013-08-08 2015-02-12 Stmicroelectronics (Rousset) Sas Communication on an i2c bus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1494125A1 (fr) 2003-07-03 2005-01-05 Thomson Licensing S.A. Procédé et structure de données pour accès aléatoire par une connexion bus
CN100426268C (zh) 2004-08-06 2008-10-15 华为技术有限公司 光模块寻址装置及其方法
CN100416536C (zh) 2006-11-09 2008-09-03 中兴通讯股份有限公司 10位寻址模式i2c控制器访问大容量存储器的方法
US7890690B2 (en) * 2007-06-07 2011-02-15 International Business Machines Corporation System and method for dual-ported flash memory
US8353641B2 (en) * 2008-02-14 2013-01-15 Soane Energy, Llc Systems and methods for removing finely dispersed particulate matter from a fluid stream
US20100005218A1 (en) 2008-07-01 2010-01-07 International Business Machines Corporation Enhanced cascade interconnected memory system
EP2391095A1 (fr) 2010-05-31 2011-11-30 Fluke Corporation Schéma d'adressage automatique pour interface de bus en série à 2 fils
JP2013247437A (ja) * 2012-05-24 2013-12-09 Fujitsu Ltd 試験信号の受信装置、電子装置、信号受信方法
FR3006097A1 (fr) * 2013-05-21 2014-11-28 St Microelectronics Rousset Mecanisme d'ecriture d'une memoire eeprom sur bus i2c
CN103412829B (zh) 2013-08-16 2016-12-28 深圳市汇顶科技股份有限公司 扩大mcu程序地址空间的方法及装置
FR3065304A1 (fr) 2017-04-12 2018-10-19 Stmicroelectronics (Rousset) Sas Procede d'adressage d'une memoire non-volatile sur un bus i²c et dispositif de memoire correspondant

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150046627A1 (en) * 2013-08-08 2015-02-12 Stmicroelectronics (Rousset) Sas Communication on an i2c bus

Also Published As

Publication number Publication date
US20180301196A1 (en) 2018-10-18
CN108694140B (zh) 2022-02-15
US11127468B2 (en) 2021-09-21
CN208421811U (zh) 2019-01-22
CN108694140A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
FR3065304A1 (fr) Procede d'adressage d'une memoire non-volatile sur un bus i²c et dispositif de memoire correspondant
CN101695088B (zh) 模组识别方法和终端
US20050086434A1 (en) Multimedia/secure digital cards and adapters for interfacing to hosts and methods of operating
FR3009633A1 (fr) Communication sur bus i2c
KR101068936B1 (ko) 버스 연결을 통한 랜덤 액세스를 위한 방법 및 데이터 구조
EP3968327A1 (fr) Dispositif de mémoire, son procédé d'étalonnage de niveau de signal, et système de mémoire le comprenant
EP2940690A1 (fr) Compteur bidirectionnel en mémoire flash
JP2016532206A (ja) 大容量記憶装置ベースのインタフェースを通じてｍ−ｐｈｙベースの通信を運用すること、ならびに関連するコネクタ、システム、および方法
FR3097987A1 (fr) Procede d’adressage d’un circuit integre sur un bus et dispositif correspondant
FR2969451A1 (fr) Procede et dispositif de communication entre un maitre et plusieurs esclaves suivant un protocole de communication serie, en particulier du type a drain ouvert
CN113489504B (zh) 电路板、电子设备及信号处理方法和装置
US20080162814A1 (en) Devices and Methods of Operating Memory Devices Including Power Down Response Signals
EP2196001A1 (fr) Dispositif d'adaptation d'un systeme multimedia dans un vehicule
EP3553782A1 (fr) Dispositif de mémoire non volatile et son procédé de lecture d'informations d'initialisation
CN113434089B (zh) 数据搬移方法、装置及pcie***
EP0666199B1 (fr) Système électronique de véhicule automobile avec circuit d'interface entre deux bus différents
EP1346525B1 (fr) Dispositif et procede de filtrage des messages dans un systeme de communication de type serie
CN107066394A (zh) 一种成像设备的数据读写方法和***
EP1430736A1 (fr) Systeme et procede de gestion d'acces d'un terminal mobile a un reseau de communication
US20160291987A1 (en) Programmable cable and programming method thereof
FR2818770A1 (fr) Procede de gestion optimisee de l'allocation de memoire d'un systeme embarque et systeme embarque correspondant
FR3012655A1 (fr) Compteur en memoire flash
EP3680782A1 (fr) Elément sécurisé à fonctions personnalisables, et procédé correspondant
EP4002367A1 (fr) Procédé de gestion d'une opération de modification du contenu mémorisé d'un dispositif de mémoire, et dispositif de mémoire correspondant
FR3093198A1 (fr) Transmission de données liées sur bus I2C

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20181019

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

ST Notification of lapse

Effective date: 20211205