FR3057396A1 - Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat - Google Patents
Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat Download PDFInfo
- Publication number
- FR3057396A1 FR3057396A1 FR1659763A FR1659763A FR3057396A1 FR 3057396 A1 FR3057396 A1 FR 3057396A1 FR 1659763 A FR1659763 A FR 1659763A FR 1659763 A FR1659763 A FR 1659763A FR 3057396 A1 FR3057396 A1 FR 3057396A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- layer
- image sensor
- electrically insulating
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 122
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 134
- 239000000463 material Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000002344 surface layer Substances 0.000 claims description 8
- 230000003313 weakening effect Effects 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
La présente invention concerne un substrat pour un capteur d'image de type face avant, comprenant successivement un substrat support (1) semi-conducteur dopé de type P-, une couche électriquement isolante (2) et une couche (3) semi-conductrice dite couche active, caractérisé en ce qu'il comprend, entre le substrat support (1) et la couche électriquement isolante (2), une couche épitaxiale (4) semi-conductrice dopée de type P+. L'invention concerne également un capteur d'image comprenant un tel substrat, ainsi qu'un procédé de fabrication dudit substrat.
Description
DOMAINE DE L'INVENTION
La présente invention concerne un substrat pour capteur d’image de type « face avant », un capteur d’image incorporant un tel substrat, et un procédé de fabrication d’un tel substrat.
ETAT DE LA TECHNIQUE
Le document US 2016/0118431 décrit un capteur d’image de type «face avant» (« front-side imager», selon la terminologie anglo-saxonne).
Comme illustré sur la figure 1, ledit capteur comprend un substrat de type semiconducteur sur isolant (SOI, acronyme du terme anglo-saxon « Semiconductor-OnInsulator») comprenant, de sa face arrière vers sa face avant, un substrat support 1 de silicium dopé P+, une couche 2 d’oxyde de silicium, et une couche 3 dite couche active de silicium dopé P-, dans laquelle est défini un réseau matriciel de photodiodes définissant chacune un pixel.
Par convention, un dopage P- correspond à une concentration en dopants de type P (par exemple, du bore) de l’ordre de 1014 à quelques 1015 at/cm3.
Un dopage P+ correspond à une concentration en dopants de type P de l’ordre de quelques 1015 à 1019 at/cm3.
Le choix d’un substrat support dopé de type P+ vise à minimiser la migration d’électrons du substrat support vers la couche active, qui est susceptible d’être à l’origine d’un courant d’obscurité correspondant à la génération de porteurs dans les photodiodes même en l’absence de lumière. Par ailleurs, le substrat support peut être polarisé à un potentiel électrique inférieur à celui de la couche active, en vue de provoquer une accumulation de porteurs majoritaires de la couche active à l’interface entre la couche active 3 et la couche d’oxyde de silicium 2. La couche d’oxyde de silicium 2 est destinée à isoler électriquement la couche active 3 du substrat 1, en vue d’éviter le passage d’électrons du substrat support vers la couche active.
Toutefois, la mise en oeuvre d’un substrat dopé P+ sur une ligne de fabrication industrielle de substrats SOI est problématique.
En effet, on constate, dans certains postes de fabrication, par exemple lors des étapes de nettoyage ou de traitement thermique, une diffusion du bore hors du substrat support et une dispersion dans l’environnement de la ligne de fabrication.
Or, la ligne de fabrication n’est généralement pas dédiée à un type unique de substrats SOI, et peut notamment être amenée à traiter des substrats non ou faiblement dopés. Cependant, le bore diffusé dans l’environnement vient contaminer lesdits substrats et cette diffusion ne permet pas un contrôle précis de leur niveau de dopage, ce qui peut affecter leurs propriétés électriques.
EXPOSE DE L'INVENTION
Un but de l’invention est de remédier au problème susmentionné et de proposer un substrat pour capteur d’image de type « face avant » qui permette de minimiser le courant d’obscurité sans engendrer de problèmes de contamination sur la ligne de fabrication dudit substrat.
A cet effet, l’invention propose un substrat pour un capteur d’image de type face avant, comprenant successivement un substrat support semi-conducteur dopé de type P-, une couche électriquement isolante et une couche semi-conductrice dite couche active, caractérisé en ce qu’il comprend, entre le substrat support (1) et la couche électriquement isolante, une couche épitaxiale semi-conductrice dopée de type P+.
Par « face avant » on entend dans le présent texte la face du capteur d’image destinée à être exposée à un rayonnement lumineux.
Dans le cas où le substrat support comprendrait un empilement de différents matériaux, on entend par « matériau du substrat support » le matériau situé sur la face avant de celui-ci, de sorte que la croissance de la couche épitaxiale soit effectuée avec le même paramètre de maille (ou suffisamment proche de celui-ci) que celui du substrat sous-jacent.
Selon un mode de réalisation, la couche épitaxiale est formée du même matériau semiconducteur que le substrat support.
Dans une forme d’exécution particulière, le substrat support et la couche épitaxiale sont en silicium.
Selon un mode de réalisation, la couche active est en silicium.
De manière avantageuse, l’épaisseur de la couche électriquement isolante est comprise entre 10 et 50 nm.
De préférence, l’épaisseur de la couche épitaxiale est comprise entre 0,1 et 3 pm.
L’invention concerne également un capteur d’image face avant comprenant un substrat tel que décrit ci-dessus et un réseau matriciel de photodiodes dans la couche active dudit substrat.
Un autre objet de l’invention concerne un procédé de fabrication d’un substrat pour un capteur d’image de type face avant, comprenant les étapes suivantes :
- fourniture d’un substrat support semi-conducteur dopé de type P- ;
- croissance épitaxiale, sur le substrat support, d’une couche semi-conductrice dopée de type P+,
- fourniture d’un substrat donneur comprenant une couche superficielle de matériau semi-conducteur ;
- collage de la couche épitaxiale sur ladite couche de matériau semi-conducteur, une couche électriquement isolante étant située à l’interface de collage ;
- amincissement du substrat donneur de manière à transférer sur le substrat support une couche active semi-conductrice.
Selon un mode de réalisation, ledit procédé comprend une étape de formation d’une zone de fragilisation dans le substrat donneur de sorte à délimiter ladite couche superficielle, l’amincissement du substrat donneur comprenant un détachement selon ladite zone de fragilisation.
Dans une forme d’exécution, la formation de la zone de fragilisation comprend une implantation d’espèces atomiques dans le substrat donneur.
Selon un mode de réalisation, le procédé comprend en outre la formation, autour de la couche épitaxiale, d’une couche formant barrière à la diffusion de dopants.
DESCRIPTION DES FIGURES
D’autres caractéristiques et avantages de l’invention apparaîtront à la lecture de la description détaillée qui va suivre, en référence aux dessins annexés sur lesquels :
- la figure 1 est une vue en coupe d’un substrat SOI pour capteur d’image face avant tel que décrit dans le document US 2016/0118431 ;
- la figure 2 est une vue en coupe d’un substrat conforme à un mode de réalisation de l’invention ;
- les figures 3A à 3C illustrent différentes étapes du procédé de fabrication d’un substrat selon un mode de réalisation de l’invention ;
- la figure 4 est une vue en coupe d’un pixel d’un capteur d’image de type « face avant » comprenant un substrat selon un mode de réalisation de l’invention ;
- la figure 5 illustre des simulations de la concentration en atomes de bore dans un substrat selon un mode de réalisation de l’invention, avant l’application d’un traitement thermique (courbe a) et après l’application de deux traitements thermiques usuels (courbes b et c).
Pour des raisons de lisibilité des figures, les différentes couches ne sont pas nécessairement représentées à l’échelle.
DESCRIPTION DETAILLEE DE L'INVENTION
La figure 2 illustre un substrat pour un capteur d’image de type face avant selon un mode de réalisation de l’invention.
Ledit substrat comprend successivement, de sa face arrière vers sa face avant, un substrat support 1 semi-conducteur dopé de type P-, une couche semi-conductrice 4 dopée de type P+, une couche électriquement isolante 2 et une couche 3 semi-conductrice dite couche active.
La couche 3 est destinée à recevoir un réseau matriciel de photodiodes (non représenté) permettant la capture d’images. De manière avantageuse mais non limitative, ladite couche 3 peut être en silicium. Par ailleurs, ladite couche peut être légèrement dopée.
Le substrat support 1 est généralement obtenu par découpe d’un lingot monocristallin dopé P-. De manière avantageuse, le substrat 1 est en silicium.
La couche semi-conductrice 4 dopée de type P+ est formée sur le substrat support 1 par épitaxie. Afin de minimiser la défectivité de la couche 4, le paramètre de maille de la couche 4 est proche du paramètre de maille du substrat support 1. Ainsi, la couche épitaxiale est avantageusement dans le même matériau que le substrat 1 (par exemple, en silicium dopé P+ si le substrat support est en silicium dopé P-) ou dans autre un matériau (par exemple en SiGe dopé P+ si le substrat support 1 est en silicium dopé P-). Naturellement, ces exemples de matériaux ne sont pas limitatifs.
L’épaisseur de la couche épitaxiale 4 est avantageusement comprise entre 0,1 et 3 pm, de préférence entre 0,1 et 1 pm.
La couche 2 intercalée entre la couche épitaxiale 4 et la couche active procure une isolation électrique entre lesdites couches.
Selon un mode de réalisation préféré, ladite couche 2 est en oxyde de silicium, mais tout autre matériau diélectrique pourrait convenir.
L’épaisseur de la couche électriquement isolante 2 est avantageusement comprise entre 10 et 50 nm. Ainsi, comme on le verra, il est possible de polariser électriquement la couche dopée P+ à une tension inférieure à celle de la couche active 3, afin de provoquer une accumulation de porteurs majoritaires de la couche active à l’interface entre la couche active 3 et la couche d’oxyde de silicium 2.
Par opposition au substrat connu illustré sur la figure 1, dans lequel la partie située à l’arrière de la couche d’oxyde de silicium est entièrement dopée P+, l’invention propose une structure formée de deux couches présentant des niveaux de dopage différents, à savoir la couche 4 dopée P+, qui présente une épaisseur limitée, immédiatement à l’arrière de la couche électriquement isolante 2, et le substrat support 1, qui est sensiblement plus épais que la couche 4, à l’arrière de ladite couche 4.
Cette structure en deux parties permet d’éviter - ou tout au moins de minimiser - le phénomène de contamination mentionné en préambule dû à une diffusion des espèces dopantes hors du substrat.
En effet, la surface exposée (c’est-à-dire en contact avec l’environnement du substrat) du matériau dopé P+ est sensiblement réduite dans la configuration de l’invention par rapport à la configuration de l’invention. A titre d’exemple :
- pour un substrat support dopé P+ de 30 cm de diamètre, 775 pm d’épaisseur et un chanfrein de 1 mm de largeur (correspondant à un substrat selon l’état de la technique), la surface exposée est égale à la somme de la surface de la face arrière du substrat, de la surface latérale du substrat et de la surface du chanfrein, soit :
Π*152 + 2*Π* 15* 0,0775 + Π * (152 - 14,92) = 724 cm2
- pour une couche épitaxiale dopée P+ de 1 pm d’épaisseur formée sur un substrat dopé P- de 30 cm de diamètre et présentant un chanfrein de 1 mm de largeur (correspondant à un mode de réalisation de l’invention), la surface exposée est égale à la somme de la surface latérale de ladite couche et de la surface du chanfrein, soit :
2* Π * 15 * 0,0001 + Π * (152-14.92) = 9 cm2
On rappelle que les substrats n’étant pas parfaitement cylindriques mais présentant un chanfrein périphérique, la fabrication d’un substrat SOI par transfert de couche (par exemple par le procédé Smart Cut™ décrit plus bas) se traduit par un report d’une couche d’un substrat donneur sur la partie centrale du substrat receveur à l’exclusion du chanfrein de celui-ci. En d’autres termes, le substrat receveur n’est pas recouvert par la couche transférée dans la région du chanfrein. Pour éviter de complexifier les figures, le chanfrein n’est pas représenté sur celles-ci.
Dans l’exemple exposé plus haut, la surface du matériau P+ exposée est donc près de 80 à 100 fois inférieure dans le substrat selon l’invention que dans le substrat connu.
Il en résulte que les espèces dopantes contenues dans la couche épitaxiale 4 sont susceptibles d’engendrer une contamination beaucoup plus faible qu’un substrat support massif.
Selon un mode de réalisation non illustré, il serait possible de limiter encore la diffusion des espèces dopantes vers l’extérieur du substrat en formant une couche barrière autour de la couche épitaxiale dopée P+. Une telle couche barrière peut être notamment formée du même matériau que la couche 1 ou d’un matériau présentant un paramètre de maille équivalent à celui de la couche 4 mais sans dopage. Toutefois, la formation d’une telle couche barrière nécessite des étapes de fabrication additionnelles qui augmentent la durée et la complexité du procédé de fabrication (par exemple étape de lithographie et gravure au niveau du bord, incluant ou non la zone du chanfrein).
On va maintenant décrire, en référence aux figures 3A à 3C, un procédé de fabrication d’un substrat pour capteur d’image de type face avant selon l’invention, utilisant notamment le procédé Smart Cut™ bien connu.
En référence à la figure 3A, on fournit le substrat support 1 dopé P-, et on fait croître par épitaxie la couche 4 dopée P+ jusqu’à l’obtention de l’épaisseur souhaitée. On forme ainsi une structure receveuse en vue du transfert de la couche active. L’épaisseur de la couche 4 dépend du niveau de dopage de celle-ci : plus le niveau de dopage est élevé (jusqu’à 1019 at/cm3), plus on aura intérêt à maintenir cette couche à une faible épaisseur pour éviter une trop forte dissémination des espèces dopantes hors du substrat. La couche barrière mentionnée auparavant peut contribuer à pouvoir maintenir une épaisseur prédéterminée de la couche 4 dépendant du niveau de dopage envisagé ainsi que des traitements thermiques envisagés ultérieurement.
Par ailleurs, en référence à la figure 3B, on fournit un substrat donneur 30 comprenant une couche superficielle 31 de matériau semi-conducteur destiné à former la couche active 3 du substrat SOI. La couche superficielle est avantageusement délimitée par une zone de fragilisation 32. Selon un mode de réalisation, la zone de fragilisation 32 est formée par implantation d’espèces atomiques, telles que de l’hydrogène et/ou de l’hélium par exemple. De manière alternative, la zone de fragilisation peut être une zone poreuse.
La couche superficielle 31 du substrat donneur comprend avantageusement une couche électriquement isolante destinée à former la couche isolante enterrée 2 du substrat SOI. Cette couche électriquement isolante 2 peut être un oxyde du matériau de la couche 31. Eventuellement, une telle couche électriquement isolante peut être présente sur la couche épitaxiale 4 de la structure receveuse, ou encore à la fois sur le substrat donneur et la structure receveuse.
En référence à la figure 3C, on procède au collage du substrat donneur sur la structure receveuse, la(les) couche(s) électriquement isolante(s) étant à l’interface de collage.
La Demanderesse a vérifié que, bien que la formation de la couche épitaxiale sur le substrat support soit susceptible d’induire une déformation de la planéité de la structure receveuse, la qualité du collage entre le substrat donneur et la structure receveuse reste convenable.
On procède ensuite à un amincissement du substrat donneur 30 de manière à transférer sur le substrat support 1 la couche semi-conductrice superficielle 31. Selon le procédé Smart Cut™, cet amincissement comprend un détachement du substrat donneur 30 selon la zone de fragilisation 32. Après d’éventuelles étapes de finition, par exemple de recuit, de polissage et/ou de nettoyage, on obtient le substrat illustré sur la figure 2.
Selon une variante (non représentée), le substrat donneur ne comprend pas de zone de fragilisation et le transfert de la couche superficielle sur le substrat donneur est réalisé par un enlèvement de matière au moyen d’un polissage du substrat donneur par la face opposée à l’interface de collage.
La figure 4 illustre une partie d’un capteur d’image de type face avant comprenant un substrat conforme à l’invention. Seule une partie du capteur correspondant à un pixel est représentée sur cette figure, ledit pixel étant isolé électriquement des autres pixels formés dans la couche active 3 par des tranchées d’isolation 7.
Une région 33 dopée N- est formée sous la surface de la face avant de la couche active
3. Cette région dopée N- forme avec la couche active 3 dopée P- une photodiode. Une région 34 formée entre la région 33 et la face avant de la couche 3 présente avantageusement un niveau de dopage N supérieur à celui de la région 33 afin de passiver l’interface. Une couche de passivation 6 est formée sur la couche active 3 et peut encapsuler des éléments permettant de contrôler électriquement ledit pixel.
Eventuellement, d’autres couches, tels que des filtres, peuvent être formées sur la couche de passivation 6, mais elles ne sont pas représentées sur la figure 4.
La structure du capteur d’image en tant que tel et son procédé de fabrication sont connus de l’homme du métier et ne seront donc pas décrits en détail ici.
Lorsque la couche électriquement isolante 2 est suffisamment mince (de l’ordre de 10 à 50 nm), elle joue alors le rôle de l’élément diélectrique d’un condensateur formé des couches 3 et 4. Lors du fonctionnement du capteur d’image, la couche active 3 est polarisée à un potentiel électrique qui correspond généralement à la masse. On peut avantageusement polariser la couche épitaxiale dopée P+ à un potentiel V4 inférieur au potentiel de la couche active 3, V4 étant donc négatif. Selon le même principe que celui expliqué dans le document
US 2016/0118431, l’application du potentiel négatif V4 induit l’accumulation, à l’interface entre la couche électriquement isolante 2 et la couche active 3, de porteurs majoritaires (trous) de la couche 3. Cette accumulation de charges crée un potentiel électrique V3 positif dans la couche 3 à l’interface avec la couche électriquement isolante 2. Le condensateur est donc soumis à une différence de potentiel V3-V4. Le potentiel V4 à appliquer dépend de l’épaisseur de la couche électriquement isolante 2.
La figure 5 illustre des simulations de la concentration en atomes de bore dans un substrat selon un mode de réalisation de l’invention, avant l’application d’un traitement thermique (courbe a) et après l’application de deux traitements thermiques usuels dans le cadre de la fabrication d’un capteur d’image (courbes b et c).
L’axe des abscisses indique la profondeur (en pm) dans le substrat SOI, l’origine correspondant à la face avant de la couche active (les repères 1 à 4 correspondent à ceux des figures 2 à 3C). L’axe des ordonnées indique la concentration (en atomes/cm3) en atomes de bore.
La courbe a présente une forme de créneau qui montre que la forte concentration en bore est limitée à la couche épitaxiale 4.
Les courbes b et c correspondent au même substrat SOI que celui de la courbe a, mais après l’application de deux traitements thermiques différents, celui de la courbe c représentant un budget thermique plus important que celui de la courbe b. Ces deux courbes montrent une légère diffusion des atomes de bore de la couche 4 vers le substrat support 1 sous-jacent, mais qui reste limitée. Par conséquent, le niveau de dopage de la couche épitaxiale, et son effet sur la réduction du courant d’obscurité, sont préservés.
Une couche barrière additionnelle de type telle que mentionnée auparavant peut se situer entre le substrat support 1 et la couche épitaxiale 4 pour éviter une diffusion telle que mentionnée ci-dessus.
Un autre mode de réalisation peut comporter une couche épitaxiale 4 ayant un gradient prédéterminé de dopage, ce dopage augmentant vers la face avant en contact avec la couche électriquement isolante 2. Sous l’influence d’un traitement thermique, la diffusion à l’intérieur de la couche 4 ayant ce gradient permet de maintenir un dopage moyen suffisant pour l’application visée.
REFERENCES
US 2016/0118431
Claims (11)
- REVENDICATIONS1. Substrat pour un capteur d’image de type face avant, comprenant successivement un substrat support (1) semi-conducteur dopé de type P-, une couche électriquement isolante (2) et une couche (3) semi-conductrice dite couche active, caractérisé en ce qu’il comprend, entre le substrat support (1) et la couche électriquement isolante (2), une couche épitaxiale (4) semi-conductrice dopée de type P+.
- 2. Substrat selon la revendication 1, dans lequel la couche épitaxiale (4) est formée du même matériau semi-conducteur que le substrat support (1).
- 3. Substrat selon la revendication 2, dans lequel le substrat support (1) et la couche épitaxiale (4) sont en silicium.
- 4. Substrat selon l’une des revendications 1 à 3, dans lequel la couche active (3) est en silicium.
- 5. Substrat selon l’une des revendications 1 à 4, dans lequel l’épaisseur de la couche électriquement isolante (2) est comprise entre 10 et 50 nm.
- 6. Substrat selon l’une des revendications 1 à 5, dans lequel l’épaisseur de la couche épitaxiale (4) est comprise entre 0,1 et 3 pm.
- 7. Capteur d’image de type face avant, caractérisé en ce qu’il comprend un substrat selon l’une des revendications 1 à 6 et un réseau matriciel de photodiodes dans la couche active (3) dudit substrat.
- 8. Procédé de fabrication d’un substrat pour un capteur d’image de type face avant, comprenant les étapes suivantes :- fourniture d’un substrat support (1) semi-conducteur dopé de type P- ;- croissance épitaxiale, sur le substrat support (1), d’une couche (4) semi-conductrice dopée de type P+,- fourniture d’un substrat donneur (30) comprenant une couche superficielle (31) de matériau semi-conducteur ;ίο- collage de la couche épitaxiale (4) sur ladite couche (31) de matériau semiconducteur, une couche électriquement isolante (2) étant située à l’interface de collage ;- amincissement du substrat donneur (30) de manière à transférer sur le substrat5 support (1) une couche active (3) semi-conductrice.
- 9. Procédé selon la revendication 8, comprenant une étape de formation d’une zone de fragilisation (32) dans le substrat donneur (30) de sorte à délimiter ladite couche superficielle (31) et dans lequel l’amincissement du substrat donneur (30) comprend un
- 10 détachement selon ladite zone de fragilisation (32).10. Procédé selon la revendication 9, dans lequel la formation de la zone de fragilisation (32) comprend une implantation d’espèces atomiques dans le substrat donneur (30).
- 11. Procédé selon l’une des revendications 8 à 10, comprenant en outre la formation, autour de la couche épitaxiale (4), d’une couche formant barrière à la diffusion de dopants.1/3
FIGURE 1 FIGURE 2 FIGURE 3A
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1659763A FR3057396B1 (fr) | 2016-10-10 | 2016-10-10 | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
| TW106134583A TWI737833B (zh) | 2016-10-10 | 2017-10-06 | 前側型影像感測器及用於製造該感測器之方法 |
| PCT/EP2017/075797 WO2018069310A1 (fr) | 2016-10-10 | 2017-10-10 | Capteur d'image de type frontal et procédé de fabrication d'un tel capteur d'image de type frontal |
| JP2019519328A JP7051836B2 (ja) | 2016-10-10 | 2017-10-10 | 表側面型撮像素子およびその素子の製造方法 |
| KR1020197013421A KR102457269B1 (ko) | 2016-10-10 | 2017-10-10 | 전면형 이미지 센서 및 그 센서를 제조하는 방법 |
| CN201780061756.9A CN109791938B (zh) | 2016-10-10 | 2017-10-10 | 正面型图像传感器和用于制造这种传感器的方法 |
| EP17780436.6A EP3523826B1 (fr) | 2016-10-10 | 2017-10-10 | Capteur d'image de type frontal et procédé de fabrication d'un tel capteur d'image de type frontal |
| US16/340,879 US10903263B2 (en) | 2016-10-10 | 2017-10-10 | Front-side type image sensor and method for manufacturing such a sensor |
| US17/133,316 US11552123B2 (en) | 2016-10-10 | 2020-12-23 | Front-side type image sensors |
| US18/145,976 US20230127950A1 (en) | 2016-10-10 | 2022-12-23 | Front-side type image sensors |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1659763 | 2016-10-10 | ||
| FR1659763A FR3057396B1 (fr) | 2016-10-10 | 2016-10-10 | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3057396A1 true FR3057396A1 (fr) | 2018-04-13 |
| FR3057396B1 FR3057396B1 (fr) | 2018-12-14 |
Family
ID=57396731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1659763A Active FR3057396B1 (fr) | 2016-10-10 | 2016-10-10 | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US10903263B2 (fr) |
| EP (1) | EP3523826B1 (fr) |
| JP (1) | JP7051836B2 (fr) |
| KR (1) | KR102457269B1 (fr) |
| CN (1) | CN109791938B (fr) |
| FR (1) | FR3057396B1 (fr) |
| TW (1) | TWI737833B (fr) |
| WO (1) | WO2018069310A1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3077923B1 (fr) * | 2018-02-12 | 2021-07-16 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche |
| US11676983B2 (en) | 2020-01-07 | 2023-06-13 | Powertech Technology Inc. | Sensor with dam structure and method for manufacturing the same |
| TWI741903B (zh) * | 2020-01-07 | 2021-10-01 | 力成科技股份有限公司 | 感測器及其製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010018204A1 (fr) * | 2008-08-14 | 2010-02-18 | Commissariat A L'energie Atomique | Procede de fabrication d'une structure semi-conductrice plan de masse enterre |
| FR3002812A1 (fr) * | 2013-03-01 | 2014-09-05 | St Microelectronics Crolles 2 | Procede de transfert de couche |
| US20160118431A1 (en) * | 2014-10-24 | 2016-04-28 | Stmicroelectronics Sa | Front-side imager having a reduced dark current on soi substrate |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4235787B2 (ja) * | 2001-10-03 | 2009-03-11 | ソニー株式会社 | 固体撮像素子の製造方法 |
| JP4123415B2 (ja) * | 2002-05-20 | 2008-07-23 | ソニー株式会社 | 固体撮像装置 |
| JP2004134672A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 |
| JP2005333070A (ja) * | 2004-05-21 | 2005-12-02 | Sony Corp | 半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法 |
| JP4211696B2 (ja) * | 2004-06-30 | 2009-01-21 | ソニー株式会社 | 固体撮像装置の製造方法 |
| US20070045668A1 (en) * | 2005-08-26 | 2007-03-01 | Micron Technology, Inc. | Vertical anti-blooming control and cross-talk reduction for imagers |
| US8049256B2 (en) * | 2006-10-05 | 2011-11-01 | Omnivision Technologies, Inc. | Active pixel sensor having a sensor wafer connected to a support circuit wafer |
| EP2200084A1 (fr) * | 2008-12-22 | 2010-06-23 | S.O.I. TEC Silicon | Procédé de fabrication d'un capteur d'image rétro-éclairé |
| JP2011014673A (ja) | 2009-07-01 | 2011-01-20 | Panasonic Corp | Ｓｏｉ基板とその製造方法およびそれを用いた固体撮像装置の製造方法 |
| EP2282332B1 (fr) * | 2009-08-04 | 2012-06-27 | S.O.I. TEC Silicon | Methode de fabrication d'un substrat semiconducteur |
-
2016
- 2016-10-10 FR FR1659763A patent/FR3057396B1/fr active Active
-
2017
- 2017-10-06 TW TW106134583A patent/TWI737833B/zh active
- 2017-10-10 KR KR1020197013421A patent/KR102457269B1/ko active IP Right Grant
- 2017-10-10 EP EP17780436.6A patent/EP3523826B1/fr active Active
- 2017-10-10 US US16/340,879 patent/US10903263B2/en active Active
- 2017-10-10 JP JP2019519328A patent/JP7051836B2/ja active Active
- 2017-10-10 CN CN201780061756.9A patent/CN109791938B/zh active Active
- 2017-10-10 WO PCT/EP2017/075797 patent/WO2018069310A1/fr active Application Filing
-
2020
- 2020-12-23 US US17/133,316 patent/US11552123B2/en active Active
-
2022
- 2022-12-23 US US18/145,976 patent/US20230127950A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010018204A1 (fr) * | 2008-08-14 | 2010-02-18 | Commissariat A L'energie Atomique | Procede de fabrication d'une structure semi-conductrice plan de masse enterre |
| FR3002812A1 (fr) * | 2013-03-01 | 2014-09-05 | St Microelectronics Crolles 2 | Procede de transfert de couche |
| US20160118431A1 (en) * | 2014-10-24 | 2016-04-28 | Stmicroelectronics Sa | Front-side imager having a reduced dark current on soi substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109791938B (zh) | 2023-04-28 |
| EP3523826A1 (fr) | 2019-08-14 |
| CN109791938A (zh) | 2019-05-21 |
| JP2019534556A (ja) | 2019-11-28 |
| WO2018069310A1 (fr) | 2018-04-19 |
| TW201826514A (zh) | 2018-07-16 |
| KR20190061070A (ko) | 2019-06-04 |
| JP7051836B2 (ja) | 2022-04-11 |
| KR102457269B1 (ko) | 2022-10-20 |
| US20230127950A1 (en) | 2023-04-27 |
| US11552123B2 (en) | 2023-01-10 |
| TWI737833B (zh) | 2021-09-01 |
| EP3523826B1 (fr) | 2021-11-17 |
| US10903263B2 (en) | 2021-01-26 |
| US20190267425A1 (en) | 2019-08-29 |
| FR3057396B1 (fr) | 2018-12-14 |
| US20210118936A1 (en) | 2021-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR3041817A1 (fr) | Photodiode de type spad | |
| EP3847693B1 (fr) | Procede de fabrication d'un dispositif cfet | |
| EP3012876B1 (fr) | Procede de fabrication d'une photodiode a faible bruit | |
| EP2975643B1 (fr) | Matrice de photodiodes cdhgte a faible bruit | |
| FR3051596A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| FR3057396A1 (fr) | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat | |
| FR3027156A1 (fr) | Photodiode pincee a faible courant d'obscurite | |
| EP2937902B1 (fr) | Matrice de photodiodes en cdhgte | |
| EP3568869B1 (fr) | Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat | |
| FR2977073A1 (fr) | Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement | |
| FR2974240A1 (fr) | Capteur eclaire par la face arriere a isolement par jonction | |
| FR3061803B1 (fr) | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat | |
| EP2950347B1 (fr) | Matrice de photodiodes mesa a ftm amelioree | |
| EP2701185A1 (fr) | Procédé de transfert d'un film d'InP | |
| EP3764403B1 (fr) | Fabrication d'un dispositif photosensible à semiconducteur | |
| EP3903341B1 (fr) | Procede de fabrication d'un substrat pour un capteur d'image de type face avant | |
| FR3027451A1 (fr) | Substrat et procede de fabrication d'un substrat | |
| FR3083000A1 (fr) | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat | |
| WO2021234277A1 (fr) | Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences | |
| FR2983635A1 (fr) | Structure semiconducteur sur isolant avec des caracteristiques electriques ameliorees | |
| WO2017032955A1 (fr) | Matrice de photodiodes a cathodes isolees |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20180413 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |