FR3056826A1 - Cellule memoire a changement de phase - Google Patents

Cellule memoire a changement de phase Download PDF

Info

Publication number
FR3056826A1
FR3056826A1 FR1659175A FR1659175A FR3056826A1 FR 3056826 A1 FR3056826 A1 FR 3056826A1 FR 1659175 A FR1659175 A FR 1659175A FR 1659175 A FR1659175 A FR 1659175A FR 3056826 A1 FR3056826 A1 FR 3056826A1
Authority
FR
France
Prior art keywords
vias
phase change
layer
contact
central
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1659175A
Other languages
English (en)
Other versions
FR3056826B1 (fr
Inventor
Emmanuel Gourvest
Friec Yannick Le
Laurent Favennec
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1659175A priority Critical patent/FR3056826B1/fr
Priority to US15/452,940 priority patent/US20180090542A1/en
Publication of FR3056826A1 publication Critical patent/FR3056826A1/fr
Priority to US16/117,947 priority patent/US10522593B2/en
Application granted granted Critical
Publication of FR3056826B1 publication Critical patent/FR3056826B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

L'invention concerne un ensemble de deux cellules mémoire à changement de phase comprenant : deux premiers vias (32, 33) en un premier métal tel que le tungstène ; un via central (34) situé entre les premiers vias (32, 33), la partie inférieure du via central (34) étant en le premier métal et sa partie supérieure (44) en un second métal tel que le cuivre ; un élément résistif (48) sur chacun des premiers vias (32, 33) ; et une couche de matériau à changement de phase en contact avec des sommets des éléments résistifs (48).

Description

(54) CELLULE MEMOIRE A CHANGEMENT DE PHASE.
FR 3 056 826 - A1 (57) L'invention concerne un ensemble de deux cellules mémoire à changement de phase comprenant:
deux premiers vias (32, 33) en un premier métal tel que le tungstène;
un via central (34) situé entre les premiers vias (32, 33), la partie inférieure du via central (34) étant en le premier métal et sa partie supérieure (44) en un second métal tel que le cuivre;
un élément résistif (48) sur chacun des premiers vias (32, 33) ; et une couche de matériau à changement de phase en contact avec des sommets des éléments résistifs (48).
B15306 - 16-GR3-0320
CELLULE MEMOIRE A CHANGEMENT DE PHASE
Domaine
La présente demande concerne un circuit électronique, et plus particulièrement une cellule mémoire à changement de phase, ou cellule PCM (Phase Change Memory).
Exposé de l'art antérieur
Les matériaux à changement de phase peuvent basculer, sous l'effet de la chaleur, entre une phase cristalline et une phase amorphe. Comme la résistance électrique d'un matériau amorphe est significativement supérieure à la résistance électrique d'un matériau cristallin, il est possible de déterminer la phase du matériau en mesurant sa résistance, ceci permet donc de mémoriser une information binaire, qui dépend de 1'état du matériau à changement de phase.
La figure 1, qui correspond à la figure 13 de la demande de brevet EP 1729355 de la demanderesse, est une vue en coupe de deux cellules PCM voisines. Deux vias 2 et 4, bordés d'une couche barrière conductrice 5, traversent une couche de diélectrique 6. Chacun de ces deux vias est en contact avec l'émetteur 7 de transistors non représentés. La structure est recouverte d'une couche de nitrure de silicium 8 puis d'une couche de diélectrique 10. Deux cavités 11 sont creusées dans le diélectrique 10 et dans le nitrure de silicium 8 jusqu'à
B15306 - 16-GR3-0320 atteindre les vias 2 et 4. L'intérieur des cavités 11 est recouvert d'une fine couche de matériau résistif 12. Les cavités 11 sont ensuite remplies d'une fine couche de diélectrique 14 et d'un diélectrique de remplissage 16. La structure est recouverte d'une couche 18 de nitrure de silicium et d'une couche 19 d'accrochage. Ces deux couches sont gravées de manière à découvrir une portion 21 de la couronne supérieure du matériau résistif au-dessus de chaque via 2 ou 4, mais à laisser recouvert une partie limitée 20 de la couronne supérieure du matériau résistif. La structure est recouverte d'un matériau 22 à changement de phase. Ainsi, au niveau de chaque via, seule une partie limitée 21 de la couronne supérieure du matériau résistif est en contact avec la couche de matériau à changement de phase 22, de sorte qu'un changement de phase peut se produire dans une zone 23 voisine de cette partie limitée 21.
Pour programmer de telles cellules PCM, un courant est amené à circuler entre le via 2 ou 4, correspondant à la cellule mémoire à programmer, et une électrode solidaire de la face supérieure de la couche 22. Ce courant chauffe le matériau résistif 12 et, par contact, la zone 23 jusqu'à une température supérieure à la température de changement de phase du matériau
22. Le matériau 22 de la zone 23 change de phase et la mémoire
est ainsi programmée.
Comme cela est décrit dans la demande de brevet
EP 1729355 susmentionnée, dans le cas où la densité de cellules
augmente, il n'est plus possible de former une cavité 11 au-
dessus de chacun des vias 2 et 4. Cette demande de brevet
propose alors la formation d'une seule cavité pour deux cellules mémoire au lieu d'une par cellule mémoire.
Un tel dispositif est illustré en figure 2 qui correspond à la figure 29 de la demande de brevet EP 1729355. Une couche de diélectrique 6 est traversée par deux vias 2 et 4. La structure est recouverte d'une couche de nitrure de silicium 8 et d'une couche de diélectrique 10. Une cavité est creusée dans le diélectrique 10 et le nitrure de silicium 8. La cavité
B15306 - 16-GR3-0320 s'étend latéralement du via 2 au via 4, découvrant au moins partiellement l'extrémité supérieure des vias 2 et 4. L'intérieur de la cavité est recouvert d'une couche de matériau résistif 12 et d'une couche de diélectrique 14. Les matériaux 12 et 14 situés sur le fond de la cavité sont retirés par exemple par gravure. La cavité est remplie de diélectrique 16. La structure est recouverte d'un matériau à changement de phase 22.
Ainsi, chaque bord latéral de l'unique cavité est recouvert d'un matériau résistif qui s'étend verticalement entre le via sur lequel il est placé et une zone 23 de la couche de matériau à changement de phase 22.
On considère ici la réalisation d'une cellule à changement de phase similaire à celle décrite en relation avec la figure 2 mais dans laquelle il existe un via intermédiaire entre deux vias surmontés de portions d'un matériau résistif en contact avec du matériau à changement de phase.
Résumé
Ainsi, un mode de réalisation prévoit un ensemble de deux cellules mémoire à changement de phase comprenant :
deux premiers vias en un premier métal tel que le tungstène ;
un via central situé entre les premiers vias, la partie inférieure du via central étant en le premier métal et sa partie supérieure en un second métal tel que le cuivre ;
un élément résistif sur chacun des premiers vias ; et une couche de matériau à changement de phase en contact avec des sommets des éléments résistifs.
Selon un mode de réalisation, le via central a la forme d'une bande conductrice allongée.
Selon un mode de réalisation, tous les vias sont formés d'une partie inférieure en le premier métal et d'une partie supérieure dans le second métal.
Selon un mode de réalisation, l'ensemble de deux cellules mémoire comprend deux transistors, le drain de l'un des transistors étant en contact avec un premier via, la source de
B15306 - 16-GR3-0320 ce transistor étant en contact avec le via central, la source de l'autre transistor étant en contact avec le via central et le drain de cet autre transistor étant en contact avec l'autre premier via.
Selon un mode de réalisation, des cellules mémoire de la pluralité de cellules sont formées de part et d'autre d'un via central commun.
Un autre mode de réalisation prévoit une mémoire comprenant :
une première électrode formée, sur la couche de matériau à changement de phase, en regard de chaque premier via ; et une seconde électrode en contact avec le via central.
Selon un mode de réalisation, le matériau à changement de phase est un alliage comprenant du germanium, de l'antimoine et du tellure.
Un autre mode de réalisation prévoit un procédé de fabrication d'une mémoire à changement de phase comprenant les étapes suivantes :
former dans un premier diélectrique des rangées parallèles de premiers vias et des vias centraux constitués chacun d'une bande conductrice allongée entre deux rangées de premiers vias parallèlement à elle, les premiers vias et les vias centraux étant en un premier métal tel que du tungstène ;
retirer le premier métal d'une partie supérieure des vias ;
remplir les parties supérieures des vias d'un deuxième métal tel que du cuivre ;
former une couche d'un deuxième diélectrique sur la structure ;
graver dans le deuxième diélectrique des cavités s'étendant d'une rangée de premiers vias à une autre, découvrant au moins partiellement l'extrémité supérieure des premiers vias et découvrant une extrémité supérieure du via central situé entre les deux rangées des premiers vias ;
B15306 - 16-GR3-0320 déposer une couche de matériau résistif sur l'ensemble de la structure ;
retirer le matériau résistif en ne laissant en place que des portions de ce matériau résistif, chaque portion étant en contact avec l'extrémité supérieure d'un premier via et se prolongeant en hauteur sur le bord de la cavité sans en dépasser ;
remplir la cavité d'un troisième diélectrique ; et déposer une couche de matériau à changement de phase sur la structure.
Selon un mode de réalisation, le procédé comprend l'étape consistant à retirer toutes les couches de matériaux audessus du premier diélectrique en dehors de zones ne comprenant qu'un premier via de chaque rangées et la portion de via central située entre ces deux premiers vias.
Selon un mode de réalisation, le procédé comprend en outre l'étape consistant à déposer une couche conductrice sur le matériau à changement de phase.
Selon un mode de réalisation, le procédé comprend en outre les étapes suivantes :
former des premières électrodes en contact avec la couche conductrice en regard de chaque premier via ; et former des secondes électrodes en contact avec le via central.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
les figures 1 et 2, décrites précédemment, sont des vues en coupe de deux cellules mémoire à changement de phase ;
les figures 3A à 3F sont des vues en coupe illustrant des étapes de fabrication d'un mode de réalisation de deux cellules à changement de phase ; et
B15306 - 16-GR3-0320 la figure 4, est une vue de dessus d'un mode de réalisation à l'étape illustrée par la figure 3B.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments qui sont utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position relative, tels que les termes dessus, supérieur ou inférieur, etc., il est fait référence à l'orientation des éléments considérés dans les figures.
Les figures 3A à 3F sont des vues en coupe illustrant des étapes de fabrication d'un mode de réalisation d'une mémoire à changement de phase (PCM). Les étapes de fabrication décrites peuvent permettre la fabrication simultanée de cellules PCM et de cellules logiques.
A l'étape illustrée en figure 3A, deux transistors MOS 24 et 25 sont formés dans et sur un substrat 26. Le transistor 24 a un drain 27 et une source 29. Le transistor 25 a une source 29 et un drain 28. La zone formant les sources 29 forme ainsi une source commune entre les transistors 24 et 25.
La structure est recouverte d'une couche 30 d'un diélectrique d'arrêt de gravure, par exemple du nitrure de silicium, puis d'une couche 31 de diélectrique, par exemple de l'oxyde de silicium.
Des vias 32, 33 et 34 traversent les couches 30 et 31 et entrent respectivement en contact avec les zones de drain/source 27, 28 et 29. Les vias 32 et 33 ont une section circulaire, carrée ou intermédiaire entre ces deux formes. Le via 34 est un via central qui a la forme d'une bande conductrice allongée s'étendant orthogonalement au plan de la figure.
Les vias 32, 33 et 34 sont formés d'un métal 36, tel que du tungstène. Une couche 38 de titane et/ou de nitrure de
B15306 - 16-GR3-0320 titane constitue un matériau d'accrochage. Une cavité 40 a été creusée dans la partie supérieure de chacun des vias 32, 33 et 34.
A l'étape illustrée en figure 3B, une fine couche conductrice 42, telle qu'une couche de tantale et/ou de nitrure de tantale, est déposée sur la structure puis est recouverte d'une couche de cuivre 44. La couche de cuivre 44 est suffisamment épaisse pour que les cavités 40 soient entièrement remplies. La face supérieure de la structure est uniformément polie pour retirer le cuivre 44 et la couche métallique 42 situés hors des cavités 40. Des bouchons de cuivre 44 sont ainsi formés.
A l'étape illustrée en figure 3C, la structure est recouverte d'une couche de diélectrique 46, par exemple du nitrure de silicium. Puis une cavité 47 est formée dans cette couche de diélectrique 4 6 du via 32 au via 33. La cavité 47 découvre l'extrémité supérieure du via central 34 et découvre partiellement les extrémités supérieures des vias 32 et 33.
Une couche de matériau résistif 48, par exemple du nitrure de silicium et de titane, et une couche de diélectrique 50 sont déposées sur la structure. Le diélectrique 50 est gravé de manière à former des espaceurs le long des bords de la cavité 47, protégeant ainsi des portions de matériau résistif 48. Le matériau résistif 48 non protégé par les espaceurs est retiré par gravure chimique en voie humide ou par gravure plasma réactive. Les portions protégées de matériau résistif 48 sont en forme de L. Les parties inférieures des portions protégées sont respectivement en contact avec le métal 44 des vias 32 et 33. On désigne par la référence 52 le sommet de chaque portion de matériau 48.
On a choisi le cuivre comme matériau de revêtement de la partie haute des vias 32, 33 et 34 car les procédés chimiques de gravure usuels (par voie humide ou plasma) du matériau résistif 48 sont très sélectifs vis-à-vis du cuivre, c'est-àdire que la vitesse d'attaque du cuivre est très faible vis-à3056826
B15306 - 16-GR3-0320 vis de celle du matériau résistif 48. A contrario, ces procédés chimiques sont peu sélectifs vis-à-vis du tungstène, c'est-àdire qu'ils gravent le tungstène à une vitesse proche de celle du matériau résistif 48, voire supérieure à celle-ci. A titre d'exemple, un procédé chimique de gravure par plasma de bromure d'hydrogène et de dichlore en milieu réactif gazeux de dioxygène, de diazote, d'argon et/ou d'hélium et à basse température, par exemple 50 °C, ou un procédé chimique de gravure humide d'hydroxyde de tétraméthylammonium couplée à des inhibiteurs de corrosion de cuivre et diluée dans de l'eau oxygénée peuvent être utilisés. Ainsi en l'absence de bouchons de cuivre 44, la gravure du matériau résistif 48 entraînerait la gravure du tungstène et la formation d'une cavité parasite dans la partie supérieure du via 34. A titre de variante, lors de l'étape de formation des cavités 40 illustrée en figure 3A, les vias 32 et 33 peuvent être masqués, de telle sorte qu'une cavité 40 est formée dans le seul via 34. Il résulterait alors des étapes illustrées en figure 3A et 3B, la formation d'une portion de cuivre 44 au-dessus du via 34.
A l'étape illustrée en figure 3D, la structure est recouverte d'un diélectrique 54, par exemple du nitrure de silicium, et d'un diélectrique 56, par exemple de l'oxyde de silicium. Le nitrure de silicium 54 a été choisi non seulement pour servir ultérieurement de couche d'arrêt de gravure mais aussi pour éviter la diffusion du cuivre dans l'oxyde de silicium. L'épaisseur de la couche de diélectrique 56 est suffisante pour que la cavité 47 soit entièrement remplie.
A l'étape illustrée en figure 3E, les matériaux diélectriques 54 et 56 déposés hors de la cavité sont retirés de l'ensemble de la structure, par exemple par polissage mécanochimique (CMP - Chemical-Mechanical Polishing). La structure est recouverte d'une couche de matériau à changement de phase 58, tel qu'un alliage comprenant du germanium, de l'antimoine et du tellure, et d'une couche conductrice 60 formant une électrode. Il y a donc contact entre le matériau à changement de phase 48
B15306 - 16-GR3-0320 et les sommets 52 des portions de matériau résistif 48. Le changement de phase du matériau 58 est susceptible de se faire dans des zones 62 voisines des sommets 52.
La figure 3F illustre, dans sa partie gauche, le résultat des étapes suivantes de fabrication, et dans sa partie droite une cellule logique formée au cours du procédé de fabrication des cellules PCM.
Une couche de diélectrique d'arrêt de gravure 63 est de préférence déposée sur l'ensemble de la structure, de même qu'une couche de diélectrique 64. Cette dernière couche est ensuite aplanie, par exemple par CMP.
Dans la partie gauche de la figure, deux vias 65 traversent le diélectrique 64 et le diélectrique 63 pour atteindre l'électrode 60 en regard des vias 32 et 33. Un via 66, figuré en pointillés, atteint la bande allongée formant le via central 34 à l'arrière du plan de coupe, comme cela sera décrit en relation avec la figure 4.
Comme cela a été mentionné en relation avec la figure 3C, l'absence de cuivre dans la partie supérieure du via 34 au cours de la gravure du matériau résistif aurait entraîné la création d'une cavité dans la partie supérieure du via central 34. Cette cavité aurait été remplie de diélectrique à l'étape illustrée par la figure 3D, rendant hasardeux le contact entre le via central 34 et le via 66.
La partie droite de la figure 3F représente une cellule logique formée au cours des étapes illustrées par les figures 3A à 3E.
Cette cellule logique comprend un transistor 68 ayant un drain 70 et une source 72. Un via 74 est en contact avec le drain 70 et un via 7 6 est en contact avec la source 72 du transistor 68. Les vias 74 et 76 traversent le diélectrique 31. Ils sont constitués d'une partie inférieure en le premier métal et d'une partie supérieure en le deuxième métal. Ces éléments ont été formés au cours des étapes de fabrication décrites en relation avec les figures 3A et 3B. A titre de variante, la
B15306 - 16-GR3-0320 partie droite de la figure 3F, représentant la cellule logique, peut être masquée pendant l'opération de formation des cavités 40, à l'étape illustrée en figure 3A de telle sorte qu'après l'étape illustrée en figure 3E, les vias 74 et 76 ne présentent pas une partie supérieure en le deuxième métal, comme cela est illustré en figure 3F, mais sont formés entièrement en le premier métal.
La partie droite peut être protégée lors des étapes illustrées par les figures 3C à 3E pour éviter le dépôt de couches de matériaux. Alternativement, les couches de matériaux déposées lors de ces étapes peuvent être retirées avant de déposer la couche de diélectrique 63. Il en est de même pour les surfaces séparant cette cellule PCM d'autres composants.
Deux vias 78 et 80 traversent les couches diélectriques 63 et 64 et atteignent les extrémités supérieures des vias 74 et 76.
Dans l'ensemble des figures 3A à 3F, les transistors comportent, en plus des contacts de drain et/ou de source formés par les vias 32, 33, 34, 74 et 76, des contacts de grille qui ne sont pas représentés.
La figure 4 est une vue de dessus d'un mode de réalisation d'une partie d'une mémoire à changement de phase à l'étape de fabrication décrite en figure 3B. Plusieurs couples de cellules PCM telles que décrits précédemment sont formés de part et d'autre d'un via central 34 en forme de bande allongée. La formation d'un unique via central 34, commun à toutes les cellules PCM alignées, permet de rapprocher les cellules mémoire et donc d'augmenter la densité de cellules mémoire. Dans cette disposition, les vias 32 et 33 forment des rangées parallèles de vias. Les extrémités supérieures des vias 32, 33 et 34, formées de la couche conductrice 42 et du cuivre 44, sont figurées.
Des zones 82, délimitées par des pointillés, représentent les endroits où seront situées les couches de matériau à changement de phase. Des croix 84 représentent les endroits où les vias 66, décrits en relation avec la figure 3F,
B15306 - 16-GR3-0320 prennent contact avec le via en forme de bande conductrice allongée 34.
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, le cuivre peut être remplacé par tout autre matériau conducteur que l'on sait graver sélectivement vis-à-vis du matériau résistif. De même, le tungstène peut être remplacé par tout matériau équivalent. De même, tous les matériaux décrits peuvent être remplacés par des matériaux ayant les mêmes fonctions.
B15306 - 16-GR3-0320

Claims (11)

  1. REVENDICATIONS
    1. Ensemble de deux cellules mémoire à changement de phase comprenant :
    deux premiers vias (32, 33) en un premier métal tel que le tungstène ;
    un via central (34) situé entre les premiers vias (32, 33) , la partie inférieure du via central (34) étant en le premier métal et sa partie supérieure (44) en un second métal tel que le cuivre ;
    un élément résistif (48) sur chacun des premiers vias (32, 33) ; et une couche de matériau à changement de phase en contact avec des sommets des éléments résistifs (48).
  2. 2. Ensemble de deux cellules mémoire à changement de phase selon la revendication 1, dans lequel le via central (34) a la forme d'une bande conductrice allongée.
  3. 3. Ensemble de deux cellules mémoire à changement de phase selon la revendication 1 ou 2, dans lequel tous les vias (32, 33, 34) sont formés d'une partie inférieure en le premier métal et d'une partie supérieure (44) dans le second métal.
  4. 4. Ensemble de deux cellules mémoire à changement de phase selon l'une quelconque des revendications 1 à 3, comprenant deux transistors (24, 25), le drain (27) de l'un des transistors (24) étant en contact avec un premier via (32), la source (29) de ce transistor étant en contact avec le via central (34), la source (29) de l'autre transistor (25) étant en contact avec le via central (34) et le drain (28) de cet autre transistor (25) étant en contact avec l'autre premier via (33).
  5. 5. Mémoire à changement de phase comprenant une pluralité de cellules selon l'une quelconque des revendications 1 à 4, dans laquelle des cellules mémoire de la pluralité de cellules sont formées de part et d'autre d'un via central (34) commun.
  6. 6. Mémoire selon la revendication 5, comprenant :
    B15306 - 16-GR3-0320 une première électrode (65) formée, sur la couche de matériau à changement de phase (58), en regard de chaque premier via (32, 33) ; et une seconde électrode (66) en contact avec le via central (34) .
  7. 7. Mémoire selon la revendication 5 ou 6, dans laquelle le matériau à changement de phase (58) est un alliage comprenant du germanium, de l'antimoine et du tellure.
  8. 8. Procédé de fabrication d'une mémoire à changement de phase comprenant les étapes suivantes :
    former dans un premier diélectrique (31) des rangées parallèles de premiers vias (32, 33) et des vias centraux (34) constitués chacun d'une bande conductrice allongée entre deux rangées de premiers vias (32, 33) parallèlement à elle, les premiers vias (32, 33) et les vias centraux (34) étant en un premier métal tel que du tungstène ;
    retirer le premier métal d'une partie supérieure (40) des vias (32, 33, 34) ;
    remplir les parties supérieures (40) des vias (32, 33, 34) d'un deuxième métal tel que du cuivre ;
    former une couche d'un deuxième diélectrique (46) sur la structure ;
    graver dans le deuxième diélectrique (46) des cavités (47) s'étendant d'une rangée de premiers vias (32) à une autre (33), découvrant au moins partiellement l'extrémité supérieure des premiers vias (32, 33) et découvrant une extrémité supérieure du via central (34) situé entre les deux rangées des premiers vias (32, 33) ;
    déposer une couche de matériau résistif (48) sur l'ensemble de la structure ;
    retirer le matériau résistif (48) en ne laissant en place que des portions de ce matériau résistif, chaque portion étant en contact avec l'extrémité supérieure d'un premier via (32, 33) et se prolongeant en hauteur sur le bord de la cavité (47) sans en dépasser ;
    B15306 - 16-GR3-0320 remplir la cavité d'un troisième diélectrique (56) ; et déposer une couche de matériau à changement de phase (58) sur la structure.
    5
  9. 9. Procédé selon la revendication 8, comprenant l'étape consistant à retirer toutes les couches de matériaux audessus du premier diélectrique (31) en dehors de zones ne comprenant qu'un premier via (32, 33) de chaque rangées et la portion de via central (34) située entre ces deux premiers vias
  10. 10 (32, 33) .
    10. Procédé selon la revendication 8 ou 9, comprenant en outre l'étape consistant à déposer une couche conductrice (60) sur le matériau à changement de phase (58).
  11. 11. Procédé selon la revendication 10, comprenant en 15 outre les étapes suivantes :
    former des premières électrodes (64) en contact avec la couche conductrice (60) en regard de chaque premier via (32, 33) ; et former des secondes électrodes (64) en contact avec le 2 0 via central (34) .
    B15306- 16-GR3 -0320
    1/5
FR1659175A 2016-09-28 2016-09-28 Cellule memoire a changement de phase Expired - Fee Related FR3056826B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1659175A FR3056826B1 (fr) 2016-09-28 2016-09-28 Cellule memoire a changement de phase
US15/452,940 US20180090542A1 (en) 2016-09-28 2017-03-08 Phase-change memory cell
US16/117,947 US10522593B2 (en) 2016-09-28 2018-08-30 Phase-change memory cell

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1659175A FR3056826B1 (fr) 2016-09-28 2016-09-28 Cellule memoire a changement de phase
FR1659175 2016-09-28

Publications (2)

Publication Number Publication Date
FR3056826A1 true FR3056826A1 (fr) 2018-03-30
FR3056826B1 FR3056826B1 (fr) 2019-05-24

Family

ID=57539442

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1659175A Expired - Fee Related FR3056826B1 (fr) 2016-09-28 2016-09-28 Cellule memoire a changement de phase

Country Status (2)

Country Link
US (2) US20180090542A1 (fr)
FR (1) FR3056826B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3096827A1 (fr) * 2019-05-28 2020-12-04 Stmicroelectronics (Crolles 2) Sas Mémoire à changement de phase

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849892B2 (en) * 2002-08-20 2005-02-01 Samsung Electronics Co., Ltd. Phase changeable memory devices having reduced cell areas
EP1684352A1 (fr) * 2005-01-21 2006-07-26 STMicroelectronics S.r.l. Dispositif de mémoire à changement de phase et son procédé de fabrication
US7498601B2 (en) * 2005-11-26 2009-03-03 Elpida Memory, Inc. Phase-change memory device and method of manufacturing same
US7910907B2 (en) * 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US7989251B2 (en) * 2007-05-14 2011-08-02 Micron Technology, Inc. Variable resistance memory device having reduced bottom contact area and method of forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1729355B1 (fr) 2005-06-03 2008-11-19 STMicroelectronics S.r.l. Procédé auto-aligné de fabrication des cellules de mémoire à changement de phase
KR100967676B1 (ko) * 2006-12-27 2010-07-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
DE102008032067A1 (de) 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd., Suwon Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849892B2 (en) * 2002-08-20 2005-02-01 Samsung Electronics Co., Ltd. Phase changeable memory devices having reduced cell areas
EP1684352A1 (fr) * 2005-01-21 2006-07-26 STMicroelectronics S.r.l. Dispositif de mémoire à changement de phase et son procédé de fabrication
US7498601B2 (en) * 2005-11-26 2009-03-03 Elpida Memory, Inc. Phase-change memory device and method of manufacturing same
US7910907B2 (en) * 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US7989251B2 (en) * 2007-05-14 2011-08-02 Micron Technology, Inc. Variable resistance memory device having reduced bottom contact area and method of forming the same

Also Published As

Publication number Publication date
US20180374898A1 (en) 2018-12-27
US20180090542A1 (en) 2018-03-29
US10522593B2 (en) 2019-12-31
FR3056826B1 (fr) 2019-05-24

Similar Documents

Publication Publication Date Title
EP3401848B1 (fr) Dispositif quantique a qubits de spin
EP1292974B1 (fr) Procede de realisation d'un composant electronique a source, drain et grille auto-alignes, en architecture damascene.
EP1365444B1 (fr) Condensateur en tranchées dans un substrat avec deux électrodes flottantes et indépendantes du substrat
FR2986371A1 (fr) Procede de formation d'un via contactant plusieurs niveaux de couches semiconductrices
FR3021455A1 (fr) Procede d'aplanissement d'evidements remplis de cuivre
EP3483889B1 (fr) Puce à mémoire non volatile embarquée à matériau à changement de phase
FR2764734A1 (fr) Procede de formation de plots de contact d'un dispositif a semiconducteur
FR2899381A1 (fr) Procede de realisation d'un transistor a effet de champ a grilles auto-alignees
EP2706582B1 (fr) Cellule mémoire à changement de phase
FR3056826A1 (fr) Cellule memoire a changement de phase
FR2858876A1 (fr) Procede de formation sous une couche mince d'un premier materiau de portions d'un autre materiau et/ou de zones de vide
EP1958258A1 (fr) Resistance dans un circuit integre
FR2885733A1 (fr) Structure de transistor a trois grilles
EP3701567B1 (fr) Procede de fabrication d'un composant electronique a doubles boites quantiques
EP3038149A1 (fr) Procede de realisation d'un circuit integre en trois dimensions
FR3104320A1 (fr) Structure d'interconnexion d'un circuit intégré
EP3890024B1 (fr) Puce électronique à deux mémoires à changement de phase et procédé de fabrication
EP1425795A1 (fr) Circuit integre, notamment cellule memoire dram avec contact a faible facteur de forme et procede de fabrication
FR3037720A1 (fr) Composant electronique et son procede de fabrication
EP1010202B1 (fr) Procede de minimisation de l'effet de coin par densification de la couche isolante
FR2880473A1 (fr) Memoire vive magnetique
EP4125141A1 (fr) Memoire a changement de phase
EP4199109A1 (fr) Grille arriere pour dispositif quantique
FR3065314A1 (fr) Memoire a changement de phase
FR2828764A1 (fr) Circuit integre et son procede de fabrication, et cellule de memoire incorporant un tel circuit

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180330

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

ST Notification of lapse

Effective date: 20210506