FR2990298A1 - Empilement de structures semi-conductrices et procede de fabrication correspondant - Google Patents

Empilement de structures semi-conductrices et procede de fabrication correspondant Download PDF

Info

Publication number
FR2990298A1
FR2990298A1 FR1254117A FR1254117A FR2990298A1 FR 2990298 A1 FR2990298 A1 FR 2990298A1 FR 1254117 A FR1254117 A FR 1254117A FR 1254117 A FR1254117 A FR 1254117A FR 2990298 A1 FR2990298 A1 FR 2990298A1
Authority
FR
France
Prior art keywords
face
semiconductor
housing
pillar
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1254117A
Other languages
English (en)
Inventor
Laurent-Luc Chapelon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR1254117A priority Critical patent/FR2990298A1/fr
Publication of FR2990298A1 publication Critical patent/FR2990298A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Structure formée d'un empilement d'au moins une première structure semiconductrice sur une deuxième structure semi-conductrice, les première et deuxième structures semi-conductrices (1, 2) étant formées à partir d'au moins un premier et un deuxième substrat (20) respectivement, ladite structure comprenant : - une couche isolante (11, 21) entre les premier et deuxième substrats (20), ladite couche isolante (11, 21) comprenant des niveaux métalliques d'interconnexion (13, 23) reliant électriquement les premier et deuxième substrats (20) entre eux ; - au moins un pilier d'interconnexion (6) formé d'une première portion (60,) et d'une deuxième portion (61), ladite première portion (60) traversant une fraction de l'épaisseur de ladite couche isolante (11, 21) et toute l'épaisseur du deuxième substrat (20), et ladite deuxième portion (61) formant saillie par rapport à une deuxième face (211) du deuxième substrat (2), ledit pilier d'interconnexion (6) s'étendant à partir d'une zone conductrice d'un desdits niveaux métalliques d'interconnexion (13, 23), et ladite deuxième face (211) étant opposée à la face en contact avec ladite couche isolante (11, 21).

Description

-1- EMPILEMENT DE STRUCTURES SEMI-CONDUCTRICES ET PROCEDE DE FABRICATION CORRESPONDANT Domaine technique L'invention se rattache au domaine de la microélectronique et plus particulièrement au domaine de l'interconnexion électrique « verticale » dans un empilement de structures semi-conductrices, telles que des puces électroniques (ou 10 « die » en anglais) et des plaques semi-conductrices (ou « wafer » en anglais). Arrière plan de l'invention L'intégration tridimensionnelle (ou 3D) consiste à empiler des composants 15 électroniques, en superposant des puces et/ou des wafers les uns sur les autres et en établissant des connexions électriques verticales entre ces composants par l'utilisation de piliers d'interconnexion et/ou de vias traversants les différentes couches des puces ou wafer. 20 Comme illustré sur les figures 1 et 2, les puces électroniques sont généralement fabriquées en série sur des plaques semi-conductrices (ou wafer) à base de silicium ou analogue, qui sont ensuite découpées. Plus précisément, des zones fonctionnelles 15, 25 nécessaires à la réalisation des fonctions dédiées des puces 1, 2, sont gravées dans un substrat semi-conducteur 10, 20 (ou « bulk » en 25 anglais) de la plaque. Ces zones fonctionnelles 15, 25 sont par ailleurs connectées à différents niveaux métalliques d'interconnexion 13, 23 réalisés à l'intérieur d'une couche isolante 11, 21 typiquement à base d'oxyde de silicium ou analogue, formée sur la face supérieure du wafer. Ces différents niveaux métalliques d'interconnexion 13, 23 permettent notamment de reporter les connexions 30 électriques des zones fonctionnelles 15, 25 sur la face supérieure 110, 210 (ou face avant) de la couche isolante 11, 21 en prévision de connexion avec d'autres puces. -2- La plaque peut ensuite être découpée pour séparer les différentes puces ainsi obtenues. Selon une pratique illustrée sur les figures 3 à 4, l'empilement de puces peut 5 être de type face-à-face (ou « face-to-face » en anglais), c'est-à-dire que les faces avant 110, 210 de deux puces 1, 2 sont mises en regard l'une de l'autre. Dans ce cas particulier, pour assurer la connexion électrique verticale entre une première et une deuxième puces 1, 2, il est courant de prévoir pour chacune des puces 1, 2, des piliers d'interconnexion 14, 24. Chaque pilier 14, 24 s'étend à partir d'une zone 10 conductrice 130, 230 (ou « pad » en anglais) de la face avant 110, 210 de la puce 1, 2 et est en saillie par rapport à la face avant 110, 210 de cette puce 1, 2. Ces zones conductrices 130, 230, typiquement à base de cuivre, d'aluminium ou analogue, forment généralement ce qu'on appelle le dernier niveau métallique 15 d'interconnexion des niveaux métalliques 13, 23 de la couche d'oxyde de la puce 1, 2. Ces zones conductrices 130, 230 servent notamment de plage d'accueil pour la croissance des piliers d'interconnexion 14, 24. En outre, chaque pilier 14, 24 peut être surmonté d'un dôme 140 à base d'un alliage étain argent (Sn/Ag) destiné à faciliter la soudure avec un autre pilier d'interconnexion ou à une autre zone de 20 connexion. Pour connecter verticalement les deux puces 1, 2, il convient donc de mettre en contact l'extrémité libre d'un des piliers d'interconnexion 14 de la première puce 1 avec l'extrémité libre d'un des piliers d'interconnexion 24 de la deuxième 25 puce 2, et d'effectuer un recuit pour faire fondre le dôme 140 et fusionner les deux piliers 14, 24. L'espace laissé entre les faces avant 110, 210 des deux puces 1, 2 peut ensuite être comblé par dépôt d'une résine polymère 3 de type époxy ou analogue, communément nommée « underfill » en anglais Enfin, une résine d'encapsulation 4 est déposée pour recouvrir complètement l'une des puces, et 30 notamment la première puce 1. 2 9 902 9 8 -3- Par ailleurs, comme illustré sur les figures 2 à 4, il est également possible de prévoir des trous métallisés d'interconnexion 26 dans la deuxième puce 2. Ces trous métallisés d'interconnexion 26, également appelés « vias » ou TSV (acronyme anglo-saxon pour « Through Silicon Via »), sont reliés électriquement à des niveaux métalliques d'interconnexion 23 de la deuxième puce 2 et débouchent sur la face inférieure 211 (ou face arrière) de cette deuxième puce 2. Une couche de redistribution 27 métallique (ou RDL acronyme anglo-saxon pour « ReDistribution Layer ») est généralement déposée sur la face arrière 211 de la deuxième puce 2 sous forme de pistes métalliques. Cette couche de redistribution 27 est en contact avec les vias 26, et sert de support pour la croissance de plots conducteurs 28 en saillie par rapport à la face arrière 211 de cette deuxième puce 2. Ces plots 28 permettent notamment une connexion électrique avec un support présentant par exemple des pas de connexion (ou pitch) différents, ou tout simplement d'avoir des électrodes directement accessibles. Exposé de l'invention La solution d'interconnexion verticale présentée ci-dessus, bien que 20 convenable, présente l'inconvénient de nécessiter un alignement précis des piliers d'interconnexion des deux puces entre eux, pour obtenir une connexion électrique verticale correcte. Le processus de fabrication peut en outre être très long et couteux puisqu'il 25 nécessite de réaliser plusieurs opérations pour faire croitre les différents piliers d'interconnexion sur les faces avant et arrière des puces. En outre, ces opérations doivent être réalisées dans différents environnements contrôlés. Par ailleurs, dans certaines conditions de fonctionnement, le couplage entre 30 les vias et la couche de redistribution peut influencer électriquement sur les caractéristiques des composants. -4- Il existe donc un besoin pour une solution d'interconnexion électrique verticale moins complexe et moins couteuse. Dans ce contexte, une nouvelle structure d'empilement de structures semi5 conductrices et un procédé de fabrication correspondant sont présentés ci-après. Il est ainsi proposé, selon un aspect, une structure formée d'un empilement d'au moins une première structure semi-conductrice sur une deuxième structure semi-conductrice, les première et deuxième structures semi-conductrices étant 10 formées à partir d'au moins un premier et un deuxième substrat respectivement. La structure comprend notamment : - une couche isolante entre les premier et deuxième substrats, ladite couche isolante comprenant des niveaux métalliques d'interconnexion reliant électriquement les premier et deuxième substrats entre eux ; 15 - au moins un pilier d'interconnexion formé d'une première portion et d'une deuxième portion, ladite première portion traversant une fraction de l'épaisseur de ladite couche isolante et toute l'épaisseur du deuxième substrat, et ladite deuxième portion formant saillie par rapport à une deuxième face du deuxième substrat, ledit pilier d'interconnexion s'étendant 20 à partir d'une zone conductrice d'un desdits niveaux métalliques d'interconnexion, et ladite deuxième face étant opposée à la face en contact avec ladite couche isolante. La première structure semi-conductrice peut être une première puce 25 électronique. La deuxième structure semi-conductrice peut être une deuxième puce électronique ou une plaque semi-conductrice. 30 Avantageusement, le diamètre de la première portion du pilier d'interconnexion est inférieur à celui de la deuxième portion. -5- Il est également proposé, selon un autre aspect, un procédé de fabrication d'un empilement d'au moins une première structure semi-conductrice sur une deuxième structure semi-conductrice, - la première structure semi-conductrice comprenant - - un premier substrat semi-conducteur recouvert d'une première couche isolante comprenant des niveaux métalliques d'interconnexions ; - une première face comprenant une pluralité de zones conductrices formant le dernier niveau métallique d'interconnexion de cette première structure semi-conductrice ; - la deuxième structure semi-conductrice comprenant - - un deuxième substrat semi-conducteur recouvert d'une deuxième couche isolante comprenant des niveaux métalliques d'interconnexions ; - une première face comprenant une pluralité de zones conductrices formant le dernier niveau métallique d'interconnexion de cette deuxième structure semi-conductrice ; Le procédé comprenant - - la réalisation d'au moins un logement ouvert sur la première face de la deuxième structure, s'étendant à travers toute l'épaisseur de la deuxième couche isolante et à travers une fraction de l'épaisseur du deuxième substrat ; - l'obturation du logement par la mise en contact direct de la première face de la première structure avec celle de la deuxième structure, l'une au moins desdites zones conductrices de la première structure étant disposée à l'aplomb du logement et définissant une zone d'accueil ; - l'ouverture du logement vers la deuxième face de la deuxième structure, ladite deuxième face étant opposée à la première face de ladite deuxième structure ; et - la réalisation d'un pilier d'interconnexion présentant une première portion dans le logement et une deuxième portion en saillie par rapport à la deuxième face de la deuxième structure, ladite première portion s'étendant à partir de ladite zone d'accueil. -6- Par exemple, le diamètre de la deuxième portion est supérieur à celui de la première portion.
Avantageusement, l'étape d'obturation du logement peut comprendre la mise en contact direct de tout ou partie des zones conductrices de la première structure avec tout ou partie des zones conductrices de la deuxième structure. Le procédé peut en outre comprendre, préalablement à la réalisation du pilier 10 d'interconnexion : - le dépôt d'une troisième couche isolante sur au moins la deuxième face de la deuxième structure et les parois internes du logement ; et - le dépôt conforme d'une couche barrière et d'une couche amorce sur la deuxième face de la deuxième structure, les parois internes du logement et 15 ladite zone d'accueil. Avantageusement, le procédé peut en outre comprendre l'élimination de la couche barrière et de la couche amorce dépourvues de pilier. 20 Selon un mode de réalisation, le procédé peut comprendre l'obtention de modules électronique 3D par découpage dudit empilement. Description sommaire des figures 25 Certaines caractéristiques de l'invention, ainsi que les avantages qui en découlent, ressortiront bien de la description des modes de réalisation qui suit, à l'appui des figures annexées données à titre d'exemple non limitatif, et dans lesquelles : La figure 1, décrite précédemment, est une vue en coupe partielle d'une 30 première puce incluant un pilier d'interconnexion selon un mode de réalisation de l'art antérieur ; -7- La figure 2, décrite précédemment, est une vue en coupe partielle d'une deuxième puce incluant un pilier d'interconnexion destinée à être soudé avec le pilier d'interconnexion de la première puce de la figure 1 selon un mode de réalisation de l'art antérieur ; Les figures 3 et 4, décrites précédemment, sont des vues en coupe de la structure d'empilement obtenu après soudure des piliers d'interconnexion des première et deuxième puces des figures 1 et 2, selon un mode de réalisation de l'art antérieur ; et Les figures 5 à 10 sont des vues en coupe partielle illustrant les différentes 10 étapes permettant de réaliser la structure d'empilement de deux structures semiconductrices, selon un mode de réalisation. Par souci de clarté, de mêmes éléments sont désignés par les mêmes références dans les différentes figures, et les diverses figures ne sont pas tracées à 15 l'échelle. Description détaillée Des portions d'une première et d'une deuxième structures semi-conductrices 20 1, 2 sont représentées sur la figure 5. Ces deux structures 1, 2 sont destinées à être superposées l'une sur l'autre selon un empilement de type face-à-face (ou face-toface) avec contact direct entre elles. Chacune des première et deuxième structures 1, 2 peut être une plaque semi-conductrice (ou wafer) ou une puce électronique (ou die). 25 La première structure 1 semi-conductrice comprend notamment : - un premier substrat semi-conducteur 10 qui peut comprendre une ou plusieurs zones fonctionnelles 15 ou circuits intégrés ; - une première couche isolante 11, par exemple à base d'oxyde de silicium ou 30 analogue, recouvrant le premier substrat 10 et comprenant notamment des niveaux métalliques d'interconnexion 13 ; -8- - une première face 110, formant la face avant de cette première structure semiconductrice 1, comprenant une pluralité de zones conductrices 130 du dernier niveau métallique d'interconnexion de cette première structure 1; et - une deuxième face 111, ou face arrière, opposée à la première face 110. 5 La deuxième structure semi-conductrice 2 comprend notamment : - un deuxième substrat semi-conducteur 20 qui peut également comprendre une ou plusieurs zones fonctionnelles 25 ou circuits intégrés ; - une deuxième couche isolante 21, par exemple à base d'oxyde de silicium ou 10 analogue, recouvrant le deuxième substrat 20 et comprenant notamment des niveaux métalliques d'interconnexion 23 ; - une première face 210, formant la face avant de cette deuxième structure semiconductrice 2, comprenant également une pluralité de zones conductrices 230 du dernier niveau métallique d'interconnexion de cette deuxième structure 2 ; et 15 - une deuxième face 211, ou face arrière, opposée à la première face 210. Pour chacune de ces première et deuxième structures 1, 2, les niveaux métalliques d'interconnexion 13, 23 sont superposés dans la couche isolante correspondante 11, 21, et le dernier niveau métallique d'interconnexion est le 20 niveau le plus éloigné du substrat correspondant 10, 20. En outre, chaque niveau métallique d'interconnexion 13, 23 peut être formé d'un ou de plusieurs éléments conducteurs parallèles ou sensiblement parallèles à la face avant 110, 210 du substrat correspondant 10, 20, et d'un ou de plusieurs éléments conducteurs verticaux perpendiculaires ou sensiblement perpendiculaires à la face avant 110, 25 220 du substrat correspondant 10, 20. Les éléments conducteurs de ces niveaux métalliques peuvent être à base de cuivre, d'aluminium ou analogue, et peuvent présenter différentes dimensions. Pour connecter électriquement tout ou partie des niveaux métalliques 13 de la 30 première structure 1 avec tout ou partie des niveaux métalliques 23 de la deuxième structure 2, un ou plusieurs logements 29 sont tout d'abord réalisés dans l'épaisseur de la deuxième structure 2 (un seul logement a été représenté dans les 2 9 902 9 8 -9- figures par souci de clarté). A ce stade, le logement 29 est ouvert sur la première face 210 (ou face avant) de la deuxième structure 2. En outre, ce logement 29 s'étend à travers toute l'épaisseur de la deuxième couche isolante 21 et à travers une fraction de l'épaisseur du deuxième substrat 20.
En pratique, le logement 29 est de préférence réalisé par un procédé de gravure profonde et est sensiblement cylindrique. La profondeur P de ce logement est de préférence inférieure à 100lum, par exemple sensiblement égale 50lum. Son diamètre D est de préférence inférieur à 12ium, par exemple sensiblement égal à 6ium. Dans tous les cas, la taille de l'ouverture du logement est de préférence telle qu'une des zones conductrices 130 de la première structure 1 puisse être contenue à l'intérieur de cette ouverture. Une fois le ou les logements 29 réalisés, les premières faces 110, 210 (ou face avant) des première et deuxième structures 1, 2 sont mises en contact, notamment par collage direct, obturant ainsi l'ouverture du ou des logements 29 (figure 6). Plus précisément, pour chacun des logements 29 de la deuxième structure 2, une zone conductrice 130 du dernier niveau métallique de la première structure 1 est disposée à l'aplomb du logement 29 et définie une zone d'accueil 131 (ou « pad » en anglais). Les autres zones conductrices 130 du dernier niveau métallique de la première structure 1 sont mises en contact direct avec les zones conductrices 230 du dernier niveau métallique de la deuxième structure 2. Ce collage direct peut être réalisé à l'aide d'un recuit à une température de l'ordre de 400°C par exemple, qui permet d'obtenir une adhésion forte entre les zones conductrices 130, 230 entre elles. En outre, les première et deuxième couches isolantes 11, 21 forment ensuite une couche isolante commune interposée entre les premier et deuxième substrats 10, 20. Préalablement à cette étape de mise en contact des faces avant 110, 210 des 30 première et deuxième structures 1, 2, il est possible de prévoir une étape de polissage de ces faces avant 110, 210. Cette étape de polissage permet notamment -10- d'aplanir les faces avant 110, 210 et les zones conductrices 130, 230 pour optimiser leur surface de contact. Dans le cas où la première structure 1 est une puce électronique, il est 5 possible de prévoir le dépôt d'une couche de résine d'encapsulation 4 sur cette puce électronique. Cette résine d'encapsulation peut notamment être à base d'époxy ou analogue. Dans une étape ultérieure, pour pouvoir opérer sur la deuxième face 211 (ou 10 face arrière) de la deuxième structure 2, un organe support 5 est solidarisé temporairement à la face arrière 111 de la première structure 1. Cet organe support 5, communément appelé « poignée » ou « carrier », peut être un substrat 50 en matériau adapté pour jouer le rôle de support mécanique, par exemple à base de silicium, verre, ou autre. Par ailleurs, cet organe support 5 est temporairement 15 solidarisé à la face arrière 111 de la première structure 1 par l'intermédiaire d'une couche de matériau adhésif 51, par exemple en polyimide. Le substrat 50 de l'organe support 5 peut présenter une épaisseur supérieure à 725ùm, par exemple sensiblement égale à 775ùm. En outre, la couche de matériau adhésif 51 peut présenter une épaisseur inférieure à 100ùm par exemple sensiblement égale 20ùm. 20 De même, préalablement à l'adhésion de l'organe support 5, il est possible de prévoir une étape de polissage de la face arrière 111 de la première structure 1, afin d'amincir l'épaisseur de la première structure 1 et d'aplanir la surface destinée à recevoir l'organe support 5. 25 Une fois l'organe support 5 collé à la face arrière 111 de la première structure 1, on réalise l'ouverture de chaque logement 29 vers la face arrière 211 de la deuxième structure 2 (figure 7). Pour ce faire, selon un mode de réalisation, le procédé suivant peut être mis en oeuvre : 30 - d'abord un meulage (ou « grinding » en anglais), par exemple en commençant avec un grain fort puis en enchainant avec un grain plus fin pour amincir la face arrière 211 de la deuxième structure 2 ; 2 9 902 9 8 11- - puis un polissage de type mécano-chimique (ou CMP acronyme anglo-saxon pour «Chemical Mechanical Polishing ») qui permet simultanément d'éliminer l'éventuelle couche écrouie due au meulage, et d'ouvrir le logement 29 vers la face arrière 211 de la deuxième structure 2. En pratique, à ce stade, la profondeur H1 du logement est de préférence inférieure à 90(m, par exemple sensiblement égale à 40i(m. La zone d'accueil 131 contenue dans chaque logement 29 étant ainsi rendue apparente, lors d'une étape ultérieure, on réalise un pilier d'interconnexion 6 pour 10 chaque logement 29 (figures 8 et 9). Chaque pilier d'interconnexion 6, typiquement à base de cuivre ou analogue, s'étend à partir de la zone d'accueil 131. En outre, chaque pilier d'interconnexion 6 a notamment la particularité de présenter une première portion 15 60 dans le logement 29 et une deuxième portion 61 en saillie par rapport à la face arrière 211 de la deuxième structure 2. De préférence, le diamètre de la première portion 60 est inférieur à celui de la deuxième portion 61. En pratique, la deuxième portion 61 présente une hauteur 112 inférieure à 130(m, par exemple sensiblement égale à 80(m, et un diamètre D2 inférieur à 100(m, par exemple sensiblement 20 égal à 50i(m. Selon un mode de réalisation, les étapes suivantes peuvent être mises en oeuvre pour réaliser ces piliers d'interconnexion : 25 - Le dépôt d'une troisième couche isolante 200, typiquement à base d'oxyde de silicium, sur la face arrière 211 de la deuxième structure 2 et les parois internes du logement 29. Ce dépôt est de préférence un dépôt dite pleine plaque, c'est-à-dire qu'elle recouvre la face arrière 211 de la deuxième structure 2 et tapisse les parois interne du logement 29. Cette troisième couche isolante 200 peut avantageusement 30 être déposée par une technique de SACVD (acronyme anglo-saxon pour « SubAtmospheric Chemical Vapour Deposition). - - L'élimination de la portion de la troisième couche isolante 200 recouvrant la zone d'accueil 131, par exemple par une gravure plasma très directive. - Le dépôt d'une couche barrière conductrice et d'une couche amorce conductrice (représentées sous la référence 201 sur les figures) sur la troisième couche isolante 200 et les parois internes du logement 29. Ce dépôt est de préférence également un dépôt dit pleine plaque, et peut être de type dépôt chimique en phase vapeur (ou CVD pour « Chemical Vapour Deposition) ou un dépôt physique en phase vapeur (ou PVD pour « Physical Vapour Deposition »).
La couche barrière est notamment à base d'un matériau conducteur apte à empêcher la diffusion d'atomes cuivre dans le substrat. Cette couche barrière peut par exemple être à base de tantale, de nitrure de tantale, de titane ou de nitrure de titane. La couche amorce, quant à elle, facilite la croissance du futur pilier d'interconnexion 6 et peut être à base de cuivre. En outre, du fait du retrait de l'isolant 200 sur la zone d'accueil 131, la couche barrière et la couche amorce recouvrent donc la zone d'accueil 131 et sont donc électriquement reliées aux niveaux métalliques d'interconnexion 13. - Le dépôt pleine plaque d'un masque de résine photosensible qui est 20 ensuite ouvert au niveau du logement 29, rendant apparentes la portion de la couche amorce qui recouvre la zone d'accueil 131. - Le dépôt de cuivre par voie électrolytique qui permet de former les première et deuxième portions 60, 61 du pilier d'interconnexion 6. Le dépôt de 25 cuivre peut ensuite se poursuivre par le dépôt d'un matériau conducteur, typiquement en alliage à base d'étain/argent, sous forme d'un dôme 610. - Enfin, comme illustré sur la figure 9, l'élimination du masque de résine photosensible et des portions de couche barrière et de couche amorce qui ne sont 30 pas recouvertes par un pilier. - Après la réalisation de ces piliers d'interconnexion 6, l'organe support 5 est désolidarisé de la structure ainsi obtenue, par exemple par chauffage de la couche adhésive 51.
Ainsi, au final, on obtient la structure d'empilement de la figure 10, qui comprend : - une couche isolante 11, 21 interposée entre les premier et deuxième substrats 10, 20, cette couche isolante comprenant des niveaux métalliques d'interconnexion 13, 23 reliant électriquement les premier et deuxième substrats 10 10, 20 entre eux ; - un ou des piliers d'interconnexions 6, chaque pilier 6 s'étendant à partir d'une zone conductrice 130 d'un desdits niveaux métalliques d'interconnexion 13, 23 et étant formés d'une première portion 60 et d'une deuxième portion 61. La première portion 60 traverse une fraction de l'épaisseur de cette couche isolante 15 11, 21 et toute l'épaisseur du deuxième substrat 20. La deuxième portion 61 est en saillie par rapport à la deuxième face 211 du deuxième substrat 2. Avantageusement, tout ou partie de la zone conductrice 130 est contenue dans le logement 29 après la mise en contact des première et deuxième structures 20 1, 2. En d'autres termes, la zone conductrice 130 peut présenter un diamètre supérieur à celui de l'ouverture du logement 29, ou peut présenter des dimensions telles que la zone conductrice 130 est entièrement contenue dans le logement 29 après la mise en contact des première et deuxième structures 1, 2. 25 Par exemple, en fonction du mode d'intégration des niveaux métalliques et pour améliorer la fiabilité de la structure, si le matériau constituant la zone conductrice 130 est susceptible de diffuser à travers la première couche isolante 11 jusqu'au premier substrat 10 par exemple, notamment lors des étapes ultérieures de fabrication ou d'utilisation, il est alors souhaitable que la couche barrière 201 30 encapsule toute la surface de la plage d'accueil 131. - Bien que la description ci-après ne présente que l'empilement d'une structure semi-conductrice sur une deuxième structure semi-conductrice, la solution développée ci-dessus peut également être mise en oeuvre pour l'empilement d'une pluralité de premières structures semi-conductrices, par exemple des puces électroniques. La structure d'empilement obtenue peut être découpée pour obtenir des modules électroniques 3D. La solution d'intégration 3D présentée ci-dessus, permet ainsi d'obtenir, de façon simple et moins couteuse, un empilement de structures semi-conductrices, tel que puce sur plaque (ou « die to wafer »), puce sur puce (ou « die to die ») ou plaque sur plaque (ou « wafer to wafer »). La connexion électrique « verticale », c'est-à-dire perpendiculaire ou sensiblement perpendiculaire au plan principal de la structure semi-conductrice, est assurée par des piliers d'interconnexion ayant la particularité de s'étendre, à partir d'un des niveaux métalliques d'interconnexion d'une des structures, à travers toute l'épaisseur de l'autre substrat jusqu'à former saillie par rapport à la face arrière de cet autre structure. Ce type de pilier d'interconnexion est donc solidement ancré dans l'empilement, grâce au collage directe en « face-to-face » et au logement réalisé 20 dans l'épaisseur d'une des structures. En outre, dans cette solution les piliers d'interconnexion sont réalisés en une étape contrairement aux solutions connues qui nécessitent de réaliser séparément les piliers sur chacune des structures semi-conductrice avant le collage face-à-face. 25

Claims (10)

  1. REVENDICATIONS1. Structure formée d'un empilement d'au moins une REVENDICATIONS1. Structure formée d'un empilement d'au moins une première structure semi- conductrice (1) sur une deuxième structure semi-conductrice (2), les première et deuxième structures semi-conductrices (1,
  2. 2) étant formées à partir d'au moins un premier et un deuxième substrat (10, 20) respectivement, ladite structure comprenant : - une couche isolante (11, 21) entre les premier et deuxième substrats (10, 20), ladite couche isolante (11, 21) comprenant des niveaux métalliques d'interconnexion (13, 23) reliant électriquement les premier et deuxième substrats (10, 20) entre eux ; - au moins un pilier d'interconnexion (6) formé d'une première portion (60) et d'une deuxième portion (61), ladite première portion (60) traversant une fraction de l'épaisseur de ladite couche isolante (11, 21) et toute l'épaisseur du deuxième substrat (20), et ladite deuxième portion (61) formant saillie par rapport à une deuxième face (211) du deuxième substrat (2), ledit pilier d'interconnexion (6) s'étendant à partir d'une zone conductrice (130) d'un desdits niveaux métalliques d'interconnexion (13, 23), et ladite deuxième face (211) étant opposée à la face en contact avec ladite couche isolante (11, 21). 2. Structure selon la revendication 1, dans laquelle la première structure semi- conductrice (1) est une première puce électronique.
  3. 3. Structure selon l'une des revendications 1 ou 2, dans laquelle la deuxième structure semi-conductrice (2) est une deuxième puce électronique ou une plaque semi-conductrice.
  4. 4. Structure selon l'une des revendications 1 à 3, dans laquelle le diamètre de la première portion (60) du pilier d'interconnexion (6) est inférieur à celui de la deuxième portion (61). 2 9 902 9 8 -16-
  5. 5. Procédé de fabrication d'un empilement d'au moins une première structure semi-conductrice (1) sur une deuxième structure semi-conductrice (2), - la première structure semi-conductrice (1) comprenant : 5 - un premier substrat semi-conducteur (10) recouvert d'une première couche isolante (11) comprenant des niveaux métalliques d'interconnexions (13) ; - une première face (110) comprenant une pluralité de zones conductrices (130) formant le dernier niveau métallique 10 d'interconnexion de cette première structure semi-conductrice (1) ; - la deuxième structure semi-conductrice (2) comprenant : - un deuxième substrat semi-conducteur (20) recouvert d'une deuxième couche isolante (21) comprenant des niveaux métalliques d'interconnexions (23) ; 15 - une première face (210) comprenant une pluralité de zones conductrices (230) formant le dernier niveau métallique d'interconnexion de cette deuxième structure semi-conductrice (2) ; le procédé comprenant : - la réalisation d'au moins un logement (29) ouvert sur la première face (210) 20 de la deuxième structure (2), s'étendant à travers toute l'épaisseur de la deuxième couche isolante (21) et à travers une fraction de l'épaisseur du deuxième substrat (20) ; - l'obturation du logement (29) par la mise en contact direct de la première face (110) de la première structure (1) avec celle (210) de la deuxième 25 structure (2), l'une au moins desdites zones conductrices (130) de la première structure (1) étant disposée à l'aplomb du logement (29) et définissant une zone d'accueil (131) ; - l'ouverture du logement (29) vers la deuxième face (211) de la deuxième structure (2), ladite deuxième face (211) étant opposée à la première face 30 (210) de ladite deuxième structure (2) ; et - la réalisation d'un pilier d'interconnexion (6) présentant une première portion (60) dans le logement (29) et une deuxième portion (61) en saillie par-17- rapport à la deuxième face (211) de la deuxième structure (2), ladite première portion (60) s'étendant à partir de ladite zone d'accueil (131).
  6. 6. Procédé selon la revendication 5, dans lequel le diamètre (D2) de la deuxième portion (61) est supérieur à celui de la première portion (60).
  7. 7. Procédé selon l'une des revendications 5 ou 6, dans lequel l'étape d'obturation du logement (29) comprend la mise en contact direct de tout ou partie des zones conductrices (130) de la première structure (1) avec tout ou partie des zones conductrices (230) de la deuxième structure (2).
  8. 8. Procédé selon l'une des revendications 5 à 7, comprenant en outre, préalablement à la réalisation du pilier d'interconnexion (6) : - le dépôt d'une troisième couche isolante (200) sur au moins la deuxième face (211) de la deuxième structure (2) et les parois internes du logement (29); et - le dépôt conforme d'une couche barrière et d'une couche amorce (201) sur la deuxième face (211) de la deuxième structure (2), les parois internes du logement (29) et ladite zone d'accueil (131).
  9. 9. Procédé selon la revendication 8, comprenant en outre l'élimination de la couche barrière et de la couche amorce (201) dépourvues de pilier (6).
  10. 10. Procédé selon l'une des revendications 5 à 9, comprenant l'obtention de modules électronique 3D par découpage dudit empilement.
FR1254117A 2012-05-04 2012-05-04 Empilement de structures semi-conductrices et procede de fabrication correspondant Withdrawn FR2990298A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1254117A FR2990298A1 (fr) 2012-05-04 2012-05-04 Empilement de structures semi-conductrices et procede de fabrication correspondant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1254117A FR2990298A1 (fr) 2012-05-04 2012-05-04 Empilement de structures semi-conductrices et procede de fabrication correspondant

Publications (1)

Publication Number Publication Date
FR2990298A1 true FR2990298A1 (fr) 2013-11-08

Family

ID=46514625

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1254117A Withdrawn FR2990298A1 (fr) 2012-05-04 2012-05-04 Empilement de structures semi-conductrices et procede de fabrication correspondant

Country Status (1)

Country Link
FR (1) FR2990298A1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851894A (en) * 1995-05-05 1998-12-22 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method of vertically integrating microelectronic systems
US20080230923A1 (en) * 2007-03-19 2008-09-25 Samsung Electronics Co., Ltd. Chip stack package and method of manufacturing the chip stack package
FR2928225A1 (fr) * 2008-07-31 2009-09-04 Commissariat Energie Atomique Realisation d'interconnexions verticales conductrices a base d'un polymere conducteur.
US20100200992A1 (en) * 2008-09-26 2010-08-12 International Business Machines Corporation Lock and Key Through-Via Method for Wafer Level 3D Integration and Structures Produced
US20100289144A1 (en) * 2009-05-14 2010-11-18 International Business Machines Corporation 3d integration structure and method using bonded metal planes
US20110133339A1 (en) * 2009-12-03 2011-06-09 Meng-Jen Wang Semiconductor Structure and Method for Making the Same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851894A (en) * 1995-05-05 1998-12-22 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method of vertically integrating microelectronic systems
US20080230923A1 (en) * 2007-03-19 2008-09-25 Samsung Electronics Co., Ltd. Chip stack package and method of manufacturing the chip stack package
FR2928225A1 (fr) * 2008-07-31 2009-09-04 Commissariat Energie Atomique Realisation d'interconnexions verticales conductrices a base d'un polymere conducteur.
US20100200992A1 (en) * 2008-09-26 2010-08-12 International Business Machines Corporation Lock and Key Through-Via Method for Wafer Level 3D Integration and Structures Produced
US20100289144A1 (en) * 2009-05-14 2010-11-18 International Business Machines Corporation 3d integration structure and method using bonded metal planes
US20110133339A1 (en) * 2009-12-03 2011-06-09 Meng-Jen Wang Semiconductor Structure and Method for Making the Same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHEN K N ET AL: "Integration schemes and enabling technologies for three-dimensional integrated circuits", IET COMPUTERS AND DIGITAL TECHNIQUES,, vol. 5, no. 3, 9 May 2011 (2011-05-09), pages 160 - 168, XP006037871, ISSN: 1751-861X, DOI: 10.1049/IET-CDT:20090127 *

Similar Documents

Publication Publication Date Title
EP2816624B1 (fr) Procédé de réalisation d'une liaison électrique traversante et d'un condensateur traversant dans un substrat
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
TWI525776B (zh) 最佳化之環型銅直通基板穿孔
JP5801889B2 (ja) 裏面コンタクトがビアファースト構造体又はビアミドル構造体で接続された超小型電子素子
EP3261116B1 (fr) Procede de fabrication collective de modules electroniques 3d
FR2966283A1 (fr) Procede pour realiser une structure de collage
FR2986904A1 (fr) Systeme d'assemblage de puces
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
FR2833106A1 (fr) Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
FR2983638A1 (fr) Procede de formation d'un circuit integre
FR3103630A1 (fr) Puce fonctionnelle adaptee pour etre assemblee a des elements filaires, et procede de fabrication d’une telle puce
FR2973938A1 (fr) Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
FR2957717A1 (fr) Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle
BE1019752A3 (fr) Structure de plots de connexion pour composant electronique
FR2901636A1 (fr) Connecteur a vias isoles
FR2990298A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
US10381394B2 (en) Electronic component and method of manufacturing the same
FR2958076A1 (fr) Procede de formation de vias electriques
EP3847694B1 (fr) Module electronique de puissance
EP1755164A2 (fr) Procédé d'assemblage de composants passifs et de composants actifs et circuit intégré correspondant
FR2978296A1 (fr) Puce electronique comportant des piliers de connexion, et procede de fabrication
FR2999017A1 (fr) Structure integree tridimensionnelle a dissipation thermique amelioree
EP2278613B1 (fr) Via de connexion électrique tubulaire constitué de plusieurs vias conducteurs élémentaires
FR2969381A1 (fr) Puce electronique comportant des piliers de connexion, et procede de fabrication

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150130