FR2984007A1 - Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue - Google Patents

Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue Download PDF

Info

Publication number
FR2984007A1
FR2984007A1 FR1161527A FR1161527A FR2984007A1 FR 2984007 A1 FR2984007 A1 FR 2984007A1 FR 1161527 A FR1161527 A FR 1161527A FR 1161527 A FR1161527 A FR 1161527A FR 2984007 A1 FR2984007 A1 FR 2984007A1
Authority
FR
France
Prior art keywords
layer
silicon
oxide
bonding interface
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1161527A
Other languages
English (en)
Other versions
FR2984007B1 (fr
Inventor
Didier Landru
Carole David
Ionut Radu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1161527A priority Critical patent/FR2984007B1/fr
Priority to US14/362,208 priority patent/US9659777B2/en
Priority to PCT/IB2012/002698 priority patent/WO2013088226A1/fr
Priority to KR1020147018986A priority patent/KR101972914B1/ko
Priority to CN201280059753.9A priority patent/CN103988285B/zh
Publication of FR2984007A1 publication Critical patent/FR2984007A1/fr
Application granted granted Critical
Publication of FR2984007B1 publication Critical patent/FR2984007B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02354—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light using a coherent radiation, e.g. a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Element Separation (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé de stabilisation d'une interface de collage (3) par adhésion moléculaire située au sein d'une structure (4), qui comprend une couche d'oxyde (5, 16, 23) inférieure ou égale à 100 nm, enterrée entre une couche active (14) et un substrat receveur (2). Ce procédé est remarquable en ce qu'il comprend les étapes consistant à : - former sur et/ou dans ladite couche active (14), une couche (6) de conversion d'énergie, - irradier cette structure (4) avec un laser (7) fournissant un flux d'énergie lumineuse absorbé par la couche de conversion d'énergie (6) et transformé en chaleur qui diffuse vers l'interface de collage (3), de manière à stabiliser ladite interface de collage, ladite couche active (14) étant transparent aux longueurs d'ondes dudit flux, conduisant la chaleur et ayant une épaisseur inférieure à 1 µm.

Description

DOMAINE DE L'INVENTION L'invention se situe dans le domaine de la fabrication de structures pour des applications dans le domaine de l'électronique, l'optique et/ou l'optronique. La présente invention concerne plus précisément un procédé de stabilisation d'une interface de collage, située au sein d'une telle structure, qui comprend une couche d'oxyde enterrée entre une couche active et un substrat receveur, cette couche d'oxyde enterrée ayant une épaisseur inférieure ou égale à 100 nm, ladite interface de collage ayant été obtenue par adhésion moléculaire. L'invention concerne également ces structures. ARRIERE-PLAN DE L'INVENTION La réalisation des structures multicouches précitées nécessite généralement la mise en oeuvre de procédés de collage et de transfert de couche(s) entre différentes plaques ou substrats. Parmi les différents procédés de collage, l'un d'entre eux, dit de "collage moléculaire", consiste à mettre directement en contact intime les surfaces à coller, sans qu'aucune matière additionnelle ne soit placée entre ces surfaces. Dans un tel cas, on dit que le collage se fait par "adhésion moléculaire" entre les deux surfaces. Ce procédé permet notamment de réaliser, de manière avantageuse, des structures connues sous l'acronyme anglo-saxon de "Se01" (qui signifie "Semiconductor On Insulator" pour "semi-conducteur sur isolant"), dans lesquelles une couche isolante, généralement un oxyde, est intercalée entre une couche mince de matériau semi-conducteur et un substrat receveur ou des structures similaires, connues sous l'acronyme "SOI", dans lesquelles la couche mince est en silicium. Il permet également de réaliser des structures connues sous l'acronyme de "SOI UTBOX" (qui signifie "Silicon On Insulator Ultra Thin Buried Oxide" pour "silicium sur isolant avec un oxyde enterré ultramince"), dans lesquelles une couche d'oxyde d'une épaisseur inférieure ou égale à 50 nm (50 nanomètres), voire même inférieure ou égale à 20 nm et supérieure à 1 nm est enterrée entre une couche de silicium et un substrat receveur. De telles structures Se01, SOI ou SOI UTBOX peuvent par exemple 5 être fabriquées en collant une couche de matériau semi-conducteur (par exemple du silicium) d'un substrat donneur, sur un substrat receveur recouvert d'une couche d'oxyde et en la transférant sur cette couche d'oxyde par détachement depuis ledit substrat donneur. La structure obtenue présente une interface de collage entre une couche d'oxyde et une couche de matériau semi10 conducteur. Toutefois, afin de prévenir l'apparition de cloques d'hydrogène lors du recuit de détachement, notamment dans le cas des SOI UTBOX, ces structures sont avantageusement fabriquées par collage d'un substrat donneur recouvert d'une couche d'oxyde sur un substrat receveur également recouvert d'une couche 15 d'oxyde. Une fois collées, les deux couches d'oxyde n'en forment plus qu'une. Cependant, après les traitements de finition effectués sur la structure SOI UTBOX ainsi obtenue, on a observé une stabilisation (ou renforcement) de l'interface de collage oxyde/oxyde incomplète, probablement due au piégeage d'eau au niveau de cette interface. 20 Cette stabilisation incomplète est susceptible de perturber les performances des dispositifs ou des composants électroniques qui seront fabriqués à partir de ces structures et qui incluront ladite couche d'oxyde enterrée ultramince. Or, pour certaines applications, la couche d'oxyde enterrée (BOX) 25 joue un rôle électrique important (par exemple dans des architectures du type "plan de masse" ou "grille arrière", connues respectivement sous la terminologie anglaise de "ground plane" ou "bock gate"). Tout défaut susceptible d'altérer les propriétés électriques du BOX, et notamment la densité de charge à l'interface, connue de l'homme du 30 métier sous l'abréviation de "Dit" et la charge de l'oxyde, connue sous l'abréviation de "Qbox", ou de compromettre son homogénéité peut alors s'avérer très pénalisant. Afin d'assurer des performances électriques satisfaisantes et reproductibles, il est nécessaire de parfaire la stabilisation de l'interface de 35 collage, que celle-ci soit formée entre deux couches d'oxyde ou entre une couche d'oxyde et une couche de silicium.
La stabilisation est un phénomène microscopique qui reflète l'établissement de liaisons atomiques (liaisons covalentes) entre les deux couches collées, et cela de manière homogène sur l'ensemble de l'interface de collage. Les traitements connus de l'art antérieur pour les substrats SOI 5 consistent à appliquer un recuit de stabilisation réalisé à une température supérieure à 1100°C, pendant plusieurs heures. Un tel recuit vient rallonger et compliquer le procédé de fabrication et augmente son coût. En outre, un tel recuit est susceptible de dégrader la qualité de la couche mince du substrat. En effet, au-delà de 1000°C, 10 des défauts connus sous la terminologie anglaise de "slip lines" (qui signifie lignes de glissement) peuvent être engendrés du fait de l'apparition de zones de contrainte localisées au niveau des points de contact entre le substrat et le dispositif destiné à le soutenir dans le four. L'invention a donc pour but de fournir un procédé de stabilisation 15 d'une interface de collage par adhésion moléculaire, qui ne présente pas les inconvénients précités de l'état de la technique. A cet effet, l'invention concerne un procédé de stabilisation d'une interface de collage, située au sein d'une structure pour des applications dans les domaines de l'électronique, l'optique et/ou l'optronique et qui comprend une 20 couche d'oxyde enterrée entre une couche active et un substrat receveur, cette couche d'oxyde enterrée ayant une épaisseur inférieure ou égale à 100 nm, ladite interface de collage ayant été obtenue par adhésion moléculaire. Conformément à l'invention, ce procédé comprend les étapes consistant à : 25 - former sur et/ou dans ladite couche active, une couche dite "de conversion d'énergie", - irradier cette structure avec un flux d'énergie lumineuse fourni par un laser, de manière à ce que ce flux dirigé vers la structure soit absorbé par ladite couche de conversion d'énergie et transformé en chaleur au niveau de 30 cette couche, et à ce que cette chaleur diffuse dans ladite structure vers l'interface de collage, de manière à stabiliser ainsi ladite interface de collage, le matériau constituant ladite couche active étant transparent dans la gamme de longueurs d'ondes dudit flux d'énergie lumineuse, conduisant la chaleur et ayant une épaisseur inférieure à 1 pm. 35 Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou en combinaison : - la fluence du laser et le matériau constituant ladite couche de conversion d'énergie sont choisis de manière à amener ladite couche d'oxyde enterrée à une température supérieure à 1200°C ; - le matériau constituant ladite couche de conversion d'énergie a 5 une conductivité thermique inférieure à 20 W/m.K ; - ladite interface de collage s'étend soit entre deux couches d'oxyde qui, prises ensemble, constituent ladite couche d'oxyde enterrée, soit entre ladite couche d'oxyde enterrée et la couche active ; - l'irradiation de la structure est réalisée en exposant la surface 10 libre du substrat receveur, dite "face arrière", audit flux d'énergie lumineuse, le matériau constituant ce substrat receveur étant transparent dans la gamme de longueurs d'ondes dudit flux d'énergie lumineuse ; - le substrat receveur est en silicium ; - le substrat receveur est réalisé en un matériau choisi parmi le 15 saphir, l'oxyde d'aluminium (A1203), le nitrure d'aluminium (AIN), le carbure de silicium (SiC) et le quartz ; - le laser est un laser infrarouge dont la longueur d'onde est supérieure à 9 unn,; - le laser est un laser CO2 à impulsions ; 20 - ladite couche d'oxyde enterrée a une épaisseur inférieure à 50 nm, de préférence comprise entre 1 nm et 50 nm ; - le matériau constituant la couche active est un matériau semiconducteur ; - ledit matériau semi-conducteur est du silicium ; 25 - l'oxyde constituant la couche d'oxyde enterrée est choisi parmi l'oxyde de silicium (Si02), l'oxyde d'aluminium (A1203) et l'oxyde de hafnium (402) ; - la couche de conversion d'énergie est réalisée dans un matériau choisi parmi l'oxyde de silicium (Si02) et le nitrure de silicium (Si3N4) ; 30 - la couche de conversion d'énergie est réalisée en oxyde de silicium (Si02) et le traitement de stabilisation est suivi d'une étape de retrait de cette couche de conversion d'énergie. L'invention concerne également une structure de matériau sur isolant pour des applications dans les domaines de l'électronique, l'optique et/ou 35 l'optronique et qui comprend une couche d'oxyde d'une épaisseur inférieure ou égale à 100 nm, enterrée entre une couche active et un substrat receveur, cette structure comprenant une interface de collage par adhésion moléculaire. Conformément à l'invention, cette interface de collage est stabilisée et : - présente par observation au microscope électronique à balayage (MEB), après gravure à l'aide d'une solution de type Wright pendant 10 s environ, sur trois champs chacun d'une largeur de 3 [Inn, un nombre de défauts inférieur ou égal à un sur chacun de ces champs, - possède une résistance à la gravure par l'acide fluorhydrique (HF) à 10 une concentration de 10% en volume, de 0.3unn/nnin, - présente une valeur de Dit inférieure à 2.1011 cm-2.eV-1, et ladite couche d'oxyde enterrée présente une valeur de QBD supérieure à 10C/cnn2. Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou en combinaison : 15 - ladite couche active est en matériau semi-conducteur ; - ladite interface de collage s'étend soit entre deux couches d'oxyde qui, prises ensemble, constituent ladite couche d'oxyde enterrée, soit entre ladite couche d'oxyde enterrée et ladite couche active. - ladite couche active est en silicium ; 20 - le substrat receveur est en silicium ; - la structure est du type structure de silicium sur isolant à couche d'oxyde enterrée ultramince (SOI UTBOX) et ladite couche d'oxyde enterrée présente une épaisseur inférieure ou égale à 50 nm. 25 BREVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages de l'invention apparaîtront de la description qui va maintenant en être faite, en référence aux dessins annexés, qui en représentent, à titre indicatif mais non limitatif, un mode de 30 réalisation possible. Sur ces dessins : - les figures 1 et 2 représentent, de façon schématique, les différentes étapes successives d'un mode de réalisation d'un procédé de fabrication d'une structure multicouches, 35 - les figures 3 et 4 représentent, de façon également schématique, les différentes étapes du procédé de stabilisation d'une interface de collage conforme à l'invention, appliqué à ladite structure multicouches, dans laquelle l'interface de collage s'étend entre deux couches d'oxyde, et - la figure 5 est un schéma, à une échelle agrandie, représentant ladite structure pendant l'application du procédé de stabilisation conforme à l'invention. DESCRIPTION DETAILLEE D'UN MODE DE REALISATION Un mode de réalisation possible d'une structure multicouches, à 10 laquelle peut être appliquée le procédé de stabilisation conforme à l'invention, va maintenant être décrit en faisant référence aux figures 1 et 2. Sur la figure 1, on peut voir un substrat donneur 1, qui présente une face avant 11 et une face arrière opposée 12. Ce substrat donneur est réalisé dans un matériau de préférence 15 semi-conducteur, par exemple en silicium, en germanium, en silicium/germanium (SiGe), ou en nitrure de gallium (GaN). Il présente à proximité de sa face avant 11, une zone de fragilisation 13 qui délimite, avec la face avant 11, une couche active 14. Le reste du substrat porte la référence 15. 20 Cette zone de fragilisation 13 est de préférence formée par implantation d'espèces atomiques au travers du substrat 1, par exemple selon la technique connue de l'homme du métier sous le nom de marque de Smart Cut®. Le substrat 1 peut être monocouche ou multicouches. En outre, sa face avant 11 est recouverte d'une couche d'oxyde 25 16, par exemple d'oxyde de silicium (5i02), d'oxyde d'aluminium (A1203) ou d'oxyde d'hafnium (Hf02). La couche 16 pourrait également être constituée d'un empilement de plusieurs couches de ces oxydes, de préférence déposées les unes sur les autres. Sur la figure 1, on peut également voir un substrat receveur 2 qui 30 présente une face avant 21 et une face arrière opposée 22. La face avant 21 est recouverte d'une couche d'oxyde 23, par exemple d'oxyde de silicium (5i02), d'oxyde d'aluminium (A1203) ou d'oxyde d'hafnium (Hf02). La couche 23 pourrait également être constituée d'un empilement de plusieurs couches de ces oxydes 35 On notera que le substrat receveur 2 peut être mono ou multicouche.
Le substrat donneur 1 et le substrat receveur 2 sont ensuite collés l'un contre l'autre, par adhésion moléculaire, de façon que leurs couches d'oxyde respectives 16 et 23 viennent au contact l'une de l'autre. Les couches d'oxyde 16 et 23 peuvent être de même nature 5 chimique (même oxyde) ou de nature différente et peuvent être de mêmes épaisseurs ou d'épaisseurs différentes. L'interface de collage entre les deux substrats porte la référence 3. On procède ensuite au détachement du reste 15 du substrat 10 donneur 1, le long de la zone de fragilisation 13, de façon connue de l'homme du métier, par application de contraintes mécaniques et/ou chimiques et/ou thermiques. On obtient alors une structure de matériau sur isolant, référencée 4, qui comprend successivement le substrat receveur 2, deux couches 15 d'oxyde 23 et 16 et enfin la couche active 14, (voir figure 2) et même une structure 4 de semi-conducteur sur isolant (Se01) lorsque la couche active 4 est en matériau semi-conducteur. La couche active 14 est ainsi dénommée car c'est dans celle-ci ou sur celle-ci que seront fabriqués ultérieurement les composants électroniques, 20 optiques ou optroniques. Les deux couches d'oxyde superposées 16 et 23 forment ensemble une couche d'oxyde dite "enterrée" et qui porte la référence générale 5. Cette structure 4 est ensuite soumise au procédé de stabilisation de l'interface de collage 3 conforme à l'invention, et dont la première étape est 25 représentée sur la figure 3. Celle-ci consiste à former sur et/ou dans la couche active 14 une couche 6, dite "de conversion d'énergie". L'étape suivante du procédé, représentée sur la figure 4, consiste à irradier ladite structure 4, avec un flux d'énergie lumineuse, fourni par un laser 30 7, de façon à stabiliser l'interface de collage 3. Le phénomène de stabilisation de l'interface de collage 3 va maintenant être expliqué en liaison avec la figure 5. De préférence, le laser 7 est déplacé de façon à balayer la totalité de la surface libre du substrat receveur 2, c'est-à-dire sa face arrière 22. 35 L'énergie lumineuse fournie par le laser traverse le substrat receveur 2, la couche d'oxyde enterrée 5, la couche active 14, et est absorbée par la couche de conversion d'énergie 6 (le trajet est matérialisé par la flèche i). Le laser traverse la couche d'oxyde enterré 5 sans être absorbé car celle-ci est trop fine, comme cela sera expliqué ultérieurement. Le laser 7 permet ainsi d'obtenir un chauffage fort et rapide de la couche 6. D'une manière générale, le choix du laser est dicté par la puissance à fournir et la nature des matériaux constituant le substrat receveur 2, la couche active 14 et la couche de conversion d'énergie 6, comme cela est expliqué ci-après.
Le laser 7 est de préférence un laser infrarouge dont la longueur d'onde est supérieure à 9 [Inn. Dans le cas où le substrat receveur 2 est en silicium, il s'agit de préférence d'un laser à CO2, à impulsions. Les impulsions utilisées sont de préférence courtes. A titre 15 d'exemple illustratif, pour des impulsions inférieures à 1 us, la densité de puissance requise est de l'ordre de 104 à 105 W/cnn2. Pour des impulsions inférieures à 1 ns, la densité de puissance est de l'ordre de 108 W/cm2. Le matériau constituant le substrat receveur 2 est donc choisi de façon à être transparent dans la gamme des longueurs d'onde du laser 7. Il peut 20 s'agir, par exemple, soit du silicium comme mentionné précédemment, soit du saphir, du quartz, du nitrure d'aluminium l'AIN, de l'oxyde d'aluminium (A1203), ou du SiC. Le matériau constituant la couche de conversion d'énergie 6 est choisi de façon à absorber l'énergie dans la gamme de longueurs d'onde fournie 25 par le laser 7 et à ne pas ou peu conduire la chaleur. En d'autres termes, sa conductivité thermique est de préférence inférieure à 20W/m.K. En illuminant la structure 4 par sa face arrière 22, c'est la partie enterrée de la couche de conversion d'énergie 6 qui va chauffer au maximum. De ce fait, la chaleur diffuse en retour dans la structure 4 en 30 direction de la couche d'oxyde enterrée 5 et de l'interface de collage 3 (trajet matérialisé par les flèches ii). La couche de conversion d'énergie 6 est réalisée de préférence dans un matériau choisi parmi l'oxyde de silicium (Si02) et le nitrure de silicium (Si3N4)- 35 Dans le cas où la couche active 14 est en silicium, la couche de conversion d'énergie 6 peut être formée, par exemple, par oxydation thermique de cette couche active, par recuit dans une atmosphère riche en oxygène par exemple, à une température de l'ordre de 600°C ou plus, de façon à obtenir du Si02. Dans le cas où la couche active 14 est dans un matériau autre que 5 le silicium, la couche 6 peut être formée par une technique de dépôt chimique en phase vapeur CVD (dépôt de nitrure ou d'oxyde de silicium). Dans le cas où la couche 6 est du nitrure de silicium et la couche active 14 du silicium, la couche 6 peut être obtenue par nitruration du silicium (recuit à 600°C dans une atmosphère contenant de l'azote) ou bien par un dépôt 10 CVD. Le matériau constituant la couche active 14 doit être transparent dans la gamme des longueurs d'onde fournies par le laser 7, de façon à autoriser le transfert de lumière vers la couche 6, (flèche i), doit être un bon conducteur thermique, de façon à permettre le transfert de chaleur en retour vers la couche 15 d'oxyde enterrée 5 (flèches ii) et doit présenter une épaisseur inférieure à 1 [Inn, de préférence encore comprise entre quelques nanomètres et 1 [Inn, pour les deux raisons précitées. En outre, la fluence du laser 7 et le matériau constituant la couche de conversion de l'énergie 6 sont choisis, de manière à amener la couche d'oxyde 20 enterrée 5 de préférence à une température supérieure à 1200°C et à stabiliser ainsi l'interface de collage 3. De préférence, on veillera à ne pas dépasser la température de fusion de l'oxyde, par exemple 1600°C pour du Si02, 2000° C pour Hf02 et A1203, ni la température de fusion de la couche active 14. De préférence, la fluence est comprise entre 0.1 J/m2 et 10 J/m2. 25 On notera que la durée d'illumination de la structure n'est pas un critère fondamental dès lors de l'on atteint la température de stabilisation. En conséquence, bien qu'il soit possible d'utiliser d'autres lasers qu'un laser CO2, il n'est pas indispensable d'utiliser des lasers beaucoup plus coûteux, par exemple des lasers à impulsions brèves. Ceci est un avantage de l'invention. 30 Le procédé conforme à l'invention s'applique plus particulièrement à des structures dont la couche d'oxyde enterrée 5 présente une épaisseur inférieure ou égale à 100 nm. En effet, en dessous de cette épaisseur, l'oxyde enterré est trop fin pour absorber une puissance significative du laser et n'est quasiment pas chauffé par le flux d'énergie lumineuse fourni par le laser 7 et qui 35 le traverse pour atteindre la couche de conversion d'énergie 6, (sens de la flèche i).
En revanche une fois l'énergie lumineuse convertie en chaleur par la couche 6, cette chaleur peut être absorbée même par une couche d'oxyde 5 inférieure ou égale à 100 nm. L'invention peut même s'appliquer à des structures dont la couche 5 d'oxyde enterrée 5 présente une épaisseur voisine de 50 nm, voire même inférieure à cette valeur, par exemple voisine de 20 nm. De préférence, cette couche d'oxyde enterrée est supérieure à 1 nm. La stabilisation est un phénomène microscopique qui reflète l'établissement de liaisons atomiques (liaisons covalentes) entre les deux faces en 10 contact, et cela de manière homogène sur l'ensemble de l'interface de collage 3. Le non-établissement de ces liaisons, même très localement, peut être révélé chimiquement par une gravure à l'aide d'une solution de Wright (telle que décrite dans la publication Margaret Wright Jenkins, Journal of the Electrochemical Society 124, 757- 759, (1977)), appliquée pendant 10 s environ.
15 Ainsi, une interface de collage stabilisée présente nécessairement une forte énergie de collage, mais l'inverse n'est pas vrai. Dans la suite de la description et des revendications, on considère qu'une interface de collage est correctement stabilisée, dès lors que, par observation au microscope électronique à balayage (MEB) de l'interface de 20 collage, après gravure à l'aide d'une solution de Wright, sur trois champs dont chacun s'étend sur tout le diamètre du substrat et sur une largeur de 3 [Inn, on observe sur chaque champ un nombre de défauts inférieur ou égal à un. Une interface de collage ne présentant aucun défaut sur les trois champs sera alors considérée comme parfaitement stabilisé.
25 Une interface présentant un défaut par champ de 3 [Inn de large sera considérée comme faiblement stabilisée. Mais elle sera toutefois considérée comme suffisamment satisfaisante pour l'invention. Enfin, une interface de collage présentant plus d'un défaut par champ de 3 [Inn de large sera considérée comme non stabilisée.
30 En outre, l'interface de collage oxyde/oxyde 3 sera considérée comme correctement stabilisée si, elle possède une résistance à la gravure par l'acide fluorhydrique (HF) à une concentration de 10% en volume, de 0.3unn/nnin, et si elle présente une valeur de Dit inférieure à 2.1011 cm-2.eV-1, et si la couche d'oxyde enterrée 5 présente une valeur de Qbd supérieure à 10C/cnn2.
35 Pour mémoire, on rappellera que "Dit" désigne la densité de pièges au niveau de l'interface de collage, ces pièges limitant la mobilité des porteurs électriques dans les différentes couches, en particulier dans la couche active 14. Une valeur de Dit faible (inférieure à 2.10" cm-2.eV-1) est associée avec une mobilité plus élevée des porteurs et donc à de meilleures propriétés électriques de la structure finale. "Qbd" désigne la mesure de la charge jusqu'à la panne connue en anglais sous le terme de - Charge-to-breakdown rneasurernent » (voir la norme JESD35-A - Procedure for the Wafer-Level Testing of Thin Dielectrics, April 2001) L'invention s'applique également à la stabilisation d'une interface de collage entre une couche d'oxyde "enterrée" et la couche active 14 ou d'autres 10 interfaces de collage. Dans le premier cas, le substrat receveur 2 est recouvert d'une couche d'oxyde 23.La structure 4 traitée comprend donc une unique couche d'oxyde 23, enterrée entre la couche active 14 et le substrat receveur 2. Les paramètres de mise en oeuvre du procédé de stabilisation et 15 les critères retenus pour une stabilisation satisfaisante sont les mêmes que ceux décrits précédemment pour le premier mode de réalisation. Le procédé conforme à l'invention présente l'avantage de pouvoir être intégré facilement dans un procédé de fabrication d'une structure Se01 ou SOI, notamment lorsque le matériau constituant la couche de conversion 20 d'énergie 6 est de l'oxyde. En effet, ces procédés de fabrication intègrent souvent une étape d'oxydation sacrificielle parmi les traitements de finition de surface de ces structures, comme cela est décrit dans US-6 403 450. Le procédé de stabilisation peut donc s'insérer entre l'oxydation qui permet de créer la couche de conversion 6 et son retrait. Tout dommage 25 éventuellement causé à la couche 6 lors de la stabilisation est sans conséquence puisque cette couche est enlevée ultérieurement. Enfin, les deux surfaces de la couche active 14 étant protégées pendant l'illumination, son endommagement n'est pas à craindre.

Claims (21)

  1. REVENDICATIONS1. Procédé de stabilisation d'une interface de collage (3), située au sein d'une structure (4) pour des applications dans les domaines de l'électronique, l'optique et/ou l'optronique et qui comprend une couche d'oxyde (5, 16, 23) enterrée entre une couche active (14) et un substrat receveur (2), cette couche d'oxyde enterrée (5, 16, 23) ayant une épaisseur inférieure ou égale à 100 nm, ladite interface de collage (3) ayant été obtenue par adhésion moléculaire, caractérisé en ce qu'il comprend les étapes consistant à : - former sur et/ou dans ladite couche active (14), une couche (6) dite "de conversion d'énergie", - irradier cette structure (4) avec un flux d'énergie lumineuse fourni par un laser (7), de manière à ce que ce flux dirigé vers la structure soit absorbé par ladite couche de conversion d'énergie (6) et transformé en chaleur au niveau de cette couche, et à ce que cette chaleur diffuse dans ladite structure (4) vers l'interface de collage (3), de manière à stabiliser ainsi ladite interface de collage (3), le matériau constituant ladite couche active (14) étant transparent dans la gamme de longueurs d'ondes dudit flux d'énergie lumineuse, conduisant la chaleur et ayant une épaisseur inférieure à 1 [Inn.
  2. 2. Procédé selon la revendication 1, caractérisé en ce que la 20 fluence du laser (7) et le matériau constituant ladite couche de conversion d'énergie (6) sont choisis de manière à amener ladite couche d'oxyde enterrée (5, 16, 23) à une température supérieure à 1200°C.
  3. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que le matériau constituant ladite couche de conversion d'énergie (6) a une 25 conductivité thermique inférieure à 20 W/m.K.
  4. 4. Procédé selon l'une des revendications précédentes, caractérisé en ce que ladite interface de collage (3) s'étend soit entre deux couches (16, 23) d'oxyde qui, prises ensemble, constituent ladite couche d'oxyde enterrée (5), soit entre ladite couche d'oxyde enterrée (5, 16, 23) et la couche active (14). 30
  5. 5. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'irradiation de la structure (4) est réalisée en exposant la surface libre (22) du substrat receveur (2), dite "face arrière", audit flux d'énergie lumineuse,le matériau constituant ce substrat receveur étant transparent dans la gamme de longueurs d'ondes dudit flux d'énergie lumineuse.
  6. 6. Procédé selon l'une des revendications précédentes, caractérisé en ce que le substrat receveur (2) est en silicium.
  7. 7. Procédé selon l'une des revendications 1 à 5, caractérisé en ce que le substrat receveur (2) est réalisé en un matériau choisi parmi le saphir, l'oxyde d'aluminium (A1203), le nitrure d'aluminium (AIN), le carbure de silicium (SiC) et le quartz.
  8. 8. Procédé selon l'une des revendications précédentes, caractérisé 10 en ce que le laser (7) est un laser infrarouge dont la longueur d'onde est supérieure à 9 pm.
  9. 9. Procédé selon l'une des revendications précédentes, caractérisé en ce que le laser est un laser CO2 à impulsions.
  10. 10. Procédé selon l'une des revendications précédentes, 15 caractérisé en ce que ladite couche d'oxyde enterrée (5, 16, 23) a une épaisseur inférieure à 50 nm, de préférence comprise entre 1 nm et 50 nm.
  11. 11. Procédé l'une des revendications précédentes, caractérisé en ce que le matériau constituant la couche active (14) est un matériau semiconducteur. 20
  12. 12. Procédé selon la revendication 11, caractérisé en ce que ledit matériau semi-conducteur est du silicium.
  13. 13. Procédé l'une des revendications précédentes, caractérisé en ce que l'oxyde constituant la couche d'oxyde enterrée (5, 16, 23) est choisi parmi l'oxyde de silicium (Si02), l'oxyde d'aluminium (A1203) et l'oxyde de hafnium 25 (402).
  14. 14. Procédé l'une des revendications précédentes, caractérisé en ce que la couche de conversion d'énergie (6) est réalisée dans un matériau choisi parmi l'oxyde de silicium (Si02) et le nitrure de silicium (Si3N4).
  15. 15. Procédé selon l'une des revendications 1 à 13, caractérisé en 30 ce que la couche de conversion d'énergie (6) est réalisée en oxyde de silicium (Si02) et en ce que le traitement de stabilisation est suivi d'une étape de retrait de cette couche de conversion d'énergie.
  16. 16. Structure de matériau sur isolant (4) pour des applications dans les domaines de l'électronique, l'optique et/ou l'optronique et qui comprend 35 une couche d'oxyde (5, 16, 23) d'une épaisseur inférieure ou égale à 100 nm, enterrée entre une couche active (14) et un substrat receveur (2), cettestructure comprenant une interface de collage (3) par adhésion moléculaire, caractérisée en ce que cette interface de collage (3) est stabilisée et : - présente par observation au microscope électronique à balayage (MEB), après gravure à l'aide d'une solution de Wright pendant 10 s environ, sur 5 trois champs chacun d'une largeur de 3 pm, un nombre de défauts inférieur ou égal à un sur chacun de ces champs, - possède une résistance à la gravure par l'acide fluorhydrique (HF) à une concentration de 10% en volume, de 0.3 unn/nnin, - présente une valeur de Dit inférieure à 2.1011 cm-2.eV-1, 10 et en ce que ladite couche d'oxyde enterrée (5, 16, 23) présente une valeur de QBD supérieure à 10C/cnn2.
  17. 17. Structure de semi-conducteur sur isolant (Se01) (4) selon la revendication 16, caractérisé en ce que la couche active (14) est en matériau semi-conducteur. 15
  18. 18. Structure selon la revendication 16 ou 17, caractérisé en ce que ladite interface de collage (3) s'étend soit entre deux couches (16, 23) d'oxyde qui, prises ensemble, constituent ladite couche d'oxyde enterrée (5), soit entre ladite couche d'oxyde enterrée (5, 16, 23) et ladite couche active (14).
  19. 19. Structure de silicium sur isolant (SOI) selon l'une des 20 revendications 16 à 18, caractérisée en ce que ladite couche active (14) est en silicium.
  20. 20. Structure de silicium sur isolant (SOI) selon la revendication 19, caractérisée en ce que le substrat receveur (2) est en silicium.
  21. 21. Structure de silicium sur isolant à couche d'oxyde enterrée 25 ultramince (SOI UTBOX) selon la revendication 19 ou 20, caractérisée en ce que ladite couche d'oxyde enterrée (5, 16, 23) présente une épaisseur inférieure ou égale à 50 nm.
FR1161527A 2011-12-13 2011-12-13 Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue Active FR2984007B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1161527A FR2984007B1 (fr) 2011-12-13 2011-12-13 Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue
US14/362,208 US9659777B2 (en) 2011-12-13 2012-12-13 Process for stabilizing a bonding interface, located within a structure which comprises an oxide layer and structure obtained
PCT/IB2012/002698 WO2013088226A1 (fr) 2011-12-13 2012-12-13 Procédé de stabilisation d'une interface de liaison, située à l'intérieur d'une structure qui comprend une couche d'oxyde, et structure obtenue
KR1020147018986A KR101972914B1 (ko) 2011-12-13 2012-12-13 산화물층을 포함하는 구조 내에 위치한 결합 인터페이스의 안정화 방법 및 획득된 구조
CN201280059753.9A CN103988285B (zh) 2011-12-13 2012-12-13 位于包含氧化物层的结构体中的键合界面的稳定化方法及所得结构体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1161527A FR2984007B1 (fr) 2011-12-13 2011-12-13 Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue

Publications (2)

Publication Number Publication Date
FR2984007A1 true FR2984007A1 (fr) 2013-06-14
FR2984007B1 FR2984007B1 (fr) 2015-05-08

Family

ID=47603845

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1161527A Active FR2984007B1 (fr) 2011-12-13 2011-12-13 Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue

Country Status (5)

Country Link
US (1) US9659777B2 (fr)
KR (1) KR101972914B1 (fr)
CN (1) CN103988285B (fr)
FR (1) FR2984007B1 (fr)
WO (1) WO2013088226A1 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2995445B1 (fr) 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
FR2995447B1 (fr) 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
CN104347522A (zh) * 2013-07-31 2015-02-11 浙江大学苏州工业技术研究院 一种基于iii-v族氮化镓智能功率集成电路的实现方法
US9941241B2 (en) 2016-06-30 2018-04-10 International Business Machines Corporation Method for wafer-wafer bonding
US9716088B1 (en) 2016-06-30 2017-07-25 International Business Machines Corporation 3D bonded semiconductor structure with an embedded capacitor
US9620479B1 (en) * 2016-06-30 2017-04-11 International Business Machines Corporation 3D bonded semiconductor structure with an embedded resistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232935A1 (fr) * 1986-01-30 1987-08-19 Koninklijke Philips Electronics N.V. Procédé pour fabriquer un dispositif semi-conducteur
US20100304151A1 (en) * 2007-02-21 2010-12-02 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method for laser-assisted bonding, substrates bonded in this manner and use thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2220600C (fr) * 1996-11-15 2002-02-12 Canon Kabushiki Kaisha Methode de fabrication d'articles a semi-conducteur
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US8217498B2 (en) * 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
US20110019278A1 (en) * 2008-03-27 2011-01-27 Bridgestone Corporation Optical filter for display, process for the preparation of the same, and display and plasma display panel provided with the optical filter
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
JP5455595B2 (ja) * 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
FR2978604B1 (fr) * 2011-07-28 2018-09-14 Soitec Procede de guerison de defauts dans une couche semi-conductrice
US8618003B2 (en) * 2011-12-05 2013-12-31 Eastman Kodak Company Method of making electronic devices using selective deposition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232935A1 (fr) * 1986-01-30 1987-08-19 Koninklijke Philips Electronics N.V. Procédé pour fabriquer un dispositif semi-conducteur
US20100304151A1 (en) * 2007-02-21 2010-12-02 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method for laser-assisted bonding, substrates bonded in this manner and use thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WITTE R ET AL: "Laser joining of glass with silicon", PROCEEDINGS OF SPIE, SPIE, US, vol. 4637, 21 January 2002 (2002-01-21), pages 487 - 495, XP001156588, ISSN: 0277-786X, ISBN: 0-8194-0811-5, DOI: 10.1117/12.470657 *

Also Published As

Publication number Publication date
KR101972914B1 (ko) 2019-04-26
CN103988285B (zh) 2017-05-10
FR2984007B1 (fr) 2015-05-08
CN103988285A (zh) 2014-08-13
WO2013088226A1 (fr) 2013-06-20
KR20140104477A (ko) 2014-08-28
US20140357093A1 (en) 2014-12-04
US9659777B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
EP2304787B1 (fr) Traitement de surface par plasma d'azote dans un procédé de collage direct
FR2978604A1 (fr) Procede de guerison de defauts dans une couche semi-conductrice
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
FR2857983A1 (fr) Procede de fabrication d'une couche epitaxiee
FR2855909A1 (fr) Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2984007A1 (fr) Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue
FR2903808A1 (fr) Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
FR2816445A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2923079A1 (fr) Substrats soi avec couche fine isolante enterree
EP0801419A1 (fr) Procédé d'obtention d'un film mince de matériau semiconducteur comprenant notamment des composants électroniques
FR2845523A1 (fr) Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
EP2195835A1 (fr) Procédé de fabrication d'une structure micro-électronique impliquant un collage moléculaire
EP2842155B1 (fr) Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif
FR3108774A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP3295473B1 (fr) Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
FR2842647A1 (fr) Procede de transfert de couche
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
FR2942910A1 (fr) Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur
FR3029352A1 (fr) Procede d'assemblage de deux substrats
EP3939078A1 (fr) Procede de transfert d'une couche utile sur une substrat support
FR2939151A1 (fr) Lingots formes d'au moins deux lingots elementaires, un procede de fabrication et une plaquette qui en est issue
FR2928031A1 (fr) Procede de transfert d'une couche mince sur un substrat support.
FR2883659A1 (fr) Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
FR2866982A1 (fr) Procede de fabrication de composants electroniques
WO2023151852A1 (fr) Procede de transfert d'une couche mince sur un substrat support

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13