FR2965427A1 - Convertisseur analogique-numerique a approximations successives compact - Google Patents
Convertisseur analogique-numerique a approximations successives compact Download PDFInfo
- Publication number
- FR2965427A1 FR2965427A1 FR1057815A FR1057815A FR2965427A1 FR 2965427 A1 FR2965427 A1 FR 2965427A1 FR 1057815 A FR1057815 A FR 1057815A FR 1057815 A FR1057815 A FR 1057815A FR 2965427 A1 FR2965427 A1 FR 2965427A1
- Authority
- FR
- France
- Prior art keywords
- capacitor
- pairs
- pair
- coupled
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
La présente invention concerne un procédé de conversion analogique-numérique à approximations successives comprenant : pendant une phase d'échantillonnage, coupler un signal d'entrée (Vin) à une pluralité de paires de condensateurs , les premier et second condensateurs de chaque paire étant couplés à une première entrée d'un comparateur (306) ; et pendant une phase de conversion, coupler le premier condensateur de chaque paire à une première tension d'alimentation et le second condensateur de chaque paire à une seconde tension d alimentation
Description
B10164 FR - 10-GR1-160 1 CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE À APPROXIMATIONS SUCCESSIVES COMPACT
Domaine de l'invention La présente invention concerne un convertisseur analogique-numérique (ADC) à registre à approximations successives (SAR). En particulier, la présente invention concerne un tel convertisseur et un procédé de réalisation d'approximations successives pour une conversion analogique-numérique en utilisant un réseau de condensateurs. Exposé de l'art antérieur Les convertisseurs analogique-numérique à approxima- tions successives comprennent généralement un ou plusieurs convertisseurs à n bits qui fonctionnent en parallèle. Chaque convertisseur à n bits est disposé pour échantillonner une tension d'entrée et produit une valeur numérique à n bits correspondant à l'amplitude de la tension d'entrée.
Produire une valeur numérique à n bits implique généralement d'échantillonner le signal d'entrée par un ensemble de condensateurs ayant des valeurs de capacité pondérées en poids binaires correspondant aux bits depuis le plus significatif jusqu'au moins significatif du signal de sortie à n bits. Les condensateurs sont couplés à l'entrée d'un comparateur et une tension de référence est fournie à l'autre entrée du B10164 FR - 10-GR1-160
2 comparateur. Un processus d'approximations successives est alors utilisé pour déterminer quelle combinaison de tensions hautes et basses couplée à chaque condensateur équilibre le comparateur. Dans certaines applications, tels que les dispositifs portables, il est souhaitable de réduire la surface occupée par les convertisseurs analogique-numérique à approximations successives sans réduire la précision du dispositif. Il existe donc un besoin pour un convertisseur analogique-numérique à approximations successives amélioré ayant une grande précision et une surface et une complexité réduites. Résumé Des modes de réalisation de la présente invention visent à satisfaire au moins partiellement un ou plusieurs besoins de l'art antérieur.
Selon un aspect de la présente invention il est prévu un procédé de conversion analogique-numérique à approximations successives comprenant : pendant une phase d'échantillonnage, coupler un signal d'entrée à une pluralité de paires de condensateurs, les premier et second condensateurs de chaque paire étant couplés à une première entrée d'un comparateur ; et pendant une phase de conversion, coupler le premier condensateur de chaque paire à une première tension d'alimentation et le second condensateur de chaque paire à une seconde tension d'alimentation.
Selon un mode de réalisation, le premier condensateur de chaque paire a la même capacité que le second condensateur de chaque paire. Selon un autre mode de réalisation, les premier et second condensateurs d'au moins une des paires ont des capacités 30 différentes. Selon un autre mode de réalisation, le procédé comprend en outre, après couplage des premier et second condensateurs aux première et seconde tensions d'alimentation, respectivement, comparer par le comparateur la tension de la 35 première entrée à un autre niveau de tension et, sur la base de B10164 FR - 10-GR1-160
3 cette comparaison, ou bien coupler le premier condensateur d'une première des paires à la seconde tension d'alimentation, ou bien coupler le second condensateur de la première des paires à la première tension d'alimentation.
Selon un autre mode de réalisation, l'autre niveau de tension est un niveau de tension de référence. Selon un autre mode de réalisation, l'autre niveau de tension est un niveau de tension produit par une autre pluralité de paires de condensateurs.
Selon un autre mode de réalisation, le procédé comprend en outre : pendant la phase d'échantillonnage, coupler un autre signal d'entrée à l'autre pluralité de paires de condensateurs ; et pendant la phase de conversion, coupler un premier condensateur de chaque paire de l'autre pluralité de paires à la première tension d'alimentation et coupler le second condensateur de chaque paire de l'autre pluralité de paires à la seconde tension d'alimentation. Selon un autre mode de réalisation, les premier et second condensateurs de chaque autre paire sont couplés à une seconde entrée d'un comparateur, le procédé comprenant, sur la base de ladite comparaison, coupler le premier condensateur d'une première des paires à la seconde tension d'alimentation et le second condensateur d'une première des autres paires à la première tension d'alimentation, ou bien coupler le second condensateur de la première des paires à la première tension d'alimentation et le premier condensateur de la première des autres paires à la seconde tension d'alimentation. Selon un autre mode de réalisation, le premier condensateur de la première desdites paires a une plus grande capacité que le second condensateur de la première desdites paires, et le premier condensateur de la première desdites autres paires a une plus grande capacité que le second condensateur de la première desdites autres paires. Selon un autre mode de réalisation, pendant une phase 35 d'échantillonnage, le signal d'entrée est appliqué à une B10164 FR - 10-GR1-160
4 première borne de chacune de la pluralité de paires de condensateurs et une troisième tension d'alimentation est appliquée à une seconde borne de chacune de la pluralité de paires.
Selon un autre aspect de la présente invention il est prévu un convertisseur analogique-numérique à approximations successives comprenant . un comparateur ; une pluralité de paires de condensateurs, chaque condensateur de ladite pluralité de paires étant couplé à un commutateur correspondant et à une première borne d'entrée du comparateur, et chacun étant disposé pour recevoir une tension d'entrée pendant une phase d'échantillonnage du convertisseur ; et un circuit de commande disposé pour commander, au début d'une phase de conversion du convertisseur, les commutateurs de sorte qu'un premier condensateur de chaque paire est couplé à une première tension d'alimentation et le second condensateur de chaque paire est couplé à une seconde tension d'alimentation. Selon un mode de réalisation, le convertisseur comprend en outre une autre pluralité de paires de condensateurs dont chacune est couplée entre un commutateur correspondant et une autre borne d'entrée du comparateur, et chaque autre paire est disposée pour recevoir une autre tension d'entrée pendant la phase d'échantillonnage ; dans lequel le circuit de commande est en outre disposé pour commander, au début de la phase de conversion du convertisseur, les commutateurs de sorte qu'un premier condensateur de chaque paire est couplé à une première tension d'alimentation et le second condensateur de chaque paire est couplé à une seconde tension d'alimentation.
Selon un autre mode de réalisation, le premier condensateur d'au moins une des paires a une capacité différente du second condensateur de ladite au moins une paire. Selon un autre aspect de la présente invention il est prévu un dispositif électronique comprenant une pluralité des B10164 FR - 10-GR1-160
convertisseurs ci-dessus disposés en parallèle pour convertir une tension d'entrée. Brève description des dessins Ces objets, caractéristiques, aspects et avantages, 5 ainsi que d'autres de l'invention apparaîtront à la lecture de la description détaillée suivante de modes de réalisation particuliers faite à titre d'illustration et non pas de limitation en faisant référence aux figures jointes parmi lesquelles : la figure 1 représente un exemple de convertisseur analogique-numérique à approximations successives ; la figure 2 est un organigramme représentant un exemple d'étapes de mise en oeuvre d'une conversion analogique-numérique basée sur le circuit de la figure 1 ; la figure 3 représente un convertisseur analogique-15 numérique à approximations successives selon un mode de réalisation de la présente invention ; la figure 4 est un organigramme illustrant des étapes d'un procédé de réalisation d'une conversion analogique-numérique sur la base du circuit de la figure 3 selon un mode de 20 réalisation de la présente invention ; la figure 5 représente un convertisseur analogique-numérique à approximations successives différentiel selon un mode de réalisation de la présente invention ; et la figure 6 représente un dispositif électronique 25 comprenant un module de conversion analogique-numérique selon des modes de réalisation de la présente invention. Description détaillée La figure 1 représente un exemple d'un convertisseur analogique-numérique à approximations successives différentiel à 30 4 bits 100 tel que décrit dans la demande de brevet non publiée FR10/55050 déposée le 24 juin 2010. Le côté gauche du convertis- seur 100 comprend quatre condensateurs C1 à c4 ayant des valeurs de capacité respectives C/2, C/4, C/8 et C/8. Ces condensateurs sont couplés d'un côté à des commutateurs 101 à 104, respective- 35 ment. De façon similaire, le côté droit du convertisseur 100 B10164 FR - 10-GR1-160
6 comprend des condensateurs C1' à c4' ayant également des valeurs de capacité C/2, C/4, C/8 et C/8 respectivement, respectivement couplés à des commutateurs 101' à 104'. Les autres bornes des condensateurs C1 à c4 et C1' à c4' sont couplées à des noeuds 105 et 105', respectivement, qui sont eux-mêmes couplés aux entrées négative et positive d'un comparateur 106. La sortie du comparateur 106 est couplée à un registre à 4 bits 108 pour mémoriser les résultats de la comparaison. Les noeuds 105 et 105' sont également couplés à une tension d'alimentation Vs par l'intermédiaire de commutateurs 110 et 110', respectivement. Dans l'exemple de la figure 1, les commutateurs 101 à 103 et 101' à 103' permettent aux condensateurs correspondants d'être connectés à la tension d'entrée Vinp ou Vinn, à une tension d'alimentation haute Vtop, à une tension d'alimentation basse Vbot ou à une tension d'alimentation Vc. En outre, le commutateur 104 de la figure 1 permet au condensateur final C4 d'être couplé à la tension d'entrée Vinp ou à la tension d'alimentation Vc. De même, le commutateur 104' de la figure 1 permet au condensateur final C4' d'être couplé à la tension d'entrée Vinn ou à la tension d'alimentation Vc. La tension Vc est un niveau de tension compris par exemple entre Vtop et Vbot et par exemple à mi-distance entre ces tensions d'alimentation. Par exemple, en supposant que Vtop est égal à 0,5 volt et que Vbot est égal à 0 volt, Vc pourrait être égal à 0,25 volt ou à une valeur différente telle que 0,4 volt. Le fonctionnement du circuit 100 de la figure 1 va maintenant être décrit en faisant référence à l'organigramme de la figure 2. Les quatre bits de la sortie du comparateur seront appelés B3 à B0, B3 étant le bit le plus significatif (MSB). Dans une première étape S0, une phase d'échantillon-nage est réalisée, dans laquelle les noeuds 105 et 105' sont couplés à la tension d'alimentation Vs par l'intermédiaire des commutateurs 110 et 110' et en même temps chacun des commuta- teurs 101 à 104 est couplé à la tension d'entrée Vinp et chacun B10164 FR - 10-GR1-160
7 des commutateurs 101' à 104' est couplé à la tension d'entrée Vinn. Cet état de connexion est représenté par un trait plein dans chaque commutateur de la figure 1. Ensuite à l'étape S1, les entrées du comparateur sont isolées de la tension d'alimentation Vs en ouvrant les commutateurs 110 et 110', et les condensateurs CI à c4 et CI' à c4' sont tous couplés à la tension d'alimentation Vc. Cette configuration est représentée en pointillés dans chaque commutateur de la figure 1.
A une étape suivante S2, le comparateur détermine si la tension Vap sur le noeud 105 est supérieure à la tension Van sur le noeud 105'. Initialement Vap=Vs+(Vc-Vinp), alors que Van=Vs-(Vinn-Vc), et ainsi Vap-Van=-(Vinp-Vinn), et donc la comparaison de Vap et de Van est équivalente à la comparaison de Vinp et de Vinn. Si l'étape S2 détermine que Vap est inférieure à Van, l'étape suivante est l'étape S3 au cours de laquelle le bit MSB B3 de la sortie à quatre bits est mis à "1", et les commutateurs 101 et 101' sont commutés de sorte que le commutateur CI est couplé à Vtop et le condensateur CI' est couplé à Vbot. Par contre, si l'étape S2 détermine que Vap est supérieure à Van, l'étape suivante est l'étape S4 au cours de laquelle le bit B3 de la sortie à quatre bits est mis à "0" et les commutateurs 101 et 101' sont commutés de sorte que le commutateur CI est couplé à Vbot et le condensateur CI' est couplé à Vtop. Après les étapes S3 et S4, l'étape suivante est l'étape S5 au cours de laquelle Vap et Van sont à nouveau comparées par le comparateur. Maintenant, toutefois, les conden- sateurs CI et CI' ont été couplés à l'une des tensions d'alimentation Vtop et Vbot. Si CI a été couplé à Vtop et CI' a été couplé à Vbot à l'étape S3, en raison de la pondération binaire du condensateur CI dans le réseau de condensateurs, Vap devient égal à Vs+(Vc-Vinp)+(Vtop-Vc)/2, tandis que Van devient égal à Vs+(Vc-Vinn)-(Vc-Vbot)/2, ainsi, Vap-Van est égal à B10164 FR - 10-GR1-160
8 - (Vinp-Vinn)+(Vtop-Vbot)/2. A titre de variante, si C1 a été couplé à Vbot et C1' à Vtop à l'étape S4, Vap-Van est égal à - (Vinp-Vinn) - (Vtop-Vbot) /2 . Si l'étape S5 détermine que Vap est inférieure à Van, l'étape suivante est l'étape S6 au cours de laquelle le bit B2 est mis à "1", le condensateur C2 est couplé à Vtop et le condensateur C2' est couplé à Vbot. Par contre, si l'étape S5 détermine que Vap est supérieure à Van, l'étape suivante est l'étape S7 au cours de laquelle le bit B2 est mis à "0", le condensateur C2 est couplé à Vbot et le condensateur C2' est couplé à Vtop. Après les étapes S6 et S7, le processus continue par une comparaison entre Vap et Van basée sur une nouvelle connexion des condensateurs C2 et C2', mais cette étape et les étapes de commutation suivantes des condensateurs C3 et C3' ne sont pas illustrées par souci de brièveté. Au lieu de cela, le procédé illustré passe directement à une étape S8, une fois que chacun des commutateurs 101 à 103 et 101' à 103' a été connecté à Vtop ou à Vbot.
A l'étape S8, le bit le moins significatif BO de la valeur de sortie est déterminé sur la base d'une comparaison entre Vap et Van. Si l'étape S8 détermine que Vap est inférieure à Van, l'étape suivante est l'étape S9 au cours de laquelle BO est mis 25 à "1". Par contre, si l'étape S8 détermine que Vap est supérieure Van, l'étape suivante est l'étape S10 au cours de laquelle BO est mis à "0". Les condensateurs C4 et C4', qui restent couplés à Vc 30 au cours du processus de conversion de tension, peuvent être omis dans des variantes de réalisation. Le but de ces condensateurs est d'amener la capacité totale à c, d'où il résulte un convertisseur de gain unité. Sinon, le gain est égal à 1-1/2N, où N est le nombre de bits.
B10164 FR - 10-GR1-160
9 Ainsi, dans le processus de conversion de la figure 1, les bits sont déterminés en une seule étape, par une simple opération de commutation après chaque comparaison. Ainsi, le courant extrait des alimentations est avantageusement le même pour chacune des décisions correspondantes pour chaque bit et cela relâche les contraintes dynamiques sur les tensions d'alimentation Vtop et Vbot. Il serait souhaitable de supprimer le besoin de fournir la tension d'alimentation supplémentaire Vc à chacun des commutateurs de la figure 1 tout en conservant les avantages d'uniformité des courants d'alimentation en fonction de la tension d'entrée. La figure 3 représente une variante de réalisation d'un convertisseur analogique-numérique à approximations succes- sives 300 qui est un convertisseur non différentiel ayant des fonctionnalités similaires à celles du côté gauche du convertisseur 100 de la figure 1. Le côté droit du convertisseur est remplacé par une tension de référence Vref. Chacun des condensateurs CI à c4 du côté gauche du convertisseur 100 de la figure 1 est mis en oeuvre dans le mode de réalisation de la figure 3 par deux condensateurs. En particulier, le condensateur CI comprend deux condensateurs CIA et CIB, le condensateur C2 comprend deux condensateurs C2A et C2B, le condensateur C3 comprend deux condensateurs C3A et C3B et le condensateur C4 comprend deux condensateurs C4A et C4B- Chacun des condensateurs de chaque paire a de préférence la même capacité, de préférence égale à la moitié de la capacité du condensateur correspondant CI à c4 de la figure 1. Ainsi, par exemple, le condensateur CI de la figure 1 a une capacité C/2 alors que les condensateurs CIA et CIB ont des capacités respectives égales à C/4. Le convertisseur 300 comprend en outre des commuta- teurs 301A, 302A, 303A et 304A, dont chacun est couplé au condensateur correspondant CIA à C4A et des commutateurs 301B, 302B, 303B et 304B dont chacun est couplé au condensateur B10164 FR - 10-GR1-160
10 correspondant C1B à C4B. Chacun des commutateurs 301A à 303A et 301B à 303B permet à la tension d'entrée Vin, à la tension d'alimentation haute Vtop ou à la tension d'alimentation basse Vbot d'être couplée au condensateur correspondant. Le condensa- teur 304A permet à la tension d'entrée Vin ou à la tension d'alimentation haute Vtop d'être couplée au condensateur C4A tandis que le commutateur 304B permet à la tension d'entrée Vin ou à la tension d'alimentation basse Vbot d'être couplée au condensateur C4B.
Chacun des condensateurs C1A à C4A et C1B à C4B est couplé à un noeud 305 qui est lui-même couplé à une entrée négative du comparateur 306. L'entrée positive du comparateur 306 est couplée à la tension de référence Vref. La sortie du comparateur 306 est couplée à un registre de sortie à 4 bits 308. Un bloc de commande 312 reçoit la sortie du registre à 4 bits 308 et, en fonction des valeurs mémorisées dans ce registre, détermine la commutation des commutateurs 301A à 303A et 301B à 303B. Dans ce mode de réalisation, la tension de référence Vref est de préférence égale à la tension d'alimentation Vs. Le fonctionnement du convertisseur 300 de la figure 3 va maintenant être décrit plus en détail en faisant référence à l'organigramme de la figure 4. Dans une première étape S0, une phase d'échantillon- nage est mise en oeuvre au cours de laquelle la tension d'entrée Vin est échantillonnée sur chacun des condensateurs C1A à C4A et C1B à C4B. En particulier, chacun des commutateurs 301A à 304A et 301B à 304B est commandé pour coupler le condensateur correspondant à la tension d'entrée Vin et le commutateur 310 est fermé, couplant ainsi le noeud 305 à la tension d'alimentation Vs. Cette configuration est représentée en trait plein dans chaque commutateur de la figure 3. A une étape suivante S1, au début d'une phase de conversion, l'entrée du comparateur sur le noeud 305 est isolée de la tension d'alimentation Vs en ouvrant le commutateur 310, B10164 FR - 10-GR1-160
11 et le premier condensateur C1A à C4A de chaque paire de condensateurs est couplé à la tension d'alimentation haute Vtop et le second condensateur C1B à C4B de chaque paire de condensateurs est couplé à la tension d'alimentation basse Vbot.
Cette configuration est représentée en figure 3 en pointillés dans chaque commutateur. L'effet du couplage d'un condensateur de chaque paire à la tension d'alimentation haute Vtop et de l'autre condensateur de chaque paire à la tension d'alimentation basse Vbot est d'appliquer la même tension sur le noeud 305 que ce qui serait appliqué si un condensateur unique était couplé à la tension Vc. Par exemple, en supposant que Vtop est égal à 0,5 volt, que Vbot est égal à 0 volt et que les condensateurs C1A et C1B ont des capacités égales, l'effet sera le même que d'imposer une tension Vc de 0,25 volt au condensateur C1 de la figure 1. En particulier, on peut montrer que : Va=Vs+(Vtop-Vin)/2-(Vin-Vbot)/2 = Vs+(Vtop+Vbot)/2-Vin. Etant donné que (Vtop+Vbot)/2 est égal à Vc, ceci équivaut à Vs+Vc-Vin.
A une étape suivante S2 on détermine si la tension Va sur le noeud 305 couplé à l'entrée négative du comparateur 306 est supérieure à la tension de référence Vref sur l'entrée positive du comparateur 306. Si l'étape S2 détermine que Va est inférieure à Vref, on passe à l'étape S3 au cours de laquelle le bit le plus significatif B3 de la sortie à 4 bits est mis à "1", et le commutateur 301B est commandé pour coupler le condensateur C1B à Vtop de sorte que les deux condensateurs C1A et C1B sont couplés à Vtop.
Par contre, si l'étape S2 détermine que Va est supérieure à Vref, l'étape suivante est l'étape S4 au cours de laquelle le bit le plus significatif B3 de la sortie à 4 bits est mis à "0" et le commutateur 301A est commandé pour coupler le condensateur C1A à Vbot de sorte que les condensateurs C1A et C1B sont couplés à Vbot.
B10164 FR - 10-GR1-160
12 Après les étapes S3 et S4, l'étape suivante est l'étape S5 au cours de laquelle la tension Va sur l'entrée négative du comparateur 306 est comparée à la tension de référence Vref en fonction de la nouvelle connexion des conden- sateurs C1A et C1B- Si l'étape S5 détermine que Va est inférieure à Vref, l'étape suivante est l'étape S6 au cours de laquelle le bit B2 est mis à "1", et le commutateur 302B est commandé pour coupler le condensateur C2B à Vtop de sorte que les deux condensateurs C2A et C2B sont couplés à Vtop. Par contre, si l'étape S5 détermine que Va est supérieure à Vref, l'étape suivante est l'étape S7 au cours de laquelle le bit B2 est mis à "0" et le condensateur C2A est couplé à Vbot de sorte que les deux condensateurs C2A et C2B sont couplés à Vbot. Après les étapes S6 et S7, on compare à nouveau Va et Vref en fonction des nouvelles connexions des condensateurs C2A et C2B mais, par souci de brièveté ces étapes et les étapes de commutation suivantes du condensateur C3A OU C3B ne sont pas représentées en figure 4. En figure 4, on passe directement à l'étape S8 au cours de laquelle les condensateurs C3A et C3B ont été connectés à Vtop ou à Vbot. A l'étape S8, le bit le moins significatif BO de la valeur de sortie est déterminé en fonction d'une comparaison de 25 Va et Vref. Si l'étape S8 détermine que Va est inférieure à Vref, l'étape suivante est l'étape S9 au cours de laquelle BO est mis à "1". Par contre, si l'étape S8 détermine que Va est 30 supérieure à Vref, l'étape suivante est l'étape S10 au cours de laquelle BO est mis à "0". Comme dans le mode de réalisation de la figure 1, les condensateurs C4A et C4B restent couplés respectivement à Vtop et Vbot lors du processus de conversion et pourraient être omis 35 dans des variantes de réalisation.
B10164 FR - 10-GR1-160
13 Bien que le mode de réalisation de la figure 3 concerne un convertisseur à 4 bits, il sera clair pour l'homme de l'art qu'un convertisseur à N bits, N étant par exemple une valeur choisie entre 2 et 32, pourrait être mis en oeuvre en utilisant plus ou moins de condensateurs. La figure 5 représente un convertisseur analogique-numérique à approximations successives 500 similaire à celui de la figure 3 mais adapté à une mise en oeuvre différentielle. En particulier, le côté gauche du convertisseur 300 est identique au circuit couplé à l'entrée négative du comparateur 306 de la figure 3. Du côté droit, chacun des condensateurs C1', C2', C3' et C4' de la figure 1 est partagé en une paire de condensateurs correspondants C1A' et C1B1, C2AI et C2B1, C3AI et C3B1, C4AI et C4B'.
Le fonctionnement du convertisseur différentiel 500 est similaire à celui de la réalisation non différentielle pour laquelle l'organigramme de fonctionnement est illustré en figure 4. Toutefois, pendant la phase d'échantillonnage S0, une composante positive Vinp du signal d'entrée est couplée aux paires de condensateurs du côté gauche du convertisseur et une composante négative Vinn du signal d'entrée est couplée aux paires de condensateurs du côté droit du convertisseur. Ainsi, à l'étape S1 au début de la phase de conversion, les condensateurs C1A' à C4A' sont couplés à Vtop et les condensateurs C1B1 a C4B1 sont couplés à Vbot. Ensuite, à l'étape S3 de la figure 4, le condensateur C1A' sera couplé à Vbot, à l'étape S4 de la figure 4 le condensateur C1B' sera couplé à Vtop, à l'étape S6 de la figure 4 le condensateur C2A' sera couplé à Vbot et à l'étape S7 de la figure 4 le condensateur C2B' sera couplé à Vtop.
Bien que, dans le mode de réalisation de la figure 5, chacun des condensateurs C1 à C4 et C1' et C4' comprenne une paire de condensateurs ayant chacun 50 % de la capacité totale de la paire, des rapports différents peuvent être utilisés entre les condensateurs d'une ou plusieurs des paires de condensateurs tels que 40/60, 30/70 et 20/80. Dans le cas où le rapport n'est B10164 FR - 10-GR1-160
14 pas 50/50, au début de la phase de conversion, le condensateur le plus grand du côté gauche du convertisseur peut être couplé à la même tension d'alimentation que le condensateur le plus grand du côté droit du convertisseur et de façon similaire pour les plus petits condensateurs couplés aux même tensions d'alimentation opposées. Par exemple, en supposant que le rapport des condensateurs C1A/C1B est 70/30 et que le rapport des condensateurs C1AI/C1B' est également 70/30, au début de la phase de conversion les deux condensateurs C1A et C1A' sont par exemple couplés à Vtop et les deux condensateurs C1B et C1B' sont par exemple couplés à Vbot. La figure 6 représente un dispositif électronique 600 comprenant un module convertisseur analogique-numérique à approximations successives 602 qui comprend plusieurs convertis- Beurs 604, 606 et 608, chacun correspondant par exemple au convertisseur 300 de la figure 3 ou 500 de la figure 5 en réalisation non différentielle ou différentielle. Comme cela est représenté par des pointillés entre les convertisseurs 606 et 608, le module de conversion 602 peut comprendre plus de trois convertisseurs. Les convertisseurs 604 à 608 sont couplés en parallèle et commandés par un signal d'horloge CLK. Chaque convertisseur reçoit la tension d'entrée Vin qui peut être non différentielle ou différentielle, et fournit une valeur de sortie numérique en fonction de la sortie de chaque convertisseur. En particulier, les sorties de chacun des convertisseurs 604 à 608 sont décalées dans le temps les unes par rapport aux autres pour fournir un taux d'échantillonnage élevé du signal d'entrée et une cadence de bits de sortie élevée.
Un bloc de commande 610 est par exemple utilisé pour commander les commutateurs de chacun des convertisseurs 604 à 608. Le module de conversion 602 convertit le signal d'entrée Vin en une valeur numérique à n bits, où n est par exemple égal à une valeur comprise entre 2 et 32. Les signaux de B10164 FR - 10-GR1-160
15 sortie binaires sont fournis par une ligne de sortie 612 à un bloc 614 qui est par exemple un processeur et/ou un dispositif mémoire pour traiter ou mémoriser les valeurs numériques. Le bloc 614 produit par exemple un signal de sortie 616.
Le dispositif 600 est par exemple un dispositif de communication portable, un PDA (Assistant Numérique Personnel), un reproducteur numérique de son ou d'image, un ordinateur de bureau, ou autre dispositif électronique numérique. Un avantage des modes de réalisation décrits ici est que, en partageant chaque condensateur du convertisseur analogique-numérique à approximations successives en deux condensateurs, les avantages de la fourniture d'une tension intermédiaire Vc peuvent être obtenus sans produire de façon externe ce niveau de tension d'alimentation supplémentaire et en réduisant donc la surface occupée et la complexité par rapport au mode de réalisation de la figure 1. Un autre avantage des modes de réalisation décrits ici par rapport au mode de réalisation de la figure 1 est que les commutateurs à 4 voies 101 à 104 et 101' à 104' sont remplacés par des commutateurs à 3 voies en raison de la suppression de l'entrée Vc. Ceci réduit beaucoup la complexité de chaque commutateur. Un avantage du mode de réalisation différentiel est que les condensateurs de chaque paire de condensateurs ne sont plus limités à avoir la même capacité, ce qui facilite l'adaptation de ces condensateurs. Bien que l'on ait décrit ici au moins un mode de réalisation illustratif de l'invention, diverses variantes, modifications et améliorations apparaîtront à l'homme de l'art.
Par exemple, bien que le mode de réalisation ait été décrit en relation avec des convertisseurs à 4 bits, les mêmes principes peuvent s'appliquer à tout convertisseur à n bits, n étant par exemple compris entre 2 et 32. En outre, bien que, dans les modes de réalisation 35 décrits, les condensateurs des réseaux de condensateurs B10164 FR - 10-GR1-160
16 présentent une pondération binaire, ils pourraient avoir d'autres pondérations, par exemple si une quantification non linéaire doit être utilisée. En outre, bien que, dans le mode de réalisation de la figure 3, la tension d'entrée ait été représentée comme étant appliquée par les commutateurs 301A à 304A et 301B à 304B, il sera clair pour l'homme de l'art que, à titre de variante, la tension d'alimentation Vs pourrait être appliquée par ces commutateurs et que la tension d'entrée pourrait être appliquée par le commutateur 310. De même, dans le mode de réalisation de la figure 5, le signal d'entrée différentiel pourrait être appliqué aux condensateurs par les commutateurs 310 et 310'. Les diverses caractéristiques décrites ici en relation avec divers modes de réalisation pourraient être combinées selon une combinaison quelconque pour former des variantes de réalisation.
Claims (14)
- REVENDICATIONS1. Procédé de conversion analogique-numérique à approximations successives comprenant : pendant une phase d'échantillonnage, coupler un signal d'entrée (Vin) à une pluralité de paires de condensateurs, les premier et second condensateurs de chaque paire étant couplés à une première entrée d'un comparateur (306) ; et pendant une phase de conversion, coupler le premier condensateur de chaque paire à une première tension d'alimentation et le second condensateur de chaque paire à une seconde tension d'alimentation.
- 2. Procédé selon la revendication 1, dans lequel le premier condensateur de chaque paire a la même capacité que le second condensateur de chaque paire.
- 3. Procédé selon la revendication 1 ou 2, dans lequel 15 les premier et second condensateurs d'au moins une des paires ont des capacités différentes.
- 4. Procédé selon l'une quelconque des revendications 1 à 3, comprenant en outre, après couplage des premier et second condensateurs aux première et seconde tensions d'alimentation, 20 respectivement, comparer par le comparateur (306) la tension de la première entrée à un autre niveau de tension (Vref, Van) et, sur la base de cette comparaison, ou bien coupler le premier condensateur d'une première des paires à la seconde tension d'alimentation, ou bien coupler le second condensateur de la 25 première des paires à la première tension d'alimentation.
- 5. Procédé selon la revendication 4, dans lequel l'autre niveau de tension est un niveau de tension de référence.
- 6. Procédé selon la revendication 4, dans lequel l'autre niveau de tension est un niveau de tension produit par 30 une autre pluralité de paires de condensateurs.
- 7. Procédé selon la revendication 6, comprenant en outre :B10164 FR - 10-GR1-160 18 pendant la phase d'échantillonnage, coupler un autre signal d'entrée à l'autre pluralité de paires de condensateurs ; et pendant la phase de conversion, coupler un premier condensateur de chaque paire de l'autre pluralité de paires à la première tension d'alimentation et coupler le second condensateur de chaque paire de l'autre pluralité de paires à la seconde tension d'alimentation.
- 8. Procédé selon la revendication 7, dans lequel les premier et second condensateurs de chaque autre paire sont couplés à une seconde entrée d'un comparateur (306), le procédé comprenant, sur la base de ladite comparaison, coupler le premier condensateur (C1A) d'une première des paires à la seconde tension d'alimentation (Vbot) et le second condensateur (C1B') d'une première des autres paires à la première tension d'alimentation (Vtop), ou bien coupler le second condensateur (C1B) de la première des paires à la première tension d'alimentation (Vtop) et le premier condensateur (C1A » de la première des autres paires à la seconde tension d'alimentation.
- 9. Procédé selon la revendication 8, dans lequel le premier condensateur (C1A) de la première desdites paires a une plus grande capacité que le second condensateur (C1B) de la première desdites paires, et le premier condensateur (C1A» de la première desdites autres paires a une plus grande capacité que le second condensateur (C1B') de la première desdites autres paires.
- 10. Procédé selon l'une quelconque des revendications 1 à 9, dans lequel, pendant une phase d'échantillonnage, le signal d'entrée est appliqué à une première borne de chacune de la pluralité de paires de condensateurs et une troisième tension d'alimentation (Vs) est appliquée à une seconde borne de chacune de la pluralité de paires.
- 11. Convertisseur analogique-numérique à approximations successives comprenant : un comparateur (306) ;B10164 FR - 10-GR1-160 19 une pluralité de paires de condensateurs (C1A, C1B, C2A, C2B), chaque condensateur de ladite pluralité de paires étant couplé à un commutateur correspondant et à une première borne d'entrée du comparateur, et chacun étant disposé pour recevoir une tension d'entrée pendant une phase d'échantillon-nage du convertisseur ; et un circuit de commande (312) disposé pour commander, au début d'une phase de conversion du convertisseur, les commutateurs de sorte qu'un premier condensateur de chaque paire est couplé à une première tension d'alimentation et le second condensateur de chaque paire est couplé à une seconde tension d'alimentation.
- 12. Convertisseur selon la revendication 11, comprenant en outre : une autre pluralité de paires de condensateurs dont chacune est couplée entre un commutateur correspondant et une autre borne d'entrée du comparateur, et chaque autre paire est disposée pour recevoir une autre tension d'entrée pendant la phase d'échantillonnage ; dans lequel le circuit de commande est en outre disposé pour commander, au début de la phase de conversion du convertisseur, les commutateurs de sorte qu'un premier condensateur de chaque paire est couplé à une première tension d'alimentation et le second condensateur de chaque paire est couplé à une seconde tension d'alimentation.
- 13. Convertisseur selon la revendication 11 à 12, dans lequel le premier condensateur d'au moins une des paires a une capacité différente du second condensateur de ladite au moins une paire.
- 14. Dispositif électronique comprenant une pluralité de convertisseurs selon l'une quelconque des revendications 11 à 13 disposés en parallèle pour convertir une tension d'entrée.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1057815A FR2965427B1 (fr) | 2010-09-28 | 2010-09-28 | Convertisseur analogique-numerique a approximations successives compact |
US13/247,001 US8514123B2 (en) | 2010-09-28 | 2011-09-28 | Compact SAR ADC |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1057815A FR2965427B1 (fr) | 2010-09-28 | 2010-09-28 | Convertisseur analogique-numerique a approximations successives compact |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2965427A1 true FR2965427A1 (fr) | 2012-03-30 |
FR2965427B1 FR2965427B1 (fr) | 2013-06-21 |
Family
ID=43781850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1057815A Expired - Fee Related FR2965427B1 (fr) | 2010-09-28 | 2010-09-28 | Convertisseur analogique-numerique a approximations successives compact |
Country Status (2)
Country | Link |
---|---|
US (1) | US8514123B2 (fr) |
FR (1) | FR2965427B1 (fr) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8736480B1 (en) * | 2013-01-11 | 2014-05-27 | Intel Corporation | Successive approximation analog-to-digital conversion architectural arrangement for receivers |
US9831864B2 (en) | 2014-05-30 | 2017-11-28 | Cypress Semiconductor Corporation | Programmable switched capacitor block |
US9998105B2 (en) * | 2014-05-30 | 2018-06-12 | Cypress Semiconductor Corporation | Programmable switched capacitor block |
US9385740B2 (en) * | 2014-11-07 | 2016-07-05 | Mediatek Inc. | SAR ADC and method thereof |
US9667266B1 (en) | 2016-02-19 | 2017-05-30 | Analog Devices, Inc. | VDD-referenced sampling |
CN106992785B (zh) * | 2017-03-21 | 2020-12-11 | 清华大学深圳研究生院 | 一种德尔塔调制器及其模数转换器 |
WO2018176326A1 (fr) * | 2017-03-30 | 2018-10-04 | 深圳市汇顶科技股份有限公司 | Circuit et procédé de conversion analogique-numérique |
TWI649978B (zh) * | 2017-10-24 | 2019-02-01 | 財團法人工業技術研究院 | 連續近似暫存器類比至數位轉換器及其運作方法 |
US10742225B1 (en) * | 2019-12-27 | 2020-08-11 | Intel Corporation | n-bit successive approximation register analog-to-digital converter and method for calibrating the same, receiver, base station and mobile device |
US11411574B2 (en) * | 2020-04-06 | 2022-08-09 | M31 Technology Corporation | Clock and data recovery circuit with proportional path and integral path, and multiplexer circuit for clock and data recovery circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6538594B1 (en) * | 2001-07-30 | 2003-03-25 | Cirrus Logic, Inc. | Methods and circuits for compensating for finite common mode rejection in switched capacitor circuits |
US20100090873A1 (en) * | 2008-10-10 | 2010-04-15 | Linear Technology Corporation | Systems and methods for characterizing component ratios and generating a digital representation of same |
US20100141499A1 (en) * | 2008-12-05 | 2010-06-10 | Qualcomm Incorporated | Apparatus and method for successive approximation analog-to-digital conversion |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7167121B2 (en) * | 2002-10-16 | 2007-01-23 | Analog Devices, Inc. | Method and apparatus for split reference sampling |
US7456768B2 (en) * | 2006-04-07 | 2008-11-25 | Washington State University | Analog-to-digital converters based on an interleaving architecture and associated methods |
TWI342125B (en) * | 2006-12-29 | 2011-05-11 | Elan Microelectronics Corp | Signal converting apparatus with built-in self test |
US7675452B2 (en) * | 2008-05-01 | 2010-03-09 | Analog Devices, Inc. | Successive approximation register analog to digital converter with improved immunity to time varying noise |
US8390501B2 (en) * | 2011-04-28 | 2013-03-05 | Ncku Research And Development Foundation | Successive approximation register ADC with a window predictive function |
US8537045B2 (en) * | 2011-04-28 | 2013-09-17 | Analog Devices, Inc. | Pre-charged capacitive digital-to-analog converter |
-
2010
- 2010-09-28 FR FR1057815A patent/FR2965427B1/fr not_active Expired - Fee Related
-
2011
- 2011-09-28 US US13/247,001 patent/US8514123B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6538594B1 (en) * | 2001-07-30 | 2003-03-25 | Cirrus Logic, Inc. | Methods and circuits for compensating for finite common mode rejection in switched capacitor circuits |
US20100090873A1 (en) * | 2008-10-10 | 2010-04-15 | Linear Technology Corporation | Systems and methods for characterizing component ratios and generating a digital representation of same |
US20100141499A1 (en) * | 2008-12-05 | 2010-06-10 | Qualcomm Incorporated | Apparatus and method for successive approximation analog-to-digital conversion |
Also Published As
Publication number | Publication date |
---|---|
FR2965427B1 (fr) | 2013-06-21 |
US20120112948A1 (en) | 2012-05-10 |
US8514123B2 (en) | 2013-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2965427A1 (fr) | Convertisseur analogique-numerique a approximations successives compact | |
EP0377388B1 (fr) | Générateur de forme d'onde de signal analogique | |
US8581770B2 (en) | Zero-power sampling SAR ADC circuit and method | |
JP4897047B2 (ja) | 非同期電流モード循環比較を使用するアナログ/ディジタル変換 | |
TWI696351B (zh) | 類比數位轉換器與方法 | |
JPH0810830B2 (ja) | アナログ―ディジタル変換器 | |
US6229472B1 (en) | A/D converter | |
FR2961979A1 (fr) | Convertisseur analogique-numerique differentiel a approximations successives | |
EP0606799A1 (fr) | Convertisseur analogique numérique avec échantillonneur bloqueur distribué | |
US7884750B2 (en) | A/D converter and A/D conversion method | |
FR2738426A1 (fr) | Dispositif de traitement numerique d'un signal analogique devant etre restitue sous forme analogique | |
EP0568146B1 (fr) | Processeur neuronal muni de moyens pour normaliser des données | |
FR2604840A1 (fr) | Convertisseur analogique-numerique differentiel a capacites commutees | |
CN109302185A (zh) | 一种复用运算放大器的循环型模数转换器及其转换方法 | |
JP5097064B2 (ja) | パイプライン型a/dコンバータ及びパイプライン型a/dコンバータの制御方法 | |
KR101012684B1 (ko) | 1/2 승수 기준 전압을 누적하는 아날로그 디지털 변환기 | |
US10574255B2 (en) | Multiplying digital-to-analog conversion circuit | |
EP2320572B1 (fr) | Convertisseur analogique-numérique, sur deux bits, à approximations successives | |
EP0346988B1 (fr) | Circuit semiconducteur intégré comprenant un circuit comparateur synchronisé | |
KR101902119B1 (ko) | 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기 | |
US20120092203A1 (en) | Analog to digital converter and signal processing system | |
US20080218396A1 (en) | Charge-domain pipelined charge-redistribution analog-to-digital converter | |
JP2812169B2 (ja) | A/d変換装置 | |
JP2001352242A (ja) | パイプライン型a/dコンバータ | |
EP3375096B1 (fr) | Convertisseur analogique-numerique a approximations successives |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PLFP | Fee payment |
Year of fee payment: 7 |
|
PLFP | Fee payment |
Year of fee payment: 8 |
|
PLFP | Fee payment |
Year of fee payment: 9 |
|
PLFP | Fee payment |
Year of fee payment: 10 |
|
ST | Notification of lapse |
Effective date: 20210505 |