FR2963687A1 - Arbre d'horloge pour bascules commandees par impulsions - Google Patents
Arbre d'horloge pour bascules commandees par impulsions Download PDFInfo
- Publication number
- FR2963687A1 FR2963687A1 FR1056494A FR1056494A FR2963687A1 FR 2963687 A1 FR2963687 A1 FR 2963687A1 FR 1056494 A FR1056494 A FR 1056494A FR 1056494 A FR1056494 A FR 1056494A FR 2963687 A1 FR2963687 A1 FR 2963687A1
- Authority
- FR
- France
- Prior art keywords
- pulse
- clock
- buffer
- tree
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
L'invention concerne un procédé de conception de circuit d'arbre d'horloge (200) comprenant une pluralité de générateurs d'impulsions (202) dont chacun est couplé à l'entrée d'une ou plusieurs bascules commandées par impulsion, chaque générateur étant agencé pour produire un signal en impulsion (PS) ; et un arbre de tampons (204) pour fournir un signal d'horloge (CLK) aux générateurs d'impulsions, ce procédé comprenant : la conception de l'arbre d'horloge sans générateurs d'impulsions sur la base d'une analyse temporelle de la propagation de fronts d'horloge dans l'arbre d'horloge ; et le remplacement dans l'arbre d'horloge d'au moins un tampon, couplé à l'entrée de chaque bascule commandée par impulsions, par un générateur d'impulsions.
Description
B10280 1 ARBRE D'HORLOGE POUR BASCULES COMMANDÉES PAR IMPULSIONS
Domaine de l'invention La présente invention concerne un arbre d'horloge et un procédé de conception de circuit d'arbre d'horloge pour fournir un signal en impulsion à plusieurs bascules commandées par impulsions. Arrière plan de l'invention On distinguera ici des bascules, ci-après "bascules" (en anglais flip-flop), qui sont commandées par un front montant ou descendant et des bascules commandées par impulsions, ci- après "bascules commandées par impulsions" (en anglais pulsed latch), qui sont commandées par un signal en impulsion. Pour commander des bascules, un signal de commande, tel qu'un signal d'horloge, est distribué à chacune des bascules par un arbre d'horloge constitué de tampons. Cet arbre est dimensionné pour respecter des critères de synchronisation du signal de commande à l'entrée de chaque bascule. Les bascules commandées par impulsions sont moins complexes que les bascules et permettent ainsi la réalisation de circuits plus compacts et d'une plus faible consommation. Les données sont introduites dans une bascule commandée par impul- sions pendant une impulsion haute d'un signal de synchronisation en impulsions. Le signal de synchronisation en impulsions est B10280
2 produit par un générateur d'impulsions et chacune des impulsions a de façon générale une largeur d'impulsion notablement plus courte que les durées haute ou basse d'un signal d'horloge normal.
Bien que les circuits synchrones actuels utilisent généralement des bascules comme éléments de synchronisation, pour les raisons ci-dessus, il serait souhaitable de remplacer des bascules par des bascules commandées par impulsions. Toutefois, lors de l'étape de création de l'arbre d'horloge, les outils d'implémentation physique de circuits numériques sont adaptés à réaliser une analyse temporelle de la propagation de fronts d'horloge plutôt qu'une analyse sur la base d'impulsions, et souvent ils ne permettent pas l'insertion de générateurs d'impulsions. Cela pose donc un problème pour concevoir et vérifier des circuits à base de bascules commandées par impulsions. Résumé Un objet de la présente invention est de traiter au moins partiellement un ou plusieurs des problèmes de l'art antérieur. Selon un aspect d'un mode de réalisation de la présente invention, il est prévu un procédé de conception de circuit d'arbre d'horloge comprenant une pluralité de générateurs d'impulsions dont chacun est couplé à l'entrée d'une ou plusieurs bascules commandées par impulsion, chaque générateur étant agencé pour produire un signal en impulsion ; et un arbre de tampons pour fournir un signal d'horloge aux générateurs d'impulsions, ce procédé comprenant : la conception de l'arbre d'horloge sans générateurs d'impulsions sur la base d'une analyse temporelle de la propagation de fronts d'horloge dans l'arbre d'horloge ; et le remplacement dans l'arbre d'horloge d'au moins un tampon, couplé à l'entrée de chaque bascule commandée par impulsions, par un générateur d'impulsions.
B10280
3 Selon un mode de réalisation, le procédé comprend en outre, après ladite étape de remplacement, la réalisation d'une analyse temporelle du circuit d'arbre d'horloge. Selon un autre mode de réalisation, pendant l'analyse temporelle de fronts d'horloge, chacun des tampons de l'arbre d'horloge est mis en oeuvre par un circuit identique aux générateurs d'impulsions sauf que sa fonction de génération d'impulsions est rendue inactive, et l'étape de remplacement d'au moins un tampon par un générateur d'impulsions comprend la réactivation de la fonction de génération d'impulsions de ce tampon. Selon un autre mode de réalisation, pendant l'analyse temporelle de fronts d'horloge, chacun des tampons de l'arbre d'horloge est mis en oeuvre par un circuit comprenant une porte logique ayant une première entrée pour recevoir le signal d'horloge et un bloc de retard pour produire une version retardée et inversée du signal d'horloge, dans lequel une seconde entrée du bloc logique est couplée à une tension de référence.
Selon un autre mode de réalisation, l'étape de remplacement de tampon d'au moins un tampon par un générateur d'impulsions comprend, dans chaque tampon, la déconnexion de la seconde entrée de la porte logique de la tension de référence et son couplage à la sortie du bloc de retard.
Selon un autre aspect d'un mode de réalisation de la présente invention, il est prévu un arbre d'horloge pour fournir un signal en impulsion à une pluralité de bascules commandées par impulsions, comprenant une pluralité de générateurs d'impulsions dont chacun est couplé pour commander l'une respective des bascules commandées par impulsions ; et un arbre de tampons pour appliquer un signal d'horloge à chacun des générateurs d'impulsions. Selon un mode de réalisation, chaque tampon de l'arbre de tampons comprend un circuit identique au générateur B10280
4 d'impulsions sauf que sa fonction de génération d'impulsions est rendue inactive. Selon un autre mode de réalisation, chaque tampon de l'arbre de tampons comprend une porte logique ayant une première entrée destinée à recevoir le signal d'horloge et un bloc de retard pour produire une version retardée et inversée du signal d'horloge, dans lequel une seconde entrée du bloc logique est couplée à une tension de référence. Selon un autre mode de réalisation, la porte logique 10 est une porte NON ET. Selon un autre aspect d'un mode de réalisation de la présente invention, il est prévu un circuit intégré comprenant un circuit logique synchronisé par une pluralité de bascules commandées par impulsions, et l'arbre d'horloge ci-dessus agencé 15 pour fournir un signal en impulsion à chacune des bascules commandées par impulsions. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante 20 de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente un circuit synchrone basé sur des bascules commandées par impulsions selon un mode de réalisation de la présente invention ; 25 la figure 2 représente un arbre d'horloge pour fournir une pluralité de signaux en impulsions selon un mode de réalisation de la présente invention ; la figure 3 est un organigramme illustrant des étapes d'un procédé de conception de circuit de l'arbre d'horloge de la 30 figure 2 selon un mode de réalisation de la présente invention ; la figure 4A représente un circuit de tampon selon un mode de réalisation de la présente invention ; la figure 4B représente un générateur d'impulsions selon un mode de réalisation de la présente invention ; B10280
la figure 5 est un organigramme illustrant des étapes d'un procédé de conception de circuit d'arbre d'horloge selon un autre mode de réalisation de la présente invention ; et la figure 6 représente un circuit intégré comprenant 5 un arbre d'horloge selon des modes de réalisation de la présente invention. Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Dans ce qui suit, seuls les caractéristiques et aspects utiles à la compréhension de l'invention seront exposés en détail. D'autres caractéristiques, telles que la structure particulière d'une bascule commandée par impulsions, sont dans le domaine des connaissances normales de l'homme de l'art et ne seront pas décrites en détail. La figure 1 représente un circuit synchrone 100 qui est synchronisé par des bascules commandées par impulsions 102 dont trois sont représentées. Chaque bascule commandée par impulsions comprend une ligne d'entrée 104 pour recevoir un signal en impulsion PS. Pendant chaque impulsion du signal en impulsion PS, chaque bascule commandée par impulsions 102 mémorise les données présentes sur son noeud d'entrée. A la fin de chaque impulsion, les données mémorisées par la bascule commandée par impulsions deviennent valides. Le fonctionnement de blocs logique 106 couplés entre des paires de bascules commandées par impulsions 102 est donc synchronisé.
Bien que la figure 1 ne représente que trois bascules commandées par impulsions, un circuit intégré typique peut comprendre des centaines ou des milliers de telles bascules commandées par impulsions. Pour alimenter chacune de ces bascules commandées par impulsions par le signal en impulsion PS, une solution serait de produire un signal en impulsion B10280
6 unique par un générateur d'impulsions, et de répartir le signal en impulsion par l'intermédiaire d'un arbre d'horloge classique formé de circuits tampons. Toutefois, cette approche pose le problème que les largeurs d'impulsions du signal en impulsion sont critiques pour le fonctionnement convenable des bascules commandées par impulsions et l'arbre d'horloge risque de provoquer des variations des largeurs d'impulsion. En outre, les outils de construction d'arbre d'horloge sont basés sur une analyse temporelle de la propagation de fronts d'horloge et ne sont donc pas adaptés à vérifier les largeurs d'impulsions du signal en impulsion fourni à chaque bascule commandée par impulsions. La figure 2 représente un arbre d'horloge 200 pour fournir des signaux en impulsions PS à plusieurs bascules commandées par impulsions, dans cet exemple 8 bascules commandées par impulsions 201. Plutôt que d'utiliser un seul générateur d'impulsions, l'arbre d'horloge 200 comprend une pluralité de générateurs d'impulsions 202. Dans cet exemple, un générateur d'impulsions 202 est prévu pour chaque bascule commandée par impulsions 201 bien que, dans des variantes de réalisation, chaque générateur d'impulsions 202 puisse contrôler plus d'une bascule commandée par impulsions 201. L'arbre d'horloge 200 comprend en outre un arbre de circuits tampons 204 pour fournir un signal CLK sur une ligne d'entrée 206 à chacun des générateurs d'impulsions 202. Dans cet exemple, chaque tampon 204 peut piloter les entrées de deux autres tampons ou générateurs d'impulsions, et donc sept tampons 204 permettent de fournir le signal d'horloge CLK à huit générateurs d'impulsions 202.
L'arbre d'horloge 200 ne constitue qu'un exemple et, dans des variantes de réalisation, il pourrait comprendre un nombre quelconque de générateurs d'impulsions 202 alimentés par un nombre convenable de tampons. Un avantage de l'arbre d'horloge 200 est que le signal 35 en impulsion ne se propage pas dans l'arbre d'horloge et donc B10280
7 que les largeurs d'impulsions ne risquent pas d'être distordues. Au lieu de cela, l'arbre de tampons fait se propager un signal d'horloge standard CLK et peut donc être analysé en utilisant des moyens standards comme cela va maintenant être décrit en relation avec la figure 3. Dans certains cas, un ou plusieurs tampons de l'arbre d'horloge peuvent être couplés entre des générateurs d'impulsions 202 et des bascules commandées par impulsions 201, par exemple s'il est déterminé que les impulsions fournies aux bascules commandées par impulsion 201 ne seront pas trop perturbées par ces tampons. La figure 3 est un organigramme illustrant des étapes d'un procédé de conception d'un arbre d'horloge basé sur la structure de circuit de la figure 2. A une étape S1, une conception d'un arbre d'horloge sans générateur d'impulsion est réalisée, sur la base d'une analyse temporelle de fronts d'horloge de l'arbre d'horloge. Par exemple, en relation avec l'arbre d'horloge 200 de la figure 2, l'analyse temporelle de fronts d'horloge est réalisée sur la base d'une conception de circuit dans laquelle un tampon est présent au lieu de chacun des générateurs d'impulsions 202. Selon le résultat de l'analyse temporelle, le dimensionnement d'un ou plusieurs des tampons 204 de l'arbre d'horloge peut être ajusté et/ou des tampons peuvent être ajoutés ou supprimés. De cette façon, on assure que les fronts d'horloge qui se propagent dans l'arbre sont bien synchronisés les uns avec les autres. A une étape suivante S2, au moins un tampon est remplacé par un générateur d'impulsions 202. Par exemple, pour identifier les tampons à remplacer, on recherche le tampon connecté directement à l'entrée de signal en impulsion de chaque bascule commandée par impulsions, ou dans certain cas un tampon connecté à cette entrée par l'intermédiaire d'un ou plusieurs tampons. Dans l'exemple de la figure 2, il en résulte donc la structure illustrée de circuit d'arbre d'horloge 200. Sachant que les signaux d'horloge fournis à chaque générateur d'impulsions 202 sont bien synchronisés, il s'ensuit que les B10280
8 impulsions fournies par les générateurs d'impulsions seront bien synchronisées. En outre, en supposant que les générateurs d'impulsions 202 sont identiques, étant donné que le signal en impulsion ne se propage pas par d'autres tampons, les largeurs d'impulsions seront bien accordées. Une étape suivante optionnelle S3 implique par exemple l'analyse temporelle du fonctionnement de l'arbre d'horloge et du circuit logique piloté par les bascules commandées par impulsions.
Les figures 4A et 4B illustrent respectivement des exemples d'un circuit 400 mettant en oeuvre les tampons 204 et d'un circuit 410 mettant en oeuvre les générateurs d'impulsions 202 de la figure 2. Comme cela est représenté en figure 4A, le tampon 204 comprend un circuit qui est très similaire à un générateur d'impulsions. Une ligne d'entrée d'horloge 401 est couplée à une première entrée d'une porte NON ET 402. Une seconde entrée de la porte NON ET 402 est couplée par une ligne d'entrée 403 à une tension à niveau haut VDD. La ligne d'entrée d'horloge 401 est également couplée à un bloc de retard 404 qui comprend un ou plusieurs éléments de retard. Le bloc de retard inverseur 404 comprend par exemple une pluralité d'inverseurs en série (non représentés). Toutefois, la sortie du bloc de retard 404 est maintenue flottante de sorte que cette branche de circuit est non opérationnelle. Ceci signifie que la fonctionnalité de génération d'impulsions du circuit a été rendue inactive et la sortie de la porte NON ET 402 est donc simplement l'inverse du signal d'horloge CLK. La sortie de la porte NON ET 402 est couplée à un inverseur 406 pour fournir, sur une ligne de sortie 408 du tampon, le signal d'horloge initial CLK après passage en tampon. Comme cela est représenté en figure 4B, le générateur d'impulsions 202 a par exemple exactement la même structure que le tampon 204 sauf que, plutôt que d'être couplé à VDD, la deuxième entrée de la porte NON ET 402 est couplée à la sortie B10280
9 du bloc de retard inverseur 404 qui est une version retardée et inversée CLK' du signal d'horloge CLK. Ainsi, plutôt que de fonctionner comme un simple tampon, le circuit 202 agit en générateur d'impulsions. En particulier, quand le signal d'horloge CLK passe au niveau haut, le signal sur la ligne 408 passe au niveau haut. Il passe à nouveau au niveau bas quand la version retardée et inversée CLK' du signal d'horloge passe au niveau bas. Ainsi, le signal en impulsions produit aura des largeurs d'impulsions qui dépendent du retard introduit par un bloc de retard 404. La figure 5 est un organigramme illustrant des étapes d'un procédé de conception basé sur le tampon 400 et le générateur d'impulsions 410 des figures 4A et 4B. Dans une première étape S1, une conception d'arbre d'horloge est réalisée, sur la base d'une analyse temporelle de fronts d'horloge de l'arbre d'horloge avec chacun des générateurs d'impulsions désactivé pour fonctionner en tampon. Par exemple, dans le circuit 410 de la figure 4B, ceci est réalisé en couplant une ligne d'entrée 403 à VDD pour fournir le circuit tampon 400. Chacun des tampons de l'arbre d'horloge est de préférence également mis en oeuvre par le tampon 400 de la figure 4A, afin que n'importe lequel des tampons de l'arbre d'horloge puisse être converti en un générateur d'impulsions lors de l'étape suivante S2. Sur la base de l'analyse tempo- relie, le dimensionnement d'un ou plusieurs des tampons de l'arbre d'horloge peut être ajusté, et/ou des tampons peuvent être ajoutés ou supprimés, pour assurer que les fronts d'horloge qui se propagent dans l'arbre sont bien synchronisés les uns avec les autres.
A l'étape suivante S2, au moins un tampon, par exemple celui connecté à l'entrée de chaque bascule commandée par impulsions, est converti en un générateur d'impulsions. Ceci est par exemple réalisé en couplant la seconde ligne d'entrée 403 de la porte logique 402 à la sortie du bloc de retard 404. De façon avantageuse, comme cette étape implique seulement la B10280
10 modification de certaines connexions, la configuration du circuit est très peu affectée. Comme dans le cas de l'étape S3 de la figure 3, une étape additionnelle ultérieure S3 consiste par exemple à réaliser une analyse temporelle de l'arbre d'horloge et du fonctionnement de la logique pilotée par les bascules commandées par impulsions. La figure 6 représente un circuit intégré 600 comprenant un arbre d'horloge 602 qui est par exemple l'arbre d'horloge 200 décrit ci-dessus, bien que les nombres de bascules commandées par impulsions, de générateurs d'impulsions et de tampons soient différents. Chacun des tampons est par exemple mis en oeuvre par le circuit 400 de la figure 4A et chacun des générateurs d'impulsions est par exemple mis en oeuvre par le circuit 410 de la figure 4B. L'arbre d'horloge 602 reçoit un signal d'horloge 604 et fournit plusieurs signaux en impulsions PS sur des lignes de sortie 606 vers une logique synchrone 608 qui utilise des bascules commandées par impulsions comme éléments de synchroni- sation. La logique synchrone fournit des données de sortie sur une ligne de sortie 610 qui est par exemple mémorisée et/ou fournie à partir du circuit intégré. Un avantage des modes de réalisation décrits ici est que les signaux en impulsions peuvent être fournis à plusieurs bascules commandées par impulsions sans risquer de distordre les impulsions transmises dans un arbre d'horloge. En outre, l'analyse temporelle peut être réalisée sur la base des fronts d'horloge de façon rapide et efficace. Bien que divers modes de réalisation particuliers de l'invention aient été décrits en faisant référence aux figures, il sera clair pour l'homme de l'art que de nombreuses modifications et variantes sont possibles. Par exemple, il sera clair pour l'homme de l'art que les réalisations de générateurs d'impulsions et de tampons de la figure 4B ne sont que des exemples et que d'autres circuits sont B10280
11 possibles. Par exemple, les portes NON ET 402 pourraient être remplacées par d'autres portes logiques, telles que des portes NON OU. En outre, il sera clair pour l'homme de l'art que les principes décrits ici s'appliquent à des arbres d'horloge pour fournir un signal en impulsion à un nombre quelconque de bascules commandées par impulsions. Il sera également clair pour l'homme de l'art que les diverses caractéristiques décrites ici en relation avec divers modes de réalisation pourraient être combinées selon toute combinaison dans des variantes de réalisation de l'invention.
Claims (10)
- REVENDICATIONS1. Procédé de conception de circuit d'arbre d'horloge (200) comprenant une pluralité de générateurs d'impulsions (202) dont chacun est couplé à l'entrée d'une ou plusieurs bascules commandées par impulsion, chaque générateur étant agencé pour produire un signal en impulsion (PS) ; et un arbre de tampons (204) pour fournir un signal d'horloge (CLK) aux générateurs d'impulsions, ce procédé comprenant : la conception de l'arbre d'horloge sans générateurs d'impulsions sur la base d'une analyse temporelle de la propagation de fronts d'horloge dans l'arbre d'horloge ; et le remplacement dans l'arbre d'horloge d'au moins un tampon, couplé à l'entrée de chaque bascule commandée par impulsions, par un générateur d'impulsions.
- 2. Procédé selon la revendication 1 comprenant en 15 outre, après ladite étape de remplacement, la réalisation d'une analyse temporelle du circuit d'arbre d'horloge.
- 3. Procédé selon la revendication 1 ou 2, dans lequel pendant l'analyse temporelle de fronts d'horloge, chacun des tampons de l'arbre d'horloge est mis en oeuvre par un circuit 20 identique aux générateurs d'impulsions sauf que sa fonction de génération d'impulsions est rendue inactive, et l'étape de remplacement d'au moins un tampon par un générateur d'impulsions comprend la réactivation de la fonction de génération d'impulsions de ce tampon. 25
- 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel, pendant l'analyse temporelle de fronts d'horloge, chacun des tampons de l'arbre d'horloge est mis en oeuvre par un circuit comprenant une porte logique (402) ayant une première entrée pour recevoir le signal d'horloge et un bloc 30 de retard (404) pour produire une version retardée et inversée (CLK') du signal d'horloge, dans lequel une seconde entrée du bloc logique est couplée à une tension de référence.
- 5. Procédé selon la revendication 4, dans lequel l'étape de remplacement d'au moins un tampon par un générateurB10280 13 d'impulsions comprend, dans chaque tampon, la déconnexion de la seconde entrée de la porte logique de la tension de référence et son couplage à la sortie du bloc de retard.
- 6. Arbre d'horloge pour fournir un signal en impulsion (PS) à une pluralité de bascules commandées par impulsions, comprenant : une pluralité de générateurs d'impulsions (202) dont chacun est couplé pour commander l'une respective des bascules commandées par impulsions ; et un arbre de tampons pour appliquer un signal d'horloge (CLK) à chacun des générateurs d'impulsions.
- 7. Arbre d'horloge selon la revendication 6, dans lequel chaque tampon de l'arbre de tampons comprend un circuit identique au générateur d'impulsions sauf que sa fonction de génération d'impulsions est rendue inactive.
- 8. Arbre d'horloge selon la revendication 6 ou 7, dans lequel chaque tampon de l'arbre de tampons comprend une porte logique (402) ayant une première entrée destinée à recevoir le signal d'horloge (CLK) et un bloc de retard (404) pour produire une version retardée et inversée (CLK') du signal d'horloge, dans lequel une seconde entrée du bloc logique est couplée à une tension de référence.
- 9. Arbre d'horloge selon la revendication 8, dans lequel la porte logique est une porte NON ET (402).
- 10. Circuit intégré comprenant un circuit logique synchronisé par une pluralité de bascules commandées par impulsions, et l'arbre d'horloge de l'une quelconque des revendications 6 à 9 agencé pour fournir un signal en impulsion (PS) à chacune des bascules commandées par impulsions.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1056494A FR2963687A1 (fr) | 2010-08-06 | 2010-08-06 | Arbre d'horloge pour bascules commandees par impulsions |
FR1157167A FR2963688A1 (fr) | 2010-08-06 | 2011-08-04 | Arbre d'horloge pour bascules commandees par impulsions |
US13/197,930 US8555227B2 (en) | 2010-08-06 | 2011-08-04 | Clock tree for pulsed latches |
CN201110225354.2A CN102375472B (zh) | 2010-08-06 | 2011-08-08 | 用于脉冲锁存器的时钟树 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1056494A FR2963687A1 (fr) | 2010-08-06 | 2010-08-06 | Arbre d'horloge pour bascules commandees par impulsions |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2963687A1 true FR2963687A1 (fr) | 2012-02-10 |
Family
ID=43661899
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1056494A Withdrawn FR2963687A1 (fr) | 2010-08-06 | 2010-08-06 | Arbre d'horloge pour bascules commandees par impulsions |
FR1157167A Withdrawn FR2963688A1 (fr) | 2010-08-06 | 2011-08-04 | Arbre d'horloge pour bascules commandees par impulsions |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1157167A Withdrawn FR2963688A1 (fr) | 2010-08-06 | 2011-08-04 | Arbre d'horloge pour bascules commandees par impulsions |
Country Status (3)
Country | Link |
---|---|
US (1) | US8555227B2 (fr) |
CN (1) | CN102375472B (fr) |
FR (2) | FR2963687A1 (fr) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130087302A (ko) * | 2012-01-27 | 2013-08-06 | 삼성전자주식회사 | 반도체 집적 회로와 이를 포함하는 장치의 동작 방법 |
US20150207496A1 (en) * | 2014-01-22 | 2015-07-23 | Apple Inc. | Latch circuit with dual-ended write |
CN104252843B (zh) * | 2014-09-23 | 2016-08-24 | 京东方科技集团股份有限公司 | 脉冲信号合并电路、显示面板和显示装置 |
US9519744B1 (en) | 2015-12-07 | 2016-12-13 | International Business Machines Corporation | Merging of storage elements on multi-cycle signal distribution trees into multi-bit cells |
US11074379B2 (en) | 2019-03-30 | 2021-07-27 | International Business Machines Corporation | Multi-cycle latch tree synthesis |
US10778201B1 (en) * | 2019-05-03 | 2020-09-15 | Rohde & Schwarz Gmbh & Co. Kg | System and method of creating periodic pulse sequences with defined absolute phase |
CN111061335B (zh) * | 2019-12-12 | 2023-10-31 | 涌现(南京)芯片科技有限公司 | 时钟网络电路、电路***、芯片及电子设备 |
CN112134557B (zh) * | 2020-09-27 | 2022-11-01 | 东南大学 | 基于脉冲锁存器时序监测的宽电压自适应调节***及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5742190A (en) * | 1996-06-27 | 1998-04-21 | Intel Corporation | Method and apparatus for clocking latches in a system having both pulse latches and two-phase latches |
US20070001734A1 (en) * | 2005-06-29 | 2007-01-04 | Renesas Technology Corp. | Semiconductor integrated circuit device |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3650323T2 (de) * | 1986-12-17 | 1996-01-25 | Ibm | VLSI-Chip und Verfahren zur Herstellung. |
US5557225A (en) * | 1994-12-30 | 1996-09-17 | Intel Corporation | Pulsed flip-flop circuit |
US5973529A (en) * | 1997-01-06 | 1999-10-26 | International Business Machines Corporation | Pulse-to-static conversion latch with a self-timed control circuit |
US6591407B1 (en) * | 2000-03-01 | 2003-07-08 | Sequence Design, Inc. | Method and apparatus for interconnect-driven optimization of integrated circuit design |
US6433598B1 (en) * | 2000-06-19 | 2002-08-13 | Lsi Logic Corporation | Process, voltage and temperature independent clock tree deskew circuitry-active drive method |
US6574781B1 (en) * | 2000-08-21 | 2003-06-03 | Oki Electric Industry Co., Ltd. | Design methodology for inserting RAM clock delays |
US6457161B1 (en) * | 2001-03-27 | 2002-09-24 | Benoit Nadeau-Dostie | Method and program product for modeling circuits with latch based design |
US6782520B1 (en) * | 2001-08-13 | 2004-08-24 | Cadence Design Systems, Inc. | IC layout system having separate trial and detailed routing phases |
US6643205B2 (en) * | 2001-10-23 | 2003-11-04 | Coremagic, Inc. | Apparatus and method for refresh and data input device in SRAM having storage capacitor cell |
KR100432886B1 (ko) * | 2002-01-30 | 2004-05-22 | 삼성전자주식회사 | 높은 주파수의 웨이퍼 테스트 동작을 수행하는 반도체메모리 장치 |
JP4036688B2 (ja) * | 2002-06-18 | 2008-01-23 | 松下電器産業株式会社 | 自動配置配線用スタンダードセルライブラリ及び半導体集積装置 |
KR100604852B1 (ko) * | 2004-05-15 | 2006-07-31 | 삼성전자주식회사 | 제어신호 발생기, 스캔 기능을 수행하는 래치회로, 및상기 펄스 발생기와 상기 래치를 구비하는 플립플롭 |
US7257788B2 (en) * | 2004-11-08 | 2007-08-14 | International Business Machines Corporation | Method and apparatus for converting globally clock-gated circuits to locally clock-gated circuits |
US7634749B1 (en) * | 2005-04-01 | 2009-12-15 | Cadence Design Systems, Inc. | Skew insensitive clocking method and apparatus |
JP4630718B2 (ja) * | 2005-04-13 | 2011-02-09 | 株式会社東芝 | クロック配線装置及びクロック配線方法 |
JP2006339948A (ja) * | 2005-06-01 | 2006-12-14 | Renesas Technology Corp | パルスラッチ回路及び半導体集積回路 |
US7253661B1 (en) * | 2005-06-03 | 2007-08-07 | Xilinx, Inc. | Method and apparatus for a configurable latch |
JP2007122517A (ja) * | 2005-10-28 | 2007-05-17 | Sharp Corp | クロックツリー合成装置、クロックツリー合成方法、制御プログラムおよび可読記録媒体 |
US7694242B1 (en) * | 2006-12-11 | 2010-04-06 | Cadence Design Systems, Inc. | System and method of replacing flip-flops with pulsed latches in circuit designs |
US7559045B2 (en) * | 2006-12-22 | 2009-07-07 | Inventec Corporation | Database-aided circuit design system and method therefor |
US7936199B2 (en) * | 2008-02-06 | 2011-05-03 | Micron Technology, Inc. | Apparatus and method for external to internal clock generation |
US7872512B2 (en) * | 2008-04-01 | 2011-01-18 | Altera Corporation | Robust time borrowing pulse latches |
KR100961207B1 (ko) * | 2008-10-02 | 2010-06-09 | 주식회사 하이닉스반도체 | 커맨드 생성회로 및 반도체 메모리 장치 |
US8086982B2 (en) * | 2009-03-04 | 2011-12-27 | Springsoft Usa, Inc. | Methods and systems for reducing clock skew in a gated clock tree |
CN102169515B (zh) * | 2010-02-26 | 2014-04-16 | 国际商业机器公司 | 一种专用集成电路中时钟树延迟时间的估计方法和*** |
US8443328B2 (en) * | 2010-06-14 | 2013-05-14 | Synopsys, Inc. | Recursive hierarchical static timing analysis |
-
2010
- 2010-08-06 FR FR1056494A patent/FR2963687A1/fr not_active Withdrawn
-
2011
- 2011-08-04 US US13/197,930 patent/US8555227B2/en active Active
- 2011-08-04 FR FR1157167A patent/FR2963688A1/fr not_active Withdrawn
- 2011-08-08 CN CN201110225354.2A patent/CN102375472B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5742190A (en) * | 1996-06-27 | 1998-04-21 | Intel Corporation | Method and apparatus for clocking latches in a system having both pulse latches and two-phase latches |
US20070001734A1 (en) * | 2005-06-29 | 2007-01-04 | Renesas Technology Corp. | Semiconductor integrated circuit device |
Non-Patent Citations (2)
Title |
---|
PEIYI ZHAO ET AL: "High-Performance and Low-Power Conditional Discharge Flip-Flop", IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, vol. 12, no. 5, May 2004 (2004-05-01), IEEE SERVICE CENTER, PISCATAWAY, NJ, USA, pages 477 - 484, XP011111707, ISSN: 1063-8210, DOI: DOI:10.1109/TVLSI.2004.826192 * |
SEONGGWAN LEE ET AL: "Retiming and time borrowing: Optimizing high-performance pulsed-latch-based circuits", ICCAD 2009, 2 November 2009 (2009-11-02) - 5 November 2009 (2009-11-05), IEEE, PISCATAWAY, NJ, USA, pages 375 - 380, XP031586190, ISBN: 978-1-60558-800-1 * |
Also Published As
Publication number | Publication date |
---|---|
CN102375472B (zh) | 2016-08-17 |
CN102375472A (zh) | 2012-03-14 |
FR2963688A1 (fr) | 2012-02-10 |
US20120032721A1 (en) | 2012-02-09 |
US8555227B2 (en) | 2013-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2963687A1 (fr) | Arbre d'horloge pour bascules commandees par impulsions | |
US4879481A (en) | Dual I/O macrocell for high speed synchronous state machine | |
KR100604904B1 (ko) | 스캔 입력을 갖는 플립 플롭 회로 | |
US6753714B2 (en) | Reducing power and area consumption of gated clock enabled flip flops | |
US20120025870A1 (en) | Method and apparatus for voltage level shifting with concurrent synchronization | |
KR20100132267A (ko) | 스캔 플립플롭 회로 및 스캔 테스트 회로 | |
US7843243B2 (en) | Flip-flop circuit, pipeline circuit including a flip-flop circuit, and method of operating a flip-flop circuit | |
KR20110105153A (ko) | 플립플롭 회로 및 스캔 플립 플롭 회로 | |
US20050116756A1 (en) | Pulse-based flip-flop | |
FR2960978A1 (fr) | Comparateur de sequence asynchrone pour circuit d'autotest integre | |
FR2760152A1 (fr) | Demultiplicateur de frequence a double module | |
FR2960977A1 (fr) | Generateur de sequence a sollicitation variable pour circuit d'autotest integre | |
JP6430667B2 (ja) | フィードバックラッチ回路 | |
JP2011066941A (ja) | 半導体集積回路 | |
US20040196067A1 (en) | Pulse triggered static flip-flop having scan test | |
TW490931B (en) | Clock generator having a deskewer and method for reducing clock skew | |
JP2011066941A5 (fr) | ||
KR20240045225A (ko) | 비대칭 노화로 인한 듀티 사이클 왜곡의 완화 | |
US8930862B2 (en) | System, method, and computer program product for automatic two-phase clocking | |
US20060244502A1 (en) | Sense amplifier-based flip-flop circuit | |
KR100826975B1 (ko) | 클럭 생성 회로 및 클럭 생성 방법 | |
US20110072326A1 (en) | Sram macro test flop | |
KR20080108859A (ko) | 내부 클럭 드라이버 회로 | |
US20150061740A1 (en) | Scannable flop with a single storage element | |
TWI249301B (en) | Signal detecting circuit and method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |
Effective date: 20120430 |