FR2947949A1 - Module electronique de puissance - Google Patents

Module electronique de puissance Download PDF

Info

Publication number
FR2947949A1
FR2947949A1 FR0903366A FR0903366A FR2947949A1 FR 2947949 A1 FR2947949 A1 FR 2947949A1 FR 0903366 A FR0903366 A FR 0903366A FR 0903366 A FR0903366 A FR 0903366A FR 2947949 A1 FR2947949 A1 FR 2947949A1
Authority
FR
France
Prior art keywords
switches
chips
power module
electronic power
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0903366A
Other languages
English (en)
Other versions
FR2947949B1 (fr
Inventor
Jean-Christophe Charles Crebier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0903366A priority Critical patent/FR2947949B1/fr
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Priority to US13/382,775 priority patent/US20120112366A1/en
Priority to EP10736755A priority patent/EP2452360A1/fr
Priority to JP2012519030A priority patent/JP5981843B2/ja
Priority to PCT/FR2010/000503 priority patent/WO2011004081A1/fr
Priority to FR1003479A priority patent/FR2947950A1/fr
Priority to FR1003480A priority patent/FR2947951B1/fr
Publication of FR2947949A1 publication Critical patent/FR2947949A1/fr
Application granted granted Critical
Publication of FR2947949B1 publication Critical patent/FR2947949B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Module électronique de puissance comportant une pluralité de bras de pont montés en parallèle et une pluralité de bornes de sortie (BS) connectées aux points milieux desdits bras de pont, caractérisé en ce qu'il comporte au moins deux puces semi-conductrices (P , P ), chacune desdits puces intégrant de manière monolithique une pluralité d'interrupteurs à semiconducteur (T) réalisés en technologie verticale dont les zones actives et de tenue en tension sont isolées électriquement les unes des autres, chaque interrupteur d'une puce étant relié à un interrupteur respectif d'une autre puce de manière à former un dit bras de pont.

Description

MODULE ELECTRONIQUE DE PUISSANCE L'invention porte sur un module électronique de puissance comportant une pluralité de bras de pont montés en parallèle. Le bras de pont est un montage de base extrêmement important en électronique de puissance. Il est constitué par deux interrupteurs (diodes, transistors, thyristors...) connectés en série, avec une prise de contact entre les deux. Avec deux ou plusieurs bras de pont il est possible de réaliser une grande variété de circuits électroniques de puissance, tels que des hacheurs, des onduleurs de tension ou de courant, des redresseurs commandés, etc. La figure 1A montre, à titre d'exemple, un circuit permettant de convertir la tension alternée monophasée à 50 Hz, 240 V (efficaces) du réseau électrique de distribution en une tension triphasée de fréquence variable. Ce circuit comporte ù en plus de l'électronique de commande à basse tension ù cinq bras de pont : deux réalisant un redresseur commandé et trois autres formant un onduleur triphasé. Parfois un nombre de bras de pont encore plus important est nécessaire. En particulier, le document FR 2 888 396 décrit un coupleur magnétique utilisant une alimentation polyphasée, par exemple à huit phases (figure 1B). Pour les applications à basse puissance commutée (jusqu'à 300 W environ), l'intégration monolithique de circuits constitués par des nombreux bras de pont est rendue possible par l'utilisation de diodes ou transistors à structure horizontale. A plus haute puissance, cependant, l'utilisation de dispositifs à structure verticale s'impose. Ces dispositifs traversent complètement la tranche de matériau semiconducteur dans laquelle ils sont réalisés ; par exemple, dans le cas d'un transistor à effet de champ, les électrodes de source et de grille se trouvent sur la face avant du substrat et l'électrode de drain sur sa face arrière . Lorsque plusieurs dispositifs à structure verticale sont réalisés sur un même substrat, leurs régions actives et de tenue en tension sont en contact électrique mutuel : ces dispositifs ne peuvent donc pas fonctionner indépendamment les uns des autres. Il est donc nécessaire de les séparer après fabrication, pour les utiliser en tant que composants discrets. Pour des informations générales sur les composants de puissance à structure verticale, on peut se rapporter au document : Application Note AN-1084 Power MOSFET Basics , publiée par la société International Rectifier, auteur Vrej Barkhordarian, ainsi qu'à Application Training Guide û Device Cross Sections , http://www.irf.com/technical-info/guide/device.html. Ainsi, le circuit de la figure 1A comporte vingt composants de puissance discrets (dix transistors et autant de diodes en antiparallèle), plus dix circuits intégrés à basse puissance réalisant la commande rapprochée des interrupteurs, soit un total de trente puces. Pour un onduleur à huit phases destiné à alimenter un coupleur magnétique, comme celui représenté sur la figure 1B, il faut quarante-huit puces. On comprend que la complexité d'un tel circuit, le coût des interconnexions et les problèmes de fiabilité associés peuvent rapidement devenir rédhibitoires. L'article de P. Igic et al. Technology for Power Integrated Circuits with Multiple Vertical Power Devices , Proceedings of the 18th International Symposium on Power Semiconductor Devices & IC's, 4 û 8 juin 2006, Naples, Italie, décrit une technique de fabrication de circuits intégrés comportant une pluralité de composants de puissance à structure verticale isolés les uns des autres. La mise en oeuvre de cette technique est très complexe, et donc couteuse, ce qui compense au moins en partie les avantages procurés par l'intégration. II en va de même pour les techniques décrites par les documents US 3,689,992 et US 5,496,760. L'invention vise principalement à surmonter les inconvénients précités de l'art antérieur, en rendant plus simple, plus performante et plus fiable la fabrication et la mise en oeuvre de circuits de puissance constitués par une pluralité de bras de pont montés en parallèle. L'invention vise également à améliorer les performances thermiques et électromagnétiques de ces circuits. L'inventeur s'est rendu compte du fait qu'il est possible de simplifier grandement la structure d'un module de puissance comportant une pluralité de bras de pont montés en parallèle en utilisant une structure bipuces . Dans une telle structure, tous les interrupteurs formant la partie haute du module (c'est à dire compris entre la ligne d'alimentation à tension positive et les points milieux des bras de pont) sont intégrés de manière monolithique dans une première puce semi-conductrice, des sillons ou tranchées assurant une isolation de leurs zones actives et de tenue en tension. De même, tous les interrupteurs formant la partie basse du module (compris entre les points milieux et la ligne d'alimentation à tension négative) sont intégrés dans une deuxième puce. Le fait d'utiliser deux puces, intégrant respectivement la partie haute et la partie basse du module, au lieu d'une puce unique relâche certaines des contraintes sur l'isolation des dispositifs à structure verticale. En effet, les dispositifs d'une même puce présentent une borne (drain/collecteur ou source/émetteur) à un même potentiel. Ces dispositifs n'ont donc pas à être complètement séparés les uns des autres, ce qui simplifie la réalisation des structures d'isolation ou ilotage. Bien entendu, on ne sortirait pas de la portée de l'invention si plusieurs paires de puces ( bi-puces ) étaient utilisées pour former un 15 module de puissance. Cette structure de base se décline en plusieurs variantes, qui présentent des avantages additionnels, notamment en termes de fiabilité, de dissipation thermique et de compatibilité électromagnétique des considérations essentielles en électronique de puissance. 20 Comme cela sera expliqué plus en détail ci-après, la réalisation d'une structure bi-puce selon l'invention nécessite de surmonter des difficultés techniques importantes. D'une manière plus précise, un objet de l'invention est donc un module électronique de puissance comportant une pluralité de bras de pont 25 montés en parallèle et une pluralité de bornes de sortie connectées aux points milieux desdits bras de pont, caractérisé en ce qu'il comporte au moins deux puces semi-conductrices, chacune desdits puces intégrant de manière monolithique une pluralité d'interrupteurs à semiconducteur réalisés en technologie verticale dont les zones actives et de tenue en tension sont isolées 30 électriquement les unes des autres, chaque interrupteur d'une puce étant relié à un interrupteur respectif d'une autre puce de manière à former un dit bras de pont. Selon des modes de réalisation particuliers de l'invention : - Chaque interrupteur à semiconducteur peut présenter au moins une première et une deuxième borne de contact électrique, les premières bornes des interrupteurs d'une même puce étant connectées à un élément conducteur pour être maintenues à un potentiel commun et les deuxièmes bornes, dites libres, étant connectées auxdites bornes de sortie du module. - Au moins une desdites puces peut être réalisée sur un substrat de type N et au moins une autre est réalisée sur un substrat de type P, les deux interrupteurs formant chaque bras de pont étant de types 10 complémentaires. Dans ce cas, les interrupteurs de type P peuvent présenter une surface active plus grande de celle des transistors N complémentaires de manière à compenser la moindre conductivité de leurs zones actives. - En variante, lesdites puces peuvent être réalisées sur des substrats présentant un dopage du même type et comporter des interrupteurs 15 également du même type. - Un module électronique de puissance selon l'invention peut comporter deux puces semi-conductrices superposées de telle manière que les bornes libres des interrupteurs de la première puce soient disposées en regard des bornes libres correspondantes des interrupteurs de la deuxième puce. 20 - Un module électronique de puissance selon l'invention peut comporter un premier et un deuxième ensemble de cellules de commutation reliés entre eux par des lignes d'alimentation et des bornes de sortie communes de manière à former ladite pluralité de bras de pont montés en parallèle, chaque ensemble de cellules de commutation étant constitué par un 25 empilement de puces semi-conductrices et présentant une symétrie fonctionnelle par rapport à un plan parallèle aux puces qui le constituent, chacune desdites puces intégrant de manière monolithique une pluralité d'interrupteurs à semiconducteur réalisés en technologie verticale présentant des zones actives et de tenue en tension isolées électriquement les unes des 30 autres, des premières bornes connectées à un élément conducteur pour être maintenues à un potentiel commun et des deuxièmes bornes, dites libres, connectées auxdites bornes de sortie du module. - Au moins une desdites puces peut être constituée par un substrat semiconducteur dégénéré sur lequel est déposée une couche épitaxiée dans laquelle sont intégrés lesdits interrupteurs, ledit substrat semiconducteur dégénéré assurant à la fois la tenue mécanique de la puce et la connexion électrique entre les premières bornes desdits interrupteurs. - Au moins une desdites puces peut être constituée par un substrat semiconducteur aminci dans lequel sont intégrés lesdits interrupteurs, sur une face duquel est déposée une couche de matériau conducteur assurant à la fois la tenue mécanique de la puce et la connexion électrique entre les premières bornes desdits interrupteurs. - Les interrupteurs intégrés dans au moins l'une desdites puces peuvent être des interrupteurs commandés, tels que des transistors, comportant chacun une borne de commande. Dans ce cas, au moins l'une desdites puces peut intégrer également des circuits de commande desdits interrupteurs. Lorsque les deux interrupteurs formant chaque bras de pont sont de types complémentaires, ils peuvent présenter une borne de commande commune. - Les zones actives et de tenue en tension des interrupteurs intégrés dans une même puce peuvent être séparées physiquement par des sillons ou tranchées creusées après la réalisation des interrupteurs. En particulier, les bords desdites zones actives et de tenue en tension peuvent être biseautés et passivés par un revêtement diélectrique réalisant ainsi une terminaison en tension de type mesa . En variante, les zones actives et de tenue en tension des interrupteurs intégrés dans une même puce peuvent être séparées pas des tranchées sensiblement verticales remplies d'un matériau diélectrique. D'autres caractéristiques, détails et avantages de l'invention ressortiront à la lecture de la description faite en référence aux dessins annexés donnés à titre d'exemple et qui représentent, respectivement : - Les figures 1A et 1B, deux schémas simplifiés de circuits de puissance connus de l'art antérieur ; - Les figures 2 et 3, deux modes de réalisation d'une puce intégrant une pluralité d'interrupteurs à semiconducteur et convenant à la mise en oeuvre de l'invention ; - Les figures 4A et 4B, respectivement, une vue en coupe et en plan d'un module à structure tridimensionnelle selon une variante de l'invention ; - La figure 5, une vue en coupe d'un module à structure tridimensionnelle réalisé par assemblage pressé selon une autre variante de l'invention ; - Les figures 6A et 6B, respectivement, un schéma électrique et un chronogramme illustrant la commande d'un bras de pont réalisé en technologie complémentaire selon un mode de réalisation de l'invention ; - Les figures 7A à 7D, le principe d'une cellule de commutation à structure coaxiale ; - La figure 8, les surfaces équipotentielles dans une terminaison en tension verticale ; - La figure 9, une vue de détail de la terminaison en tension verticale d'un composant à tenue en tension symétrique ; et - La figure 10, le schéma électrique d'un commutateur multiphasé de courant. Les figures 1A et 1B, auxquelles il a déjà été fait référence, montrent des schémas électriques simplifiés de deux circuits électroniques de puissance, connus par eux-mêmes, susceptibles d'être mis en oeuvre conformément à l'invention.
Le circuit de la figure 1A est constitué par un redresseur commandé CR et un onduleur triphasé O3P. Le redresseur CR convertit la tension alternative du réseau électrique de distribution (240 V efficaces, 50 Hz monophasés) en une tension continue à 400 V ; l'onduleur O3P convertit cette tension efficace en une tension sinusoïdale triphasée à fréquence variable pouvant alimenter, par exemple, un moteur synchrone MS. Le redresseur CR est constitué essentiellement par deux bras de pont BPI, BP2 connectés en parallèle. Chaque bras de pont est constitué par deux interrupteurs à semi-conducteur montés en série ; en l'espèce, chaque interrupteur est formé par un IGBT (transistor bipolaire à grille isolée) T11, T21, T12, T22 et une diode de roue libre antiparallèle Dl1, D 21, D 12, D 22. Tant les transistors que les diodes sont à structure verticale et réalisés en forme discrète.
L'onduleur 03P, quant à lui, est constitué par trois bras de pont BP3 û BP5 dont la structure est sensiblement la même que celle du redresseur. Les transistors T11 û T25 sont pilotés par des circuits intégrés de commande rapprochée, non représentés, connectés à leurs grilles. A leur tour, ces circuits de commande rapprochée reçoivent des signaux de commande par un système de pilotage extérieur SP. Des filtres FCEM1 et FcEM2 sont prévus respectivement entre le réseau de distribution et le redresseur, et entre l'onduleur et le moteur synchrone, afin de filtrer les signaux parasites à haute fréquence générés par la commutation des interrupteurs.
Comme expliqué plus haut, la réalisation du circuit de la figure 1A par des techniques conventionnelles d'intégration hybride met en oeuvre au moins 30 puces individuelles : dix IGBT, dix diodes rapides et dix circuits intégrés de commande rapprochée. Le circuit de la figure 1B comprend huit bras de pont connectés en parallèle pour former un onduleur à huit phases 08P destiné à alimenter un coupleur magnétique CM. Pour un circuit de ce type, comportant un nombre plus important de bras de pont (huit sur la figure ; on peut en ajouter deux pour un redresseur commandé uniphasé, voire trois pour un redresseur triphasé), l'avantage apporté par la présente invention est encore plus important.
Comme expliqué plus haut, l'invention se base sur la cointégration monolithique au sein d'une première puce semiconductrice PI de tous les interrupteurs formant la partie haute du dispositif (c'est à dire compris entre la ligne d'alimentation positive V+ et les bornes de sortie û connexion au coupleur magnétique) et la co-intégration monolithique au sein d'une deuxième puce semiconductrice P2 de tous les interrupteurs formant sa partie basse (compris entre les bornes de sortie et la ligne d'alimentation négative V-). Cette subdivision est illustrée de manière symbolique sur la figure 1B par des lignes en trait pointillé. D'une manière conventionnelle en électronique de puissance, les diodes peuvent être co-intégrées avec les transistors correspondants, voire en faire partie intégrante ( diodes de structure , ou body diodes en anglais). On peut remarquer sur la figure 1B que tous les dispositifs d'une même puce présentent des premières bornes reliées entre elles à un potentiel commun et des deuxièmes bornes libres reliées aux bornes de sortie du dispositif. Dans le cas de la première puce PI ces premières bornes sont les collecteurs des IGBT et les cathodes des diodes de roue libre, reliées à la ligne d'alimentation positive V+, tandis que les émetteurs des IGBT et les anodes des diodes constituent les bornes libres . Dans la deuxième puce P2, c'est l'inverse. Cette remarque est essentielle. En effet, elle permet de ne pas isoler complètement les différents dispositifs de chaque puce : seules les deuxièmes bornes, les régions actives et les régions de tenue en tension de ces dispositifs doivent être effectivement isolées. Par contre, les premières bornes peuvent être reliées par une région conductrice commune. Cela permet une simplification notable des procédés de fabrication, d'assemblage et de mise en oeuvre de ces puces. La figure 2 montre une vue en coupe d'une portion d'une puce semiconductrice selon un premier mode de réalisation de l'invention. Cette puce comporte un premier substrat SI réalisé en matériau semiconducteur (typiquement silicium) dégénéré, c'est à dire présentant une concentration élevée de dopants û en l'espèce, donneurs d'électrons û qui lui confèrent une conductivité quasi-métallique. L'épaisseur du premier substrat SI est typiquement de l'ordre de 500 pm, de manière à lui conférer une résistance mécanique suffisante lors de la fabrication. Une couche de métallisation MD est réalisée sur une face, dite face arrière de ce substrat. Sur la face avant du substrat SI, opposée à ladite face arrière, est déposée une couche épitaxiale S2 de matériau semiconducteur, à l'intérieur de laquelle seront réalisés les dispositifs électroniques de puissance. Cette couche présente un dopage du même type que celui du premier substrat, mais de concentration moindre (n-). L'épaisseur de cette couche S2 est typiquement d'environ 50 pm ou moins. Par des procédés de photolithographie tout à fait classiques en face avant , des dispositifs électroniques tels que des MOSFETs à canal N (symbole sur la droite de la figure) sont réalisés à l'intérieur de la couche épitaxiale S2. Par exemple, dans le cas illustré sur la figure 2, des régions de corps RC à dopage p et des régions de contact CO à dopage ni- sont réalisées à la surface de ladite couche. Les régions de corps et de contact délimitent les régions de canal CH, au-dessus desquelles sont réalisées des électrodes de grille CG en polysilicium isolées par des couches d'oxyde isolant. Des métallisations MS sont déposées au-dessus de cet oxyde et des régions de contact CO. D'une manière connue, les métallisations MS réalisent des prises de contact de source des différentes cellules MOSFET (ou d'émetteur, si les dispositifs sont des IGBT), tandis que la couche de métallisation en face arrière MD réalise un contact de drain commun (de collecteur commun, pour les IGBT). Les régions de canal CH et les régions de corps RC forment les zones actives des dispositifs. La partie plus profonde de la couche S2, s'étendant jusqu'à l'interface avec le substrat SI constitue la zone de diffusion ou de tenue en tension ZD. D'une manière conventionnelle en électronique de puissance, chaque transistor peut être formé de plusieurs cellules élémentaires , dont chacune comporte une région de corps RC à dopage p et une ou deux régions de contact CO à dopage n+. Les régions actives et de tenue en tension des dispositifs ainsi réalisés sont isolées les unes des autres par des tranchées TP, réalisées par gravure profonde au moyen de faisceaux d'ions réactifs, remplies de diélectrique (généralement, mais pas obligatoirement, du SiO2). Ces tranchées ne s'étendent pas à l'intérieur du substrat SI, ou alors seulement pour une fraction de sa profondeur : par conséquent, les drains de tous les transistors de la puce sont reliés électriquement entre eux et maintenus à un même potentiel. Comme on peut le vérifier sur les figures 1A et 1B, cela ne constitue pas un inconvénient lorsque l'on veut intégrer uniquement les dispositifs de la partie haute d'un ensemble de bras de pont en parallèle. En revanche, cela simplifie 2947949 l0 considérablement le procédé de fabrication de la puce et en particulier l'intégration d'une pluralité de transistors indépendants en autorisant de manière simple la co-intégration monolithique de plusieurs interrupteurs de puissance multi potentiels. Si on avait voulu réaliser une isolation complète des 5 dispositifs il aurait fallu réaliser des tranchées traversant également le substrat SI, ou alors utiliser un substrat SI isolant et reporter les contacts de drain en face avant. Les tranchées TP ont une double fonction. D'une part, comme cela a été discuté plus haut, elles permettent l'ilotage des différents dispositifs 10 qui doivent pouvoir commuter indépendamment les uns des autres ; d'autre part, elles assurent la terminaison des équipotentielles aux bords de la région de tenue en tension. Cette deuxième fonction est importante, et mérite que l'on s'y attarde. La zone de tenue en tension ZD est la partie du dispositif dans laquelle se produit l'essentiel de la tenue en tension entre le drain et la source 15 (dans le cas d'un transistor à effet de champ). Dans cette région, les surfaces équipotentielles sont approximativement planes. Le dispositif est dimensionné de manière à éviter que des claquages ne se produisent à l'intérieur de la zone de tenue en tension ; cependant, des claquages risquent de se produire sur les bords latéraux du dispositif, au niveau de défauts de surface. Pour cette raison 20 il est nécessaire de délimiter la zone de tenue en tension par des tranchées présentant des surfaces latérales lisses, remplies d'un diélectrique suffisamment rigide (notamment du SiO2 par dépôt chimique en phase vapeur). Voir à ce propos l'article le Philippe Leturcq, Tenue en tension des semi-conducteurs de puissance , D 3 104-1, Techniques de l'ingénieur, traité génie 25 électrique. Des simulations montrent que la tenue en tension des dispositifs est maximisée lorsque les tranchées sont légèrement évasées, de telle sorte que la surface latérale de la zone ZD forme un angle d'environ 100° avec l'interface S1/S2. Dans ces conditions, comme illustré sur la figure 8 les 30 équipotentielles EP sortant de la zone ZD s'infléchissent vers le bas (vers ladite interface S1/S2) avant de remonter vers la surface avant de la puce. Il est intéressant de noter que l'utilisation de terminaisons verticales (tranchées profondes) permet également l'intégration monolithique de dispositifs à tenue en tension symétrique tels que des IGBT, des Triacs et certains Thyristors. En effet, ces dispositifs présentent deux jonctions P-N, une face avant et l'autre face arrière, qui sont en principe capables de tenir la tension. En réalité, dans les dispositifs discrets conventionnels, la découpe du composant dégrade fortement la tenue en tension de la jonction arrière. Des techniques de fabrication de dispositifs discrets à tenue en tension bidirectionnelle sont décrites par les articles : - A new peripheral planar structure allowing a symmetrical blocking voltage , O. Causse et al., Proceeding of the 1999 International Semiconductor Conference CAS'99, 5-9 octobre 1999, volume 1, pages 59 û 62. - A New Isolation Technique for Reverse Blocking IGBT with Ion Implantation and Laser Annealing to Tapered Chip Edge Sidewalls , Proceedings of the 18th International Symposium on Power Semiconductor Devices & IC's, 4 û 8 juin 2006, Naples, Italie ; et - On-state and Transient Characterization of a Monolithic MBS (Mos Bidirectional Switch) , A. Dartigues et al. Conference Records of the 2001 IEEE Industry Application Conference û 36th IAS Annual Meeting, 30 septembre û 4 octobre 2001, volume 1, pages 648 û 652.
Ces techniques sont assez complexes à mettre en oeuvre. Or, l'utilisation de tranchées profondes remplies de diélectrique permet d'obtenir, d'une manière simple et peu couteuse, une terminaison de la face arrière d'aussi bonne qualité que celle de la face avant (voir la figure 9). Comme cela sera expliqué en détail plus loin, les tranchées 25 peuvent être réalisées au cours ou à la fin du procédé de fabrication de la puce, et remplies de diélectrique après la fin de ce procédé. L'intégration monolithique de composants à tenue en tension symétrique permet notamment la réalisation, selon le concept bi-puce de l'invention de circuits qui, jusqu'à présent, ont été peu utilisés. A titre d'exemple 30 on peut citer le commutateur de courant, dit aussi onduleur de courant illustré sur la figure 10, qui est la structure duale de l'onduleur de tension (figures 1A et 1B), nécessitant une tenue bidirectionnelle en tension (et unidirectionnelle en courant), jusqu'à présent difficile à assurer.
Jusqu'ici on a considéré uniquement l'intégration monolithique des dispositifs constituant la moitié supérieure d'un ensemble de bras de pont en parallèle. L'intégration des éléments constituant la moitié inférieure du module pose une difficulté supplémentaire. En effet, dans ce cas ce sont les sources (ou émetteurs, dans le cas d'IGBT) qui doivent être maintenues à un potentiel commun, tandis que les drains (ou collecteurs) doivent constituer les bornes libres . Cela n'est pas possible dans le cas d'une puce du type représenté sur la figure 2. Une solution à ce problème consiste à utiliser des substrats SI, S2 de type p, et à réaliser donc des transistors à canal p. A première vue cette solution semble devoir être écartée a priori : en effet il est bien connu que les dispositifs de puissance de type p présentent des caractéristiques électriques nettement moins favorables que leurs contreparties de type n : des pertes de commande, en conduction et en commutation plus élevées, ainsi qu'une plus faible densité de puissance. Concrètement, leur utilisation est évitée à chaque fois que cela est possible. Cependant, comme cela sera démontré plus loin, un module de puissance selon l'invention présente des caractéristiques globalement meilleures que celles d'un dispositif à composants discrets, et cela malgré l'utilisation de dispositifs de type p.
Un deuxième mode de réalisation de l'invention, illustré à l'aide de la figure 3, permet d'utiliser des dispositifs du même type (n ou, si exceptionnellement cela devait présenter un intérêt pratique, p). Dans ce mode de réalisation, les dispositifs à structure verticale sont intégrés dans un substrat S' homogène, ayant une épaisseur de l'ordre de 50 ù 500 pm, et de préférence de l'ordre de 50 ù 300 pm, obtenu par amincissement d'un substrat plus épais. Comme dans le cas de la figure 2, chaque transistor peut comporter plusieurs cellules élémentaires, mais une seule a été représentée dans un souci de simplification de la figure. Après la réalisation desdits dispositifs, mais avant la réalisation des tranchées d'ilotage, une couche de métallisation épaisse M' est déposée sur la face arrière ou sur la face avant du substrat. On considère par exemple le cas d'un substrat de type n (le plus intéressant en pratique) dans lequel sont intégrés des MOSFET ; si la couche de métallisation M' est déposée face arrière, on obtient une structure à drains communs équivalente à celle de la figure 2, dans laquelle le substrat SI en semiconducteur dégénéré a été remplacé par du métal ; par contre, si la couche de métallisation M' est déposée face avant ù cas représenté sur la figure 3 ù on obtient une structure à sources communes et drains libres . Dans ce dernier cas, il est nécessaire de prévoir des dégagements de la couche de métallisation M' pour permettre un accès indépendant aux électrodes de grille CG. Dans les deux cas, les tranchées d'ilotage sont réalisées ultérieurement.
Dans l'exemple représenté sur la figure 3, l'ilotage des dispositifs n'est pas obtenu par des tranchées verticales, étroites et profondes, comme dans le cas de la figure 2, mais par des sillons en V (référence SI), réalisés par gravure humide et dont les parois sont recouvertes d'un diélectrique de passivation DP tel que du SIPOS (silicium polycristallin semi- isolant). Le résultat est une structure de type mesa , conventionnelle (voir l'article précité de Philippe Leturcq) dans les dispositifs discrets. Avantageusement, au moment de l'encapsulation, les sillons peuvent être remplis d'un gel diélectrique, par exemple siliconé. En variante, il aurait été possible d'avoir recours à un ilotage par tranchées verticales dans le cadre du dispositif de la figure 3, ou inversement utiliser un ilotage par sillons en V dans le dispositif de la figure 2. En tout cas, les tranchées ou sillons d'ilotage peuvent avantageusement être réalisés après les opérations de diffusion et métallisation nécessaires à la fabrication des dispositifs proprement dits. Cela permet d'avoir accès à pratiquement toutes les technologies existantes pour la mise en oeuvre de l'invention. Après avoir réalisé séparément les deux puces PI et P2 intégrant de manière monolithique les interrupteurs de la partie haute et de la partie basse du module, respectivement, il est nécessaire de les relier électriquement et mécaniquement entre elles de manière à former les paires d'interrupteurs constituant chaque bras de pont. La manière la plus avantageuse de procéder consiste à réaliser un empilement tridimensionnel comme représenté sur les figures 4A et 4B. Le module de puissance représenté sur ces figures, respectivement en coupe et en plan, est obtenu en superposant deux puces intégrant chacune une pluralité d'interrupteurs de telle manière que les bornes libres des interrupteurs de la première puce soient disposées en regard des bornes libres correspondantes des interrupteurs de la deuxième puce, de manière à former des bras de pont. Du haut en bas, l'empilement de la figure 4A comprend : - Un élément conducteur BV+ destiné à être relié à une barre d'alimentation à tension positive ; - Une première puce semiconductrice PI, de type N, comprenant un premier substrat dégénéré S1N, en contact électrique avec l'élément BV+ et une couche épitaxiale S2N dans laquelle sont réalisés des transistors N-MOSFET à structure verticale (référence T). Comme expliqué en référence à la figure 2, les drains de ces transistors sont maintenus à un potentiel commun par le premier substrat dégénéré S1 N et l'élément conducteur BV+. Les zones actives et de tenue en tension des transistors sont séparées les unes des autres par des sillons d'ilotage SI, réalisant des terminaisons de type mesa . - Une couche de métallisation de source MS1, rendue discontinue par les sillons d'isolation. - Des éléments de connexion électrique BS, généralement métalliques, réalisant les bornes de sortie du module. - Une couche de métallisation MD2, également rendue discontinue par les sillons d'isolation, pour réaliser l'interconnexion des drains des transistors P-MOSFET formant la partie inférieure de l'ensemble de bras de ponts. - Une deuxième puce semiconductrice P2, de type P, comprenant une couche épitaxiale S2P dans laquelle sont réalisés des transistors P-MOSFET à structure verticale et un premier substrat dégénéré S1P. Un transistor N-MOSFET de la première puce et un transistor P-MOSFET de la deuxième couche forment un bras de pont, dont le point milieu coïncide avec une borne de sortie BS. Les sources des P-MOSFET sont reliées aux bornes de sortie correspondantes par des couches de métallisation MD2 respectives. Un élément conducteur BV- en contact électrique avec le 5 substrat dégénéré S1P, et donc avec les drains des P-MOSFET, destiné à être relié à une barre d'alimentation à tension négative. L'assemblage peut être assuré par brasage ou serrage. La figure 4B montre une vue en plan du module. On peut y voir également les contacts de grille CG des transistors. 10 D'une manière conventionnelle, les diodes sont partie intégrante des transistors à structure verticale. Il faut comprendre que les figures 4A et 4B sont très simplifiées et ne visent qu'à représenter schématiquement les concepts à la base de l'invention. Des nombreuses variantes et perfectionnements sont 15 envisageables. Par exemple, l'électronique de pilotage des transistors peut être intégrée au module de puissance, de manière monolithique (sur l'une des puces, ou les deux) ou hybride (sur des puces distinctes, interconnectées aux puces de puissance). Les sources des transistors peuvent avoir une structure interdigitée, de manière à en augmenter la surface, d'une manière connue en 20 soi. Par ailleurs, les interrupteurs peuvent être des MOSFETs, comme dans l'exemple, mais également des IGBT, des transistors bipolaires à jonction (BJT), des thyristors, des diodes. Il est également possible de réaliser des bras de pont constitués par des dispositifs différents : par exemple, un transistor en partie haute et une diode en partie basse. 25 Les figures 4A et 4B se rapportent au cas d'un module à structure complémentaire (P et N) avec puces à structure épitaxiale. Bien entendu, le même type d'assemblage peut être réalisé avec des puces à substrat aminci, de type complémentaire ou pas. Les terminaisons en tension peuvent être tant du type mesa qu'à tranchées verticales. 30 L'assemblage tridimensionnel des figures 4A et 4B constitue un mode préféré de réalisation de l'invention, et cela pour des raisons qui seront détaillées ci-après. Cependant, il est également envisageable de disposer les deux puces côte à côte et de les interconnecter par des fils de connexion selon des techniques conventionnelles. La figure 5 montre une vue en coupe d'un module à structure tridimensionnelle réalisé par assemblage pressé selon une variante de l'invention. Dans ce module, l'ilotage des dispositifs est réalisé par tranchées profondes TP. Une couche diélectrique est disposée sur la surface supérieure des substrats à proximité desdites tranchées ; la couche de métallisation de source (pour les transistors N) ou de drain (pour les transistors P) s'étend sur cette couche diélectrique et, de ce fait, est surélevée par rapport à la surface active de la puce. Les contacts électriques entre les bornes libres des transistors et les bornes de sortie du module sont réalisés au niveau de ces métallisations périphériques surélevées. La simple observation des figures 4A, 4B et 5 permet de comprendre certains des avantages procurés par l'assemblage tridimensionnel des modules de l'invention. Le premier est représenté par la simplification et la fiabilisation de la connectique, grâce à la suppression des fils de connexion et leur remplacement par des couches de métallisation. La géométrie d'interconnexion très compacte présente également des avantages importants du point de vue électromagnétique. Elle permet de minimiser l'inductance des mailles de commutation , formées par les lignes d'alimentation positive et négative et les différents bras de pont, à l'origine de perturbations rayonnées (ainsi que de surtensions inductives , lors de la commutation, qui nécessitent un surdimensionnement des composants). En outre, le blindage assuré par les éléments BV+ et BV-, constituant les surfaces extérieures du module et maintenus à des potentiels constants, permet de minimiser les perturbations conduites à travers les capacités parasites. A son tour, cela permet de réduire les contraintes du filtrage de mode commun, qui contribue de façon très notable à l'encombrement et au coût des convertisseurs de puissance. L'assemblage tridimensionnel présente également des avantages du point de vue thermique. En effet, les éléments BV+ et BV- peuvent être reliés à des radiateurs thermiques ; par ailleurs, si l'élément BV-est à la masse, il n'est pas nécessaire de prévoir une isolation électrique du radiateur, isolation qui diminue inévitablement la conductivité thermique. En outre, les bornes de sortie elles-mêmes peuvent servir de drains thermiques.
Le principe de l'assemblage tridimensionnel, et les avantages qui y sont associés, ont déjà été divulgués, dans des applications à composants discrets, par les articles suivants : E.Vagnon, P.O. Jeannin, Y.Avenas, J.C. Crébier, K. Guepratte, A Busbar Like Power Module Based On 3D Chip On Chip Hybrid Integration 2th Annual IEEE Applied Power Electronics Conference and Exposition APEC 2009, 15 û 19 février 2009, pages 2072 - 2078 ; et E. Vagnon, J.-C. Crébier, Y. Avenas, P.-O. Jeannin Study and realization of a low-force 3D press-pack power module IEEE Power Electronics Specialists Conference 2008, PESC 2008, 15 û 19 juin 2008, pages 1048û1054. Cependant, l'assemblage tridimensionnel de convertisseurs multi-phases conventionnels, constitués par des transistors discrets, est très difficile à réaliser. La structure bi-puces de l'invention, par contre, se prête très naturellement à l'assemblage tridimensionnel.
Comme expliqué plus haut, les bras de pont d'un module de puissance selon l'invention peuvent être de type complémentaire (un interrupteur de type N et un de type P) ou non (deux interrupteurs du même type, généralement N). L'utilisation d'une structure complémentaire est inhabituelle en électronique de puissance en raison des performances sub- optimales des dispositifs de type P ; par conséquent ses avantages et inconvénients méritent d'être considérés plus en détail. Un P-MOSFET présente des pertes à l'état passant qui sont 2 û 3 fois supérieures à celles d'un N-MOSFET équivalent. Cependant, il est possible de réduire les pertes du P-MOSFET simplement en augmentant sa surface alors que celle du N-MOSFET associé reste constante. Certes, cela implique l'utilisation d'une surface de silicium plus importante par rapport à un module ayant des performances équivalentes et basé uniquement sur des N- MOS. Mais cette augmentation de surface peut être compensée par la réduction de surface rendue possible par l'intégration monolithique, ainsi que par la simplification du filtrage de mode commun résultant des bonnes propriétés électromagnétiques de l'assemblage tridimensionnel (voir ci-dessus). Les bonnes propriétés thermiques de l'assemblage tridimensionnel contribuent également à améliorer les performances des dispositifs, réduisant ainsi la pénalité associée à l'utilisation de dispositifs de type P. Le fait que les transistors N d'un module à structure complémentaire soient plus petits que les transistors P correspondants permet d'utiliser l'espace restant sur la puce de type N pour y intégrer l'électronique de pilotage des bras de pont. II en résulte une utilisation optimale de l'espace disponible. Dans le cas des composants bipolaires (diodes, BJT, IGBT), la pénalité associée à l'utilisation de dispositifs de type P est encore moins importante que pour les composants unipolaires (MOSFET, essentiellement).
Si les dispositifs de type P sont pénalisants en terme de pertes, l'utilisation d'une structure complémentaire présente un avantage considérable en ce qui concerne le pilotage du bras de pont, comme illustré sur les figures 6A et 6B. En effet, un même signal appliqué à la grille des deux transistors, de type N et P respectivement, amène l'un dans son état passant et l'autre dans son état bloquant. Ainsi, un circuit de commande unique Cde permet de piloter les deux transistors. Ce qui plus est, en aucun cas les deux transistors ne risquent de se trouver en même temps dans leur état passant, provoquant un court-circuit. Sur la figure 6A, les références Alim+ et Alim- indiquent les circuits d'alimentation du circuit de commande ou pilotage rapproché Cde. Sur la figure 6B, t indique le temps, VGSth+ et VGsth_ les tensions de seuil du transistor N et P respectivement, supposées sensiblement égales en valeur absolu mais de signes opposés. La signification de Vcde, VGD, IDSn, IDSp apparaît clairement de la figure 6A.
Les figures 7A à 7D illustrent un mode de réalisation particulièrement avantageux de l'invention, caractérisé par une structure coaxiale .
La figure 7A montre le schéma électrique d'un bras de pont comportant deux transistors et leurs diodes antiparallèles associées, et sa décomposition en deux cellules de commutation CC1, CC2. Chacune desdites cellules de commutation CC1, CC2 est constituée par un transistor et par la diode antiparallèle de l'autre transistor. Dans la première cellule de commutation CC1, le transistor T est connecté entre une ligne d'alimentation à une tension positive, BV+, et une borne de sortie BS correspondant au point milieu du bras de pont, tandis que la diode D est connectée entre ladite borne de sortie BS et une ligne d'alimentation à une tension négative, BV-.
Inversement, dans la deuxième cellule CC2, la diode est connectée entre BV+ et BS et le transistor entre BS et BV-. Une charge inductive, modélisée par une source idéale de courant, est connectée entre la borne de sortie BS et la ligne d'alimentation à tension négative BV-.
La figure 7B montre, de manière isolée, la cellule de commutation CC1. En effet, la structure coaxiale des figures 7C, 7D ne concerne qu'une cellule de commutation, et pas un bras de pont complet. Un bras de pont, ou un circuit plus complexe, peut être réalisées en reliant entre elles deux ou plusieurs cellules de commutation à structure coaxiale.
La figure 7C montre un schéma obtenu en dupliquant la cellule de la figure 7B de manière symétrique par rapport à la ligne BV- ; il y a maintenant deux lignes d'alimentation positive BV+' et BV+", ainsi que deux bornes de sortie BS' et BS". Le circuit de la figure 7C est tout à fait équivalent à celui de la figure 7B, mise à part la duplication de ses composants (T', T" ; D', D") ; il ne faut surtout pas le confondre avec un bras de pont complet. Sur la figure 7C, des flèches indiquent le sens dans lequel le courant électrique circule dans chaque ligne ; les lignes comportant deux flèches sont parcourues par un courant plus élevé que les lignes comportant une seule flèche. Les différentes lignes forment des mailles, à l'intérieur desquelles les courants engendrent des champs magnétiques dont l'orientation est illustrée sur la figure. Enfin, la figure 7D montre une vue en coupe d'un mode de réalisation concret du circuit de la figure 7C sous la forme d'assemblage tridimensionnel de puces présentant une symétrie fonctionnelle par rapport à un plan parallèle aux puces qui les constituent. Dans cet assemblage, chaque composant à semiconducteur est réalisé, en technologie verticale, sur une puce indépendante ; ces puces sont ensuite superposées, et les interconnexions électriques réalisées par des couches de métallisation qui matérialisent les lignes BV+' et BV+", BS' et BS". Par ailleurs, les couches destinées à être maintenues à un même potentiel peuvent être reliées entre elles sur les côtés (cela n'est pas essentiel). II en résulte une structure coaxiale , dont tous les éléments actifs sont enfermés à l'intérieur d'une enveloppe conductrice maintenue au potentiel (constant) d'alimentation positive. On comprend que cette structure est excellente du point de vue de la compatibilité électromagnétique grâce au confinement quasi-parfait des potentiels variables qu'elle assure. Un bras de pont complet peut être obtenu en disposant bout à bout deux cellules de commutation coaxiales, dont les bornes de sortie sont mutualisées. La structure coaxiale décrite ci-dessus peut être appliquée à la réalisation d'un bras de pont à composants discrets, auquel cas elle constitue une invention indépendante. Mais il est également possible û et particulièrement avantageux û d'utiliser dans le cadre d'une telle structure coaxiale des puces intégrant une pluralité de composants ayant une borne libre et une borne à un potentiel commun. De cette manière, chaque structure coaxiale formée par un empilement de puces présentant une symétrie fonctionnelle par rapport à un plan parallèle auxdites puces constitue un ensemble de cellules de commutation ; deux ensembles de cellules de commutation connectés entre eux forment un module de puissance selon l'invention. Autrement dit, la structure coaxiale est compatible avec la structure de module de puissance objet de la présente invention.

Claims (15)

  1. REVENDICATIONS1. Module électronique de puissance comportant une pluralité de bras de pont (BPI û BP5) montés en parallèle et une pluralité de bornes de sortie connectées aux points milieux desdits bras de pont, caractérisé en ce qu'il comporte au moins deux puces semi-conductrices (PI, P2), chacune desdits puces intégrant de manière monolithique une pluralité d'interrupteurs à semiconducteur (T1' û T25, Dl' û D25) réalisés en technologie verticale dont les zones actives et de tenue en tension sont isolées électriquement les unes des autres, chaque interrupteur d'une puce étant relié à un interrupteur respectif d'une autre puce de manière à former un dit bras de pont.
  2. 2. Module électronique de puissance selon la revendication 1, dans lequel chaque interrupteur à semiconducteur présente au moins une première (MD) et une deuxième (MS) borne de contact électrique, les premières bornes des interrupteurs d'une même puce étant connectées à un élément conducteur (BV+) pour être maintenues à un potentiel commun et les deuxièmes bornes, dites libres, étant connectées auxdites bornes de sortie (BS) du module.
  3. 3. Module électronique de puissance selon la revendication 2, dans lequel au moins une desdites puces est réalisée sur un substrat de type N et au moins une autre est réalisée sur un substrat de type P, les deux interrupteurs formant chaque bras de pont étant de types complémentaires.
  4. 4. Module électronique de puissance selon la revendication 3, dans lequel les interrupteurs de type P présentent une surface active plus grande de celle des transistors N complémentaires de manière à compenser la moindre conductivité de leurs zones actives.
  5. 5. Module électronique de puissance selon la revendication 2, dans lequel lesdites puces sont réalisées sur des substrats présentant un dopage du même type et comportent des interrupteurs également du même type.
  6. 6. Module électronique de puissance selon l'une des revendications 2 à 5, comportant deux puces semi-conductrices superposées de telle manière que les bornes libres des interrupteurs de la première pucesoient disposées en regard des bornes libres correspondantes des interrupteurs de la deuxième puce.
  7. 7. Module électronique de puissance selon la revendication 2, comportant un premier (CC1) et un deuxième (CC2) ensemble de cellules de commutation reliés entre eux par des lignes d'alimentation (BV+, BV-) et des bornes de sortie communes (BS) de manière à former ladite pluralité de bras de pont montés en parallèle, chaque ensemble de cellules de commutation étant constitué par un empilement de puces semi-conductrices et présentant une symétrie fonctionnelle par rapport à un plan parallèle aux puces qui le constituent, chacune desdites puces intégrant de manière monolithique une pluralité d'interrupteurs à semiconducteur (T', T", D', D") réalisés en technologie verticale présentant des zones actives et de tenue en tension isolées électriquement les unes des autres, des premières bornes connectées à un élément conducteur pour être maintenues à un potentiel commun et des deuxièmes bornes, dites libres, connectées auxdites bornes de sortie du module.
  8. 8. Module électronique de puissance selon l'une des revendications 2 à 7, dans lequel au moins une desdites puces est constituée par un substrat semiconducteur dégénéré (SI) sur lequel est déposée une couche épitaxiée (S2) dans laquelle sont intégrés lesdits interrupteurs, ledit substrat semiconducteur dégénéré assurant à la fois la tenue mécanique de la puce et la connexion électrique entre les premières bornes desdits interrupteurs.
  9. 9. Module électronique de puissance selon l'une des revendications 2 à 8, dans lequel au moins une desdites puces est constituée par un substrat semiconducteur aminci (S') dans lequel sont intégrés lesdits interrupteurs, sur une face duquel est déposée une couche de matériau conducteur (M') assurant à la fois la tenue mécanique de la puce et la connexion électrique entre les premières bornes desdits interrupteurs.
  10. 10. Module électronique de puissance selon l'une des revendications précédentes dans lequel les interrupteurs intégrés dans au moins l'une desdites puces sont des interrupteurs commandés, tels que des transistors, comportant chacun une borne de commande.
  11. 11. Module électronique de puissance selon la revendication 10, dans lequel au moins l'une desdites puces intègre également des circuits de commande (Cde) desdits interrupteurs.
  12. 12 Module électronique de puissance selon l'une des revendications 10 ou 11, dans lequel les deux interrupteurs formant chaque bras de pont sont de types complémentaires et présentent une borne de commande commune.
  13. 13. Module électronique de puissance selon l'une des revendications précédentes, dans lequel les zones actives et de tenue en tension des interrupteurs intégrés dans une même puce sont séparées physiquement par des tranchées (TP) ou sillons (SI) creusés après la réalisation des interrupteurs.
  14. 14. Module électronique de puissance selon la revendication 13, dans lequel les bords desdites zones actives et de tenue en tension sont biseautés et passivés par un revêtement diélectrique (DP) réalisant ainsi une terminaison en tension de type mesa .
  15. 15. Module électronique de puissance selon la revendication 13, dans lequel les zones actives et de tenue en tension des interrupteurs intégrés dans une même puce sont séparées pas des tranchées sensiblement 20 verticales (TP) remplies d'un matériau diélectrique.
FR0903366A 2009-07-08 2009-07-08 Module electronique de puissance Expired - Fee Related FR2947949B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR0903366A FR2947949B1 (fr) 2009-07-08 2009-07-08 Module electronique de puissance
EP10736755A EP2452360A1 (fr) 2009-07-08 2010-07-08 Module electronique de puissance
JP2012519030A JP5981843B2 (ja) 2009-07-08 2010-07-08 パワーエレクトロニクスモジュール
PCT/FR2010/000503 WO2011004081A1 (fr) 2009-07-08 2010-07-08 Module electronique de puissance
US13/382,775 US20120112366A1 (en) 2009-07-08 2010-07-08 Power Electronic Module
FR1003479A FR2947950A1 (fr) 2009-07-08 2010-08-31 Module electronique de puissance
FR1003480A FR2947951B1 (fr) 2009-07-08 2010-08-31 Module electronique de puissance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0903366A FR2947949B1 (fr) 2009-07-08 2009-07-08 Module electronique de puissance

Publications (2)

Publication Number Publication Date
FR2947949A1 true FR2947949A1 (fr) 2011-01-14
FR2947949B1 FR2947949B1 (fr) 2012-03-02

Family

ID=41507855

Family Applications (3)

Application Number Title Priority Date Filing Date
FR0903366A Expired - Fee Related FR2947949B1 (fr) 2009-07-08 2009-07-08 Module electronique de puissance
FR1003480A Expired - Fee Related FR2947951B1 (fr) 2009-07-08 2010-08-31 Module electronique de puissance
FR1003479A Withdrawn FR2947950A1 (fr) 2009-07-08 2010-08-31 Module electronique de puissance

Family Applications After (2)

Application Number Title Priority Date Filing Date
FR1003480A Expired - Fee Related FR2947951B1 (fr) 2009-07-08 2010-08-31 Module electronique de puissance
FR1003479A Withdrawn FR2947950A1 (fr) 2009-07-08 2010-08-31 Module electronique de puissance

Country Status (5)

Country Link
US (1) US20120112366A1 (fr)
EP (1) EP2452360A1 (fr)
JP (1) JP5981843B2 (fr)
FR (3) FR2947949B1 (fr)
WO (1) WO2011004081A1 (fr)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2958462B1 (fr) 2010-03-31 2012-11-16 Inst Polytechnique Grenoble Systeme de gestion d'une association serie d'elements de generation ou de stockage d'energie electrique base sur une pluralite de bras d'onduleur de courant
FR2959072B1 (fr) 2010-04-15 2012-05-25 Inst Polytechnique Grenoble Systeme de gestion d'une association serie d'elements de generation ou de stockage d'energie electrique base sur une pluralite de bras d'onduleur de tension
JP5866792B2 (ja) * 2011-04-08 2016-02-17 日産自動車株式会社 電力変換装置
US8487416B2 (en) 2011-09-28 2013-07-16 General Electric Company Coaxial power module
FR2981200B1 (fr) 2011-10-10 2017-01-13 Centre Nat De La Rech Scient (Cnrs) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
CN103151342B (zh) * 2013-02-05 2015-09-16 上海空间推进研究所 一种多路阀门驱动的vmos混膜集成芯片
CN105393354B (zh) 2013-07-16 2018-05-25 三菱电机株式会社 半导体装置
JP2015179690A (ja) * 2014-03-18 2015-10-08 三菱電機株式会社 トランジスタチップ及び半導体装置
DE102014115909B4 (de) * 2014-10-31 2017-06-01 Infineon Technologies Ag Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
FR3028095B1 (fr) 2014-11-04 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif electronique de puissance a cellule de commutation 3d verticale
EP3257336A4 (fr) * 2014-12-10 2018-10-10 Texas Instruments Incorporated Transistor de puissance à effet de champ (fet), pré-amplificateur de tension, dispositif de commande et intégration de résistances de détection
US10486548B2 (en) * 2016-01-13 2019-11-26 Ford Global Technologies, Llc Power inverter for a vehicle
DE102016202509A1 (de) * 2016-02-18 2017-08-24 Siemens Aktiengesellschaft Vertikaler Aufbau einer Halbbrücke
CN107785360B (zh) * 2016-08-26 2020-04-14 台达电子企业管理（上海）有限公司 功率芯片及桥式电路
US20210013793A1 (en) * 2016-08-26 2021-01-14 Delta Electronics (Shanghai) Co., Ltd Power chip and bridge circuit
FR3060243B1 (fr) * 2016-12-12 2019-08-23 Institut Vedecom Module de commutation de puissance, convertisseur integrant celui-ci et procede de fabrication
JP2018195694A (ja) * 2017-05-17 2018-12-06 株式会社Ｓｏｋｅｎ 電力変換器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5496760A (en) * 1991-05-09 1996-03-05 Fuji Electric Company, Ltd. Method for manufacturing dielectrics dividing wafer with isolated regions
US20080042164A1 (en) * 2006-08-17 2008-02-21 Infineon Technologies Ag Power semiconductor component
US20080135932A1 (en) * 2006-12-06 2008-06-12 Denso Corporation Semiconductor device and method for manufacturing same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439712A1 (de) 1964-08-08 1968-11-28 Telefunken Patent Verfahren zur Herstellung isolierter einkristalliner Bereiche mit geringer Nebenschlusskapazitaet im Halbleiterkoerper einer mikrominiaturisierten Schaltungsanordnung auf Festkoerperbasis
US3753052A (en) * 1972-03-01 1973-08-14 Gen Electric Rectifier bridge assembly comprising stack of high-current pn semiconductor wafers in a sealed housing whose end caps comprise ac terminals of the bridge
JPS589349A (ja) * 1981-07-10 1983-01-19 Hitachi Ltd Ｇｔｏスタツク
JP2737211B2 (ja) * 1989-03-08 1998-04-08 松下電器産業株式会社 三相交流電動機の可変速駆動装置
US5731689A (en) * 1995-06-06 1998-03-24 Nippondenso Co., Ltd. Control system for A.C. generator
FR2748888B1 (fr) * 1996-05-14 1998-06-19 Gec Alsthom Transport Sa Dispositif a elements semi-conducteurs de puissance
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
US6064234A (en) * 1997-08-27 2000-05-16 Hitachi, Ltd. Logic circuit
DE19943146C1 (de) * 1999-09-09 2001-01-25 Infineon Technologies Ag Brückenschaltung zum Schalten hoher Ströme
US6326698B1 (en) * 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
EP1231635A1 (fr) * 2001-02-09 2002-08-14 STMicroelectronics S.r.l. Procédé de fabrication d'un dispositif électronique de puissance et d'une diode dans le même empaquetage
FR2843247B1 (fr) 2002-07-30 2004-11-19 Inst Nat Polytech Grenoble Dispositif d'alimentation d'un element de commande d'un composant electronique de puissance actif.
US7042086B2 (en) * 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
JP2004200426A (ja) * 2002-12-19 2004-07-15 Nec Electronics Corp 半導体集積回路装置
DE10303463B4 (de) * 2003-01-29 2006-06-14 Infineon Technologies Ag Halbleiterbauelement mit wenigstens zwei in einem Gehäuse integrierten und durch einen gemeinsamen Kontaktbügel kontaktierten Chips
EP1734647B1 (fr) * 2004-08-26 2008-10-22 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur et module utilisant celui-ci
DE102005007373B4 (de) * 2005-02-17 2013-05-29 Infineon Technologies Ag Leistungshalbleiterbaugruppe
FR2888396B1 (fr) 2005-07-05 2007-09-21 Centre Nat Rech Scient Procede et dispositif d'alimentation d'un coupleur magnetique
JP5217348B2 (ja) * 2006-12-06 2013-06-19 株式会社デンソー 半導体装置
US8427235B2 (en) * 2007-04-13 2013-04-23 Advanced Analogic Technologies, Inc. Power-MOSFETs with improved efficiency for multi-channel class-D audio amplifiers and packaging thereof
US7960997B2 (en) * 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5496760A (en) * 1991-05-09 1996-03-05 Fuji Electric Company, Ltd. Method for manufacturing dielectrics dividing wafer with isolated regions
US20080042164A1 (en) * 2006-08-17 2008-02-21 Infineon Technologies Ag Power semiconductor component
US20080135932A1 (en) * 2006-12-06 2008-06-12 Denso Corporation Semiconductor device and method for manufacturing same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IGIC P ET AL: "Technology for Power Integrated Circuits with Multiple Vertical Power Devices", POWER SEMICONDUCTOR DEVICES AND IC'S, 2006 IEEE INTERNATIONAL SYMPOSIU M ON NAPLES, ITALY 04-08 JUNE 2006, PISCATAWAY, NJ, USA,IEEE, PISCATAWAY, NJ, USA, 4 June 2006 (2006-06-04), pages 1 - 4, XP031461991, ISBN: 978-0-7803-9714-9 *

Also Published As

Publication number Publication date
FR2947950A1 (fr) 2011-01-14
WO2011004081A1 (fr) 2011-01-13
JP2012533268A (ja) 2012-12-20
FR2947949B1 (fr) 2012-03-02
US20120112366A1 (en) 2012-05-10
JP5981843B2 (ja) 2016-08-31
FR2947951A1 (fr) 2011-01-14
EP2452360A1 (fr) 2012-05-16
FR2947951B1 (fr) 2012-04-27

Similar Documents

Publication Publication Date Title
FR2947949A1 (fr) Module electronique de puissance
CN105702739B (zh) 屏蔽栅沟槽mosfet器件及其制造方法
KR102234175B1 (ko) 양방향 양극성 트랜지스터를 갖는 시스템, 회로, 디바이스 및 방법
CN103515383B (zh) 集成功率半导体器件、其制造方法和斩波电路
EP1811567B1 (fr) Circuit intégré tridimensionnel de type C-MOS et procédé de fabrication
CN102751192B (zh) 形成半导体器件和形成半导体晶体管的方法及半导体器件
FR2981200A1 (fr) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
JP2009527906A (ja) 高電圧ソーラ・セルおよびソーラ・セル・モジュール
FR3065319A1 (fr) Module electronique de puissance et convertisseur electrique de puissance l’incorporant
EP3344024B1 (fr) Module de commutation triphasé
FR2750799A1 (fr) Dispositif a semiconducteurs empechant le deverrouillage et procede de fabrication de ce dispositif
EP3216056A1 (fr) Dispositif electronique de puissance a cellule de commutation 3d verticale
EP3344023B1 (fr) Architecture d'un commutateur triphasé
FR2723259A1 (fr) Thyristor a commande par mos ayant des caracteristiques de saturation de courant
JP2002542607A (ja) Ｐｎ分離層をもつｉｇｂｔ
FR3050571A1 (fr) Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p.
WO2005057660A1 (fr) Composant semiconducteur actif a surface reduite
CN105144404A (zh) 用于无需物理隔离的多电池单元器件的方法和结构
Rouger et al. True 3D packaging solution for stacked vertical power devices
WO2018114881A1 (fr) Puce(s) multipole(s) de puissance integrant de maniere monolithique des cellules de decoupage asymetriques et module(s) de puissance multi-phase utilisant la ou plusieurs desdites puces multipole(s)
US20230282710A1 (en) Micro-electronic device with insulated substrate, and associated manufacturing method
JP4700264B2 (ja) 半導体装置
CN102376758B (zh) 绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法
EP3242322A1 (fr) Dispositif electronique de puissance a structure d'interconnexion electrique plane
WO2016079406A1 (fr) Circuit integre a structure de commutation de puissance

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

ST Notification of lapse

Effective date: 20200305