FR2723259A1 - Thyristor a commande par mos ayant des caracteristiques de saturation de courant - Google Patents
Thyristor a commande par mos ayant des caracteristiques de saturation de courant Download PDFInfo
- Publication number
- FR2723259A1 FR2723259A1 FR9507418A FR9507418A FR2723259A1 FR 2723259 A1 FR2723259 A1 FR 2723259A1 FR 9507418 A FR9507418 A FR 9507418A FR 9507418 A FR9507418 A FR 9507418A FR 2723259 A1 FR2723259 A1 FR 2723259A1
- Authority
- FR
- France
- Prior art keywords
- type
- semiconductor
- region
- layer
- semiconductor surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 107
- 210000004027 cell Anatomy 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 210000001316 polygonal cell Anatomy 0.000 claims 1
- 230000001413 cellular effect Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 description 17
- 230000000903 blocking effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 210000004457 myocytus nodalis Anatomy 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 244000045947 parasite Species 0.000 description 3
- 210000004460 N cell Anatomy 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- ARAKCKMBMIAPLA-ADUPEVMXSA-N (13s,14s)-13-methylspiro[12,14,15,16-tetrahydro-11h-cyclopenta[a]phenanthrene-17,2'-oxirane]-3-ol Chemical compound C([C@H]1C2=C(C3=CC=C(O)C=C3C=C2)CC[C@@]11C)CC11CO1 ARAKCKMBMIAPLA-ADUPEVMXSA-N 0.000 description 1
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 235000015842 Hesperis Nutrition 0.000 description 1
- 235000012633 Iberis amara Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- DGMKFQYCZXERLX-UHFFFAOYSA-N proglumide Chemical compound CCCN(CCC)C(=O)C(CCC(O)=O)NC(=O)C1=CC=CC=C1 DGMKFQYCZXERLX-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
Thyristor à commande par MOS qui possède une caractéristique de saturation de courant et qui n'a pas de structure de thyristor parasite. Dans certaines réalisations, le dispositif comporte deux commandes de grilles et il est un dispositif à quatre bornes. Dans d'autres réalisations, le dispositif nécessite une seule commande de grille et il est un dispositif à trois bornes. Le dispositif peut être construit en une géométrie cellulaire. Dans tous les modes de réalisation, le dispositif possède une meilleure caractéristique de coupure et une plus large zone de fonctionnement en sécurité puisque la jonction émetteur N**++/base P est polarisée en sens inverse pendant la coupure.
Description
THYRISTOR A COMMANDE PAR MOS AYANT DES CARACTERISTIQUES
DE SATURATION DE COURANT
La présente invention concerne un thyristor à commande par MOS et plus particulièrement un thyristor
à commande par MOS ayant des caractéristiques de satu-
ration de courant et sans structure de thyristor parasite.
Des structures de semiconducteurs de puissance qui combinent des mécanismes de conduction bipolaires à une commande par MOS sont bien connues. Le transistor bipolaire à grille isolée (IGBT) est un exemple d'un tel dispositif dans lequel le courant de base d'une structure
bipolaire est commandé par l'intermédiaire d'un transis-
tor à effet de champ métal-oxyde MOSFET intégré. Le
transistor IGBT convient mieux pour des applications élec-
troniques de puissance à haute tension, avec des tensions de blocage dans la plage de 600 volts. Les IGBT capables
de traiter des tensions plus élevées ont une chute de ten-
sion à l'état conducteur plus grande, ce qui est un incon-
vénient. Puisqu'on peut obtenir une chute de tension à l'état conducteur plus faible par transport du courant à l'état conducteur par l'intermédiaire d'une structure
de thyristor, les thyristors à commande par MOS ont re-
çu beaucoup d'intérêt pour des applications de courant
élevé à haute tension.
On connait deux types de thyristors à déclenche-
ment par MOS, à savoir le thyristor à commande par MOS (MCT) et le thyristor à commutation d'émetteur (EST). Dans le MCT, comme décrit dans un article de V.A.K. Temple, IEEE International Electron Device Meeting, (IEDM) Technical Digest, San Francisco (Décembre 1984) pages
282-285, on décrit un court-circuit de cathode à commuta-
tion par l'intermédiaire d'une porte MOS. Toutefois, le développement commercial du MCT a été limité à cause des
exigences complexes de fabrication et des problèmes de fi-
lamentation de courant pendant la coupure, et du fait que le MCT ne possède pas de caractéristiques desaturation de courant.
Comme représenté sur la figure 1, le EST con-
siste essentiellement en un MOSFET en série avec un thy- ristor et il est appelé "à commutation d'émetteur". Le EST se prête à une fabrication plus facile que celle du
MCT. Bien que le EST possède des caractéristiques de sa-
turation de courant, il est toutefois limité par un thyris-
tor parasite inhérent, illustré sur la figure 1, qui
court-circuite le MOSFET à canal n commandé par une gril-
le. Par conséquent, il existe un besoin pour un EST qui possède des caractéristiques de saturation de courant mais qui n'est pas limité par une structure de thyristor
parasite à l'intérieur du dispositif.
La présente invention évite les inconvénients de l'art antérieur et atteint l'objectif ci-dessus par création d'un thyristor à commande MOS qui comprend,
dans un premier mode de réalisation, une tranche de ma-
tière semiconductrice ayant une première et une deuxième surfaces espacées parallèles planes. Une couche de type N
relativement légèrement dopée s'étend à partir de la pre-
mière surface du semiconducteur, tandis qu'une couche de
type P s'étend à partir de la deuxième surface du semi-
conducteur.
Une base de type P est engendrée dans la couche de type N relativement légèrement dopée et elle s'étend
à partir de la première surface du semiconducteur jus-
qu'à une première profondeur au-dessous de la première surface du semiconducteur. Une région d'émetteur de type N formée dans la base de type P s'étend à partir de la première surface du semiconducteur jusqu'à une deuxième profondeur, au-dessous de la surface du semiconducteur, qui est plus faible que la première profondeur afin de créer une jonction émetteur de type N/base de type P, la région d'émetteur de type N étant radialement espacée
vers l'intérieur le long de la première surface du semi-
conducteur, le long des bords de la base de type P, de
sorte queles bords de la base de type P s'étendent jus-
qu'à la première surface du semiconducteur définissant ainsi une première région de canal le long d'un premier des bords. Une connexion en métal est disposée sur la
première surface du semiconducteur et elle relie la ré-
gion d'émetteur à la base de type P. le long d'un deu-
xième des bords.
Une première et une deuxième régions de type P sont formées dans la couche de type N relativement légèrement dopée et elles s'étendent à partir de la
première surface de la tranche semiconductrice. Les pre-
mière et deuxième régions de type P sont latéralement espacées des deuxième et premier bords de la base de type
P, respectivement, de sorte que la couche de type N rela-
tivement légèrement dopée qui s'étend jusqu'à la pre-
mière surface du semiconducteur à travers ces régions
forme une deuxième et une troisième régions de canal.
Une première couche d'isolation de grille est disposée sur la première surface du semiconducteur et
elle s'étend sur au moins la deuxième région de canal.
Une première électrode de grille est disposée sur la pre-
mière couche d'isolation de grille et elle recouvre la
deuxième région de canal.
Une deuxième couche d'isolation de grille est disposée sur la première surface du semiconducteur et elle s'étend sur au moins les première et troisième régions de canal. Une deuxième électrode de grille est disposée sur la deuxième couche d'isolation de grille et
elle recouvre les première et troisième régions de canal.
Une électrode anodique est connectée à la cou-
che de type P disposée sur la deuxième surface du semi-
conducteur. Une électrode cathodique est connectée aux première et deuxième régions de type P sur la première
surface du semiconducteur.
Le thyristor à commande MOS conforme à la pré-
sente invention comprend de préférence en outre une couche de type N disposée entre la couche de type P et la couche de type N relativement légèrement dopée. La
couche de type P et l'émetteur de type N sont de préféren-
ce relativement fortement dopés.
Dans le thyristor à commande MOS du premier mode de réalisation décrit ci-dessus, l'émetteur de type N a une longueur latérale qui crée une chute de tension, dans la base de type P, suffisante pour polariser en sens direct la jonction émetteur de type N/base de type P lorsque le thyristor est dans un état conducteur, ce qui est nécessaire pour l'accrochage du thyristor. Par
conséquent, la base de type P doit être prévue relative-
ment longue, avec un dopage léger. Un autre mode de réa-
lisation supprime cette exigence.
Dans l'autre mode de réalisation, les première
et deuxième régions de type P sont mutuellement adjacen-
tes et latéralement espacées l'une de l'autre, et seule la deuxième région de type P est adjacente à la région
de base de type P et latéralement espacée de cette der-
nière. Une troisième région de type P est adjacente à la région de base de type P et latéralement espacée de cette
dernière. Dans ce mode de réalisation, la liaison en mé-
tal connecte l'émetteur de type N à la deuxième région
de base de type P. Une première grille isolée est super-
posée à la région de canal dans la couche de type N entre les première et deuxième régions de type P, et une deuxième grille isolée est superposée à la région de canal dans la couche de type N entre la deuxième région
de type P et la base de type P. La deuxième grille iso-
lée recouvre également la région de canal formée au bord de la base de type P. entre l'émetteur de type N et la
couche de type N relativement légèrement dopée. Une troi-
sième grille isolée est superposée à la région de canal dans la couche de type N entre la base de type P et la troisième région de type P. La troisième grille isolée est également superposée à la région de canal formée au deuxième bord de la base de type P entre l'émetteur de
type N et la couche de type N relativement légèrement do-
pée. La troisième grille isolée est électriquement connec-
tée à la deuxième grille isolée ou, en option, la deuxiè-
me grille isolée peut être laissée flottante ou être ab-
sente. Les première et troisième régions de type P sont en contact avec le métal de cathode sur la première surface du semiconducteur. Une électrode d'anode est connectée à la couche de type P disposée sur la deuxième
surface du semiconducteur.
Comme dans le premier mode de réalisation, une couche de type N est de préférence disposée entre la
couche de type P et la couche de type N relativement lé-
gèrement dopée.
Les première, deuxième et troisième régions
de type P et la base de type P sont de préférence re-
lativement fortement dopées, et la couche de type P et
ledit émetteur de type N sont de préférence très forte-
ment dopés. En option, on peut prévoir une région de type P relativement légèrement dopée dans la région de canal entre les première et deuxième régions de type P, pour former un MOSFET à canal P à appauvrissement. Egalement
en option, on peut supprimer la troisième région de ty-
pe P. Les premier et deuxième modes de réalisation de l'invention, décrits ci-dessus,nécessitent chacun deux
grilles et sont donc des dispositifs à quatre bornes.
Dans un troisième mode de réalisation de l'invention,
une seule grille est nécessaire.
Dans le troisième mode de réalisation, un puits de type P est formé dans la couche de type N relativement légèrement dopée et il s'étend à une première profondeur au-dessous de la surface supérieure de la tranche. Un puits de type N est formé dans le puits de type P. le puits de type N étant radialement espacé vers l'intérieur, le long de la surface supérieure de la tranche, par rapport
à un bord du puits de type P, définissant ainsi une pre-
mière région de canal disposée dans le puits de type P. Une base de type P est formée dans le puits de type N.
la base de type P étant radialement espacée vers l'inté-
rieur, le long de la surface supérieure de la tranche, par rapport à un bord du puits de type N, définissant ainsi une deuxième région de canal disposée dans le puits de type N.Finalement, une région de source de type N est formée dans la base de type P, la région de source de type N étant radialement espacée vers l'intérieur, le long de la surface supérieure de la tranche, par rapport à
un bord de la base de type P, définissant ainsi une troi-
sième région de canal disposée dans la base de type P.
Une région de type P est formée dans la cou-
che de type N relativement légèrement dopée, la région de type P étant latéralement espacée du bord du puits de type P pour définir une quatrième région de canal qui
est disposée dans la couche de type N relativement légère-
ment dopée,entre la région de type P et le puits de ty-
pe P. Une grille isolée est disposée sur la surface
supérieure de la tranche et elle est superposée aux pre-
mière, deuxième, troisième et quatrième régions de canal.
Une électrode d'anode est connectée à la couche de type
P disposée sur la surface inférieure de la tranche, tan-
dis qu'une électrode de cathode est connectée à la base de type P, à la source de type N et à la région de type
P sur la surface supérieure de la tranche.
Comme dans les premier et deuxième modes de
réalisation, une couche de type N est de préférence dis-
posée entre la couche de type P et la couche de type N relativement légèrement dopée. La couche de type P et la
source de type N sont de préférence très fortement do-
pées. Le dispositif du troisième mode de réalisation est
de préférence prévu en une géométrie cellulaire dans la-
quelle le puits de type P et la première région de type P constituent chacun des cellules, les cellules étant de préférence polygonales et disposées côte à côte en un agencement symétrique et ayant une forme polygonale avec une grille d'électrode placée au-dessus. En option, on
peut supprimer la région de type P et la quatrième ré-
gion de canal associée.
Dans le quatrième mode de réalisation, le dis-
positif est constitué d'un ensemble de groupes de cellu-
les. Dans ce mode de réalisation, un puits de type P est formé dans la couche de type N et il s'étend à une première profondeur au-dessous de la surface supérieure
de la tranche. Un puits de type N est formé dans une por-
tion à l'intérieur du puits de type P, le puits de type N étant radialement espacé vers l'intérieur, le long de la surface supérieure de la tranche, par rapport à un bord du puits de type P, définissant ainsi une première région de canal disposée dans le puits de type P. Une base de type P est formée dans une portion à l'intérieur du
puits de type N, la base de type P étant radialement es-
pacée vers l'intérieur le long de la surface supérieure de la branche, par rapport à un bord du puits de type N, définissant ainsi une deuxième région de canal disposée dans le puits de type N. Une région de source de type N est formée dans la base de type P, la région de source de type N étant radialement espacée vers l'intérieur, le long de la surface supérieure de la tranche, par rapport à un bord de la base de type P, définissant ainsi une troisième région de canal disposée dans la base de type P. Finalement, une région d'émetteur de type N est formée dans une portion à l'intérieur du puits de type P, la région d'émetteur de type N étant radialement espacée vers l'intérieur, le long de la surface supérieure de la tranche, par rapport à un bord de la base de type P. définissant ainsi une quatrième région de canal disposée dans le puits de type P. Une région de type P est formée dans la couche
de type N, la région de type P étant latéralement espa-
cée du bord du puits de type P pour définir une cinquième région de canal qui est disposée dans la couche de type N
entre la région de type P et le puits de type P. Une gril-
le isolée est disposée sur la surface supérieure de la tranche et elle est superposée aux première, deuxième, troisième, quatrième et cinquième régions de canal. Une
électrode d'anode est connectée à la couche de type P dis-
posée sur la surface inférieure de la tranche, tandis qu'une électrode de cathode est connectée à la base de type P. à la source de type N et à la région de type P
sur la surface supérieure de la tranche.
Comme dans les premier et deuxième modes de réa-
lisation, une couche de type N est de préférence disposée
entre la couche de type P et la couche de type N. La cou-
che de type P ainsi que la source et l'émetteur de type N
sont de préférence très fortement dopés.
Le quatrième modede réalisation de l'invention est de préférence sous la forme d'un ensemble de cellules dans lequel le puits de type P, le puits de type N, la base de type P et la source de type N constituent une
première cellule, l'émetteur de type N disposé à l'in-
térieur du puits de type P constitue une deuxième cellule et la région de type P constitue une troisième cellule, les cellules étant disposées côte à côte en un agencement
symétrique et ayant une forme polygonale.
Avantageusement, tous les modes de réalisation de la présente invention possèdent des caractéristiques
de saturation de courant sans structure de thyristor pa-
rasite. La présente invention procure une meilleure cou-
pure et une plus large zone de fonctionnement en sécuri-
té, puisque tous les modes de réalisation ont la jonc- tion émetteur/base polarisée en sens inverse pendant la coupure. En outre, les configurations de jonction sont
faciles à fabriquer.
D'autres aspects et avantages de la présente
invention apparaîtront à la lecture de la description
ci-après de l'invention, avec référence aux dessins an-
nexés dans lesquels: la figure 1 est une coupe d'un thyristor à commutation d'émetteur (EST) typique de l'art antérieur; la figure 2 est une coupe d'un premier mode de réalisation de la présente invention; la figure 3 est une coupe d'un deuxième mode de réalisation de la présente invention; la figure 4 est une coupe d'une variante du
mode de réalisation de la figure 3, sans troisième ré-
gion de type P et sans troisième grille associée;
la figure 5 est une coupe d'une variante du mo-
de de réalisation de la figure 3, utilisant un MOSFET à canal p à appauvrissement; la figure 6 est une coupe d'une variante du mode de réalisation de la figure 4, utilisant un MOSFET à canal p à appauvrissement; la figure 7 est une coupe d'un troisième mode de réalisation de l'invention qui nécessite seulement une commande de grille; les figures 8A et 8B sont des vues de dessus de deux agencements solidaires différents possibles du dispositif de la figure 7; et
les figures 9A sont des coupes des trois élé-
ments ou cellules qui forment, lorsqu'ils sont combinés de façon groupée, un quatrième mode de réalisation de l'invention; la figure 9B est une vue de dessus
d'un groupe de cellules; la figure 9C est une coupe sui-
vant la ligne 1-1 de la figure 9B; la figure 9D est une coupe suivant la ligne 2-2 de la figure 9B.
La figure 2 représente un premier mode de réa-
lisation du thyristor à commande par MOS conforme à la présente invention. Le dispositif à commande par MOS
est un dispositif conducteur vertical.
Une couche 114 de type N et une région 116 très fortement dopée de type P++ sont disposées sur la face inférieure d'une couche 118 de type N. Pour des applications à plus basse tension (<1200V), la couche N
118 est de préférence engendrée épitaxialement sur un sub-
strat N epi/P.Pour des applications à plus haute ten-
sion (>1200V),la couche N 118 est de préférence la ma-
tière de substrat de départ, et la couche N 114 et la ré-
gion P++ 116 sont des diffusions de face arrière.
Une électrode d'anode 112 sur la surface infé-
rieure du dispositif recouvre la région P++ 116. L'élec-
trode d'anode 116 est reliée à une borne d'anode A.
Les épaisseurs et les concentrations des cou-
ches dépendent de la tension de blocage du dispositif.
Pour un dispositif de 2500V, la densité de dopage et l'é-
paisseur de la région de mobilité N sont de l'ordre
de 2 x 1013 cm-3 et de 500 lum, respectivement. La densi-
té de dopage de la région P+ 116 est de préférence supé-
rieure à 5 x 1019 cm -3, avec une épaisseur supérieure à
1 hm. La densité de dopage de la couche N 114 est de pré-
férence de 5x 1017 cm-3 environ, avec une épaisseur de
7 Wm environ.
Une base 120 de type P est disposée dans la cou-
che N 118 et elle forme également la source du MOSFET à
canal p du dispositif, comme décrit plus loin en détail.
Une région d'émetteur 122 de type N++ est disposée à l'in-
1l térieur de la base P 120 et elle est électriquement mise en courtcircuit avec cette dernière par une barrette métallique flottante 124 (non connectée à une électrode quelconque du dispositif) sur la surface supérieure du dispositif. La base P 120 est entourée par des régions P
126,128 mais elle est séparée de ces dernières par des ré-
gions relativement petites de la couche N 118 qui s'é-
tendent jusqu'à la surface de la tranche pour former des
régions de canal respectives 130,132.
Une électrode de cathode 134, reliée à une bor-
ne de cathode K, vient en contact ohmique avec les ré-
gions P 126 et 128. Une première grille isolée 138, re-
liée à une borne de grille G1, recouvre la région de ca-
nal 130. Une deuxième grille isolée 140, reliée à une bor-
ne de grille G2, recouvre la région de canal 132 et, en outre, elle recouvre la portion de la base P 120 située entre la région d'émetteur N+ + 122 et la région de canal 132, à la surface supérieure de la tranche. Les grilles 138,140 sont de préférence constituées de polysilicium
et elles sont isolées de la surface supérieure du disposi-
tif par une couche d'oxyde (non représentée sur la figu-
re 2).
Le fonctionnement du dispositif 110 représenté
sur la figure 2 est le suivant. A l'état actif (avec l'a-
node 112 à un potentiel positif par rapport à la cathode
134), la tension appliquée à la grille 138 doit être suf-
fisanmment négative par rapport à la cathode 134 pour ren-
dre conducteur le MOSFET à canal p sous la grille 138, et
la tension appliquée à la grille 140 doit être suffisam-
ment positive pour rendre conducteur le MOSFET à canal n (dans la base P 120) sous la grille 140. Cela fait passer
le thyristor 110 à l'état conducteur par création d'un che-
min de conduction allant de l'anode à la cathode (vers le haut sur la figure 2) à travers la région P++ 116, la couche N 114, la couche N 118, le canal n dans la base P 120 à la surface de la tranche (créé par la grille 140), l'émetteur N++ 122, la barrette métallique 124 jusqu'à la base P 120, le canal p (créé par la grille 138) dans la région de canal 130, et la région P 126, jusqu'à la catho-
de 134.
La longueur latérale de l'émetteur N++ 133 est prévue pour créer une chute de tension suffisante pour qu'une partie de la jonction émetteur N+ +/base P devienne
polarisée en sens direct dans l'état actif, afin de met-
tre en conduction le thyristor formé par les régions 122, , 118, 114 et 116, de sorte que le courant principal du thyristor contourne le canal n sous la grille 140 et,
au contraire, il circule directement vers le haut à tra-
vers le dispositif à partir de la région P++ 116, en pas-
sant par les couches 114,118 et 120 jusqu'à l'émetteur
N++ 122, puis par la barrette de métal flottante 124 jus-
qu'à 120, puis par le MOSFET à canal p sous la grille 138,
puis par la région P 126, jusqu'à la cathode 134.
Puisque le MOSFET à canal p sous la grille 138 est en série avec le thyristor (116-114-118-120-122), le
courant à travers le dispositif est limité par le cou-
rant de saturation du MOSFET à canal p sous la grille 138.
Ainsi, le dispositif possède des caractéristiques de satu-
ration de courant. Le courantde saturation dépend de la
tension appliquée à la grille 138.
Pour couper le dispositif, on applique un po-
tentiel nul ou positif, par rapport à la cathode, à la grille 138 (pour couper le MOSFET sous la grille 138) et
on applique un potentiel suffisamment négatif, par rap-
port à la cathode 134, à la grille 140 (pour couper le
MOSFET à canal n sous la grille 140 et mettre en conduc-
tion le MOSFET à canal p sous la grille 140), ce qui cou-
* ple la base P 120 à la région P 128 qui est elle-même électriquement connectée à la cathode. Ces potentiels respectifs sur les grilles 138, 140 sont maintenus dans l'état de blocage en sens direct (anode à un potentiel positif par rapport à la cathode).Le potentiel négatif sur la grille 140 a pour résultat une tension de claquage élevée pour le dispositif, puisque cela maintient la base P 120du thyristor à un potentiel plus basque celui de
l'émetteur N++ 122.
Il faut noter que, pendant la situation de blocage en sens direct, la jonction émetteur N ++/base P
est polarisée en sens inverse. La présente invention pro-
cure des caractéristiques supérieures de claquage et de coupure ainsi qu'une plus large zone de fonctionnement de sécurité, puisque son fonctionnement est similaire au cas de la coupure par ouverture d'émetteur. A ce sujet, on peut se reporter, par exemple, à B. Jackson et D. Chen,
"Effects of emitter-open switching on the turn-off cha-
racteristics of high voltage power transistors", Power
Electronics Specialist Conference, Juin 1980.
La chute de tension à l'état actif du thyris-
tor à commande MOS à haute tension de la présente inven-
tion est la somme de la chute de tension à travers le thyristor à haute tension (112-116-114-118-120-122) et de la chute de tension à travers le MOSFET à canal p à basse tension (120-130-126-134) sous la grille 138. La chute de tension à travers le thyristor à haute tension n'augmente pas beaucoup lorsque le dispositif est conçu pour supporter une tension de claquage plus élevée. Au
contraire, dans un IGBT, la chute de tension à l'état ac-
tif augmente lorsque l'IGBT est conçu pour des tensions de claquage plus élevées. Cela résulte de ce que, dans
l'IBGT, seule la partie inférieure de la région de dé-
placement est modulée en conductivité tandis que, dans un thyristor, toute la région de déplacement ou de mobilité est modulée en conductivité. Ainsi, avantageusement, le thyristor à commande par MOS de la présente invention possède une chute de tension en sens direct plus faible
que celle d'un IGBT pour le même courant, pour des dispo-
sitifs de tension de claquage plus élevée (>1200 V).
De plus, avantageusement, la présente invention ne nécessite pas de protection de court-circuit, grâce à ses caractéristiques de saturation de courant à l'état actif, décrites plus haut. Cela est un avantage majeur,
par rapport à un MCT. Egalement, avantageusement, la pré-
sente invention ne comporte pas de structure de thyristor
parasite qui dégrade les performances. Cela est un avan-
tage majeur par rapport au dispositif EST de l'art anté-
rieur.
Finalement, la présente invention possède avan-
tageusement des pertes en non conduction plus faibles que celles d'un MCT. Comme déjà indiqué, dans le dispositif
de la présente invention, la base P est connectée à un po-
tentiel de terre par l'intermédiaire du MOSFET à canal p latéral, avec polarisation inverse de la jonction émetteur
N /base P. Cela rend inactif le transistor NPN par créa-
tion d'une excitation de base inverse, conduisant à une
disruption de l'action de thyristor plus rapide comparati-
vement à un MCT, et donc une diminution plus rapide du courant. Le temps de coupure du dispositif de la présente
invention est donc proche de celui d'un IGBT (qui a sen-
siblement un temps de coupure d'un transistor PNP a base ouverte). Le mode de réalisation de la présente invention, décrit ci-dessus et représenté sur la figure 2, repose sur la chute de tension latérale le long de la base P 120
pour polariser en sens direct le transistor NPN afin d'ac-
crocher ou enclencher le thyristor. Par conséquent, la base P 120 doit être prévue relativement longue, avec un dopage léger. Un autre mode de réalisation représenté
sur la figure 3, supprime cette exigence.
Comme sur la figure 2, le thyristor 210 à com-
mande par MOS de la figure 3 est un dispositif de conduc-
tion vertical comprenant une couche N 214 et une région P très fortemnet dopée 216 disposées sur la face inférieu-
re d'une couche N 218. Une anode 212, appliquée sur la surface inférieure du dispositif, recouvre la région P++ 216. Les épaisseurs et les concentrations des couches dépendent de la tension de blocage du dispositif et elles
sont les mêmes que pour le dispositif de la figure 2.
A l'intérieur de la couche N 218, on trouve: 1) une base P 221; 2) une région P+ 219 qui forme la source du MOSFET à canal p du dispositif, comme décrit plus loin en détail; et 3) des régions P+ 226 et 228 qui forment les drains respectifs des MOSFET à canal p
du dispositif, comme décrit plus loin en détail.
Une région d'émetteur N+ 222 est disposée à l'intérieur de la base P+ 221 et elle est électriquement
mis en court-circuit avec la région P+ 219 par une barret-
te métallique flottante 224 (non connectée à une électro-
de quelconque du dispositif) sur la surfacesupérieure du dispositif. Les régions P+ 226 et 219, les régions P+ 219 + et 221 et les régions P 221 et 228 sont séparées par des
régions relativement petites de la couche N 218 qui s'é-
tendent jusqu'à la surface de la tranche pour former des
régions de canal respectives 230,231,233.
Une électrode de cathode 234 est en contact
ohmique avec les régions P+ 226 et 228. Une première gril-
le isolée 238 recouvre la région de canal 230. Une deuxiè-
me grille isolée 240 recouvre la région de canal 233 et, en outre, elle recouvre la portion de la base P+ 221 entre la région d'émetteur N++ 222 et la région de canal 233, à la surface supérieure de la tranche. Une troisième grille isolée 241 recouvre la région de canal 231 et, en
outre, recouvre la portion de la base P+ 221 entre la ré-
gion d'émetteur N++ 222 et la région de canal 231, à la surface supérieure de la tranche. Les grilles 238, 240,
241 sont de préférence en polysilicium et elles sont iso-
lées de la surface supérieure du dispositif par une cou-
che d'oxyde (non représentée sur la figure 5). Les gril-
les 240 et 241 peuvent être reliées l'une à l'autre (con-
nectées électriquement). Le fonctionnement du dispositif 210 représenté sur la figure 3 est le suivant. Dans l'état actif (avec
l'anode 212 à un potentiel positif par rapport à la catho-
de 234), la tension appliquée à la grille 238 doit être suffisamment négative, par rapport à la cathode 234, pour mettre en conduction le MOSFET à canal p sous la grille 238, et la tension appliquée aux grilles 241 et 240 doit être suffisamment positive pour mettre en conduction les MOSFET à canal n (dans labase P+ 221) sous les grilles
241 et 240.
Dans cette situation, l'émetteur N++ 222 est connecté à un potentiel de terre par la barrette en métal 224 et à travers le PMOS latéral créé par l'inversion de la région de canal 230, et l'excitation de la base pour
le transistor PNP vertical formé par les couches 216-
214-218-221 est fournie par l'intermédiaire des MOSFET à canal n sous les grilles 240,241. Lorsque la jonction région P +/région N est polarisée en sens direct de 0,7 volt environ, la région P ++216 commence à injecter des trous, ce qui fournit l'alimentation de la base pour le transistor NPN formé par les couches 222-221-218-214, de
sorte que le thyristor formé par les couches 216-214-
218-221-222 passe à l'état accroché.
Ainsi, cela enclenche le thyristor 210 à l'é-
tat actif par création d'un chemin de conduction allant de l'anode à la cathode (vers le haut sur la figure 3) par l'intermédiaire de la région P++ 216, de la couche N 214, de la couche N 218, à travers les canaux n de la base P 221 à la surface de la tranche (créés par les grilles 241 et 240), à travers l'émetteur N++ 222, par l'intermédiaire de la barrette métallique 224 jusqu'à la région P 219, à travers le canal p (créé par la grille 238) dansla région de canal 230, et par l'intermédiaire
de la région P+ 226 jusqu'à la cathode 234.
Après mise en conduction du thyristor formé par les régions 216,214, 218,221 et 222, une majeure partie du courant contourne le canal n sous les grilles 241 et 240 et, au contraire, il circule directement vers le haut à travers le dispositif, à partir de la région P++ 216,à travers les régions 214, 218,221 jusqu'à l'émetteur N++ 222, puis par l'intermédiaire de la barrette métallique flottante 224 jusqu'à la région P+ 219, puis à travers le MOSFET à canal p sous la grille 238 jusqu'à la région P+ 226, et ensuite jusqu'à la cathode 234. Puisque le MOSFET à canal p sous la grille 238 est en série avec le thyristor (216- 214-218-221-222), le courant à travers le dispositif est limité par le courant de saturation du MOSFET à canal p sous la grille 238. Ainsi, le dispositif
de la figure 3, comme le dispositif de la figure 2, pos-
sède des caractéristiques de saturation de courant. Le courant de saturation dépend de la tension appliquée à la grille 238. Avantageusement, le thyristor peut être mis en non conduction simplement par réduction à zéro des
tensions des grilles 238,240,241.
Pour couper plus rapidement le dispositif, on applique un potentiel nul ou positif, par rapport à la cathode, à la grille 238 (afin de couper le MOSFET sous
la grille 238), et on applique un potentiel négatif suf-
fisant, par rapport àla cathode 234, aux grilles 240 et 241 (afin de couper les MOSFET à canal n sous les grilles 240 et 241 et de rendre conducteur le MOSFET à canal p sous la grille 238, couplant ainsi la base P+ 221 à la région P+ 22.6 qui est elle-même électriquement connectée à la cathode. Ces potentiels respectifs sur les grilles 238, 240 et 241 sont maintenus pour le blocageen sens direct (l'anode étant à un potentiel positif par rapport à la cathode). Le potentiel négatif sur la grille 240 produit
une tension de claquage élevée pour le dispositif, puis-
que cela maintient la base P+ 221 du thyristor à un poten-
tiel plus faible que celui de l'émetteur N ++ 222.
La figure 4 représente une variante de la struc-
ture de la figure 3, par suppression de la région P+ 228,
du métal de cathode associé 234 en contact avec cette ré-
gion, de la grille 240 et de la région de canal 233. Dans
ce modede réalisation, pendant l'état de coupure et de blo-
cage en sens direct, l'émetteur N++ 222 est simplement
mis en court-circuit avec la base P+ 221 par l'intermédiai-
re de la barrette métallique flottante 224 et de la région
de canal p 231 sous la grille 241.
On obtient une autre variante de la structure de
la figure 3 par suppression de la grille 241 ou par un flot-
tement électrique de cette dernière.
La figure 5 représente encore une autre variante de la structure de la figure 3, qui utilise un MOSFET à
canal p à appauvrissement, créé par formation d'une ré-
gion P 242 entre les régions P+ 219,226 à la partie supé-
rieure de la tranche. Dans cemode de réalisation, la gril-
le 238 peut être établie à 0 volt par rapport à la ca-
thode à l'état actif. A l'état inactif, dans ce mode de ré-
alisation, la grille 238 doit être suffisamment positive, par rapport à la cathode, pour pincer complètement la ré-
gion P. La figure 6 représente une variante de la struc- ture de la figure 4, qui utilise un MOSFET à canal p à appauvrissement, créé par diffusion d'une région P 242 entre les régions P+ 219, 226 à la surface supérieure de
la tranche. Dans ce mode de réalisation, comme dans celui de la figure 5, la grille 238 peut être établie à 0 volt par rapport à la cathode, dans l'état actif. Dans l'état35 inactif ou non conducteur, la grille 238 doit être suffisam-
ment positive, par rapport à la cathode, pour pincer com-
plètement la région P-.
Les modes de réalisation de la présente inven-
tion, décrits ci-dessus et représentés sur les figures 2 à 6, nécessitent deux grilles séparées et constituent
donc un dispositif à quatre bornes. Un autre mode de réa-
lisation de l'invention, représenté sur la figure 7, uti-
lise une commande de grille unique et constitue donc une structure à trois bornes. Comme dans les dispositifs des figures 2 à 6, le thyristor 310 à commande par MOS de la
figure 7 est un dispositif de conduction vertical com-
prenant une couche N 314 et une région P++ très fortement dopée 316 disposées sur la face inférieure d'une couche N 318. Comme dans les modes de réalisation précédents, une anode 312 sur la surface inférieure du dispositif
recouvre la région P++ 316.
A l'intérieur de la couche N 318 et s'étendant
vers le bas à partir de la surface supérieure du disposi-
tif, il est prévu un puits P 320 qui forme la source d'un MOSFET à canal p et la région de canal 328 d'un MOSFET à canal n, comme décrit plus loin en détail. Un puits N 322 est disposé dans le puits P 320 et il forme le drain du
MOSFET à canal n et la région de canal 330 du MOSFET à ca-
nal p précité et décrit plus loin. Le puits N 322 est espacé radialement vers l'intérieur le long de la première surface du semiconducteur, à partir des bords du puits P 320, définissant ainsi la région de canal 328 d'un MOSFET à canal n dans le puits P. Une base de type P 324 est disposée dans le puits 322 et elle forme la région de canal 332 d'un MOSFET à canal n, également décrit plus loin. La base P 324 est radialement espacée vers l'intérieur, le long de la première surface du semiconducteur, à partir des bords du puits N 322, définissant ainsi la région de canal 330
d'un MOSFET à canal p dans le puits N. La base P 324 s'é-
tend le long de la surface supérieure de la tranche et elle est en contact avec l'électrode de cathode 334. Une région de source N 323 est disposée à l'intérieur de la base P 324 et elle est également en contact, le long de sa surface supérieure, avec l'électrode de cathode 334. La source N++ 323 est espacée radialement vers
l'intérieur le long de la première surface du semicon-
ducteur, à partir des bords de la base P 324, définis-
sant ainsi la région de canal 332 d'un MOSFET à canal n dans la base P. Une région P 326 s'étend vers le bas à partir
de la surface supérieure de la tranche et elle est espa-
cée du puits P 320 par une portion de N epi 318 qui s'é-
tend jusqu'à la surface de la tranche pour former une région de canal 336. La région P 326 est électriquement en
contact avec l'électrode de cathode 334.
Une grille isolée unique 338 recouvre la ré-
gion de canal 336 et elle s'étend également latéralement au-dessus des régions de canal 328,330 et 332. La grille 338 est de préférence en polysilicium et elle est isolée
de la surface supérieure du dispositif par une couche d'o-
xyde (non représentée sur la figure 7).
Le fonctionnement du dispositif 310 représenté
sur la figure 7 est le suivant. A l'état actif (avec l'a-
node 312 à un potentiel positif par rapport à la cathode
334), la tension appliquée à la grille 338 doit être suf-
fisamment positive, par rapport à la cathode, pour inver-
ser les régions de canal 328 et 332 et mettre ainsi en
conduction les deux MOSFET à canal n sous la grille, cré-
ant un chemin de conduction en sens direct vers la source N++ 323 qui est, comme déjà indiqué et comme représenté
sur la figure 7, en contact électrique avec la cathode 334.
Cela procure l'alimentation de la base pour le transistor
PNP (formé par les couches 316-314- 318-320) afin d'ac-
crocher le thyristor. Le dispositif fonctionne donc comme un thyristor (formé par les couches 316-314-318-320-322) en série avec un MOSFET à canal n (formé par 322-332-323)
dans l'état actif ou conducteur.
Pour couper le dispositif, la tension sur la grille 338 doit devenir suffisamment négative, par rap- port à la cathode 334, pour inverser les régions de canal 330 et 336, ce qui met en conduction les deux MOSFET à
canal p sous la grille 338 et connecte les régions dif-
fusées P au potentiel de la cathode (terre). Comme dans
les modes de réalisation déjà décrits, le thyristor à com-
mande par MOS de la figure 7 possède des caractéristiques de saturation de courant du fait du MOSFET en série avec le thyristor, et une coupure rapide puisque le courant du
thyristor est rapidement évacué à la terre par l'inver-
sion des régions de canal 336 et 330, créant des canaux p qui courtcircuitent effectivement le puits P 320 à la
cathode 334 (terre).
Le dispositif de la présente invention repré-
senté sur la figure 7 peut être réalisé en un agence-
ment cellulaire, comme représenté dans les vues de dessus des figures 8A et 8B, sur lesquelles la région de puits P à quatre couches de la figure 7est appelée cellule N /++ P /N/P. Dans la disposition de la figure 8A, la tranche comprend deux tiers de cellules N ++/P +/P et un tiers de cellules P+. Chaque cellule N /P+/N/P est adjacente à trois cellules P. La figure 8B est une vue de dessus
d'un autre agencement cellulaire possible pour le disposi-
tif de la figure 7.
Encore un autre mode de réalisation de l'inven-
tion, représenté sur les figures 9A,9B, 9C et 9D,utilise
une commande de grille unique et constitue donc une struc-
ture à trois bornes. Ce mode de réalisation est formé
d'un ensemble de groupes de cellules. La figure 9B re-
présente un groupe unique, chaque groupe étant constitué des trois éléments représentés sur la figure 9A, à savoir une cellule à commutation d'émetteur (ES), une cellule
d'émetteur et de conduction (ET) et une cellule P+ (P+).
Le groupe unique représenté sur la figure 9B est répété pour former la zone active de la puce. De préférence, on dispose une ou deux lignes de cellules P+ sur le bord
de la zone active de la puce.
Comme dans les dispositifs des figures 2 à 7, le thyristor à commande par MOS 410 des figures 9A, 9B,
9C et 9D est un dispositif de conduction vertical com-
prenant une couche N 414 et une région P++ très fortement dopée 416 disposées sur la face inférieure d'une couche N 418. Comme dans les modes de réalisation précédents,
une anode 412 sur la surface inférieure du dispositif re-
couvre la région P++ 416.
Comme représenté sur les figures 9C et 9D, un
puits P 420 est disposé dans la couche N 418 et il s'é-
tend vers le bas à partir de la surface supérieure du dispositif. Le puits P 420 forme la source d'unMOSFET à canal p et la région de canal 428 d'un MOSFET à canal n
comme décrit plus loin en détail. Un puits N 422 est dis-
posé dans le puits P 420 et il forme le drain du MOSFET à canal n. Une base P+ 424 est disposée dans une région du puits N 422 et elle forme la région de canal 432 d'un MOSFET à canal n, également comme décrit plus loin. La base P+ 424 s'étend le long de la surface supérieure de la tranche et elle est en contact avec l'électrode de
cathode 434. La région de source N + 423 est espacée ra-
dialement vers l'intérieur le long de la première surface du semiconducteur, à partir des bords de la base P+ 424, définissant ainsi la région de canal 432 d'un MOSFET à canal n dans la base P. Une région d'émetteur N 444 est disposée dans le puits P 420 et elle est connectée au puits N 422. La région d'émetteur N++ 444 est espacée
radialement vers l'intérieur le long de la première surfa-
ce du semiconducteur,à partir d'au moins un bord du puits P 420, définissant ainsi la région de canal 428 d'un MOSFET à canal n dans le puits P. Comme représenté sur la figure 9D, une région P 426 s'étend vers le bas à partir de la surface de la tranche et elle est espacée du puits P 420 par une por- tion de la couche N 418 qui s'étend jusqu'à la surface de la tranche pour former une région de canal 436. La
région P+ 426 est électriquement en contact avec l'élec-
trode de cathode 434.
Une structure quadrillée d'une grille isolée unique 438 recouvre la région de canal 436 et recouvre également les régions de canal 428 et 432. La grille 438 est de préférence en polysilicium et elle est isolée de la surface supérieure du dispositif par une
couche d'oxyde (non représentée).
Le fonctionnement du dispositif 410 représen-
té sur les figures 9A,9B,9C et 9D est le suivant. A l'état actif (avec l'anode 412 à un potentiel positif par rapport à la cathode 434), la tension appliquée à la grille 438 doit être suffisamment positive, par rapport à la cathode, pour inverser les régions de canal 428 et 432 et rendre ainsi conducteurs les deux MOSFET à canal n sous la grille, créant ainsi un chemin de conduction en sens direct vers la source N++ 423 qui est en contact
électrique avec la cathode 434, comme déjà indiqué et com-
me représenté sur la figure 9C. Cela procure la comman-
de de la base pour le transistor PNP (416-414-418-420) afin d'accrocher le thyristor. Le dispositif fonctionne
donc comme un thyristor (formé par les couches 416-414-
418-420-444) en série avec un MOSFET à canal n (formé
par les couches 444-422-432-423) dans l'état conducteur.
Pour couper le dispositif, la tension sur la
grille 438 doit devenir suffisamment négative, par rap-
port à la cathode 434, pour inverser la région de canal 436, rendant ainsi conducteur le MOSFET à canal p sous
la grille 438 et connectant les régions du puits P au po-
tentiel de cathode (terre). Comme dans les modes de réa-
liastion déjà décrits, le thyristor à commande par MOS des figures 9A,9B, 9C et 9D possède des caractéristiques de saturation de courant grâce au MOSFET en série avec le thyristor, et il a une coupure rapide puisque le courant
du thyristor est rapidement évacué à la terre par l'in-
version de la région de canal 436, créant un canal p qui court-circuite effectivement le puits P 420 à la cathode
434 (terre).
Bien que la présente invention ait été décrite avec référence à ses modes de réalisation particuliers, de nombreuses autres variations et modifications (par exemple l'utilisation de grilles en tranchée au lieu de
grilles planes de surface, et une implantation différen-
te des régions de grille et de canal) apparaitront aux
hommes de l'art. Il est donc entendu que la présente inven-
tion n'est pas limitée par la présente description parti-
culière mais seulement par les revendications annexées.
Claims (11)
1. Thyristor à commande par MOS (110) caractérisé en ce qu'il comprend une plaquette de matériau semiconducteur qui présente une première et une deuxième surfaces planes parallèles espacées, au moins une partie de l'épaisseur de la plaquette, qui s'étend à partir de ladite première surface du semiconducteur, comportant une couche de type N relativement légèrement dopée (118) pour recevoir des jonctions, au moins une partie de l'épaisseur de ladite plaquette qui s'étend à partir de ladite deuxième surface du semiconducteur comportant une couche de type P relativement fortement dopée
(116);
une base de type P (120) formée dans ladite couche de type N relativement légèrement dopée déposée épitaxialement et s'étendant à partir de
ladite première surface du semiconducteur jusqu'à une première profondeur au-
dessous de ladite première surface du semiconducteur; une région d'émetteur de type N (122) formée dans ladite base de type P et s'étendant à partir de ladite première surface du semiconducteur jusqu'à une deuxième profondeur, au-dessous de ladite surface du semiconducteur, qui est plus faible que ladite première profondeur afin de créer une jonction émetteur de type N/base de type P, ladite région d'émetteur de type N étant radialement espacée vers l'intérieur le long de ladite première surface du semiconducteur le long des bords de ladite base de type P, de sorte que lesdits bords de ladite base de type P s'étendent jusqu'à ladite première surface du semiconducteur, définissant ainsi une première région de canal le long d'un premier desdits bords, une barrette en métal (124) étant disposée sur ladite première surface du semiconducteur et connectant ladite région d'émetteur à ladite base de type P le long d'un deuxième desdits bords; une première et une deuxième régions de type P (126, 128) formées dans ladite couche de type N relativement légèrement dopée et s'étendant à partir de ladite première surface de ladite plaquette, lesdites première et deuxième régions de type P étant latéralement espacées desdits deuxième et premier bords de ladite base de type P. respectivement, de manière à former une deuxième et une
26 2723259
troisième régions de canal (130, 132) dans ladite couche épitaxiale de type N relativement légèrement dopée; une première couche d'isolation de grille sur ladite première surface du semiconducteur, disposée au moins sur ladite deuxième région de canal; une première électrode de grille (138) sur ladite première couche d'isolation de grille et recouvrant ladite deuxième région de canal; une deuxième couche d'isolation de grille sur ladite première surface du semiconducteur, disposée au moins sur lesdites première et troisième régions de canal; une deuxième électrode de grille (140) placée sur ladite deuxième couche d'isolation de grille et au-dessus desdites première et troisième régions de canal; une électrode d'anode (112) connectée à ladite couche de type P disposée sur ladite deuxième surface semiconductrice; et une électrode de cathode (134) connectée auxdites première et deuxième
régions de type P sur ladite première surface du semiconducteur.
2. Thyristor à commande par MOS (210) caractérisé en ce qu'il comprend une plaquette de matériau semiconducteur qui présente une première et une deuxième surfaces planes parallèles espacées, au moins une partie de l'épaisseur de la plaquette, qui s'étend à partir de ladite première surface du semiconducteur, comportant une couche de type N relativement légèrement dopée (218) pour recevoir des jonctions, au moins une partie de l'épaisseur de ladite plaquette qui s'étend à partir de ladite deuxième surface du semiconducteur comportant une couche de type P relativement fortement dopée
(216);
une base de type P (221) formée dans ladite couche de type N relativement légèrement dopée déposée épitaxialement et s'étendant à partir de
ladite première surface du semiconducteur jusqu'à une première profondeur au-
dessous de ladite première surface du semiconducteur; une région d'émetteur de type N (222) formée dans ladite base de type P et s'étendant à partir de ladite première surface du semiconducteur jusqu'à une deuxième profondeur, au-dessous de ladite surface du semiconducteur, qui est plus faible que ladite première profondeur afin de créer une jonction émetteur de type N/base de type P, ladite région d'émetteur de type N étant radialement espacée vers l'intérieur le long de ladite première surface du semiconducteur le long des bords de ladite base de type P, de sorte que lesdits bords de ladite base
27 2723259
de type P s'étendent jusqu'à ladite première surface du semiconducteur, définissant ainsi une première et une seconde régions de canal le long desdits bords; une première (226) et une deuxième (219) régions de type P formées dans ladite couche de type N relativement légèrement dopée et s'étendant à partir de ladite première surface de ladite plaquette, lesdites première et deuxième régions de type P étant latéralement espacées l'une de l'autre et de ladite base de type P. de manière à former respectivement une troisième et une quatrième régions de canal (230, 231) dans ladite couche épitaxiale de type N relativement légèrement dopée; une barrette en métal (224) étant disposée sur ladite première surface du semiconducteur et connectant ladite région d'émetteur de type N à ladite seconde région de type P; une troisième région de type P (228) formée dans ladite couche de type N relativement légèrement dopée et s'étendant à partir de ladite première surface de ladite plaquette, ladite troisième région de type P étant latéralement espacée de ladite base de type P de manière à former une cinquième région de canal (233) dans ladite couche de type N; une première couche d'isolation de grille sur ladite première surface du semiconducteur, disposée au moins sur ladite troisième région de canal; une première électrode de grille (238) sur ladite première couche d'isolation de grille et recouvrant ladite troisième région de canal; une deuxième couche d'isolation de grille sur ladite première surface du semiconducteur, disposée au moins sur lesdites première et quatrième régions de canal; une deuxième électrode de grille (241) placée sur ladite deuxième couche d'isolation de grille et au-dessus desdites première et quatrième régions de canal; une troisième couche d'isolation de grille (240) sur ladite première surface, disposée au moins sur lesdites deuxième et cinquième régions de canal; une troisième électrode de grille sur ladite troisième couche d'isolation de grille et au-dessus desdites deuxième et cinquième régions de canal; une électrode d'anode (212) connectée à ladite couche de type P disposée sur ladite deuxième surface semiconductrice; et une électrode de cathode (234) connectée auxdites première et troisième
régions de type P sur ladite première surface du semiconducteur.
3. Thyristor à commande par MOS (210) caractérisé en ce qu'il comprend une plaquette de matériau semiconducteur qui présente une première et une deuxième surfaces planes parallèles espacées, au moins une partie de l'épaisseur de la plaquette, qui s'étend à partir de ladite première surface du semiconducteur, comportant une couche de type N relativement légèrement dopée (218) pour recevoir des jonctions, au moins une partie de l'épaisseur de ladite plaquette qui s'étend à partir de ladite deuxième surface du semiconducteur comportant une couche de type P relativement fortement dopée
(216);
une base de type P (221) formée dans ladite couche de type N relativement légèrement dopée déposée épitaxialement et s'étendant à partir de
ladite première surface du semiconducteur jusqu'à une première profondeur au-
dessous de ladite première surface du semiconducteur; une région d'émetteur de type N (222) formée dans ladite base de type P et s'étendant à partir de ladite première surface du semiconducteur jusqu'à une deuxième profondeur, au-dessous de ladite surface du semiconducteur, qui est plus faible que ladite première profondeur afin de créer une jonction émetteur de type N/base de type P, ladite région d'émetteur de type N étant radialement espacée vers l'intérieur le long de ladite première surface du semiconducteur le long d'un bord de ladite base de type P, de sorte que ledit bord de ladite base de type P s'étend jusqu'à ladite première surface du semiconducteur, définissant ainsi une première région de canal le long dudit bord; une première et une deuxième régions de type P (226, 219) formées dans ladite couche de type N relativement légèrement dopée et s'étendant à partir de ladite première surface de ladite plaquette, lesdites première et deuxième régions de type P étant latéralement espacées l'une de l'autre et ladite seconde région de type P étant latéralement espacée de ladite base de type P, de manière à former respectivement, une deuxième et une troisième régions de canal (230, 231) dans ladite couche épitaxiale de type N relativement légèrement dopée; une barrette en métal (224) étant disposée sur ladite première surface du semiconducteur et connectant ladite région d'émetteur de type N à ladite seconde région de type P; une première couche d'isolation de grille sur ladite première surface du semiconducteur, disposée au moins sur ladite deuxième région de canal; une première électrode de grille (238) sur ladite première couche d'isolation de grille et recouvrant ladite deuxième région de canal; une deuxième couche d'isolation de grille sur ladite première surface du semiconducteur, disposée au moins sur lesdites première et troisième régions de canal; une deuxième électrode de grille (240) placée sur ladite deuxième couche d'isolation de grille et au-dessus desdites première et troisième régions de canal; une électrode d'anode (212) connectée à ladite couche de type P disposée sur ladite deuxième surface semiconductrice; et une électrode de cathode (234) connectée auxdites première et deuxième
régions de type P sur ladite première surface du semiconducteur.
4. Thyristor à commande par MOS suivant la revendication 3, caractérisé en ce que ladite deuxième électrode de grille (241) est électriquement flottante
ou absente.
5. Thyristor à commande par MOS suivant l'une des revendications 2 ou 3,
caractérisé en ce qu'il comprend en outre une région de type P relativement légèrement dopée disposée dans ladite deuxième région de canal entre lesdites première (226) et deuxième (228) régions de type P pour former un MOSFET à
canal p à appauvrissement.
6. Thyristor à commande par MOS (310), caractérisé en ce qu'il comprend: une plaquette de matériau semiconducteur présentant une première et une deuxième surfaces planes parallèles, espacées, au moins une partie de l'épaisseur de ladite plaquette, qui s'étend à partir de ladite première surface du semiconducteur, comportant une couche de type N relativement légèrement dopée (318) pour recevoir des jonctions, au moins une partie de l'épaisseur de ladite plaquette qui s'étend à partir de ladite deuxième surface du semiconducteur comportant une couche de type P fortement dopée (316); un puits de type P (320) formé dans ladite couche de type N relativement légèrement dopée et épitaxialement déposée, et s'étendant de ladite première surface du semiconducteur jusqu'à une première profondeur au-dessous de ladite première surface du semiconducteur; un puits de type N (322) formé dans ladite couche de type N relativement légèrement dopée et s'étendant à partir de ladite première surface du semiconducteur jusqu'à une deuxième profondeur au- dessous de ladite première surface du semiconducteur, qui est plus faible que ladite première profondeur, ledit puits de type N étant radialement espacé vers l'intérieur le long de ladite première surface du semiconducteur par rapport à un bord dudit puits de type P, de manière à définir une première région de canal (328), ladite première région de canal étant disposée dans ledit puits de type P près de ladite première surface du semiconducteur; une base de type P (324) formée dans ladite couche de type N relativement légèrement dopée et s'étendant à partir de ladite première surface du semiconducteur jusqu'à une troisième profondeur au-dessous de ladite surface du semiconducteur qui est plus faible que ladite deuxième profondeur, ladite base de type P étant radialement espacée vers l'intérieur le long de ladite première surface du semiconducteur par rapport à un bord dudit puits de type N, définissant ainsi une deuxième région de canal (330), ladite deuxième région de canal étant disposée dans ledit puits de type N près de ladite première surface du semiconducteur; une région de source de type N (323) formée dans ladite base de type P et s'étendant à partir de ladite première surface du semiconducteur jusqu'à une quatrième profondeur au-dessous de ladite surface du semiconducteur qui est plus faible que ladite troisième profondeur afin de créer une jonction source de type N/base de type P, ladite région de source de type N étant radialement espacée vers l'intérieur le long de ladite première surface du semiconducteur par rapport à un bord de ladite base de type P, définissant ainsi une troisième région de canal (332), ladite troisième région de canal étant disposée dans ladite base de type P près de ladite première surface du semiconducteur; une région de type P (326) formée dans ladite couche de type N relativement légèrement dopée et s'étendant à partir de ladite première surface de ladite plaquette, ladite région de type P étant latéralement espacée dudit bord dudit puits de type P de manière à définir une quatrième région de canal (336), ladite quatrième région de canal étant disposée dans ladite couche épitaxiale de type N relativement légèrement dopée, entre ladite région de type P et ledit puits de type P. près de ladite première surface du semiconducteur; une couche d'isolation de grille sur ladite première surface du semiconducteur, disposée au moins sur lesdites première, deuxième, troisième et quatrième régions de canal; une électrode de grille (338) placée sur ladite couche d'isolation de grille et au-dessus desdites première, deuxième, troisième et quatrième régions de canal; une électrode d'anode (312) connectée à ladite couche de type P, disposée sur ladite deuxième surface du semiconducteur; et une électrode de cathode (334) connectée à ladite base de type P, audit émetteur de type N et à ladite région de type P sur ladite première surface du semiconducteur.
7. Thyristor à commande par MOS suivant la revendication 6, caractérisé en ce que ledit puits de type P (320) et ladite première région de type P (326) constituent chacun des cellules, lesdites cellules étant disposées côte à côte en un
agencement symétrique.
8. Thyristor à commande par MOS (410), caractérisé en ce qu'il comprend: une plaquette de matériau semiconducteur présentant une première et une deuxième surfaces planes parallèles espacées, au moins une partie de l'épaisseur de ladite plaquette, qui s'étend à partir de ladite première surface du semiconducteur, comportant une couche de type N relativement légèrement dopée (418) pour recevoir des jonctions, au moins une partie de l'épaisseur de ladite plaquette qui s'étend à partir de ladite deuxième surface du semiconducteur comportant une couche de type P fortement dopée (416); un puits de type P (420) formé dans ladite couche de type N relativement légèrement dopée et s'étendant à partir de ladite première surface du semiconducteur jusqu'à une première profondeur au-dessous de ladite première surface du semiconducteur; un puits de type N (422) formé dans ladite couche de type N relativement légèrement dopée et s'étendant à partir de ladite première surface du semiconducteur jusqu'à une deuxième profondeur au-dessous de ladite première surface du semiconducteur qui est plus faible que ladite première profondeur, ledit puits de type N étant radialement espacé vers l'intérieur le long de ladite première surface du semiconducteur, par rapport à un bord dudit puits de type P; une base de type P (424) formée dans ladite couche de type N relativement légèrement dopée et s'étendant à partir de ladite première surface du semiconducteur jusqu'à une troisième profondeur au-dessous de ladite surface du semiconducteur qui est plus faible que ladite deuxième profondeur, ladite base de type P étant radialement espacée vers l'intérieur le long de ladite première surface du semiconducteur, par rapport à un bord dudit puits de type N; une région de source de type N (423) formée dans ladite base de type P et s'étendant à partir de ladite première surface du semiconducteur jusqu'à une quatrième profondeur au-dessous de ladite surface du semiconducteur qui est plus faible que ladite troisième profondeur, afin de créer une jonction source de type N/base de type P, ladite région de source de type N étant radialement espacée vers l'intérieur le long de ladite première surface du semiconducteur par rapport à un bord de ladite base de type P, définissant ainsi une première région de canal (432), ladite première région de canal étant disposée dans ladite base de type P. près de ladite première surface du semiconducteur; une région d'émetteur de type N (444) formée dans ledit puits de type P et s'étendant à partir de ladite première surface du semiconducteur jusqu'à une cinquième profondeur au-dessous de ladite surface du semiconducteur qui est plus faible que ladite première profondeur, ladite région d'émetteur de type N étant radialement espacée vers l'intérieur le long de ladite première surface du semiconducteur par rapport aux bords dudit puits de type P. définissant ainsi une deuxième région de canal (428), ladite deuxième région de canal étant disposée dans ledit puits de type P, près de ladite première surface du semiconducteur; une région de type P (426) formée dans ladite couche de type N relativement légèrement dopée et s'étendant à partir de ladite première surface de ladite plaquette, ladite région de type P étant latéralement espacée dudit bord dudit puits de type P de manière à définir une troisième région de canal (436), ladite troisième région de canal étant disposée dans ladite couche épitaxiale de type N relativement légèrement dopée, entre ladite région de type P et ledit puits de type P, près de ladite première surface du semiconducteur; une couche d'isolation de grille sur ladite première surface du semiconducteur, disposée au moins sur lesdites première, deuxième et troisième régions de canal; une électrode de grille (438) placée sur ladite couche d'isolation de grille et au-dessus desdites première, deuxième et troisième régions de canal; une électrode d'anode (412) connectée à ladite couche de type P disposée sur ladite deuxième surface du semiconducteur; et une électrode de cathode (434) connectée à ladite base de type P. à ladite source de type N et à ladite région de type P sur ladite première surface du semiconducteur.
9 Thyristor à commande par MOS suivant la revendication 8, caractérisé en ce que ledit puits de type P (420), ledit puits de type N (422), ladite base de type P (424) et ladite source de type N (423) constituent ensemble une première cellule, ledit émetteur de type N (444) disposé dans ledit puits de type P constitue une deuxième cellule. et ladite région de type P (426) constitue une troisième cellule, lesdites cellules étant disposées côte à côte en un ensemble
symétrique.
10. Thyristor à commande par MOS suivant l'une des revendications 7 ou 9,
caractérisé en ce que lesdites cellules ont une forme polygonale.
11. Thyristor à commande par MOS suivant l'une des revendications 7 ou 9,
caractérisé en ce que lesdites cellules sont agencées en un ensemble comprenant une pluralité de cellules polygonales disposées symétriquement et connectées en parallèle, et en ce que ladite électrode comprend un quadrillage (438) qui est
superposé audit ensemble.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/265,397 US5498884A (en) | 1994-06-24 | 1994-06-24 | MOS-controlled thyristor with current saturation characteristics |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2723259A1 true FR2723259A1 (fr) | 1996-02-02 |
| FR2723259B1 FR2723259B1 (fr) | 1999-07-02 |
Family
ID=23010274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9507418A Expired - Fee Related FR2723259B1 (fr) | 1994-06-24 | 1995-06-21 | Thyristor a commande par mos ayant des caracteristiques de saturation de courant |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5498884A (fr) |
| JP (1) | JPH0851197A (fr) |
| DE (1) | DE19521751A1 (fr) |
| FR (1) | FR2723259B1 (fr) |
| GB (1) | GB2290659B (fr) |
| IT (1) | IT1275762B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859074B2 (en) | 2001-01-09 | 2005-02-22 | Broadcom Corporation | I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off |
| US7138836B2 (en) | 2001-12-03 | 2006-11-21 | Broadcom Corporation | Hot carrier injection suppression circuit |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444272A (en) * | 1994-07-28 | 1995-08-22 | International Rectifier Corporation | Three-terminal thyristor with single MOS-gate controlled characteristics |
| DE19638769C1 (de) * | 1996-09-21 | 1998-03-05 | Daimler Benz Ag | Emittergesteuerter Thyristor |
| JP4761011B2 (ja) * | 1999-05-26 | 2011-08-31 | 株式会社豊田中央研究所 | サイリスタを有する半導体装置及びその製造方法 |
| DE102005049506B4 (de) * | 2005-10-13 | 2011-06-09 | Infineon Technologies Austria Ag | Vertikales Halbleiterbauelement |
| JP2011249601A (ja) * | 2010-05-27 | 2011-12-08 | Shindengen Electric Mfg Co Ltd | 短絡型サイリスタ |
| US10146713B2 (en) * | 2012-06-28 | 2018-12-04 | David Schie | Direct drive LED driver and offline charge pump and method therefor |
| CN102956638B (zh) * | 2012-11-13 | 2015-04-15 | 清华大学 | 连体igbt器件及其加工方法 |
| US9780202B2 (en) | 2015-08-31 | 2017-10-03 | Ixys Corporation | Trench IGBT with waved floating P-well electron injection |
| US10367085B2 (en) * | 2015-08-31 | 2019-07-30 | Littelfuse, Inc. | IGBT with waved floating P-Well electron injection |
| US9780168B2 (en) * | 2015-08-31 | 2017-10-03 | Ixys Corporation | IGBT with waved floating P-well electron injection |
| CN108417571A (zh) * | 2018-05-18 | 2018-08-17 | 北京时代华诺科技有限公司 | 一种mos控制晶闸管芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63310171A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Ltd | 複合半導体装置 |
| EP0555047A2 (fr) * | 1992-02-03 | 1993-08-11 | Fuji Electric Co., Ltd. | Dispositif semi-conducteur de commutation à commande |
| WO1993022796A1 (fr) * | 1992-04-29 | 1993-11-11 | North Carolina State University | Thyristor a grille mos possedant une electrode de coupure a distance |
| US5319221A (en) * | 1991-09-24 | 1994-06-07 | Fuji Electric Co., Ltd. | Semiconductor device with MISFET-controlled thyristor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0409010A1 (fr) * | 1989-07-19 | 1991-01-23 | Asea Brown Boveri Ag | Dispositif semi-conducteur de puissance, à extinction |
| DE4121375A1 (de) * | 1991-06-28 | 1993-01-14 | Asea Brown Boveri | Abschaltbares leistungshalbleiter-bauelement sowie verfahren zu dessen herstellung |
| US5336907A (en) * | 1991-10-31 | 1994-08-09 | Kabushiki Kaisha Toshiba | MOS gate controlled thyristor having improved turn on/turn off characteristics |
| US5198687A (en) * | 1992-07-23 | 1993-03-30 | Baliga Bantval J | Base resistance controlled thyristor with single-polarity turn-on and turn-off control |
| US5293054A (en) * | 1992-11-23 | 1994-03-08 | North Carolina State University At Raleigh | Emitter switched thyristor without parasitic thyristor latch-up susceptibility |
| US5444272A (en) * | 1994-07-28 | 1995-08-22 | International Rectifier Corporation | Three-terminal thyristor with single MOS-gate controlled characteristics |
-
1994
- 1994-06-24 US US08/265,397 patent/US5498884A/en not_active Expired - Lifetime
-
1995
- 1995-06-14 DE DE19521751A patent/DE19521751A1/de not_active Withdrawn
- 1995-06-16 IT IT95MI001305A patent/IT1275762B1/it active IP Right Grant
- 1995-06-21 FR FR9507418A patent/FR2723259B1/fr not_active Expired - Fee Related
- 1995-06-22 GB GB9512777A patent/GB2290659B/en not_active Expired - Fee Related
- 1995-06-23 JP JP7157752A patent/JPH0851197A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63310171A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Ltd | 複合半導体装置 |
| US5319221A (en) * | 1991-09-24 | 1994-06-07 | Fuji Electric Co., Ltd. | Semiconductor device with MISFET-controlled thyristor |
| EP0555047A2 (fr) * | 1992-02-03 | 1993-08-11 | Fuji Electric Co., Ltd. | Dispositif semi-conducteur de commutation à commande |
| WO1993022796A1 (fr) * | 1992-04-29 | 1993-11-11 | North Carolina State University | Thyristor a grille mos possedant une electrode de coupure a distance |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 13, no. 150 (E - 742) 12 April 1989 (1989-04-12) * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859074B2 (en) | 2001-01-09 | 2005-02-22 | Broadcom Corporation | I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off |
| US7002379B2 (en) | 2001-01-09 | 2006-02-21 | Broadcom Corporation | I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off |
| US7138836B2 (en) | 2001-12-03 | 2006-11-21 | Broadcom Corporation | Hot carrier injection suppression circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2290659B (en) | 1998-06-24 |
| GB9512777D0 (en) | 1995-08-23 |
| DE19521751A1 (de) | 1996-02-01 |
| IT1275762B1 (it) | 1997-10-17 |
| US5498884A (en) | 1996-03-12 |
| JPH0851197A (ja) | 1996-02-20 |
| GB2290659A (en) | 1996-01-03 |
| FR2723259B1 (fr) | 1999-07-02 |
| ITMI951305A0 (it) | 1995-06-16 |
| ITMI951305A1 (it) | 1996-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2722335A1 (fr) | Thyristor bidirectionnel a capacite de böpcage par structure mos a grille unique | |
| FR2723260A1 (fr) | Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos | |
| FR2495382A1 (fr) | Dispositif redresseur commande par effet de champ | |
| FR2524711A1 (fr) | Dispositif integre comprenant un thyristor ou un transistor bipolaire avec commande du blocage et du deblocage par transistors a effet de champ | |
| FR2484707A1 (fr) | Transistor lateral a effet de cham | |
| FR2812972A1 (fr) | Dispositif a semiconducteur consistant en un thyristor pour la protection contre les decharges electrostatiques | |
| FR2723259A1 (fr) | Thyristor a commande par mos ayant des caracteristiques de saturation de courant | |
| EP0068945A1 (fr) | Transistor bipolaire à commande par effet de champ au moyen d'une grille isolée | |
| FR2953995A1 (fr) | Interrupteur de puissance bidirectionnel commandable a la fermeture et a l'ouverture | |
| FR2981200A1 (fr) | Cellule monolithique de circuit integre et notamment cellule de commutation monolithique | |
| FR2570878A1 (fr) | Dispositif integre monolithique de puissance a semi-conducteur | |
| FR2750799A1 (fr) | Dispositif a semiconducteurs empechant le deverrouillage et procede de fabrication de ce dispositif | |
| FR2767967A1 (fr) | Composant transistor | |
| FR2739224A1 (fr) | Structure de thyristor commande par resistance de base presentant une implantation haute densite pour une capacite de courant augmentee | |
| EP0704903B1 (fr) | Composant semiconducteur d'alimentation, de recirculation et de démagnétisation d'une charge selfique | |
| FR2763175A1 (fr) | Dispositif semiconducteur de puissance | |
| FR2960342A1 (fr) | Commutateur bidirectionnel a commande hf | |
| EP0821410B1 (fr) | Composant monolithique semiconducteur associant un composant haute tension et des composants logiques | |
| FR2462025A1 (fr) | Circuit integre monolithique a transistors mos complementaires | |
| FR2490405A1 (fr) | Dispositif a circuit integre semi-conducteur | |
| FR2596202A1 (fr) | Structure de transistor npn equivalent a tension de claquage plus elevee que la tension de claquage intrinseque des transistors npn | |
| EP0462029B1 (fr) | Procédé de fabrication d'un transistor bipolaire supportant des polarisations inverses | |
| WO2005057660A1 (fr) | Composant semiconducteur actif a surface reduite | |
| FR2536909A1 (fr) | Structure de thyristor a allumage intrinseque et son application a la realisation d'un dispositif bidirectionnel | |
| FR2607324A1 (fr) | Transistor a grille isolee avec diode verticale integree et procede de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |