FR2938702A1 - Preparation de surface d'un substrat saphir pour la realisation d'heterostructures - Google Patents

Preparation de surface d'un substrat saphir pour la realisation d'heterostructures Download PDF

Info

Publication number
FR2938702A1
FR2938702A1 FR0857854A FR0857854A FR2938702A1 FR 2938702 A1 FR2938702 A1 FR 2938702A1 FR 0857854 A FR0857854 A FR 0857854A FR 0857854 A FR0857854 A FR 0857854A FR 2938702 A1 FR2938702 A1 FR 2938702A1
Authority
FR
France
Prior art keywords
bonding
substrate
sapphire
substrates
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0857854A
Other languages
English (en)
Other versions
FR2938702B1 (fr
Inventor
Gweltaz Gaudin
Mark Kennard
Matteo Piccin
Ionut Radu
Alexandre Vaufredaz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0857854A priority Critical patent/FR2938702B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to PCT/EP2009/065202 priority patent/WO2010057842A1/fr
Priority to CN2009801460442A priority patent/CN102217037A/zh
Priority to KR1020117010800A priority patent/KR20110086038A/ko
Priority to JP2011536838A priority patent/JP2012509581A/ja
Priority to EP09749151A priority patent/EP2359391A1/fr
Priority to US13/130,239 priority patent/US20120015497A1/en
Publication of FR2938702A1 publication Critical patent/FR2938702A1/fr
Application granted granted Critical
Publication of FR2938702B1 publication Critical patent/FR2938702B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Ceramic Products (AREA)

Abstract

L'invention concerne un procédé de réalisation d'une hétérostructure comprenant au moins un premier substrat en saphir (120) et un deuxième substrat (110) en un matériau ayant un coefficient de dilatation thermique différent du premier substrat, le procédé comprenant une étape (56) de collage par adhésion moléculaire du deuxième substrat (110) sur le premier substrat en saphir (120). Conformément à l'invention, le procédé comprend, avant le collage des deux substrats, une étape (S1) d'étuvage du premier substrat (120) réalisé à une température comprise entre 100°C et 500°C.

Description

Domaine technique et art antérieur La présente invention concerne la réalisation de structures hétérogènes formées par collage d'au moins un substrat en matériau semi-conducteur tel que du silicium sur un substrat en saphir (AL2O3). L'invention s'applique notamment dans le cas de fabrication de structures du type silicium sur saphir connues sous l'acronyme SOS (pour "Silicon-On-Sapphire"). Les hétérostructures comprenant une couche de silicium sur substrat saphir présentent des avantages particuliers. Les structures SOS permettent la réalisation de dispositifs haute fréquence à faible consommation d'énergie. L'utilisation de substrats en saphir permet en outre d'avoir une très bonne dissipation thermique supérieure à celle obtenue par exemple avec des substrats en silicium. Les structures SOS ont d'abord été réalisées par croissance épitaxiale d'une couche de silicium à partir d'un substrat de saphir.
Cependant, avec cette technique, il est difficile d'obtenir des couches ou films de silicium présentant une faible densité de défauts cristallins en raison de la différence importante entre les paramètres de maille et les coefficients de dilatation thermique des deux matériaux. Selon une autre technique, les structures SOS peuvent être réalisées par assemblage d'une couche de silicium sur un substrat en saphir. De façon bien connue, on utilise le collage par adhésion moléculaire (en anglais "direct wafer bonding" ou "fusion bonding") qui est une technique permettant de faire adhérer l'un à l'autre deux substrats présentant des surfaces parfaitement planes ("poli-miroir"), et cela sans application d'adhésif (de type colle, glue, etc.). Le collage est typiquement initié par application locale d'une légère pression sur les deux substrats mis en contact intime. Une onde de collage se propage ensuite sur toute l'étendue des substrats en quelques secondes. En outre, afin de permettre une bonne adhésion moléculaire 35 entre les substrats, leurs faces de collage doivent présenter une densité 1 minimale de contaminants. Ces contaminants, qui peuvent provenir du matériau lui-même ou de traitements préalables tel qu'un polissage mécano-chimique (CMP), sont essentiellement d'origine particulaire, métallique et organique.
Par conséquent, il est connu de procéder à un nettoyage des surfaces de collage polies de chaque substrat. Dans le cas du saphir, le nettoyage consiste en général à traiter le substrat avec un nettoyage chimique de type RCA. Par ailleurs, afin d'obtenir une énergie de collage suffisante entre les deux substrats pour résister notamment aux étapes ultérieures de polissage, d'attaque chimique, etc., on soumet les deux substrats ainsi collés à un traitement thermique appelé recuit de renforcement de collage ou recuit de stabilisation. Ce recuit est en général réalisé à des températures élevées aux environs de 700°C à 800°C.
Cependant, dans le cas d'une structure hétérogène formée par collage d'un substrat en silicium sur un substrat en saphir, de telles températures ne peuvent être utilisées en raison de la différence importante entre le coefficient de dilatation du silicium et celui du saphir (3,6.10-6/°C pour le silicium et 5.10-6/°C pour le saphir). En effet, si une hétérostructure silicium sur saphir est portée après collage aux températures habituellement utilisées pour renforcer l'interface de collage, des contraintes thermomécaniques importantes se produisent dans la structure, ce qui entraîne l'apparition et la propagation de fissures (cracks) dans le silicium.
Par conséquent, pour préserver l'intégrité du silicium, les recuits de renforcement de l'interface de collage ne peuvent être réalisés qu'à des températures relativement faibles (<300°C) par rapport à celles habituellement utilisées. Cette limitation en température ne permet pas d'obtenir une énergie de collage importante entre le substrat en silicium et le substrat en saphir. Des procédés de collage de silicium sur saphir sont décrits dans les documents suivants: - G. P. Imthurn, G. A. Garcia, H. W. Walker, and L. Forbes, "Bonded Silicon-On-Sapphire Wafers and Devices", J. Appl. Phys., 72(6), 15 Sep. 1992, pp. 2526-2527; - US 5 441 591; Takao Abe et al., "Dislocation-Free Silicon On Sapphire By Wafer Bonding", Jan. 1994, Jpn J. Appl. Phys. vol. 33, pp. 514-518; - Kopperschmidt et al., "High Bond Energy and Thermomechanical Stress in Silicon on Sapphire Wafer Bonding", Appl. Phys. Lett, 70 (22), p 2972, 1997.
Résumé de l'invention Un des buts de l'invention est de remédier aux inconvénients précités en proposant une solution permettant de réaliser une hétérostructure par collage, sur un substrat en saphir, d'un autre substrat ayant un coefficient de dilatation différent de celui du saphir, et ce en obtenant une bonne énergie de collage entre les substrats tout en limitant l'apparition de défauts après le collage et les traitements postérieurs au collage. A cet effet, la présente invention propose un procédé de réalisation d'une hétérostructure comprenant au moins un premier substrat en saphir et un deuxième substrat en un matériau ayant un coefficient de dilatation thermique différent du premier substrat, le procédé comprenant une étape de collage par adhésion moléculaire du deuxième substrat sur le premier substrat en saphir, procédé dans lequel on réalise, avant le collage des deux substrats, une étape d'étuvage du premier substrat à une température comprise entre 100°C et 500°C. De façon inattendue et comme expliqué ci-après en détail, un tel étuvage du substrat de saphir avant collage permet d'améliorer significativement l'énergie et la qualité du collage par rapport à un collage réalisé sans cet étuvage préalable.
Selon un autre aspect de l'invention, la qualité du collage, et en particulier l'énergie de collage, peuvent être encore améliorées en activant la surface de collage d'un ou des deux substrats au moyen d'un traitement plasma. Pour l'activation de la surface de collage du premier substrat en saphir, la densité moyenne de puissance du plasma utilisée est de préférence inférieure ou égale à 1 W/cm2. Le plasma est en outre de préférence un plasma à base d'oxygène. Selon une caractéristique particulière de l'invention, le procédé comprend en outre, avant le collage des deux substrats, la formation d'une couche d'oxyde sur la surface de collage du deuxième substrat. Le procédé peut comprendre en outre, après le collage des deux substrats, une étape de recuit de stabilisation de collage réalisée à une température inférieure à 300°C. Cette limitation de la température du recuit de stabilisation permet d'éviter des contraintes trop importantes dans la structure en raison de la différence de coefficient de dilatation entre les deux substrats. Malgré cette limitation de température, il est possible d'obtenir une bonne énergie de collage grâce à l'étape d'étuvage selon l'invention. Le deuxième substrat peut être notamment constitué d'une couche de silicium ou d'une structure SOI.
Brève description des figures D'autres caractéristiques et avantages de l'invention ressortiront de la description suivante de modes particuliers de réalisation de l'invention, donnés à titre d'exemples non limitatifs, en référence aux dessins annexés, sur lesquels : la figure 1 est un graphique montrant des valeurs d'énergie de collage obtenues en fonction de la préparation de surface du substrat en saphir et de la température du recuit de stabilisation, la figure 2 est un graphique montrant les différentes largeurs de couronne obtenues en fonction de la densité de puissance moyenne du plasma utilisé pour activer la surface de collage du substrat en saphir, - les figures 3A à 3F, sont des vues schématiques montrant la réalisation d'une hétérostructure mettant en oeuvre un procédé selon l'invention, la figure 4 est un organigramme des étapes mises en oeuvre lors de la réalisation de la structure tridimensionnelle illustrée dans les figures 3A à 3F, la figure 5A montre une hétérostructure de type SOS dont la surface de collage du substrat support en saphir a été préparée selon l'art antérieur tandis que la figure 5B montre une hétérostructure de type SOS dont la surface de collage du substrat support en saphir a été préparée conformément à un mode de mise en oeuvre du procédé de l'invention.
Exposé détaillé de modes de réalisation de l'invention Le procédé de la présente invention s'applique d'une manière générale au collage par adhésion moléculaire entre un premier substrat de saphir et un deuxième substrat en un autre matériau présentant un coefficient de dilatation thermique différent tel que notamment le silicium, le quartz, le germanium, et les matériaux du groupe III-V ayant un coefficient de dilatation thermique supérieur à celui du silicium comme le GaAs ou l'InP. Comme bien connu en soi, le principe du collage par adhésion moléculaire, encore appelé collage direct, est basé sur la mise en contact direct de deux surfaces, c'est-à-dire sans l'utilisation d'un matériau spécifique (colle, cire, brasure, etc.). Une telle opération nécessite que les surfaces à coller soient suffisamment lisses, exemptes de particules ou de contamination, et qu'elles soient suffisamment rapprochées pour permettre d'initier un contact, typiquement à une distance inférieure à quelques nanomètres. Dans ce cas, les forces attractives entre les deux surfaces sont assez élevées pour provoquer l'adhérence moléculaire (collage induit par l'ensemble des forces attractives (forces de Van Der Waals) d'interaction électronique entre atomes ou molécules des deux surfaces à coller). Toutefois, dans le cas du collage d'un substrat de saphir avec un autre substrat ayant un coefficient de dilatation différent du saphir, la température du recuit de renforcement ou de stabilisation doit être limitée (<300°C) pour éviter l'apparition et le développement de fissures (cracks) dans le substrat collé sur le saphir. Par conséquent, les surfaces de collage des deux substrats doivent être préparées au mieux pour favoriser l'adhésion moléculaire et obtenir une énergie de collage importante.
Comme expliqué précédemment, le substrat de saphir est nettoyé après le polissage de sa surface de collage qui est en général réalisé par polissage mécano-chimique, désigné ci-après polissage CMP (selon l'abréviation anglo-saxonne signifiant "Chemical-Mechanical Polishing"), technique de polissage ou d'aplanissement bien connue qui met en oeuvre un tissu associé à une solution de polissage contenant à la fois un agent (ex. NH4OH) apte à attaquer chimiquement la surface de la couche et des particules abrasives (ex. particules de silice) aptes à attaquer mécaniquement ladite surface.
La surface de collage du substrat de saphir est habituellement soumise à un nettoyage chimique de type RCA qui peut être suivi d'un brossage ("scrubber"). Cependant, la Déposante a constaté que, même avec une telle préparation du substrat de saphir, le collage d'un substrat de silicium sur un substrat de saphir pouvait donner des résultats insatisfaisants se traduisant notamment par une densité de défauts importante dans le silicium, la formation d'une couronne (zone non collée en bordure de plaques) large et irrégulière, et une faible énergie de collage. La Déposante a constaté de façon inattendue qu'un étuvage du substrat de saphir avant collage permet d'améliorer significativement la qualité du collage obtenu par rapport à un collage réalisé sans cet étuvage. La figure 1 montre les niveaux d'énergie de collage obtenus en fonction de différentes préparations de surface de collage lors de réalisations d'hétérostructures de type SOS (Silicium sur saphir). On constate que l'énergie de collage est plus importante lorsque le substrat en saphir a été soumis préalablement à un étuvage à 200°C pendant 2 heures avant nettoyage et brossage (colonnes C) par rapport un nettoyage RCA seul (colonnes A) ou un nettoyage RCA suivi d'un brossage (colonne B), et ce qu'elle que soit la température du recuit de stabilisation (comprise entre la température ambiante et 200°C). La Déposante a également mesurée la densité de défauts (pour des défauts dont la taille est comprise, d'une part, entre 100 pm et 500 pm et, d'autre part, entre 5 pm et 100 pm) sur une première hétérostructure de type SOS dont la réalisation comprend le nettoyage et le brossage du substrat en saphir, le collage d'un substrat en silicium sur le substrat en saphir, un recuit de stabilisation de collage et un amincissement du substrat de silicium par polissage mécanique (meulage) et gravure chimique (TMAH) et sur une deuxième hétérostructure de type SOS dont la réalisation comprend toutes étapes de la première hétérostructure avec en outre une étape d'étuvage préalable du substrat de saphir. La deuxième hétérostructure présente une densité de défauts au moins dix fois inférieure à celle présentée par la première hétérostructure. En outre, la deuxième hétérostructure présente une défectivité de bord de type couronne (zone périphérique non transférée comme illustré à la figure 2) divisée par deux par rapport à la première hétérostructure. L'étape d'étuvage du substrat de saphir selon l'invention est réalisée à une température comprise entre 100°C et 500°C. La durée de l'étuvage est fonction de la température de celui-ci. Elle est comprise entre plusieurs minutes et plusieurs heures suivant la température utilisée. A titre d'exemple, pour une température de 100°C, l'étuvage est réalisé sur une durée de 4 à 5 heures. Pour une température de 200°C, la durée de l'étuvage est d'environ 2 heures. A 500°C, la durée de l'étuvage est comprise entre quelques minutes et une heure.
L'étuvage est réalisé sous air sous gaz neutre tel que de l'azote ou de l'argon à une pression normale (c'est-à-dire à la pression atmosphérique). L'étuvage selon l'invention permet d'éliminer la contamination d'origine organique de manière beaucoup plus efficace qu'avec un nettoyage chimique de type RCA. Cette étape d'étuvage présente en outre l'avantage de ne pas modifier l'état de surface du saphir, c'est-à-dire de ne pas créer de marches atomiques ("miscut") supplémentaires. En effet, contrairement à des traitements thermiques réalisés à plus haute température, l'étuvage selon l'invention ne modifie pas la surface vicinale de la plaque de saphir. Selon un autre aspect de l'invention, la qualité du collage, et en particulier l'énergie de collage, peuvent être encore améliorées en activant la surface de collage d'un ou des substrats au moyen d'un traitement plasma.
Bien que l'activation par traitement plasma soit bien connue pour renforcer l'énergie de collage lors d'un collage par adhésion moléculaire, la Déposante a déterminé des conditions d'un tel traitement dans lesquelles on obtient une énergie de collage optimale tout en limitant la défectivité de bord de type "edge loss". Ainsi, des essais illustrés en figure 2 ont montré que la valeur de la densité de puissance moyenne du plasma avait une influence sur la taille de la couronne (zone non collée en bordure des substrats) et la défectivité post-collage. La Déposante a déterminé que, pour obtenir une bonne activation de la surface de collage du saphir tout en évitant une dégradation de surface pouvant conduire à une défectivité de bord de type couronne (zone périphérique non transférée), la densité de puissance moyenne du plasma doit être limitée à 1 W/cm2 environ. Cette limitation de densité de puissance du plasma dans l'optimisation du collage est inattendue en ce qu'habituellement on ne limite pas la densité de puissance du plasma à une telle valeur lorsque l'on cherche à activer au maximum les surfaces de collage. La surface de collage du substrat de saphir et/ou de l'autre substrat peut être exposée à des plasmas à base d'oxygène, d'azote, d'argon ou autres. Toutefois, dans le cas du collage par adhésion moléculaire d'un substrat de saphir, on utilise de préférence un plasma à base d'oxygène qui permet d'obtenir une énergie de collage plus importante avec une densité de défauts moindre par rapport à un plasma à base d'azote par exemple.
Les autres paramètres ou conditions de génération du plasma sont celles généralement utilisées par l'homme du métier. A titre d'exemple, le plasma à base d'oxygène peut être généré dans des équipements initialement prévus pour des gravures ioniques réactives RIE (acronyme anglo-saxon de "Reactive Ion Etching") à couplage capacitif dans les conditions suivantes: support ("chuck") de maintien des substrats à traiter connecté à une source radiofréquence de 13,56 MHz, pression de travail pour le gaz 02 comprise entre 20 et 100 mTorr, - débit de gaz 02 de 75 sccm, - temps d'exposition au plasma compris entre 10 et 60 secondes. D'autres équipements à plasma atmosphérique, ou encore munis d'une source de type ECR (abréviation anglo-saxonne de "Electron Cyclotron Resonance") ou de type helicon peuvent également être utilisés.
Le tableau ci-dessous montre la rugosité ainsi que l'angle de contact mesurée à la surface de substrats en saphir et de substrats en silicium. Préparation Rugosité de surface RMS Angle de contact (°) de surface (nm) AL203 Si AL203 - Si Aucune 0,18 -0,15 >20 >10 Nettoyage 0,18 0,12 6 < 2 RCA Nettoyage 0,2 0,12 2 <2 RCA + Plasma 02 On constate que, lorsque le substrat de saphir a été traité avec un plasma à base d'oxygène, la surface de celui-ci présente un angle de contact de 2°. Dans le cas où la surface de saphir n'a pas été traitée ou a subi seulement un nettoyage RCA l'angle de contact est respectivement supérieure à 20° ou égale à 6°. Or, lorsque l'on souhaite réaliser un collage par adhésion moléculaire hydrophile, à savoir le type de collage le plus utilisé dans la technologie SOI, les surfaces de collage doivent présenter un angle de contact inférieur à 5° pour bien contrôler la qualité de collage. On remarque également que le traitement par plasma à base 20 d'oxygène selon l'invention n'entraîne d'augmentation significative de la rugosité de surface du saphir. Toutefois, la réalisation d'une hétérostructure selon l'invention n'est pas limitée à l'utilisation d'un collage hydrophile. Ce denier peut être également hydrophobe. 25 On décrit, en référence aux figures 3A à 3F et 4, un procédé de réalisation d'une hétérostructure de type SOS à partir d'un premier substrat ou substrat initial 110 (Top) et d'un deuxième substrat ou substrat support 120 (Base). Comme représenté sur la figure 3B, le substrat initial 110 est ici constitué d'une structure de type SOI (Silicium sur Isolant) comprenant une couche de silicium 111 sur un support 113 également en silicium, une couche d'oxyde enterrée 112, par exemple en SiO2, étant disposée entre la couche 111 et le support 113. Le premier substrat ou substrat initial peut également être constitué d'une simple plaque ("wafer") de silicium comportant éventuellement une couche d'oxyde sur sa surface de collage. Le substrat support 120 est constitué d'une plaque ("wafer") de saphir (figure 3A). Avant de procéder au collage du substrat initial 110 sur le substrat support 120, on prépare la surface de collage 120a du substrat support en saphir qui a été préalablement polie, typiquement par polissage CMP. Conformément à l'invention, le substrat 120 en saphir est soumis à un étuvage réalisé ici à une température de 200°C pendant 2 heures (étape Si). Comme indiqué précédemment, cet étuvage permet notamment d'éliminer les contaminants d'origine organique présents sur la surface de collage du substrat en saphir et de favoriser ainsi l'adhésion moléculaire tout en limitant l'apparition de défauts. La surface de collage du substrat 120 en saphir est ensuite soumise à un nettoyage chimique humide (étape S2). Ce nettoyage humide peut être réalisé notamment par un nettoyage RCA (à savoir la combinaison d'un bain SC1 (NH4OH, H2O2r H2O) adapté au retrait des particules et des hydrocarbures et d'un bain SC2 (HCI, H2O2, H2O) adapté au retrait des contaminants métalliques), un nettoyage type "CARO" ou "Piranhaclean" (H2SO4:H2O2), ou encore un nettoyage avec une solution ozone/eau (03/H2O).
Afin d'accroître encore l'énergie de collage, la surface 120a du substrat 120 peut être activée par un traitement plasma (étape S3). La surface 120a est de préférence exposée à un plasma à base d'oxygène dont la densité de puissance moyenne n'excède pas 1 W/cm2. Les autres conditions du traitement par plasma peuvent correspondre à celles décrites précédemment.
La surface alla de la couche de silicium 111 du substrat initial 110 peut être recouverte d'une couche d'oxyde thermique 114, formée par exemple par oxydation de la surface du substrat (figure 3C, étape S4). La surface alla du substrat initial 110, recouverte ou non d'une couche d'oxyde, peut également être activée par traitement plasma (étape S5). S'agissant d'une surface en silicium, celle-ci peut être exposée à un plasma standard, c'est-à-dire à un plasma à base d'oxygène, d'azote, d'argon ou autres, et dont la densité de puissance n'est pas limitée à 1 W/cm2. L'activation d'une surface de collage en silicium est bien connue de l'homme du métier et ne sera pas décrite ici plus en détail par souci de simplification. Un ou plusieurs nettoyages postérieurs à l'exposition plasma peuvent être mis en oeuvre, notamment pour retirer les contaminants introduits lors de l'exposition, tels qu'un rinçage à l'eau et/ou un nettoyage SC1 (NH4OH, H202, H20), suivis éventuellement de séchage par centrifugation. Toutefois, ces nettoyages peuvent être remplacés par un brossage permettant d'éliminer une partie importante de ces contaminants. Une fois préparées, les surfaces l l ia et 120a sont mises en contact intime et une pression est appliquée sur l'un des deux substrats afin d'initier la propagation d'une onde de collage entre les surfaces en contact (étape S6, figure 3D). Le collage est ensuite renforcé en réalisant un recuit de stabilisation ou de renforcement de collage (étape S7). Comme indiqué précédemment, en raison de la différence de coefficients de dilatation entre le saphir et le silicium, le recuit de stabilisation est réalisé à une température inférieure à 300°C. Le recuit de stabilisation peut être, par exemple, réalisé à une température de 180°C sur une durée de 2 heures. La réalisation de l'hétérostructure se poursuit par l'amincissement du substrat initial 110 de manière à former une couche transférée 115 correspondant à une portion de la couche de silicium 111 (étape S8, figure 3E). L'amincissement est réalisé d'abord par meulage d'une portion majoritaire du support 113 puis est poursuivi par une gravure chimique au moyen, par exemple, d'une solution TMAH (Tetramethylammonium hydroxide).
On procède, dans une étape optionnelle, au détourage de la structure afin de retirer les chanfreins ou tombées de bord (en anglais "edge roll off") présents en périphérie des substrats (étape S9, figure 3F). On obtient ainsi, tel que représentée sur la figure 3F, une hétérostructure 200 comprenant le substrat support en saphir 120 et la couche transférée 115, avec interposition de la couche d'oxyde enterrée 114. La figure 5A montre une hétérostructure de type SOS obtenu à partir d'un substrat initial SOI collé sur un substrat support en saphir. Avant collage, la surface de collage du substrat de saphir a été préparée par nettoyage RCA et brossage. Après collage, la structure a été soumise à un recuit de stabilisation à 200°C pendant 2 heures et amincie par meulage et gravure chimique au TMAH. La figure 5B montre également une hétérostructure de type SOS dont la réalisation diffère de celle de la figure 5B en ce qu'avant le nettoyage RCA et le brossage, la surface de collage du substrat de saphir a été en outre préparée par: - un étuvage à 200°C pendant 2 heures, - un nettoyage RCA (O3/H2O, SC1 (NH4OH, H2O2, H2O), et SC2 (HCI, H2O2, H2O)), et - une activation plasma à base d'oxygène avec une densité moyenne de puissance n'excédant pas 1 W/cm2. Sur la figure 5B, on constate que pratiquement aucun défaut n'est visible au niveau de la couche de silicium transférée tandis que sur la figure 5A, de nombreux défauts sont présents au niveau de l'interface de collage ainsi que dans la couche de silicium transférée. Ces figures démontrent ainsi l'effet combiné de l'étuvage et de l'activation de surface par traitement plasma sur la réduction des défauts présents après collage et recuit de stabilisation. Comme expliqué précédemment, l'étape d'étuvage selon l'invention permet d'augmenter l'énergie de collage dans une structure de type SOS. Cette énergie de collage peut encore être augmentée en réalisant une activation de la surface de collage du substrat en saphir par traitement plasma comme décrit ci-avant. En effet tel qu'illustré sur la figure 1, on remarque que l'énergie de collage est encore plus importante lorsque la surface du substrat en saphir est exposée, après étuvage, nettoyage RCA, et brossage, à un plasma (colonne D) que sans ce traitement plasma (colonne C). L'invention peut être également appliquée à d'autres techniques de transfert de couche que celle décrite, par exemple par application de la 5 technologie Smart Cut.

Claims (10)

  1. REVENDICATIONS1. Procédé de réalisation d'une hétérostructure (200) comprenant au moins un premier substrat en saphir (120) et un deuxième substrat (110) en un matériau ayant un coefficient de dilatation thermique différent du premier substrat, le procédé comprenant une étape de collage par adhésion moléculaire du deuxième substrat (110) sur le premier substrat en saphir (120), caractérisé en ce que ledit procédé comprend, avant le collage des deux substrats, une étape d'étuvage du premier substrat (120) réalisé à une température comprise entre 100°C et 500°C.
  2. 2. Procédé selon la revendication 1, caractérisé en ce que l'étuvage est réalisé sous atmosphère d'air ou de gaz neutre.
  3. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce qu'il comprend, après l'étape d'étuvage, une étape de nettoyage chimique humide. 20
  4. 4. Procédé selon la revendication 1 ou 2, caractérisé en ce qu'il comprend, avant le collage des deux substrats, une étape d'activation de la surface de collage (120a) du premier substrat en saphir (120) par traitement plasma, la densité moyenne de puissance du plasma utilisée étant inférieure ou égale à 1W/cm2. 25
  5. 5. Procédé selon la revendication 4, caractérisé en ce que la surface de collage (120a) du premier substrat en saphir (120) est exposée à un plasma à base d'oxygène. 30
  6. 6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce qu'il comprend, avant le collage des deux substrats, la formation d'une couche d'oxyde (114) sur la surface de collage (111a) du deuxième substrat (110).15
  7. 7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il comprend, avant le collage des deux substrats, une étape d'activation de la surface de collage (111a) du deuxième substrat (110) par traitement plasma.
  8. 8. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce qu'il comprend, après le collage des deux substrats, une étape de recuit de stabilisation de collage réalisée à une température inférieure à 300°C.
  9. 9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le deuxième substrat est constitué d'une couche de silicium. 15
  10. 10. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le deuxième substrat (110) est constitué d'une structure SOI. 10
FR0857854A 2008-11-19 2008-11-19 Preparation de surface d'un substrat saphir pour la realisation d'heterostructures Expired - Fee Related FR2938702B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR0857854A FR2938702B1 (fr) 2008-11-19 2008-11-19 Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
CN2009801460442A CN102217037A (zh) 2008-11-19 2009-11-16 制备用于制造异质结构体的蓝宝石衬底的表面
KR1020117010800A KR20110086038A (ko) 2008-11-19 2009-11-16 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비
JP2011536838A JP2012509581A (ja) 2008-11-19 2009-11-16 ヘテロ構造を作製するためのサファイア基板の表面の前処理
PCT/EP2009/065202 WO2010057842A1 (fr) 2008-11-19 2009-11-16 Préparation d'une surface d'un substrat en saphir pour la fabrication d'hétérostructures
EP09749151A EP2359391A1 (fr) 2008-11-19 2009-11-16 Préparation d'une surface d'un substrat en saphir pour la fabrication d'hétérostructures
US13/130,239 US20120015497A1 (en) 2008-11-19 2009-11-16 Preparing a Surface of a Sapphire Substrate for Fabricating Heterostructures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0857854A FR2938702B1 (fr) 2008-11-19 2008-11-19 Preparation de surface d'un substrat saphir pour la realisation d'heterostructures

Publications (2)

Publication Number Publication Date
FR2938702A1 true FR2938702A1 (fr) 2010-05-21
FR2938702B1 FR2938702B1 (fr) 2011-03-04

Family

ID=40796247

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0857854A Expired - Fee Related FR2938702B1 (fr) 2008-11-19 2008-11-19 Preparation de surface d'un substrat saphir pour la realisation d'heterostructures

Country Status (7)

Country Link
US (1) US20120015497A1 (fr)
EP (1) EP2359391A1 (fr)
JP (1) JP2012509581A (fr)
KR (1) KR20110086038A (fr)
CN (1) CN102217037A (fr)
FR (1) FR2938702B1 (fr)
WO (1) WO2010057842A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3034252A1 (fr) * 2015-03-24 2016-09-30 Soitec Silicon On Insulator

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG192180A1 (en) 2011-04-08 2013-08-30 Ev Group E Thallner Gmbh Method for permanent bonding of wafer
FR2977260B1 (fr) 2011-06-30 2013-07-19 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
US8778737B2 (en) 2011-10-31 2014-07-15 International Business Machines Corporation Flattened substrate surface for substrate bonding
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
WO2014015899A1 (fr) * 2012-07-24 2014-01-30 Ev Group E. Thallner Gmbh Procédé et dispositif de connexion permanente des tranches de semi-conducteurs
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
US9608433B2 (en) * 2013-03-14 2017-03-28 Hubbell Incorporated GFCI test monitor circuit
WO2014178356A1 (fr) * 2013-05-01 2014-11-06 信越化学工業株式会社 Procédé de production de substrat hybride et substrat hybride
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components
EP3417477B1 (fr) * 2016-02-16 2020-01-29 EV Group E. Thallner GmbH Procédé de collage de substrats
FR3068508B1 (fr) 2017-06-30 2019-07-26 Soitec Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents
CN108493321A (zh) * 2018-03-26 2018-09-04 华灿光电（浙江）有限公司 一种发光二极管芯片及其制备方法
CN111041423B (zh) * 2019-12-10 2021-11-19 太原理工大学 蓝宝石表面结构与成分梯度层设计改善其焊接性能的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5441591A (en) * 1993-06-07 1995-08-15 The United States Of America As Represented By The Secretary Of The Navy Silicon to sapphire bond
US5506433A (en) * 1992-02-19 1996-04-09 Fujitsu Limited Composite semiconductor substrate having a single crystal substrate and a single crystal layer formed thereon
US20030089950A1 (en) * 2001-11-15 2003-05-15 Kuech Thomas F. Bonding of silicon and silicon-germanium to insulating substrates
US20040241958A1 (en) * 2003-06-02 2004-12-02 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849627A (en) * 1990-02-07 1998-12-15 Harris Corporation Bonded wafer processing with oxidative bonding
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JP3250721B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法
AU9296098A (en) * 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
US6423613B1 (en) * 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
US6281146B1 (en) * 1999-09-15 2001-08-28 Taiwan Semiconductor Manufacturing Company Plasma enhanced chemical vapor deposition (PECVD) method for forming microelectronic layer with enhanced film thickness uniformity
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US6930041B2 (en) * 2000-12-07 2005-08-16 Micron Technology, Inc. Photo-assisted method for semiconductor fabrication
US6576564B2 (en) * 2000-12-07 2003-06-10 Micron Technology, Inc. Photo-assisted remote plasma apparatus and method
SE521938C2 (sv) * 2001-12-27 2003-12-23 Cerbio Tech Ab Keramiskt material, förfarande för framställning av keramiskt material och benimplantat, tandfyllnadsimplantat och biocement innefattande det keramiska materialet
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
DE10326578B4 (de) * 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
FR2884966B1 (fr) * 2005-04-22 2007-08-17 Soitec Silicon On Insulator Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506433A (en) * 1992-02-19 1996-04-09 Fujitsu Limited Composite semiconductor substrate having a single crystal substrate and a single crystal layer formed thereon
US5441591A (en) * 1993-06-07 1995-08-15 The United States Of America As Represented By The Secretary Of The Navy Silicon to sapphire bond
US20030089950A1 (en) * 2001-11-15 2003-05-15 Kuech Thomas F. Bonding of silicon and silicon-germanium to insulating substrates
US20040241958A1 (en) * 2003-06-02 2004-12-02 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3034252A1 (fr) * 2015-03-24 2016-09-30 Soitec Silicon On Insulator
US9812371B2 (en) 2015-03-24 2017-11-07 Soitec Methods for reducing metal contamination on a surface of a sapphire substrate by plasma treatment

Also Published As

Publication number Publication date
KR20110086038A (ko) 2011-07-27
US20120015497A1 (en) 2012-01-19
WO2010057842A1 (fr) 2010-05-27
EP2359391A1 (fr) 2011-08-24
CN102217037A (zh) 2011-10-12
JP2012509581A (ja) 2012-04-19
FR2938702B1 (fr) 2011-03-04

Similar Documents

Publication Publication Date Title
FR2938702A1 (fr) Preparation de surface d&#39;un substrat saphir pour la realisation d&#39;heterostructures
FR2938975A1 (fr) Procede de realisation d&#39;une heterostructure de type silicium sur saphir
FR2954585A1 (fr) Procede de realisation d&#39;une heterostructure avec minimisation de contrainte
FR2938202A1 (fr) Traitement de surface pour adhesion moleculaire
EP1378004B1 (fr) Procede de realisation d&#39;un substrat demontable a tenue mecanique controlee
EP2004768B1 (fr) Procede d&#39;assemblage de substrats avec traitements thermiques a basses temperatures
EP1902463B1 (fr) Procede de diminution de la rugosite d&#39;une couche epaisse d&#39;isolant
FR2917232A1 (fr) Procede de fabrication d&#39;une structure pour epitaxie sans zone d&#39;exclusion.
FR2880184A1 (fr) Procede de detourage d&#39;une structure obtenue par assemblage de deux plaques
EP1879220A2 (fr) Procédé de collage hydrophobe direct de deux substrats utilisés en électronique, optique ou opto-électronique.
EP1733423A1 (fr) TRAITEMENT THERMIQUE D&amp;rsquo;AMELIORATION DE LA QUALITE D&amp;rsquo;UNE COUCHE MINCE PRELEVEE
FR2892228A1 (fr) Procede de recyclage d&#39;une plaquette donneuse epitaxiee
EP0986826A1 (fr) Procede de traitement thermique de substrats semi-conducteurs
EP1631983A1 (fr) Procede d&#39;obtention concomitante d&#39;une paire de substrats recouverts d&#39;une couche utile
EP2302671A1 (fr) Procédé de collage et de transfert d&#39;une couche
FR2938119A1 (fr) Procede de detachement de couches semi-conductrices a basse temperature
FR2926674A1 (fr) Procede de fabrication d&#39;une structure composite avec couche d&#39;oxyde de collage stable
EP1777735A2 (fr) Procédé de récyclage d&#39;une plaquette donneuse épitaxiée
FR2913528A1 (fr) Procede de fabrication d&#39;un substrat comportant une couche d&#39;oxyde enterree pour la realisation de composants electroniques ou analogues.
EP3295473B1 (fr) Procede de collage direct de substrats avec amincissement des bords d&#39;au moins un des deux substrats
FR2858461A1 (fr) Realisation d&#39;une structure comprenant une couche protegeant contre des traitements chimiques
FR2939151A1 (fr) Lingots formes d&#39;au moins deux lingots elementaires, un procede de fabrication et une plaquette qui en est issue
FR2866982A1 (fr) Procede de fabrication de composants electroniques
FR2849714A1 (fr) Recyclage par des moyens mecaniques d&#39;une plaquette comprenant une structure multicouches apres prelevement d&#39;une couche mince
FR2915624A1 (fr) Procedes de collage et de fabrication d&#39;un substrat du type a couche enterree tres fine.

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120907

ST Notification of lapse

Effective date: 20140731