FR2916573A1 - PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs - Google Patents

PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs Download PDF

Info

Publication number
FR2916573A1
FR2916573A1 FR0755157A FR0755157A FR2916573A1 FR 2916573 A1 FR2916573 A1 FR 2916573A1 FR 0755157 A FR0755157 A FR 0755157A FR 0755157 A FR0755157 A FR 0755157A FR 2916573 A1 FR2916573 A1 FR 2916573A1
Authority
FR
France
Prior art keywords
layer
silicon
germanium
gaas
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0755157A
Other languages
English (en)
Inventor
Jean Francois Damlencourt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0755157A priority Critical patent/FR2916573A1/fr
Publication of FR2916573A1 publication Critical patent/FR2916573A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un substrat SOI associant au moins une zone à base de silicium et au moins une zone en matériau à base de GaAs dans la couche mince du substrat SOI, le procédé étant caractérisé en ce qu'il comprend les étapes suivantes :- fourniture d'un substrat SOI comprenant un support présentant une face en matériau diélectrique supportant une couche mince de silicium, la couche mince de silicium étant d'orientation parallèle au plan (100) ou (110) ou (111) ou étant désorientée d'un angle compris entre 2 degres et 10 degres- préservation d'au moins une zone de la couche mince de silicium,- épitaxie, à partir de la couche mince de silicium non préservée, d'une couche de Si1-xGex,- oxydation à haute température, selon la technique d'enrichissement en germanium, jusqu'à obtenir une couche de germanium reposant sur la face en matériau diélectrique du support, la couche de germanium étant alors recouverte d'une couche d'oxyde de silicium,- élimination de la couche d'oxyde de silicium, révélant ainsi la couche de germanium,- croissance de matériau à base de GaAs à partir du germanium révélé à l'étape précédente.

Description

PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE
SILICIUM ET DES ZONES A BASE DE GaAs
DESCRIPTION DOMAINE TECHNIQUE L'invention se rapporte à un procédé de fabrication d'un substrat SOI associant des zones à base de silicium et des zones à base de GaAs. Par l'expression à base de GaAs , on entend aussi bien le matériau GaAs que les composés ternaires et quaternaires associées au GaAs comme par exemple InGaAs, InGaAsP, InGaAsAl, etc... ÉTAT DE LA TECHNIQUE ANTÉRIEURE Actuellement, la microélectronique sur silicium (CMOS) et la technologie des matériaux semiconducteurs III-V à base de GaAs (matériau très utilisé pour les applications optroniques) suivent des voies de réalisation technologiques distinctes. En effet, les dispositifs combinant des composants CMOS et des composants en GaAs sont obtenus généralement par des techniques d'hybridation telles que le report de composants en GaAs achevés sur des circuits CMOS achevés et leurs connexions électriques (par exemple par des fils conducteurs ou par des techniques de bosses ou bumps en anglais). L'une des raisons à cela est que les substrats utilisés pour réaliser des circuits CMOS ne sont pas les mêmes que ceux utilisés pour faire croître des matériaux GaAs. Les circuits CMOS sont réalisés sur des substrats de silicium massif ou sur des substrats SOI (silicium-sur-isolant) tandis que les matériaux GaAs sont obtenus par croissance sur des substrats en germanium ou sur des substrats en GeOI (germanium-sur-isolant) désorientés idéalement de 6 par rapport aux plans (001) ou encore sur des substrats massifs de GaAs. Ces voies de réalisation technologiques rendent, à l'heure actuelle, impossible la fabrication de circuits CMOS et la croissance de GaAs sur un même substrat.
La technique de report/connexion de composants GaAs sur un circuit CMOS présente plusieurs inconvénients. Cette technique est coûteuse, surtout si plusieurs composants à base de GaAs doivent être reportés sur un circuit CMOS. Il existe aussi une barrière technologique à la miniaturisation des objets. En effet, le report d'un composant GaAs sur un circuit CMOS se fait aujourd'hui avec une précision d'au mieux 1 }gym, ce qui nécessite de prévoir des règles de dessin très relâchées, d'où beaucoup de pertes de place et un handicap à la miniaturisation. En outre, cette technique est difficile à mettre en oeuvre car elle demande plus d'efforts à faire (en termes de design, de technologie,...) pour réduire les pertes de couplage d'un composant par rapport à un autre et cela bien souvent au détriment de la performance des composants. Une intégration monolithique sur un même substrat, c'est-à-dire un substrat comportant à la fois des zones Si ou SOI, pour réaliser des circuits CMOS, et des zones Ge ou GeOI désorienté (idéalement de 6 par rapport aux plans (001)), pour réaliser la croissance de GaAs, peut permettre de résoudre certains des inconvénients mentionnés ci-dessus. Le document WO 2004/010496 Al divulgue un procédé de réalisation d'un substrat présentant une zone en GaAs coexistant avec une zone en silicium. La fabrication d'un tel substrat débute par le collage d'une couche de germanium sur un substrat de silicium recouvert d'une couche d'oxyde de silicium. Par élimination partielle de la couche de germanium suivie d'étapes de croissance, ou obtient une zone de silicium adjacente à une zone de GaAs épitaxiée sur du germanium. Ce procédé présente plusieurs inconvénients. Le substrat de départ est un substrat GeOI, donc un substrat rare et cher. Le germanium servant à la croissance de GaAs est non désorienté, ce qui peut provoquer des problèmes de domaines d'antiphase lors de la croissance de GaAs. Les dispositifs en silicium sont réalisés sur du silicium massif. On ne peut donc pas bénéficier des avantages électrostatiques du SOI (réduction des effets de canaux courts, réduction des capacités de jonction, gains en radiofréquence,...). De manière générale, ce procédé ne permet pas une cointégration SOI-GeOI-GaAsOI. Le brevet US 6 171 936 B1 divulgue un procédé de fabrication d'une structure présentant des zones en GaAs coexistant avec des zones en silicium à partir duquel on forme des zones en SiGe via des couches tampon en SiGe graduel. Les composants CMOS sont réalisés sur le silicium massif et des couches de GaAs sont épitaxiées sur du germanium terminant les zones en SiGe et à partir de surfaces de germanium non- désorientées. Ce procédé présente plusieurs inconvénients. Les dispositifs en silicium sont réalisés sur du silicium massif, ce qui présente les mêmes inconvénients que pour le procédé du document WO 2004/010 496 Al. La réalisation de la couche de GaAs se fait via la croissance de couches tampon de SiGe graduel qui présentent une épaisseur importante (plusieurs }gym), ce qui revient cher et engendre une contrainte mécanique pouvant être gênante. En effet, une plaque déformée est difficile à traiter. Enfin, le GaAs n'est pas sur isolant , ce qui entraîne les mêmes remarques que pour les dispositifs en silicium. EXPOSÉ DE L'INVENTION L'invention permet de remédier aux inconvénients de l'art antérieur. Il est proposé un procédé de fabrication d'un substrat SOI associant au moins une zone à base de silicium et au moins une zone en matériau à base de GaAs dans la couche mince du substrat SOI, le procédé étant caractérisé en ce qu'il comprend les étapes suivantes . - fourniture d'un substrat SOI comprenant un support présentant une face en matériau diélectrique supportant une couche mince de silicium, la couche mince de silicium étant d'orientation parallèle au plan (100) ou (110) ou (111) ou étant désorientée d'un angle compris entre 2 et 10 - préservation d'au moins une zone de la couche mince de silicium, - épitaxie, à partir de la couche mince de silicium non préservée, d'une couche de Si1_XGex, -oxydation à haute température, selon la technique d'enrichissement en germanium, jusqu'à obtenir une couche de germanium reposant sur la face en matériau diélectrique du support, la couche de germanium étant alors recouverte d'une couche d'oxyde de silicium, - élimination de la couche d'oxyde de silicium, révélant ainsi la couche de germanium, - croissance de matériau à base de GaAs à partir du germanium révélé à l'étape précédente. De préférence, la couche de silicium présente une face en silicium désorienté d'un angle compris entre 4 et 8 . De préférence encore, la couche de silicium présente une face en silicium désorienté d'un angle de 6 . Le matériau diélectrique du support peut être choisi parmi SiO2, Si3N4 et Al2O3.
L'étape de préservation d'au moins une zone de la couche mince de silicium peut consister à déposer une couche de protection sur ladite zone de la couche mince de silicium. Le procédé peut comporter en outre la préservation d'au moins une zone de germanium obtenu afin d'y empêcher la croissance de matériau à base de GaAs. Au moins un composant, notamment un composant électronique, peut être réalisé dans ladite zone de silicium avant l'étape de préservation d'au moins une zone de la couche mince de silicium.
Selon un mode de réalisation, après la croissance du matériau à base de GaAs, on réalise d'abord au moins un composant, notamment un composant électronique, dans la zone de silicium, puis au moins un composant, notamment un composant opto-électronique, dans la zone en matériau à base de GaAs. Selon une application particulière, au moins un composant électronique est réalisé dans ladite zone en silicium, au moins un récepteur transformant un signal optique en signal électrique est réalisé dans ladite zone en germanium préservée, au moins un émetteur transformant un signal électrique en signal optique est réalisé dans ladite zone en matériau à base de GaAs, au moins un premier guide optique et un deuxième guide optique sont réalisés à partir d'une zone préservée de la couche mince de silicium, de sorte que le premier guide optique permet de véhiculer un signal optique jusqu'au récepteur qui transmet un signal électrique correspondant à une entrée du composant électronique, et de sorte que le deuxième guide optique permet de véhiculer un signal optique correspondant à un signal électrique émis par une sortie du composant électrique et transitant par l'émetteur.
BRÈVE DESCRIPTION DES DESSINS L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels : - les figures 1A à 1F sont des vues en coupe transversale illustrant le procédé de fabrication selon la présente invention, - la figure 2 est une vue de dessus 5 montrant un exemple de circuits CMOS reliés par des interconnexions optiques. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS L'invention permet de réaliser sur un même 10 substrat à la fois des zones SOI appropriées à la réalisation de N-CMOS (on choisira l'orientation de la couche de silicium de cette zone en fonction de l'application, par exemple du silicium (100) pour les applications CMOS) et des zones de GeOI (dont la couche 15 de Ge est désorientée ou non désorientée par rapport au plan (100)) appropriées à la croissance de GaAs. Le GaAs est avantageusement utilisé pour ses propriétés optiques (laser) ou électriques (transistors HBT, HEMT ou N-MOS) car la mobilité des électrons dans le GaAs 20 est très élevée. Les figures 1A à 1F sont des vues en coupe transversale illustrant le procédé de fabrication selon la présente invention. La figure 1A montre un substrat SOI 1 25 approprié pour la mise en oeuvre de la présente invention. Le substrat 1 comprend un support 2 en silicium d'orientation (100), (110) ou (111). Le support 2 supporte une couche de matériau diélectrique 3 et une couche mince de silicium 4. La couche de 30 matériau diélectrique 3 peut être du SiO2, du Si3N4 ou de l'Al203. De préférence, cette couche est en oxyde thermique. La couche mince 4 est en silicium d'orientation parallèle au plan (100), (110) ou (111) ou désorientée d'un angle compris entre 2 et 10 , typiquement entre 4 et 8 et idéalement 6 .
La suite du procédé va permettre d'obtenir, dans cet exemple de réalisation, un substrat présentant, au niveau de la couche active, une zone de silicium et une zone de GaAs. Pour cela, on conserve et on protège le silicium de la couche mince à l'endroit désiré pour la zone de silicium et on substitue le silicium de la couche mince à l'endroit désiré pour la zone de GaAs. La figure 1B montre une couche formant masque de protection 9 formée sur la couche mince 4. Le masque de protection 9 peut être en nitrure de silicium. Un tel masque de protection permet de préserver des zones de la couche mince de silicium où il est prévu de réaliser un ou plusieurs N-MOS. Aux endroits non masqués, il peut être prévu d'obtenir la croissance de GaAs et/ou de réaliser un ou plusieurs P- MOS. Ensuite, on fait croître par épitaxie une couche de SiGe (ou de Si1_XGex) 5 sur la zone de la couche mince de silicium 4 non préservée par le masque de protection 9. C'est ce que montre la figure 1C. On procède ensuite à une étape d'enrichissement en germanium. Cette étape repose d'une part sur la miscibilité totale du germanium et du silicium (qui ont la même structure cristalline), d'autre part sur la différence d'affinité chimique entre le germanium et le silicium vis-à-vis de l'oxygène. On peut se référer à ce sujet à l'article A Novel Fabrication Technique of Ultrathin and Relaxed SiGe Buffer Layers with High Ge Fraction for Sub-100 nm Strained Silicon-on-Insulator MOSFETs de T. TEZUKA et al., Jpn. J. Appl. Phys. Vol. 40 (2001), 2866-2874. Une oxydation haute température, à une température comprise entre 900 C et 1200 C, par exemple 1050 C, de la couche de SiGe 5 est réalisée. L'oxydation est menée de façon à consommer le silicium de la couche de SiGe 5 et celui de la partie de la couche mince 4 sous-jacente à la couche 5, pour former de l'oxyde de silicium. Le germanium n'étant pas soluble dans SiO2, il est confiné au contact de la couche de matériau diélectrique 3. A l'issue de cette étape d'oxydation, on obtient la structure représentée à la figure 1D où la référence 6 désigne la couche de germanium obtenue, la référence 7 désigne la couche d'oxyde de silicium résultant de l'oxydation et la référence 4' désigne la partie subsistante de la couche mince de silicium. Si le silicium de la couche mince 4 est désorienté d'un angle de 6 , la couche de germanium sur isolant obtenue est aussi désorientée d'un angle de 6 . Ensuite, le masque de protection 9 et la couche d'oxyde de silicium 7 sont éliminés. Cette élimination peut se faire par voie humide. On peut utiliser H3PO4 pour éliminer la couche de protection 9 si celle-ci est en SiN et HF pour éliminer la couche de SiO2 7. Ces gravures sont sélectives l'une par rapport à l'autre et l'ordre de gravure est peu important. Malgré tout, on peut préférer éliminer d'abord SiN puis la couche d'oxyde 7. On obtient la structure représentée à la figure 1E et qui présente une partie 4' en silicium juxtaposée à une couche 6 de germanium. Ensuite, comme le montre la figure 1F, on fait croître une couche de GaAs 8 sur la couche de germanium 6. Le germanium et le GaAs ayant des paramètres de maille concordants, un angle de désorientation de 6 de la couche de germanium permet d'éviter les problèmes liés aux domaines d'antiphase lors de la croissance. La zone de silicium permettra la réalisation de composants selon la technologie CMOS. Chronologiquement, en fonctions des budgets thermiques que peuvent subir chaque type de composant, on peut par exemple réaliser : - d'abord des MOSFET sur le substrat SOI (dans la future zone de silicium) de la figure 1A, puis la formation de germanium et de GaAs et enfin les composants sur la zone de GaAs ; ou - d'abord la formation de germanium et de GaAs, ensuite les MOSFET sur la zone du silicium et enfin les composants sur la zone de GaAs. L'invention n'est pas limitée à la croissance du matériau GaAs. Elle s'applique également aux composés ternaires et quaternaires associés aux GaAs, comme par exempel InGaAs, InGaAsP, InGaAsAl, etc... Grâce à l'invention, il est possible d'obtenir sur un même substrat des zones SOI, des zones GeOI (en protégeant une zone de germanium avant la croissance de GaAs sur une autre zone de germanium) et des zones GaAs sur GeOI. Cette approche est intéressante pour réaliser des circuits avec interconnexions optiques intra-puces du type : - CMOS et guides optiques sur SOI, - émetteurs de lumière (par transformation d'un signal électrique en un signal lumineux) sur GaAs, - détecteurs de lumière (par transformation d'un signal lumineux en un signal électrique) sur GeOI. La figure 2 est une vue de dessus illustrant cette possibilité. Cette vue montre deux circuits CMOS 11 et 12 réalisés sur SOI, deux émetteurs de lumière réalisés sur GeOI 13 et 15, deux détecteurs de lumière réalisés sur GaAs 14 et 16 et deux guides optiques 17 et 18 réalisés en utilisant Si comme coeur de guide et SiO2 comme couches de confinement.
Ainsi des flux d'information peuvent circuler dans les deux sens entre les circuits CMOS 11 et 12. Un signal électrique émis par le circuit CMOS 12 est transformé en signal lumineux par l'émetteur de lumière 13. Ce signal lumineux est véhiculé par le guide optique 17 jusqu'au détecteur 14 qui fournit un signal électrique au circuit CMOS 11. Un signal électrique émis par le circuit CMOS 11 est transformé en signal lumineux par l'émetteur de lumière 15. Ce signal lumineux est véhiculé par le guide optique 18 jusqu'au détecteur 16 qui fournit un signal électrique au circuit CMOS 12. Cette approche peut être mise en oeuvre en jouant à la fois sur les épaisseurs d'oxyde (par contrôle de gravure et/ou de dépôt) et sur l'épaisseur de couches épitaxiées. Par exemple, il est possible de graver l'oxyde enterré et de contrôler l'épaisseur de Ge, pour pouvoir réaliser un émetteur ou un détecteur dans la couche de GaAs qui soit aligné avec des composants actifs ou passifs situés dans la couche de Si, afin de minimiser les pertes de couplage.

Claims (9)

REVENDICATIONS
1. Procédé de fabrication d'un substrat SOI associant au moins une zone à base de silicium (4') et au moins une zone en matériau à base de GaAs (8) dans la couche mince du substrat SOI (1), le procédé étant caractérisé en ce qu'il comprend les étapes suivantes : - fourniture d'un substrat SOI (1) comprenant un support présentant une face en matériau diélectrique supportant une couche mince de silicium (4), la couche mince de silicium (4) étant d'orientation parallèle au plan (100) ou (110) ou (111) ou étant désorientée d'un angle compris entre 2 et 10 , - préservation d'au moins une zone (4') de la couche mince de silicium (4), - épitaxie, à partir de la couche mince de silicium non préservée, d'une couche de Si1_XGex (5), -oxydation à haute température, selon la technique d'enrichissement en germanium, jusqu'à obtenir une couche de germanium (6) reposant sur la face en matériau diélectrique du support, la couche de germanium (6) étant alors recouverte d'une couche d'oxyde de silicium (8), - élimination de la couche d'oxyde de silicium, révélant ainsi la couche de germanium, -croissance de matériau à base de GaAs (8) à partir du germanium (7) révélé à l'étape précédente.
2. Procédé selon la revendication 1, dans lequel la couche mince de silicium (4) présente uneface en silicium désorienté d'un angle compris entre 4 et 8 .
3. Procédé selon la revendication 2, dans lequel la couche mince de silicium (4) présente une face en silicium désorienté d'un angle de 6 .
4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel le matériau diélectrique du support est en matériau choisi parmi SiO2, Si3N4 et Al2O3.
5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel l'étape de préservation d'au moins une zone de la couche mince de silicium (4') consiste à déposer une couche de protection (9) sur ladite zone de la couche mince de silicium.
6. Procédé selon l'une quelconque des revendications 1 à 5, comportant en outre la préservation d'au moins une zone de germanium obtenu afin d'y empêcher la croissance de matériau à base de GaAs.
7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel au moins un composant est réalisé dans ladite zone de silicium avant l'étape de préservation d'au moins une zone de la couche mince de silicium.
8. Procédé selon l'une quelconque des revendications 1 à 6, dns lequel, après la croissance du matériau à base de GaAs, on réalise d'abord au moins un composant dans la zone de silicium, puis au moins un composant dans la zone en matériau à base de GaAs.
9. Procédé selon la revendication 6, dans lequel au moins un composant électronique (11, 12) est réalisé dans ladite zone en silicium, au moins un récepteur (14, 16) transformant un signal optique en signal électrique est réalisé dans ladite zone en germanium préservée, au moins un émetteur (13, 15) transformant un signal électrique en signal optique est réalisé dans ladite zone en matériau à base de GaAs, au moins un premier guide optique (17) et un deuxième guide optique (18) sont réalisés à partir d'une zone préservée de la couche mince de silicium, de sorte que le premier guide optique (17) permet de véhiculer un signal optique jusqu'au récepteur (14, 16) qui transmet un signal électrique correspondant à une entrée du composant électronique (11, 12), et de sorte que le deuxième guide optique (18) permet de véhiculer un signal optique correspondant à un signal électrique émis par une sortie du composant électrique (11, 12) et transitant par l'émetteur (13, 15).
FR0755157A 2007-05-21 2007-05-21 PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs Pending FR2916573A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0755157A FR2916573A1 (fr) 2007-05-21 2007-05-21 PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0755157A FR2916573A1 (fr) 2007-05-21 2007-05-21 PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs

Publications (1)

Publication Number Publication Date
FR2916573A1 true FR2916573A1 (fr) 2008-11-28

Family

ID=38871172

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0755157A Pending FR2916573A1 (fr) 2007-05-21 2007-05-21 PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs

Country Status (1)

Country Link
FR (1) FR2916573A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015244A2 (fr) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Procede de production d'articles semiconducteurs par croissance epitaxiale graduelle
WO2006090201A2 (fr) * 2005-02-24 2006-08-31 S.O.I.Tec Silicon On Insulator Technologies Oxydation thermique d'une couche de sige et applications correspondantes
WO2006103491A1 (fr) * 2005-03-29 2006-10-05 S.O.I.Tec Silicon On Insulator Technologies Structure multicouche entierement de type soi hybride

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015244A2 (fr) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Procede de production d'articles semiconducteurs par croissance epitaxiale graduelle
WO2006090201A2 (fr) * 2005-02-24 2006-08-31 S.O.I.Tec Silicon On Insulator Technologies Oxydation thermique d'une couche de sige et applications correspondantes
WO2006103491A1 (fr) * 2005-03-29 2006-10-05 S.O.I.Tec Silicon On Insulator Technologies Structure multicouche entierement de type soi hybride

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TING S M ET AL: "Metal-organic chemical vapor deposition of single domain GaAs on Ge/GexSi1-x/Si and Ge substrates", JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 87, no. 5, 1 March 2000 (2000-03-01), pages 2618 - 2628, XP012049628, ISSN: 0021-8979 *

Similar Documents

Publication Publication Date Title
EP1936669B1 (fr) Procédé de fabrication d'un substrat SOI associant des zones à base de silicium et des zones à base de GaAs
EP1051737B1 (fr) PROCEDE DE REALISATION D'UNE STRUCTURE SiCOI
US9360623B2 (en) Bonding of heterogeneous material grown on silicon to a silicon photonic circuit
EP0996150B1 (fr) Procédé de réalisation de composants passifs et actifs sur un même substrat isolant
EP1938362A1 (fr) Procede de fabrication d'un element en couches minces
FR2845523A1 (fr) Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
EP2015349B1 (fr) Procédé de fabrication d'un substrat semiconducteur-sur-isolant pour la microélectronique et l'optoélectronique
EP0298794A1 (fr) Procédé de fabrication d'une couche d'isolant enterrée dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
EP2296180A1 (fr) Procédé de stabilisation de nanofils en germanium obtenus par condensation
FR2933233A1 (fr) Substrat de haute resistivite bon marche et procede de fabrication associe
FR2798219A1 (fr) Inductance et procede de fabrication
FR2832224A1 (fr) Dispositif electronique monolithique multicouches et procede de realisation d'un tel dispositif
FR2981803A1 (fr) Structure optique integree comportant un isolateur optique
EP3577683B1 (fr) Structure pour application radiofréquence
FR2898215A1 (fr) Procede de fabrication d'un substrat par condensation germanium
FR2898214A1 (fr) MICROSTRUCTURE POUR LA FORMATION D'UN SUBSTRAT EN SILICIUM ET GERMANIUM SUR ISOLANT ET DE TYPE Si1-xGex
FR2907966A1 (fr) Procede de fabrication d'un substrat.
FR2995136A1 (fr) Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
FR3051595A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
FR2911431A1 (fr) Procede de fabrication de structures soi a couche isolante d'epaisseur controlee
FR3064398B1 (fr) Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
FR2916573A1 (fr) PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs
FR3049761A1 (fr) Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel
FR2794893A1 (fr) Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
WO2018007711A1 (fr) Dispositif cascode integre monolithiquement