FR2891399A1 - Substrat pour dispositif a semi-conducteurs composes et dispositif a semi-conducteurs composes utilisant le substrat - Google Patents
Substrat pour dispositif a semi-conducteurs composes et dispositif a semi-conducteurs composes utilisant le substrat Download PDFInfo
- Publication number
- FR2891399A1 FR2891399A1 FR0603933A FR0603933A FR2891399A1 FR 2891399 A1 FR2891399 A1 FR 2891399A1 FR 0603933 A FR0603933 A FR 0603933A FR 0603933 A FR0603933 A FR 0603933A FR 2891399 A1 FR2891399 A1 FR 2891399A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- monocrystalline
- hexagonal
- single crystal
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 111
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 150000001875 compounds Chemical class 0.000 title claims abstract description 75
- 239000013078 crystal Substances 0.000 claims abstract description 126
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 229910010271 silicon carbide Inorganic materials 0.000 description 37
- 239000000969 carrier Substances 0.000 description 27
- 239000007789 gas Substances 0.000 description 25
- 229910002601 GaN Inorganic materials 0.000 description 17
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 238000000927 vapour-phase epitaxy Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000001603 reducing effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- FFBGYFUYJVKRNV-UHFFFAOYSA-N boranylidynephosphane Chemical compound P#B FFBGYFUYJVKRNV-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Substrat pour dispositif à semi-conducteurs composés et dispositif à semi-conducteurs composés (1) utilisant le substrat qui permettent une tension disruptive élevée, une faible perte d'énergie et sont adaptés pour un transistor à grande mobilité d'électrons etc. Une couche tampon monocristalline de 3C-SiC de type n (3), une couche tampon monocristalline de GaxAl1-xN hexagonale (0 <= x < 1) (4), une couche monocristalline de GayAl1-yN hexagonale de type n (0,2 <= y <= 1) (5), et une couche génératrice de porteurs monocristalline de GazAl1-zN hexagonale de type n (0 <= z <= 0,8 et 0,2 <= y - z <= 1) (6) sont superposées dans l'ordre sur un substrat monocristallin de Si de type n (2) ayant une orientation de plan cristallin {111} et une concentration des porteurs de 10<16>-10<21> / cm<3>.
Description
SUBSTRAT POUR DISPOSITIF A SEMI-CONDUCTEURS COMPOSES ET
DISPOSITIF A SEMI-CONDUCTEURS COMPOSES UTILISANT LE
SUBSTRAT
La présente invention concerne un dispositif à semi-conducteurs composés incluant du 3C-SiC (carbure de silicium sous forme de cristal cubique) utilisé pour un dispositif à semi-conducteurs qui permet d'obtenir une fréquence élevée et une haute efficacité, etc., et des couches monocristallines à semi-conducteurs composés, tel qu'un nitrure représenté par SaN (nitrure de gallium sous forme de cristal hexagonal) et A1N (nitrure d'aluminium sous forme de cristal hexagonal), Un semi- conducteur composé fournit une vitesse de transfert électronique qui est considérablement plus rapide que celle du silicium et, par conséquent, il est adapté pour un traitement de signaux à grande vitesse et présente la propriété de fonctionner à basse tension, de réagir à la lumière ou d'émettre une hyperfréquence. A partir de telles propriétés physiques exceptionnelles, un dispositif utilisant le semi-conducteur composé est supposé excéder la plage de propriétés physiques d'un dispositif au silicium à semi-conducteurs qui est actuellement utilisé majoritairement. Cependant, ce type de semi-conducteur composé est coûteux et il existe une demande quant à la réduction du coût. Un exemple connu d'un tel semiconducteur composé permettant d'obtenir un faible coût est un semiconducteur dans lequel une couche tampon monocristalline à semiconducteurs composés et une couche monocristalline à semi-conducteurs composés sont superposées sur un substrat monocristallin de Si, puis une structure de dispositif de transistor à grande mobilité d'électrons (HEMT; High Electron Mobility Transistor) est formée en utilisant du GaN, etc. (par exemple, se reporter au brevet japonais mis à l'inspection publique N 2003-59948).
Néanmoins, un dispositif conventionnel fabriqué en utilisant un tel semiconducteur composé, tel que mentionné ci-dessus, présente un problème en ce que le dispositif conventionnel n'est pas conçu pour supprimer les trous générés au moment du fonctionnement d'un dispositif de transistor HEMT et le dispositif peut être endommagé à une basse tension.
Ceci est dû au fait que de multiples couches de A1N (largeur de bande interdite: 6,2 eV) ayant une largeur de bande interdite plus grande que celle d'un GaN (largeur de bande interdite: 3,4 eV) dans une couche active du dispositif sont superposées et par conséquent la largeur de bande interdite de A1N est si grande que les trous générés dans le GaN ne peuvent pas passer au-dessus de celui-ci et le A1N est si épais que le trou généré dans le GaN ne peut pas passer à travers celui-ci, ainsi le A1N constitue une barrière des trous et les trous générés sont accumulés jusqu'à endommager le dispositif.
En outre, le transistor HEMT utilisant le GaN et formé sur la couche tampon monocristalline à semi-conducteurs composés conventionnelle présente une faible concentration de gaz électronique bidimensionnel qui se produit dans la couche active du dispositif.
Ceci est dû au fait qu'une différence de coefficient de dilatation thermique entre le substrat monocristallin de Si (coefficient de dilatation thermique: 4,2 x 10-6 / K) et la couche tampon monocristalline à semi-conducteurs composés (coefficient de dilatation thermique: 5,3 x 10-6 - 5,6 x 10-6 / K) atteint jusqu'à 18 - 33 % et la contrainte causée par la différence réduit la 35 concentration du gaz électronique bidimensionnel généré.
Il existe un problème en ce qu'une faible concentration du gaz électronique bidimensionnel augmente la résistance électrique lorsque le dispositif est en fonctionnement, entraînant ainsi une perte d'énergie.
La présente invention est conçue afin de résoudre les problèmes techniques mentionnés ci-dessus et a pour objectif de fournir un substrat pour dispositif à semi-conducteurs composés qui permet d'obtenir une tension disruptive élevée, d'entraîner une faible perte d'énergie et qui est utilisé de manière adaptée pour le transistor à grande mobilité d'électrons, etc., ainsi qu'un dispositif à semi-conducteurs composés utilisant le substrat.
Il est fourni un substrat pour dispositif à semi-conducteurs composés selon la présente invention dans lequel au moins une couche de 3C-SiC ayant une épaisseur de 100 nm ou plus et une structure de transistor à grande mobilité d'électrons (HEMT) sont formées sur un substrat monocristallin de Si.
En particulier, il est fourni un substrat pour dispositif à semiconducteurs composés selon un premier mode de réalisation préféré de la présente invention dans lequel une couche tampon monocristalline de 3CSiC de type n ayant une épaisseur de 0,05 - 2 m et une concentration des porteurs de 1016 - 102L / cm3, une couche tampon monocristalline de GaxAll_XN hexagonale ayant une épaisseur de 0,01 - 0,5 m (0 x < 1), une couche monocristalline de GayAll_yN hexagonale de type n (0,2 <_ y 5 1) ayant une épaisseur de 0,5 - 5 m et une concentration des porteurs de 1011 - 1016 / cm3, et une couche génératrice de porteurs monocristalline de Ga,All_ZN hexagonale de type n (0 S z <- 0,8 et 0,2 5 y - z S 1) ayant une épaisseur de 0,01 - 0,1 m et une concentration des porteurs de 1011 - 101' / cm3 sont superposées dans l'ordre sur un substrat monocristallin de Si de type n ayant une orientation de plan cristallin {111} et une concentration des porteurs de 1016 - 1021 / cm3.
Etant constitué comme mentionné ci-dessus, le substrat pour dispositif à semi-conducteurs composés permet d'obtenir une tension disruptive élevée, d'entraîner une faible perte d'énergie et, par conséquent, il peut être utilisé de manière adaptée pour un transistor HEMT pour un dispositif d'alimentation électrique.
En ce qui concerne le substrat pour dispositif à semi-conducteurs composés selon le premier mode de réalisation préféré mentionné ci-dessus, il est préférable qu'une couche tampon monocristalline de c-BP (phosphure de bore cubique) de type n ayant une épaisseur de 0,01 - 1 m et une concentration des porteurs de 1016 - 1021 / cm3 soit insérée et formée entre le substrat monocristallin de Si et la couche tampon monocristalline de 3C-SiC.
Au moyen de cette couche tampon monocristalline de C-BP, il est possible de réduire la dislocation SiC et inadaptée dans la couche tampon monocristalline de 3C-d'améliorer la concentration du gaz électronique bidimensionnel.
En outre, il est fourni un substrat pour dispositif à semi-conducteurs composés selon un deuxième mode de réalisation préféré de 1a présente invention dans lequel une couche tampon monocristalline de 3C-SiC de type p ayant une épaisseur de 0,05 - 2 m et une concentration des porteurs de 1016 1021 / cm3, une couche tampon monocristalline de GaXAll_XN hexagonale (0 5 x < 1) ayant une épaisseur de 0,01 - 0,5 m, une couche monocristalline de GayAll_yN hexagonale de type n (0,2 -< y S 1) ayant une épaisseur de 0,5 - 5 m et une concentration des porteurs de 1011 1016 / cm3, et une couche génératrice de porteurs monocristalline de Gaz,Al1_ZN hexagonale de type n (0 z <_ 0,8 et 0,2 <- y - z 1) ayant une épaisseur de 0,01 - 0,1 m et une concentration des porteurs de 1011 1016 / cm3 sont superposées dans l'ordre sur un substrat monocristallin de Si de type p ayant une orientation de plan cristallin {111} et une concentration des porteurs de 1016 - 1021 / cm3.
Ainsi, en constituant une partie de couche inférieure du substrat pour dispositif à semi-conducteurs composés de manière à être de type p, une largeur de bande interdite progressive est formée entre la couche tampon monocristalline de GaXAll_XN hexagonale et la couche monocristalline de GayAll_yN hexagonale de type n, et les trous générés peuvent être supprimés de manière efficace, de manière à ce que le substrat puisse également être utilisé de manière adaptée pour le transistor HEMT pour le dispositif d'alimentation électrique.
En ce qui concerne le substrat pour dispositif à semi-conducteurs composés selon le deuxième mode de réalisation préféré mentionné ci- dessus, similaire à celui du premier mode de réalisation préféré mentionné ci-dessus, il est préférable qu'une couche tampon monocristalline de c-BP de type p ayant une épaisseur de 0,01 - 1 m et une concentration des porteurs de 1016 - 1021 / cm3 soit insérée et formée entre le substrat monocristallin de Si et la couche tampon monocristalline de 3C-SiC.
En outre, il est fourni un substrat pour dispositif à semi-conducteurs composés selon un troisième mode de réalisation préféré de la présente invention dans lequel une couche tampon monocristalline de 3C-SiC ayant une épaisseur de 0,05 - 2 m et une 2891399 6 concentration des porteurs de 1011 - 1016 / cm3, une couche tampon monocristalline de Ga,Al1_\1 hexagonale (0 5 x < 1) ayant une épaisseur de 0,01 - 0,5 m, une couche monocristalline de GayAll_yN hexagonale de type n (0,2 S y S 1) ayant une épaisseur de 0,5 - 5 m et une concentration des porteurs de 1011 - 1016 / cm3, et une couche génératrice de porteurs monocristalline de GaZAll_ZN hexagonale de type n (0 5 z 0,8 et 0,2 <- y - z <_ 1) ayant une épaisseur de 0,01 - 0,1 m et une concentration des porteurs de 1011 1016 / cm3 sont superposées dans l'ordre sur un substrat monocristallin de Si ayant une orientation de plan cristallin {111} et une concentration des porteurs de 1011 - 1016 / cm3.
Ainsi, en faisant en sorte que la concentration des porteurs d'une partie de couche inférieure du substrat pour dispositif à semi-conducteurs composés soit faible, la résistance électrique parasite du substrat produite lorsque le dispositif fonctionne à fréquence élevée est réduite, de manière à ce que le substrat ayant une telle structure puisse être utilisé de manière adaptée pour un transistor HEMT pour une fréquence élevée.
En ce qui concerne le substrat pour dispositif à semi-conducteurs composés selon le troisième mode de réalisation préféré mentionné ci- dessus, similaire à ceux des premier et deuxième modes de réalisation préférés mentionnés ci-dessus, il est préférable qu'une couche tampon monocristalline de c-BP ayant une épaisseur de 0,01 - 1 m et une concentration des porteurs de 1011 - 1016 / cm3 soit insérée et formée entre le substrat monocristallin de Si et la couche tampon monocristalline de 3C-SiC.
En outre, en ce qui concerne le substrat pour dispositif à semiconducteurs composés mentionné ci- dessus, il est préférable que la couche tampon monocristalline de GaXAll_XN hexagonale scit A1N sous forme de cristal hexagonal (x = 0) et que la couche monocristalline de GayAll_yN hexagonale mentionnée ci-dessus soit GaN sous forme de cristal hexagonal (y = 1).
Au moyen d'une telle structure, il est possible de réduire la dislocation inadaptée, d'améliorer la concentration du gaz électronique bidimensionnel, de réduire la résistance électrique lorsque le dispositif est en fonctionnement, et de diminuer la perte d'énergie.
En outre, en ce qui concerne le substrat pour dispositif à semiconducteurs composés mentionné ci-dessus, il est préférable qu'un gaz électronique bidimensionnel de type n ayant une concentration des porteurs de 1016 - 1021 / cm3 soit généré entre la couche monocristalline de GayAll_yN hexagonale et la couche génératrice de porteurs monocristalline de Ga,All_ZN hexagonale.
En générant un tel gaz électronique bidimensionnel, la résistance électrique lorsque le dispositif est en fonctionnement est réduite, diminuant ainsi la perte d'énergie.
En fonction du procédé de mesure, la concentration du gaz électronique bidimensionnel peut être mesurée en unité bidimensionnelle. Par exemple, la concentration des porteurs de 1016 - 1021 / cm3 équivaut à 1012 - 1014 / cm2 en terme d'unité bidimensionnelle.
En outre, le dispositif à semi-conducteurs composés selon la présente invention est un dispositif à semi-conducteurs composés utilisant le substrat pour dispositif à semi-conducteurs composés mentionné ci-dessus, dans lequel une électrode arrière est formée à l'arrière du substrat monocristallin de Si, et une électrode de surface est formée sur une surface de la couche génératrice de porteurs monocristalline de Ga,Al1_ZN hexagonale ou au niveau d'une partie de formation d'électrode exposée de la couche monocristalline de GayAll_yN hexagonale. L'électrode arrière et l'électrode de surface mentionnées ci-dessus sont chacune formées d'un métal incluant au moins l'un des éléments parmi Al, Ti, In, Au, Ni, Pt, Pd et W, et une ou deux électrodes ohmiques ainsi qu'une électrode de Schottky ou une électrode de commande sont au moins formées.
Comme mentionné ci-dessus, en utilisant le substrat pour dispositif à semi-conducteurs composés mentionné ci-dessus selon la présente invention, et en formant une telle électrode, il est obtenu un dispositif dans lequel la résistance électrique en fonctionnement est faible et la perte d'énergie est réduite jusqu'à environ 1 / 100.
La figure 1 est une vue en coupe montrant schématiquement un dispositif à semi.-conducteurs composés selon l'exemple 1 qui suit.
Ci-après, la présente invention va être décrite en détail.
Un substrat pour dispositif à semi-conducteurs composés selon la présente invention est tel qu'au moins une couche de 3C-SiC ayant une épaisseur de 100 nm ou plus et une structure de transistor HEMT sont formées sur un substrat monocristallin de Si.
En particulier, un substrat pour dispositif à semi-conducteurs composés selon le premier mode de réalisation préféré de la présente invention est tel qu'une couche tampon monocristalline de 3C-SiC de type n ayant une épaisseur de 0,05 - 2 m et une concentration des porteurs de 1016 - 101 / cm3, une couche tampon monocristalline de GaXAl1_XN hexagonale (0 S x < 1) ayant une épaisseur de 0,01 - 0,5 m, une couche monocristalline de GayAll_yN hexagonale de type n (0,2 <_ y 5 1) ayant une épaisseur de 0,5 - 5 m et une concentration des porteurs de 1011 -1016 / cm3, et une couche génératrice de porteurs monocristalline de Ga2Al1_ZN hexagonale de type n (0 z <_ 0,8 et 0,2 5 y - z 1) ayant une épaisseur de 0,01 - 0,1 m et une concentration des porteurs de 1011 -1016 / cm3 sont superposées dans l'ordre sur un substrat monocristallin de Si de type n ayant une orientation de plan cristallin {111} et une concentration des porteurs de 1016 - 1021 / cm3.
Dans le substrat pour dispositif à semi-conducteurs composés ainsi constitué, une largeur de bande interdite de GaN est de 3,4 eV tandis qu'une largeur de bande interdite de 3C-SiC est de 2,2 eV.
Dans la mesure où une largeur de bande interdite de la couche tampon monocristalline de 3C-SiC est plus petite que celle du GaN d'une couche active du dispositif, les trous générés dans le GaN lorsque le dispositif est en fonctionnement passent à travers le 3C-SiC et, par conséquent, ne sont pas accumulés.
En outre, dans la mesure où la couche tampon monocristalline de GaxAll_XN hexagonale a u:Ze épaisseur aussi petite que 0,01 - 0,5 m, les trous mentionnés ci-dessus peuvent également passer à travers la couche tampon monocristalline de GaXA11_xN hexagonale et, par conséquent, ils ne sont pas accumulés. Ainsi, la tension disruptive du dispositif est augme-Itée environ par deux par rapport à la tension disruptive conventionnelle En outre, un coefficient de dilatation thermique de la couche tampon monocristalline de 3C-SiC est de 4,5 x 10-6 / K, et constitue une valeur moyenne entre le substrat monocristallin de Si (coefficient de dilatation thermique: 4,2 x 10-6 / K) et la couche monocristalline de GayAll_yN hexagonale (coefficient de dilatation thermique: 5,3 x 10-6 - 5,6 x 10-6 / K). Une différence des coefficients de dilatation thermique entre le substrat monocristallin de Si et la couche tampon monocristalline de 3CSiC ainsi qu'une différence entre la couche monocristalline de GayAll_yN hexagonale et la couche tampon monocristalline de 3CSiC sont de 7 - 18 % et, par conséquent, peuvent être réduites par rapport aux différences (18 - 33 %) des coefficients de dilatation thermique des couches tampons monocristallines à semi-conducteurs composés conventionnelles.
Ainsi, les contraintes résultant des différences de coefficients de dilatation thermique diminuent. Correspondant à ceci, la concentration du gaz électronique bidimensionnel généré est améliorée, la résistance électrique lorsque le dispositif est en fonctionnement peut être réduite et la perte d'énergie est diminuée jusqu'à environ 1 / 2 par rapport à la perte d'énergie conventionnelle.
Par conséquent, le substrat pour dispositif à semi-conducteurs composés ayant une telle structure, tel que mentionné ci-dessus, peut être utilisé de manière adaptée pour un transistor HEMT pour un dispositif d'alimentation électrique.
En ce qui concerne le substrat monocristallin de Si selon la présente invention, non seulement un substrat qui est fabriqué au moyen de la méthode de CZ (de Czochralski) mais aussi un substrat qui est fabriqué au moyen de la méthode de la zone flottante et un substrat dans lequel une couche monocristalline de Si est mise en croissance de manière épitaxiale sur le substrat monocristallin de Si au moyen d'une épitaxie en phase vapeur (substrat épitaxial de Si) peuvent être utilisés.
De plus, la croissance épitaxiale peut fournir une couche monocristalline (couche épitaxiale) présentant une excellente cristallinité et elle présente un avantage en ce qu'une orientation de plan cristallin du substrat peut être suivie par la couche épitaxiale.
En ce qui concerne le substrat monocristallin de Si mentionné ci-dessus, il est utilisé un substrat qui présente l'orientation de plan cristallin {111}. Ici, par l'orientation de face {111}, nous incluons une petite inclinaison (environ dix et quelques degrés) de l'orientation de plan cristallin {111} ou une orientation de plan cristallin ayant des indices de plan d'ordre élevé, tel que {211}.
En outre, en ce qui concerne le substrat monocristallin de Si mentionné ci-dessus, un substrat ayant une concentration des porteurs de 1016 _ 1021 / cm3 est utilisé.
Lorsque la concentration des porteurs mentionnée ci-dessus est inférieure à 1016 / cm3, le substrat monocristallin de Si a la résistance électrique élevée, de sorte que la perte d'énergie augmente lorsqu'il est alimenté. D'un autre côté, plus la concentration des porteurs est élevée, meilleur est le résultat obtenu, du point de vue de la perte d'énergie. Cependant, il est physiquement difficile pour le substrat monocristallin de Si d'excéder 1021 / cm3.
Il est préférable que la limite minimale de la concentration des porteurs du substrat monocristallin de Si soit de 1017 / cm3.
L'épaisseur du substrat monocristallin de Si mentionné ci-dessus est de préférence 100 - 1000 m, et de manière davantage préférée de 200 -800 m.
Lorsque l'épaisseur du substrat monocristallin de Si est inférieure à 100 pm, il en résulte une résistance mécanique insuffisante. D'un autre côté, lorsque l'épaisseur mentionnée ci-dessus excède 1000 m, les coûts matériels deviennent élevés et il. ne peut pas être dit que des résultats justifiant ces coûts peuvent être obtenus.
Une couche tampon monocristalline de 3C-SiC de type n est formée sur le substrat monocristallin de Si mentionné ci-dessus.
Lorsque leurs types de conductivité sont différents, une jonction pn est formée à proximité d'une frontière entre la couche tampon monocristalline de 3C-SiC et le substrat monocristallin de Si augmentant la résistance électrique et ayant pour résultat la perte d'énergie lorsqu'ils sont alimentés.
La concentration des porteurs de la couche tampon monocristalline de 3CSiC mentionnée ci-dessus est conçue de manière à être de 1016 - 1021 / cm3.
Lorsque la concentration des porteurs mentionnée ci-dessus est inférieure à 1016 / cm3, il présente la résistance électrique élevée, ayant pour résultat la perte d'énergie lorsqu'il est alimenté. D'un autre côté, plus la concentration des porteurs mentionnée ci-dessus est élevée, meilleur est le résultat obtenu, du point de vue de la perte d'énergie. Cependant, il est physiquement difficile de dépasser 1021 / cm3.
Il est préférable que la limite minimale de la concentration des porteurs de la couche tampon monocristalline de 3C-SiC soit de 1017 / cm3.
En outre, l'épaisseur de la couche tampon monocristalline de 3C-SiC mentionnée ci-dessus est 30 conçue de manière à être de 0,05 - 2 m.
Lorsque l'épaisseur de la couche tampon monocristalline de 3C-SiC mentionnée ci-dessus est inférieure à 0,05 m, un effet tampon est insuffisant. D'un autre côté, si l'épaisseur mentionnée ci-dessus excède 2 m, seuls les coûts matériels sont élevés.
De manière davantage préférée, l'épaisseur de la couche tampon monocristalline de 3C-SiC est de 0,1 - 1 m.
La couche tampon monocristalline de GaxAll_xN hexagonale (0 x < 1) est formée sur la couche tampon monocristalline de 3C-SiC mentionnée cidessus.
Cette couche joue le rôle d'une couche tampon sur laquelle la couche monocristalline de GayAllN hexagonale est superposée.
Une épaisseur de la couche tampon monocristalline de GaXAl1_XN hexagonale mentionnée ci-dessus est conçue pour être de 0,01 - 0,5 m.
Lorsque l'épaisseur mentionnée ci--dessus est inférieure à 0,01 m, un effet tampon de la couche tampon monocristalline de GaxAll_XN hexagonale est insuffisant. D'un autre côté, si l'épaisseur mentionnée ci-dessus excède 0,5 m, elle a la résistance électrique élevée, ayant pour résultat. la perte d'énergie lorsqu'elle est alimentée. De manière davantage préférée, l'épaisseur de la couche tampon monocristalline de GaxAll_xN hexagonale mentionnée ci-dessus est de 0,02 - 0,1 m.
En outre, une couche monocristalline de GayAllN hexagonale de type n (0,2 <_ y <_ 1) est fermée sur la couche tampon monocristalline de GaxAll_xN hexagonale mentionnée ci-dessus.
Lorsque les types de conductivité sont différents, des jonctions pn sont formées à proximité des frontières de la couche tampon monocristalline de 3C- SiC, de la couche tampon monocristalline de GaxAll_xN hexagonale et de la couche monocristalline de GayAllN hexagonale, augmentant ainsi la résistance électrique et ayant pour résultat la perte d'énergie lorsqu'elles sont alimentées.
La concentration des porteurs de la couche monocristalline de GayAll_yN hexagonale mentionnée ci-dessus est conçue pour être de 1011 -1016 / cm3.
Bien que la concentration des porteurs inférieure mentionnée ci-dessus fournisse le meilleur résultat du point de vue de la performance d'un semi-conducteur composé, il est physiquement difficile qu'elle soit inférieure à 1011 / cm3. D'un autre côté, si la concentration des porteurs mentionnée ci-dessus excède 1016 / cm3, une couche monocristalline de GayAll_yN hexagonale présente un problème en ce qu'elle est détruite à basse tension.
En outre, l'épaisseur de la couche monocristalline de GayAll_yN hexagonale mentionnée ci-dessus est conçue 15 pour être de 0,1 - 5 m.
Lorsque l'épaisseur mentionnée ci-dessus est inférieure à 0,1 m, un dispositif cible ayant la tension disruptive élevée ne peut pas être obtenu. D'un autre côté, si l'épaisseur mentionnée ci-dessus excède 5 m, seuls les coûts matériels sont élevés.
De manière davantage préférée, l'épaisseur de la couche monocristalline de GayAll_yN hexagonale mentionnée ci-dessus est de 0,5 -4 m.
En outre, une couche génératrice de porteurs monocristalline de Ga,All_ZN hexagonale de type n (0 5 z _< 0,8 et 0,2 <_ y - z 1) est formée sur la couche monocristalline de GayAll_yN mentionnée ci-dessus.
Lorsque leurs types de conductivité sont différents, une jonction pn est formée à proximité d'une frontière entre la couche monocristalline de GayAl1_yN hexagonale et la couche génératrice de porteurs monocristalline de GaZAll_ZN hexagonale, augmentant ainsi la résistance électrique et ayant pour résultat la perte d'énergie lorsqu'elles sont alimentées.
La concentration des porteurs de la couche génératrice de porteurs monocristalline de Ga,Ali_ZN hexagonale mentionnée ci-dessus est conçue de manière à être de 10u - 1016 / cm3.
Bien que la concentration des porteurs inférieure mentionnée ci-dessus fournisse le meilleur résultat du point de vue de la performance d'un semi-conducteur composé, il est physiquement difficile qu'elle soit inférieure à 1011 / cm3. D'un autre côté, si la concentration des porteurs mentionnée ci-dessus excède 1016 / cm3, la couche génératrice de porteurs monocristalline de Ga,All_,N hexagonale présente un problème en ce qu'elle est détruite à basse tension.
En outre, l'épaisseur de la couche génératrice de porteurs monocristalline de Ga,Al1_ZN hexagonale mentionnée ci-dessus est conçue de manière à être de 0,01 - 0,1 m.
Lorsque l'épaisseur mentionnée ci-dessus est inférieure à 0, 01 m, la génération de porteurs par la couche génératrice de porteurs monocristalline de Gaz,Al1_ZN hexagonale n'est pas suffisante. D'un autre côté, lorsque l'épaisseur mentionnée ci-dessus excède 0,1 m, il existe une possibilité pour que la couche génératrice de porteurs monocristalline de Ga,Ali_ZN hexagonale puisse être endommagée.
De manière davantage préférée, l'épaisseur de la couche génératrice de porteurs monocristalline de Gaz,All_ZN hexagonale mentionnée ci-dessus est de 0,02 - 0,05 m.
En ce qui concerne la couche tampon monocristalline de GaXAll_,N hexagonale mentionnée ci- dessus (0 x < 1), dans le cas où x = 1, il s'agit du GaN. Ainsi, une réaction chimique non souhaitée peut avoir lieu de manière trop prononcée entre Ga et Si et sa surface est si rugueuse qu'elle ne permet pas au monocristal de croître davantage.
De manière davantage préférée, x dans la couche tampon monocristalline de GaXAl1_xN hexagonale mentionnée ci-dessus est de 0,1 -0,9.
En outre, la couche monocristalline de GayAll_yN hexagonale (0,2 <_ y _< 1) et la couche génératrice de porteurs monocristalline de GaZAll_ZN hexagonale (0 z <_ 0,8 et 0,2 <- y - z S 1) mentionnées ci-dessus sont soumises à une combinaison des présentes, respectivement en tant que différents types de monocristaux à semi-conducteurs composés, de sorte que le gaz électronique bidimensionnel peut être généré à proximité de la combinaison des présentes et les performances du transistor HEMT peuvent être améliorées. Ainsi, les concentrations de gallium, d'aluminium et d'azote dans chaque couche, c'est-à-dire les valeurs de y et z sont conçues de manière à être à l'intérieur des plages mentionnées ci-dessus.
En outre, dans le substrat pour dispositif à semi- conducteurs composés mentionné ci-dessus, il est préférable que la couche tampon monocristalline de c-BP soit insérée et formée entre le substrat monocristallin de Si et la couche tampon monocristalline de 3C-SiC mentionnés ci--dessus.
En insérant cette couche tampon monocristalline de c-BP, il est possible de réduire la dislocation inadaptée dans la couche tampon monocristalline de 3CSiC, pour ainsi améliorer la concentration du gaz électronique bidimensionnel mentionné ci-dessus.
Par conséquent, la résistance électrique lorsque le dispositif est en fonctionnement peut être réduite et la perte d'énergie peut être diminuée jusqu'à environ 1 / 2 par rapport à la résistance conventionnelle.
La couche tampon monocristalline de c-BP mentionnée ci-dessus est conçuede manière à avoir un type n qui est le même type de conductivité que celui de la couche tampon monocristalline de 3C-SiC.
Lorsque leurs types de conductivité sont différents, une jonction pn est formée à proximité d'une frontière de la couche tampon monocristalline de 3C-SiC, augmentant ainsi la résistance électrique et ayant pour résultat la perte d'énergie lorsqu'elle est alimentée.
En outre, il est préférable que la concentration des porteurs de la couche tampon monocristalline de c-BP mentionnée ci-dessus soit de 1016 - 1021 / cm3.
Lorsque la concentration des porteurs mentionnée ci-dessus est inférieure à 1016 / cm3, elle a la résistance électrique élevée, ayant pour résultat la perte d'énergie lorsqu'elle est alimentée. D'un autre côté, plus la concentration des porteurs mentionnée ci-dessus est élevée, meilleur est le résultat obtenu, du point de vue de la perte d'énergie. Cependant, il est physiquement difficile d'excéder 1021 / cm3.
Il est préférable que la limite minimale de la concentration des porteurs de la couche tampon monocristalline de c-BP mentionnée ci-dessus soit de 1017 / cm3.
En outre, il est préférable que l'épaisseur de la couche tampon monocristalline de c-BP mentionnée ci-dessus soit de 0,01 - 1 m.
Lorsque l'épaisseur mentionnée ci-dessus est inférieure à 0,01 m, un effet tampon et un effet de réduction de résistance électrique de la couche tampon monocristalline de c-BP ne sont pas suffisants. D'un autre côté, si l'épaisseur mentionnée ci-dessus excède 0,5 m, seuls les coûts matériels sont élevés.
En outre, le substrat pour dispositif à semi-conducteurs composés selon le deuxième mode de réalisation préféré de la présente invention est tel qu'une couche tampon monocristalline de 3C-SiC de type p ayant une épaisseur de 0,05 - 2 m et une concentration des porteurs de 1016 - 1021 / cm3, une couche tampon monocristalline de Ga,All_,JN hexagonale ayant une épaisseur de 0,01 - 0,5 m (0 x < 1), une couche monocristalline de GayAll_yN hexagonale de type n (0,2 <_ y _< 1) ayant une épaisseur de 0,5 - 5 m et une concentration des porteurs de 1011 - 1016 / cm3, et une couche génératrice de porteurs monocristalline de Ga,A11_ZN hexagonale de type n (0 S z _< 0,8 et 0,2 <_ y - z <_ 1) ayant une épaisseur de 0,01 - 0,1 m et une concentration des porteurs de 1011 - 1016 / cm3 sont superposées dans l'ordre sur un substrat mcnocristallin de Si de type p ayant une orientation de plan cristallin {111} et une concentration des porteurs de 1016 - 1021 / cm3.
En d'autres termes, en ce qui concerne ce substrat, les types p sont utilisés en tant que types de conductivité du substrat monocristallin de Si et de la couche tampon monocristalline de 3C-S=_C dans le substrat pour dispositif à semi-conducteurs composés du premier mode de réalisation préféré mentionné ci-dessus.
De cette manière, en utilisant le type p pour la partie de couche inférieure du substrat pour dispositif à semi-conducteurs composés et en formant une largeur de bande interdite progressive entre la couche tampon monocristalline de Ga,All,N hexagonale et la couche monocristalline de GayAllN hexagonale de type n, des trous générés peuvent être supprimés de manière efficace et les trous ne sont pas accumulés. Ainsi, la tension disruptive du dispositif est augmentée environ par deux par rapport à la tension disruptive conventionnelle.
Par conséquent, le substrat pour dispositif à semi-conducteurs composés ayant une te1=_e structure peut être utilisé de manière adaptée pour un transistor HEMT pour un dispositif d'alimentation électrique.
De même, pour le substrat pour dispositif à semi-conducteurs composés selon le deuxième mode de réalisation préféré mentionné ci-dessus, similaire à celui du premier mode de réalisation préféré mentionné cidessus, il. est préférable qu'une couche tampon monocristalline de c-BP de type p ayant une épaisseur de 0,01 - 1 pm et une concentration des porteurs de 1016 - 1021 / cm3 soit insérée et formée entre le substrat monocristallin de Si et la couche tampon monocristalline de 3C-SiC, en association avec le type de conductivité de ces couches.
En outre, le substrat pour dispositif à semi-conducteurs composés selon le troisième mode de réalisation préféré de la présente invention est tel qu'une couche tampon monocristalline de 3C-SiC ayant une épaisseur de 0, 05 - 2 m et une concentration des porteurs de 1011 - 1016 / cm3, une couche tampon monocristalline de GaxAll_XN hexagonale ayant une épaisseur de 0,01 - 0,5 m (0 x < 1), une couche monocristalline de GayAll_YN hexagonale de type n (0,2 -< y <_ 1) ayant une épaisseur de 0,5 - 5 m et une concentration des porteurs de 1011 - 1016 / cm3, et une couche génératrice de porteurs monocristalline de Ga,A11_ZN hexagonale de type n (0 z S 0,8 et 0,2 <- y - z S 1) ayant une épaisseur de 0,01 - 0,1 m et une concentration des porteurs de 1011 - 1016 / cm3 sont superposées dans l'ordre sur un substrat monocristallin de Si ayant une orientation de plan cristallin {111} et une concentration des porteurs de 1011 - 10' 6 / cm3.
En d'autres termes, ce substrat utilise une faible concentration des porteurs pour le substrat monocristallin de Si et la couche tampon monocristalline de 3C-SiC dans le substrat pour dispositif à semiconducteurs composés du premier mode de réalisation préféré mentionné cidessus. Une réduction suffisante dans la concentration des porteurs est importante pour une utilisation à haute fréquence et soit le type n soit le type p peut être utilisé.
De plus, lorsque la concentration des porteurs est suffisamment réduite, il est difficile de déterminer le type de conductivité dans la pratique.
Ainsi, en faisant en sorte que la concentration des porteurs d'une partie de couche inférieure du substrat pour dispositif à semi-conducteurs composés soit faible, la résistance électrique parasite du substrat produite lorsque le dispositif fonctionne à fréquence élevée est réduite, et la perte d'énergie est réduite jusqu'à environ 1 / 100 par rapport à une perte d'énergie conventionnelle. Par conséquent, le substrat pour dispositif à semi-conducteurs composés ayant une telle structure peut être utilisé de manière adaptée pour un transistor HEMT pour une fréquence élevée.
De même, dans le substrat pour dispositif à semi- conducteurs composés selon le troisième mode de réalisation préféré mentionné ci-dessus, tout comme pour les premier et deuxième modes de réalisation préférés mentionnés ci-dessus, il est préférable que la couche tampon monocristalline de c-BP ayant l'épaisseur mentionnée ci-dessus de 0,01 - 1 m et la concentration des porteurs de 1011 - 1016 / cm3 soit insérée et formée entre le substrat monocristallin de Si et la couche tampon monocristalline de 30-SiC, en association avec la concentration des porteurs de ces couches.
En outre, également dans le substrat pour dispositif à semi-conducteurs composés selon l'un quelconque des premier, deuxième et troisième modes de réalisation préférés, il est préférable que la couche tampon monocristalline de GaxAll_XN hexagonale soit en A1N sous forme de cristal hexagonal (x = 0) et que la couche monocristalline de GayAll_yN hexagonale soit en GaN sous forme de cristal hexagonal (y = 1).
Dans ce cas, les constantes du réseau cristallin de la couche tampon monocristalline de 30-SiC, de la couche tampon monocristalline de GaxAll_xN hexagonale (A1N sous forme de cristal hexagonal (x = 0)) et de la couche monocristalline de GayAll_yN hexagonale (GaN sous forme de cristal hexagonal (y = 1)) sont respectivement de 3,083 angstrOms (conversion d'axe a), de 3,112 angstroms et de 3,18 angstroms et des degrés d'inégalité des paramètres de maille sort petits et changent progressivement, de sorte que la dislocation inadaptée générée en raison de l'inégalité des paramètres de maille est réduite.
Cette dislocation inadaptée permet au gaz électronique bidimensionnel d'être absorbé et réduit la concentration. Ainsi, en réduisant la dislocation inadaptée, la concentration du gaz électronique bidimensionnel est améliorée, la résistance électrique lorsque le dispositif est en fonctionnement est réduite et la perte d'énergie est diminuée.
Par conséquent, la perte d'énergie du dispositif peut être réduite jusqu'à environ 1 / 2 par rapport à 30 la perte d'énergie conventionnelle.
En outre, également dans le substrat pour dispositif à semi-conducteurs composés selon l'un quelconque des premier, deuxième et troisième modes de réalisation préférés mentionnés ci-dessus, il est préférable qu'un gaz électronique bidimensionnel de type n ayant une concentration des porteurs de 1016 102 / cm3 soit généré entre la couche monocristalline de GayAll_yN hexagonale et la couche génératrice de porteurs monocristalline de GaZAll_ZN hexagonale.
Ainsi, la résistance électrique lorsque le dispositif est en fonctionnement peut être réduite et la perte d'énergie peut être diminuée jusqu'à environ 1 / 2 à 1 / 1000 par rapport à la perte d'énergie conventionnelle.
Le dispositif à semi-conducteurs composés selon la présente invention peut être fabriqué de manière à ce qu'une électrode arrière soit formée à l'arrière du substrat monocristallin de Si en utilisant le substrat pour dispositif à semi-conducteurs composés selon la présente invention comme mentionné ci-dessus, qu'une électrode de surface soit formée sur une surface de la couche génératrice de porteurs monocristalline de Ga,All_ZN hexagonale ou au niveau d'une partie de formation d'électrode exposée de la couche monocristalline de GayAll_yN hexagonale, que l'électrode arrière et l'électrode de surface mentionnées ci-dessus soient chacune formées d'un métal incluant au moins l'un des éléments parmi Al, Ti, In, Au, Ni, Pt, Pd et W, et qu'une ou deux électrodes ohmiques ainsi qu'une électrode de Schottky ou une électrode de commande soient au moins formées.
Un tel dispositif présente une faible résistance électrique lorsqu'il est en fonctionnement et réduit la perte d'énergie jusqu'à environ 1 / 100 par rapport à la perte d'énergie conventionnelle.
Ci-après, la présente invention va être décrite plus particulièrement en se basant sur un exemple, néanmoins, la présente invention n'est pas limitée à l'exemple qui suit.
La figure 1 montre une vue en coupe schématique d'un dispositif à semiconducteurs composés selon cet exemple.
Le dispositif à semi-conducteurs composés 1, comme représenté sur la figure 1, est tel qu'une couche 3 tampon monocristalline de 3C-SiC de type n ayant une épaisseur de 1 m, une concentration des porteurs de 1017 / cm3,de l'AIN sous forme de cristal hexagonal (x = 0) ayant une épaisseur de 0,02 pm en tant que couche 4 tampon monocristalline de GaXAll_XN hexagonale, du GaN sous forme de cristal hexagonal (y = 1) ayant une épaisseur de 4 pm et une concentration des porteurs de 1015 / cm3 en tant que couche 5 monocristalline de GayAll_ yN hexagonale de type n, et une couche 6 génératrice de porteurs monocristalline de Ga,All_z,N hexagonale de type n (z = 0,2) soient superposées dans l'ordre sur un substrat monocristallin de Si de type n 2 ayant une orientation de plan cristallin {111}, une concentration des porteurs de 1017 / cm3 et une épaisseur de 400 m, ainsi qu'une électrode arrière 7 et une électrode de surface 8 qui sont respectivement formées à l'arrière du substrat 2 monocristallin de Si et sur une surface de la couche 6 génératrice de porteurs monocristalline de Ga2All_z,N hexagonale (z = 0,2) Ci-après, un processus de fabrication de ce dispositif à semi-conducteurs composés 1 va être décrit.
Tout d'abord, un substrat 2 monocristallin de Si de type n ayant une orientation de plan cristallin {111}, une concentration des porteurs de 1017 / cm3 et une épaisseur de 400 m, et fabriqué au moyen de la méthode de CZ (de Cz.ochralski), a été traité thermiquement à 1000 C dans une atmosphère d'hydrogène, et sa surface a été nettoyée.
Le substrat 2 monocristallin de Si mentionné ci-35 dessus a été traité thermiquement à 1000 C dans une atmosphère gazeuse de source C3H8, et une couche 3 tampon monocristalline de 3C-SiC de type n ayant une épaisseur de 10 nm et une concentration des porteurs de 1017 / cm3 a été formée.
Ensuite, en utilisant un gaz de SiH4 et un gaz de C3H8 en tant que gaz source, et au moyen d'une épitaxie en phase vapeur à 1000 C, une couche 3 tampon monocristalline de 3C-SiC de type n ayant une épaisseur de 1 m et une concentration des porteurs de 1017 / cm3 a été en outre superposée sur la couche 3 tampon monocristalline de 3C-SiC de type n mentionnée cidessus de manière à obtenir une épaisseur souhaitée.
De plus, l'épaisseur de la couche 3 tampon monocristalline de 3C-SiC a été ajustée en fonction d'un débit et d'une durée du gaz source. En outre, la concentration des porteurs a été ajustée en. ajoutant du N2 en tant que dopant au cours de l'épitaxie en phase vapeur.
Par la suite, en utilisant un gaz de TMA (triméthyl-aluminium) et un gaz de NH3 en tant que gaz source, et au moyen d'une épitaxie en phase vapeur à 1000 C, un A1N sous forme de cristal hexagonal (x = 0) en tant que couche 4 tampon monocristalline de GaXAll_XN hexagonale ayant une épaisseur de 0,02 m a été superposé sur la couche 3 tampon monocristalline de 3CSiC mentionnée ci-dessus.
En outre, en utilisant un gaz de TMG (triméthylgallium) et un gaz de NH3 en tant que gaz source, et au moyen d'une épitaxie en phase vapeur à 1000 C, un GaN sous forme de cristal hexagonal (y = 1) en tant que couche 5 monocristalline de GayAll_yN hexagonale de type n ayant une épaisseur de 4 m et une concentration des porteurs de 1015 / cm3 a été superposé sur la couche 4 tampon monocristalline de A1N hexagonale.
En outre, en utilisant un gaz de TMA, un gaz de TMG et un gaz de NH3 en tant que gaz source, et au moyen d'une épitaxie en phase vapeur à 1000 C, la couche 6 monocristalline de Gaz,All_ZN hexagonale de type n (z = 0,2) ayant une épaisseur de 0,02!lm et une concentration des porteurs de 1015 / cm3 a été superposée sur la couche monocristalline de GaN hexagonale 5.
De plus, les épaisseurs de la couche 4 tampon monocristalline de A1N hexagonale, de la couche 5 monocristalline de GaN hexagonale et de la couche 6 monocristalline de Gao,2A1o,8N hexagonale ont été ajustées en fonction d'un débit et d'une durée de débit de matière. En outre, la concentration des porteurs a été ajustée de manière à être faible en n'ajoutant pas de dopant au cours du traitement thermique.
Enfin, l'électrode arrière 7 a été formée au moyen du dépôt par évaporation sous vide de Al, et l'électrode de surface 8 a été formée au moyen du dépôt par évaporation sous vide de Ni. L'électrode ohmique, l'électrode de Schottky et l'électrode de commande ont été ajustées au moyen du traitement thermique.
En ce qui concerne le dispositif à semi-conducteurs composés 1 obtenu au moyen du processus de fabrication mentionné ci-dessus, la résistance électrique et la tension disruptive ont été mesurées. La résistance électrique a été réduite jusqu'à environ 1 / 100 de celle d'un dispositif conventionnel et la tension disruptive a été augmentée environ par deux par rapport à la tension disruptive conventionnelle, il a été ainsi utilisé suffisamment dans la pratique.
Comme cela a été décrit ci-dessus, selon la présente invention, il est fourni le substrat pour dispositif à semi-conducteurs composés et le dispositif à semi-conducteurs composés qui permettent de n'obtenir qu'une petite perte d'énergie et d'obtenir une tension disruptive élevée.
Par conséquent, le substrat pour dispositif à semi-conducteurs composés selon la présente invention peut être utilisé de manière adaptée pour un dispositif d'alimentation électrique, un transistor HEMT pour les dispositifs à fréquence élevée, etc. 2891399 *-
Claims (10)
1. Substrat pour dispositif à semi-conducteurs composés dans lequel au moins une couche de 3C-SiC ayant une épaisseur de 100 nm ou plus et une structure de transistor à grande mobilité d'électrons sont formées sur un substrat monocristallin de Si.
2. Substrat pour dispositif à semi-conducteurs composés selon la revendication 1, caractérisé en ce qu'une couche tampon monocristalline de 3C-SiC de type n (3) ayant une épaisseur de 0,05 - 2 pm et une concentration des porteurs de 1016 - 1021 / cm3, une couche tampon monocristalline de GaxAll_XN hexagonale (4) ayant une épaisseur de 0,01 0,5 pm (0 x < 1), une couche monocristalline de GayAl1_yN hexagonale de type n (5) (0,2 5 y 5 1) ayant une épaisseur de 0,5 - pm et une concentration des porteurs de 1011 - 1016 / cm3, et une couche génératrice de porteurs monocristalline de GaZAll_ZN hexagonale de type n (6) (0 S z < 0,8 et 0,2 S y - z 5 1) ayant une épaisseur de 0,01 - 0,1 pm et une concentration des porteurs de 1011 - 1016 / cm3 sont superposées dans l'ordre sur un substrat monocristallin de Si de type n (2) ayant une orientation de plan cristallin {111} et une concentration des porteurs de 1016 - 1021 / cm3.
3. Substrat pour dispositif à semi-conducteurs composés selon la revendication 2, dans lequel une couche tampon monocristalline de c-BP de type n ayant une épaisseur de 0,01 - 1 pm et une concentration des porteurs de 1016 - 1021 / cm3 est insérée et formée entre ledit substrat monocristallin de Si et ladite couche tampon monocristalline de 3C-SiC.
4. Substrat pour dispositif à semi-conducteurs composés dans lequel une couche tampon monocristalline de 3C-SiC de type p ayant une épaisseur de 0,05 - 2 m et une concentration des porteurs de 1016 - 1021 / cm3, une couche tampon monocristalline de GaXAll_xN hexagonale (4) ayant une épaisseur de 0,01 - 0,5 m (0 x < 1), une couche monocristalline de GayAll_yN hexagonale de type n (5) (0,2 <- y <- 1) ayant une épaisseur de 0,5 - 5 m et une concentration des porteurs de 1011 - 1016 / cm3, et une couche génératrice de porteurs monocristalline de GajAl1_ZN hexagonale de type n (6) (0 S z S 0,8 et 0,2 5 y - z S 1) ayant une épaisseur de 0,01 - 0,1 m et une concentration des porteurs de 1011 1016 / cm3 sont superposées dans l'ordre sur un substrat monocristallin de Si de type p ayant une orientation de plan cristallin {111} et une concentration des porteurs de 1016 - 1021 / cm3.
5. Substrat pour dispositif à semi-conducteurs composés selon la revendication 4, dans lequel une couche tampon monocristalline de c-BP de type p ayant une épaisseur de 0,01 - 1 m et une concentration des porteurs de 1016 - 1021 / cm3 est insérée et formée entre ledit substrat monocristallin de Si et ladite couche tampon monocristalline de 3C-SiC.
6. Substrat pour dispositif à semi-conducteurs composés dans lequel une couche tampon monocristalline de 3C-SiC ayant une épaisseur de 0,05 - 2 m et une concentration des porteurs de 1011 - 1016 / cm3, une couche tampon monocristalline de GaXAll_XN hexagonale (4) ayant une épaisseur de 0,01 0,5 m (0 S x < 1), une couche monocristalline de GayAll_yN hexagonale de type n (5) (0,2 <_ y <_ 1) ayant une épaisseur de 0,5 - 5 m et une concentration des porteurs de 1011 - 1016 / cm3, et une couche génératrice de porteurs monocristalline de GaZAll_ZN hexagonale de type n (6) (0 z <- 0,8 et 0,2 <- y - z 1) ayant une épaisseur de 0, 01 0,1 m et une concentration des porteurs de 1011 -1016 / cm3 sont superposées dans l'ordre sur un substrat monocristallin de Si ayant une orientation de plan cristallin {111} et une concentration des porteurs de 1011 - 1016 / cm3.
7. Substrat pour dispositif à semi-conducteurs composés selon la revendication 6, dans lequel une couche tampon monocristalline de c-BP ayant une épaisseur de 0,01 - 1 m et une concentration des porteurs de 1011 - 1016 / cm3 est insérée et formée entre ledit substrat monocristallin de Si et ladite couche tampon monocristalline de 3C-SiC.
8. Substrat pour dispositif à semi-conducteurs composés selon l'une quelconque des revendications 2 à 7, dans lequel ladite couche tampon monocristalline de GaxA11_XN hexagonale (4) est du A1N sous forme de cristal hexagonal (x = 0) et ladite couche monocristalline de GayAll_yN hexagonale est du GaN sous forme de cristal hexagonal (y = 1).
9. Substrat pour dispositif à semi-conducteurs composés selon l'une quelconque des revendications 2 à 8, dans lequel un gaz électronique bidimensionnel de type n ayant une concentration des porteurs de 1016 1021 / cm3 est généré entre ladite couche monocristalline de GayAl1_yN hexagonale et ladite couche génératrice de porteurs monocristalline de GaZAll_ZN hexagonale.
10. Dispositif à semi-conducteurs composés (1) utilisant le substrat pour dispositif à semi-conducteurs composés selon l'une quelconque des revendications 1 à 9, dans lequel une électrode arrière (7) est formée à l'arrière dudit substrat monocristallin de Si, une électrode de surface (8) est formée sur une surface de ladite couche génératrice de porteurs monocristalline de GaZAll_2N hexagonale ou au niveau d'une partie de formation d'électrode exposée de la couche monocristalline de GayAll_yN hexagonale, ladite électrode arrière (7) et ladite électrode de surface (8) sont chacune formées d'un métal incluant au moins l'un des éléments parmi Al, Ti, In, Au, Ni, Pt, Pd et W, et une ou deux électrodes ohmiques et une électrode de Schottky ou une électrode de commande sont au moins formées.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005281135A JP2007095858A (ja) | 2005-09-28 | 2005-09-28 | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2891399A1 true FR2891399A1 (fr) | 2007-03-30 |
Family
ID=37853522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0603933A Pending FR2891399A1 (fr) | 2005-09-28 | 2006-05-03 | Substrat pour dispositif a semi-conducteurs composes et dispositif a semi-conducteurs composes utilisant le substrat |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070069216A1 (fr) |
| JP (1) | JP2007095858A (fr) |
| CN (1) | CN1941405A (fr) |
| FR (1) | FR2891399A1 (fr) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8021487B2 (en) | 2007-12-12 | 2011-09-20 | Veeco Instruments Inc. | Wafer carrier with hub |
| CN102203330B (zh) * | 2008-08-29 | 2013-08-21 | 新日铁住金株式会社 | 碳化硅单晶的制造方法 |
| DE102009042349B4 (de) * | 2009-09-20 | 2011-06-16 | Otto-Von-Guericke-Universität Magdeburg | Semipolare wurtzitische Gruppe-III-Nitrid basierte Halbleiterschichten und darauf basierende Halbleiterbauelemente |
| DE102010027411A1 (de) * | 2010-07-15 | 2012-01-19 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge |
| US8513703B2 (en) * | 2010-10-20 | 2013-08-20 | National Semiconductor Corporation | Group III-nitride HEMT with multi-layered substrate having a second layer of one conductivity type touching a top surface of a first layers of different conductivity type and a method for forming the same |
| KR20130014861A (ko) * | 2011-08-01 | 2013-02-12 | 삼성전자주식회사 | 고 전자 이동도 트랜지스터 및 그 제조방법 |
| JP2013074179A (ja) * | 2011-09-28 | 2013-04-22 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| US9773884B2 (en) | 2013-03-15 | 2017-09-26 | Hrl Laboratories, Llc | III-nitride transistor with engineered substrate |
| CN103227185B (zh) * | 2013-04-12 | 2015-12-02 | 中国科学院合肥物质科学研究院 | 用于远红外通讯的栅压控制的二维电子气量子匣子 |
| JP2015056556A (ja) * | 2013-09-12 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
| JP6553336B2 (ja) * | 2014-07-28 | 2019-07-31 | エア・ウォーター株式会社 | 半導体装置 |
| CN116525671B (zh) * | 2023-06-09 | 2024-01-30 | 中电科先进材料技术创新有限公司 | 氮化镓半导体器件及其制备方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182670A (en) * | 1991-08-30 | 1993-01-26 | Apa Optics, Inc. | Narrow band algan filter |
| US5739554A (en) * | 1995-05-08 | 1998-04-14 | Cree Research, Inc. | Double heterojunction light emitting diode with gallium nitride active layer |
| JP3599896B2 (ja) * | 1995-05-19 | 2004-12-08 | 三洋電機株式会社 | 半導体レーザ素子および半導体レーザ素子の製造方法 |
| US5641975A (en) * | 1995-11-09 | 1997-06-24 | Northrop Grumman Corporation | Aluminum gallium nitride based heterojunction bipolar transistor |
| JP3409958B2 (ja) * | 1995-12-15 | 2003-05-26 | 株式会社東芝 | 半導体発光素子 |
| US5880491A (en) * | 1997-01-31 | 1999-03-09 | The United States Of America As Represented By The Secretary Of The Air Force | SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices |
| JP4186032B2 (ja) * | 2000-06-29 | 2008-11-26 | 日本電気株式会社 | 半導体装置 |
| JP4554803B2 (ja) * | 2000-12-04 | 2010-09-29 | 独立行政法人理化学研究所 | 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子 |
| JP2001177190A (ja) * | 2000-12-21 | 2001-06-29 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体発光素子 |
| JP4766642B2 (ja) * | 2001-09-06 | 2011-09-07 | コバレントマテリアル株式会社 | ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 |
| US6936490B2 (en) * | 2001-09-06 | 2005-08-30 | Toshiba Ceramics Co, Ltd. | Semiconductor wafer and its manufacturing method |
| JP2004022639A (ja) * | 2002-06-13 | 2004-01-22 | Toshiba Ceramics Co Ltd | ショットキーバリアダイオード |
| US7382001B2 (en) * | 2004-01-23 | 2008-06-03 | International Rectifier Corporation | Enhancement mode III-nitride FET |
| JP4449467B2 (ja) * | 2004-01-28 | 2010-04-14 | サンケン電気株式会社 | 半導体装置 |
| JP4293604B2 (ja) * | 2004-03-11 | 2009-07-08 | コバレントマテリアル株式会社 | 化合物半導体及びその製造方法 |
| US7339255B2 (en) * | 2004-08-24 | 2008-03-04 | Kabushiki Kaisha Toshiba | Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes |
| JP4826703B2 (ja) * | 2004-09-29 | 2011-11-30 | サンケン電気株式会社 | 半導体素子の形成に使用するための板状基体 |
| JP2006114652A (ja) * | 2004-10-14 | 2006-04-27 | Hitachi Cable Ltd | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
| US7456443B2 (en) * | 2004-11-23 | 2008-11-25 | Cree, Inc. | Transistors having buried n-type and p-type regions beneath the source region |
| US7368757B2 (en) * | 2004-12-24 | 2008-05-06 | Covalent Materials Corporation | Compound semiconductor and compound semiconductor device using the same |
| JP4542912B2 (ja) * | 2005-02-02 | 2010-09-15 | 株式会社東芝 | 窒素化合物半導体素子 |
| US7226850B2 (en) * | 2005-05-19 | 2007-06-05 | Raytheon Company | Gallium nitride high electron mobility transistor structure |
-
2005
- 2005-09-28 JP JP2005281135A patent/JP2007095858A/ja active Pending
-
2006
- 2006-05-03 FR FR0603933A patent/FR2891399A1/fr active Pending
- 2006-05-16 US US11/434,115 patent/US20070069216A1/en not_active Abandoned
- 2006-09-28 CN CNA2006101421639A patent/CN1941405A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20070069216A1 (en) | 2007-03-29 |
| CN1941405A (zh) | 2007-04-04 |
| JP2007095858A (ja) | 2007-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2891399A1 (fr) | Substrat pour dispositif a semi-conducteurs composes et dispositif a semi-conducteurs composes utilisant le substrat | |
| US6258617B1 (en) | Method of manufacturing blue light emitting element | |
| Kinoshita et al. | Deep-ultraviolet light-emitting diodes fabricated on AlN substrates prepared by hydride vapor phase epitaxy | |
| US6806508B2 (en) | Homoepitaxial gallium nitride based photodetector and method of producing | |
| CN101652832B (zh) | 厚的赝晶氮化物外延层 | |
| US6221684B1 (en) | GaN based optoelectronic device and method for manufacturing the same | |
| JP4189386B2 (ja) | 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法 | |
| JP2011521477A (ja) | 酸化亜鉛系エピタキシャルの層およびデバイス | |
| FR2977260A1 (fr) | Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede | |
| US6344375B1 (en) | Substrate containing compound semiconductor, method for manufacturing the same and semiconductor device using the same | |
| FR2969995A1 (fr) | Procede de realisation d'un support comportant des nanostructures en nitrure(s) a phase zinc blende | |
| WO2018040123A1 (fr) | Tranche épitaxiale de del développée sur un substrat d'oxyde d'aluminium de magnésium et de scandium et son procédé de préparation | |
| JP2884083B1 (ja) | 金属層上にエピタキシャル成長した半導体層を形成する方法及びこの方法を用いて製造した光放出半導体デバイス | |
| KR102457270B1 (ko) | 압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자 | |
| FR2891663A1 (fr) | Procede de fabrication d'un dispositif a semi-conducteur. | |
| KR102438816B1 (ko) | 알루미늄질화물 템플릿을 제조하는 방법 | |
| JP5598321B2 (ja) | 半導体デバイスの製造方法 | |
| CN117561614A (zh) | 铝氮化物层的制造方法 | |
| Van Hove et al. | III-N light emitting diodes fabricated using RF nitrogen gas source MBE | |
| Gamez‐Cuatzin et al. | Electroluminescence Characterization of Cubic Gallium Nitride p–n Junctions Grown on SiC/Si Substrates by MBE | |
| JP2004022639A (ja) | ショットキーバリアダイオード | |
| CN117894898B (zh) | 深紫外led外延片及其制备方法、深紫外led | |
| Nakatsuka et al. | Formation and Characterization of Ge1–x–ySixSny/Ge Heterojunction Structures for Photovoltaic Cell Application | |
| Grillo et al. | MBE growth and microstructural evaluation of Zn (S, Se)-based LEDs and diode lasers | |
| JP2003086508A (ja) | 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property |