FR2867609A1 - Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier - Google Patents

Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier Download PDF

Info

Publication number
FR2867609A1
FR2867609A1 FR0402598A FR0402598A FR2867609A1 FR 2867609 A1 FR2867609 A1 FR 2867609A1 FR 0402598 A FR0402598 A FR 0402598A FR 0402598 A FR0402598 A FR 0402598A FR 2867609 A1 FR2867609 A1 FR 2867609A1
Authority
FR
France
Prior art keywords
electrical
active
chip
microwave
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0402598A
Other languages
English (en)
Other versions
FR2867609B1 (fr
Inventor
Alexandre Bessemoulin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Monolithic Semiconductors SAS
Original Assignee
United Monolithic Semiconductors SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Monolithic Semiconductors SAS filed Critical United Monolithic Semiconductors SAS
Priority to FR0402598A priority Critical patent/FR2867609B1/fr
Publication of FR2867609A1 publication Critical patent/FR2867609A1/fr
Application granted granted Critical
Publication of FR2867609B1 publication Critical patent/FR2867609B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

L'invention est relative à un boîtier hyperfréquence de puissance comportant une puce (70) électronique ayant une face active (72) comportant des éléments actifs de puissance (76) et une face arrière (74) opposé à la face active, des conducteurs électriques (78, 80) sur la face active,caractérisé en ce que la puce comporte :- sur sa face active, une couche métallique (88) séparée de la face active par au moins une couche diélectrique (82) ;- des conducteurs électriques et thermiques (96, 100) entre les éléments actifs ((S) de puissance de la puce et la couche métallique, les conducteurs électriques et thermiques formant un drain thermique entre les éléments actifs de la puce et la couche métallique.Applications : encapsulation hyperfréquence- de circuits intégrés de puissance- des circuits intégrés bas niveau sur GaAs, Metamorphic, GaN, InP, Si, SiGe ;- des filtres à ondes de surface.

Description

BOITIER MINIATURE HYPERFREQUENCE DE PUISSANCE
ET PROCEDE DE FABRICATION DU BOITIER
L'invention concerne un boîtier miniature pour l'intégration de composants hyperfréquences fonctionnant jusqu'à des fréquences de 100GHz et à des puissances élevées de l'ordre de quelques watts à quelques dizaines de watts.
L'évolution des applications en hyperfréquences à des fréquences de 10 plus en plus élevées entraîne une demande croissante de circuits intégrés de puissance présentant une grande intégration et compacité.
Les boîtiers hyperfréquences de l'état de l'art utilisent notamment des technologies organiques (PCB) ou céramique. Le principe commun de ces boîtiers consiste à reporter une puce électronique dans un boîtier et de l'interconnecter principalement par des fils conducteurs, pour les circuits comportant des lignes de type microruban, ou plus rarement par des plots de soudure (ou bumps en langue anglaise) pour les circuits uniplanaires.
La figure 1 représente un exemple de réalisation d'un boîtier hyperfréquence de l'état de l'art couramment désigné par MMIC soit en langue anglaise Monolithic Microwave Integrated Circuit fonctionnant dans des gammes de fréquences comprises entre 1 GHz et 100Ghz.
Le boîtier hyperfréquence de la figure 1 comporte essentiellement une puce hyperfréquence 10 ayant une face active 12 intégrant des composants hyperfréquences actifs notamment des transistors, des conducteurs électriques 14, et une face arrière 16 opposée à la face active. La puce 10 est reportée -sur un substrat 22 en céramique du boîtier hyperfréquence comportant des conducteurs électriques d'interconnexion 24.
Des fils électriques 26 relient les conducteurs électriques de la face active 12 aux conducteurs électriques d'interconnexion 24 du substrat 22. Un 30 couvercle 30 de protection ferme le boîtier hyperfréquence.
Le boîtier hyperfréquence est destiné à être reporté sur une carte électronique 40 pour l'interconnexion, par exemple, avec d'autres circuits électroniques. Les liaisons électriques entre les conducteurs électriques d'interconnexion 24 et la carte électronique 40 sont effectués par des techniques diverses notamment par des pattes, des trous métallisés 42.
La puce électronique comporte des éléments actifs hyperfréquences de puissance dégageant de la chaleur qui doit être évacuée.
Dans le cas du circuit de la figure 1, les calories Q dégagées par les composants actifs de la face active 14 de la puce sont dissipées, en grande partie, à travers l'épaisseur de la puce 10 et du substrat 22 du boîtier, par la carte électronique 40 sur laquelle la puce est reportée. L'inconvénient d'un tel boîtier est que le chemin thermique pour dégager les calories Q de la puce présente une résistance thermique produisant une élévation importante de la température de la puce par rapport au milieu ambiant extérieur au boîtier.
Dans une autre technique de montage de la puce dans son boîtier dénommée en langue anglaise Flip chip représentée à la figure 2, la puce 10 est reportée sur un substrat d'interconnexion électrique 50 par sa face active 12. A cet effet, des plots de soudure 52 relient électriquement les conducteurs électriques 14 de la face active 12 de la puce avec des conducteurs électriques 54 du substrat du côté de la face de report de la puce.
Dans cette technique de montage flip chip les calories Q dégagées par la puce sont dissipées en grande partie par le substrat 50 à travers les plots de soudure 52 qui forment des ponts thermiques entre la puce et le substrat. L'intérêt de cette technique est de supprimer les fils électriques d'interconnexion entre la puce et le substrat d'interconnexion sur lequel la puce est reportée. Néanmoins, cette solution comporte plusieurs inconvénients. D'une part, la chaleur dégagée par la puce est essentiellement transmise au substrat d'interconnexion 50 par les plots de soudure (ponts thermiques) de dimensions très petites, de l'ordre de 20 m à 100 m, présentant une résistance thermique importante ce qui conduit à une température élevée de la puce et une limitation de la puissance pouvant être dissipée, en outre, la position et la taille des plots doivent être compatibles avec la résolution du substrat d'interconnexion rendant la fabrication plus difficile et coûteuse.
Dans un autre type de boîtier représenté à la figure 3, la puce 10, connectée dans le boîtier selon la technique flip chip par sa face active 12, est reportée directement sur un cadre 60 comportant des pattes de connexion électriques 62 du boîtier. La connexion de la puce avec les pattes 62 du boîtier s'effectue directement par des plots thermiques 64 assurant d'une part, la transmission des signaux électriques de la puce vers les pattes de connexion du boîtier et, d'autre part, l'évacuation, par les pattes, des calories dégagées par les éléments actifs de la puce vers l'extérieur du boîtier.
Il existe d'autres techniques pour réaliser des boîtiers comportant des puces ayant par exemple des transistors bipolaires. Dans ce cas, la puce, reportée par sa face arrière sur un substrat d'accueil, comporte une reprise de masse au niveau de l'émetteur du transistor pour évacuer la chaleur vers le substrat de report à travers un trou métallisé. La résistance thermique d'un tel montage reste élevée et n'est pas compatible avec les performances de taille et de dissipation thermique qu'on souhaite obtenir des circuits intégrés hyperfréquences de puissance.
Dans les différents cas présentés des boîtiers de l'état de l'art, les puces doivent être amincies et présenter une métallisation sur la face arrière et des trous métallisés permettant la reprise de masse. De plus, dans tous les cas de figures, ces solutions sont limitées en fréquence par les parasites générés par les fils d'interconnexion dont les pertes augmentent avec la fréquence. Par ailleurs, les dimensions des boîtiers de l'état de l'art, restent importantes comparées à la surface de la puce, typiquement de l'ordre ou supérieure à 20mm2 pour une puce ayant une surface de l'ordre de 2mm2.
Afin de pallier les inconvénients des boîtiers hyperfréquences de l'état de l'art, l'invention propose un boîtier hyperfréquence de puissance comportant une puce électronique ayant une face active comportant des éléments actifs de puissance et une face arrière opposé à la face active, des conducteurs électriques sur la face active, caractérisé en ce que la puce comporte: - sur sa face active, une couche métallique séparée de la face active par au moins une couche diélectrique; - des conducteurs électriques et thermiques entre les éléments actifs de puissance de la puce et la couche métallique, les conducteurs électriques et thermiques formant un drain thermique entre les éléments actifs de la puce et la couche métallique.
Un principal objectif de l'invention est de réaliser un boîtier hyperfréquence de très petites dimensions particulièrement adapté aux composants hyperfréquences de puissance.
Un autre objectif de cette invention est d'améliorer l'évacuation des 5 calories dégagées par les éléments actifs de la puce.
D'autres objectifs du boîtier selon l'invention résident dans la simplification de la fabrication du boîtier hyperfréquence et la diminution de son coût.
Dans une réalisation préférentielle, le boîtier hyperfréquence selon 10 l'invention comporte des conducteurs électriques et thermiques entre la couche métallique et la face active de la puce.
Dans une autre réalisation, la couche métallique forme avec au moins un des conducteurs électriques de la face active de la puce une ligne hyperfréquence de type microruban.
Dans une variante de cette autre réalisation, au moins deux conducteurs de la face active forment une ligne coplanaire avec plan de masse formé par la couche métallique.
L'invention sera mieux comprise à l'aide d'exemples de réalisations de boîtiers miniatures hyperfréquence en référence aux figures ci-annexées 20 dans lesquelles: - la figure 1, déjà décrite, représente un exemple de réalisation d'un boîtier hyperfréquence de l'état de l'art; - la figure 2 déjà décrite, représente un autre exemple de boîtier hyperfréquence de l'état de l'art de type avec une puce montée en flip 25 chip ; - la figure 3, déjà décrite, représente un boîtier hyperfréquence de l'état de l'art avec une puce reportée directement sur un cadre comportant des pattes de connexion électriques du boîtier; - la figure 4a représente une vue simplifiée en coupe transversale 30 d'un boîtier hyperfréquence selon l'invention; - la figure 4b une vue de dessus du boîtier de la figure 4a; - la figure 4c montre une vue en coupe d'un boîtier selon l'invention ayant une puce comportant un transistor bipolaire; - les figures 5, 6 et 7 montrent un boîtier hyperfréquence, selon 35 l'invention, reporté sur un circuit d'accueil, selon trois techniques différentes.
La figure 4a représente une vue simplifiée, en coupe transversale selon AA', d'un boîtier hyperfréquence selon l'invention et la figure 4b une vue de dessus du boîtier de la figure 4a.
Le boîtier des figures 4a et 4b comporte une puce 70 ayant une face active 72 et une face arrière 74 opposée à la face active. La face active 72 de la puce comporte au moins un transistor à effet de champs 76 de puissance ayant les trois électrodes, drain D, grille G et source S, dans un montage source à la masse (potentiel de référence) et des conducteurs électriques 78 et parmi ces conducteurs électriques, au moins un conducteur o électrique 80 formant une ligne hyperfréquence 81.
La puce 70 comporte sur sa face active une couche de diélectrique 82 et des conducteurs électriques 84 formant une couche métallique 88 sur la couche diélectrique, la couche diélectrique 82 séparant la face active 72 de la couche métallique 88.
L'épaisseur de couche diélectrique 82 est très faible, comprise entre 51. tm et 20 m, la puce présentant une épaisseur de quelques centaines de m. Dans cet exemple de réalisation, l'épaisseur de la couche diélectrique 82 est de 151.tm.
Un conducteur électrique de masse 90 de la couche métallique forme avec le conducteur électrique 80 sur la face active de la puce la ligne hyperfréquence 81 de type microruban de très faibles dimensions.
La couche diélectrique 82 comporte des passages 94 pour des connexions électriques 96 entre la couche métallique 88 et la face active de la puce.
Dans l'exemple du boîtier des figures 4a et 4b, les connexions électriques 96 effectuent, d'une part des liaisons électriques entre les conducteurs électriques 84 de la couche métallique et les conducteurs électriques 78 de la face active et, d'autre part, une connexion électrique de source 100 entre le conducteur de masse 90 de la couche métallique 88 et la source S du transistor à effet de champs 76. Le transfert des calories dégagées par les transistors à effet de champ 76 de puissance, de la puce vers la couche métallique 88, sera réalisé par la connexion électrique 100 de très faible épaisseur et donc de très faible résistivité électrique et thermique. La connexion électrique 100 fait office de drain thermique entre la source S du transistor de puissance et la couche métallique 88 du boîtier.
Dans le cas de boîtiers de grande puissance hyperfréquences, la puce 70 du boîtier de la figure 4a comporte plusieurs transistors en parallèle et à cet effet, les sources S de tous les transistors sont connectées en parrallèle, par des respectives connexions électriques 100 faissant chacune office de drain thermique, à la couche métallique 84. Le transfert des calories dégagées par les transistors de puissance vers la couche métallique devient alors, dans cette configuration selon l'invention, très efficace.
La figure 4c montre une vue en coupe d'un boîtier selon l'invention ayant une puce 110 comportant, du côté de sa face active 112, un transistor bipolaire 114 ayant les trois électrodes, collecteur C, base B, émetteur E, monté en émetteur commun, soit avec l'émetteur E à la masse. Le transistor est réalisé sur la puce de façon à présenter l'émetteur E à la surface active de la puce. De la même façon que dans le cas de la figure 4a, une connexion électrique 115 relie électriquement et thermiquement l'émetteur E du transistor bipolaire à un conducteur électrique de masse 116 d'une couche métallique 118 séparée de la face active 112 par une couche 120 de diélectrique. Le conducteur électrique de masse de la couche métallique 118 de la puce fait office de référence de masse (potentiel de référence) et de drain thermique lors du report de la puce sur un circuit par sa face active.
Un tel boîtier selon l'invention utilise une technologie que nous pouvons désigner comme de type à ligne microruban inversée , la couche métallique de référence se trouvant dans ce type de boîtier au-dessus de la face active séparée par la couche de diélectrique de très faible épaisseur par rapport à l'épaisseur de la puce.
L'invention concerne aussi un procédé de fabrication du boîtier hyperfréquence selon l'invention.
La fabrication du boîtier selon l'invention comporte au moins les étapes suivantes: -réalisation d'une puce hyperfréquence comportant une face 30 active ayant des éléments actifs de puissance, des conducteurs électriques de la face active; - dépôt sur la face active d'au moins une couche de matériau diélectrique comportant des trous de passage pour des connexions électriques et thermiques avec les éléments actifs de puissance, les conducteurs électriques de la face active; - dépôt sur la couche diélectrique d'une couche métallique formant des conducteurs électriques et thermiques de la couche métallique et des liaisons électriques et thermiques entre les éléments actifs de puissance et les conducteurs électriques de la face active.
Dans le procédé de fabrication du boîtier, le dépôt de la couche métallique produit, à cette étape, le remplissage des trous de passage dans la couche de matériau diélectrique par du métal réalisant les liaisons électriques entre les éléments actifs de puissance, les conducteurs électriques de la face active de la puce et la couche métallique.
Dans une variante du procédé de fabrication du boîtier hyperfréquence selon l'invention, la fabrication comporte au moins les étapes suivantes: - réalisation d'une puce hyperfréquence comportant une face active ayant des éléments actifs de puissance, des conducteurs 15 électriques de la face active; - dépôt sur la face active d'au moins une couche de matériau diélectrique comportant des trous de passage pour des connexions électriques et thermiques avec les éléments actifs de puissance, les conducteurs électriques de la face active; - dépôt sur la couche diélectrique d'une couche métallique formant des conducteurs électriques et thermiques de la couche métallique; remplissage de trous de passage de la couche diélectrique par un métal reliant électriquement et thermiquement les éléments actifs, les conducteurs électriques de la face active de la puce avec les conducteurs électriques et thermiques de la couche métallique.
Dans cette variante du procédé de fabrication, après l'étape de dépôt de la couche métallique, on effectue une étape supplémentaire de remplissage, par un métal, des trous de passage dans la couche diélectrique.
La ou les différentes couches diélectriques peuvent être réalisées par exemple soit, en Oxyde de Silicium (SiO2), en Nitrure de Silicium (SiN), en Benzo-Cyclo-Buténe (BCB), en film polymère, en diamant épitaxie.
La couche métallique ainsi que le métal remplissant les passages dans le diélectrique peut être préférentiellement de l'or pour assurer une connexion électrique et notamment une bonne transmission thermique des calories dégagées par les éléments de puissance de la face active de la puce.
Dans le cas d'utilisation de plusieurs transistors bipolaires montés en émetteur commun, les éléments actifs de la puce sont les émetteurs des 5 transistors dégageant de la chaleur.
La réalisation du boîtier hyperfréquence, selon l'invention, comporte, en outre, l'avantage de pouvoir obtenir des lignes hyperfréquences de type ruban de très petites dimensions. En effet, dans le cas des puces des boîtiers de l'état de l'art, les lignes hyperfréquences au niveau de la face active sont: - soit de type coplanaire, les deux conducteurs parallèles de la ligne étant réalisés sur la même surface active de la puce ce qui nécessite plus de surface par rapport à une réalisation de la puce selon l'invention; - soit de type à ruban, la ligne étant réalisée par un conducteur métallique sur la face active et un conducteur de masse sur la face arrière de la puce recouvrant le conducteur métallique. Dans ce cas, la taille de la ligne à ruban est liée à l'épaisseur de la puce bien plus grande que l'épaisseur de la couche diélectrique du boîtier selon l'invention.
La protection de la puce par la fermeture du boîtier par un 20 couvercle peut être réalisée: - par enrobage par une goutte de produit diélectrique qui en durcissant produit la fermeture du boîtier assurant ainsi son étanchéité.;-- - par un capot préformé, par exemple, métallique, plastique, céramique.
Le boîtier selon l'invention comporte l'avantage de présenter une faible résistance thermique aux dissipations des calories notamment des éléments actifs de la puce du fait de la finesse de la couche diélectrique et de sa bonne conductivité thermique mais aussi de l'épaisseur minimum entre la puce et le substrat de report du boîtier produisant une réduction de la résistance thermique d'au moins six fois inférieure à celle des boîtiers hyperfréquences de l'état de l'art. On peut remarquer, en outre, que: - la puce est entièrement protégée sur sa face active, par le diélectrique déposé sur la face active et par la couche métallique sur le diélectrique.
- la puce ne nécessite pas d'amincissement, ni de réalisation de passages pour des trous métallisés (ou vias) ; - la puce étant plus épaisse (pas d'amincissement) elle est également plus robuste et plus facile à manipuler - la puce reste compatible avec les tests de production sous pointes; - les pertes électriques du boîtier sont diminuées; - les modes parasites d'ordres supérieurs, liés au boîtier se trouvent en dehors des fréquences micro ondes.
La fabrication du boîtier selon l'invention comporte en outre l'avantage d'être compatible avec les procédés actuels de fabrication des MMIC et avec les lignes d'assemblage grand volume de type CMS (Composant à Montage en Surface).
L'assemblage du MMIC sur un substrat d'accueil peut être réalisé 15 par soudure directe, thermocompression ou à l'aide de plots de soudure ou bumps .
Les figures 5, 6 et 7 montrent un boîtier hyperfréquence 120 selon l'invention reporté, selon trois techniques différentes, sur un circuit d'accueil.
Le boîtier 120 des figures 5, 6 et 7 comporte essentiellement une puce 122 réalisée en matériau semi-conducteur, le boîtier étant fermé par un couvercle 123. La puce comporte une face active 124 ayant des composants actifs et des conducteurs électriques et une face arrière 126 opposée à la face active. La puce comporte sur la face active, selon une principale caractéristique de l'invention, une couche de matériau diélectrique 130 et une couche métallique 132 séparée de la face active par la couche diélectrique, cette couche métallique servant de référence de potentiel et de drain thermique.
La figure 5 représente le boîtier hyperfréquence 120 reporté par soudure directe, selon des techniques connues, sur des conducteurs électriques 140 d'un circuit d'accueil 142 et parmi ces conducteurs, des conducteurs de masse 144 assurant la dissipation des calories dégagées par la puce à travers les couches diélectriques 130 et métallique132 sur la face active de la puce.
La figure 6 représente le boîtier hyperfréquence 120 reporté par soudure sur des conducteurs électriques d'un circuit d'accueil 145 par l'intermédiaire d'interfaces métalliques 146 reportés sur les conducteurs électriques 140 du circuit d'accueil.
La figure 7 représente le boîtier hyperfréquence 120 reporté par des plots de soudure 150 entre les conducteurs électriques de la puce et les conducteurs électriques du circuit d'accueil 145 par l'intermédiaire des interfaces métalliques 146 du circuit d'accueil.
Les interfaces métalliques assurent notamment la transmission de la chaleur dégagée par la puce vers le substrat d'accueil et, en outre, une adaptation entre une forte résolution de la couche métallique de la puce et une faible résolution du circuit d'accueil.
Le circuit d'accueil peut comporter une zone métallique 160 faisant office de drain thermique pour dissiper les calories transmises par la couche 15 métallique du boîtier selon l'invention.
Le boîtier hyperfréquence selon l'invention permet: - de réaliser des boîtiers de type pour montage en surface, ou CMS (composant pour montage en surface) de faible coût, de très petite dimension, ayant des performances compatibles avec des applications fonctionnant jusqu'à 100GHz et au-delà.
- d'améliorer significativement la dissipation thermique de la puce et notamment dans des applications de forte puissance. utilisant des transistors bipolaires ou à effet de champ.
Les performances électriques ainsi que la fiabilité du boîtier selon l'invention sont significativement améliorées par rapport aux boîtiers de l'état de l'art. Le boîtier selon l'invention représente une solution unique pour les composants de puissance à base GaN où la dissipation thermique est un problème majeur.

Claims (18)

REVENDICATIONS
1. Boîtier hyperfréquence de puissance comportant une puce (10, 70, 110, 122) électronique ayant une face active (12, 72, 112, 124) comportant des éléments actifs de puissance (76, 114) et une face arrière (16, 74,126) opposé à la face active, des conducteurs électriques (24, 78, 80) sur la face active, caractérisé en ce que la puce comporte: - sur sa face active, une couche métallique (88,118, 132) séparée de la face active par au moins une couche diélectrique (82, 120, 130) ; - des conducteurs électriques et thermiques (96, 100) entre les éléments actifs de puissance de la puce et la couche métallique, les conducteurs électriques o et thermiques formant un drain thermique entre les éléments actifs de la puce et la couche métallique.
2. Boîtier hyperfréquence selon la revendication 1, caractérisé en ce que la couche métallique (88, 118, 132) forme avec au moins un des conducteurs électriques (80) de la face active de la puce une ligne hyperfréquence (81) de type microruban.
3. Boîtier hyperfréquence selon la revendication 1, caractérisé en ce qu'au moins deux conducteurs de la face active forment une ligne coplanaire avec 20 plan de masse formé par la couche métallique.
4. Boîtier hyperfréquence selon l'une des revendications 1 à 3, caractérisé en ce que la couche diélectrique (82) comporte des passages (94) pour des connexions électriques et thermiques (96,100, 115) entre la couche métallique (88, 118) et la face active de la puce.
5. Boîtier hyperfréquence selon l'une des revendications 1 à 4, caractérisé en ce que la face active (72) de la puce comporte au moins un transistor de puissance à effet de champs (76) ayant les trois électrodes, drain D, grille G et source S, dans un montage source à la masse (potentiel de référence) et des conducteurs électriques (78) et parmi ces conducteurs électriques, au moins un conducteur électrique (80) formant une ligne hyperfréquence (81).
6. Boîtier hyperfréquence selon la revendication 5, caractérisé en ce que les connexions électriques effectuent une connexion électrique et thermique de source (100) entre un conducteur de masse (90) de la couche métallique (88) et la source S du transistor à effet de champs (76).
7. Boîtier hyperfréquence selon l'une des revendications 1 à 6, caractérisé en ce que la puce (110) comporte, du côté de sa face active (112), au moins un transistor bipolaire (114) ayant les trois électrodes, collecteur C, base B, émetteur E, monté en émetteur commun, soit avec l'émetteur E à la masse, le transistor étant réalisé sur la puce de façon à présenter l'émetteur E à la surface active de la puce, une connexion électrique (115) reliant électriquement et thermiquement l'émetteur du transistor bipolaire à un conducteur électrique de masse (116) de la couche métallique (118) de masse séparée de la face active (112) par la couche (120) de diélectrique.
8. Boîtier hyperfréquence selon l'une des revendications 1 à 7, caractérisé en ce que l'épaisseur de couche diélectrique (82, 120, 130) est comprise entre 5 m et 20 m.
9. Boîtier hyperfréquence selon la revendication 8, caractérisé en ce que l'épaisseur de couche diélectrique (82) est de 15 m.
10. Boîtier hyperfréquence selon l'une des revendications 1 à 9, caractérisé en ce que la ou les différentes couches diélectriques peuvent être réalisées par exemple soit, en Oxyde de Silicium (SiO2), en Nitrure de Silicium (SiN), en Benzo-Cyclo-Buténe (BCB), en film polymère, en diamant épitaxie.
11. Boîtier hyperfréquence selon l'une des revendications 1 à 10, caractérisé en ce qu'il est fermé par un couvercle (123).
12. Boîtier hyperfréquence selon la revendication 11, caractérisé en ce que le couvercle est un enrobage par une goutte de produit diélectrique qui en durcissant produit la fermeture du boîtier assurant ainsi son étanchéité.
13. Boîtier hyperfréquence selon la revendications Il, caractérisé en ce que le couvercle est un capot préformé, par exemple, métallique, plastique, céramique.
14. Procédé de fabrication d'un boîtier hyperfréquence de puissance caractérisé en ce qu'il comporte au moins les étapes suivantes: réalisation d'une puce hyperfréquence (70, 110,122) comportant une face active (12, 72, 112, 124) ayant des éléments actifs de puissance, des conducteurs électriques de la face active; - dépôt sur la face active d'au moins une couche de matériau diélectrique comportant des trous de passage pour des connexions électriques et thermiques avec les éléments actifs de puissance, les conducteurs électriques de la face active; - dépôt sur la couche diélectrique d'une couche métallique formant des conducteurs électriques et thermiques de la couche métallique et des liaisons électriques et thermiques entre les éléments actifs de puissance et les conducteurs électriques de la face active.
15. Procédé de fabrication d'un boîtier hyperfréquence de puissance, 20 caractérisé en ce qu'il comporte au moins comporte au moins les étapes suivantes: - réalisation d'une puce hyperfréquence comportant une face active ayant des éléments actifs de puissance, des conducteurs électriques de la face active; - dépôt sur la face active d'au moins une couche de matériau diélectrique comportant des trous de passage pour des connexions électriques et thermiques avec les éléments actifs de puissance, les conducteurs électriques de la face active; - dépôt sur la couche diélectrique d'une couche métallique formant des 30 conducteurs électriques et thermiques de la couche métallique; - remplissage de trous de passage de la couche diélectrique par un métal reliant électriquement et thermiquement les éléments actifs, les conducteurs électriques de la face active de la puce avec les conducteurs électriques et thermiques de la couche métallique.
2867609 14
16. Procédé de fabrication d'un boîtier hyperfréquence de puissance selon l'une des revendications 14 ou 15, caractérisé en ce que la ou les différentes couches diélectriques sont soit, en SiO2, en SiN, en Benzo- Cydo-Buténe (BCB) ou film polymère, en diamant épitaxie.
17. Procédé de fabrication d'un boîtier hyperfréquence de puissance selon l'une des revendications 14 à 16, caractérisé en ce que la couche métallique ainsi que le métal remplissant les passages dans la couche diélectrique est de l'or.
18. Procédé de report sur un circuit d'accueil d'un boîtier hyperfréquence de puissance selon l'une des revendications 1 à 13, caractérisé en ce que le circuit d'accueil (145) comporte une zone métallique (160) faisant office de drain thermique pour dissiper les calories transmises par la couche métallique du boîtier.
FR0402598A 2004-03-12 2004-03-12 Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier Expired - Lifetime FR2867609B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0402598A FR2867609B1 (fr) 2004-03-12 2004-03-12 Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0402598A FR2867609B1 (fr) 2004-03-12 2004-03-12 Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier

Publications (2)

Publication Number Publication Date
FR2867609A1 true FR2867609A1 (fr) 2005-09-16
FR2867609B1 FR2867609B1 (fr) 2006-12-01

Family

ID=34896496

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0402598A Expired - Lifetime FR2867609B1 (fr) 2004-03-12 2004-03-12 Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier

Country Status (1)

Country Link
FR (1) FR2867609B1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717231A (en) * 1994-08-31 1998-02-10 Texas Instruments Incorporated Antenna having elements with improved thermal impedance
US5825080A (en) * 1995-12-18 1998-10-20 Atr Optical And Radio Communications Research Laboratories Semiconductor device provided with surface grounding conductor for covering surfaces of electrically insulating films
EP1182703A2 (fr) * 2000-08-11 2002-02-27 Integrated Electronics & Packaging Technologies, Inc. Dispositif semiconducteur avec condensateur et/ou inductance intégrés
EP1251558A2 (fr) * 2001-04-17 2002-10-23 Oki Electric Industry Co., Ltd. Dispositif semi-conducteur
FR2837021A1 (fr) * 2002-03-11 2003-09-12 United Monolithic Semiconduct Circuit hyperfrequence de type csp

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717231A (en) * 1994-08-31 1998-02-10 Texas Instruments Incorporated Antenna having elements with improved thermal impedance
US5825080A (en) * 1995-12-18 1998-10-20 Atr Optical And Radio Communications Research Laboratories Semiconductor device provided with surface grounding conductor for covering surfaces of electrically insulating films
EP1182703A2 (fr) * 2000-08-11 2002-02-27 Integrated Electronics & Packaging Technologies, Inc. Dispositif semiconducteur avec condensateur et/ou inductance intégrés
EP1251558A2 (fr) * 2001-04-17 2002-10-23 Oki Electric Industry Co., Ltd. Dispositif semi-conducteur
FR2837021A1 (fr) * 2002-03-11 2003-09-12 United Monolithic Semiconduct Circuit hyperfrequence de type csp

Also Published As

Publication number Publication date
FR2867609B1 (fr) 2006-12-01

Similar Documents

Publication Publication Date Title
EP1829105B1 (fr) Boitier miniature hyperfrequence et procede de fabrication du boitier
US7919868B2 (en) Carrier substrate and integrated circuit
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
TWI701745B (zh) 異質整合組裝結構及其製造方法
FR2779867A1 (fr) Structure de montage et procede de montage d'un dispositif a semi-conducteur
EP0749160A1 (fr) Procédé de refroidissement d'un circuit intégré monté dans un boîtier
EP0593330A1 (fr) Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
FR2767223A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu
FR3035739A1 (fr) Composant electronique, notamment hyperfrequence, resistant a l'humidite, et procede de packaging d'un tel composant
EP1657749B1 (fr) Boîtier microélectronique multiplans avec blindage interne
EP0079265B1 (fr) Procédé de réalisation d'un socle pour le montage d'une pastille semiconductrice sur l'embase d'un boîtier d'encapsulation
WO2018091852A1 (fr) Circuit intégré forme de deux puces connectées en série
EP0446125B1 (fr) Composant semi-conducteur de puissance
FR2565030A1 (fr) Structure de metallisations de reprise de contacts d'un dispositif semi-conducteur et dispositif dote d'une telle structure
US7821134B2 (en) Semiconductor device, electronic device and fabrication method of the same
EP0334747A1 (fr) Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfréquence
US7396739B2 (en) Method for integrating an electronic component or similar into a substrate
FR2867609A1 (fr) Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier
FR2987170A1 (fr) Boitier et dispositif electroniques
FR2758908A1 (fr) Boitier d'encapsulation hyperfrequences bas cout
FR3116944A1 (fr) Boîtier de circuit integre
WO2003081669A1 (fr) Module de circuits integres et procede de fabrication correspondant
WO2018002368A1 (fr) Dispositif electronique ayant une banque integree de composants passifs
FR3060941B1 (fr) Module de puissance refroidi par caloduc et procede de fabrication d'un tel module
FR3126811A1 (fr) Boîtier pour plusieurs circuits integres

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20