FR2833755A1 - Procede de realisation d'une matrice de photodetecteurs hybridee sur un circuit de lecture - Google Patents

Procede de realisation d'une matrice de photodetecteurs hybridee sur un circuit de lecture Download PDF

Info

Publication number
FR2833755A1
FR2833755A1 FR0204615A FR0204615A FR2833755A1 FR 2833755 A1 FR2833755 A1 FR 2833755A1 FR 0204615 A FR0204615 A FR 0204615A FR 0204615 A FR0204615 A FR 0204615A FR 2833755 A1 FR2833755 A1 FR 2833755A1
Authority
FR
France
Prior art keywords
substrate
layer
read circuit
photodetectors
photodetector array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0204615A
Other languages
English (en)
Inventor
Pierre Gidon
Philippe Pantigny
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0204615A priority Critical patent/FR2833755A1/fr
Publication of FR2833755A1 publication Critical patent/FR2833755A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14669—Infrared imagers
    • H01L27/1467—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

L'invention concerne un procédé de réalisation d'une matrice de photodétecteurs hybridée sur un circuit de lecture, comprenant : - la réalisation des photodétecteurs à la surface d'une couche mince semiconductrice d'un premier substrat pour constituer une matrice de photodétecteurs, la couche mince étant séparée de la partie restante du premier substrat par une couche d'arrêt à l'amincissement du premier substrat, les photodétecteurs présentant des plots de connexion pour leur connexion au circuit de lecture,- la réalisation du circuit de lecture sur un deuxième substrat, le deuxième substrat présentant en surface des plots de connexion pour la connexion du circuit de lecture aux photodétecteurs,- l'hybridation du premier substrat et du deuxième substrat au moyen de billes métalliques fusibles disposées entre les plots de connexion de la matrice de photodétecteurs et les plots de connexion du circuit de lecture,- l'élimination de la partie restante du premier substrat et l'obtention d'une matrice de photodétecteurs hybridée sur un circuit de lecture.

Description

<Desc/Clms Page number 1>
PROCEDE DE REALISATION D'UNE MATRICE DE PHOTODETECTEURS
HYBRIDEE SUR UN CIRCUIT DE LECTURE
DESCRIPTION Domaine technique
L'invention concerne un procédé de réalisation d'une matrice de photodétecteurs, en particulier de détecteurs de lumière visible, hybridée sur un circuit de lecture.
Le procédé peut être un procédé collectif, permettant la réalisation simultanée de plusieurs matrices de photodétecteurs. Ces matrices ont le plus souvent pour but de retranscrire des images. Elles peuvent aussi être utilisées pour exploiter des signaux lumineux issus d'appareils de mesure.
Les matrices de photodétecteurs délivrent des signaux électriques en rapport avec les intensités lumineuses reçues. Certaines délivrent plusieurs signaux en parallèle, soit pour transmettre l'information plus rapidement, soit pour séparer les signaux issus de filtres de couleurs (donc de longueurs d'onde) différents.
Etat de la technique
On connaît plusieurs variantes dans les techniques de fabrication de matrices de photodétecteurs hybridées sur des circuits de lecture. Le principe commun est de fabriquer séparément le circuit de lecture et la matrice, puis de les associer. Les photodétecteurs sont des photodiodes qui ont toutes leur cathode en commun.
<Desc/Clms Page number 2>
Plusieurs techniques d'hybridation existent. L'une des plus utilisées est la technique des billes fusibles.
Un des problèmes rencontrés provient de l'épaisseur finale que doit présenter la matrice de photodétecteurs. Cette épaisseur doit être de quelques dizaines de micromètres au plus pour maintenir le compromis entre absorption des photons et collection des charges.
Une première méthode connue pour obtenir une telle matrice de photodétecteurs consiste à utiliser une plaque mince, de l'épaisseur désirée pour la matrice, pendant tout le déroulement du procédé de réalisation des photodétecteurs. Cette méthode présente un risque non négligeable de casse de la plaque mince et présente l'obligation d'utiliser des équipements non standard.
Figure img00020001
Une seconde méthode connue consiste à utiliser une 'liser une plaque d'épaisseur standard qui est amincie une fois l'hybridation réalisée et/ou la découpe en puces effectuée. Cette étape d'amincissement rend difficile l'obtention d'une surface optique polie à faible recombinaison des paires électrons-trous. Le contrôle de la faible épaisseur restante est également difficile à maîtriser. Par ailleurs, une électrode commune ne peut pas être facilement réalisée sur la face de la matrice qui est destinée à être éclairée. Pour surmonter ce problème, il a été proposé de réaliser, à l'opposé de la face destinée à être éclairée, une cathode en couronne ou en points autour de la matrice.
Cependant, cette façon de faire induit des pertes électriques.
<Desc/Clms Page number 3>
Exposé de l'invention
La présente invention permet de remédier aux inconvénients de l'art antérieur par l'utilisation, pour obtenir la matrice de photodétecteurs, d'une plaque d'épaisseur standard mais de structure non standard et complexe.
L'invention a donc pour objet un procédé de réalisation d'une matrice de photodétecteurs hybridée sur un circuit de lecture, comprenant : - la réalisation des photodétecteurs à la surface d'une couche mince semiconductrice d'un premier substrat pour constituer une matrice de photodétecteurs, la couche mince, d'épaisseur déterminée, étant séparée de la partie restante du premier substrat par une couche dite couche d'arrêt à l'amincissement du premier substrat, les photodétecteurs présentant des plots de connexion pour leur connexion au circuit de lecture, - la réalisation du circuit de lecture sur un deuxième substrat, le deuxième substrat présentant en surface des plots de connexion pour la connexion du circuit de lecture aux photodétecteurs, - l'hybridation du premier substrat et du deuxième substrat grâce à des moyens de connexion électrique disposés entre les plots de connexion de la matrice de photodétecteurs et les plots de connexion du circuit de lecture, - l'élimination de la partie restante du premier substrat et l'obtention d'une matrice de photodétecteurs hybridée sur un circuit de lecture.
<Desc/Clms Page number 4>
Ainsi, l'épaisseur finale de la matrice de photodétecteurs est déterminée à la fabrication du premier substrat et non plus par l'amincissement d'un substrat massif.
La passivation de la face de la matrice de photodétecteurs destinée à recueillir une lumière incidente peut être réalisée lors de la fabrication du premier substrat, c'est-à-dire au début du procédé et non plus à la fin. Ceci a pour avantage que moins d'impuretés pénètrent dans le matériau photosensible.
La partie restante du premier substrat peut être choisie fragile (donc plus facile à éliminer) et différente de la couche mince à conserver.
L'élimination de la partie restante du premier
Figure img00040001

substrat peut être obtenue par polissage et/ou gravure - peut--ssage et/ou gravure de cette partie restante.
Si la couche d'arrêt est transparente, l'obtention d'une matrice de photodétecteurs hybridée sur un circuit de lecture peut être obtenue après l'élimination de la partie restante du premier substrat.
La couche d'arrêt peut être choisie parmi Si02, Si3N4 et le diamant.
La couche mince semiconductrice du premier substrat peut être en silicium et la couche d'arrêt en Si02.
La couche d'arrêt peut comprendre au moins deux sous-couches. L'une des sous-couches peut présenter une plus grande résistance mécanique et l'autre peut présenter de meilleures qualités de passivation.
<Desc/Clms Page number 5>
Après l'obtention d'une matrice de photodétecteurs hybridée sur un circuit de lecture, au moins une autre couche peut être ajoutée sur la matrice de photodétecteurs pour réaliser un traitement optique de surface. L'autre couche ajoutée peut être une couche antireflet pour optimiser la transmission ou une couche formant filtre optique afin de filtrer certaines longueurs d'onde.
La zone de la couche mince semiconductrice du premier substrat, en contact avec la'couche d'arrêt, peut être une zone dopée pour constituer une électrode commune pour la matrice de photodétecteurs. Dans ce cas, le procédé peut comprendre également la formation localisée de moyens de connexion électrique avec la zone dopée, au travers de la couche d'arrêt.
La réalisation du circuit de lecture peut comprendre la réalisation de transistors CMOS, bipolaires ou Bi-CMOS.
Le procédé peut comprendre en outre le remplissage de l'espace entre les moyens de connexion électrique séparant la matrice de photodétecteurs du circuit de lecture par un matériau isolant électrique.
Avantageusement, les moyens de connexion électrique disposés entre les plots de connexion de la matrice de photodétecteurs et les plots de connexion correspondants du circuit de lecture comprennent des billes métalliques fusibles.
Brève description des dessins
L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture
<Desc/Clms Page number 6>
de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée des dessins annexés, parmi lesquels : - les figures 1A à 1F illustrent la réalisation d'une première variante de matrice de photodétecteurs hybridée sur un circuit de lecture, selon l'invention ; - les figures 2A à 2C illustrent la réalisation d'une deuxième variante de matrice de photodétecteurs hybridée sur un circuit de lecture, selon l'invention.
Description détaillée de modes de réalisation de l'invention
Les figures 1A à 1F sont des vues en coupe transversale illustrant la réalisation d'une première variante de l'invention.
La figure 1A montre un substrat SOI 10 constitué d'une plaque de silicium 11 supportant successivement une couche d'oxyde de silicium 12 et une couche mince de silicium 13. Un tel substrat est disponible dans le commerce, l'épaisseur, le type et le dopage de la couche mince 13 pouvant être choisis à la commande.
Ce substrat SOI subit les étapes classiques suivantes : - oxydation de passivation de surface et de protection de la couche mince de silicium pour obtenir une couche d'oxyde de silicium d'environ 0, 5 am d'épaisseur 1 - photolithographie d'une couche de résine déposée sur la couche mince oxydée pour définir des zones actives, - gravure de la couche d'oxyde de surface,
<Desc/Clms Page number 7>
- retrait de la résine, - oxydation fine de pré-implantation des zones de la couche mince de silicium définies par la gravure (environ 0, 02 am d'épaisseur), - photolithographie d'une couche de résine pour définir des zones N+, - implantation de dopants N+ dans les zones définies précédemment, - retrait de la résine, - dépôt d'une autre couche de résine et photolithographie de la résine déposée pour définir des zones P+, - implantation de dopants complémentaires P+, - retrait de la résine, - désoxydation partielle pour permettre les prises de contact électrique avec les zones implantées, - recuit de diffusion et d'activation des dopants, - dépôt d'une couche métallique, - dépôt d'une couche de résine et photolithographie de la résine déposée pour définir des zones sans métal, - gravure de la couche métallique, - retrait de la résine.
La structure obtenue à l'issue de ces étapes est représentée à la figure 1B. C'est une matrice de photodétecteurs. On reconnaît la couche d'oxyde 14 de passivation de surface, gravée pour la formation de zones 15 dopée P+ et de zones 16 dopées N+. La couche métallique gravée fournit des plots de connexion 17 assurant un contact électrique avec les zones 15 dopées
<Desc/Clms Page number 8>
P+. Elle fournit également des plots de connexion 18 assurant un contact électrique avec les zones 16 dopées N+.
La figure 1C illustre à titre d'exemple un circuit de lecture réalisé sur un substrat 20 en silicium et destiné à être associé à la matrice de photodétecteurs réalisée sur le substrat SOI. De manière connue, des amplificateurs et circuits de traitement CMOS 21 ont été réalisés sur une face du substrat 20. On reconnaît des zones de dopage P ou N 22 et 23,'les grilles en polysilicium 24, des contacts de drain et de source 25 et 26 et une couche d'oxyde de silicium gravée 27.
Des billes métalliques fusibles sont ensuite formées sur l'un ou l'autre substrat. Dans cet exemple de réalisation, les billes 30 ont eue formées sur les plots de connexion 17 et 18 du substrat SOI 10 (voir la figure 1D).
L'hybridation des deux substrats est ensuite réalisée. C'est ce que montre la figure lE. Les substrats sont disposés face à face comme le montre la figure 1E. Les plots de connexion 17 et 18 ne sont reliés, par l'intermédiaire des billes 30, qu'avec les contacts 26 de certains transistors.
La plaque de silicium 11 du substrat 10 est ensuite éliminée par polissage et/ou par gravure avec arrêt sélectif sur la couche d'arrêt 12. C'est ce que montre la figure 1F. La précision de fabrication du substrat SOI détermine la précision de l'épaisseur de la matrice de photodétecteurs. La couche dure de silice 12 étant passivante et transparente, aucune autre couche n'est a priori nécessaire.
<Desc/Clms Page number 9>
Pour une application à d'autres semiconducteurs ou pour parfaire les performances, la couche d'arrêt (ou couche dure) pourrait être associée à d'autres couches lors de la fabrication du substrat SOI. Pour autant, la réalisation de l'hybridation et l'amincissement serait menés de la même façon que ci-dessus.
Si la découpe en puce n'a pas déjà été faite, cette étape peut intervenir à l'issue du procédé pour séparer les matrices de photodétecteurs.
Les figures 2A à 2C sont des vues en coupe transversale illustrant la réalisation d'une deuxième variante de l'invention.
La figure 2A montre un substrat SOI 100 constitué d'une plaque de silicium 101 supportant successivement une couche 102 d'oxyde de silicium, une couche très fine et dopée de silicium 109 et une couche mince de silicium 103. La couche 109 est suffisamment dopée pour qu'elle puisse être considérée comme une électrode.
D'autres couches intermédiaires pourraient être utilisées, par exemple une couche antireflet.
La matrice de photodétecteurs est ensuite réalisée sur le même principe que précédemment pour obtenir la structure représentée à la figure 2B qui est à comparer à la structure représentée à la figure 1D. Ainsi, la figure 2B montre une couche d'oxyde 104, des zones 106 dopées N+ en contact électrique avec des plots de connexion 108. Des billes métalliques fusibles 30 ont également été représentées.
On s'aperçoit en comparant les figures 2B et 1D que l'une des implantations de dopage n'est plus
<Desc/Clms Page number 10>
nécessaire pour la raison qu'elle est remplacée par la couche dopée 109.
Les opérations d'hybridation et de polissage sont analogues à celles effectuées pour la première variante de réalisation.
La figure 2C montre la structure obtenue après les opérations d'hybridation, de polissage et quelques étapes supplémentaires.
La référence 200 désigne un substrat en silicium sur lequel a été réalisé un circuit de lecture du type de celui représenté à la figure 1C.
Des éléments de liaison électrique entre la couche dopée 109 et le circuit de lecture ont été ajoutés. Ils comprennent des vias 111 traversant la couche d'oxyde 102 pour établir des contacts localisés avec la couche dopée 109. Ces vias sont reliés à une plage conductrice 112, elle-même reliée électriquement au circuit de lecture par une liaison électrique 113.
Les étapes supplémentaires peuvent être les suivantes : - dépôt de résine sur la couche d'oxyde 102 et photolithographie de la résine pour exposer les emplacements des vias, - gravure de la couche d'oxyde 102 aux emplacements exposés jusqu'à atteindre la couche dopée 109, - retrait de la résine, - dépôt d'une couche de métal sur la couche d'oxyde 102,
<Desc/Clms Page number 11>
- dépôt de résine sur la couche de métal déposée précédemment et photolithographie de la résine pour exposer les zones de métal à graver, - gravure de la couche de métal, - retrait de la résine, - découpe pour obtenir une structure en escalier et mise en place de la liaison électrique avec le circuit de lecture.
Les étapes supplémentaires peuvent aussi être exécutées de la façon suivante : - dépôt de résine sur la couche d'oxyde 102 et photolithographie de la résine pour exposer les emplacements des vias, - gravure de la couche d'oxyde 102 aux emplacements exposés jusqu'à atteindre la couche dopée 109, - retrait de la résine, - dépôt de résine sur la couche d'oxyde 102 et photolithographie de la résine pour exposer les zones devant recevoir les éléments de liaison électrique, - dépôt d'une couche de métal, - retrait de la résine et du métal non désiré par la technique dite du"lift-off", - découpe pour obtenir une structure en escalier et mise en place de la liaison électrique avec le circuit de lecture.
Les dimensions de la structure obtenue sont fonction des dimensions des substrats utilisés et de la nature du semiconducteur utilisé. L'épaisseur de la couche photosensible est de quelques m à quelques
<Desc/Clms Page number 12>
dizaines de Mm. L'épaisseur de la couche d'arrêt est d'une fraction de Mm à quelques Mm. L'épaisseur de la plaque support du substrat SOI est de quelques centaines de Mm à quelques mm. L'épaisseur des couches métalliques est d'une fraction de Mm à quelques Mm. Le pas des plots de connexion est de quelques Mm à quelques dizaines de Mm.

Claims (13)

REVENDICATIONS
1. Procédé de réalisation d'une matrice de photodétecteurs hybridée sur un circuit de lecture, comprenant : - la réalisation des photodétecteurs à la surface d'une couche mince semiconductrice (13, 103) d'un premier substrat (10,100) pour constituer une matrice de photodétecteurs, la couche mince, d'épaisseur déterminée, étant séparée de la partie restante (11, 101) du premier substrat par une couche (12,102) dite couche d'arrêt à l'amincissement du premier substrat, les photodétecteurs présentant des plots de connexion (18,108) pour leur connexion au circuit de lecture, - la réalisation du circuit de lecture sur un deuxième substrat (20,200), le deuxième substrat présentant en surface des plots de connexion (26) pour la connexion du circuit de lecture aux photodétecteurs, - l'hybridation du premier substrat et du deuxième substrat grâce à des moyens de connexion électrique (30) disposés entre les plots de connexion (18,108) de la matrice de photodétecteurs et les plots de connexion correspondants (26) du circuit de lecture, - l'élimination de la partie restante (11, 101) du premier substrat (10,100) et l'obtention d'une matrice de photodétecteurs hybridée sur un circuit de lecture.
2. Procédé selon la revendication 1, caractérisé en ce que ladite élimination de la partie restante (11, 101) du premier substrat (10,100) est obtenue par polissage et/ou gravure de cette partie restante.
<Desc/Clms Page number 14>
3. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que la couche d'arrêt (12,102) étant transparente, l'obtention d'une matrice de photodétecteur hybridée sur un circuit de lecture est obtenue après l'élimination de la partie restante (11, 101) du premier substrat.
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la couche d'arrêt (12,102) est choisie parmi Si02, Si3N4 ou le diamant.
5. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la couche mince semiconductrice (13,103) du premier substrat (10,100) est en silicium et la couche d'arrêt (12, 102) est en Si02.
6. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que la couche d'arrêt comprend au moins deux sous-couches.
7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il comprend en outre, après l'obtention d'une matrice de photodétecteurs hybridée sur un circuit de lecture, l'ajout d'au moins une autre couche sur la matrice de photodétecteurs pour réaliser un traitement optique de surface.
<Desc/Clms Page number 15>
8. Procédé selon la revendication 7, caractérisé en ce que l'autre couche ajoutée sur la matrice de photodétecteurs est choisie parmi une couche antireflet et une couche formant filtre optique.
9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que la zone (109) de la couche mince semiconductrice (103) du premier substrat (100), en contact avec la couche d'arrêt (102), est une zone dopée pour constituer une électrode commune pour la matrice de photodétecteurs.
10. Procédé selon la revendication 9, caractérisé en ce qu'il comprend également la formation localisée de moyens de connexion électrique (111, 112) avec ladite zone dopée (109), au travers de la couche d'arrêt (102).
11. Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que la réalisation du circuit de lecture comprend la réalisation de transistors CMOS, bipolaires ou Bi-CMOS.
12. Procédé selon l'une quelconque des revendications 1 à 11, caractérisé en ce qu'il comprend en outre le remplissage de l'espace entre les moyens de connexion électrique séparant la matrice de photodétecteurs du circuit de lecture par un matériau isolant électrique.
<Desc/Clms Page number 16>
13. Procédé selon l'une quelconque des revendications 1 à 12, caractérisé en ce que les moyens de connexion électrique disposés entre les plots de connexion (18,108) de la matrice de photodétecteurs et les plots de connexion correspondants (26) du circuit de lecture comprennent des billes métalliques fusibles (30).
FR0204615A 2002-04-12 2002-04-12 Procede de realisation d'une matrice de photodetecteurs hybridee sur un circuit de lecture Pending FR2833755A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0204615A FR2833755A1 (fr) 2002-04-12 2002-04-12 Procede de realisation d'une matrice de photodetecteurs hybridee sur un circuit de lecture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0204615A FR2833755A1 (fr) 2002-04-12 2002-04-12 Procede de realisation d'une matrice de photodetecteurs hybridee sur un circuit de lecture

Publications (1)

Publication Number Publication Date
FR2833755A1 true FR2833755A1 (fr) 2003-06-20

Family

ID=8871515

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0204615A Pending FR2833755A1 (fr) 2002-04-12 2002-04-12 Procede de realisation d'une matrice de photodetecteurs hybridee sur un circuit de lecture

Country Status (1)

Country Link
FR (1) FR2833755A1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783594A (en) * 1987-11-20 1988-11-08 Santa Barbara Research Center Reticular detector array
JPH0536966A (ja) * 1991-07-19 1993-02-12 Fujitsu Ltd 半導体装置
EP0573921A2 (fr) * 1992-06-12 1993-12-15 Seiko Instruments Inc. Dispositif semi-conducteur comportant une couche semi-conductrice à basse concentration d'oxygène
EP0631317A2 (fr) * 1993-06-25 1994-12-28 AT&T Corp. Dispositifs intégrés à semi-conducteur et méthode de fabrication
US5567975A (en) * 1994-06-30 1996-10-22 Santa Barbara Research Center Group II-VI radiation detector for simultaneous visible and IR detection
US5897333A (en) * 1997-03-14 1999-04-27 Lucent Technologies, Inc. Method for forming integrated composite semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783594A (en) * 1987-11-20 1988-11-08 Santa Barbara Research Center Reticular detector array
JPH0536966A (ja) * 1991-07-19 1993-02-12 Fujitsu Ltd 半導体装置
EP0573921A2 (fr) * 1992-06-12 1993-12-15 Seiko Instruments Inc. Dispositif semi-conducteur comportant une couche semi-conductrice à basse concentration d'oxygène
EP0631317A2 (fr) * 1993-06-25 1994-12-28 AT&T Corp. Dispositifs intégrés à semi-conducteur et méthode de fabrication
US5567975A (en) * 1994-06-30 1996-10-22 Santa Barbara Research Center Group II-VI radiation detector for simultaneous visible and IR detection
US5897333A (en) * 1997-03-14 1999-04-27 Lucent Technologies, Inc. Method for forming integrated composite semiconductor devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 017, no. 325 (E - 1384) 21 June 1993 (1993-06-21) *

Similar Documents

Publication Publication Date Title
EP3667728B1 (fr) Procédé de réalisation d&#39;un dispositif à diodes photo-émettrices et/ou photo-réceptrices et avec une grille de collimation auto-alignée
EP2161751B1 (fr) Capteur d&#39;images CMOS à reflexion lumineuse et son procédé de réalisation
EP1421623B1 (fr) Capteur d&#39;image couleur a colorimetrie amelioree et procede de fabrication
FR2910707A1 (fr) Capteur d&#39;image a haute densite d&#39;integration
EP2320463A1 (fr) Procédé de formation d&#39;un capteur d&#39;images éclairé par la face arrière
EP1495494B1 (fr) Matrice de photodetecteurs, a pixels isoles par des murs, hybridee sur un circuit de lecture
WO2004001853A2 (fr) Imageur
EP3660930A1 (fr) Procédé de fabrication d&#39;une matrice de photodiodes à base de germanium et à faible courant d&#39;obscurité
EP3836214B1 (fr) Capteur de lumiere
EP3731285B1 (fr) Procede de realisation d&#39;un dispositif photo-emetteur et/ou photo-recepteur a grille de separation optique metallique
EP4092746A1 (fr) Procédé de fabrication d&#39;un dispositif optoélectronique
EP1421624B1 (fr) Procede de fabrication de capteur d&#39;image couleur avec ouvertures de contact creusees avant amincissement
EP1421622B1 (fr) Capteur d&#39;image couleur sur substrat transparent et procede de fabrication
FR2990565A1 (fr) Procede de realisation de detecteurs infrarouges
EP3568869B1 (fr) Substrat pour capteur d&#39;image de type face avant et procédé de fabrication d&#39;un tel substrat
FR2955205A1 (fr) Dispositif microelectronique, en particulier capteur d&#39;image a illumination par la face arriere et procede de fabrication
WO2005067054A1 (fr) Procede de fabrication de puces electroniques en silicium aminci
EP3809467B1 (fr) Procédé de mise en courbure collective d&#39;un ensemble de puces eléctroniques
FR2833755A1 (fr) Procede de realisation d&#39;une matrice de photodetecteurs hybridee sur un circuit de lecture
FR2777697A1 (fr) Circuit integre avec couche d&#39;arret et procede de fabrication associe
FR2887076A1 (fr) Capteur d&#39;image a substrat semiconducteur aminci avec metallisation arriere
FR3099290A1 (fr) Procédé de mise en courbure collective d’un ensemble de puces électroniques
FR3059143A1 (fr) Puce de capteur d&#39;image
EP4268282A1 (fr) Integration d&#39;un circuit de detection a base de resonateurs optiques sur un circuit de lecture d&#39;un imageur
EP4268284A1 (fr) Procede de mise en courbure collective de composants microelectroniques comportant un report des composants microelectroniques alors assembles a une poignee temporaire