FR2828333A1 - Procede d'isolation electrique de puces comportant des circuits integres par le depot d'une couche isolante - Google Patents

Procede d'isolation electrique de puces comportant des circuits integres par le depot d'une couche isolante Download PDF

Info

Publication number
FR2828333A1
FR2828333A1 FR0014753A FR0014753A FR2828333A1 FR 2828333 A1 FR2828333 A1 FR 2828333A1 FR 0014753 A FR0014753 A FR 0014753A FR 0014753 A FR0014753 A FR 0014753A FR 2828333 A1 FR2828333 A1 FR 2828333A1
Authority
FR
France
Prior art keywords
chips
silica
insulating layer
solution
mol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0014753A
Other languages
English (en)
Other versions
FR2828333B1 (fr
Inventor
Philippe Patrice
Jean Christophe Fidalgo
Michel Papapietro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0008230A external-priority patent/FR2828332A1/fr
Application filed by Gemplus Card International SA, Gemplus SA filed Critical Gemplus Card International SA
Priority to FR0014753A priority Critical patent/FR2828333B1/fr
Publication of FR2828333A1 publication Critical patent/FR2828333A1/fr
Application granted granted Critical
Publication of FR2828333B1 publication Critical patent/FR2828333B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

L'invention concerne un procédé d'isolation électrique par le dépôt d'une couche isolante de silice sur les faces latérales de puces comportant circuit (s) intégré (s), faces latérales générées par leur découpe dans une plaque de silicium, elle-même associée à un support adhésif en plastique, qui maintient lesdites puces en position après cette découpe, qui se caractérise en ce que : a - on prépare une phase liquide de traitement formée d'une solution d'acide fluosilicique saturée en silice à e température comprise entre 15 degreC et 35 degreC.b - on immerge les puces disposées sur leur support plastique adhésif dans la phase liquide de traitement.c - on ajoute un agent de provocation de la sursaturation en silice de la phase liquide de traitement. d - on maintient les dites puces dans le milieu de traitement au plus pendant 10 heures à une température comprise entre environ 15 degreC et environ 50 degreC.

Description

<Desc/Clms Page number 1>
Procédé d'isolation électrique de puces comportant des circuits intégrés par le dépôt d'une couche isolante La présente invention concerne le domaine des puces comportant des circuit (s) intégré (s).
Figure img00010001
L'invention concerne, plus particulièrement, un procédé parti-,--,-, 1-i ---men-L,-in procédé d'isolation électrique des faces latérales des plaquettes de silicium sur lesquelles sont disposées des puces comportant des circuit (s) intégré (s), ci-après dénommées "puces", afin que lesdites faces soient isolées lors de l'étape d'assemblage.
La connexion des dites puces avec un bornier de connexion d'une carte par exemple, peut être réalisée par câblage filaire traditionnel ou par d'autres techniques utilisant des composés polymères conducteurs en contact avec les plots de connexion de la puce.
Mais, les techniques de connexion de puces par des polymères conducteurs établissant un contact entre les plots de connexion de la puce et les pistes de liaison du bornier de connexion sont de plus en plus souvent utilisées, notamment dans le but de diminuer le coût de fabrication des matériaux de circuits intégrés, par rapport à la technologie traditionnelle du câblage filaire qui s'avère coûteuse parce qu'elle nécessite d'une part un appareillage de haute précision pour réaliser les connexions et qu'elle ralentit d'autre part les cadences de fabrication.
Une première méthode utilisant un composé polymère conducteur pour connecter la puce aux pistes de liaison est illustrée sur la figure 1.
Dans un tel cas, les pistes de liaison 12 sont amenées à proximité de l'emplacement prévu pour la puce 100. Cette dernière est collée par la face arrière 104, sur les
<Desc/Clms Page number 2>
pistes de liaison 12 du bornier de connexion, en utilisant une colle isolante électriquement 50. Cette colle peut être, par exemple, un adhésif réticulant sous l'effet d'une exposition d un rayonnement ultra-violet.
Les connexions électriques entre les plots de connexion
Figure img00020001

l'IC, 120 de la puce LOO et les pistes de liaison 12 sont ensuite réalisées par dépôt d'une résine conductrice 40 qui recouvre les plots de connexion 120 de la puce 100 et les pistes de liaison 12 de la carte. Cette résine conductrice 40 peut être, par exemple, une colle polymérisable chargée en particules conductrices telles que des particules d'argent.
Une seconde méthode utilisant un composé polymère conducteur pour connecter la puce aux pistes de liaison est illustrée sur la figure 2. Cette méthode consiste à reporter la puce selon un montage bien connu de type"flip chip".
Dans un montage de type"flip chip", la puce 100 est retournée face active avec les plots de connexion 120, vers le bas. La puce 100 est alors connectée en plaçant les plots de connexion 120 sur les pistes de liaison 12, imprimées à l'emplacement prévu pour la puce.
Selon cette méthode, la puce 100 est connectée aux pistes de liaison 12 au moyen d'une colle 35 à conduction électrique anisotropique bien connue.
Ces techniques de connexion de puces par des polymères conducteurs, pour efficaces et performantes qu'elles soient, manifestent toutefois un inconvénient lorsque le substrat utilisé présente une face latérale de faible résistivité (conducteur).
On voit clairement sur la figure 1 que la résine conductrice 40 couvre les faces latérales 106 de la puce
<Desc/Clms Page number 3>
100. Or, il a été établi que, dans certains cas, une conductivité sur la face latérale 106 de la puce 100 peut entraîner des dysfonctionnements électriques du circuit intégré. En effet, selon les types de substrat utilisé, la face latérale de la puce est de forte ou de faible résistivité (isolant ou conducteur). Si la face latérale est de forte résistivité, il n'y a aucun problème à ce que la résine conductrice 40 soit en contact avec la tranche.
Par contre, si le substrat utilisé pour la fabrication de la puce, comportant des circuit (s) intégré (s), présente une face latérale de faible résistivité, cette technique n'est pas utilisable.
La solution utilisée jusqu'à présent consistait tout simplement à ne pas utiliser ce type de technique de connexion avec des puces présentant des flancs conducteurs. Cette solution n'est cependant pas satisfaisante car elle limite fortement les possibilités de l'assembleur en l'obligeant à utiliser certains produits avec certaines techniques de montage.
En effet, la conductivité du silicium est directement liée au procédé de fabrication des plaquettes et diffère selon les fabricants et les lignes de production. Un utilisateur désirant spécifier une conductivité particulière du substrat se verra alors lié à un fournisseur donné et même à une gamme de produit donné, ce qui entraîne automatiquement un surcoût et une limitation des produits utilisables.
Dès lors, l'objet de la présente invention est de supprimer les inconvénients liés à la connexion des puces comportant circuit (s) intégré (s) par des technologies utilisant des polymères conducteurs.
C'est pourquoi, l'invention a pour but de recouvrir les faces latérales desdites puces constituées de silicium, au
<Desc/Clms Page number 4>
moyen d'une couche électriquement isolante, par un procédé de dépôt en phase liquide DPL), et permettre ainsi, parla suite, de réaliser le long et sur ces faces, les connexions électriques entre les plots de connexion de la puce et les pistes de liaison du bornier de connexion.
A cet effet, il convient de préciser que, pour que l'isolation des faces latérales des puces puisse être effectuée dans des conditions économiques viables, il est impératif de traiter collectivement ces dites puces alors qu'elles sont disposées sur un support plastique adhésif.
A cet égard, il convient de rappeler que les puces comportant des circuits intégrés, sont obtenues par la découpe (à la scie diamantée par exemple) d'une plaquesubstrat (en silicium) les contenant, cette plaque étant solidaire d'un support plastique adhésif.
Ainsi, les puces, une fois découpées, restent solidaires du support adhésif en plastique et, dès lors, peuvent être traitées collectivement.
La nature de la couche isolante est choisie d'une part, de façon à assurer une tension de claquage préférentiellement supérieure ou égale à 20 volts, pour une épaisseur de ladite couche égale ou inférieure à 1 micromètre et, d'autre part, pour permettre une extraction aisée des puces de leur support adhésif après dépôt de la couche isolante. Cette dernière opération est facilitée quand la couche isolante présente une fragilité mécanique convenable au niveau du raccordement des faces verticales des puces contigus et du support en plastique.
Figure img00040001
7iAinsi, l'isolation des faces latérales des puces collées sur leur support plastique doit être réalisée dans des conditions qui, non seulement, respectent l'intégrité des puces, mais aussi, celle du film plastique support, de manière à maintenir la stabilité dimensionnelle de ce
<Desc/Clms Page number 5>
substrat et la qualité du contact adhésif existant entre les puces et leur substrat. Ces deux conditions sont, en effet, nécessaires pour permettre d'une part, un assujettissement précis en position des puces au cours des opérations de dépôt de l'isolant, en garantissant un espace suffisant entre deux puces voisines, et d'autre part, un transfer"thermique suffisant entre les puces et, via le support plastique, le porte-substrat, de manière à éviter tout échauffement indésirable pendant le dépôt.
Pour ces différentes raisons, les opérations de dépôt de la couche isolante seront effectuées à une température qui ne doit pas dépasser 500C environ.
C'est pourquoi, selon l'invention, le procédé d'isolation électrique par le dépôt d'une couche isolante sur les faces latérales de puces comportant circuit (s) intégré (s), faces latérales générées par leurs découpes dans une plaque de silicium associée à un support adhésif en plastique qui maintient lesdites puces en position après cette découpe, se caractérise en ce que : a-on prépare une phase liquide de traitement formée d'une solution d'acide fluosilicique saturée en silice à une température comprise entre 15 C et 35 C. b-on immerge les puces disposées sur leur support plastique adhésif dans la phase liquide de traitement. c-on ajoute un agent de provocation de la sursaturation en silice de la phase liquide de traitement. d-on maintient les dites puces dans le milieu de traitement au plus pendant 10 heures à une température comprise entre environ 15 C et environ 50 C.
Selon l'invention, la première étape"a"de ce procédé consiste en une saturation en silice de la solution d'acide fluosilicique. La phase liquide de traitement, utilisée comme phase liquide de départ, peut être obtenue par l'ajout, à une solution d'acide fluosilicique (H SiF),
<Desc/Clms Page number 6>
d'acide silicique (sio XH-O) ou de silice (SiO), à une température d'au plus 35 C.
Selon un mode d'exécution particulier de l'invention, la formation de la phase liquide de traitement par ajout d'acide silicique ou de silice en quantité appropriée à la solution d'acide fluosilicique s'effectue sous agitation du mélange pendant un temps déterminé à une température souhaitablement comprise entre 150C et 35 C, suivie d'une filtration, afin d'enlever la silice non dissoute : la solution d'acide fluosilicique saturée en silice est ainsi obtenue.
Les conditions de préparation de la phase liquide de traitement peuvent cependant différer selon que l'on ajoute de l'acide silicique ou de la silice à la solution d'acide fluosilicique.
Quand l'ajout est de l'acide silicique, le mélange en préparation est maintenu sous agitation pendant un temps d'au plus 6 heures, mais préférentiellement pendant un temps compris entre 3 et 6 heures, et à une température d'au plus 35 C, mais préférentiellement à une température comprise entre 25 C et 30 C.
Quand l'ajout est de la silice, le mélange en préparation est maintenu sous agitation pendant un temps d'au plus 20 heures, mais préférentiellement pendant un temps compris entre 10 et 18 heures, et à une température d'au plus 35 C, mais préférentiellement à une température comprise entre 23 C et 300C.
Selon l'invention, l'étape"b"du procédé consiste à immerger, dans la phase liquide de traitement, les puces disposées sur leur support plastique adhésif, de telle manière que le traitement isolant des faces latérales des puces, résultant de leur découpe, se fasse collectivement.
<Desc/Clms Page number 7>
Selon l'invention, l'étape "c" du procédé consiste à ajouter à la phase liquide du traitement un agent provoquant la sursaturation en silice de ladite phase.
L'introduction de l'agent provoquant la sursaturation en silice de la phase liquide de traitement peut se faire tout au long de l'étape de traitement d'une manière continue et régulière : cette introduction se fait alors en présence des puces préalablement immergées.
Mais, l'introduction de l'agent provoquant la sursaturation en silice de la phase liquide de traitement peut se faire en discontinu, par exemple par un seul ajout : cette introduction en un seul ajout peut, soit se faire en présence des puces déjà immergées, soit se faire avant l'immersion des puces disposées sur leur support plastique adhésif dans la phase liquide de traitement.
En tant qu'agent pour provoquer la sursaturation en silice de la phase liquide de traitement, on peut utiliser notamment un réactif choisi dans le groupe constitué par l'acide borique, l'eau ou un métal tel que, par exemple, l'aluminium, mais cet agent est préférentiellement l'acide borique.
Lorsque l'agent choisi pour provoquer la sursaturation en silice de la phase liquide de traitement est l'acide borique, on utilise préférentiellement une solution aqueuse d'acide borique de concentration d'environ 0,1 mol/l. Cette solution d'acide borique peut, selon l'invention, être ajoutée goutte à goutte ou en une seule étape à la phase liquide de traitement. Elle peut par exemple être introduite en une seule étape avant l'immersion des puces disposées sur leur support plastique adhésif dans la dite phase liquide.
La solution d'acide borique est ajoutée de façon à obtenir la concentration en acide borique dans le milieu de
<Desc/Clms Page number 8>
traitement nécessaire pour provoquer la sursaturation en silice de la phase liquide de traitement, comprise entre U, 01 mol/1 et 0, 02 mol/1.
Selon l'invention, il est également possible d'ajouter une solution d'acide chlorhydrique dans la phase liquide de traitement, jusqu'à obtenir une concentration de cet acide comprise entre lU-l et 10-s mollI dans le milieu de traitement et préférentiellement, une concentration du milieu de traitement en acide chlorhydrique de l'ordre de 10-3 à 10-4 mol/1. Il a été, en effet, constaté que l'introduction d'une solution d'acide chlorhydrique dans le milieu de traitement, après l'addition de l'agent provoquant la sursaturation en silice de la phase liquide de traitement permet une augmentation intéressante de la tension de claquage mais également une amélioration de la qualité de la couche isolante déposée se traduisant notamment par une diminution de perte de courant.
Selon l'étape "d" du procédé de l'invention, on maintient les puces disposées sur leur support plastique adhésif dans le milieu de traitement au plus pendant 10 heures, à une température comprise entre 15 C et 50 uc. La vitesse de dépôt de la couche isolante sur les faces latérales des puces selon l'invention dépendant de la température du milieu de traitement. Mais, selon un mode d'exécution préférentiel de l'étape "d" du procédé de l'invention, on maintient le milieu de traitement à une température comprise entre 25 C et 50 C.
Plus particulièrement et afin d'obtenir une couche isolante suffisante, le temps d'immersion, dans le milieu de traitement, des puces comportant circuit (s) intégré (s), disposées sur leur support plastique adhésif est préférentiellement compris entre 1 et 6 heures.
Ainsi, au cours du traitement selon le procédé de l'invention, les faces latérales des puces sont
<Desc/Clms Page number 9>
recouvertes par une couche électriquement isolante qui est constituée par de l'oxyde de silicium.
Selon un mode préférentiel d'exécution du procédé de l'invention, le dépôt de la couche électriquement isolante
Figure img00090001

,, Ur lc,-puues, sur les puces, en. particulier sur leurs faces latérales, est contrôlé de façon à obtenir une couche dont l'épaisseur est inférieure ou égale à 1 um. Il convient toutefois de noter que l'épaisseur de la dite couche est d'au moins de 0, 1 um. Préférentiellement, l'épaisseur de la couche isolante déposée selon le procédé de l'invention est comprise entre 0,1 et 0, 5 um.
Comme explicité précédemment, les puces comportant des circuit (s) intégré (s) possèdent une face avant sur laquelle sont disposés les plots de connexion des puces et une face arrière opposée sur laquelle est disposé le support plastique adhésif. Selon l'invention, les puces peuvent être immergées face avant ou face arrière exposées au milieu de traitement. Selon un mode d'exécution du procédé selon l'invention, les puces découpées dans la plaque de silicium sont en position telle sur leur support plastique adhésif que les faces avant desdites puces sont exposées au milieu de traitement. Cette disposition est possible, à condition que les éléments constitutifs desdites faces avants : soient réalisés en des matériaux inattaquables par le milieu ; ou bien, soient protégés dudit milieu par des revêtements inattaquables.
Selon ce mode d'exécution particulier du procédé de l'invention, les plots de connexion des puces, très généralement réalisés en alliage à base d'aluminium, peuvent être protégés par un revêtement approprié, tel que par exemple par un revêtement d'or (l'or étant déposé
<Desc/Clms Page number 10>
selon des techniques de dépôt bien connues de l'homme du métier) à la condition qu'après le dépôt de ce revêtement protecteur particulier (or), l'exposition au milieu de traitement des puces selon l'invention soit réalisée sous atmosphère inerte (sous azote par exemple).
Dans ces divers cas, le mode d'exécution du dépôt d'isolation utilise l'intéressante propriété de sélectivité du procédé : l'isolant est déposé sur les faces latérales de la puce à l'exclusion de tout dépôt sur les plots de connexion de la face avant.
Selon un mode d'exécution du procédé de l'invention, les puces découpées dans la plaque de silicium et encore disposées sur leur support plastique adhésif sont en position retournée, faces arrières accessibles lors du dépôt de la couche isolante.
Cette position retournée des dites plaquettes-puces peut s'effectuer selon la technique décrite ci-dessous, conformément à la figure 3.
La face arrière 104 de la plaque de silicium, opposée à la face avant sur laquelle sont disposés les plots de connexion 120 des puces 100, est placée sur un support plastique adhésif 115 dégradable aux ultraviolets par exemple. La plaque de silicium est alors découpée selon des méthodes classiques connues et les puces 100 désolidarisées sont maintenues ensemble par l'adhésif 115.
Le support plastique adhésif dégradable 115 est alors expose à un rayonnement ultraviolet, afin de réduire sa force d'adhésion.
Puis, selon la figure 3, les plaquettes-puces maintenues par le support plastique adhésif sont placées, face active en contact avec le support, sur un support 110. Ce support a essentiellement pour fonction de maintenir les puces de
<Desc/Clms Page number 11>
circuit 100 en cohésion et de permettre leur manipulation pour l'étape de protection qui suit.
Le support adhésif 115 de la face arrière, déjà dégradé par le rayonnement ultraviolet, est retiré par pelage par exemple afin de laisser nues les faces arrières 104 des puces 100. elon un mode de réalisation préférentiel, le support 110 est constitué par un autre adhésif dégradable.
Le support 110 a, en outre, pour fonction de protéger la face active de la puce 100 lors de l'application de matière isolante. selon l'invention, le procédé permet de déposer une couche électriquement isolante, sous forme de couche mince, sur les faces latérales et la face arrière des puces placées sur le support 110.
Selon un mode de réalisation du procédé de l'invention, préalablement à leur immersion dans le milieu de traitement les puces disposées sur leur support plastique adhésif peuvent subir un traitement d'oxydation de leur surface afin d'augmenter la réactivité de la surface de plaque de silicium prédécoupée. En effet, il a été constaté que la présence d'oxyde natif à la surface du silicium permettait d'accroître la vitesse de dépôt de la couche isolante. En fait, après découpe des puces, le silicium des faces latérales, en particulier, est le siège de l'apparition d'oxyde natif. Il est possible d'augmenter la réactivité du silicium prédécoupé par des procédés connus tel que l'oxygénation, le plasma oxydant, l'ozone généré ou apporté par lampe ultra-violette.
En fin de traitement, les puces sont retirées du bain de traitement, puis sont soumises à un rinçage et enfin séchées, selon les moyens connus.
<Desc/Clms Page number 12>
Les plaquettes-puces traitées selon le procédé de l'invention possèdent, dès lors, une couche électriquement isolante, qui recouvre ses faces latérales et peut également recouvrir la face arrière. Cette couche isolante selon le procédé de l'invention est constituée d'oxyde de silicium et son épaisseur est comprise entre 0,1 um et 1 um, mais préférentiellement comprise entre 0, 1 um et 0,5
Figure img00120001

um.

Claims (30)

  1. Figure img00130001
    'c et 35'C. à une température comprise entre 15 C et 35 C. b-on immerge les plaquettes-puces disposées sur leur support plastique adhésif dans la phase liquide de traitement. c-on ajoute un agent susceptible de provoquer la sursaturation en silice de la phase liquide de traitement. d-on maintlent les dites puces dans le milieu de traitement au plus pendant 10 heures à une température comprise entre environ 15 C et environ 50 C.
    Figure img00130002
    Revendications 1 1. Précédé d'isolation électrique par le dépôt d'une couche isolante sur les faces latérales de puces comportant circuit (s) intégré (s), faces latérales générées par leur découpe dans une plaque de silicium elle-même associée à un support adhésif en plastique qui maintient lesdites puces en position après cette découpe, caractérisé en ce que : a-on prépare une phase liquide de traitement formée d'une solution d'acide flucsilicique saturée en silice
  2. 2. Procédé selon la revendication 1, caractérisé en ce que pour préparer la phase liquide de traitement on ajoute une quantité appropriée d'acide silicique à une solution d'acide fluosilicique, on maintient le mélange sous agitation pendant au plus 6 heures à une température d'au plus 35 OC et on le filtre afin d'enlever la silice non dissoute, pour obtenir une solution d'acide fluosilicique saturée en silice.
  3. 3. Procédé selon la revendication 2, caractérisé en ce qu'on maintient le mélange sous agitation pendant un temps compris entre 3 et b heures à une température comprise entre 25 Oc et 3U uc.
    <Desc/Clms Page number 14>
  4. 4. Procédé selon la revendication 1, caractérisé en ce que pour préparer la phase liquide de traitement on ajoute une quantité appropriée de silice à une solution d'acide fluosilicique, on maintient le mélange sous agitation pendant au plus 20 heures à une température d'au plus 35'C et on le filtre afin d'enlever la silice non dissoute, pour obtenir une solution d'acide fluosilicique saturée en silice.
  5. 5. Procédé selon la revendication 4, caractérisé en ce qu'on maintient le mélange sous agitation pendant un temps compris entre 10 et 18 heures à une température comprise entre 23 C et 30 C.
  6. 6. Procédé selon la revendication 1, caractérisé en ce qu'on dilue la solution d'acide fluosilicique saturée en silice de concentrations comprises entre 2 mol/1 et
    5 mol/1 avec de l'eau pour obtenir une solution d'acide fluosilicique saturée en silice de concentration comprise entre 1 mol/1 et 4 mol/1.
  7. 7. Procédé selon la revendication 1, caractérisé en ce que l'agent pour provoquer la sursaturation en silice de la phase liquide de traitement est choisi parmi le groupe constitué par l'acide borique, l'eau ou de l'aluminium.
  8. 8. Procédé selon la revendication 7, caractérisé en ce que l'agent pour provoquer la sursaturation en silice de la phase liquide de traitement est une solution d'acide borique de concentration de 0,1 mol/1.
  9. 9. Procédé selon la revendication 8, caractérisé en ce que la concentration d'acide borique du milieu de traitement est comprise entre 0,01 mol/1. et 0,02 mol/1.
    <Desc/Clms Page number 15>
  10. 10. Procédé selon la revendication 8, caractérisé en ce que la solution d'acide borique est ajoutée goutte à goutte ou en une seule étape à la phase liquide de traitement.
  11. 11. Procédé selon la revendication 10, caractérisé en ce que lorsque la solution d'acide borique est ajoutée en une seule étape, elle peut être introduite avant l'immersion des puces disposées sur leur support plastique adhésif dans la phase liquide de traitement.
  12. 12. Procédé selon la revendication 1, caractérisé en ce qu'on introduit une solution d'acide chlorhydrique de concentration comprise entre 101 et 10-5 mol/1 dans le milieu de traitement pour augmenter la tension de claquage et améliorer le. qualité de la couche isolante.
  13. 13. Procédé selon la revendication 12, caractérisé en ce que la solution d'acide chlorhydrique a préférentiellement une concentration comprise entre 10-3 et 10-4 mol/1.
  14. 14. Procédé selon la revendication 1, caractérisé en ce que préalablement à leur immersion dans le milieu de traitement les puces disposées sur leur support plastique adhésif peuvent subir un traitement d'oxydation de leur surface.
  15. 15. Procédé selon la revendication 1, caractérisé en ce que les puces découpées dans la plaque de silicium et disposées sur leur support plastique adhésif sont en position directe, faces avants accessibles au milieu de traitement, lors du dépôt de la couche isolante.
  16. 16. Procédé selon la revendication 15, caractérisé en ce que les éléments constitutifs desdites faces avants sont réalisés en des matériaux inattaquables par le milieu de traitement ou sont protégés dudit milieu par des revêtements inattaquables.
    <Desc/Clms Page number 16>
  17. 17. Procédé selon la revendication 16, caractérisé en ce que les plots de connexion des puces sont protégés par un revêtement approprié, préférentiellement en or et, dans ce dernier cas, en ce que l'exposition desdites puces au milieu de traitement est réalisée sous atmosphère inerte.
  18. 18. Procédé selon la revendication 1, caractérisé en ce que les puces découpées dans la plaque de silicium et encore disposées sur leur support plastique adhésif sont en position retournées, faces arrières accessibles lors du dépôt de la couche isolante.
  19. 19. Procédé selon la revendication 1, caractérisé en ce qu'on maintient le milieu de traitement à une température comprise entre 25 C et 50 C.
  20. 20. Procédé selon la revendication 1, caractérisé en ce que le temps d'immersion des puces comportant circuit (s) intégré (s) disposées sur leur support plastique adhésif dans le milieu de traitement est compris entre 1 et 6 heures.
  21. 21. Procédé selon la revendication 1, caractérisé en ce que une circulation de la phase liquide de traitement est maintenue dans le milieu de traitement.
    Figure img00160001
  22. 22. Procédé selon la revendication 1, caractérisé en ce que 22 le dépôt de la couche électriquement isolante sur les puces est contrôlé de façon à obtenir une couche dont l'épaisseur est inférieure ou égale à 1 um.
  23. 23. Procédé selon la revendication 22, caractérisé en ce que la couche électriquement isolante déposée sur les puces est constituée d'oxyde de silicium.
    <Desc/Clms Page number 17>
  24. 24. Procédé selon la revendication 22, caractérisé en ce que l'épaisseur de la couche électriquement isolante est au moins de O, lum.
  25. 25. Procédé selon la revendication 22, caractérisé en ce que l'épaisseur de la couche électriquement isolante est comprise entre 0,1 et 0, 5 um.
  26. 26. Puces comportant au moins un circuit (s) intégré (s) découpé (s) dans une plaque de silicium et encore disposées sur un support plastique adhésif, qui les maintient en position lors de cette découpe, caractérisé en ce que les puces sont isolées selon le procédé de l'une des revendications 1 à 25 et protégées par une couche électriquement isolante constituée d'oxyde de silicium.
  27. 27. Puces comportant circuit (s) intégré (s) selon la revendication 26, caractérisé en ce que la couche électriquement isolante recouvre les faces latérales desdites puces.
  28. 28. Puces comportant circuit (s) intégré (s) selon la revendication 26, caractérisé en ce que la couche électriquement isolante est déposée sur les faces latérales desdites puces à l'exclusion de tout dépôt sur les plots de connexion de la face avant.
  29. 29. Puces comportant circuit (s) intégré (s) selon la revendication 26, caractérisé en ce que l'épaisseur de la couche électriquement isolante est au moins égale à 0, 1 um et inférieur à lum.
  30. 30. Puces comportant circuit (s) intégré (s) selon la revendication 29, caractérisé en ce que l'épaisseur de la couche électriquement isolante est préférentiellement comprise entre 0,1 et 0,5 pm.
FR0014753A 2000-06-23 2000-11-10 Procede d'isolation electrique de puces comportant des circuits integres par le depot d'une couche isolante Expired - Fee Related FR2828333B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0014753A FR2828333B1 (fr) 2000-06-23 2000-11-10 Procede d'isolation electrique de puces comportant des circuits integres par le depot d'une couche isolante

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0008230A FR2828332A1 (fr) 2000-06-23 2000-06-23 Procede d'isolation electrique de puces comportant des circuits integres par le depot d'une couche isolante
FR0014753A FR2828333B1 (fr) 2000-06-23 2000-11-10 Procede d'isolation electrique de puces comportant des circuits integres par le depot d'une couche isolante

Publications (2)

Publication Number Publication Date
FR2828333A1 true FR2828333A1 (fr) 2003-02-07
FR2828333B1 FR2828333B1 (fr) 2003-11-07

Family

ID=26212493

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0014753A Expired - Fee Related FR2828333B1 (fr) 2000-06-23 2000-11-10 Procede d'isolation electrique de puces comportant des circuits integres par le depot d'une couche isolante

Country Status (1)

Country Link
FR (1) FR2828333B1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS535970A (en) * 1976-07-07 1978-01-19 Toshiba Corp Semiconductor device
JPS53120271A (en) * 1977-03-29 1978-10-20 Mitsubishi Electric Corp Semiconductor device
JPS5760844A (en) * 1980-09-30 1982-04-13 Nec Corp Semiconductor device
US5144407A (en) * 1989-07-03 1992-09-01 General Electric Company Semiconductor chip protection layer and protected chip
FR2779272A1 (fr) * 1998-05-27 1999-12-03 Gemplus Card Int Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule
FR2779851A1 (fr) * 1998-06-12 1999-12-17 Gemplus Card Int Procede de fabrication d'une carte a circuit integre et carte obtenue

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS535970A (en) * 1976-07-07 1978-01-19 Toshiba Corp Semiconductor device
JPS53120271A (en) * 1977-03-29 1978-10-20 Mitsubishi Electric Corp Semiconductor device
JPS5760844A (en) * 1980-09-30 1982-04-13 Nec Corp Semiconductor device
US5144407A (en) * 1989-07-03 1992-09-01 General Electric Company Semiconductor chip protection layer and protected chip
FR2779272A1 (fr) * 1998-05-27 1999-12-03 Gemplus Card Int Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule
FR2779851A1 (fr) * 1998-06-12 1999-12-17 Gemplus Card Int Procede de fabrication d'une carte a circuit integre et carte obtenue

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 002, no. 040 (E - 022) 16 March 1978 (1978-03-16) *
PATENT ABSTRACTS OF JAPAN vol. 002, no. 150 (E - 078) 15 December 1978 (1978-12-15) *
PATENT ABSTRACTS OF JAPAN vol. 006, no. 136 (E - 120) 23 July 1982 (1982-07-23) *

Also Published As

Publication number Publication date
FR2828333B1 (fr) 2003-11-07

Similar Documents

Publication Publication Date Title
EP1338030B1 (fr) Procede de fabrication d&#39;un substrat notamment pour l&#39;optique, l&#39;electronique ou l&#39;optoelectronique et substrat obtenu par ce procede
EP2596524B1 (fr) Procede d&#39;assemblage par collage direct entre deux elements comprenant des portions de cuivre et de materiaux dielectriques
WO2006000691A1 (fr) Support d&#39;epitaxie hybride et son procede de fabrication
WO2005064657A1 (fr) Procede de scellement de deux plaques avec formation d&#39;un contact ohmique entre celles-ci
EP2764535B1 (fr) Procédé de double report de couche
WO2003092041B1 (fr) Procede pour fabriquer un substrat presentant une couche utile sur un support a haute resistivite
FR2788375A1 (fr) Procede de protection de puce de circuit integre
KR101963933B1 (ko) 기판을 코팅 및 본딩하기 위한 방법
EP0002166A2 (fr) Support pour microplaquettes de circuits intégrés, et son procédé de fabrication
EP3425657A1 (fr) Procede de realisation d&#39;une interface destinee a assembler temporairement un support microelectronique et une poignee de manipulation, et interface d&#39;assemblage temporaire
FR2828333A1 (fr) Procede d&#39;isolation electrique de puces comportant des circuits integres par le depot d&#39;une couche isolante
CA2409237A1 (fr) Procede de fabrication d&#39;un composant electronique incorporant un micro-composant inductif
WO2011000899A1 (fr) Procédé de modification de la structure cristalline d&#39;un élément en cuivre
LU83831A1 (fr) Procede de fabrication de dispositifs semi-conducteurs et dispositifs semi-conducteurs ainsi obtenus
FR2828332A1 (fr) Procede d&#39;isolation electrique de puces comportant des circuits integres par le depot d&#39;une couche isolante
EP3496132B1 (fr) Procede de collage par adhesion directe
EP4000090B1 (fr) Procédé de collage hydrophile de substrats
EP4088309B1 (fr) Procede d&#39;assemblage de deux substrats semi-conducteurs
CA2409241A1 (fr) Procede de fabrication d&#39;un composant electronique incorporant un micro-composant inductif
EP0933812B1 (fr) Electroplacage d&#39;éléments conducteurs dans un circuit intégré
KR20230112633A (ko) 적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법
CA2409232A1 (fr) Procede de fabrication d&#39;un composant electronique incorporant un micro-composant inductif
EP4135007A1 (fr) Procédé de fabrication de composants radiofréquence
FR2852869A1 (fr) Traitement superficiel d&#39;une plaquette semiconductrice avant collage
EP4280261A1 (fr) Procede de collage temporaire

Legal Events

Date Code Title Description
CD Change of name or company name
TP Transmission of property
ST Notification of lapse

Effective date: 20140731