CA2409237A1 - Procede de fabrication d'un composant electronique incorporant un micro-composant inductif - Google Patents
Procede de fabrication d'un composant electronique incorporant un micro-composant inductif Download PDFInfo
- Publication number
- CA2409237A1 CA2409237A1 CA002409237A CA2409237A CA2409237A1 CA 2409237 A1 CA2409237 A1 CA 2409237A1 CA 002409237 A CA002409237 A CA 002409237A CA 2409237 A CA2409237 A CA 2409237A CA 2409237 A1 CA2409237 A1 CA 2409237A1
- Authority
- CA
- Canada
- Prior art keywords
- copper
- layer
- substrate
- component
- turns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000001939 inductive effect Effects 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000008569 process Effects 0.000 title claims description 25
- 239000010949 copper Substances 0.000 claims abstract description 97
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 96
- 229910052802 copper Inorganic materials 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 230000000284 resting effect Effects 0.000 claims abstract description 3
- 239000011347 resin Substances 0.000 claims description 34
- 229920005989 resin Polymers 0.000 claims description 34
- 238000000151 deposition Methods 0.000 claims description 33
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical group C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 20
- 238000004140 cleaning Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 238000005202 decontamination Methods 0.000 claims description 8
- 230000003588 decontaminative effect Effects 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 230000009972 noncorrosive effect Effects 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- -1 SiOC Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- WKWOFMSUGVVZIV-UHFFFAOYSA-N n-bis(ethenyl)silyl-n-trimethylsilylmethanamine Chemical compound C[Si](C)(C)N(C)[SiH](C=C)C=C WKWOFMSUGVVZIV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052702 rhenium Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 3
- 238000002955 isolation Methods 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000008030 elimination Effects 0.000 description 6
- 238000003379 elimination reaction Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 150000001879 copper Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KCXVZYZYPLLWCC-UHFFFAOYSA-N EDTA Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(O)=O)CC(O)=O KCXVZYZYPLLWCC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- QRUDEWIWKLJBPS-UHFFFAOYSA-N benzotriazole Chemical compound C1=CC=C2N[N][N]C2=C1 QRUDEWIWKLJBPS-UHFFFAOYSA-N 0.000 description 2
- 239000012964 benzotriazole Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 229960001484 edetic acid Drugs 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002659 electrodeposit Substances 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052762 osmium Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- RJTANRZEWTUVMA-UHFFFAOYSA-N boron;n-methylmethanamine Chemical compound [B].CNC RJTANRZEWTUVMA-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 229910000366 copper(II) sulfate Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
L'invention concerne un procédé permettant de fabriquer des composants électroniques incorporant un micro-composant inductif, disposé au dessus d' un substrat. Un tel composant comporte: - une couche (10) de matériau à faible permittivité relative, reposant sur la face supérieure du substrat (1); - un ensemble de spires métalliques (30-31), définies au-dessus de la couche (10) de matériau à faible permittivité relative; - une couche (15) barrière à la diffusion du cuivre, interposée entre les spires métalliques (30-31) et la couche de matériau à faible permittivité relative.
Description
PROCEDE DE FABRICATION D'UN COIVTPOSANT ELECTRONIQUE
INCORPORANT UN MICROCOMPOSANT INDUCTIF
Domaine Technique L'invention se rattache au domaine de la microélectronique. Plus précisément, elle vise un procédé permettant de réaliser des micro-composants inductifs sur un substrat, qui peut lui-même incorporer un circuit intégré.
Ces composants peuvent notamment être utilisés dans les applications de type radiofréquences, par exemple dans le domaine des télécommunications.
L'invention vise plus spécifiquement un procédé permettant d'obtenir des circuits possédant des performances nettement plus élevées que les composants existants, notamment en ce qui concerne la valeur du facteur de qualité. Le procédé
objet de l'invention, limite également le nombre d'étapes nécessaires pour la réalisation de tels composants, et assure une bonne reproductibilité des caractéristiques des composants qu'il permet de fàbriquer.
Techniques antérieures Dans le document FR 2 791 470, le Demandeur a décrit un procédé de fabrication permettant de réaliser des micro-inductances ou des micro-transformateurs au-dessus d'un substrat, et notamment au-dessus d'~.m circuit intégré. De façon résumée, ce procédé consiste ~ déposer une couche de matériau de faible permittivité relative puis à réaliser une gravure de ce matériau au niveau d'une ouverture réalisée dans un masque dur, à l'aplomb d'un plot de connexion avec le reste du circuit intégré, de manière à définir un trou d'interconnexion, également appelé "via"
Après avoir déposé une résine au-dessus du masque dur, on grave cette derniére pour former les canaux définissant la géométrie des spires du composant inductif. On procède par la suite à un dépôt de cuivre, par voie électrolytique, au-dessus du plot de connexion, et dans les canaux définis dans la résine supérieure.
INCORPORANT UN MICROCOMPOSANT INDUCTIF
Domaine Technique L'invention se rattache au domaine de la microélectronique. Plus précisément, elle vise un procédé permettant de réaliser des micro-composants inductifs sur un substrat, qui peut lui-même incorporer un circuit intégré.
Ces composants peuvent notamment être utilisés dans les applications de type radiofréquences, par exemple dans le domaine des télécommunications.
L'invention vise plus spécifiquement un procédé permettant d'obtenir des circuits possédant des performances nettement plus élevées que les composants existants, notamment en ce qui concerne la valeur du facteur de qualité. Le procédé
objet de l'invention, limite également le nombre d'étapes nécessaires pour la réalisation de tels composants, et assure une bonne reproductibilité des caractéristiques des composants qu'il permet de fàbriquer.
Techniques antérieures Dans le document FR 2 791 470, le Demandeur a décrit un procédé de fabrication permettant de réaliser des micro-inductances ou des micro-transformateurs au-dessus d'un substrat, et notamment au-dessus d'~.m circuit intégré. De façon résumée, ce procédé consiste ~ déposer une couche de matériau de faible permittivité relative puis à réaliser une gravure de ce matériau au niveau d'une ouverture réalisée dans un masque dur, à l'aplomb d'un plot de connexion avec le reste du circuit intégré, de manière à définir un trou d'interconnexion, également appelé "via"
Après avoir déposé une résine au-dessus du masque dur, on grave cette derniére pour former les canaux définissant la géométrie des spires du composant inductif. On procède par la suite à un dépôt de cuivre, par voie électrolytique, au-dessus du plot de connexion, et dans les canaux définis dans la résine supérieure.
2 Un tel procédé présente un certain nombre d'inconvénients, parmi lesquels on peut noter essentiellement le fait que l'étape de dépôt électrolytique assure à la fois la formation des spires du composant inductif, ainsi que le remplissage du trou d'interconnexion, permettant le contact avec le plot métallique relié au circuit intégré. Ces zones étant de profondeurs différentes, il s'ensuit que le dépôt électrolytique s'effectue de manière différente au niveau des spires et au niveau du trou d'interconnexion. On observe ainsi certaines irrégularités au niveau de la formation des spires qui sont préjudiciables à la bonne régularité des performances électriques du composant inductif.
En outre, lors de l'étape de gravure de la résine supérieure, il est nécessaire d'effectuer une gravivre plus longue au niveau du trou d'interconnexion, par comparaison avec les zones dans lesquelles sont formés les canaux destinés à
recevoir les spires. Cette différence de profondeur de gravure provoque une libération de composés chimiques au niveau du fond du trou d'interconnexion, ce qui perturbe l'opération ultérieure de dépôt électrolytique de cuivre.
Un des objectifs de l'invention est de pallier ces différents inconvénients, et notamment de permettre de réaliser des composants qui possèdent des caractéristiques dimensionnelles aussi précises que possible, de manière à
conférer des perfoumances électriques optimales.
Exposé de l'invention L'invention concerne donc un procédé de fabrication d'un composant électronique. Un tel composant incorpore un micro-composant inductif, tel qu'une inductance ou un transformateur, qui est situé aii-dessus d'un substrat, et relié à ce substrat au moins par un plot métallique.
Confomément à l'invenüon, ce procédé se caractérise en ce qu'il comporte les étapes suivantes a) déposer sur le substrat une couche de matériau à faible permittivité
relative ;
b) déposer une couche formant un masque dur ;
c) réaliser une ouverture dans le masque dur, à l'aplomb des plots métalliques ;
d) graver la couche de matériau à faible permittivité relative jusqu'au plot métallique, pour former un trou d'interconnexion e) déposer une couche formant barrière à la diffusïon du cuivre ;
t~ déposer une couche amorce de cuivre ;
g) déposer un masque de protection, et à l'éliminer au niveau du trou d'interconnexion ;
h) déposer du cuivre, par voie électrolytique, dans le trou d'interconnexion ;
i) éliminer le reste du masque de protection ;
j) déposer une couche de résine supérieure d'une épaisseur voisine de l'épaisseur des spires du micro-composant inductif ;
k) graver la couche de résine supérieure pour former des canaux définissant la géométrie des spires du micro-composant inductif 1) déposer du cuivre par voie électrolytique dans les canaux ainsi gravés ;
m) éliminer le reste de la couche de résine supérieure ; .
n) graver la couche amorce de cuivre entre les spires de cuivre ;
o) graver la couche barrière à la diffusion du cuivre entre les spires du micro-composant inductif.
Ainsi, le procédé conforme à l'invention enchaîne un certain nombre d'étapes qui procurent certaines améliorations par rapport aux procédés de l'Art antérieur.
On notera notamment que le dépôt électrolytique de cuivre intervient en deux étapes distinctes, à savoir tout d'abord une première étape permettant de combler le trou d'interconnexion, ce qui permet dans un premier temps de faire croître du cuivre jusqu'au niveau du plan inférieur du mïcro-composant inductif. Dans une seconde étape, on procède à un dépôt électrolytique de cuivre, qui forme simultanément les spires du composant inductif et la zone de liaison des spires avec la via déjà comblée dans l'étape de dépôt antérieur.
De la sorte, en dissociant ces deux dépôts de cuivre, on assure une homogénéité de ce dépôt qui est favorable à la régularité de la forme des spires, et donc à la qualité des performances éicctriques ainsi qu'à la reproductibilité
du procédé.
On notera également que ce procédé peut étre utilisé sur différents types de substrat. Ainsi, dans une premiére famille d'application, Ie procédé peut être mis en oeuvre sur un substrat semi-conducteur, et notamment un substrat ayant été
préalablement fonctionnalisé pour former un circuit intégré.
Dans d'autres types d'applications, il peut s'agir d'un substrat spécifique, tel qu'un substrat amorphe du type verre ou quartz, ou plus généralement un substrat possédant des propriétés électriques, optiques ou magnétiques appropriées à
certaines applications.
En pratique, le matériau de faible pezmittivité relative, qui est dëposé sur le substrat peut être du benzocyclobutène (BCB), ou voire encore un matériau analogue, dont la permittivité relative est typiquement inférieure à 3.
En pratique, l'épaisseur de cette couche de matériau de faible permittivité
relative peut être comprise entre 10 et 40 micromètres, étant préférentiellement voisine de 20 micromètres.
L'épaisseur de cette couche définit sensiblement l'éloignement entre le 25 composant inductif et le substrat. Cette distance, combinée avec la permittivité
relative du matériau de cette couche définit la capacité parasite existant entre le composant inductif et le substrat, capacité qu'il est hautement souhaitable de minimiser.
30 En pratique, le matériau utilisé pour former le masque dur au-dessus du BCB
peut être choisi dans le groupe comprenant : SiC, SiOC, SiN, SION, Si;N4, SiO~, Y,O;, Cr pris isolément ou en combinaison.
Ces matériaux présentent des propriétés de bonne compatibilité avec le BCB, notamment une forte adhésion comme masque dur sur la surface du BCB. Ces matériaux présentent des propriétés mécaniques adéquates pour leur utilisation en masquinage, ce qui évïte l'apparition de trop fortes contraintes au niveau de la jonction entre le masque dur et la couche sous jacente de BCB. Par ailleurs, par un choix judicieux de ces matériaux ayant pour fonction de masque dur à des fins de gravure des trous d'interconnexion, une sélectivité élevée de la gravure du BCB
par rapport à ces matériaux est acquise, de manière à éviter toute sur-gravure du BCB et obtenir ainsi les profiles souhaités sans délaminage.
Les contraintes entre le BCB et le masque dur pourraient en effet se transmettre jusqu'au substrat et provoquer d'éventuelles ruptures de ce dernier. Ces phénomènes de trop fortes contraintes sont notamment observées dans les procédés de l'Art antérieur qui utilisent des couches épaisses de certains métaux pour réaliser le masque dur au-dessus d'une couche de BCB avec pour conséquence des risques de mauvaises adhésion.
En pratique, et notamment lorsque le masque dur est conducteur, et typiquement à base de chrome, on peut procéder à l'élimination de ce masque dur, avant le dépôt de la couche barrière à la diffusion du cuivre, de façon à
éliminer toute zone conductrice entre spires.
Selon une autre caractéristique de l'invention, on dépose une couche formant barrière à la diffusion du cuivre au-dessus de la couche de matériau de faible permittivité relative, lorsque le masque dur a été éliminé. Cette couche barrière permet d'isoler la couche sous-jacente du cuivre qui va être ultérieurement déposée, notamment sous la forme de la couche amorce. Cette couche barrière caractéristique évite la migration du cuivre à travers Ia couche de faible permittivité relative, ce qui aurait pour effet d'augmenter cette permittivité, et donc d'augmenter la capacité parasite entre le micro-composant inductif et le substrat et créer des sources de défectivité. Cette couche barrière évite également que le E
cuivre ne vienne migrer à l'intérieur du substrat, avec des conséquences préjudiciables sur la qualité ou le ~anctionnement du circuit intégré.
En pratique, la couche barrière peut être réalisée en tungstène ou à partir d'un matériau choisi dans Ie groupe comprenant 7,i W, Ti, TiN, Ta, TaN, Mo, WN, Ru, Re, Cr, Os . Ces matériaux peuvent être utilisés seuls ou en combinaison.
Avantageusement en pratique, la couche baurière à la diffusion peut présenter une épaisseur comprise entre L 00 et 400 A.
Selon une autre caractéristique de l'invention, le procédé peut comporter une étape d'enrichissement de la couche amorce de cuivre. Cette couche amorce joue le rôle d'électrode pour les dépôts ultérieurs de cuivre par voie électrolytique.
Il peut s'avérer utile dans certaines conditions, d'améliorer la régularité et la morphologie, l'état d'oxydation du cuivre, la rugosité et le déficit de sites de nucléation de (a couche amorce. Cette couche amorce est déposée par voie physico-chimique et plus particulièrement par la technique dite de pulvérisation et selon sa variante de métal ionisé à source plasma. Dans ce cas, on procède à
une étape d'en nchissernent de cette couche amorce en soumettant la couche amorce à
un bain d'électrolytes. Ce bain comprenant des sels de cuivre permet un dépôt de cuivre dans les éventuels espaces existants entre les îlots de cuivre préalablement déposés lors de la réalisation de la couche amorce. Cette étape d'enrichissement assure donc un lissage de cette couche amorce de manière à améliorer le dépôt ?5 électrolytique ultérieur.
Avantageusement en pratique, on peut procéder à une étape de recuit, permettant de faire croître la taille des cristaux de cuivre déposés lors des étapes de dépôt électrolytique. Cette étape de recuït, typiquement par exposition du composant à une température comprise entre 150 et 400°C pendant une durée de quelques minutes, assure une uniformïté cristalline du cuivre déposé, et donc fhornogénéité et le caractère conducteur du cuivre qui formera les spires du composant inductif. On améliore ainsi les qualités électriques du composant en diminuant le nombre de singularités pouvant être la source de points résistifs ou de faiblesses mécaniques.
Avantageusement en pratique, on peut procéder à une étape de décontaminaüon du cuivre susceptible de migrer dans le substrat, notamment au niveau des faces latérales et postérieures du substrat ainsi qu'à sa circonférence. En effet, lorsque le composant est soumis à un bain contenant des sels de cuivre solubles dans un solvant judicieusement choisi, ï1 convient d'éliminer un excès de dépôt de cuivre. En effet, lorsque ce métal est déposé selon des techniques d'électrolyse et selon une distribution spécifique de courant entre la cathode et l'anode, on observe généralement un excès de dépôt de cuivre en circonférence du substrat. Par ailleurs, Ie processus de convection et de transfert de masse, qui est à
la base de la technique de dépôt par électrolyse de l'élément Cuivre, engendre sur les faces latérales ou postérieure du substrat un flux possible et une diffusion sur certaines zones du substrat. ,Af n d'éviter leur éventuelle migration dans le substrat il est recommandé d'utiliser cette étape.
En pratique, cette étape de décontamination peut avoir lieu après l'une et l'autre des deux étapes de dépôt électrolytique.
En pratique, le masque de protection déposé lors de l'étape suivant le dépôt de couches amorces de cuivre, peut être formé d'une résine photonégative. Ceci permet son élimination de façon aisée au fond du trou d'interconnexion dans lequel aura lieu ultérieurement le premier dépôt électrolytique de cuivre. La modification des propriétés de la résine photosensible permet de la durcir sur les zones exposées lors de l'exposition du masque de lithographie. On évite ainsi un dépôt de cuivre en surface, grâce à l'écran ainsi formé à la surface de la couche amorce enrichie par la résine durcie.
Avantageusement en pratique, avant l'étape de dépôt de la résine supérieure, on peut procéder à un traitement utilisant nu choix soit fhexaméthyledisilazane (HMDS) soit le divinyltetramethyldisilazane (DVTMDS). Ce traitement permet de conférer des propriétés de banne adhésion du cuivre sur la résine, ce qui améliore la croissance du cuivre sur les flancs verticaux des canaux destinés à
recevoir les spires.
Selon d'autres caractéristiques de l'invention, on peut procéder à certaines étapes de nettoyage par voie chimique non. corrosive vis à vis du cuivre. Ces étapes de nettoyage peuvent intervenir postérieurement au dépôt électrolytique de cuivre, ainsi qu'après l'étape de dépôt de la couche amorce de cuivre, ou bien encore le dépôt de la couche barrière à diffusion du cuivre.
L'invention concerne également un micro-composant électronique pouvant être réalisé selon le procédé exposé ci-avant. Un tel. composant incorpore un micro-composant inductif situé sur un substrat, et relié à ce dernier par au moins un plot métallique.
Ce composant comporte une couche de matériau à faible permittivité relative, reposant sur la face supérieure du substrat ;
- un ensemble de spires métalliques, définies au-dessus de la couche de matériau à faible permittivité relative ;
- une couche barrière à la diffusion du cuivre, interposée entre les spires métalliques et la couche de matérïau à faible permittivité relative.
Description sommaire des figures La manière de réaliser l'invention ainsi que les avantages qui en découlent ressortiront bien de la description de l'exemple de réalisation qui suit, à
l'appui des figures 1 à 19 annexées, qui sont des représentations en coupe, au niveau d'un plot de connexion, du substrat et des différentes couches qui sont déposées au fur et à
mesure des étapes du procédé.. Les épaisseurs des différentes couches illustrées aux figures sont données pour permettre la comprëhension de l'invention, et ne sont pas toujours en rapport avec les épaisseurs et dimensions réelles.
Manière de réaliser l'invention Comme déjà évoqué, l'invention concerne un procédé permettant de réaliser des micro-composants inductifs sur un substrat. Dans l'exemple illustré aux figures, le substrat ( 1 ) utilisé est un substrat ayant préalablement été
traité de manière à former un circuit intégré. Néanmoins, d'autres substrats différents peuvent être utilisés, tel que notamment des substrats à base de quartz ou de verre.
Ainsi, un tel substrat ( 1 ), comme illustré à la figure 1 comporte le niveau supérieur (2) du circuit intégré proprement dit, surmonté d'une couche (3) de substrat dopé.
Dans la figure représentée, le substrat (I) comporte également un plot métallique (4), réalisé en un métal lequel peut être en aluminium ou un alliage 1.5 d'aluminium ou en cuivre dont la face supérieure (5) est accessible. Les bords (6) de ce plot métallique, ainsi que la face supérieure (7) de la couche dopée sont recouverts d'une couche de passivation (8).
Le procédé conforme à l'invention peut enchaîner les différentes étapes '20 décrites ci-après, étant entendu que certaines peuvent être réalisées de façon différente, tout en obtenant des résultats analogues. Certaines étapes peuvent être également considérées comme utiles mais non indispensables, et donc à ce titre être omises sans sortir du cadre de l'invention.
25 Etape n° 1 La première étape consiste à assurer un nettoyage de la face supérieure (5) du plot de connexion métallique (~#) ainsi que de la couche de passivation (8) déposée sur le substrat. Ce nettoyage se réalise par voie chimique humide.
30 Etape n° 2 Comme illustré à la figure 2, on procède par la suite au dëpôt d'une couche ( 10) de benzocyclobutène (BCB), ou d'un éventuel matériau équivalent, possédant une permittivité relative inférieure à 3. Ce dépôt est effectué par un procédé
dit de "dépôt par rotation", également appelé "Spin on deposition". L'épaisseur déposée est voisine de 20 micromètres.
5 Etape n° 3 On procède par la suite à un nettoyage de la face supérieure ( 11 ) de la couche ( 10) de BCB. Ce nettoyage, effectué avec un bain approprié, assure le nettoyage et la préparation de la face supérieure ( 11 ) de la couche de BCB ( 10).
10 Etape n° 4 Comme illustré à la f Bure 3, on procède par la suite au dépôt d'une couche (12) formant un masque dur au-dessus de la couche de BCB (10). Cette couche ( 12) présente une épaisseur de l'ordre de 200 ~. Le matériau employé est préférentiellement du carbure de silicium (SiC), mais il pourrait être également du SiOC, SiN, Si;N4, SION, SiO~, Si02, Cr ou de 1Y2 03 ou tout autre matériau, dés lors que la sélectivité de grawre par rapport au matériau de la couche inférieure est au moins de 10 : 1.. Cette couche (12) de masque dur peut être déposée par un procédé de dépôt chimique en phase vapeur assisté par plasma, ou PECVD pour "Plasma Enhanced Chemical Vapor Deposition".
Etape n° 5 Par la suite, on réalise une ouverture ( 13) dans le masque dur (12), comme illustré à la figure 4, par un procédé de lithographie et une gravure chimique appropriée utilisant un procédé par voie humide tel qu'un bain à base d'acide hypophosphorique à la température de 180°C, si le masque dur est composé de nitrure de silicium, ou une gravure sèche par plasma utilisant un gaz réactif comportant du fluorine tel que le CFa :H2 par exemple.
Etape n° 6 Par la suite, on procède comme illustré à la figure 5, à la gravure de la couche de BCB ( 10), à l'aplomb du plot métallique de connexion (4), de maniëre à
former le trou d'interconnexion (14), égaiement appelé via. La gravure de la couche de l BCB peut s'effectuer notamment par L'emploi d'un mélange de gaz tel que Ie mélange Ar/CF4i0~ ou bien encore par un plasma radiofréquence utilisant d'autres réactants.
Étape n° 7 Par la suite, comme illustré à la figure (i, on procède à l'élimination du masque dur qui demeurait sur les parties restantes de la couche de BCB (10).
L'élimination de ce masque dur s'effectue par décapage, grâce à l'emploi d'une solution composée de Ce(S04)~; 2(NH4)ZSOø : HC104 : Eau désionisée si le masque dur est en chrome par exemple. Le masque dur peut également ne pas être éliminé, et donc conservé sur la couche ( 10) de BCB, en fonction du matériau qui le constitue, et notamment s'il s'agit de SiC, SiN ou SION par exemple.
Étape n° 8 1 S On peut procéder par la suite à un nettoy age du trou d'interconnexion ( 14) selon différents procédés. Ainsi, il peut s'agir d'un nettoyage par voie chimique, mettant en oeuvre un mélange semi-aqueux non corrosif. On peut également assurer un nettoyage par voie sèche, en utilisant un plasma d'argon, sous une puissance de l'ordre de 300 kilowatts, en soumettant la zone ( 14) à des ondes radiofréquences pendant une durée voisine de la minute, et à température ambiante.
Étape n° 9 Comme illustré à la figure 7, on procède par la suite au dépôt d'une couche ( I S) barrière à ta diffusion du cuivre. Cette couche ( 15) est préférentiellement en en un alliage de Titane et Tungstène, ou bien en une superposition de Titane et de Nitrure de Titane, ou bien encore de Tantale et de Nitrure de Tantale. Cette couche ( 1 S ) peut également être réalisée en Nitrure de 'Tungstène, ou bien par une simple couche de Tungstène, de Molybdène, d'Osmium, ou de Ruthénium. Cette couche ( 15), d'une épaisseur comprise entre 100 et 400 ~, peut être déposée par différentes techniques, et notamment par pulvérisation. procédé également connu sous l'abréviation de PVD - IIVIP pour "Physical Vapor Deposition - Ionized Metal Plasma", ou par des techniques de dépôt chimique en phase vapeur connue sous le nom de CVD « Chemical Vapor Deposition» et ALD « Atomic Laye:
Deposition ».
Etape n° 10 Comme illustré à la figure 8, on procède par la suite au dépôt d'une couche ( I 6) amorce de cuivre. Cette couche amorce ( 1 G) peut être déposée par différentes techniques, et notamment par pulvérisation, procédé également connu sous l'abréviation de PVD - IMP pour "Physical Vapor Deposition - Ionized Metal 1~0 Plasma", ou par des techniques de dépôt chimique en phase vapeur connue sous le nom de CVD « Chemical Vapor Deposition» et ALD « Atomic Layer Deposition La couche ainsi obtenue présente une épaisseur comprise typiquement entre 500 et 2000 ~.
Etape n° 1 I
Par la suite, et comme illustré â la figure 9, on procède à une étape d'énrichissement de la couche amorce (I6) par voie électrolytique. On peut utiliser un bain des sels de cuivre, tels que CuS04:5H20. On peut également procéder par apport d'un agent réducteur tel que du diméthylamineborane, en substitution du 2.0 courant électrolytique.
Cette étape d'enrichissement permet de combler les espaces entre les îlots de cuivre qui ont été préalablement déposés pour former la couche amorce. La surface de la couche amorce ( 1 G) est donc ainsi lissée. ce quï favorise l'étape ultérieure de dépôt électrolytique. Cette étape permet d'augmenter l'épaisseur de la couche amorce à l'intérieur de la via et: plus particulièrement sur les faces intérieures et au fond du trou d' interconne;~ion.
Etape n° 12 Par la suite, comme illustré à la figure 10, on dépose sur les faces ( 17) de la couche amorce ( 1 C ) parallêles au substrat, une couche ( 18) de résine photonégative. Ce dépôt (20) a également eu lieu dans le fond (19) du trou 1i d'interconnexion, mais pas sur les parois verticales (21 ) de ce même trou.
Cette couche ( 18,20) de résine photonégative présente une épaisseur de l'ordre de 000 A.
5 Étape n° 13 Par la suite, comme illustré à la figure 11, on procède à l'élimination de la couche (20) de résine photo négative située au fond ( 17) du trou d'interconnexion (14). Le reste (18) de la résine photo-négative n'est pas éliminée par suite du processus de photo exposition ce qui durcit la résine exposée.
uo Étape n° 14 Par la suite, on procède à une étape de nettoyage par application d'une solution non corrosive pour le cuivre, de manière à obtenir un état de surface optimal en ce qui concerne le fond ( 19) du trou d'interconnexion ainsi que ses parois latérales (21 ). Le bain utilisé est une solution aqueuse et peut contenir des molécules inhibitrices de corrosion telles que du benzotrïazole.
Étape n° 15 Comme illustré à la figure 12, on procède par la suite à un dépôt électrolytique de cuivre, de manière à assurer un remplissage (22) du trou d'interconnexion ( 14) par une technique connue sous le nom « electroplating ».
Cette technique est basée sur l'utilisation d'un bain d'électrolytes dont la formulation est judicieusement définie pour obtenir une qualité de Cuivre optimale, à savoir une résistïvité avant croissance des grains lors d'un recuit compris entre 1,9~uS2.cm et 2,3p.S2.cm et préférentiellement compris entre 2pS2.cm et 2,15yS2.cm. Par ailleurs, la définition du dépôt est directement fonction de la géométrie de la cellule électrochimique, de la distance entre la cathode et l'anode, de la forme et des caractéristiques de chaque électrode ainsi que de la zone et de la surface sur laquelle on va déposer. Les bains utilisés peuvent être par exemple ceux commercialisés sous la dénomination "Cu VIAFORM" par la société
ENTHONE, ou "Cu GLEAM ELECTRODEPOSIT 6000" par la société
SHIPLEY.
Étape n° 16 Par la suite on peut procéder à une étape de décontamination, permettant d'éliminer toute trace de cuivre qui serait susceptible de venir migrer dans le substrat ou dans tout autre partie sur laquelle les ions de cuivre ont pu se déposer.
Cette étape de décontamination permet notamment de nettoyer l'amère du substrat, ainsi que les zones périphériques du substrat. Parmi ces zones périphériques, on entend les faces latérales du substrat, perpendiculaires au plan principal du substrat ainsi que les arêtes du substrat: sur lesquelles ont pu venir s'accumuler des dépôts superflus de cuivre liés au processus de dépôt du cuivre selon la technique utilisée.
Cette étape de décontamination s'effectue par voie chimique et humide au moyen d'outil permettant le traitement face par face du substrat, en utilisant un bain contenant un mélange de péroxyde d'hydrogène et d'acide sulfurique.
Étape n° 1 î
Par la suite, on procède comme illustré à la figure 13 à l'élimination par décapage du masque de résine photo négative qui protégeait la couche amorce de cuivre au-dessus des zones de BCB ( 10).
Étape n° 18 On procède par la suite à une étape de nettoyage par application d'un bain non corrosif pour le cuivre, de manière à éliminer toute trace de résine sur la couche amorce ( 10), en vue de faciliter le dépôt des couches ultérieures.
Étape n° 1 On procède par la suite à une étape dite de "'recuit", permettant de réorganiser la structure cristalline du cuivre (22) déposé dans le trou d'interconnexion (14), en faisant croître la taille des grains élémentaires cristallins. Cette étape utilise une technique connue sous le nom de "RTP" pour "Rapid Thermal Processing" pendant laquelle le composant est soumis à une température de l'ordre de 150 à
400° C, voisine préférentiellement de 300°C, pendant une durée de 10 secondes à
minutes et préférentiellement pendant 5 minutes. Le composant est maintenu sous une atmosphère d'un gaz inerte ou bien sous vide évitant toute oxydation et diffusion de l'oxygène dans le milieu cristallin du cuivre. La définition des paramètres est judicieusement choisie pour obtenir une qualité de Cuivre optimale 5 à savoir une résistivité après croissance des grains compris entre 1,7~.S2~.cm et Z~,S2.cm mais préférentiellement compris entre 1,72uS2.cm et 1,82~.S2.cm.
Etape n° 20 On procède ensuite à un étalement par effet centrifuge soit 1.0 d'hexaméthyledisilazane (HN1DS) soit le divinyltétramethyldisilazane (DVTMDS).
Ceci permet d'optimiser l'état de surface des flancs verticaux de la résine qui sera déposée ultérieurement, et dans laquelle pourront diffuser fHDMS ou Ie DVTMDS lors des étapes de recuit, car ces additifs abaissent la tension de surface de cette résine. Ce traitement favorise une meilleure adhésion du cuivre sur les 15 flancs verticaux de la résine déposée ultérieurement, et qui forment les parois de la via (14).
Etape n° 21 Par la suite, on procède au dépôt d'une couche (25) de résine supérieure, 20 comme illustrée à la figure 14. Cette résine (25) est du type photosensible positive, pour permettre les lithographies ultérieures. Cette résine (25) résiste aux chimies acides des dépôts électrolytiques.
La couche (2S) de résine supérieure ainsi déposée présente une épaisseur 25 comprise entre 10 et 50 microns, préférentiellement comprise entre 20 et 40 microns, en fonction de la hauteur des spires du composant inductif.
Eta~pe n° 22 Par la suite, comme illustré à la figure 15, on procède à la gravure de cette couche de résine supérieure (25) pour définir entre les zones restantes (27) des canaux (28,29) qui recevront ultérieurement le cuivre qui formera les spires du composant inductif. Cette gravure s'effectue par un procédé de lithographie standard.
Etape n° 23 Par la suite, et comme illustrë à la fig-~re 16, on procède à un dépôt électrolytique de cuivre, au-dessus de la couche amorce (16). On notera que l'épaisseur déposée dans les canaux périphériques {28) est la même que celle dans le canal (29) situé à l'aplomb du trou d'interconnexion (~), de sorte que la croissance est sensiblement similaire. Le dépôt électrolytique du cuivre peut dans ce cas précisément se faire au moyen d'un outil de dépôt électrochimique utilisant une anode soluble de cuivre et un bain chimique choisi parmi les différents producteurs tels que le bain ~,<C:u gleam electrodeposit 6000» commercialisé
par la société Shipley. Le dépôt de cuivre remplit typiquement entre 70% et 90% des canaux (29), de manière à donner des épaisseurs de cuivre pour les spires 1~ supérieures à 10 micromètres.
Etape n° 24 Par la suite, on procède à une étape de décontamination identique à celle décrite à l'étape n° 16.
Etape n° 25 Par la suite, on procède à l'élimination des zones (27) de résine supérieure qui définissaient les différents canaux (28,29). L'élimination de cette résine (27) permet de libérer l'espace (32) entre spires (30-31), de manière à limiter la capacité
entre spires. Cette élimination permet également de rendre accessible les couches métalliques ( 1 G,15) situées entre les spires (30-3 I ) en vue de leur future élimination.
Etape n° 26 Par la suite, on procède comme déjà évoqué à l'étape n° 18 à une étape de nettoyage par l'application d'un bain non corrosif pour le cuivre afin de retirer tous les résidus engendrés par l'étape de lithographie dont le procédé chimique peut utiliser un composé d'amines et de molécules anti-corrosives du cuivre choisi parmi les fabricants de tels produits comme le produit ACT-970 de la société
Ashland.
Etape n° 27 Par la suite, on procède comme illustré à la f gure 18. à une gravure humide anisotrope de la couche amorce de cuivre ~ 16 ) , par exemple grâce à un bain d'acide sulfurique, ou un bain d'acide nitrique incluant du benzotriazole.
Etape n° 28 Par la suite, on procède comme illustré à la figure 19 à la gravure de la couche ( 1 S) barrière à la diffusion du cuivre qui est dépendant du choix du matériau de barrière de diffusion du cuivre. A titre d'exemple, lorsque la couche barrière de diffusion est une superposition de deux couches de Titane et de Nitrure de Titane, cette barrière de diffusïon peut être gravée par une solution aqueuse composée d'éthylène diamine tétra acétique acide (EDTA) et de peroxyde d'hydrogène selon un ratio de 2 pour 1, à une température comprise entre 45°C et 90°C et préférentiellement, voisïne de 65°C. :Mais cet exemple n'est pas limitatif et d'autres bains chimiques peuvent être utilisés selon l'état de l'art de la technique.
De la sorte, les différentes spires (30) et la partie centrale (31) du micro-composant inductif sont donc e~lectriquement indépendantes.
Etape n° 29 Par la suite, on procède à une étape de recuit analogue à celle décrite à
l'étape n° 19.
Etape n° 30 Par la suite, on procède à une étape de nettoyage par un bain non corrosif pour le cuivre tel qu'analogue à celui décrit dans les étapes n'' 18 et 26.
2~
Il ressort de ce qui précéde que le procédé conforme à l'invention pernlet d'obtenir des micro-composants inductifs qui présentent un trés fort facteur de qualité, du fait d'un éloignement maîtrisé entre le substrat et le plan principal du micro-composant inductif. Typiquement, les .facteurs de qualité obtenus sont supériee.~res à 40, à des fréquences de l'ordre de 2 UigaHertz.
La décomposition du dépôt électrolytique de cuivre en deux étapes distinctes permet d'assurer une optimisation de la régularité de la forme des différentes spires sans augmentation du coût de fabrication, et ainsi donc une bonne reproductibilité
du procédé conduisant à la réalisation de micro-composant possédant des caractéristiques électriques très proches de celles définies tors de la conception et donc des performances électriques attendues.
Par ailleurs l'avantage de cette présente invention est de maîtriser les interfaces entre Ies différentes couches de matériaux déposés et formés ce qui a pour conséquence une nette amélioration des performances du dispositif et une nette réduction des sources de défectivité.
En outre, lors de l'étape de gravure de la résine supérieure, il est nécessaire d'effectuer une gravivre plus longue au niveau du trou d'interconnexion, par comparaison avec les zones dans lesquelles sont formés les canaux destinés à
recevoir les spires. Cette différence de profondeur de gravure provoque une libération de composés chimiques au niveau du fond du trou d'interconnexion, ce qui perturbe l'opération ultérieure de dépôt électrolytique de cuivre.
Un des objectifs de l'invention est de pallier ces différents inconvénients, et notamment de permettre de réaliser des composants qui possèdent des caractéristiques dimensionnelles aussi précises que possible, de manière à
conférer des perfoumances électriques optimales.
Exposé de l'invention L'invention concerne donc un procédé de fabrication d'un composant électronique. Un tel composant incorpore un micro-composant inductif, tel qu'une inductance ou un transformateur, qui est situé aii-dessus d'un substrat, et relié à ce substrat au moins par un plot métallique.
Confomément à l'invenüon, ce procédé se caractérise en ce qu'il comporte les étapes suivantes a) déposer sur le substrat une couche de matériau à faible permittivité
relative ;
b) déposer une couche formant un masque dur ;
c) réaliser une ouverture dans le masque dur, à l'aplomb des plots métalliques ;
d) graver la couche de matériau à faible permittivité relative jusqu'au plot métallique, pour former un trou d'interconnexion e) déposer une couche formant barrière à la diffusïon du cuivre ;
t~ déposer une couche amorce de cuivre ;
g) déposer un masque de protection, et à l'éliminer au niveau du trou d'interconnexion ;
h) déposer du cuivre, par voie électrolytique, dans le trou d'interconnexion ;
i) éliminer le reste du masque de protection ;
j) déposer une couche de résine supérieure d'une épaisseur voisine de l'épaisseur des spires du micro-composant inductif ;
k) graver la couche de résine supérieure pour former des canaux définissant la géométrie des spires du micro-composant inductif 1) déposer du cuivre par voie électrolytique dans les canaux ainsi gravés ;
m) éliminer le reste de la couche de résine supérieure ; .
n) graver la couche amorce de cuivre entre les spires de cuivre ;
o) graver la couche barrière à la diffusion du cuivre entre les spires du micro-composant inductif.
Ainsi, le procédé conforme à l'invention enchaîne un certain nombre d'étapes qui procurent certaines améliorations par rapport aux procédés de l'Art antérieur.
On notera notamment que le dépôt électrolytique de cuivre intervient en deux étapes distinctes, à savoir tout d'abord une première étape permettant de combler le trou d'interconnexion, ce qui permet dans un premier temps de faire croître du cuivre jusqu'au niveau du plan inférieur du mïcro-composant inductif. Dans une seconde étape, on procède à un dépôt électrolytique de cuivre, qui forme simultanément les spires du composant inductif et la zone de liaison des spires avec la via déjà comblée dans l'étape de dépôt antérieur.
De la sorte, en dissociant ces deux dépôts de cuivre, on assure une homogénéité de ce dépôt qui est favorable à la régularité de la forme des spires, et donc à la qualité des performances éicctriques ainsi qu'à la reproductibilité
du procédé.
On notera également que ce procédé peut étre utilisé sur différents types de substrat. Ainsi, dans une premiére famille d'application, Ie procédé peut être mis en oeuvre sur un substrat semi-conducteur, et notamment un substrat ayant été
préalablement fonctionnalisé pour former un circuit intégré.
Dans d'autres types d'applications, il peut s'agir d'un substrat spécifique, tel qu'un substrat amorphe du type verre ou quartz, ou plus généralement un substrat possédant des propriétés électriques, optiques ou magnétiques appropriées à
certaines applications.
En pratique, le matériau de faible pezmittivité relative, qui est dëposé sur le substrat peut être du benzocyclobutène (BCB), ou voire encore un matériau analogue, dont la permittivité relative est typiquement inférieure à 3.
En pratique, l'épaisseur de cette couche de matériau de faible permittivité
relative peut être comprise entre 10 et 40 micromètres, étant préférentiellement voisine de 20 micromètres.
L'épaisseur de cette couche définit sensiblement l'éloignement entre le 25 composant inductif et le substrat. Cette distance, combinée avec la permittivité
relative du matériau de cette couche définit la capacité parasite existant entre le composant inductif et le substrat, capacité qu'il est hautement souhaitable de minimiser.
30 En pratique, le matériau utilisé pour former le masque dur au-dessus du BCB
peut être choisi dans le groupe comprenant : SiC, SiOC, SiN, SION, Si;N4, SiO~, Y,O;, Cr pris isolément ou en combinaison.
Ces matériaux présentent des propriétés de bonne compatibilité avec le BCB, notamment une forte adhésion comme masque dur sur la surface du BCB. Ces matériaux présentent des propriétés mécaniques adéquates pour leur utilisation en masquinage, ce qui évïte l'apparition de trop fortes contraintes au niveau de la jonction entre le masque dur et la couche sous jacente de BCB. Par ailleurs, par un choix judicieux de ces matériaux ayant pour fonction de masque dur à des fins de gravure des trous d'interconnexion, une sélectivité élevée de la gravure du BCB
par rapport à ces matériaux est acquise, de manière à éviter toute sur-gravure du BCB et obtenir ainsi les profiles souhaités sans délaminage.
Les contraintes entre le BCB et le masque dur pourraient en effet se transmettre jusqu'au substrat et provoquer d'éventuelles ruptures de ce dernier. Ces phénomènes de trop fortes contraintes sont notamment observées dans les procédés de l'Art antérieur qui utilisent des couches épaisses de certains métaux pour réaliser le masque dur au-dessus d'une couche de BCB avec pour conséquence des risques de mauvaises adhésion.
En pratique, et notamment lorsque le masque dur est conducteur, et typiquement à base de chrome, on peut procéder à l'élimination de ce masque dur, avant le dépôt de la couche barrière à la diffusion du cuivre, de façon à
éliminer toute zone conductrice entre spires.
Selon une autre caractéristique de l'invention, on dépose une couche formant barrière à la diffusion du cuivre au-dessus de la couche de matériau de faible permittivité relative, lorsque le masque dur a été éliminé. Cette couche barrière permet d'isoler la couche sous-jacente du cuivre qui va être ultérieurement déposée, notamment sous la forme de la couche amorce. Cette couche barrière caractéristique évite la migration du cuivre à travers Ia couche de faible permittivité relative, ce qui aurait pour effet d'augmenter cette permittivité, et donc d'augmenter la capacité parasite entre le micro-composant inductif et le substrat et créer des sources de défectivité. Cette couche barrière évite également que le E
cuivre ne vienne migrer à l'intérieur du substrat, avec des conséquences préjudiciables sur la qualité ou le ~anctionnement du circuit intégré.
En pratique, la couche barrière peut être réalisée en tungstène ou à partir d'un matériau choisi dans Ie groupe comprenant 7,i W, Ti, TiN, Ta, TaN, Mo, WN, Ru, Re, Cr, Os . Ces matériaux peuvent être utilisés seuls ou en combinaison.
Avantageusement en pratique, la couche baurière à la diffusion peut présenter une épaisseur comprise entre L 00 et 400 A.
Selon une autre caractéristique de l'invention, le procédé peut comporter une étape d'enrichissement de la couche amorce de cuivre. Cette couche amorce joue le rôle d'électrode pour les dépôts ultérieurs de cuivre par voie électrolytique.
Il peut s'avérer utile dans certaines conditions, d'améliorer la régularité et la morphologie, l'état d'oxydation du cuivre, la rugosité et le déficit de sites de nucléation de (a couche amorce. Cette couche amorce est déposée par voie physico-chimique et plus particulièrement par la technique dite de pulvérisation et selon sa variante de métal ionisé à source plasma. Dans ce cas, on procède à
une étape d'en nchissernent de cette couche amorce en soumettant la couche amorce à
un bain d'électrolytes. Ce bain comprenant des sels de cuivre permet un dépôt de cuivre dans les éventuels espaces existants entre les îlots de cuivre préalablement déposés lors de la réalisation de la couche amorce. Cette étape d'enrichissement assure donc un lissage de cette couche amorce de manière à améliorer le dépôt ?5 électrolytique ultérieur.
Avantageusement en pratique, on peut procéder à une étape de recuit, permettant de faire croître la taille des cristaux de cuivre déposés lors des étapes de dépôt électrolytique. Cette étape de recuït, typiquement par exposition du composant à une température comprise entre 150 et 400°C pendant une durée de quelques minutes, assure une uniformïté cristalline du cuivre déposé, et donc fhornogénéité et le caractère conducteur du cuivre qui formera les spires du composant inductif. On améliore ainsi les qualités électriques du composant en diminuant le nombre de singularités pouvant être la source de points résistifs ou de faiblesses mécaniques.
Avantageusement en pratique, on peut procéder à une étape de décontaminaüon du cuivre susceptible de migrer dans le substrat, notamment au niveau des faces latérales et postérieures du substrat ainsi qu'à sa circonférence. En effet, lorsque le composant est soumis à un bain contenant des sels de cuivre solubles dans un solvant judicieusement choisi, ï1 convient d'éliminer un excès de dépôt de cuivre. En effet, lorsque ce métal est déposé selon des techniques d'électrolyse et selon une distribution spécifique de courant entre la cathode et l'anode, on observe généralement un excès de dépôt de cuivre en circonférence du substrat. Par ailleurs, Ie processus de convection et de transfert de masse, qui est à
la base de la technique de dépôt par électrolyse de l'élément Cuivre, engendre sur les faces latérales ou postérieure du substrat un flux possible et une diffusion sur certaines zones du substrat. ,Af n d'éviter leur éventuelle migration dans le substrat il est recommandé d'utiliser cette étape.
En pratique, cette étape de décontamination peut avoir lieu après l'une et l'autre des deux étapes de dépôt électrolytique.
En pratique, le masque de protection déposé lors de l'étape suivant le dépôt de couches amorces de cuivre, peut être formé d'une résine photonégative. Ceci permet son élimination de façon aisée au fond du trou d'interconnexion dans lequel aura lieu ultérieurement le premier dépôt électrolytique de cuivre. La modification des propriétés de la résine photosensible permet de la durcir sur les zones exposées lors de l'exposition du masque de lithographie. On évite ainsi un dépôt de cuivre en surface, grâce à l'écran ainsi formé à la surface de la couche amorce enrichie par la résine durcie.
Avantageusement en pratique, avant l'étape de dépôt de la résine supérieure, on peut procéder à un traitement utilisant nu choix soit fhexaméthyledisilazane (HMDS) soit le divinyltetramethyldisilazane (DVTMDS). Ce traitement permet de conférer des propriétés de banne adhésion du cuivre sur la résine, ce qui améliore la croissance du cuivre sur les flancs verticaux des canaux destinés à
recevoir les spires.
Selon d'autres caractéristiques de l'invention, on peut procéder à certaines étapes de nettoyage par voie chimique non. corrosive vis à vis du cuivre. Ces étapes de nettoyage peuvent intervenir postérieurement au dépôt électrolytique de cuivre, ainsi qu'après l'étape de dépôt de la couche amorce de cuivre, ou bien encore le dépôt de la couche barrière à diffusion du cuivre.
L'invention concerne également un micro-composant électronique pouvant être réalisé selon le procédé exposé ci-avant. Un tel. composant incorpore un micro-composant inductif situé sur un substrat, et relié à ce dernier par au moins un plot métallique.
Ce composant comporte une couche de matériau à faible permittivité relative, reposant sur la face supérieure du substrat ;
- un ensemble de spires métalliques, définies au-dessus de la couche de matériau à faible permittivité relative ;
- une couche barrière à la diffusion du cuivre, interposée entre les spires métalliques et la couche de matérïau à faible permittivité relative.
Description sommaire des figures La manière de réaliser l'invention ainsi que les avantages qui en découlent ressortiront bien de la description de l'exemple de réalisation qui suit, à
l'appui des figures 1 à 19 annexées, qui sont des représentations en coupe, au niveau d'un plot de connexion, du substrat et des différentes couches qui sont déposées au fur et à
mesure des étapes du procédé.. Les épaisseurs des différentes couches illustrées aux figures sont données pour permettre la comprëhension de l'invention, et ne sont pas toujours en rapport avec les épaisseurs et dimensions réelles.
Manière de réaliser l'invention Comme déjà évoqué, l'invention concerne un procédé permettant de réaliser des micro-composants inductifs sur un substrat. Dans l'exemple illustré aux figures, le substrat ( 1 ) utilisé est un substrat ayant préalablement été
traité de manière à former un circuit intégré. Néanmoins, d'autres substrats différents peuvent être utilisés, tel que notamment des substrats à base de quartz ou de verre.
Ainsi, un tel substrat ( 1 ), comme illustré à la figure 1 comporte le niveau supérieur (2) du circuit intégré proprement dit, surmonté d'une couche (3) de substrat dopé.
Dans la figure représentée, le substrat (I) comporte également un plot métallique (4), réalisé en un métal lequel peut être en aluminium ou un alliage 1.5 d'aluminium ou en cuivre dont la face supérieure (5) est accessible. Les bords (6) de ce plot métallique, ainsi que la face supérieure (7) de la couche dopée sont recouverts d'une couche de passivation (8).
Le procédé conforme à l'invention peut enchaîner les différentes étapes '20 décrites ci-après, étant entendu que certaines peuvent être réalisées de façon différente, tout en obtenant des résultats analogues. Certaines étapes peuvent être également considérées comme utiles mais non indispensables, et donc à ce titre être omises sans sortir du cadre de l'invention.
25 Etape n° 1 La première étape consiste à assurer un nettoyage de la face supérieure (5) du plot de connexion métallique (~#) ainsi que de la couche de passivation (8) déposée sur le substrat. Ce nettoyage se réalise par voie chimique humide.
30 Etape n° 2 Comme illustré à la figure 2, on procède par la suite au dëpôt d'une couche ( 10) de benzocyclobutène (BCB), ou d'un éventuel matériau équivalent, possédant une permittivité relative inférieure à 3. Ce dépôt est effectué par un procédé
dit de "dépôt par rotation", également appelé "Spin on deposition". L'épaisseur déposée est voisine de 20 micromètres.
5 Etape n° 3 On procède par la suite à un nettoyage de la face supérieure ( 11 ) de la couche ( 10) de BCB. Ce nettoyage, effectué avec un bain approprié, assure le nettoyage et la préparation de la face supérieure ( 11 ) de la couche de BCB ( 10).
10 Etape n° 4 Comme illustré à la f Bure 3, on procède par la suite au dépôt d'une couche (12) formant un masque dur au-dessus de la couche de BCB (10). Cette couche ( 12) présente une épaisseur de l'ordre de 200 ~. Le matériau employé est préférentiellement du carbure de silicium (SiC), mais il pourrait être également du SiOC, SiN, Si;N4, SION, SiO~, Si02, Cr ou de 1Y2 03 ou tout autre matériau, dés lors que la sélectivité de grawre par rapport au matériau de la couche inférieure est au moins de 10 : 1.. Cette couche (12) de masque dur peut être déposée par un procédé de dépôt chimique en phase vapeur assisté par plasma, ou PECVD pour "Plasma Enhanced Chemical Vapor Deposition".
Etape n° 5 Par la suite, on réalise une ouverture ( 13) dans le masque dur (12), comme illustré à la figure 4, par un procédé de lithographie et une gravure chimique appropriée utilisant un procédé par voie humide tel qu'un bain à base d'acide hypophosphorique à la température de 180°C, si le masque dur est composé de nitrure de silicium, ou une gravure sèche par plasma utilisant un gaz réactif comportant du fluorine tel que le CFa :H2 par exemple.
Etape n° 6 Par la suite, on procède comme illustré à la figure 5, à la gravure de la couche de BCB ( 10), à l'aplomb du plot métallique de connexion (4), de maniëre à
former le trou d'interconnexion (14), égaiement appelé via. La gravure de la couche de l BCB peut s'effectuer notamment par L'emploi d'un mélange de gaz tel que Ie mélange Ar/CF4i0~ ou bien encore par un plasma radiofréquence utilisant d'autres réactants.
Étape n° 7 Par la suite, comme illustré à la figure (i, on procède à l'élimination du masque dur qui demeurait sur les parties restantes de la couche de BCB (10).
L'élimination de ce masque dur s'effectue par décapage, grâce à l'emploi d'une solution composée de Ce(S04)~; 2(NH4)ZSOø : HC104 : Eau désionisée si le masque dur est en chrome par exemple. Le masque dur peut également ne pas être éliminé, et donc conservé sur la couche ( 10) de BCB, en fonction du matériau qui le constitue, et notamment s'il s'agit de SiC, SiN ou SION par exemple.
Étape n° 8 1 S On peut procéder par la suite à un nettoy age du trou d'interconnexion ( 14) selon différents procédés. Ainsi, il peut s'agir d'un nettoyage par voie chimique, mettant en oeuvre un mélange semi-aqueux non corrosif. On peut également assurer un nettoyage par voie sèche, en utilisant un plasma d'argon, sous une puissance de l'ordre de 300 kilowatts, en soumettant la zone ( 14) à des ondes radiofréquences pendant une durée voisine de la minute, et à température ambiante.
Étape n° 9 Comme illustré à la figure 7, on procède par la suite au dépôt d'une couche ( I S) barrière à ta diffusion du cuivre. Cette couche ( 15) est préférentiellement en en un alliage de Titane et Tungstène, ou bien en une superposition de Titane et de Nitrure de Titane, ou bien encore de Tantale et de Nitrure de Tantale. Cette couche ( 1 S ) peut également être réalisée en Nitrure de 'Tungstène, ou bien par une simple couche de Tungstène, de Molybdène, d'Osmium, ou de Ruthénium. Cette couche ( 15), d'une épaisseur comprise entre 100 et 400 ~, peut être déposée par différentes techniques, et notamment par pulvérisation. procédé également connu sous l'abréviation de PVD - IIVIP pour "Physical Vapor Deposition - Ionized Metal Plasma", ou par des techniques de dépôt chimique en phase vapeur connue sous le nom de CVD « Chemical Vapor Deposition» et ALD « Atomic Laye:
Deposition ».
Etape n° 10 Comme illustré à la figure 8, on procède par la suite au dépôt d'une couche ( I 6) amorce de cuivre. Cette couche amorce ( 1 G) peut être déposée par différentes techniques, et notamment par pulvérisation, procédé également connu sous l'abréviation de PVD - IMP pour "Physical Vapor Deposition - Ionized Metal 1~0 Plasma", ou par des techniques de dépôt chimique en phase vapeur connue sous le nom de CVD « Chemical Vapor Deposition» et ALD « Atomic Layer Deposition La couche ainsi obtenue présente une épaisseur comprise typiquement entre 500 et 2000 ~.
Etape n° 1 I
Par la suite, et comme illustré â la figure 9, on procède à une étape d'énrichissement de la couche amorce (I6) par voie électrolytique. On peut utiliser un bain des sels de cuivre, tels que CuS04:5H20. On peut également procéder par apport d'un agent réducteur tel que du diméthylamineborane, en substitution du 2.0 courant électrolytique.
Cette étape d'enrichissement permet de combler les espaces entre les îlots de cuivre qui ont été préalablement déposés pour former la couche amorce. La surface de la couche amorce ( 1 G) est donc ainsi lissée. ce quï favorise l'étape ultérieure de dépôt électrolytique. Cette étape permet d'augmenter l'épaisseur de la couche amorce à l'intérieur de la via et: plus particulièrement sur les faces intérieures et au fond du trou d' interconne;~ion.
Etape n° 12 Par la suite, comme illustré à la figure 10, on dépose sur les faces ( 17) de la couche amorce ( 1 C ) parallêles au substrat, une couche ( 18) de résine photonégative. Ce dépôt (20) a également eu lieu dans le fond (19) du trou 1i d'interconnexion, mais pas sur les parois verticales (21 ) de ce même trou.
Cette couche ( 18,20) de résine photonégative présente une épaisseur de l'ordre de 000 A.
5 Étape n° 13 Par la suite, comme illustré à la figure 11, on procède à l'élimination de la couche (20) de résine photo négative située au fond ( 17) du trou d'interconnexion (14). Le reste (18) de la résine photo-négative n'est pas éliminée par suite du processus de photo exposition ce qui durcit la résine exposée.
uo Étape n° 14 Par la suite, on procède à une étape de nettoyage par application d'une solution non corrosive pour le cuivre, de manière à obtenir un état de surface optimal en ce qui concerne le fond ( 19) du trou d'interconnexion ainsi que ses parois latérales (21 ). Le bain utilisé est une solution aqueuse et peut contenir des molécules inhibitrices de corrosion telles que du benzotrïazole.
Étape n° 15 Comme illustré à la figure 12, on procède par la suite à un dépôt électrolytique de cuivre, de manière à assurer un remplissage (22) du trou d'interconnexion ( 14) par une technique connue sous le nom « electroplating ».
Cette technique est basée sur l'utilisation d'un bain d'électrolytes dont la formulation est judicieusement définie pour obtenir une qualité de Cuivre optimale, à savoir une résistïvité avant croissance des grains lors d'un recuit compris entre 1,9~uS2.cm et 2,3p.S2.cm et préférentiellement compris entre 2pS2.cm et 2,15yS2.cm. Par ailleurs, la définition du dépôt est directement fonction de la géométrie de la cellule électrochimique, de la distance entre la cathode et l'anode, de la forme et des caractéristiques de chaque électrode ainsi que de la zone et de la surface sur laquelle on va déposer. Les bains utilisés peuvent être par exemple ceux commercialisés sous la dénomination "Cu VIAFORM" par la société
ENTHONE, ou "Cu GLEAM ELECTRODEPOSIT 6000" par la société
SHIPLEY.
Étape n° 16 Par la suite on peut procéder à une étape de décontamination, permettant d'éliminer toute trace de cuivre qui serait susceptible de venir migrer dans le substrat ou dans tout autre partie sur laquelle les ions de cuivre ont pu se déposer.
Cette étape de décontamination permet notamment de nettoyer l'amère du substrat, ainsi que les zones périphériques du substrat. Parmi ces zones périphériques, on entend les faces latérales du substrat, perpendiculaires au plan principal du substrat ainsi que les arêtes du substrat: sur lesquelles ont pu venir s'accumuler des dépôts superflus de cuivre liés au processus de dépôt du cuivre selon la technique utilisée.
Cette étape de décontamination s'effectue par voie chimique et humide au moyen d'outil permettant le traitement face par face du substrat, en utilisant un bain contenant un mélange de péroxyde d'hydrogène et d'acide sulfurique.
Étape n° 1 î
Par la suite, on procède comme illustré à la figure 13 à l'élimination par décapage du masque de résine photo négative qui protégeait la couche amorce de cuivre au-dessus des zones de BCB ( 10).
Étape n° 18 On procède par la suite à une étape de nettoyage par application d'un bain non corrosif pour le cuivre, de manière à éliminer toute trace de résine sur la couche amorce ( 10), en vue de faciliter le dépôt des couches ultérieures.
Étape n° 1 On procède par la suite à une étape dite de "'recuit", permettant de réorganiser la structure cristalline du cuivre (22) déposé dans le trou d'interconnexion (14), en faisant croître la taille des grains élémentaires cristallins. Cette étape utilise une technique connue sous le nom de "RTP" pour "Rapid Thermal Processing" pendant laquelle le composant est soumis à une température de l'ordre de 150 à
400° C, voisine préférentiellement de 300°C, pendant une durée de 10 secondes à
minutes et préférentiellement pendant 5 minutes. Le composant est maintenu sous une atmosphère d'un gaz inerte ou bien sous vide évitant toute oxydation et diffusion de l'oxygène dans le milieu cristallin du cuivre. La définition des paramètres est judicieusement choisie pour obtenir une qualité de Cuivre optimale 5 à savoir une résistivité après croissance des grains compris entre 1,7~.S2~.cm et Z~,S2.cm mais préférentiellement compris entre 1,72uS2.cm et 1,82~.S2.cm.
Etape n° 20 On procède ensuite à un étalement par effet centrifuge soit 1.0 d'hexaméthyledisilazane (HN1DS) soit le divinyltétramethyldisilazane (DVTMDS).
Ceci permet d'optimiser l'état de surface des flancs verticaux de la résine qui sera déposée ultérieurement, et dans laquelle pourront diffuser fHDMS ou Ie DVTMDS lors des étapes de recuit, car ces additifs abaissent la tension de surface de cette résine. Ce traitement favorise une meilleure adhésion du cuivre sur les 15 flancs verticaux de la résine déposée ultérieurement, et qui forment les parois de la via (14).
Etape n° 21 Par la suite, on procède au dépôt d'une couche (25) de résine supérieure, 20 comme illustrée à la figure 14. Cette résine (25) est du type photosensible positive, pour permettre les lithographies ultérieures. Cette résine (25) résiste aux chimies acides des dépôts électrolytiques.
La couche (2S) de résine supérieure ainsi déposée présente une épaisseur 25 comprise entre 10 et 50 microns, préférentiellement comprise entre 20 et 40 microns, en fonction de la hauteur des spires du composant inductif.
Eta~pe n° 22 Par la suite, comme illustré à la figure 15, on procède à la gravure de cette couche de résine supérieure (25) pour définir entre les zones restantes (27) des canaux (28,29) qui recevront ultérieurement le cuivre qui formera les spires du composant inductif. Cette gravure s'effectue par un procédé de lithographie standard.
Etape n° 23 Par la suite, et comme illustrë à la fig-~re 16, on procède à un dépôt électrolytique de cuivre, au-dessus de la couche amorce (16). On notera que l'épaisseur déposée dans les canaux périphériques {28) est la même que celle dans le canal (29) situé à l'aplomb du trou d'interconnexion (~), de sorte que la croissance est sensiblement similaire. Le dépôt électrolytique du cuivre peut dans ce cas précisément se faire au moyen d'un outil de dépôt électrochimique utilisant une anode soluble de cuivre et un bain chimique choisi parmi les différents producteurs tels que le bain ~,<C:u gleam electrodeposit 6000» commercialisé
par la société Shipley. Le dépôt de cuivre remplit typiquement entre 70% et 90% des canaux (29), de manière à donner des épaisseurs de cuivre pour les spires 1~ supérieures à 10 micromètres.
Etape n° 24 Par la suite, on procède à une étape de décontamination identique à celle décrite à l'étape n° 16.
Etape n° 25 Par la suite, on procède à l'élimination des zones (27) de résine supérieure qui définissaient les différents canaux (28,29). L'élimination de cette résine (27) permet de libérer l'espace (32) entre spires (30-31), de manière à limiter la capacité
entre spires. Cette élimination permet également de rendre accessible les couches métalliques ( 1 G,15) situées entre les spires (30-3 I ) en vue de leur future élimination.
Etape n° 26 Par la suite, on procède comme déjà évoqué à l'étape n° 18 à une étape de nettoyage par l'application d'un bain non corrosif pour le cuivre afin de retirer tous les résidus engendrés par l'étape de lithographie dont le procédé chimique peut utiliser un composé d'amines et de molécules anti-corrosives du cuivre choisi parmi les fabricants de tels produits comme le produit ACT-970 de la société
Ashland.
Etape n° 27 Par la suite, on procède comme illustré à la f gure 18. à une gravure humide anisotrope de la couche amorce de cuivre ~ 16 ) , par exemple grâce à un bain d'acide sulfurique, ou un bain d'acide nitrique incluant du benzotriazole.
Etape n° 28 Par la suite, on procède comme illustré à la figure 19 à la gravure de la couche ( 1 S) barrière à la diffusion du cuivre qui est dépendant du choix du matériau de barrière de diffusion du cuivre. A titre d'exemple, lorsque la couche barrière de diffusion est une superposition de deux couches de Titane et de Nitrure de Titane, cette barrière de diffusïon peut être gravée par une solution aqueuse composée d'éthylène diamine tétra acétique acide (EDTA) et de peroxyde d'hydrogène selon un ratio de 2 pour 1, à une température comprise entre 45°C et 90°C et préférentiellement, voisïne de 65°C. :Mais cet exemple n'est pas limitatif et d'autres bains chimiques peuvent être utilisés selon l'état de l'art de la technique.
De la sorte, les différentes spires (30) et la partie centrale (31) du micro-composant inductif sont donc e~lectriquement indépendantes.
Etape n° 29 Par la suite, on procède à une étape de recuit analogue à celle décrite à
l'étape n° 19.
Etape n° 30 Par la suite, on procède à une étape de nettoyage par un bain non corrosif pour le cuivre tel qu'analogue à celui décrit dans les étapes n'' 18 et 26.
2~
Il ressort de ce qui précéde que le procédé conforme à l'invention pernlet d'obtenir des micro-composants inductifs qui présentent un trés fort facteur de qualité, du fait d'un éloignement maîtrisé entre le substrat et le plan principal du micro-composant inductif. Typiquement, les .facteurs de qualité obtenus sont supériee.~res à 40, à des fréquences de l'ordre de 2 UigaHertz.
La décomposition du dépôt électrolytique de cuivre en deux étapes distinctes permet d'assurer une optimisation de la régularité de la forme des différentes spires sans augmentation du coût de fabrication, et ainsi donc une bonne reproductibilité
du procédé conduisant à la réalisation de micro-composant possédant des caractéristiques électriques très proches de celles définies tors de la conception et donc des performances électriques attendues.
Par ailleurs l'avantage de cette présente invention est de maîtriser les interfaces entre Ies différentes couches de matériaux déposés et formés ce qui a pour conséquence une nette amélioration des performances du dispositif et une nette réduction des sources de défectivité.
Claims (27)
1/ Procédé de fabrication d'un composant électronique. incorporant un micro-composant inductif situé au-dessus d'un substrat (1), et relié à ce dernier par au moins un plot métallique (4), caractérisé en ce qu'il comporte les étapes suivantes, consistant successivement à:
a) déposer sur le substrat (1) une couche (10) de matériau à faible permittivité
relative ;
b) déposer une couche (12) formant un masque dur ;
c) réaliser une ouverture (13) dans le masque dur (12), à l'aplomb des plots métalliques (4) ;
d) graver la couche (10) de matériau à faible permittivité relative jusqu'au plot métallique, pour former un trou d'interconnexion (14) ;
e) déposer une couche (15) formant barrière à la diffusion du cuivre ;
f) déposer une couche amorce de cuivre ;
g) déposer un masque de protection (18,20), et à l'éliminer au niveau du fond (19) du trou d'interconnexion (14) ;
h) déposer du cuivre, par voie électrolytique, dans le trou d'interconnexion (14);
i) éliminer le reste (18) du masque de protection ;
j) déposer une couche de résine supérieure (25) d'une épaisseur voisine de l'épaisseur des spires (30) du micro-composant inductif ;
k) graver la couche de résine (25) pour former des canaux (32) définissant la géométrie des spires du micro-composant inductif ;
l) déposer du cuivre par voie électrolytique dans les canaux (32) ainsi gravés ;
m) éliminer le reste (27) de la couche (25) de résine supérieure ;
n) graver la couche (16) amorce de cuivre entre les spires de cuivre (30-31) ;
o) graver la couche (15) barrière à la diffusion du cuivre entre les spires (30) du micro-composant inductif ;
a) déposer sur le substrat (1) une couche (10) de matériau à faible permittivité
relative ;
b) déposer une couche (12) formant un masque dur ;
c) réaliser une ouverture (13) dans le masque dur (12), à l'aplomb des plots métalliques (4) ;
d) graver la couche (10) de matériau à faible permittivité relative jusqu'au plot métallique, pour former un trou d'interconnexion (14) ;
e) déposer une couche (15) formant barrière à la diffusion du cuivre ;
f) déposer une couche amorce de cuivre ;
g) déposer un masque de protection (18,20), et à l'éliminer au niveau du fond (19) du trou d'interconnexion (14) ;
h) déposer du cuivre, par voie électrolytique, dans le trou d'interconnexion (14);
i) éliminer le reste (18) du masque de protection ;
j) déposer une couche de résine supérieure (25) d'une épaisseur voisine de l'épaisseur des spires (30) du micro-composant inductif ;
k) graver la couche de résine (25) pour former des canaux (32) définissant la géométrie des spires du micro-composant inductif ;
l) déposer du cuivre par voie électrolytique dans les canaux (32) ainsi gravés ;
m) éliminer le reste (27) de la couche (25) de résine supérieure ;
n) graver la couche (16) amorce de cuivre entre les spires de cuivre (30-31) ;
o) graver la couche (15) barrière à la diffusion du cuivre entre les spires (30) du micro-composant inductif ;
2/ Procédé selon la revendication 1, caractérisé en ce que le substrat ( 1 ) est un substrat semi-conducteur, formant un circuit intégré.
3/ Procédé selon la revendication 1, caractérisé en ce que le substrat est un substrat amorphe du type verre ou quartz.
4/ Procédé selon la revendication 1, caractérisé en ce que le matériau (10) de faible permittivité relative, déposé sur le substrat est du benzocyclobutène.
5/ Procédé selon la revendication 1, caractérisé en ce que l'épaisseur de la couche ( 10) de matériau de faible permittivité relative est comprise entre 10 et 40 micromètres, préférentiellement voisine de 20 micromètres.
6/ Procédé selon la revendication 1, caractérisé en ce que le matériau utilisé
pour la couche ( 12) formant le masque dur est choisi dans le groupe comprenant : SiC, SiN, Si3;N4, SiON, SiO2, SiOC, Y203, Cr pris isolément ou en combinaison.
pour la couche ( 12) formant le masque dur est choisi dans le groupe comprenant : SiC, SiN, Si3;N4, SiON, SiO2, SiOC, Y203, Cr pris isolément ou en combinaison.
7/ Procédé selon la revendication 1, dans lequel le masque dur (12) est réalisé en Chrome, caractérisé en ce qu'il comporte également une étape d'élimination du masque dur ( 12) avant le dépôt de la couche ( 15 ) formant barrière à la diffusion du cuivre.
8/ Procédé selon la revendication 1, caractérisé en ce que le matériau utilisé
pour la couche ( 15) barrière à la diffusion du cuivre est choisi dans le groupe comprenant TiW, Ti, TiN, Ta, TaN, W, WN, Re, Cr, Os, Mo, Ru, pris isolément ou en combinaison.
pour la couche ( 15) barrière à la diffusion du cuivre est choisi dans le groupe comprenant TiW, Ti, TiN, Ta, TaN, W, WN, Re, Cr, Os, Mo, Ru, pris isolément ou en combinaison.
9/ Procédé selon la revendication 1, caractérisé en ce que 1'épaisseur de la couche (15) bam-ière à la diffusion du cuivre est comprise entre 100 et 400 ä.
10/ Procédé selon la revendication 1, caractérisé en ce qu'il comporte une étape d'enrichissement de la couche ( 16 ) amorce de cuivre.
11/ Procédé selon la revendication 1, caractérisé en ce qu'il comporte une étape de recuit, destinée à faire croître la taille des cristaux de cuivre déposés lors des étapes de dépôt électrolytique.
12/ Procédé selon la revendication 1, caractérisé en ce qu'il comporte une étape de décontamination du cuivre susceptible de migrer dans le substrat (1), notamment au niveau des faces latérales du substrat.
13/ Procédé selon la revendication 12, caractérisé en ce que l'étape de décontamination a lieu à la suite d'au moins une des étapes de dépôt électrolytique de cuivre.
14/ Procédé selon la revendication 1, caractérisé en ce que le masque(18,20) de protection déposé lors de l'étape suivant le dépôt de la couche (16) amorce de cuivre est formé d'une résine photonégative.
15/ Procédé selon la revendication 1, caractérisé en ce qu'avant l'étape de dépôt de la couche (25) de résine supérieure, on procède à un traitement à
l'hexaméthyldisiazane (HMDS) ou au divinyltétramethyldisilazane (DVTMDS), destiné à conférer des propriétés de bonne adhésion du cuivre sur ladite résine supérieure (25).
l'hexaméthyldisiazane (HMDS) ou au divinyltétramethyldisilazane (DVTMDS), destiné à conférer des propriétés de bonne adhésion du cuivre sur ladite résine supérieure (25).
16/ Procédé selon la revendication 1, caractérisé en ce qu'il comporte au moins une étape de nettoyage par voie chimique non corrosive vis à vis du cuivre postérieurement aux dépôts électrolytiques de cuivre, et/ou aux étapes de dépôt de la couche amorce de cuivre, et/ou de la couche barrière à la diffusion du cuivre.
17/ Procédé selon la revendication 1, caractérisé en ce que le dépôt de cuivre destiné à former les spires est effectué pour donner un épaisseur de cuivre supérieure à 10 micromètres.
18/ Composant électronique, incorporant un micro-composant inductif situé au-dessus d'un substrat (1), relié à ce dernier par au moins un plot métallique (4), caractérisé en ce qu'il comporte :
- une couche (10) de matériau à faible permittivité relative, reposant sur la face supérieure du substrat (1) ;
- un ensemble de spires métalliques (30-31), définies au-dessus de la couche (10) de matériau à faible permittivité relative ;
- une couche (15) barrière à la diffusion du cuivre, interposée entre les spires métalliques (30-31) et la couche de matériau à faible permittivité relative.
- une couche (10) de matériau à faible permittivité relative, reposant sur la face supérieure du substrat (1) ;
- un ensemble de spires métalliques (30-31), définies au-dessus de la couche (10) de matériau à faible permittivité relative ;
- une couche (15) barrière à la diffusion du cuivre, interposée entre les spires métalliques (30-31) et la couche de matériau à faible permittivité relative.
19/ Composant selon la revendication 18, caractérisé en ce que le substrat est un substrat semi-conducteur, formant un circuit intégré.
20/ Composant selon la revendication 18, caractérisé en ce que le substrat est un substrat amorphe du type verre ou quartz.
21/ Composant selon la revendication 18, caractérisé en ce que le matériau de faible permittivité relative déposé sur le substrat est du benzocyclobutène.
22/ Composant selon la revendication 21, caractérisé en ce que l'épaisseur de la couche d'un matériau de faible permittivité relative est comprise entre 10 et micromètres, de préférence voisine de 20 micromètres.
23/ Composant selon la revendication 18, caractérisé en ce que le matériau utilisé
pour la couche barrière à la diffusion du cuivre est choisi dans le groupe comprenant TiW, Ti, TiN, Ta, TaN, W, WN, Re, Cr, Os, Mo et Ru, pris isolément ou en combinaison.
pour la couche barrière à la diffusion du cuivre est choisi dans le groupe comprenant TiW, Ti, TiN, Ta, TaN, W, WN, Re, Cr, Os, Mo et Ru, pris isolément ou en combinaison.
24/ Composant selon la revendication 18, caractérisé en ce que l'épaisseur de la couche barrière à la diffusion du cuivre est comprise entre 100 et 400 .ANG..
25/ Composant selon la revendication 18, caractérisé en ce que l'épaisseur des spires (30,31) est supérieure à 10 micromètres.
26/ Composant selon la revendication 18, caractérisé en ce que le facteur de qualité
du micro-composant inductif est supérieur à 40, à 2 GigaHertz.
du micro-composant inductif est supérieur à 40, à 2 GigaHertz.
27/ Composant selon la revendication 18, caractérisé en ce que la résistivité
des spires est comprise entre 1,72 µ.OMEGA.cm et 1,82 µ.OMEGA.cm.
des spires est comprise entre 1,72 µ.OMEGA.cm et 1,82 µ.OMEGA.cm.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0115456A FR2832852B1 (fr) | 2001-11-29 | 2001-11-29 | Procede de fabrication d'un composant electronique incorporant un micro-composant inductif |
| FR01.15456 | 2001-11-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CA2409237A1 true CA2409237A1 (fr) | 2003-05-29 |
Family
ID=8869930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CA002409237A Abandoned CA2409237A1 (fr) | 2001-11-29 | 2002-10-21 | Procede de fabrication d'un composant electronique incorporant un micro-composant inductif |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6727138B2 (fr) |
| EP (1) | EP1328012A1 (fr) |
| JP (1) | JP2003234412A (fr) |
| CA (1) | CA2409237A1 (fr) |
| FR (1) | FR2832852B1 (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8041719B2 (en) * | 2003-05-06 | 2011-10-18 | Symantec Corporation | Personal computing device-based mechanism to detect preselected data |
| US20050110142A1 (en) * | 2003-11-26 | 2005-05-26 | Lane Michael W. | Diffusion barriers formed by low temperature deposition |
| US7074719B2 (en) * | 2003-11-28 | 2006-07-11 | International Business Machines Corporation | ALD deposition of ruthenium |
| KR100577528B1 (ko) * | 2003-12-30 | 2006-05-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 인덕터 제조 방법 |
| US20060197183A1 (en) * | 2005-03-01 | 2006-09-07 | International Business Machines Corporation | Improved mim capacitor structure and process |
| US7367113B2 (en) * | 2006-04-06 | 2008-05-06 | United Microelectronics Corp. | Method for fabricating a transformer integrated with a semiconductor structure |
| CN100454516C (zh) * | 2006-04-17 | 2009-01-21 | 联华电子股份有限公司 | 整合于半导体集成电路结构的变压器的制作方法 |
| US20100015329A1 (en) * | 2008-07-16 | 2010-01-21 | National Semiconductor Corporation | Methods and systems for packaging integrated circuits with thin metal contacts |
| JP5498808B2 (ja) * | 2010-01-28 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN102496616B (zh) * | 2011-11-28 | 2016-04-27 | 日月光半导体制造股份有限公司 | 具有整合被动元件的半导体元件及其制造方法 |
| US9330989B2 (en) * | 2012-09-28 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for chemical-mechanical planarization of a metal layer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936312A (ja) * | 1995-07-18 | 1997-02-07 | Nec Corp | インダクタンス素子およびその製造方法 |
| US6030877A (en) * | 1997-10-06 | 2000-02-29 | Industrial Technology Research Institute | Electroless gold plating method for forming inductor structures |
| FR2791470B1 (fr) | 1999-03-23 | 2001-06-01 | Memscap | Circuit integre monolithique incorporant un composant inductif et procede de fabrication d'un tel circuit integre |
| US6326301B1 (en) * | 1999-07-13 | 2001-12-04 | Motorola, Inc. | Method for forming a dual inlaid copper interconnect structure |
| US6573822B2 (en) * | 2001-06-18 | 2003-06-03 | Intel Corporation | Tunable inductor using microelectromechanical switches |
| US6586322B1 (en) * | 2001-12-21 | 2003-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of making a bump on a substrate using multiple photoresist layers |
-
2001
- 2001-11-29 FR FR0115456A patent/FR2832852B1/fr not_active Expired - Fee Related
-
2002
- 2002-10-21 CA CA002409237A patent/CA2409237A1/fr not_active Abandoned
- 2002-11-18 EP EP02356230A patent/EP1328012A1/fr not_active Withdrawn
- 2002-11-25 US US10/303,401 patent/US6727138B2/en not_active Expired - Lifetime
- 2002-11-28 JP JP2002346551A patent/JP2003234412A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| FR2832852B1 (fr) | 2004-02-27 |
| US6727138B2 (en) | 2004-04-27 |
| FR2832852A1 (fr) | 2003-05-30 |
| JP2003234412A (ja) | 2003-08-22 |
| EP1328012A1 (fr) | 2003-07-16 |
| US20030098766A1 (en) | 2003-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1927129B1 (fr) | Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal | |
| EP2279290B1 (fr) | COMPOSITION D'éLECTRODEPOSITION ET PROCéDé DE REVÊTEMENT D'UN SUBSTRAT SEMI-CONDUCTEUR UTILISANT LADITE COMPOSITION | |
| EP0351001A1 (fr) | Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions | |
| CA2409237A1 (fr) | Procede de fabrication d'un composant electronique incorporant un micro-composant inductif | |
| FR2929449A1 (fr) | Procede de formation d'une couche d'amorcage de depot d'un metal sur un substrat | |
| US20190385845A1 (en) | Conformal Carbon Film Deposition | |
| EP2117042A1 (fr) | Procede de realisation de cavites d'air dans des microstructures, notamment du type structures d'interconnexions a cavites d'air pour circuit integre | |
| CA2409241A1 (fr) | Procede de fabrication d'un composant electronique incorporant un micro-composant inductif | |
| EP3111467B1 (fr) | Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct | |
| FR2789804A1 (fr) | Procede de gravure anisotrope par plasma gazeux d'un materiau polymere dielectrique organique et application a la microelectronique | |
| FR2785721A1 (fr) | Procede de fabrication d'une structure semi-conductrice | |
| EP1316974A1 (fr) | Procédé de fabrication d'un composant électronique incorporant un micro-composant inductif | |
| FR2763424A1 (fr) | Processus de damasquinage double | |
| FR2855324A1 (fr) | Procede de fabrication d'une interconnexion pour un dispositif a semiconducteur | |
| EP0435717A1 (fr) | Procédé d'interconnexion de couches métalliques du réseau multicouche d'une carte électronique et carte en résultant | |
| WO2021009459A1 (fr) | Procédé de collage hydrophile de substrats | |
| FR3009128A1 (fr) | Procede de realisation d'un plot conducteur sur un element conducteur | |
| FR2945665A1 (fr) | Procede de revetement d'un substrat semi-conducteur par electrodeposition. | |
| FR2620860A1 (fr) | Procede et structure pour obtenir une faible resistance de contact avec l'aluminium et ses alliages avec depot selectif de tungstene | |
| CA2856015C (fr) | Machine adaptee pour metalliser une cavite d'un substrat semi-conducteur ou conducteur telle qu'une structure du type via traversant | |
| FR2961220A1 (fr) | Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition | |
| KR100434700B1 (ko) | 반도체소자의 구리배선 형성방법 | |
| US20050085163A1 (en) | Method for preventing edge peeling defect | |
| FR3099848A1 (fr) | Procédé de fabrication de vias traversant un substrat | |
| FR2774808A1 (fr) | Structure doublement damasquinee et son procede de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FZDE | Discontinued |