FR2752312A1 - Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique - Google Patents
Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique Download PDFInfo
- Publication number
- FR2752312A1 FR2752312A1 FR9609952A FR9609952A FR2752312A1 FR 2752312 A1 FR2752312 A1 FR 2752312A1 FR 9609952 A FR9609952 A FR 9609952A FR 9609952 A FR9609952 A FR 9609952A FR 2752312 A1 FR2752312 A1 FR 2752312A1
- Authority
- FR
- France
- Prior art keywords
- signal
- supply voltage
- path
- digital circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Pulse Circuits (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
Abstract
L'invention concerne un procédé et un circuit (200) permettant d'ajuster dynamiquement la tension d'alimentation (Vdd) dans un circuit numérique (204). On détermine le retard de propagation d'un signal le long d'un trajet de signal (222) du circuit numérique et on ajuste la tension d'alimentation de façon que le retard de propagation déterminé soit égal à une durée prédéterminée, telle que la période d'horloge du signal d'horloge (CLK) qui cadence le circuit numérique. Lorsque le retard de propagation déterminé est égal à la période prédéterminée, la tension d'alimentation ajustée est appliquée au circuit numérique. On utilise cette technique pour optimiser la consommation de puissance électrique ainsi que la capacité de traitement.
Description
La présente invention concerne des procédés et des circuits permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la fréquence d'un signal d'horloge dans un circuit numérique où la consommation de puissance électrique dans le circuit numérique et, ou bien, sa capacité de traitement ont été optimisées.
Dans les dispositifs numériques portatifs, comme les téléphones cellulaires numériques, et dans d'autres applications numériques qui sont sensibles à la consommation de puissance ou à la dissipation d'énergie, par exemple dans les stations de base cellulaires du type dit picocell, la réduction de la consommation de puissance est une considération importante. Dans les dispositifs portatifs alimentés par une batterie par exemple, la réduction de la consommation de puissance peut augmenter la durée pendant laquelle le dispositif portatif peut être utilisé, avant que la batterie ne demande d'être remplacée ou rechargée. Même avec des dispositifs qui ne sont pas alimentés électriquement par une batterie, il y a avantage à réduire la dissipation de puissance en ce que ceci peut améliorer la fiabilité des composants du dispositif.
Les circuits numériques qui font partie d'un dispositif numérique, par exemple un téléphone cellulaire numérique, demandent comme signaux d'entrée une tension d'alimentation Vdd et un signal d'horloge. La consommation de puissance (P) d'un tel circuit numérique peut être approchée à l'aide de l'équation suivante:
P = c* Fref* Vdd2 où Fref est la fréquence qui cadence le circuit numérique
c est la capacité équivalente du circuit numérique
Vdd est la tension d'alimentation du circuit numérique.
P = c* Fref* Vdd2 où Fref est la fréquence qui cadence le circuit numérique
c est la capacité équivalente du circuit numérique
Vdd est la tension d'alimentation du circuit numérique.
Par conséquent, à partir de cette équation, on voit quten réduisant la fréquence d'horloge Fref et la tension d'alimentation électrique Vdd, tout en restant toutefois dans les limites qui assurent un fonctionnement correcte du circuit numérique, on peut réduire la consommation de puissance.
Un certain nombre de procédés différents permettant de réduire la consommation de puissance ont déjà été envisagés. Par exemple, pour certaines applications, on fait fonctionner le système d'horloge le plus vite possible lorsque le traitement est nécessaire, puis, lorsqu'il ne faut plus aucun traitement, on arrête complètement le signal d'horloge. Ce procédé ne pourrait pas être utilisé dans les applications qui demandent un certain traitement sur sensiblement la totalité du temps. Le brevet des E.U.A n 5378935 décrit un procédé d'optimisation de la consommation de puissance par ajustement de la fréquence d'horloge du système d'horloge en fonction des besoins du traitement. Ces procédés procurent une diminution linéaire de la consommation de puissance.
De la même façon, on sait également obtenir une réduction de la consommation de puissance par un fonctionnement réalisé sous une tension d'alimentation électrique inférieure constante. Puisque la consommation de puissance dépend de Vdd2, cette réduction de la tension d'alimentation électrique procure des économies accrues d'énergie. Toutefois, il peut en résulter des performances médiocres, pouvant se révéler inacceptables dans certaines applications.
Certains systèmes connus réduisent la consommation de puissance en faisant appel à un mode de mise hors tension pendant lequel la tension d'alimentation est nulle. Comme pour les systèmes comportant des périodes pendant lesquels le signal d'horloge est complètement arrêté, cette technique ne peut pas être utilisée dans les applications qui demandent un certain traitement pendant sensiblement la totalité du temps.
La demande de brevet européen EP-A-0632360 décrit un procédé permettant de réduire la consommation de puissance par ajustement de la fréquence du signal d'horloge et de la tension d'alimentation électrique en fonction de la tâche à effectuer. Comme tous les procédés connus, le procédé décrit dans cette demande de brevet ne tient pas compte des variations des paramètres du circuit avec le temps et de celles apparaissant d'un circuit à un autre, du fait de la température, du vieillissement et du processus de fabrication des circuits, par exemple.
I1 existe donc un besoin pour un procédé amélioré permettant de commander dynamiquement la consommation de puissance dans un circuit numérique, qui surmonte les inconvénients ci-dessus cités.
Selon un premier aspect de l'invention, il est proposé un procédé permettant d'ajuster dynamiquement la tension d'alimentation électrique dans un circuit numérique, le procédé comprenant les opérations suivantes:
déterminer le retard de propagation d'un signal le long d'un trajet de signal du circuit numérique.
déterminer le retard de propagation d'un signal le long d'un trajet de signal du circuit numérique.
ajuster le niveau de la tension d'alimentation en fonction du retard de propagation déterminé, jusqu'à ce qu'il soit déterminé que le retard de propagation a atteint une durée prédéterminée, la tension d'alimentation électrique ayant un premier niveau lorsque le retard de propagation déterminé atteint la durée prédéterminée; et
fournir la tension d'alimentation électrique ayant le premier niveau à des composants du circuit numérique.
fournir la tension d'alimentation électrique ayant le premier niveau à des composants du circuit numérique.
On aura compris que, en ajustant le niveau de la tension d'alimentation électrique jusqu'à ce que le retard de propagation ait atteint une durée prédéterminée, laquelle durée prédéterminée correspond de préférence à la période d'horloge du signal d'horloge qui est en train de cadencer les portes logiques du trajet, I'invention peut déterminer et utiliser la tension d'alimentation électrique optimale pour le trajet, en temps réel. Ainsi, il est possible d'optimiser la consommation électrique en temps réel en tenant compte des variations des paramètres de circuit en fonction du temps et d'un circuit à l'autre, par exemple du fait de la température, du vieillissement et du processus de fabrication du circuit.
Dans un montage préféré, le signal est cadencé sur le trajet de signal par un signal d'horloge et l'opération de détermination comprend les opérations suivantes:
fournir un trajet dédoublé du trajet de signal, lequel trajet dédoublé comprend sensiblement les mêmes composants que le trajet de signal et possède une entrée et une sortie;
appliquer le signal d'horloge à l'entrée du trajet dédoublé;
comparer la phase du signal d'horloge présent sur la sortie du trajet dédoublé avec la phase du signal d'horloge présent à l'entrée du trajet dédoublé afin de fournir un signal d'erreur de phase, le signal d'erreur de phase étant nul lorsque le retard de propagation a atteint la durée prédéterminée,
où l'opération d'ajustement comprend l'opération qui consiste à ajuster le niveau de la tension d'alimentation électrique en fonction du signal d'erreur de phase.
fournir un trajet dédoublé du trajet de signal, lequel trajet dédoublé comprend sensiblement les mêmes composants que le trajet de signal et possède une entrée et une sortie;
appliquer le signal d'horloge à l'entrée du trajet dédoublé;
comparer la phase du signal d'horloge présent sur la sortie du trajet dédoublé avec la phase du signal d'horloge présent à l'entrée du trajet dédoublé afin de fournir un signal d'erreur de phase, le signal d'erreur de phase étant nul lorsque le retard de propagation a atteint la durée prédéterminée,
où l'opération d'ajustement comprend l'opération qui consiste à ajuster le niveau de la tension d'alimentation électrique en fonction du signal d'erreur de phase.
Selon un deuxième mode de réalisation du premier aspect de l'invention, il est proposé un procédé permettant d'ajuster dynamiquement la tension d'alimentation électrique d'un circuit numérique, où le retard de propagation du signal le long d'un trajet de signal du circuit numérique dépend de la tension d'alimentation, le procédé comprenant les opérations suivantes: (a) stocker une première séquence de niveaux prédéterminés de tension d'alimentation électrique ainsi que les retard de propagation correspondants pour un trajet de signal prédéterminé du circuit numérique; (b) produire et fournir à un trajet de signal sélectionné une tension d'alimentation électrique ayant l'un, considéré, des niveaux prédéterminés de la première séquence stockée; (c) mesurer le retard de propagation d'un signal d'entrée le long du trajet de signal sélectionné et déterminer le moment où le retard de propagation a atteint une durée prédéterminée, les opérations de mesure et de détermination comprenant les opérations suivantes:
fournir le signal d'entrée à une entrée du trajet de signal sélectionné, le signal d'entrée étant cadencé par un signal d'horloge pour arriver à une sortie du trajet de signal,
comparer le signal présent sur la sortie du trajet de signal sélectionné, après un nombre prédéterminé de cycles d'horloge du signal d'horloge, avec un signal attendu,
produire un signal d'erreur lorsque le signal présent sur la sortie ne correspond pas au signal attendu et produire un signal de validité lorsque le signal présent sur la sortie correspond au signal attendu,
ajuster le niveau de la tension d'alimentation électrique, d'une quantité prédéterminée, à partir du niveau prédéterminé considéré,
appliquer la tension d'alimentation électrique ajustée au trajet de signal sélectionné, et
répéter les opérations de fourniture, de comparaison, de production, d'ajustement et d'application jusqu'au moment se trouvant juste avant celui où le signal d'erreur est produit, lorsque le retard de propagation a atteint la durée prédéterminée, la tension d'alimentation ajustée ayant un premier niveau lorsque le retard de propagation atteint la durée prédéterminée; (d) stocker le premier niveau de la tension d'alimentation ajustée avec son retard de propagation déterminé correspondant; (e) répéter les opérations (b), (c) et (d) pour chacun des niveaux prédéterminés successifs de la première séquence stockée de niveaux prédéterminés de façon qu'une deuxième séquence de niveaux de la tension d'alimentation ajustée et leurs retards de propagation prédéterminés correspondants pour le trajet de signal sélectionné soient stockés; et (f) déterminer le niveau de la tension d'alimentation électrique ajustée pour un retard de propagation voulu à partir de la deuxième séquence et appliquer la tension d'alimentation ajustée se trouvant au niveau déterminé à des composants du circuit numérique.
fournir le signal d'entrée à une entrée du trajet de signal sélectionné, le signal d'entrée étant cadencé par un signal d'horloge pour arriver à une sortie du trajet de signal,
comparer le signal présent sur la sortie du trajet de signal sélectionné, après un nombre prédéterminé de cycles d'horloge du signal d'horloge, avec un signal attendu,
produire un signal d'erreur lorsque le signal présent sur la sortie ne correspond pas au signal attendu et produire un signal de validité lorsque le signal présent sur la sortie correspond au signal attendu,
ajuster le niveau de la tension d'alimentation électrique, d'une quantité prédéterminée, à partir du niveau prédéterminé considéré,
appliquer la tension d'alimentation électrique ajustée au trajet de signal sélectionné, et
répéter les opérations de fourniture, de comparaison, de production, d'ajustement et d'application jusqu'au moment se trouvant juste avant celui où le signal d'erreur est produit, lorsque le retard de propagation a atteint la durée prédéterminée, la tension d'alimentation ajustée ayant un premier niveau lorsque le retard de propagation atteint la durée prédéterminée; (d) stocker le premier niveau de la tension d'alimentation ajustée avec son retard de propagation déterminé correspondant; (e) répéter les opérations (b), (c) et (d) pour chacun des niveaux prédéterminés successifs de la première séquence stockée de niveaux prédéterminés de façon qu'une deuxième séquence de niveaux de la tension d'alimentation ajustée et leurs retards de propagation prédéterminés correspondants pour le trajet de signal sélectionné soient stockés; et (f) déterminer le niveau de la tension d'alimentation électrique ajustée pour un retard de propagation voulu à partir de la deuxième séquence et appliquer la tension d'alimentation ajustée se trouvant au niveau déterminé à des composants du circuit numérique.
Selon un deuxième aspect de l'invention, il est proposé un procédé permettant d'ajuster dynamiquement la fréquence d'un signal d'horloge et la tension d'alimentation électrique du circuit numérique, le procédé comprenant les opérations suivantes:
déterminer une tâche devant être effectuée par le circuit numérique;
ajuster la fréquence du signal d'horloge en fonction de la tâche déterminée et foumir le signal d'horloge ajusté à des composants du circuit numérique;
déterminer le retard de propagation du signal le long d'un trajet de signal du circuit numérique;
ajuster le niveau de la tension d'alimentation électrique afin de fournir une tension d'alimentation électrique ajustée en fonction de la fréquence ajustée du signal d'horloge et du retard de propagation déterminé jusqu'à ce que le retard de propagation déterminé atteigne une durée prédéterminée, la tension d'alimentation ayant un premier niveau lorsque le retard de propagation déterminé atteint la durée prédéterminée; et
fournir la tension d'alimentation ayant le premier niveau à des composants du circuit numérique.
déterminer une tâche devant être effectuée par le circuit numérique;
ajuster la fréquence du signal d'horloge en fonction de la tâche déterminée et foumir le signal d'horloge ajusté à des composants du circuit numérique;
déterminer le retard de propagation du signal le long d'un trajet de signal du circuit numérique;
ajuster le niveau de la tension d'alimentation électrique afin de fournir une tension d'alimentation électrique ajustée en fonction de la fréquence ajustée du signal d'horloge et du retard de propagation déterminé jusqu'à ce que le retard de propagation déterminé atteigne une durée prédéterminée, la tension d'alimentation ayant un premier niveau lorsque le retard de propagation déterminé atteint la durée prédéterminée; et
fournir la tension d'alimentation ayant le premier niveau à des composants du circuit numérique.
Selon un troisième aspect de l'invention, il est proposé un procédé permettant d'ajuster dynamiquement la fréquence d'horloge d'un signal d'horloge dans un circuit numérique, le procédé comprenant les opérations suivantes:
produire et foumir à des composants du circuit numérique une tension d'alimentation électrique ayant un niveau prédéterminé;
déterminer le retard de propagation d'un signal le long d'un trajet de signal du circuit numérique;
ajuster la fréquence d'horloge du signal d'horloge en fonction du retard de propagation déterminé jusqu'à ce qu'il ait été déterminé que le retard de propagation a atteint une durée prédéterminée, la fréquence d'horloge ajustée ayant une première fréquence lorsque le retard de propagation déterminé atteint la durée prédéterminée; et
foumir un signal d'horloge ayant la première fréquence à des composants du circuit numérique.
produire et foumir à des composants du circuit numérique une tension d'alimentation électrique ayant un niveau prédéterminé;
déterminer le retard de propagation d'un signal le long d'un trajet de signal du circuit numérique;
ajuster la fréquence d'horloge du signal d'horloge en fonction du retard de propagation déterminé jusqu'à ce qu'il ait été déterminé que le retard de propagation a atteint une durée prédéterminée, la fréquence d'horloge ajustée ayant une première fréquence lorsque le retard de propagation déterminé atteint la durée prédéterminée; et
foumir un signal d'horloge ayant la première fréquence à des composants du circuit numérique.
L'avantage de ce troisième aspect de l'invention est qu'il permet d'augmenter la capacité de traitement d'un circuit numérique selon les conditions données, par exemple la température.
Dans un mode de réalisation préféré, une tension d'alimentation ayant un niveau maximal est fournie. Lorsque le retard de propagation atteint la durée prédéterminée, le signal d'horloge est à sa fréquence maximale pour le circuit numérique.
La description suivante conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés parmi lesquels:
la figure 1 est un graphe du retard de propagation (tpd) en fonction de la tension d'alimentation (Vdd) pour deux technologies différentes;
la figure 2 est un schéma fonctionnel simplifié d'un premier circuit permettant d'ajuster dynamiquement le niveau de la tension d'alimentation électrique dans un circuit numérique;
la figure 3 est un schéma fonctionnel simplifié d'un deuxième circuit permettant d'ajuster dynamiquement le niveau de la tension d'alimentation électrique dans un circuit numérique;
la figure 4 est un organigramme relatif à un procédé d'ajustement de la tension d'alimentation électrique selon l'invention, à l'aide du deuxième circuit présenté sur la figure 3;
la figure 5 est un schéma fonctionnel simplifié d'un premier système permettant d'ajuster dynamiquement le niveau de la tension d'alimentation électrique et la fréquence d'horloge du signal d'horloge dans un circuit numérique; et
la figure 6 est un schéma fonctionnel simplifié d'un deuxième système permettant d'ajuster dynamiquement le niveau de la tension d'alimentation électrique et la fréquence d'horloge du signal d'horloge dans un circuit numérique.
la figure 1 est un graphe du retard de propagation (tpd) en fonction de la tension d'alimentation (Vdd) pour deux technologies différentes;
la figure 2 est un schéma fonctionnel simplifié d'un premier circuit permettant d'ajuster dynamiquement le niveau de la tension d'alimentation électrique dans un circuit numérique;
la figure 3 est un schéma fonctionnel simplifié d'un deuxième circuit permettant d'ajuster dynamiquement le niveau de la tension d'alimentation électrique dans un circuit numérique;
la figure 4 est un organigramme relatif à un procédé d'ajustement de la tension d'alimentation électrique selon l'invention, à l'aide du deuxième circuit présenté sur la figure 3;
la figure 5 est un schéma fonctionnel simplifié d'un premier système permettant d'ajuster dynamiquement le niveau de la tension d'alimentation électrique et la fréquence d'horloge du signal d'horloge dans un circuit numérique; et
la figure 6 est un schéma fonctionnel simplifié d'un deuxième système permettant d'ajuster dynamiquement le niveau de la tension d'alimentation électrique et la fréquence d'horloge du signal d'horloge dans un circuit numérique.
Puisque, d'après l'équation ci-dessus indiquée, la consommation de puissance dépend du carré de la tension d'alimentation Vdd, il est souhaitable d'obtenir, à tout moment donné, au moins le niveau optimal de la tension d'alimentation électrique.
Dans un circuit numérique, un signal cadencé le long d'un trajet de signal par un signal d'horloge subira un retard de propagation tandis qu'il passera, de cette manière cadencée, par toutes les portes logiques du trajet de signal. Le retard de propagation est ici défini comme le temps nécessaire à la propagation d'un signal dans les portes logiques d'un trajet de signal du circuit numérique. Il existe une relation entre le retard de propagation et le niveau de la tension d'alimentation électrique, pour certaines technologies. La figure 1 est un graphe montrant le retard de propagation (tpd) en fonction de la tension d'alimentation (Vdd) et elle montre deux courbes 20 et 22 se rapportant à deux techniques de traitement 0,5 ,um différentes CMOS (transistors MOS complémentaires) et
GCMOS. A partir de ce graphe, on voit clairement que le retard de propagation dépend de la tension d'alimentation électrique Vdd fournie au circuit numérique et que le retard de propagation augmente lorsque la tension d'alimentation électrique diminue.
GCMOS. A partir de ce graphe, on voit clairement que le retard de propagation dépend de la tension d'alimentation électrique Vdd fournie au circuit numérique et que le retard de propagation augmente lorsque la tension d'alimentation électrique diminue.
Le procédé selon l'invention utilise la relation qui existe entre le retard de propagation d'un signal le long d'un trajet de signal d'un circuit numérique et la tension d'alimentation électrique du circuit numérique et il ajuste la tension d'alimentation en fonction du retard de propagation de façon à, selon un premier aspect de l'invention, optimiser la consommation de puissance en fonction de la tension d'alimentation électrique. En ajustant le niveau de la tension d'alimentation jusqu'à ce que le retard de propagation ait atteint une durée prédéterminée, laquelle durée prédéterminée correspond de préférence à la période d'horloge du signal d'horloge qui cadence les portes logiques du trajet, l'invention peut déterminer et utiliser la tension d'alimentation optimale relative au trajet, en temps réel. En d'autres termes, pour une fréquence d'horloge donnée, l'invention détermine quel est le plus grand retard de propagation et, par conséquent, le plus bas niveau de la tension d'alimentation électrique qui permet au circuit numérique de fonctionner correctement.
On aura compris que la tension d'alimentation électrique peut être modifiée dynamiquement en fonction du retard de propagation selon l'invention dans un système utilisant un signal d'horloge à fréquence fixe ou dans un système qui fait également varier dynamiquement la fréquence du signal d'horloge.
Toutefois, dans ce dernier cas, il faut d'abord sélectionner la fréquence du signal d'horloge, puis faire varier la tension d'alimentation en fonction du retard de propagation et de la fréquence sélectionnée du signal d'horloge. Un exemple d'un tel système sera présenté et décrit en relation avec la figure 5.
En plus de dépendre de la technique de traitement, le retard de propagation dépend de la température et du processus de fabrication lui-même.
D'autres paramètres peuvent également agir sur le retard de propagation. Ainsi, lorsqu'on sélectionne la tension d'alimentation électrique optimale, il faut tenir
compte de ces paramètres. En vérité, il est automatiquement tenu compte de tout ces paramètres dans l'invention puisque la tension d'alimentation et la fréquence du signal d'horloge sont adaptées en relation avec l'effet et non avec la cause de ces paramètres.
compte de ces paramètres. En vérité, il est automatiquement tenu compte de tout ces paramètres dans l'invention puisque la tension d'alimentation et la fréquence du signal d'horloge sont adaptées en relation avec l'effet et non avec la cause de ces paramètres.
On se reporte maintenant à la figure 2. Un premier circuit 200 selon un premier mode de réalisation de l'invention, permettant d'ajuster dynamiquement la tension d'alimentation électrique d'un circuit numérique 204, dont seule la partie 202 est présenté, par contrôle du retard de propagation, comprend un dispositif 212 de commande de niveau de tension et un générateur de tension 208.
La partie 202 du circuit numérique 204 comprend un trajet de signal 222, comprenant plusieurs portes, qui est connecté entre une première bascule 220 et une deuxième bascule 224, toutes deux étant cadencées par un signal d'horloge
CLK qui possède une fréquence d'horloge Fref. Un signal S est cadencé de la première bascule 220 à la deuxième bascule 224 par le signal d'horloge CLK et en fonction du retard de propagation des portes logiques du trajet de signal 222.
CLK qui possède une fréquence d'horloge Fref. Un signal S est cadencé de la première bascule 220 à la deuxième bascule 224 par le signal d'horloge CLK et en fonction du retard de propagation des portes logiques du trajet de signal 222.
Le dispositif 212 de commande de niveau de tension comporte une entrée qui est connectée de façon à recevoir le signal d'horloge CLK et une sortie qui est destinée à fournir un signal de commande de tension Vctl au générateur de tension 208. Le signal d'horloge CLK présent sur l'entrée du dispositif 212 de commande de niveau de tension est directement appliqué à une première entrée d'un détecteur de phase 230 et est appliqué à une deuxième entrée du détecteur de phase 230 via un trajet dédoublé 226. Le trajet dédoublé 226 possède les mêmes composants ou portes logiques que le trajet de signal 222. Dans un mode de réalisation préféré, un moyen de retard prédéterminé 228 est appliqué entre le trajet dédoublé 226 et la deuxième entrée du détecteur de phase 230. Ainsi, un signal d'horloge retardé par rapport au signal d'horloge CLK est appliqué à la deuxième entrée du détecteur de phase 230. Le détecteur de phase 230 fournit le signal de commande de tension Vctl à la sortie du dispositif 212 de commande de niveau de tension. Lorsque le signal de commande de tension Vctl est un train d'impulsions, alors, afin d'éviter des instabilités dans la tension d'alimentation produite par le générateur de tension 208, il est utilisé de préférence un filtre 232 qui est connecté entre la sortie des dispositifs de commande de niveau de tension 212 et le générateur de tension 208 pour filtrer les composantes alternatives du signal de commande de tension Vctl.
Le générateur de tension 208 possède une première entrée Vref qui est connectée de façon à recevoir le signal de commande de tension Vctl, une deuxième entrée Vin destinée à recevoir un signal Vddmax, lequel signal limite la valeur maximale de la tension d'alimentation produite par le générateur de tension 208, et une sortie Vout destinée à fournir une tension d'alimentation électrique Vdd dont le niveau dépend du signal de commande de tension Vctl. Dans un dispositif portatif excité par une batterie électrique, le signal Vddmax sera égal à la tension de la batterie électrique. La tension d'alimentation électrique Vdd est fournie à tous les composants du circuit numérique.
Puisque le trajet dédoublé 226 possède les mêmes portes logiques que le trajet de signal 222, le retard de propagation des deux trajets est sensiblement le même. Le moyen de retard prédéterminé 228 est de préférence inclus comme marge conceptuelle dans le cas simple où il existe une différence quelconque entre les retards de propagation des trajets 226 et 222. Le moyen de retard prédéterminé 228 est également utilisé pour fournir une marge relative au temps de réaction de certains des composants, par exemple le filtre 232 et le générateur de tension 208, et pour aussi compenser d'éventuelles instabilités qui subsistent après le filtrage.
Ainsi, même si les trajets 226 et 222 sont identiques, il est préférable de disposer d'un retard prédéterminé de façon que la tension d'alimentation électrique soit légèrement plus élevée que cela n'est nécessaire pour assurer que le retard de propagation sera toujours compris à l'intérieur de la période d'horloge.
Le premier circuit 200 ajuste dynamiquement la tension d'alimentation électrique afin de produire un niveau optimal à l'aide d'un montage en boucle d'asservissement de retard dont le fonctionnement va maintenant être décrit.
Dans ce qui va suivre, les bascules sont décrites comme étant cadencées sur le flanc montant du signal d'horloge CLK. On comprendra toutefois qu'elles pourraient aussi bien être cadencées sur le flanc descendant.
Un signal S, cadencé de l'entrée de données de la première bascule 220 à la sortie Q, doit également arriver sur la deuxième bascule 224 au moment du flanc montant suivant du signal d'horloge CLK, mais ceci dépend du retard de propagation du trajet 222. On contrôle le retard de propagation 222 à l'aide du détecteur de phase 230 utilisant le signal d'horloge CIX et le retard de propagation relevant du trajet dédoublé 226 et du moyen de retard prédéterminé 228, lequel est conçu de façon à être sensiblement égal au retard du trajet 222.
Le détecteur de phase 230 compare la phase du signal d'horloge CLK présent sur sa première entrée avec celle du signal d'horloge retardé présent sur sa deuxième entrée et il fournit sur sa sortie de signal de commande de tension Vctl, lequel signal dépend de la comparaison entre les signaux. Le signal de commande
de tension Vctl ou le signal d'erreur de phase indique l'erreur existant entre le
signal d'horloge réel CLK et le signal d'horloge retardé, à savoir la quantité qui est nécessaire pour ajuster le retard de propagation nécessaire au signal d'horloge donné CLK.
de tension Vctl ou le signal d'erreur de phase indique l'erreur existant entre le
signal d'horloge réel CLK et le signal d'horloge retardé, à savoir la quantité qui est nécessaire pour ajuster le retard de propagation nécessaire au signal d'horloge donné CLK.
Le générateur de tension 208 peut être mis en oeuvre au moyen de n'importe quel convertisseur tension continue-tension continue de type connu, par exemple, le modèle "MC33560" fourni par la société Motorola hic dont le fonctionnement est bien connu dans la technique et qui ne sera donc pas discuté ici. Le générateur de tension 208 utilise le signal de commande de tension Vctl, ou le signal d'erreur de phase, pour ajuster le niveau de la tension d'alimentation électrique et fournir la tension d'alimentation ajustée à tous les composants du circuit numérique y compris les trajets 222, 226. L'ajustement effectué sur la tension d'alimentation électrique provoque une modification du retard de propagation du trajet 222, ce dernier modifie le retard de propagation du trajet dédoublé 226. La tension d'alimentation est ajustée par le générateur de tension 208 de façon que le retard de propagation soit ajusté dans un sens qui amène une réduction de l'erreur susceptible d'exister entre le signal d'horloge CLK réel et le signal d'horloge retardé.
Ainsi, le signal de commande de tension Vctl présent sur la sortie du détecteur de phase 230 est utilisé pour ajuster le niveau de la tension d'alimentation électrique jusqu'à ce que l'erreur comprise entre les deux signaux présents à l'entrée du détecteur de phase 230 soit nulle. L'erreur est nulle lorsque le retard de propagation atteint la durée prédéterminée, et, à ce moment, la tension d'alimentation se trouve à son premier niveau, au niveau optimal, pour ce signal d'horloge CLK. Dans le premier circuit 200, ci-dessus décrit, la durée prédéterminée est égale à la période d'horloge CLK, auquel cas, lorsqu'un flanc montant du signal d'horloge CLK présent à la première entrée du détecteur de phase 230 arrive en même temps qu'un flanc montant du signal retardé présent sur la deuxième entrée, le signal de commande de tension Vctl, ou le signal d'erreur de phase, est nul.
De préférence, le niveau de la tension d'alimentation électrique est initialement prévu de façon qu'il constitue un niveau de référence qui est supérieur au premier niveau, ou niveau optimal. Ceci est un avantage en ce que le circuit numérique peut à tout moment fonctionner correctement. Ainsi, la tension d'alimentation doit être réduite à partir du niveau de référence pour augmenter le retard de propagation du trajet 222 et du trajet dédoublé 226 jusqu'à la durée prédéterminée et, ainsi, arriver à la tension d'alimentation électrique optimale.
On choisit de préférence le trajet 222 de façon qu'il soit le trajet le plus crucial dans le circuit numérique 204 et ainsi amener le pire cas de retard de propagation. Pour cette raison, le premier circuit 200 et le circuit numérique 204 doivent de préférence être intégré sur la même puce. Pour le noyau d'un processeur, le trajet critique correspond à une instruction donnée.
On aura compris que le premier circuit 200 ajuste dynamiquement la tension d'alimentation électrique en fonction du retard de propagation réel pris dans les portes logiques d'un trajet de signal pour une fréquence donnée du signal d'horloge en temps réel. Ceci signifie que les variations du retard de propagation qui sont dues par exemple à la température, au procédé de fabrication, etc., peuvent être prises en compte et que le niveau optimal de tension d'alimentation relatif à une fréquence d'horloge donnée peut être utilisé à tout moment.
On aura compris que, lorsque la fréquence du signal d'horloge est ajustée de façon dynamique, puisque le détecteur de phase 230 utilise le signal d'horloge lui-même pour ajuster le niveau de la tension d'alimentation et, par conséquent, le retard de propagation, le premier circuit 200 peut toujours fournir une tension d'alimentation optimale à n'importe quelle fréquence d'horloge donnée.
On se reporte maintenant à la figure 3. Un deuxième circuit 300, selon un deuxième mode de réalisation de l'invention, permettant d'ajuster dynamiquement la tension d'alimentation électrique dans un circuit numérique, dont seule la partie 302 est représentée, par contrôle du retard de propagation d'un signal le long d'un trajet sélectionné, comprend une unité de commande 305, un comparateur 316 et un générateur de tension 308. Chaque tâche peut utiliser des parties différentes du circuit numérique,ce qui signifie que le trajet crucial peut varier en fonction de la tâche à faire effectuer par le circuit numérique. Dans le mode de réalisation préféré, on choisit le trajet 310 en fonction de la tâche à effectuer et il est de préférence le trajet critique relatif à la tâche.
L'unité de commande 305 est connectée de façon à fournir un signal d'entrée S au trajet crucial 310 via une bascule 318 et un signal de sortie attendu Sx à une première entrée d'un comparateur 316. La première bascule 318 est cadencée par un signal d'horloge CLK, qui cadence également les portes logiques faisant partie du trajet crucial 310 et une deuxième bascule 320 connectée à la sortie du trajet crucial 310. La sortie Q de la deuxième bascule 320 est connectée à une deuxième entrée du comparateur 316. La sortie du comparateur 316 est connectée à un dispositif d'estimation 307 contenu dans l'unité de commande 305. L'unité de commande 305 fournit un signal de commande de tension Vctl au générateur de tension 308, qui produit, sur une sortie, une tension d'alimentation Vdd destinée à tous les composants du circuit numérique, y compris le trajet crucial 310, en fonction du signal de commande de tension Vctl.
On va maintenant décrire, en liaison avec les figures 1 et 3 et avec la figure 4, laquelle représente un organigramme du procédé préféré, le procédé préféré par lequel le deuxième circuit 300 sélectionne un niveau pour la tension d'alimentation Vdd.
Dans le mode de réalisation préféré, une première séquence de niveaux prédéterminés de tension d'alimentation électrique et de retards de propagation correspondants relatifs à un trajet de signal prédéterminé du circuit numérique sont stockés dans le dispositif d'estimation 307. De préférence, le trajet prédéterminé est le trajet correspondant au pire cas. A partir de la première fréquence, on peut produire une courbe prédéterminée comme celle représentée sur la figure 1, du retard de propagation en fonction de la tension d'alimentation électrique, pour le trajet correspondant au pire cas dans le circuit numérique et dans les conditions les plus mauvaises (par exemple de température ). On choisit un niveau prédéterminé, ou niveau de défaut, pour la tension d'alimentation électrique Vdd relativement à une fréquence donnée, sur la courbe prédéterminée, comme indiqué au bloc 330, et on l'applique aux portes logiques du trajet crucial 310.
Ensuite, on mesure, dans le bloc 332, le trajet de propagation relatif à la tension d'alimentation ayant le niveau prédéterminé. L'unité de commande 305 fournit un signal d'entrée S au trajet crucial 310, et le comparateur 316 compare le signal Sout présent
On ajuste ensuite le niveau de la tension d'alimentation électrique d'une quentité prédéterminée par rapport au niveau prédéterminé et on applique au trajet crucial 310 la tension d'alimentaion ajustée (bloc 334). On répète les opérations consistant à fournir un signal d'entrée, comparer le signal Sout avec le signal attendu Sx et ajuster la tension d'alimentation jusqu'au moment se trouvant juste avant la production du signal d'erreur. En d'autres termes, aussi longtemps que le signal de validité est produit. A ce point, il est détermine que le retard de propagation a atteint une durée prédéterminée ou durée optimale. La tension d'alimentation possède un premier niveau lorsque le retard de propagation atteint la durée prédéterminée. Le premier niveau de la tension d'alimentation ajustée et le retard de propagation déterminé qui lui correspond sont stockés. On répète ensuite ce processus pour chaque niveau prédéterminé de la première séquence afin de produire une succession de niveaux de tension d'alimentation associés à des retards de propagation déterminés correspondants. On stocke la deuxième séquence dans le dispositif d'estimation 307.
A partir de la deuxième séquence, on peut obtenir une estimation de la courbe représentant le retard de propagation en fonction de la tension d'alimentation. Ceci peut demander plusieurs itérations et, ou bien, extrapolations.
La courbe d'estimation du retard de propagation en fonction de la tension d'alimentation tiendra compte des variations qui sont dues au processus de fabrication, à la température, au vieillissement ainsi qu'au trajet critique si ce dernier varie selon la tâche, au contraire de la courbe prédéterminée.
Dès que la courbe d'estimation a été déterminée, comme indiqué dans le bloc 336, on l'utilise pour déterminer la tension d'alimentation optimale Vdd pour une fréquence d'horloge donnée (voir le bloc 338). On applique ensuite la tension d'alimentation optimale Vdd au trajet crucial 310 et aux autres composants du circuit numérique comme indiqué dans le bloc 340. On ajoute une marge à la tension d'alimentation optimale Vdd afin d'assurer que le retard de propagation d'un signal sera toujours compris à l'intérieur de la période d'horloge.
On met à jour ou on renouvelle périodiquement la courbe d'estimation afin de tenir compte des variations dues, par exemple, aux changements de température, comme indiqué dans le bloc 342. Ceci signifie qu'il est possible de tenir compte des variations du retard de propagation qui sont dues par exemple à la température, et qu'on peut utiliser à tout instant le niveau optimal de la tension d'alimentation pour une fréquence d'horloge donnée. Lorsque la fréquence d'horloge change, on détermine la tension d'alimentation Vdd appropriée à partir de la courbe d'estimation et on l'applique au circuit numérique via le signal de commande de tension Vtcl et le générateur de tension 308.
Ainsi, la tension d'alimentation optimale Vdd n'est appliquée qu'au trajet crucial 310 et au reste du circuit numérique à partir du moment où la courbe d'estimation a été produite en utilisant le trajet crucial 310. Le deuxième circuit 300 fonctionne donc suivant deux modes: un mode d'estimation au cours duquel la courbe d'estimation est déterminée; et un mode fonctionnel au cours duquel une valeur sélectionnée de la tension d'alimentation Vdd est appliquée au circuit numérique. Pendant le mode d'estimation, la tension d'alimentation Vdd peut ne pas être suffisamment grande pour permettre un fonctionnement correct du trajet crucial 310. Toutefois, le dispositif d'estimation 307, le comparateur 316 et les autres blocs intervenant dans la modification de la tension d'alimentation fonctionnent toujours correctement.
Lorsque la tâche change et qu'un nouveau trajet devient un trajet crucial, on répète le processus d'estimation, et l'unité de commande 305 produit le signal d'entrée S à destination du nouveau trajet crucial, puis le comparateur 316 compare le signal attendu Sx avec le signal Sout présent sur la sortie du nouveau trajet crucial.
Le deuxième circuit 300 ainsi que le premier circuit 200 ajustent dynamiquement la tension d'alimentation électrique en fonction du retard de propagation réel sur un trajet sélectioné pour une fréquence donnée du signal d'horloge, en temps réel.
Le deuxième circuit 300 peut être mis en oeuvre, totalement ou partiellement, sous forme de logiciel.
On aura également compris que, lorsque la fréquence du signal d'horloge est ajustée de manière dynamique, puisque le deuxième circuit 300 utilise le signal d'horloge lui-même pour ajuster le niveau de la tension d'alimentation électrique et, par conséquent, le retard de propagation, le deuxième circuit 300 peut toujours fournir une tension d'alimentation optimale, pour toute fréquence d'horloge donnée.
Le premier circuit 200 crée un trajet dédoublé 226, qui est de préférence accordé au trajet crucial du circuit numérique, quelle que soit la tâche effectuée par le circuit numérique 204. Ceci signifie que pour les tâches qui n'utilisent pas les portes logiques du trajet 226, il pourrait se faire que le niveau de la tension d'alimentation électrique puisse être réduite plus encore. Ainsi, le premier circuit 200 peut ne pas atteindre le niveau optimale de tension de l'alimentation pour toutes les tâches que le circuit numérique doit effectuer, sauf de manière statique et au prix d'ajouter un plus grand nombre de trajets dédoublés 226. Le deuxième circuit 300 selon l'invention attaque le problème en considérant le trajet crucial réel pour une tâche courante. Un autre avantage du circuit 300 est que l'on peut l'utiliser pour optimiser la consommation de puissance de plusieurs circuits intégrés. En outre, puisque le deuxième circuit 300 n'a pas besoin de reproduire en double les portes logiques du trajet 222, le deuxième circuit 300 est moins couteux que le premier circuit 200.
Pour tout circuit numérique, on choisit la fréquence numérique Fref de façon qu'elle soit la plus élevée possible afin de traiter un nombre maximal d'instructions par seconde (Mips) pour une technologie de traitement donnée.
Toutefois, des tâches differentes peuvent requérir des Mips différents et, par conséquent, des fréquences d'horloge différentes. Par exemple, dans un téléphone cellulaire, un plus grand nombre de Mips est nécessaire pour le mode trafic de signaux vocaux que pour un mode d'attente. Puisque la consommation de puissance d'un circuit numérique dépend de la fréquence du signal d'horloge CLK et du carré de la tension d'alimentation électrique, il apparaît clairement qu'un circuit qui maintient tout le temps la fréquence d'horloge au maximum consomme de la puissance inutilement et qu'on peut améliorer la consommation de puissance en faisant varier la fréquence d'horloge ainsi que la tension d'alimentation. Un procédé connu, qui a été mentionné dans l'introduction, ajuste la fréquence d'horloge en fonction de la tâche à accomplir.
Les premier et deuxième circuits 200 et 300 peuvent être tous deux utilisés dans des systèmes où la fréquence d'horloge est fixe et peuvent être également utilisés dans des systèmes où la fréquence d'horloge varie.
Selon un deuxième aspect de l'invention, il est proposé un système qui ajuste dynamiquement la fréquence du signal d'horloge selon la tâche à effectuer à l'aide du circuit numérique, puis ajuste le niveau de la tension d'alimentation électrique en fonction de la fréquence ajustée pour le signal d'horloge et de la vitesse ou du retard de la propagation déterminés du circuit numérique.
La figure 5 présente un premier système 2 selon un premier mode de réalisation du deuxième aspect de l'invention. Le système 2 détermine la vitesse ou le retard de propagation apparaissant dans un circuit numérique 204 à l'aide du premier circuit 200 décrit ci-dessus. Le trajet 222 est une partie du circuit numérique 204.
Le système 2 comprend un générateur 6 de fréquence d'horloge servant à foumir un signal d'hologe CLK au circuit numérique 204, et le générateur de tension 208 servant à fournir une tension d'alimentation Vdd au circuit numérique 204. La fréquence Fref du signal d'horloge CLK fourni par le générateur 6 de fréquence d'horloge est commandée par un dispositif 10 de commande de fréquence. Le niveau de la tension d'alimentaion électrique Vdd fournie au circuit numérique 204 est commandé par un dispositif 212 de commande de niveau de tension.
Le dispositif 10 de commande de fréquence comporte une entrée qui est destinée à recevoir des informations relatives à la tâche à effectuer à l'aide du circuit numérique 204, ainsi qu'une sortie destinée à fournir un signal Cctl de commande d'horloge au générateur 6 de fréquence d'horloge. La fréquence Fref du signal d'horloge CLK dépend du signal de commande de fréquence Cctl. Le générateur de fréquence d'horloge 6 reçoit également un signal Frefmax, lequel signal limite la fréquence maximale produite par le générateur de fréquence d'horloge 6. Le signal Frefmax assure que la fréquence du signal d'horloge CLK ne dépasse pas une valeur qui demanderait une tension d'alimentation supérieure à la tension d'alimentation maximale Vddmax.
Le dispositif 212 de commande de niveau de tension possédant une première entrée qui est destiné à recevoir le signal d'horloge produit par le générateur 6 de fréquence d'horloge et une sortie qui est destinée à foumir un signal de commande de tension Vctl au générateur de tension 208. Ainsi, le signal de commande de tension Vctl et, par conséquent, le niveau de la tension d'alimentation Vdd sont produits en fonction du signal d'horloge CLK. Le générateur de tension 208 reçoit également un signal Vddmax, lequel signal limite la tension d'alimentation maximale produite par le générateur de tension 8, suite à un défaut de fonctionnement par exemple.
Le premier système 2 peut être intégré sur une puce unique ou peut comprendre des composants discrets.
Le premier système 2 fonctionne de la manière suivante.
La fréquence du signal d'horloge est ajustée en fonction de la tâche à effectuer à l'aide du circuit numérique 204. Le dispositif 10 de commande de fréquence utilise les informations venant du circuit numérique 204 pour déterminer quelle tâche doit être effectuée et, par conséquent, quelle fréquence d'horloge cette tâche demande. Le dispositif de commande peut utiliser une table de recherche pour déterminer la fréquence d'horloge correcte qui est associée à une tâche
particulière. Le signal de commande d'horloge Cctl est donc indicatif de la
fréquence d'horloge relative à la tâche devant être effectuée par le circuit numérique 204 et le générateur de fréquence d'horloge 6 produit un signal d'horloge ayant la fréquence d'horloge Fref en fonction du signal de commande d'horloge Cctl. Le générateur de fréquence d'horloge 6 peut être mis en oeuvre à l'aide d'un diviseur de fréquence d'horloge bien connu.
particulière. Le signal de commande d'horloge Cctl est donc indicatif de la
fréquence d'horloge relative à la tâche devant être effectuée par le circuit numérique 204 et le générateur de fréquence d'horloge 6 produit un signal d'horloge ayant la fréquence d'horloge Fref en fonction du signal de commande d'horloge Cctl. Le générateur de fréquence d'horloge 6 peut être mis en oeuvre à l'aide d'un diviseur de fréquence d'horloge bien connu.
Le fonctionnement du dispositif de commande de fréquence 10 dépend fortement de l'application. Par exemple, dans un combiné cellulaire numérique, le dispositif de commande de fréquence 10 peut produire le signal de commande d'horloge Cctl seulement en fonction de l'état du noyau du processeur qui forme le circuit numérique 204. Typiquement, le noyau du processeur possède six états IDLE, FR, HR, EFR, DATA, LP. Une table de recherche pourrait fournir le signal de commande d'horloge Cctl en fonction des six états.
Le signal de commande d'horloge Cctl doit correspondre à une fréquence d'horloge que le générateur 6 de fréquence d'horloge est capable de le produire.
Dès que la fréquence du signal d'horloge a été ajustée sur une fréquence d'horloge particulière, le signal d'horloge CLK se trouvant à la fréquence ajustée est appliqué au dispositif 212 de commande de niveau de tension et au circuit numérique 204. Le dispositif 212 de commande de niveau de tension utilise le signal d'horloge ajusté CLK pour déterminer la vitesse ou le retard de propagation du circuit numérique 204 lorsque ce dernier est cadencé par le signal d'horloge CLK et il ajuste le niveau de la tension d'alimentation en fonction du signal d'horloge CLK ajusté et de la vitesse déterminée. La tension d'alimentation ajustée Vdd qui est produite par le générateur de tension 208 est appliquée à tous les composants du circuit numérique 204.
La vitesse du circuit numérique 204 sera affectée par des paramètres tels que la température, le vieillissement, le processus de fabrication, qui peut provoquer des variations d'une puce à une autre, et la technologie de traitement est elle-même. La vitesse du circuit numérique 204 peut être déterminée par observation du retard de propagation d'un signal le long d'un trajet de signal du circuit numérique 204. Le retard de propagation peut être contrôlé par des techniques autres que celles ci-dessus indiquées en liaison avec les figures 1 à 3 et le premier circuit 200.
La figure 6 représente un deuxième système 400 selon un deuxième mode de réalisation du deuxième aspect de l'invention. Le deuxième système 400
détermine la vitesse ou le retard de propagation existant dans un circuit numérique
404 à l'aide du deuxième circuit 300 ci-dessus décrit. L'unité de commande 305 et
le comparateur 316 (non représentés sur la figure 6) font de préférence partie d'une
unité centrale de traitement 402. Le comparateur 316 et la dispositif d'estimation
307 peuvent aussi bien faire partie du circuit numérique 404.
détermine la vitesse ou le retard de propagation existant dans un circuit numérique
404 à l'aide du deuxième circuit 300 ci-dessus décrit. L'unité de commande 305 et
le comparateur 316 (non représentés sur la figure 6) font de préférence partie d'une
unité centrale de traitement 402. Le comparateur 316 et la dispositif d'estimation
307 peuvent aussi bien faire partie du circuit numérique 404.
Pendant le mode d'estimation, l'unité de commande 305 fournit un signal d'entrée S à un trajet du circuit numérique 404 et le signal de commande de tension Vctl au générateur de tension 308, lequel fournit la tension d'alimentation électrique Vdd au circuit numérique 404, comme décrit ci-dessus. Le générateur de tension 308 peut être mis en oeuvre sous la forme d'un quelconque convertisseur tension continue-tension continue, par exemple le modèle
"MC33560" fourni par la société Motorola, Inc.
"MC33560" fourni par la société Motorola, Inc.
L'unité centrale de traitement 402 possède une première entrée destinée à recevoir des informations relatives à la tâche devant être effectuée par le circuit numérique 404, une deuxième entrée destinée à recevoir le signal Sout présent sur la sortie d'un trajet crucial pendant le mode d'estimation, et une sortie destinée à fournir un signal de commande d'horloge Cctl au générateur de fréquence d'horloge 406. Le générateur de fréquence d'horloge 406 produit un signal d'horloge CLK sur une sortie, laquelle est connectée au circuit numérique 404. Le générateur de fréquence d'horloge 406 peut être mis en oeuvre sous la forme d'un diviseur de fréquence d'horloge bien connu.
Le deuxième système 400 fonctionne de la manière suivante.
La fréquence du signal d'horloge est ajustée en fonction de la tâche devant être effectuée par le circuit numérique 404. L'unité centrale de traitement 402 utilise les informations venant du circuit numérique 404 pour déterminer quelle tâche doit être effectuée et, par conséquent, quelle fréquence d'horloge cette tâche demande. A partir de ces informations, le trajet qui est crucial pour cette tâche peut être déterminé. L'unité centrale de traitement peut utiliser une table de recherche pour déterminer la fréquence d'horloge correcte correspondant à cette tâche particulière. Le signal de commande d'horloge Cctl est donc indicative de'la fréquence d'horloge Fref associée à la tâche devant être effectuée par le circuit numérique 404, et le générateur de fréquence d'horloge 406 founit un signal d'horloge qui possède la fréquence d'horloge Fref au circuit numérique 404, comportant le trajet crucial prédéterminé relatif à la tâche.
Dès que la fréquence du signal d'horloge a été ajustée sur une fréquence d'horloge particulière, et dans la mesure où le trajet crucial n'a pas été
modifié, la tension d'alimentation optimale Vdd relative à cette fréquence
d'horloge particulière peut être déterminée à partir de la courbe d'estimation déterminée. Si l'on modifie le trajet crucial ou si la courbe d'estimation demande une mise à jour, l'unité de commande 305 produit le signal d'entrée S à destination du trajet crucial déterminé et le dispositif d'estimation 307 détermine la courbe d'estimation en liaison avec la comparaison entre le signal attendu Sx et le signal
Sout venant de la sortie du trajet crucial. Le niveau de la tension d'alimentation optimale et par conséquent le signal de commande de tension approprié Vctl sont ensuite déterminés à partir de la courbe d'estimation en utilisant la fréquence d'horloge Fref particulière.
modifié, la tension d'alimentation optimale Vdd relative à cette fréquence
d'horloge particulière peut être déterminée à partir de la courbe d'estimation déterminée. Si l'on modifie le trajet crucial ou si la courbe d'estimation demande une mise à jour, l'unité de commande 305 produit le signal d'entrée S à destination du trajet crucial déterminé et le dispositif d'estimation 307 détermine la courbe d'estimation en liaison avec la comparaison entre le signal attendu Sx et le signal
Sout venant de la sortie du trajet crucial. Le niveau de la tension d'alimentation optimale et par conséquent le signal de commande de tension approprié Vctl sont ensuite déterminés à partir de la courbe d'estimation en utilisant la fréquence d'horloge Fref particulière.
Le générateur de tension 308 produit une tension d'alimentation Vdd dont le niveau dépend du signal de commande de tension Vctl. La tension d'alimentation ajustée Vdd produite par le générateur de tension 308 est couplée pendant le mode de fonctionnement à tous les composants du circuit numérique 404.
Le circuit numérique décrit ci-dessus peut comprendre un processeur central d'un système téléphonique cellulaire numérique ou n importe quel circuit numérique possédant des entrées d'horloge et de tension d'alimentation. Le circuit numérique peut être intégré sur un seul et même circuit intégré ou sur plusieurs circuits intégrés.
Le premier système 200 et le deuxième système 400 peuvent donc sélectionner un signal d'horloge qui possède une fréquence optimale pour une tâche donnée et fournir une tension qui possède un niveau optimal lui-même fonction de la fréquence d'horloge de la vitesse du circuit numérique. De tels systèmes ont donc une consommation de puissance améliorée. Le deuxième système 400 offre, par rapport au premier système 2, des avantages analogues à ceux offerts par le deuxième circuit 300 par rapport au premier circuit 200 décrit ci-dessus.
Dans les modes de réalisation ci-dessus présentés, le but a été d'optimiser la consommation de puissance en ne faisant varier la tension d'alimentation qu'en fonction du retard de propagation déterminé pour une fréquence d'horloge donnée ou en faisant varier la fréquence d'horloge en fonction d'une tâche, puis la tension d'alimentation en fonction de la fréquence d'horloge et du retard de propagation relatif à cette fréquence d'horloge. Toutefois, il peut être souhaitable d'ajuster d'abord la tension d'alimentation sur un certain niveau, puis d'ajuster la fréquence d'horloge en fonction du retard de propagation déterminé afin d'avoir la fréquence d'horloge optimale pour ce niveau de tension d'alimentation.
On peut utiliser ce troisième aspect de l'invention pour optimiser la capacité de traitement en fonction des conditions particulières. En d'autres termes, du fait du caractère non linéaire de la courbe du retard de propagation en fonction de la tension d'alimentation ( voir la figure 1), il peut être souhaitable de fixer la tension d'alimentation à un certain niveau afin d'obtenir un compromis optimal entre la consommation de puissance et la capacité de traitement.
Le troisième aspect de l'invention propose un moyen permettant d'estimer la fréquence d'horloge maximale pour différentes alimentations en tension. Une tension d'alimentation qui possède un niveau prédéterminé est d'abord fournie au circuit numérique, puis on ajuste la fréquence d'horloge jusqu'à ce qu'il soit déterminé que le retard de propagation relatif à un trajet de signal, ou trajet crucial, a atteint une durée prédéterminée. A ce moment, la fréquence d'horloge se trouve à la période optimale pour la tension d'alimentation. Un compromis possible peut consister à fournir la tension d'alimentation maximale, auquel cas, lorsque le retard de propagation atteint la durée prédéterminée, la fréquence d'horloge se trouve à la période optimale pour la tension d'alimentation maximale et le trajet de signal, ou trajet crucial, et le circuit numérique fonctionne à pleine capacité Mips pour les conditions données. Naturellement, dans un tel cas, la consommation de puissance n'est pas optimisée, mais, dans le domaine des ordinateurs, une capacité de traitement optimisée peut contrebalancer la nécessité d'une consommation de puissance optimisée.
Le premier circuit 200 et le deuxième circuit 300 pourraient être modifiés de façon que la tension d'alimentation soit d'abord fixée à un niveau sélectionné, après quoi la fréquence d'horloge est modifiée jusqu'à ce que le retard de propagation atteigne un niveau prédéterminé. Le premier circuit 200 demande un bloc supplémentaire (non représenté) qui détermine le niveau de la tension d'alimentation Vdd et stocke des valeurs se rapportant à la courbe du retard de propagation en fonction de la tension d'alimentation, comme dans le deuxième circuit 300. Ensuite, pour les deux circuits 200 et 300, la partie linéaire de la courbe est obtenue, et, à partir de celle-ci, le signal d'horloge approprié est déterminé et est appliqué au circuit numérique.
Le troisième aspect de l'invention permet donc la fréquence d'horloge idéale pour des conditions particulières données, par exemple, température, vieillissement, processus de fabrication devant être a déterminés. Ceci peut apporter des avantages très nets dans le domaine des ordinateurs.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du procédé et du circuit dont la description vient d'être donner à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.
Claims (27)
1. Procédé permettant d'ajuster dynamiquement la tension d'alimentation électrique dans un circuit numérique, le procédé étant caractérisé en ce qu'il comprend les opération suivantes:
déterminer le retard de propagation d'un signal le long d'un trajet de signal du circuit numérique;
ajuster le niveau de la tension d'alimentation en fonction du retard de propagation déterminé jusqu'à ce qu'il soit déterminé que le retard de propagation a atteint une durée prédéterminée, la tension d'alimentation ayant un premier niveau lorsque le retard de propagation déterminé atteint la durée prédéterminée ; et
fournir la tension d'alimentation ayant le premier niveau à des composants du circuit numérique.
2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'opération consistant à produire une tension d'alimentation électrique qui possède un niveau de référence plus élevé que le premier niveau, où l'opération d'ajustement comprend les opérations consistant à réduire par degrés le niveau de la tension d'alimentation par rapport au niveau de référence afin de produire une tension d'alimentation ajustée, jusqu'à ce qu'il ait été déterminé que le retard de propagation a atteint la durée prédéterminée, et à fournir la tension d'alimentation ajustée au trajet de signal du circuit numérique.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que le signal est cadencé le long du trajet de signal par un signal d'horloge, en ce que l'opération de détermination comprend les opérations suivantes:
produire un trajet dédoublé par rapport au trajet de signal, lequel trajet dédoublé comprend sensiblement les mêmes composants que le trajet de signal et possède une entrée et une sortie;
appliquer le signal d'horloge à l'entrée du trajet dédoublé;
comparer la phase du signal d'horloge présent à la sortie du trajet dédoublé avec la phase du signal d'horloge présent à l'entrée du trajet dédoublé afin de produire un signal d'erreur de phase, le signal d'erreur de phase étant nul lorsque le retard de propagation atteint la durée prédéterminée, et
en ce que l'opération d'ajustement comprend l'opération qui consiste à ajuster le niveau de la tension d'alimentation en fonction du signal d'erreur de phase.
4. Procédé selon la revendication 3, caractérisé en ce que le circuit numérique est cadencé par un signal d'horloge qui possède une période d'horloge et en ce que la durée prédéterminée est sensiblement égale ou inférieure à la période d'horloge du signal d'horloge.
5. Procédé selon la revendication 3, caractérisé en ce que l'opération de fourniture comprend en outre l'addition d'un retard prédéterminé dans le trajet dédoublé.
6. Procédé permettant d'ajuster dynamiquement une tension d'alimentation dans un circuit numérique, le procédé étant caractérisé en ce qu'il comprend les opérations suivantes:
produire et fournir à un trajet de signal sélectionné du circuit numérique une tension d'alimentation qui possède un niveau prédéterminé;
mesurer le retard de propagation d'un signal d'entrée le long du trajet de signal sélectionné et déterminer le moment où le retard de propagation atteint une durée prédéterminée, les opérations de mesure et de détermination comprenant les opérations suivantes:
fournir le signal d'entrée en une entrée du trajet de signal sélectionné, le signal d'entrée étant cadencé par un signal d'horloge jusqu'à une sortie du trajet de signal,
comparer le signal présent sur la sortie du trajet de signal sélectionné, après un nombre prédéterminé de cycles d'horloge du signal d'horloge, avec un signal attendu,
produire un signal d'erreur lorsque le signal présent sur la sortie ne correspond pas au signal attendu et produire un signal de validité lorsque le signal présent sur la sortie ne correspond pas au signal attendu,
ajuster le niveau de la tension d'alimentation, d'une quantité prédéterminée, par rapport au niveau prédéterminé,
appliquer la tension d'alimentation ajustée au trajet de signal sélectionné, et
répéter les opérations de fourniture, de comparaison, de production, d'ajustement et d'application jusqu'au moment se trouvant juste avant la production du signal d'erreur lorsque le retard de propagation atteint la durée prédéterminée, la tension d'alimentation ajustée ayant un premier niveau lorsque le retard de propagation atteint la durée prédéterminée ; et
appliquer la tension d'alimentation ajustée ayant le premier niveau à des composants du circuit numérique.
7. Procédé permettant d'ajuster dynamiquement une tension d'alimentation électrique dans un circuit numérique, où le retard de propagation d'un signal le long d'un trajet de signal du circuit numérique dépend de la tension d'alimentation, le procédé étant caractérisé en ce qu'il comprend les opérations suivantes:
(a) stocker une première séquence de niveaux prédéterminés de tension d'alimentation électrique ainsi que les retard de propagation correspondants pour un trajet de signal prédéterminé du circuit numérique;
(b) produire et fournir à un trajet de signal sélectionné une tension d'alimentation électrique ayant l'un, considéré, des niveaux prédéterminés de la première séquence stockée;
(c) mesurer le retard de propagation d'un signal d'entrée le long du trajet de signal sélectionné et déterminer le moment où le retard de propagation a atteint une durée prédéterminée, les opérations de mesure et de détermination comprenant les opérations suivantes:
fournir le signal d'entrée à une entrée du trajet de signal sélectionné, le signal d'entrée étant cadencé par un signal d'horloge pour arriver à une sortie du trajet de signal,
comparer le signal présent sur la sortie du trajet de signal sélectionné, après un nombre prédéterminé de cycles d'horloge du signal d'horloge, avec un signal attendu,
produire un signal d'erreur lorsque le signal présent sur la sortie ne correspond pas au signal attendu et produire un signal de validité lorsque le signal présent sur la sortie correspond au signal attendu,
ajuster le niveau de la tension d'alimentation électrique, d'une quantité prédéterminée, à partir du niveau prédéterminé considéré,
appliquer la tension d'alimentation électrique ajustée au trajet de signal sélectionné, et
répéter les opérations de fourniture, de comparaison, de production, d'ajustement et d'application jusqu'au moment se trouvant juste avant celui où le signal d'erreur est produit, lorsque le retard de propagation a atteint la durée prédéterminée, la tension d'alimentation ajustée ayant un premier niveau lorsque le retard de propagation atteint la durée prédéterminée;
(d) stocker le premier niveau de la tension d'alimentation ajustée avec son retard de propagation déterminé correspondant;
(répéter les opérations (b), (c) et (d) pour chacun des niveaux prédéterminés successifs de la première séquence stockée de niveaux prédéterminés de façon qu'une deuxième séquence de niveaux de la tension d'alimentation ajustée et leurs retards de propagation prédéterminés correspondants pour le trajet de signal sélectionné soient stockés; et
(i) déterminer le niveau de la tension d'alimentation électrique ajustée pour un retard de propagation voulu à partir de la deuxième séquence et appliquer la tension d'alimentation ajustée se trouvant au niveau déterminé à des composants du circuit numérique.
8. Procédé selon la revendication 7, caractérisé en ce que le trajet prédéterminé est le trajet du circuit numérique correspondant au pire cas.
9. Procédé selon la revendication 6, 7 ou 8, caractérisé en ce qu'il comprend en outre l'opération consistant à sélectionner le trajet sélectionné en fonction d'une tâche devant être effectuée par le circuit numérique.
10. Procédé selon la revendication 6, 7 ou 8, caractérisé en ce que le trajet sélectionné est sélectionné de façon à être le trajet crucial relatif à la tâche devant être effectuée par le circuit numérique.
11. Procédé selon la revendication 6, 7, 8, 9 ou 10, caractérisé en ce qu'il comprend en outre les opérations suivantes:
ajouter une marge prédéterminée au niveau de la tension d'alimentation ajustée afin de doter d'une marge la tension d'alimentation; et
appliquer la tension d'alimentation avec sa marge aux composants du circuit numérique.
fournir la tension d'alimentation ayant le premier niveau à des composants du circuit numérique.
ajuster le niveau de la tension d'alimentation de façon à produire une tension d'alimentation ajustée en fonction de la fréquence ajustée du signal d'horloge et du retard de propagation déterminé jusqu'à ce que le retard de propagation déterminé ait atteint une durée prédéterminée, la tension d'alimentation ayant un premier niveau lorsque le retard de propagation déterminé atteint la durée prédéterminée ; et
déterminer le retard de propagation d'un signal le long d'un trajet de signal du circuit numérique;
ajuster la fréquence du signal d'horloge en fonction de la tâche déterminée et fournir le signal d'horloge ajusté à des composants du circuit numérique;
déterminer une tâche devant être effectuée par le circuit numérique;
12. Procédé permettant d'ajuster dynamiquement la fréquence d'un signal d'horloge et la tension d'alimentation du circuit numérique, le procédé étant caractérisé en ce qu'il comprend les opérations suivantes:
13. Procédé selon la revendication 12, caractérisé en ce qu'il comprend l'opération consistant à produire une tension d'alimentation possédant un niveau de référence supérieur au premier niveau, où l'opération d'ajustement comprend les opérations consistant à réduire par degrés le niveau de la tension d'alimentation à partir du niveau de référence afin de fournir une tension d'alimentation ajustée jusqu'à ce qu'il ait été déterminé que le retard de propagation a atteint la durée prédéterminée, et à fournir la tension d'alimentation ajustée au trajet de signal du circuit numérique.
14. Procédé selon la revendication 12 ou 13, caractérisé en ce que le signal est cadencé le long du trajet de signal par un signal d'horloge, en ce que l'opération de détermination comprend les opérations suivantes:
fournir un trajet qui est dédoublé par rapport au trajet de signal, lequel trajet dédoublé comprend les mêmes composants que le trajet de signal et possède une entrée et une sortie;
appliquer le signal d'horloge à l'entrée du trajet dédoublé
comparer la phase du signal d'horloge se trouvant à la sortie du trajet dédoublé avec la phase du signal d'horloge se trouvant à l'entrée du trajet dédoublé afin de produire un signal d'erreur de phase, le signal d'erreur de phase étant nul lorsque le retard de propagation atteint la durée prédéterminée, et
en ce que l'opération d'ajustement comprend l'opération qui consiste à ajuster le niveau de la tension d'alimentation en fonction du signal d'erreur de phase.
15. Procédé selon la revendication 12, 13 ou 14, caractérisé en ce que le signal d'horloge possédant la fréquence ajustée possède une période d'horloge et en ce que la durée prédéterminée est sensiblement égale ou inférieure à la période d'horloge du signal d'horloge.
16. Procédé selon la revendication 14, caractérisé en ce que l'opération de fourniture comprend en outre l'opération consistant à ajouter un retard prédéterminé dans le trajet dédoublé.
17. Procédé permettant d'ajuster dynamiquement la fréquence d'un signal d'horloge et la tension d'alimentation d'un circuit numérique, le procédé étant caractérisé en ce qu'il comprend les opérations suivantes:
déterminer une tâche devant être effectuée par le circuit numérique;
ajuster la fréquence du signal d'horloge en fonction de la tâche déterminée et fournir le signal d'horloge ajusté à des composants du circuit numérique;
produire et fournir aux composants d'un trajet sélectionné du circuit numérique une tension d'alimentation ayant un niveau prédéterminé;
mesurer le retard de propagation d'un signal d'entrée le long du trajet de signal sélectionné et déterminer le moment où le retard de propagation atteint une durée prédéterminée, les opérations de mesure et de détermination comprenant les opérations suivantes:
fournir le signal d'entrée en une entrée du trajet de signal sélectionné, le signal d'entrée étant cadencé par le signal d'horloge ajusté jusqu'à une sortie du trajet de signal,
comparer le signal présent sur la sortie du trajet de signal sélec tionné, après un nombre prédéterminé de cycles d'horloge du signal d'horloge, avec un signal attendu,
produire un signal d'erreur lorsque le signal présent sur la sortie ne correspond pas au signal attendu et produire un signal de validité lorsque le signal présent sur la sortie correspond au signal attendu,
ajuster le niveau de tension d'alimentation, d'une quantité prédéterminée, par rapport au niveau prédéterminé,
appliquer la tension d'alimentation ajustée au trajet de signal sélectionné,
répéter les opérations de fourniture, de comparaison, de production, d'ajustement et d'application jusqu'au moment se trouvant juste avant la production du signal d'erreur lorsque le retard de propagation atteint la durée prédéterminée, la tension d'alimentation ajustée ayant un premier niveau lorsque le retard de propagation atteint la durée prédéterminée; et
appliquer la tension d'alimentation ajustée ayant le premier niveau à des composants du circuit numérique.
18. Procédé selon la revendication 17, caractérisé en ce qu'il comprend en outre l'opération consistant à sélectionner le trajet sélectionné en fonction d'une tâche devant être effectuée par le circuit numérique.
19. Procédé selon la revendication 17, caractérisé en ce que le trajet sélectionné est sélectionné de façon à être le trajet crucial pour la tâche devant être effectuée par le circuit numérique.
20. Procédé selon la revendication 17, 18 ou 19, caractérisé en ce qu'il comprend en outre les opérations suivantes:
ajouter une marge prédéterminée au premier niveau de la tension d'alimentation ajustée afin de fournir une tension d'alimentation ayant une marge; et
appliquer la tension d'alimentation dotée de la marge aux composants du circuit numérique.
21. Procédé permettant d'ajuster dynamiquement la fréquence d'horloge d'un signal d'horloge dans un circuit numérique, le procédé étant caractérisé en ce qu'il comprend les opérations suivantes:
produire et fournir à des composants du circuit numérique une tension d'alimentation ayant un niveau prédéterminé
déterminer le trajet de propagation le long d'un trajet de signal du circuit numérique;
ajuster la fréquence d'horloge du signal d'horloge en fonction du retard de propagation déterminé jusqu'à ce qu'il soit déterminé que le retard de propagation a atteint une durée prédéterminée, la fréquence d'horloge ajustée ayant une première fréquence lorsque le retard de propagation déterminé atteint la durée prédéterminée ; et
fournir un signal d'horloge ayant la première fréquence à des composants du circuit numérique.
22. Procédé selon la revendication 21, caractérisé en ce que l'opération de production et de fourniture d'une tension d'alimentation comprend la production et la fourniture d'une tension d'alimentation ayant un niveau maximal pour le circuit numérique.
23. Procédé permettant d'ajuster dynamiquement la fréquence d'horloge d'un signal d'horloge dans un circuit numérique, où le retard de propagation d'un signal le long d'un trajet de signal du circuit numérique dépend de la tension d'alimentation, le procédé étant caractérisé en ce qu'il comprend les opérations suivantes:
(a) stocker une première séquence de niveaux prédéterminés de tension d'alimentation et les retards de propagation correspondants pour un trajet de signal prédéterminé du circuit numérique;
(b)produire et fournir à un trajet de signal sélectionné du circuit numérique une tension d'alimentation ayant l'un, considéré, des niveaux prédéterminés de la première séquence stockée;
(c) mesurer le retard de propagation d'un signal d'entrée le long du trajet de signal sélectionné et déterminer le moment où le trajet de propagation atteint une durée prédéterminée, les opérations de mesure et de détermination comprenant les opérations suivantes:
fournir le signal d'entrée en une entrée du trajet de signal sélectionné, le signal d'entrée étant cadencé par un signal d'horloge jusqu'à une sortie du trajet de signal,
comparer le signal présent sur la sortie du trajet de signal sélectionné, après un nombre prédéterminé de cycles d'horloge du signal d'horloge, avec un signal attendu,
produire un signal d'erreur lorsque le signal présent sur la sortie ne correspond pas au signal attendu et produire un signal de validité lorsque le signal présent sur la sortie correspond au signal attendu,
ajuster le niveau de la tension d'alimentation, d'une quantité prédéterminée, par rapport au niveau prédéterminé considéré,
appliquer la tension d'alimentation ajustée au trajet de signal sélectionné, et
répéter les opérations de fourniture, de comparaison, de production, d'ajustement et d'application jusqu'au moment se trouvant juste avant la production du signal d'erreur lorsque le trajet de propagation a atteint la durée prédéterminée, la tension d'alimentation ajustée ayant un premier niveau lorsque le retard de propagation atteint la durée prédéterminée;
(d) stocker le premier niveau de la tension d'alimentation ajustée avec son retard de propagation déterminé correspondant;
(répéter les opérations (b), (c) et (d) pour chacun des niveaux prédéterminés successifs de la première séquence stockée de niveaux prédéterminées de façon qu'une deuxième séquence de niveaux de la tension d'alimentation ajustée et leurs retards de propagation déterminés correspondants pour le trajet de signal sélectionné soient stockés;
(() déterminer le retard de propagation relatif à un niveau sélectionné de la tension d'alimentation à partir de la deuxième fréquence;
(g) ajuster la fréquence d'horloge en fonction du retard de propagation déterminé et appliquer la fréquence d'horloge ajustée à des composants du circuit numériques.
24. Circuit permettant d'ajuster dynamiquement une tension d'alimentation dans un circuit numérique, le circuit étant caractérisé en ce qutil comprend:
un moyen permettant de déterminer le retard de propagation d'un signal le long d'un trajet de signal dans le circuit numérique (222; 310);
un générateur de tension (208 ; 308) servant à ajuster le niveau de la tension d'alimentation en fonction du retard de propagation déterminé jusqu'à ce qu'il soit déterminé que le retard de propagation a atteint une durée prédéterminée, la tension d'alimentation ayant un premier niveau lorsque le retard de propagation déterminé atteint la durée prédéterminée, et à fournir la tension d'alimentation ayant le premier niveau à des composants du circuit numérique.
25. Circuit selon la revendication 24, caractérisée en ce que le signal est cadencé le long du trajet de signal par un signal d'horloge et en ce que le moyen de détermination comprend:
un trajet dédoublé ayant sensiblement les mêmes composants que le trajet de signal et ayant une entrée et une sortie;
un générateur de fréquence d'horloge permettant de produire un signal d'horloge qui sert à cadencer le signal le long du trajet du signal, le signal d'horloge étant couplé sur l'entrée du trajet dédoublé ; et
un comparateur servant à comparer la phase du signal d'horloge présent sur la sortie du trajet dédoublé avec la phase du signal d'horloge présent sur l'entrée du trajet dédoublé et à produire un signal d'erreur de phase, le signal d'erreur de phase étant nul lorsque le retard de propagation atteint la durée prédéterminée,
et en ce que le moyen d'ajustement ajuste le niveau de la tension d'alimentation en fonction du signal d'erreur de phase.
26. Circuit selon la revendication 24, caractérisé en ce que le circuit numérique est cadencé par un signal d'horloge possédant une période d'horloge et en ce que la durée prédéterminée est sensiblement égale ou inférieure à la période d'horloge du signal d'horloge.
27. Circuit selon la revendication 24, 25 ou 26, caractérisé en ce qu'il comprend en outre un moyen de retard prédéterminé couplé entre le comparateur et la sortie du trajet dédoublé.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9609952A FR2752312B1 (fr) | 1996-08-07 | 1996-08-07 | Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique |
DE69709911T DE69709911T2 (de) | 1996-08-07 | 1997-08-06 | Verfahren und schaltung zum dynamischen einstellen einer versorgungsspannung und/oder eines taktsignales in enier digitalen schaltung |
PCT/EP1997/004286 WO1998006022A2 (fr) | 1996-08-07 | 1997-08-06 | Methodes et circuits de correction dynamique d'une tension d'alimentation et/ou d'une frequence du signal d'horloge dans un circuit numerique |
US09/230,998 US6157247A (en) | 1996-08-07 | 1997-08-06 | Methods and circuits for dynamically adjusting a supply voltage and/or a frequency of a clock signal in a digital circuit |
JP50762898A JP4024306B2 (ja) | 1996-08-07 | 1997-08-06 | デジタル回路において供給電圧および/またはクロック信号の周波数をダイナミックに調整するための方法および回路 |
EP97918964A EP0976021B1 (fr) | 1996-08-07 | 1997-08-06 | Methodes et circuits de correction dynamique d'une tension d'alimentation et/ou d'une frequence du signal d'horloge dans un circuit numerique |
US09/602,160 US6366157B1 (en) | 1996-08-07 | 2000-06-22 | Methods and circuits for dynamically adjusting a supply voltage and/or a frequency of a clock signal in a digital circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9609952A FR2752312B1 (fr) | 1996-08-07 | 1996-08-07 | Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2752312A1 true FR2752312A1 (fr) | 1998-02-13 |
FR2752312B1 FR2752312B1 (fr) | 1998-10-30 |
Family
ID=9494887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR9609952A Expired - Fee Related FR2752312B1 (fr) | 1996-08-07 | 1996-08-07 | Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique |
Country Status (6)
Country | Link |
---|---|
US (2) | US6157247A (fr) |
EP (1) | EP0976021B1 (fr) |
JP (1) | JP4024306B2 (fr) |
DE (1) | DE69709911T2 (fr) |
FR (1) | FR2752312B1 (fr) |
WO (1) | WO1998006022A2 (fr) |
Families Citing this family (88)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3586369B2 (ja) | 1998-03-20 | 2004-11-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ビデオ・クロックの周波数を下げる方法及びコンピュータ |
JP4783976B2 (ja) * | 1999-12-22 | 2011-09-28 | ソニー株式会社 | 電圧供給回路及びその制御方法 |
EP1164454A4 (fr) * | 1999-12-22 | 2003-06-11 | Sony Corp | Circuit d'alimentation electrique et procede de commande correspondant |
JP2002100967A (ja) | 2000-03-17 | 2002-04-05 | Sony Corp | 電源電圧制御装置、半導体装置およびその駆動方法 |
US6772356B1 (en) | 2000-04-05 | 2004-08-03 | Advanced Micro Devices, Inc. | System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor |
US7050478B1 (en) * | 2000-08-03 | 2006-05-23 | International Business Machines Corporation | Apparatus and method for synchronizing clock modulation with power supply modulation in a spread spectrum clock system |
GB2381117A (en) | 2001-07-27 | 2003-04-23 | Brainwave Middle East F2 Llc | Method for generating an audio programme and for reducing stress |
US7061292B2 (en) * | 2001-11-09 | 2006-06-13 | The Regents Of The University Of Colorado | Adaptive voltage regulator for powered digital devices |
US6944780B1 (en) * | 2002-01-19 | 2005-09-13 | National Semiconductor Corporation | Adaptive voltage scaling clock generator for use in a digital processing component and method of operating the same |
US6985025B1 (en) | 2002-01-19 | 2006-01-10 | National Semiconductor Corporation | System for adjusting a power supply level of a digital processing component and method of operating the same |
DE60202242T2 (de) * | 2002-04-06 | 2006-07-06 | Agilent Technologies Inc., A Delaware Corp., Palo Alto | Elektrisches System zur Überprüfung der Kanäle eines Kommunikationssystems |
US7024568B2 (en) * | 2002-09-06 | 2006-04-04 | National Semiconductor Corporation | Method and system for providing self-calibration for adaptively adjusting a power supply voltage in a digital processing system |
US7882369B1 (en) | 2002-11-14 | 2011-02-01 | Nvidia Corporation | Processor performance adjustment system and method |
US7886164B1 (en) | 2002-11-14 | 2011-02-08 | Nvidia Corporation | Processor temperature adjustment system and method |
US7849332B1 (en) * | 2002-11-14 | 2010-12-07 | Nvidia Corporation | Processor voltage adjustment system and method |
US8086884B2 (en) | 2002-12-16 | 2011-12-27 | Hewlett-Packard Development Company, L.P. | System and method for implementing an integrated circuit having dynamically variable power limit |
US7149903B1 (en) * | 2002-12-18 | 2006-12-12 | National Semiconductor Corporation | System and method for signal delay in an adaptive voltage scaling slack detector |
US6794949B1 (en) | 2003-03-28 | 2004-09-21 | Freescale Semiconductor, Inc. | Frequency generating device and method thereof |
US6768333B1 (en) * | 2003-05-13 | 2004-07-27 | Atmel Corporation | Test circuit for input-to-output speed measurement |
US20050007154A1 (en) * | 2003-07-07 | 2005-01-13 | Patella Benjamin J. | System and method for evaluating the speed of a circuit |
US7148755B2 (en) * | 2003-08-26 | 2006-12-12 | Hewlett-Packard Development Company, L.P. | System and method to adjust voltage |
GB2408116B (en) * | 2003-11-14 | 2006-09-20 | Advanced Risc Mach Ltd | Operating voltage determination for an integrated circuit |
US7030661B1 (en) | 2003-12-08 | 2006-04-18 | National Semiconductor Corporation | Power supply system and method that provides a low-cost approach to voltage scaling |
US7479753B1 (en) | 2004-02-24 | 2009-01-20 | Nvidia Corporation | Fan speed controller |
US7437580B2 (en) * | 2004-05-05 | 2008-10-14 | Qualcomm Incorporated | Dynamic voltage scaling system |
EP1607835A1 (fr) * | 2004-06-15 | 2005-12-21 | Koninklijke Philips Electronics N.V. | Commande en boucle fermée pour réglage de la performance |
JP4271623B2 (ja) * | 2004-06-17 | 2009-06-03 | 富士通株式会社 | クロック調整装置および方法 |
US7401241B2 (en) * | 2004-06-22 | 2008-07-15 | Intel Corporation | Controlling standby power of low power devices |
US7205805B1 (en) | 2004-11-02 | 2007-04-17 | Western Digital Technologies, Inc. | Adjusting power consumption of digital circuitry relative to critical path circuit having the largest propagation delay error |
US7129763B1 (en) | 2004-11-08 | 2006-10-31 | Western Digital Technologies, Inc. | Adjusting power consumption of digital circuitry by generating frequency error representing error in propagation delay |
JP2008520014A (ja) * | 2004-11-10 | 2008-06-12 | フリースケール セミコンダクター インコーポレイテッド | 複数の基準回路を用いて電圧及び周波数を制御する装置及び方法 |
US7434073B2 (en) * | 2004-11-29 | 2008-10-07 | Intel Corporation | Frequency and voltage scaling architecture |
US7337335B2 (en) * | 2004-12-21 | 2008-02-26 | Packet Digital | Method and apparatus for on-demand power management |
US20060136764A1 (en) * | 2004-12-22 | 2006-06-22 | Munguia Peter R | Methods and apparatus to manage power consumption of a system |
JP4603903B2 (ja) * | 2005-02-17 | 2010-12-22 | 株式会社アドバンテスト | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 |
US7301378B2 (en) | 2005-02-22 | 2007-11-27 | Freescale Semiconductor, Inc. | Circuit and method for determining optimal power and frequency metrics of an integrated circuit |
US7164998B2 (en) | 2005-02-22 | 2007-01-16 | Freescale Semiconductor, Inc. | Method for determining programmable coefficients to replicate frequency and supply voltage correlation in an integrated circuit |
US7167035B2 (en) | 2005-02-22 | 2007-01-23 | Freescale Semiconductor, Inc. | Delay circuitry and method therefor |
US7337340B2 (en) * | 2005-03-17 | 2008-02-26 | International Business Machines Corporation | System and method of compensating for the effects of on-chip processing variation on an integrated circuit |
US7581120B1 (en) | 2005-05-23 | 2009-08-25 | National Semiconductor Corporation | System and method for providing multi-point calibration of an adaptive voltage scaling system |
US7158443B2 (en) | 2005-06-01 | 2007-01-02 | Micron Technology, Inc. | Delay-lock loop and method adapting itself to operate over a wide frequency range |
US7652494B2 (en) * | 2005-07-01 | 2010-01-26 | Apple Inc. | Operating an integrated circuit at a minimum supply voltage |
US7276925B2 (en) * | 2005-07-01 | 2007-10-02 | P.A. Semi, Inc. | Operating an integrated circuit at a minimum supply voltage |
US7571333B1 (en) * | 2005-09-30 | 2009-08-04 | Emc Corporation | Method and system for automatically setting the operating voltage and speed of diplex communication in a data storage system |
US7486060B1 (en) | 2006-03-30 | 2009-02-03 | Western Digital Technologies, Inc. | Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling |
US7551383B1 (en) | 2006-06-28 | 2009-06-23 | Western Digital Technologies, Inc. | Adjusting voltage delivered to disk drive circuitry based on a selected zone |
WO2008020524A1 (fr) * | 2006-08-16 | 2008-02-21 | Advantest Corporation | Circuit de compensation de variation de charge, dispositif électronique, appareil de test, circuit de génération de séquencement et procédé de compensation de variation de charge |
US7330019B1 (en) | 2006-10-31 | 2008-02-12 | Western Digital Technologies, Inc. | Adjusting on-time for a discontinuous switching voltage regulator |
JPWO2008114416A1 (ja) | 2007-03-20 | 2010-07-01 | 富士通株式会社 | 電源電圧調整装置、記録媒体および電源電圧調整方法 |
US9134782B2 (en) | 2007-05-07 | 2015-09-15 | Nvidia Corporation | Maintaining optimum voltage supply to match performance of an integrated circuit |
US8050781B2 (en) * | 2007-06-29 | 2011-11-01 | Emulex Design & Manufacturing Corporation | Systems and methods for ASIC power consumption reduction |
US8725488B2 (en) * | 2007-07-26 | 2014-05-13 | Qualcomm Incorporated | Method and apparatus for adaptive voltage scaling based on instruction usage |
US7921312B1 (en) | 2007-09-14 | 2011-04-05 | National Semiconductor Corporation | System and method for providing adaptive voltage scaling with multiple clock domains inside a single voltage domain |
US7733189B1 (en) | 2007-09-14 | 2010-06-08 | Western Digital Technologies, Inc. | Oscillator comprising foldover detection |
TW200928654A (en) * | 2007-12-31 | 2009-07-01 | Powerchip Semiconductor Corp | Voltage adjusting circuits |
US8370663B2 (en) | 2008-02-11 | 2013-02-05 | Nvidia Corporation | Power management with dynamic frequency adjustments |
US8085020B1 (en) * | 2008-06-13 | 2011-12-27 | Western Digital Technologies, Inc. | Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator |
KR101418017B1 (ko) * | 2008-06-27 | 2014-07-09 | 삼성전자주식회사 | 파워 온 리셋 신호를 이용한 셀프 마스킹 기능을 갖는 액정패널 구동 장치 및 방법 |
US7733150B2 (en) * | 2008-08-15 | 2010-06-08 | Sony Computer Entertainment Inc. | Method and apparatus for adaptive clock phase control for LSI power reduction |
US7915910B2 (en) * | 2009-01-28 | 2011-03-29 | Apple Inc. | Dynamic voltage and frequency management |
US8661274B2 (en) | 2009-07-02 | 2014-02-25 | Qualcomm Incorporated | Temperature compensating adaptive voltage scalers (AVSs), systems, and methods |
JP5524568B2 (ja) | 2009-10-23 | 2014-06-18 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び半導体装置の設計方法 |
US9093846B2 (en) | 2009-12-04 | 2015-07-28 | National Semiconductor Corporation | Methodology for controlling a switching regulator based on hardware performance monitoring |
TW201122753A (en) * | 2009-12-29 | 2011-07-01 | Ind Tech Res Inst | Voltage scaling systems |
US9256265B2 (en) | 2009-12-30 | 2016-02-09 | Nvidia Corporation | Method and system for artificially and dynamically limiting the framerate of a graphics processing unit |
US9830889B2 (en) | 2009-12-31 | 2017-11-28 | Nvidia Corporation | Methods and system for artifically and dynamically limiting the display resolution of an application |
US8258861B2 (en) * | 2010-01-08 | 2012-09-04 | Analog Devices, Inc. | Systems and methods for minimizing power consumption |
US8259741B2 (en) * | 2010-08-27 | 2012-09-04 | Throughputer, Inc. | Content adaptive data path logic processing |
US8572426B2 (en) | 2010-05-27 | 2013-10-29 | National Semiconductor Corporation | Hardware performance monitor (HPM) with extended resolution for adaptive voltage scaling (AVS) systems |
US8839006B2 (en) | 2010-05-28 | 2014-09-16 | Nvidia Corporation | Power consumption reduction systems and methods |
US8937404B1 (en) | 2010-08-23 | 2015-01-20 | Western Digital Technologies, Inc. | Data storage device comprising dual mode independent/parallel voltage regulators |
US8324974B1 (en) | 2010-12-17 | 2012-12-04 | Western Digital Technologies, Inc. | Regulating power consumption of digital circuitry using a multi-layer ring oscillator |
US8789065B2 (en) | 2012-06-08 | 2014-07-22 | Throughputer, Inc. | System and method for input data load adaptive parallel processing |
US20130117168A1 (en) | 2011-11-04 | 2013-05-09 | Mark Henrik Sandstrom | Maximizing Throughput of Multi-user Parallel Data Processing Systems |
US8390367B1 (en) * | 2011-02-15 | 2013-03-05 | Western Digital Technologies, Inc. | Ensuring minimum gate speed during startup of gate speed regulator |
US9448847B2 (en) | 2011-07-15 | 2016-09-20 | Throughputer, Inc. | Concurrent program execution optimization |
JP5131370B2 (ja) * | 2011-08-16 | 2013-01-30 | 富士通株式会社 | 電源電圧調整装置および電源電圧調整方法 |
JP5435663B2 (ja) | 2011-09-06 | 2014-03-05 | エヌイーシーコンピュータテクノ株式会社 | 電子機器の保守装置、方法、及びプログラム |
US20130311792A1 (en) * | 2012-05-18 | 2013-11-21 | Prahallada PONNATHOTA | Voltage scaling architecture on system-on-chip platform |
US9223327B1 (en) * | 2012-11-26 | 2015-12-29 | Marvell International Ltd. | Universal adaptive voltage scaling system |
US9939883B2 (en) | 2012-12-27 | 2018-04-10 | Nvidia Corporation | Supply-voltage control for device power management |
US8994568B2 (en) * | 2013-03-01 | 2015-03-31 | Qualcomm Incorporated | Method and apparatus for closed loop control of supply and/or comparator common mode voltage in a successive approximation register analog to digital converter |
US9602083B2 (en) | 2013-07-03 | 2017-03-21 | Nvidia Corporation | Clock generation circuit that tracks critical path across process, voltage and temperature variation |
US9766649B2 (en) * | 2013-07-22 | 2017-09-19 | Nvidia Corporation | Closed loop dynamic voltage and frequency scaling |
US10103719B2 (en) | 2013-07-22 | 2018-10-16 | Nvidia Corporation | Integrated voltage regulator with in-built process, temperature and aging compensation |
US10466763B2 (en) | 2013-12-02 | 2019-11-05 | Nvidia Corporation | Dynamic voltage-frequency scaling to limit power transients |
FR3017467A1 (fr) * | 2014-02-07 | 2015-08-14 | Commissariat Energie Atomique | Procede de caracterisation du fonctionnement d’un circuit electronique numerique et circuit electronique numerique |
KR20210028794A (ko) | 2019-09-04 | 2021-03-15 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 자원 사용 예측 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4691124A (en) * | 1986-05-16 | 1987-09-01 | Motorola, Inc. | Self-compensating, maximum speed integrated circuit |
WO1990013079A1 (fr) * | 1989-04-17 | 1990-11-01 | Motorola, Inc. | Systeme informatique ayant une tension d'exploitation selective |
EP0549052A2 (fr) * | 1991-12-23 | 1993-06-30 | Koninklijke Philips Electronics N.V. | Appareil utilisant un signal de réaction pour commander une tension d'alimentation de circuits électroniques asynchrones contenus dans cet appareil |
EP0632360A1 (fr) * | 1993-06-29 | 1995-01-04 | Xerox Corporation | Réduction de consommation d'énergie d'un ordinateur par la variation dynamique de tension et de fréquence |
JPH08136621A (ja) * | 1994-11-11 | 1996-05-31 | Oki Electric Ind Co Ltd | 電源電圧供給装置 |
EP0722137A1 (fr) * | 1994-11-22 | 1996-07-17 | Advanced Micro Devices, Inc. | Système de réglage de signaux d'horloge pour microprocesseur |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS639315A (ja) | 1986-06-30 | 1988-01-16 | Nec Corp | デイジタル・アナログ変換回路の直線性検出回路 |
US4922141A (en) * | 1986-10-07 | 1990-05-01 | Western Digital Corporation | Phase-locked loop delay line |
JPH02296410A (ja) * | 1989-05-11 | 1990-12-07 | Mitsubishi Electric Corp | 遅延回路 |
US5719514A (en) * | 1995-03-31 | 1998-02-17 | Ando Electric Co., Ltd. | Delay circuit compensating for variations in delay time |
JP3694998B2 (ja) * | 1996-08-05 | 2005-09-14 | ソニー株式会社 | 電圧発生回路 |
US6229364B1 (en) * | 1999-03-23 | 2001-05-08 | Infineon Technologies North America Corp. | Frequency range trimming for a delay line |
-
1996
- 1996-08-07 FR FR9609952A patent/FR2752312B1/fr not_active Expired - Fee Related
-
1997
- 1997-08-06 US US09/230,998 patent/US6157247A/en not_active Expired - Fee Related
- 1997-08-06 DE DE69709911T patent/DE69709911T2/de not_active Expired - Fee Related
- 1997-08-06 WO PCT/EP1997/004286 patent/WO1998006022A2/fr active IP Right Grant
- 1997-08-06 JP JP50762898A patent/JP4024306B2/ja not_active Expired - Fee Related
- 1997-08-06 EP EP97918964A patent/EP0976021B1/fr not_active Expired - Lifetime
-
2000
- 2000-06-22 US US09/602,160 patent/US6366157B1/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4691124A (en) * | 1986-05-16 | 1987-09-01 | Motorola, Inc. | Self-compensating, maximum speed integrated circuit |
WO1990013079A1 (fr) * | 1989-04-17 | 1990-11-01 | Motorola, Inc. | Systeme informatique ayant une tension d'exploitation selective |
EP0549052A2 (fr) * | 1991-12-23 | 1993-06-30 | Koninklijke Philips Electronics N.V. | Appareil utilisant un signal de réaction pour commander une tension d'alimentation de circuits électroniques asynchrones contenus dans cet appareil |
EP0632360A1 (fr) * | 1993-06-29 | 1995-01-04 | Xerox Corporation | Réduction de consommation d'énergie d'un ordinateur par la variation dynamique de tension et de fréquence |
JPH08136621A (ja) * | 1994-11-11 | 1996-05-31 | Oki Electric Ind Co Ltd | 電源電圧供給装置 |
EP0722137A1 (fr) * | 1994-11-22 | 1996-07-17 | Advanced Micro Devices, Inc. | Système de réglage de signaux d'horloge pour microprocesseur |
Non-Patent Citations (1)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 096, no. 009 30 September 1996 (1996-09-30) * |
Also Published As
Publication number | Publication date |
---|---|
JP2001505676A (ja) | 2001-04-24 |
EP0976021B1 (fr) | 2002-01-02 |
JP4024306B2 (ja) | 2007-12-19 |
WO1998006022A2 (fr) | 1998-02-12 |
WO1998006022A3 (fr) | 1998-08-20 |
US6157247A (en) | 2000-12-05 |
DE69709911D1 (de) | 2002-02-28 |
DE69709911T2 (de) | 2002-06-20 |
US6366157B1 (en) | 2002-04-02 |
FR2752312B1 (fr) | 1998-10-30 |
EP0976021A2 (fr) | 2000-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2752312A1 (fr) | Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique | |
EP0645888B1 (fr) | Ligne à retard numérique | |
FR2882871A1 (fr) | Oscillateur commande en tension a multiphase realignee et boucle a phase asservie associee | |
EP0674252B1 (fr) | Circuit pour commander les tensions entre caisson et sources des transistors d'un circuit logique MOS et système d'asservissement de son alimentation | |
EP1049262B1 (fr) | Procédé et dispositif d'alimentation électrique dans un appareil mobile | |
EP1993019B1 (fr) | Dispositif d'alimentation d'un circuit électronique et circuit électronique | |
EP1326154B1 (fr) | Pompe à charge à très large plage de tension de sortie | |
EP2104213A1 (fr) | Procédé d'asservissement d'un convertisseur DC-DC en mode discontinu | |
FR2939258A1 (fr) | Commutateur de reference logiciel pour boucle a verrouillage de phase | |
EP1289121A1 (fr) | Circuit oscillateur à inverseur à consommation réduite | |
EP4038476B1 (fr) | Dispositif de generation d'une tension d'alimentation / polarisation et d'un signal d'horloge pour un circuit numerique synchrone | |
FR2829653A1 (fr) | Dispositif d'alimentation a decoupage adapte pour les faibles consommations de courant, et telephone cellulaire dote d'un tel dispositif | |
FR2775398A1 (fr) | Appareil de division de frequence a deux modules et a compteur unique | |
FR2509065A1 (fr) | Generateur d'impulsions de reference pour une montre electronique | |
FR2946488A1 (fr) | Correction de decalage de frequence | |
EP0135104A1 (fr) | Procédé et dispositif de commande d'un moteur pas-à-pas | |
EP1342132B1 (fr) | Procede d'entretien des oscillations d'un dispositif vibrant et dispositif vibrant mettant en oeuvre ce procede | |
EP2575258B1 (fr) | Dispositif à oscillateur, système de communication et procédés de contrôle associés | |
FR3038153A1 (fr) | Procede de gestion de la production d'energie d'un systeme energetique et dispositif gestionnaire associe | |
EP3698261A1 (fr) | Procede de determination des parametres d'un modele simplifie d'un systeme de stockage de l'energie, procede de pilotage utilisant un tel modele et dispositif associe | |
EP0644654B1 (fr) | Intégrateur et filtre du premier ordre numériques | |
EP1133059B1 (fr) | Covertisseur de fréquence permettant de programmer un rapport de division non-entier au moyen d'un unique mot de consigne | |
FR2816075A1 (fr) | Generateur ameliore pour la production de signaux d'horloge | |
EP0892497B1 (fr) | Procédé de multiplication de la fréquence d'un signal d'horloge avec contrôle du rapport cyclique, et dispositif correspondant. | |
FR2992073A1 (fr) | Dispositif d'alimentation d'un circuit electronique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TP | Transmission of property | ||
ST | Notification of lapse |
Effective date: 20080430 |