FR2727226A1 - Dispositif de securite actif a memoire electronique - Google Patents

Dispositif de securite actif a memoire electronique Download PDF

Info

Publication number
FR2727226A1
FR2727226A1 FR9413886A FR9413886A FR2727226A1 FR 2727226 A1 FR2727226 A1 FR 2727226A1 FR 9413886 A FR9413886 A FR 9413886A FR 9413886 A FR9413886 A FR 9413886A FR 2727226 A1 FR2727226 A1 FR 2727226A1
Authority
FR
France
Prior art keywords
safety device
integrated circuits
integrated circuit
information
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9413886A
Other languages
English (en)
Other versions
FR2727226B1 (fr
Inventor
Alain Rhelimi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schlumberger SA
Original Assignee
Schlumberger SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger SA filed Critical Schlumberger SA
Priority to FR9413886A priority Critical patent/FR2727226B1/fr
Priority to FR9502796A priority patent/FR2727227B1/fr
Priority to EP95940311A priority patent/EP0792497B1/fr
Priority to US08/836,563 priority patent/US5877547A/en
Priority to DE69504208T priority patent/DE69504208T2/de
Priority to ES95940311T priority patent/ES2122702T3/es
Priority to PCT/FR1995/001497 priority patent/WO1996016378A1/fr
Priority to JP51661296A priority patent/JP4278176B2/ja
Publication of FR2727226A1 publication Critical patent/FR2727226A1/fr
Application granted granted Critical
Publication of FR2727226B1 publication Critical patent/FR2727226B1/fr
Priority to JP2005375135A priority patent/JP4456066B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G06K19/07381—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit with deactivation or otherwise incapacitation of at least a part of the circuit upon detected tampering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Accounting & Taxation (AREA)
  • Storage Device Security (AREA)

Abstract

La présente invention concerne un dispositif de sécurité contenant des informations secrètes, du type comprenant une zone mémoire d'un circuit intégré recevant lesdites informations et des moyens de protection recouvrant solidairement au moins la zone mémoire. Les moyens de protections sont constitués par au moins un second circuit intégré (2). Le dispositif comprend en outre des moyens de liaison (9, 9') interactifs entre les deux circuits intégrés, et des moyens de destruction des informations secrètes en cas de rupture ou perturbation de la liaison.

Description

DISPOSITIF DH SECURITE ACTIF A NIXOIRI ILECTRONIQUZ
La présente invention concerne un dispositif de sécurité à mémoire électronique destiné à la protection d'informations secrètes contenues dans la mémoire.
De tels dispositifs sont présents notamment dans des terminaux de paiement portables, à l'intérieur d'un module électronique dit de sécurité applicative (SAM). Ces modules sont d'une importance capitale car ils contiennent des informations secrètes (exemple : clés bancaires) dont la découverte permettrait l'accès à l'ensemble d'un système.
Les informations se trouvent nécessairement dans une couche électronique d'un circuit intégré. Une couche de passivation recouvre généralement la couche électronique.
Dans certains cas, il est possible qu'elle ne soit pas un obstacle suffisant à l'accès aux informations secrètes, si des moyens de lecture sophistiqués sont mis en oeuvre pour lire les informations à travers la couche de passivation. Ces moyens de lecture peuvent par exemple mettre en oeuvre des techniques exploratoires du type à faisceaux de particules.
Parmi les techniques existantes destinées à protéger ces informations, on connaît celle qui consiste à recourir à des capteurs d'intrusion traditionnels qui protègent une enceinte dans laquelle est enfermée la mémoire électronique contenant les informations.
On connaît également des moyens protégeant directement le circuit intégré contre une lecture à l'aide de moyens sophistiqués. Ces moyens sont de deux types : le premier consiste à masquer le dessin du semi-conducteur, par exemple par métallisation, grille de faux circuits ou couche de carbone diamant ; le second consiste à mémoriser les informations dans une mémoire du type RAM et à les combiner éventuellement avec des nombres aléatoires modifiés en permanence. Les informations ne sont accessibles que par l'intermédiaire d'un système d'exploitation qui en contrôle l'accès. Les principes utilisés sont identiques à ceux des cartes à microprocesseur. Selon ce second type, les secrets contenus dans une mémoire RAM sont systématiquement perdus si l'alimentation du composant est interrompue.Dans ce cas, l'accès aux informations n'est pas totalement insurmontable si on connaît - la manière d'éliminer la résine du boîtier du composant
sous tension, sans créer un court circuit ce qui
entraînerait la perte des informations, - le schéma exact du composant, - la table de "brouillage" de la mémoire, - l'adresse des secrets dans le plan mémoire, - et la manière d'enregistrer et d'analyser correctement
le bus d'adresses et de données en temps réel.
Les différentes techniques antérieures ci-dessus ont l'inconvénient d'être soit inefficaces si des moyens très sophistiqués sont mis en oeuvre, soit d'être onéreuses dans le cas notamment de l'utilisation de masques au carbone diamant.
La présente invention a pour but de fournir un dispositif électronique de sécurité dont l'efficacité est améliorée et dont la réalisation est en outre compatible avec des procédés de fabrication standardisés.
A cet effet, la présente invention a pour objet un dispositif de sécurité contenant des informations secrètes et destiné à empêcher l'accès à ces informations par des moyens d'exploration externes, du type comprenant une zone mémoire d'un circuit intégré recevant lesdites informations et des moyens de protection recouvrant solidairement au moins ladite zone mémoire de manière à former obstacle à une exploration caractérisé en ce que lesdits moyens de protections sont constitués par au moins un second circuit intégré, et en ce qu'il comprend en outre des moyens de liaison interactifs entre les deux circuits intégrés, et des moyens de destruction des informations secrètes en cas de rupture ou de perturbation de leur liaison.
Selon une caractéristique de l'invention, le dispositif comprend des moyens d'authentification permettant d'authentifier au moins le second circuit intégré.
Selon un premier mode de réalisation de l'invention, les circuits intégrés sont montés l'un derrière l'autre et comportent des connexions électriques externes les reliant l'un à l'autre.
Selon un deuxieme mode de réalisation de l'invention, les circuits intégrés sont montés face à face et comportent des connexions électriques internes les reliant l'un à l'autre.
D'autres caractéristiques et avantages de la présente invention ressortiront de la description qui va suivre, d'une forme de réalisation de l'invention faite en regard des dessins annexés sur lesquels - la figure 1 représente une coupe de la structure de
l'invention selon un premier mode de réalisation, - la figure 2 représente une coupe de la structure de
l'invention selon un deuxième mode de réalisation, - la figure 3 représente l'invention avec des modes de
liaison interactifs particuliers.
A la figure 1, on voit que le dispositif de sécurité est constitué de deux circuits électroniques disposés l'un au-dessus de l'autre, un premier circuit à protéger l, appelé maître, sous un second circuit protecteur 2 appelé esclave. Il s'agit en l'occurrence de deux circuits intégrés 1, 2 fixés solidairement l'un à l'autre et reliés ensemble par des moyens de liaison. Ces moyens de liaison doivent permettre une interaction entre les circuits maître et esclave : un échange ou une circulation de flux ou de signaux de toute nature (magnétique, électrique, optique, capacitif...). Ils peuvent concerner un simple contact électrique. De préférence, l'interaction est fonction de la distance séparant les circuits intégrés si bien que le moindre déplacement relatif des deux circuits la rompt ou la perturbe.
A défaut de ces moyens de liaisons préférentiels ou de manière complémentaire, les moyens de liaison de l'invention permettent une communication entre les deux circuits, considérés alors comme émetteurs et/ou récepteurs.
Chaque circuit intégré est constitué d'un substrat 3, 3' d'une couche électronique 4, 4' sur le substrat et d'une couche de passivation 5, 5' recouvrant la couche électronique. Le substrat est un semi-conducteur géneralement en Silicium ou en Arséniure de Gallium. Cette couche mesure entre 100 et 300 micromètres d'épaisseur. La couche électronique contient des fonctionnalités ainsi qu'une zone mémoire 6, 6' destinée à contenir les informations secrètes. Cette couche mesure une dizaine de micromètres d'épaisseur. La couche de passivation disposée au-dessus de la couche électronique est en matériau inerte par exemple en nitrure de Silicium. Cette couche mesure quelques dizaines de micromètres d'épaisseur.
Le second circuit intégré a une structure globalement équivalente à celle du premier circuit à l'exception de ses dimensions ; la couche électronique peut comprendre une zone mémoire qui peut également contenir une partie des informations secrètes. Le second circuit intégré est disposé au-dessus du premier de telle manière qu'il recouvre au moins la zone mémoire contenant les informations secrètes. Il peut également masquer des circuits sensibles tels que le processeur, le bus et les mémoires et tout élément de circuit susceptible de donner une information sur les secrets.
Les deux circuits intégrés sont reliés solidairement, par exemple par une couche de colle au cyanoacrylate 7 disposée entre la couche de passivation du premier circuit intégré et le substrat du second circuit intégré.
La colle peut être choisie de manière à ce que toute tentative de séparation des deux circuits intégrés provoque soit l'arrachement de la couche de passivation soit l'arrachement du substrat.
On peut également utiliser plusieurs zones de collage avec chacune une colle de nature différente, ou une combinaison de colles ou autre technique de solidarisation.
Le premier circuit intégré a une dimension plus importante que le second pour laisser un accès à son alimentation et à des connexions. Des moyens de connexion relient les deux circuits intégrés par l'extérieur ; à cet effet, des points 8 de connexion debouchent sur les surfaces libres 10, 10' respectives de chaque circuit intégré. Ces points de connexion sont reliés par des fils de câblage 9 en or ou aluminium qui passent å l'extérieur des circuits intégrés. L'ensemble électronique est constam- ment maintenu sous tension par une pile de sauvegarde extérieure (non représentée).Le composant maître comporte des points 15 de connexion avec l'environnement, par exemple, avec les éléments constitutifs du SAM. De façon classique, les fils de câblage peuvent être noyés dans un matériau d'enrobage tel que de la resine.
La mémoire du premier circuit intégré, voire du second peut être de type RAM.
Selon un aspect amélioré de l'invention, le dispositif de sécurité peut comprendre en outre des moyens d'authentification permettant d'authentifier au moins le second circuit électronique. L'authentification peut être effectuée à tout moment, de manière périodique ou aleatoire. La périodicité doit être inférieure au temps nécessaire pour effectuer une éventuelle substitution du second circuit par un autre circuit de simulation. Ces moyens sont de préférence compris dans l'un et l'autre circuits intégrés. Ils coopèrent ensemble de manière à assurer au moins l'authentification du second circuit intégré. Ainsi, l'authentification peut être soit de nature unilatérale, soit mutuelle.Le fonctionnement de la procédure d'authentification entre les deux circuits intégrés, peut reposer sur un principe traditionnel d'échange de signaux cryptographiques ou électroniques.
Selon un aspect plus perfectionné du dispositif, les moyens d'authentification peuvent fonctionner selon une procédure mettant en oeuvre une clé secrète de session dynamique connue en soi. Les moyens à mettre en oeuvre sont décrits par la norme américaine ANSI 9.24.
Le dispositif de sécurité comprend des moyens de destruction des informations secrètes en cas d'absence d'authentification ainsi qu'en cas de déconnexion ou de destruction de l'un des circuits électroniques. Ces moyens font au moins partie du premier circuit intégré et sont connus en soi, ce sont par exemple, des moyens de mise à zéro générale de la mémoire.
A la figure 2, on voit que le dispositif de sécurité selon l'invention se présente sous une forme différente. Il est également composé de deux circuits intégrés dont la structure de chacun est globalement identique à celle des circuits intégrés du précédent mode de réalisation. Les mêmes numéros de référence sont donc utilisés pour désigner les mêmes éléments. La différence essentielle réside dans le fait que les deux circuits intégrés sont montés face à face.
Selon ce montage, ces deux circuits intégrés sont mécaniquement solidaires entre eux par l'intermédiaire de leur couche de passivation. Le montage est fait de telle manière que leurs points de connexion se trouvent en regard les uns des autres. Les deux circuits intégrés peuvent être reliés comme précédemment par une couche de colle à base de cyanoacrylate.
Le contact électrique entre les deux circuits peut s'effectuer a travers une colle conductrice, par exemple colle à base d'argent. Selon un mode de réalisation des connexions, celles-ci sont réalisées par une technique de soudage, par exemple et de façon classique avec des billes d'indium.
La même colle conductrice peut servir non seulement à assurer le contact mais aussi à assurer la solidarisation des deux circuits intégrés. Ainsi, l'utilisation de solvant pour la dissolution de la colle en vue de désolidariser les composants provoque également la rupture électrique de la connexion.
De manière avantageuse, on peut alimenter d'abord le composant esclave par l'extérieur puis faire transiter l'alimentation à travers des connexions électriques internes entre les deux composants pour alimenter le composant maître ou inversement.
Ainsi en cas de séparation, l'alimentation du con- posant maître est coupée et les informations sont perdues si elles sont dans une mémoire RAM (mémoire volatile non secourue).
On s'aperçoit que ce montage est particulièrement intéressant dans la mesure où les connexions entre les deux circuits intégrés sont internes, ce qui représente une barrière supplémentaire à la violabilité du dispositif de sécurité.
On peut prévoir de répartir les informations secrètes dans les deux composants maître et esclave. Ils peuvent avoir la même importance et être maître et esclave à tour de rôle.
Le principe de protection peut être appliqué à plusieurs circuits intégrés au-delà de deux. Ces derniers peuvent être empilés les uns sur les autres.
Il peut y avoir également un composant maître comportant n surfaces à protéger, chaque surface étant recouverte par un composant esclave.
On peut aussi avoir dans une même couche électronique plusieurs circuits électroniques maîtres contenant chacun une partie des informations secrètes, protégé chacun par un composant esclave.
On comprend que le dispositif peut-être réalisé à partir de deux circuits intégrés selon une technique de fabrication standardisée dite "Multi-Chip-ModuleW (MCM). Ce dispositif a donc l'avantage d'être économique.
A la figure 3, on voit que les deux composants sont montés face à face comme à la figure 2. Les mêmes numéros de référence sont utilisés pour les mêmes éléments. Les moyens de liaison sont toutefois de nature différente des connexions électriques.
Les éléments de connexion représentent chacun une bobine électromagnétique gravées sur le semi-conducteur de chaque composant. Ces bobines sont placées face à face avec un couplage électromagnétique, serré de préférence. Par ces moyens, on assure une interaction magnétique entre les deux composants.
Avantageusement, l'interaction peut être utilisée pour véhiculer des informations de communication entre les deux composants, par exemple dans le but d'une authentification selon la procédure décrite précédemment. Elle peut aussi permettre une alimentation d'un composant à travers l'autre.
De préférence, on réalise à la fois une communication pour la transmission de données et une alimentation par le biais des mêmes bobines. Les moyens à mettre en oeuvre, connus en soi, sont décrits dans la norme ISO (IEC 10536 partie 3). Ils font intervenir deux signaux déphasés pour l'activation des bobines.
On constate que l'emploi d'un couplage électromagnétique très serré ne supporte pratiquement pas de déplacement relatif d'un composant par rapport à l'autre.
En effet, le moindre déplacement provoquerait une perturbation ou une coupure de l'interaction des bobines émettrices et réceptrices. De la même façon, toute tentative d'introduction d'un élément de dérivation entre les connexions provoquerait une perturbation détectable ou une coupure de l'interaction.
La coupure de l'alimentation d'un composant comportant les informations dans une mémoire RAM entraîne la perte des informations tandis que la perturbation peut entraîner une modification totale ou partielle du signal de communication et la perte de l'intégrité d'un message entre les deux composants.
Un des moyens pour détecter la perte de l'intégrité d'un message consiste à recourir à des codes correcteurs d'erreurs ou de détection d'erreurs classiques tels que code de Hamming ou CRC 16 (code polynomial).
En cas de détection d'une erreur, les moyens de destruction sont activés pour éliminer les informations secrètes. En cas d'utilisation d'une mémoire RAM, les moyens de destruction peuvent consister en des moyens de coupure de l'alimentation du composant ; par exemple un transistor monté en série avec le bus d'alimentation de la mémoire.
Les composants peuvent comporter d'autres moyens de liaison à la place des bobines électromagnétiques. Les éléments 13, 13', 14, 14' peuvent représenter des capacités ou des diodes optiques pour effectuer respectivement une interaction capacitive ou opto-électronique.
En cas de couplage opto-électronique, on aménage entre les éléments 13, 13' et 14, 14' une fenêtre transparente soit avec absence de matière soit avec une matière transparente (non représentée).
Les moyens à mettre en oeuvre pour l'exploitation et traitement de tels signaux sont classiques. Les moyens d'authentification et moyens de destruction des informations peuvent être identiques aux moyens décrits aux figures 1 et 2.
L'alimentation du premier circuit intégré peut être effectué également par couplage capacitif.
Deux types différents de connexions peuvent être utilisés pour l'alimentation et pour la transmission de données, par exemple électromagnétique pour l'une, capacitive pour l'autre.
Le fonctionnement du dispositif de sécurité de la figure 1, s'effectue comme indiqué ci-après.
Le dispositif étant sous tension, par exemple, par une pile de sauvegarde extérieure, une communication périodique est établie entre les deux composants par exemple pour réaliser une procédure d'authentification mutuelle définie notamment par la norme ISO/IEC 9594-8. Si l'un des deux composants rompt la communication et/ou ne s'authentifie pas correctement, les informations secrètes sont effacées dans le composant qui n'authentifie pas l'autre composant. Eventuellement, pour éviter toute simulation des composants en présence, la clé secrète d'authentification est une clé de session dynamique créée à l'initialisation du module de sécurité actif.
Pour atteindre les secrets contenus dans le premier circuit intégré, il est nécessaire d'enlever au préalable le circuit intégré situé au-dessus sans que celui-ci soit détruit ou modifié. Compte tenu du mode de solidarisation des deux circuits intégrés, par exemple, au moyen d'une colle cyanoacrylate, il est pratiquement impossible ou extrêmement périlleux de tenter une séparation du second circuit sans le détruire.
Dans l'hypothèse où il existerait un moyen pour désolidariser le second circuit intégré du premier circuit sans sa destruction ou sa désactivation, on pourrait alors recourir au mode de réalisation du dispositif de sécurité selon son deuxième mode de réalisation (fig. 2 ou fig. 3).
Le fonctionnement du dispositif des figures 1 et 2 s'effectue comme indiqué ci-après.
Si les connexions électriques sont assurées en interne par simple contact, collage ou soudure par le recours à des billes d'indium, il devient alors impossible de découpler les deux circuits intégrés sans rompre le contact.
Si les connexions sont réalisées de manière électro-magnétique, capacitive, optique, le simple mouvement relatif d'un composant par rapport à l'autre provoque une perturbation de l'interaction qui est traitée comme une rupture de connexion.
Si les connexions servent à assurer l'alimentation des circuits intégrés, la rupture de ces dernières provoque l'effacement des informations qui seraient contenues dans une mémoire volatile RAM.
Toute tentative de découplage est rendue d'autant plus difficile que les connexions sont proches du milieu du dispositif de sécurité, c'est-à-dire, proches du milieu des surfaces de contact respectives des composants maître et esclave.
Le fonctionnement des moyens d'authentification du dispositif de sécurité selon le second mode de réalisation est identique à celui du premier mode.
Si des connexions électriques servent à assurer la communication selon une procédure d'authentification, la rupture provoque une absence d'authentification dans la période imposée et les moyens de destruction des informations sont activés, par exemple pour mettre la mémoire au même niveau.
Dans le cas préféré où l'on utilise une mémoire
RAM, pour contenir les informations secrètes, les moyens de destruction sont des moyens de coupure de l'alimentation du composant
Dans tous les cas de figure, selon ce second mode de réalisation, le déplacement relatif des circuits l'un par rapport à l'autre est sanctionné par la perte des informations secrètes.

Claims (17)

REVENDICATIONS
1. Dispositif de sécurité contenant des informations
secrètes et destiné à empêcher l'accès à ces
informations par des moyens d'exploration externes, du
type comprenant un circuit intégré ayant une zone
mémoire recevant lesdites informations et des moyens de
protection recouvrant solidairement au moins ladite
zone mémoire de manière à former obstacle à une
exploration caractérisé en ce que lesdits moyens de
protections sont constitues par au moins un second
circuit intégré (2), et en ce qu'il comprend en outre
des moyens de liaison interactifs (9, 9') entre les
deux circuits intégrés, et des moyens de destruction
des informations secrètes en cas de rupture ou
perturbation de leur liaison.
2. Dispositif selon la revendication 1, caractérisé en ce
qu'il comprend des moyens d'authentification permettant
d'authentifier au moins le second circuit intégré.
3. Dispositif de sécurité selon la revendication 2,
caractérisé en ce que les moyens d'authentification
fonctionnent selon une procédure mettant en oeuvre une
clé secrète de session dynamique.
4. Dispositif de sécurité selon l'une des revendications 1
à 3, caractérisé en ce que les circuits intégrés sont
montés l'un derrière l'autre et comportent des
connexions électriques (9) externes les reliant l'un &
l'autre.
5. Dispositif de sécurité selon l'une des revendications 1
à 3, caractérisé en ce que les circuits intégrés sont
montés face à face et comportent des connexions
électriques (9') internes les reliant l'un à l'autre.
6. Dispositif de sécurité selon la revendication 5,
caractérisé en ce que les circuits intégrés ont leurs
points de connexion électrique (8, 8') disposés face à
face.
7. Dispositif de sécurité selon la revendication 6,
caractérisé en ce que la connexion des circuits
intégrés est réalisée par soudure.
8. Dispositif de sécurité selon la revendication 6,
caractérisé en ce que la connexion est réalisée par
l'intermédiaire d'une colle conductrice.
9. Dispositif de sécurité selon l'une des revendications 1
à 3, caractérisé en ce que les circuits intégrés sont
montés face à face et comportent des connexions
électromagnétiques ou capacitives internes.
10. Dispositif de sécurité selon la revendication 9,
caractérisé en ce que les mêmes connexions assurent
l'alimentation du premier circuit intégré et la
transmission de données.
11. Dispositif de sécurité selon les revendications 5 à 10,
caractérisé en ce que les points de connexion des
circuits intégrés sont situés dans une zone centrale de
leur face de contact respective.
12. Dispositif de sécurité selon l'une quelconque des
revendications précédentes, caractérisé en ce que les
circuits intégrés sont fixés l'un à l'autre par
l'intermédiaire d'une couche de colle (7).
13. Dispositif de sécurité selon les revendications 8 et
12, caractérisé en ce que la fixation des circuits
intégrés ainsi que la connexion électrique est assurée
par une colle conductrice.
14. Dispositif de sécurité selon l'une quelconque des
revendications précédentes, caractérisé en ce que le
deuxième circuit intégré comporte également une zone
mémoire (6') et en ce que les circuits électroniques
disposent de moyens d'authentification mutuelle.
15. Dispositif de sécurité selon l'une quelconque des
revendications précédentes, caractérisé en ce que l'un
des circuits intégrés au moins comporte une mémoire RAM
dans laquelle se trouvent des informations secrètes.
16. Dispositif de sécurité selon l'une quelconque des
revendications précédentes, caractérisé en ce que les
circuits intégrés se recouvrent mutuellement leurs
éléments de circuit (6, 6') susceptibles de donner une
information sur les secrets.
17. Dispositif de sécurité selon la revendication 5,
caractérisé en ce que l'alimentation du premier ou
second circuit intégré s'effectue à travers des
connexions électriques internes (9').
FR9413886A 1994-11-17 1994-11-17 Dispositif de securite actif a memoire electronique Expired - Fee Related FR2727226B1 (fr)

Priority Applications (9)

Application Number Priority Date Filing Date Title
FR9413886A FR2727226B1 (fr) 1994-11-17 1994-11-17 Dispositif de securite actif a memoire electronique
FR9502796A FR2727227B1 (fr) 1994-11-17 1995-03-08 Dispositif de securite actif a memoire electronique
US08/836,563 US5877547A (en) 1994-11-17 1995-11-15 Active security device including an electronic memory
DE69504208T DE69504208T2 (de) 1994-11-17 1995-11-15 Sicherheitsvorrichtung mit einem elektronischen speicher
EP95940311A EP0792497B1 (fr) 1994-11-17 1995-11-15 Dispositif de securite actif a memoire electronique
ES95940311T ES2122702T3 (es) 1994-11-17 1995-11-15 Dispositivo de seguridad activa con memoria electronica.
PCT/FR1995/001497 WO1996016378A1 (fr) 1994-11-17 1995-11-15 Dispositif de securite actif a memoire electronique
JP51661296A JP4278176B2 (ja) 1994-11-17 1995-11-15 電子メモリを備えたアクティブセキュリティデバイス
JP2005375135A JP4456066B2 (ja) 1994-11-17 2005-12-27 電子メモリを備えたアクティブセキュリティデバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9413886A FR2727226B1 (fr) 1994-11-17 1994-11-17 Dispositif de securite actif a memoire electronique

Publications (2)

Publication Number Publication Date
FR2727226A1 true FR2727226A1 (fr) 1996-05-24
FR2727226B1 FR2727226B1 (fr) 1996-12-20

Family

ID=9468972

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9413886A Expired - Fee Related FR2727226B1 (fr) 1994-11-17 1994-11-17 Dispositif de securite actif a memoire electronique

Country Status (1)

Country Link
FR (1) FR2727226B1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1139424A2 (fr) * 2000-03-31 2001-10-04 Sharp Kabushiki Kaisha Dispositif semi-conducteur et procéde de fabrication associée
WO2002054492A2 (fr) * 2000-12-29 2002-07-11 Infineon Technologies Ag Circuit
WO2008001375A2 (fr) * 2006-06-29 2008-01-03 Roseman Engineering Ltd. Dispositif d'identification inviolable
FR2910708A1 (fr) * 2006-12-20 2008-06-27 Commissariat Energie Atomique Protection de donnees confidentielles dans les circuits integres

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2647929A1 (fr) * 1989-05-30 1990-12-07 Paul Mayet Dispositif electronique de protection contre le vol ou l'utilisation frauduleuse
DE4018688A1 (de) * 1990-06-11 1991-01-10 Siemens Ag Verfahren zum schutz einer integrierten schaltung gegen das auslesen sensitiver daten
US5142345A (en) * 1989-04-13 1992-08-25 Mitsubishi Denki Kabushiki Kaisha Structure of input protection transistor in semiconductor device including memory transistor having double-layered gate and method of manufacturing semiconductor device including such input protection transistor
EP0509567A2 (fr) * 1991-03-28 1992-10-21 Koninklijke Philips Electronics N.V. Dispositif avec protection d'accès à de l'information protégé

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142345A (en) * 1989-04-13 1992-08-25 Mitsubishi Denki Kabushiki Kaisha Structure of input protection transistor in semiconductor device including memory transistor having double-layered gate and method of manufacturing semiconductor device including such input protection transistor
FR2647929A1 (fr) * 1989-05-30 1990-12-07 Paul Mayet Dispositif electronique de protection contre le vol ou l'utilisation frauduleuse
DE4018688A1 (de) * 1990-06-11 1991-01-10 Siemens Ag Verfahren zum schutz einer integrierten schaltung gegen das auslesen sensitiver daten
EP0509567A2 (fr) * 1991-03-28 1992-10-21 Koninklijke Philips Electronics N.V. Dispositif avec protection d'accès à de l'information protégé

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1139424A2 (fr) * 2000-03-31 2001-10-04 Sharp Kabushiki Kaisha Dispositif semi-conducteur et procéde de fabrication associée
EP1139424A3 (fr) * 2000-03-31 2003-10-22 Sharp Kabushiki Kaisha Dispositif semi-conducteur et procéde de fabrication associée
US6759722B2 (en) 2000-03-31 2004-07-06 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing the same
WO2002054492A2 (fr) * 2000-12-29 2002-07-11 Infineon Technologies Ag Circuit
WO2002054492A3 (fr) * 2000-12-29 2003-02-13 Infineon Technologies Ag Circuit
WO2008001375A2 (fr) * 2006-06-29 2008-01-03 Roseman Engineering Ltd. Dispositif d'identification inviolable
WO2008001375A3 (fr) * 2006-06-29 2008-07-03 Roseman Engineering Ltd Dispositif d'identification inviolable
FR2910708A1 (fr) * 2006-12-20 2008-06-27 Commissariat Energie Atomique Protection de donnees confidentielles dans les circuits integres

Also Published As

Publication number Publication date
FR2727226B1 (fr) 1996-12-20

Similar Documents

Publication Publication Date Title
EP0792497B1 (fr) Dispositif de securite actif a memoire electronique
US6233339B1 (en) Physical property based cryptographics
WO2010058094A1 (fr) Dispositif de protection d'un boitier de circuit intégré électronique contre les intrusions par voie physique ou chimique
EP0800209B1 (fr) Dipositif de sécurité d'une pastille semi-conductrice
EP2220916B8 (fr) Dispositif de protection des broches d'un composant electronique
EP3371735B1 (fr) Corps de lecteur de carte à mémoire à treillis de protection recto-verso
EP2241997B1 (fr) Lecteur de carte mémoire
EP2608641A1 (fr) Dispositif de protection d'un circuit imprimé électronique.
EP0776498B1 (fr) Dispositif de clavier securise
FR2727226A1 (fr) Dispositif de securite actif a memoire electronique
EP0965994B1 (fr) Dispositif à circuit intégré sécurisé au moyen de lignes complémentaires de bus
FR2644268A1 (fr) Jeton electronique circulaire et procede et appareil de lecture
EP1053531A1 (fr) Dispositif a circuit integre securise par attenuation de signatures electriques
WO2005013219A1 (fr) Boitier securise renfermant un clavier permettant d’introduire des donnees confidentielles.
EP2790124B1 (fr) Connecteur sécurisé
EP1127376A1 (fr) Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
EP1045338B1 (fr) Carte à mémoire électronique sécurisée
WO2007048701A1 (fr) Detection de tentative d'effraction sur une puce a travers sa structure support
FR2973982A1 (fr) Circuit imprime flexrigide securise.
FR2608293A1 (fr) Acces a un dispositif comportant un circuit electronique a l'aide de deux contacts et dispositifs associes
FR2693295A1 (fr) Circuit d'horloge pour dispositif de jeu.
FR2643492A1 (fr) Procede et systemes d'enregistrement optique

Legal Events

Date Code Title Description
CA Change of address
CD Change of name or company name
TP Transmission of property
ST Notification of lapse

Effective date: 20090731