FR2712439A1 - Circuit et procédé de génération d'un signal de sortie retardé. - Google Patents
Circuit et procédé de génération d'un signal de sortie retardé. Download PDFInfo
- Publication number
- FR2712439A1 FR2712439A1 FR9413273A FR9413273A FR2712439A1 FR 2712439 A1 FR2712439 A1 FR 2712439A1 FR 9413273 A FR9413273 A FR 9413273A FR 9413273 A FR9413273 A FR 9413273A FR 2712439 A1 FR2712439 A1 FR 2712439A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- capacitor
- transistor
- delay element
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Circuit (10) et procédé pour fournir un signal retardé de sortie qui soit moins sensible aux variations d'alimentation par rapport aux circuits usuels, qui présente une grande immunité au bruit, pouvant fonctionner à haute fréquence et occupant une zone minimum sur le support de semi-conducteur. Le retard est constitué, selon la présente invention, par commande séparée des courants de décharge d'un condensateur (26) avant et après l'atteinte de la tension du point de déclenchement d'un inverseur de sortie (16) du circuit (10). L'intervalle de retard est déterminé en premier lieu par la valeur du condensateur, la différence de tension entre l'alimentation et le point de déclenchement de l'inverseur de sortie et le premier courant de décharge établi par une résistance (24) en série avec un transistor (34). Le second courant de décharge est établi par un commutateur (36) présentant une série de transistors (38, 40).
Description
CIRCUIT ET PROCÉDÉ DE GÉNÉRATION D'UN SIGNAL DE SORTIE
RETARDÉ
La présente invention concerne, de façon globale, les circuits de temporisation et, plus particulièrement, un circuit et un procédé de génération d'un signal de sortie qui est une temporisation d'un signal d'entrée.
RETARDÉ
La présente invention concerne, de façon globale, les circuits de temporisation et, plus particulièrement, un circuit et un procédé de génération d'un signal de sortie qui est une temporisation d'un signal d'entrée.
Des éléments de retard sont fréquemment utilisés dans les conceptions de circuit pour la conformation d' impulsions, la synchronisation et la commande de synchronisation. Tandis que les techniques de fabrication de dispositif ont placé des temporisations par porte de l'ordre de la picoseconde, le procédé usuel de chaînage de plusieurs inverseurs en série pour obtenir un retard commandé de signal est devenu peu pratique. Ainsi, le nombre d'inverseurs requis pour générer le retard est coûteux et occupera une zone disponible dans le support de semi-conducteur.
Des condensateurs ou des combinaisons de résistance et de condensateur ont été introduits dans le chaînage d'inverseurs pour augmenter le retard du signal via chaque inverseur. Cependant, l'immunité au bruit d'un inverseur se dégradera avec la capacitance additionnelle. Ainsi, la tension du signal d'entrée d'inverseur coupera le point d'inversion à une plus faible vitesse, rendant le temps total de retard via l'élément de retard sensible au bruit.
De plus, à cause du temps de charge et de décharge symétriques du condensateur, la plus haute fréquence de fonctionnement de ces éléments de retard diminue de deux fois la vitesse tandis que le temps de retard recherché augmente.
Pour améliorer l'immunité au bruit du circuit de retard, les inverseurs dans le circuit de retard sont souvent remplacés par des déclencheurs de Schmitt pour empêcher une commutation non voulue. cependant, les déclencheurs de Schmitt dans le circuit de retard augmentent la sensibilité de la temporisation pour fournir une variation du niveau et réduire la fréquence de fonctionnement.
Ainsi, on cherche à fournir un élément de retard qui soit moins sensible aux variations d'alimentation, présentant une haute immunité au bruit, pouvant fonctionner à haute fréquence et occupant une zone minimum pour le retard désiré du signal.
La Figure 1 est un schéma d'un circuit de retard selon la présente invention;
la Figure 2 est un tracé des tensions d'entrée et de sortie du circuit de retard de la Figure 1 en fonction du temps;
la Figure 3 est un organigramme d'un procédé de génération d'un signal retardé de sortie selon la présente invention; et
la Figure 4 est un schéma de circuit d'un mode de mise en oeuvre en option d'un circuit de retard selon la présente invention.
la Figure 2 est un tracé des tensions d'entrée et de sortie du circuit de retard de la Figure 1 en fonction du temps;
la Figure 3 est un organigramme d'un procédé de génération d'un signal retardé de sortie selon la présente invention; et
la Figure 4 est un schéma de circuit d'un mode de mise en oeuvre en option d'un circuit de retard selon la présente invention.
La présente invention concerne un circuit et un procédé pour fournir un signal retardé de sortie qui soit moins sensible aux variations d'alimentation par rapport aux circuits usuels, qui présente une grande immunité au bruit, qui peut fonctionner à haute fréquence et qui occupe une zone minimum sur le support de semi-conducteur. Le retard est assuré selon la présente invention en commandant, de façon séparée, les courants de décharge d'un condensateur avant et après l'atteinte de la tension du point de déclenchement d'un inverseur de sortie du circuit.
L'intervalle de retard est tout d'abord déterminé par la valeur du condensateur, la différence de tension entre l'alimentation et le point de déclenchement de l'inverseur de sortie et le premier courant de décharge établi par une résistance en série avec un transistor. Le second courant de décharge est établi par un commutateur possédant une série de transistors.
Le temps de retard peut être facilement ajusté par réglage des valeurs du condensateur et de la résistance.
L'immunité au bruit de cet élément de retard est fortement améliorée par l'utilisation du signal de rétroaction pour décharger radicalement la tension du condensateur via le second circuit de courant de décharge lorsque l'inverseur de sortie est proche de son point de déclenchement.
Finalement, le fonctionnement à haute fréquence de l'élément de retard est obtenu par la séparation des circuits de courant de charge et de décharge, permettant ainsi une réinitialisation rapide de l'élément de retard.
La présente invention sera plus complètement décrite en référence aux Figures 1 à 3. La Figure 1 illustre un circuit de retard selon la présente invention. En particulier, le circuit de temporisation 10 reçoit un signal d'entrée sur une entrée 12 et génère un signal de sortie sur une sortie 14. Le circuit de temporisation 10 comprend, de même, un inverseur 16 possédant une entrée 18 et une sortie 20 couplée à la sortie de circuit 14. Le circuit comprend, de même, un élément de retard 22.
L'élément de retard 22 utilise de préférence un circuit RC possédant une résistance 24 et un condensateur 26 couplés au noeud 28 sur l'entrée d'inverseur 18. L'élément de retard 22 établit, de façon globale, le temps de retard via le circuit de temporisation 10.
Un étage d'entrée 30 est couplé pour recevoir un signal d'entrée sur l'entrée 12. L'étage d'entrée 30 est constitué d'un transistor 32 couplé au condensateur 26 sur le noeud 28 dans l'élément de retard 22. Le transistor 32 possède une électrode de commande et un circuit de conductivité pouvant être commandée entre un premier potentiel (Vcc) et un noeud 28. L'étage d'entrée comprend, de même, un transistor 34 couplé à la résistance 24 dans l'élément de retard 22 et couplé à un second potentiel (GND). Le transistor 34 sert d'élément de décharge et possède une électrode de commande couplée pour recevoir le signal d'entrée afin de commander un premier circuit de décharge du condensateur 26 via la résistance 24. La fonction de la résistance 24 peut être mise en oeuvre par variation de la conductivité du transistor 34. Cependant, selon une approche de circuit intégré, la zone de pastille est mieux conservée par une résistance séparée lors de la mise en oeuvre de l'élément de retard de la présente invention.
Finalement, un élément de commutation 36 qui est couplé pour recevoir le signal d'entrée de l'entrée 12 et le signal de sortie de la sortie 14 constitue un second circuit de décharge. L'élément de commutation 36 est constitué de deux commutateurs montés en série. Les commutateurs sont, de préférence, des transistors mais on peut utiliser un quelconque dispositif pouvant être commandé pour constituer un circuit de courant. Un premier transistor de commutation 38 est monté en série avec le noeud 28 de l'élément de retard 22 et avec le second transistor de commutation 40, et est couplé pour recevoir la sortie de circuit 14. Le second transistor de commutation 40 est monté en série avec le premier transistor de commutation 38 et avec le potentiel de masse où le potentiel d'un condensateur 26 doit se décharger, et est couplé pour recevoir le signal d'entrée à l'entrée 12.
L'agencement particulier des deux transistors assure une commutation rapide de l'élément de commutation 36.
Bien que le mode de mise en oeuvre préféré décrive des transistors MOS sur tout le circuit, on comprendra que l'on puisse utiliser, de même, des transistors bipolaires.
De même, la polarité du signal d'entrée et de sortie et par conséquent, le type de transistor (par exemple, le type de canal pour un transistor MOS) utilisée dans le circuit pourrait être inversée dans le cadre de la présente invention.
Après la description de la structure du circuit en référence à la Figure 1, le fonctionnement du circuit sera décrit, de façon détaillée, en référence à la Figure 2. La
Figure 2 illustre un chronogramme présentant un signal d'entrée, la tension de condensateur au noeud 28 et le signal de sortie généré au noeud 14 de la Figure 1. A l'instant tO, le signal d'entrée est bas et le condensateur 26 est complètement chargé à la tension Vcc par le transistor 32. Tandis qu'une tension Vcc de 5 V est illustrée, à titre d'exemple, sur la Figure 2, on comprendra qu'une quelconque autre tension d'alimentation de puissance puisse être utilisée. A l'instant tl, le signal d'entrée passe haut, bloquant le transistor 32 et rendant passant le transistor 34 et le transistor 40. Entre l'instant tl et l'instant t2, la tension du condensateur 26 au noeud 28 diminue à une première vitesse établie par le premier circuit de courant de décharge formé par le transistor 34 et la résistance 24. L'inverseur de sortie 16 produit le signal de sortie à la sortie 14 en réponse à la tension décroissante du condensateur à la première vitesse jusqu'à ce que le signal de sortie atteigne le seuil du transistor 38 de l'élément de commutation 36, rendant ainsi passant le transistor 38 à l'instant t2 pour former le second circuit de courant de décharge avec le transistor 40. De l'instant t2 à t3, la tension du condensateur au noeud 28 diminue à une seconde vitesse par le courant additionnel de décharge fourni par le second circuit de courant de décharge via le commutateur 36.
Figure 2 illustre un chronogramme présentant un signal d'entrée, la tension de condensateur au noeud 28 et le signal de sortie généré au noeud 14 de la Figure 1. A l'instant tO, le signal d'entrée est bas et le condensateur 26 est complètement chargé à la tension Vcc par le transistor 32. Tandis qu'une tension Vcc de 5 V est illustrée, à titre d'exemple, sur la Figure 2, on comprendra qu'une quelconque autre tension d'alimentation de puissance puisse être utilisée. A l'instant tl, le signal d'entrée passe haut, bloquant le transistor 32 et rendant passant le transistor 34 et le transistor 40. Entre l'instant tl et l'instant t2, la tension du condensateur 26 au noeud 28 diminue à une première vitesse établie par le premier circuit de courant de décharge formé par le transistor 34 et la résistance 24. L'inverseur de sortie 16 produit le signal de sortie à la sortie 14 en réponse à la tension décroissante du condensateur à la première vitesse jusqu'à ce que le signal de sortie atteigne le seuil du transistor 38 de l'élément de commutation 36, rendant ainsi passant le transistor 38 à l'instant t2 pour former le second circuit de courant de décharge avec le transistor 40. De l'instant t2 à t3, la tension du condensateur au noeud 28 diminue à une seconde vitesse par le courant additionnel de décharge fourni par le second circuit de courant de décharge via le commutateur 36.
Dans le mode de mise en oeuvre préféré, la conductance du second circuit de courant de décharge est bien plus grande que celle du premier circuit de courant de décharge, obligeant la seconde vitesse de décharge à être bien plus grande que la première vitesse de décharge. Le second circuit du courant de décharge oblige la tension d'entrée à l'inverseur à passer rapidement par le point de déclenchement de l'inverseur, empêchant un bruit de perturber le temps total de retard via l'élément de retard 10.
A l'instant t4, le signal d'entrée passe à nouveau bas, bloquant les transistors 34 et 40 pour ouvrir les premier et second circuits du courant de décharge et rendant passant le transistor 32. La tension du condensateur au noeud 28 passe rapidement à la tension Vcc selon une troisième vitesse par le transistor 32 entre les instants t4 et t5. L'élément de retard est dit près à recevoir une autre variation d'état à l'entrée 12 après l'instant t5.
En référence à présent à la Figure 3, un organigramme présente un procédé selon l'invention pour constituer un élément de retard. A la première étape 50, l'élément de retard ou un dispositif incorporant l'élément de retard est activé. A une étape 52, un circuit de courant est constitué et un condensateur ou un autre dispositif de maintien d'une charge est chargé via un circuit de charge. De préférence, un circuit de courant est constitué lorsqu'un premier signal d'entrée est reçu, par exemple un signal d'entrée bas. Tandis que la polarité des signaux d'entrée sera utilisée à titre d'exemple, on comprendra que l'on puisse utiliser les polarités inverses dans le cadre de la présente invention.
A l'étape 54, l'état du signal d'entrée est déterminé. Si une variation d'état du signal d'entrée n'est pas survenue, le circuit continuera à charger le condensateur à l'étape 52. Cependant, si une variation d'état du signal d'entrée est survenue et qu'un signal d'entrée bas est reçu, un premier circuit de décharge est constitué. De préférence, le premier circuit de décharge est un circuit à commande de conductivité. Ainsi, une première vitesse de décharge du condensateur peut être établie à l'étape 56.
A l'étape 58, la charge du condensateur est contrôlée pour déterminer si la charge est tombée en dessous d'une valeur prédéterminée. Si la charge n'est pas tombée en dessous de la valeur prédéterminée, seul un premier circuit de décharge est constitué à l'étape 56. Cependant, si la charge du condensateur est tombée en dessous de la valeur prédéterminée, un second circuit de décharge peut être prévu à l'étape 60. De préférence, le second circuit de décharge est prévu en plus du premier circuit de décharge.
De même, le second circuit de décharge possède une faible résistance et assure une décharge rapide du condensateur.
Les circuits de décharge sont constitués jusqu'à ce qu'un signal d'entrée bas soit reçu à l'étape 62, où les circuits de décharge sont alors ouverts à l'étape 64 et le condensateur est chargé via le circuit de charge à l'étape 52.
En référence à présent à la Figure 4, un mode de mise en oeuvre en option de la présente invention est illustré.
Tandis que le circuit décrit sur la Figure 1 assure une commande du temps de retard sur le bord montant de l'entrée, le courant de charge peut être commandé de même, de façon séparée, avant et après l'atteinte de la tension du point de déclenchement d'un inverseur de sortie du circuit pour assurer une commande supplémentaire du retard pour le bord descendant de l'entrée dans le cadre de l'invention. Les courants de charge avant et après l'atteinte de la tension du point de déclenchement d'un inverseur de sortie du circuit peuvent charger le condensateur selon une troisième et une quatrième vitesses.
La charge du condensateur 26 peut être commandée à une troisième vitesse par insertion d'une résistance 70 dans le circuit à commande de conductivité entre le transistor 32 et le condensateur 28. De même, un second commutateur 72 ayant les transistors 74 et 76 peut être ajouté pour constituer un second circuit de charge du condensateur 26. L'électrode de commande du transistor 76 est couplée au signal d'entrée. L'électrode de commande du transistor 74 est couplée pour recevoir le signal de sortie. L'immunité au bruit de l'élément de retard sera maintenue si la quatrième vitesse de charge est assez grande pour que la tension traverse rapidement le point de déclenchement de l'inverseur.
En résumé, la présente invention concerne un circuit de retard et un procédé de génération d'un signal de sortie. Le circuit résultant est adapté à une application à grande vitesse, faible bruit et retard constant et constitue une solution efficace de zone pour un retard désiré du signal dans une application de circuit intégré.
L'avantage de cette invention est constitué par les deux circuits de courant de décharge fonctionnant de façon séquentielle pour l'élément de retard. Le temps de retard est établi par le circuit de courant de décharge lent possédant une résistance de limitation du courant et l'immunité au bruit du circuit est obtenue par le circuit du courant de décharge rapide qui est commandé via un signal de rétroaction qui est la sortie de l'élément de retard. Cet élément de retard peut fonctionner à grande vitesse par les circuits séparés du courant de charge et de décharge pour l'élément de retard, fournissant un temps commandé de retard du signal par l'élément de retard via les circuits du courant de décharge, et une réinitialisation rapide de l'élément de retard via le circuit du courant de charge.
Claims (10)
1. Elément de retard possédant une entrée pour recevoir un signal d'entrée et une sortie pour générer un signal de sortie, ledit élément de retard étant caractérisé par
- un condensateur (26);
- un inverseur (16) couplé audit condensateur sur un premier noeud (28);
- un premier circuit (32) entre un premier potentiel et ledit premier noeud pour charger ledit condensateur;
- un second circuit (24, 34) entre ledit premier noeud et un second potentiel pour décharger ledit condensateur; et
- un troisième circuit (38, 40) entre ledit premier noeud et ledit second potentiel pour décharger ledit condensateur.
2. Elément de retard selon la revendication 1, caractérisé en ce que ledit premier circuit est constitué par un premier transistor (32) possédant une électrode de commande couplée pour recevoir ledit signal d'entrée (12) et un circuit à commande de conductivité entre un premier potentiel et ledit premier noeud.
3. Elément de retard selon la revendication 2, caractérisé en ce que ledit premier circuit est constitué, de plus, par une résistance (70) montée en série avec ledit premier transistor pour charger ledit condensateur à une première vitesse de charge.
4. Elément de retard selon la revendication 1, caractérisé en ce que ledit second circuit est constitué d'une résistance (24) et d'un second transistor (34) pour décharger ledit condensateur à une première vitesse de décharge, ledit transistor possédant une électrode de commande couplée pour recevoir ledit signal d'entrée et un circuit à commande de conductivité en série avec ladite résistance pour constituer un circuit dudit condensateur audit second potentiel.
5. Elément de retard selon la revendication 1, caractérisé en ce que ledit troisième circuit est constitué d'un troisième transistor (38) et d'un quatrième transistor (40) ayant chacun une électrode de commande et un circuit à commande de conductivité, ladite électrode de commande dudit troisième transistor étant couplée pour recevoir ledit signal de sortie et ladite électrode de commande dudit quatrième transistor étant couplée pour recevoir ledit signal d'entrée.
6. Elément de retard selon la revendication 1, caractérisé en ce qu'il comprend, de plus, un quatrième circuit entre un premier potentiel et ledit premier noeud pour charger ledit condensateur à une seconde vitesse de charge, ledit quatrième circuit comprenant un second dispositif de commutation couplé pour recevoir ledit signal de sortie et prévu pour constituer un circuit entre ledit condensateur et ledit premier potentiel.
7. Elément de retard selon la revendication 6, caractérisé en ce que ledit second dispositif de commutation est constitué d'un cinquième transistor (74) et d'un sixième transistor (76) possédant chacun une électrode de commande et un circuit à commande de conductivité, ladite électrode de commande dudit cinquième transistor étant couplée pour recevoir ledit signal de sortie et ladite électrode de commande dudit sixième transistor étant couplée pour recevoir ledit signal d'entrée.
8. Elément de retard possédant une entrée pour recevoir un signal d'entrée et une sortie pour générer un signal de sortie, ledit élément de retard étant caractérisé par
- une résistance (24);
- un condensateur (26) couplé à ladite résistance sur un premier noeud;
- un inverseur (16) possédant une entrée couplée à ladite résistance et audit condensateur sur ledit premier noeud et une sortie couplée à ladite sortie dudit élément de retard;
- un premier transistor (34) possédant une électrode de commande couplée pour recevoir ledit signal d'entrée et un circuit à commande de conductivité entre un premier potentiel et ledit premier noeud pour charger ledit condensateur;
- un second transistor (40) couplé pour recevoir ledit signal d'entrée et possédant un circuit à commande de conductivité couplé entre ladite résistance et ledit second potentiel pour constituer un premier circuit de décharge dudit condensateur; et
- un commutateur (38) couplé pour recevoir ledit signal de sortie afin de constituer un second circuit de décharge dudit condensateur à une seconde vitesse.
9. Procédé de génération d'une sortie retardée, caractérisé par les étapes suivantes
- la charge d'un élément de retard (52);
- la réception d'un signal d'entrée dans un premier état (54) pour constituer un premier circuit de décharge de l'élément de retard (56);
- la génération d'un signal de rétroaction (58) pour constituer un second circuit de décharge de l'élément de retard (60); et
- la réception d'un signal d'entrée dans un second état pour la charge de l'élément de retard (62).
10. Procédé de génération d'une sortie retardée, caractérisé par les étapes suivantes
- la charge d'un condensateur à une première vitesse (52) via un premier circuit de charge du condensateur;
- la réception d'un signal d'entrée dans un premier état (54) pour ouvrir le premier circuit de charge du condensateur et pour constituer un premier circuit de décharge du condensateur à une seconde vitesse (56);
- la génération d'un signal de rétroaction (58) pour constituer un second circuit de décharge du condensateur à une troisième vitesse après l'atteinte par la charge du condensateur d'une tension prédéterminée (60); et
- la réception d'un signal d'entrée dans un second état (62) pour ouvrir les premier et second circuits de décharge du condensateur et pour fermer le premier circuit de charge du condensateur (64).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15065393A | 1993-11-09 | 1993-11-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2712439A1 true FR2712439A1 (fr) | 1995-05-19 |
| FR2712439B1 FR2712439B1 (fr) | 1996-02-23 |
Family
ID=22535453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9413273A Expired - Fee Related FR2712439B1 (fr) | 1993-11-09 | 1994-11-07 | Circuit et procédé de génération d'un signal de sortie retardé. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5801567A (fr) |
| AU (1) | AU7981094A (fr) |
| FR (1) | FR2712439B1 (fr) |
| GB (1) | GB2289178B (fr) |
| MX (1) | MXPA94008676A (fr) |
| WO (1) | WO1995013656A1 (fr) |
| ZA (1) | ZA948524B (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3714762B2 (ja) * | 1997-03-19 | 2005-11-09 | 富士通株式会社 | 遅延回路および半導体記憶装置 |
| US6097231A (en) * | 1998-05-29 | 2000-08-01 | Ramtron International Corporation | CMOS RC equivalent delay circuit |
| US6307417B1 (en) | 1999-08-24 | 2001-10-23 | Robert J. Proebsting | Integrated circuit output buffers having reduced power consumption requirements and methods of operating same |
| JP3586612B2 (ja) * | 2000-03-08 | 2004-11-10 | エルピーダメモリ株式会社 | 遅延回路 |
| US6549042B2 (en) | 2000-06-23 | 2003-04-15 | Integrated Device Technology, Inc. | Complementary data line driver circuits with conditional charge recycling capability that may be used in random access and content addressable memory devices and method of operating same |
| KR100521360B1 (ko) * | 2002-04-12 | 2005-10-12 | 삼성전자주식회사 | 전원 전압에 가변되지 않는 지연 회로 및 이를 포함하는반도체 메모리 장치 |
| US6958646B1 (en) * | 2002-05-28 | 2005-10-25 | Impinj, Inc. | Autozeroing floating-gate amplifier |
| US7268605B2 (en) * | 2004-06-14 | 2007-09-11 | Rambus, Inc. | Technique for operating a delay circuit |
| US8710805B2 (en) * | 2011-09-19 | 2014-04-29 | Westinghouse Electric Company, Llc | Squib control circuit |
| US8680901B2 (en) * | 2012-08-06 | 2014-03-25 | Texas Instruments Incorporated | Power on reset generation circuits in integrated circuits |
| KR102290384B1 (ko) | 2015-02-16 | 2021-08-17 | 삼성전자주식회사 | 누설 전류 기반의 지연 회로 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142714A (ja) * | 1986-12-04 | 1988-06-15 | Nec Corp | デイジタル集積回路 |
| DE3839888A1 (de) * | 1987-11-25 | 1989-06-15 | Toshiba Kawasaki Kk | Verzoegerungs- oder laufzeitschaltung fuer eine integrierte halbleiter-schaltkreisanordnung |
| JPH0322611A (ja) * | 1989-06-19 | 1991-01-31 | Nec Corp | パルス発生回路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3331967A (en) * | 1963-05-31 | 1967-07-18 | American Mach & Foundry | Time delay circuit employing scr controlled by timing-capacitor having plural current paths for total discharging thereof |
| JPS52119160A (en) * | 1976-03-31 | 1977-10-06 | Nec Corp | Semiconductor circuit with insulating gate type field dffect transisto r |
| US4322643A (en) * | 1980-04-28 | 1982-03-30 | Rca Corporation | Digital phase comparator with improved sensitivity for small phase differences |
| US4378509A (en) * | 1980-07-10 | 1983-03-29 | Motorola, Inc. | Linearized digital phase and frequency detector |
| JPS59123320A (ja) * | 1982-12-29 | 1984-07-17 | Fujitsu Ltd | タイマ回路 |
| JPS60223321A (ja) * | 1984-04-20 | 1985-11-07 | Toshiba Corp | タイマ回路 |
| US4707626A (en) * | 1984-07-26 | 1987-11-17 | Texas Instruments Incorporated | Internal time-out circuit for CMOS dynamic RAM |
| JPS6153759A (ja) * | 1984-08-23 | 1986-03-17 | Fujitsu Ltd | 発振回路 |
| KR970000560B1 (ko) * | 1986-10-01 | 1997-01-13 | 아오이 죠이치 | 반도체집적회로 |
| US4959816A (en) * | 1987-12-28 | 1990-09-25 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
| US5182479A (en) * | 1988-06-24 | 1993-01-26 | U.S. Philips Corp. | Gate circuit having increased voltage handling capability |
| US5130582A (en) * | 1989-09-19 | 1992-07-14 | Tdk Corporation | Delay circuit which is free from temperature variation, power supply voltage variation and process variation |
| KR920022699A (ko) * | 1991-05-16 | 1992-12-19 | 김광호 | 지연 보상 회로 |
| US5175452A (en) * | 1991-09-30 | 1992-12-29 | Data Delay Devices, Inc. | Programmable compensated digital delay circuit |
| US5216289A (en) * | 1991-10-24 | 1993-06-01 | Intel Corporation | Asynchronous reset scheme for ultra-low noise port tri-state output driver circuit |
-
1994
- 1994-10-17 AU AU79810/94A patent/AU7981094A/en not_active Abandoned
- 1994-10-17 WO PCT/US1994/011763 patent/WO1995013656A1/fr unknown
- 1994-10-17 GB GB9513635A patent/GB2289178B/en not_active Expired - Fee Related
- 1994-10-28 ZA ZA948524A patent/ZA948524B/xx unknown
- 1994-11-07 FR FR9413273A patent/FR2712439B1/fr not_active Expired - Fee Related
- 1994-11-08 MX MXPA94008676A patent/MXPA94008676A/es unknown
-
1996
- 1996-12-17 US US08/768,903 patent/US5801567A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142714A (ja) * | 1986-12-04 | 1988-06-15 | Nec Corp | デイジタル集積回路 |
| DE3839888A1 (de) * | 1987-11-25 | 1989-06-15 | Toshiba Kawasaki Kk | Verzoegerungs- oder laufzeitschaltung fuer eine integrierte halbleiter-schaltkreisanordnung |
| JPH0322611A (ja) * | 1989-06-19 | 1991-01-31 | Nec Corp | パルス発生回路 |
Non-Patent Citations (3)
| Title |
|---|
| HIROSHI SAKAMOTO: "TIMING GENERATOR", MOTOROLA TECHNICAL DEVELOPMENTS, vol. 6, no. 1, October 1986 (1986-10-01), SCHAUMBURG, ILLINOIS US, pages 26 - 27 * |
| PATENT ABSTRACTS OF JAPAN vol. 12, no. 402 (E - 673) 25 October 1988 (1988-10-25) * |
| PATENT ABSTRACTS OF JAPAN vol. 15, no. 147 (E - 1055) 12 April 1991 (1991-04-12) * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2289178A (en) | 1995-11-08 |
| GB2289178B (en) | 1998-05-20 |
| GB9513635D0 (en) | 1995-09-06 |
| WO1995013656A1 (fr) | 1995-05-18 |
| MXPA94008676A (es) | 2005-06-20 |
| ZA948524B (en) | 1995-06-23 |
| US5801567A (en) | 1998-09-01 |
| AU7981094A (en) | 1995-05-29 |
| FR2712439B1 (fr) | 1996-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0714139B1 (fr) | Composant dipôle à déclenchement par retounement à sensibilité contrôlée | |
| FR2712439A1 (fr) | Circuit et procédé de génération d'un signal de sortie retardé. | |
| FR2679368A1 (fr) | Memoire tampon de sortie de donnees d'un dispositif de memoire a semiconducteurs. | |
| FR2551597A1 (fr) | Circuit et procede d'alimentation a commutation, a commande par inversion de phase | |
| FR2732840A1 (fr) | Procede et appareil pour un dispositif de commande de plot s'adaptant a la charge | |
| FR2779293A1 (fr) | Circuit de sortie a transistors | |
| FR2676606A1 (fr) | Circuit de compensation de retard. | |
| FR2587155A1 (fr) | Circuit de commande pour des transistors mos de puissance a canal n montes dans des etages push-pull | |
| FR2812984A1 (fr) | Amplificateur a seuil | |
| EP4068606A1 (fr) | Convertisseur de tension | |
| FR2576164A1 (fr) | Circuit de commutation utilisant une diode rapide et pourvu de moyens d'amortissement des oscillations a l'ouverture | |
| FR2857525A1 (fr) | Oscillateur et procede de generation d'un signal oscillant | |
| FR2665775A1 (fr) | Circuit de commande en technologie mos. | |
| FR2783650A1 (fr) | Circuit de commutation de source de courant | |
| FR2763765A1 (fr) | Commutateur de courant et boucle a phase asservie utilisant ce commutateur | |
| EP3654534A1 (fr) | Cellule logique capacitive | |
| EP4092892A1 (fr) | Alimentation à découpage | |
| FR2760151A1 (fr) | Amplificateur-tampon de commande de bus | |
| FR2539913A1 (fr) | Montage de commande electronique destine a produire un comportement de commutation monostable avec un relais bistable | |
| CH682019A5 (en) | Amplitude control circuit for oscillator circuit - includes current sources and current mirror in circuit to limit final output voltage of oscillator control circuit | |
| EP0187584B1 (fr) | Porte logique à coîncidence, et circuits logiques séquentiels mettant en oeuvre cette porte à coîncidence | |
| WO2002050915A1 (fr) | Commutateur electronique bidirectionnel bistable a commande par impulsions | |
| EP1710913B1 (fr) | Source d'alimentation à découpage | |
| FR2649265A1 (fr) | Circuit amplificateur-separateur pour la conversion ttl-cmos | |
| FR2758021A1 (fr) | Circuit elevateur de tension |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20090731 |