FR2707425A1 - Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation. - Google Patents

Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation. Download PDF

Info

Publication number
FR2707425A1
FR2707425A1 FR9308472A FR9308472A FR2707425A1 FR 2707425 A1 FR2707425 A1 FR 2707425A1 FR 9308472 A FR9308472 A FR 9308472A FR 9308472 A FR9308472 A FR 9308472A FR 2707425 A1 FR2707425 A1 FR 2707425A1
Authority
FR
France
Prior art keywords
layer
silicon carbide
channel
insulator
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9308472A
Other languages
English (en)
Inventor
Tyc Stephane
Brylinski Christian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR9308472A priority Critical patent/FR2707425A1/fr
Publication of FR2707425A1 publication Critical patent/FR2707425A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

L'invention concerne un composant à semiconducteurs comprenant au moins une couche en carbure de silicium monocristallin (2) recouverte d'une couche d'isolant également monocristallin (3). Par exemple, la couche d'isolant est à base de nitrure d'aluminium. Application: Fabrication de transistors.

Description

STRUCTURE EN MATERIAU SEMICONDUCTEUR, APPLICATION A LA
REALISATION D'UN TRANSISTOR ET PROCEDE DE REALISATION
L'invention concerne une structure en matériau semiconducteur, son application à la réalisation d'un transistor (un MISFET ou un MOS notamment) et un
procédé de réalisation.
Dans la fabrication de composants semiconducteurs, la réalisation d'une
couche d'isolant sur le semiconducteur est un problème omniprésent.
On peut citer en exemple: - la fabrication de MISFETs (Metal Insulator Field Effect Transistors): des transistors à effet de champ dans lesquels la grille de commande est isolée du canal par un isolant; - la passivation de surface afin d'éliminer les effets parasites tels que la
conduction de surface, ou pour améliorer la tension de claquage.
Les caractéristiques essentielles requises de cette couche d'isolant sont: - un fort champ de claquage On peut citer la silice comme étant un des isolants les plus utilisés. Les
meilleurs champs de claquage pour la silice sont environ de 12.106 V/cm.
Le champ de claquage indique la capacité de l'isolant à soutenir une tension et partant à pouvoir commander les charges dans le canal dans le cas du
MISFET.
- une faible densité d'état d'interface En général les isolants déposés sur des semiconducteurs sont amorphes et
de ce fait ils possèdent des états électroniques à l'interface avec le semiconducteur.
Ces états électroniques sont nuisibles à plusieurs titres. Dans le cas de risolant de grille, ils écrantent l'effet du champ électrique de conmmande et limitent la possibilité de moduler le nombre de porteurs sous la grille. Ils introduisent égalemerit des états d'interface qui jouent le rôle de centres diffuseurs pour les porteurs dans le canal et limitent ainsi leur mobilité. La détérioration de la mobilité de canal est une des
limitations des MOSFETs sur silicium.
- une forte résistivité afin d'assurer l'isolation entre la grille et le canal et de minimiser
les courants de fuite.
Pour les meilleures silices, la résistivité est supérieure à 1015 Ohm.cm.
Le problème qui consiste à trouver le bon isolant pour un semiconducteur
donné, pour une application donnée est, en général, extrêmement difficile.
On peut remarquer qu'une des raisons qui ont créé le succès du silicium est que la silice est un isolant naturel répondant de manière satisfaisante à toutes les exigences ci-dessus. La silice sur silicium présente une densité d'états d'interface
faible, pour laquelle les meilleurs résultats sont au niveau de quelques 1010cmr2eV-1.
On peut également remarquer que l'obtention d'un couple semiconducteur/isolant dont l'interface est bonne n'est un problème résolu, malgré de très nombreux efforts, ni sur AsGa ni sur InP. Ceux-ci sont pourtant des
semiconducteurs importants d'un point de vue technologique.
Afin de remédier aux problèmes cités plus haut, on pourrait épitaxier un isolant sur le semiconducteur. 11 est en effet connu par les spécialistes des surfaces, que sous certaines conditions, les hétérojonctions entre deux matériaux cristallins (un semiconducteur et un isolant) n'induisent pas d'états électroniques dans la bande interdite du semiconducteur. On peut ainsi obtenir des interfaces de grande qualité en
ce qui concerne le nombre d'états et la diffusion d'interface.
Cette idée est à la base d'une sorte de transistor à effet de champ que l'on nomme le DMT (Doped channel Mis-like Transistor) et qui a été décrit dans la thèse de B. Bonte (Université de Lille, Juin 1990). Ainsi qu'il est décrit dans cette thèse, il est intéressant de pouvoir épitaxier un isolant sur semiconducteur, car il serait ainsi possible de s'affranchir des problèmes d'état d'interface, tout en gardant certains des avantages du MISFET. Toutefois, il est très difficile de trouver un couple isolant/semiconducteur dont les paramètres de maille soient accordés. Dans les DMTs décrit dans la thèse de B. Bonte, le canal peut être fait en GaInAs et l'isolant serait de r'AIGaAs dont le paramètre de maille est accordé. L'AlGaAs est utilisé comme isolant faute de trouver un véritable isolant épitaxiable sur GaInAs, mais son utilisafion ne
permnnet pas au DMT de présenter tous les avantages d'un véritable MISFET.
Les différents polytypes du carbure de silicium sont des semiconducteurs à grande bande interdite dont les qualités intrinsèques leur conf/rent des avantages décisifs sur le silicium ou l'arséniure de gallium pour un très grand nombre d'applications dont on pourra citer: - le fonctionnement à haute température et dans des milieux corrosifs; - l'immunité aux radiations; - les composants de puissance fonctionnant du continu aux hyperfréquences;
- l'intégration monolithique extrêmement dense.
Parmi les polytypes (Cil y en a plus d'une centaine en tout), les principaux sont le 3C (cubique), le 2H, le 4H, et le 6H (hexagonaux). Leurs propriétés varient
beaucoup (voir un article de M Van Vliet et al. pour l'introduction: Ann. Rev. mater.
Sci. 1988. 18:381-421). Jusqu'à récemment, la recherche sur le SiC a été ralentie par le peu de progrès en croissance des monocristaux. Or, il existe actuellement des techniques de préparation de monocristaux
de SiC (dans ses polytypes 4H et 6H) qui sont de très bonne qualité.
Mais il reste un bon nombre de problèmes techniques à résoudre pour pouvoir tirer tout son potentiel du carbure de silicium. Parmi ces problèmes, il y a
celui du choix d'un bon isolant.
Le choix évident en premier lieu, la silice, a été étudié et semble prometteur en ce qui concerne la densité d'états d'interface lorsqu'elle est faite par oxydation sur un matériau SiC dopé n. Chaudhry (J. Appl. phys. 69, 7319 (1991)) a montré que l'on pouvait obtenir quelques 1011 cm-2eV1 en oxydant le carbure de silicium. Toutefois, la composition de cette silice montre qu'elle possède un fort taux de carbone, et à ce titre elle est loin d'&être optimisée. Des transistors MOS avec canal n ont été faits sur SiC (CREE Research, North Carolina, USA, cité dans larticle d'introduction de G. Kelner et M. Shur, 1991 International Semiconductor Device Research Symposium, Charlottesville, Virginia, USA, 4-6 Décembre 1991), en utilisant de la silice comme isolant avec de bons résultats, mais les composants MOS avec canal p semblent plus difficiles à réaliser, en partie à cause de la moindre qualité de rinterface SiO2/SiC dopé p.
L'invention permet de résoudre ce problème.
L'invention concerne donc une structure en matériaux semiconducteurs comportant au moins une couche de carbure de silicium recouverte d'une première couche d'isolant, caractérisée en ce que le carbure de silicium est monocristallin et que
la couche d'isolant est également monocristalline.
L'invention concerne également une application de la structure à la réalisation d'un transistor, caractérisée en ce qu'elle comporte sur un canal en carbure de silicium monocristallin reliant la source et le drain, une couche d'isolant en matériau
monocrista lin.
Enfin rinvention concerne un procédé de réalisation d'un composant semiconducteur caractérisé en ce que la couche de carbure de silicium et la couche
d'isolant sont déposées par épitaxie.
Les différents objets et caractéristiques de rinvention apparaîtront plus
clairement dans la description qui va suivre faite à titre d'exemple et dans les figures
annexées qui représentent: - la figure 1, un premier exemple de réalisation d'un dispositif selon l'invention; - les figures 2 et 3, un exemple de procédé de réalisation du dispositif de la figure 1; - la figure 4, un autre exemple de réalisation du dispositif selon l'invention. L'objet de l'invention est de réaliser une couche d'isolant sur du SiC
monocristallin par épitaxie d'un composé nitruré sous forme cristalline: ByAlix.
yGaxN. Il a été démontré (R Davis, communication at the 7th Trieste Semiconductor symposium) que rAIN pouvait être déposé sur le SiC 6H, en épitaxie parfaite avec le substrat, et ce jusqu'à des épaisseurs de 500 A. L'épitaxie d'AIN sur SiC est d'ailleurs connue depuis longtemps (W. F. Knippenberg and G. Verspui, Proceedings of the International Conference on SiC, University Park PA, 1968, Pergamon, New Yorsk). Toutefois, l'intérêt cité pour l'épitaxie d'AIN sur SiC est de réaliser un matériau épitaxié de haute qualité et de permettre ainsi l'étude des
composés AllxGaxN pour leurs propriétés semiconductrices et optiques.
L'objet de l'invention est de réaliser une structure en matériaux semiconducteurs dans laquelle les propriétés isolantes de I'AIN sont effectivement utilisées.
L'objet de rinvention est d'utiliser la structure (SiC monocfistalin/BAll.
x.yGaxN) comme couple de base semiconducteur/isolant. Cela est différent par rapport aux études existantes sur r'épitaxie de All.xGaxN sur SiC qui ont pour but d'étudier les composés nitrurés pour leurs propriétés intrinsèques et ne se servent du SiC que comme substrat L'isolant sera plus particulièrement composé d'AIN et le semiconducteur
sera du SiC monocristallin sous une de ses nombreuses formes (3C, 4I-H, 6H ou autre).
L'intérêt de l'invention réside en la perfection de l'interface, dont dérivent tous les
avantages mentionnés en introduction.
Nous allons maintenant décrire à titre d'exemple des structures tirant
avantage de cette interface, ainsi que leur mode de réalisation.
I/ MISFET SIC
La structure représentant une des réalisations possibles décrites par la
présente invention est schématisée en figure 1.
La structure est caractérisée en ce qu'elle est fabriquée sur un substrat 1 de carbure de silicium, de polytype 6H par exemple, monocristallin, semi-isolant. En ce qu'elle comporte un canal 2 de type n sur lequel se trouve un isolant 3 monocristallin épitaxié (de 'AIN par exemple), dont linterface avec le canal est de grande perfection. Entre la couche d'AIN et la métallisation de grille 5, on peut
intercaler une deuxième couche disolant 4 (amorphe ou cristallin) si besoin est.
L'épaisseur de la couche 3 d'AIN peut varier de In à 200 nm suivant les applications. Les contacts ohmniques de drain 6 et de source 7 sont déposés sur des zones 8 et 9 ayant été dopées plus fortement. Les différentes dimensions et valeurs des paramètres du MISFET seront choisies suivant les techniques connues. En particulier, elles pourront être égale à: - la longueur de grille Lg = 0.5 Mam - la distance grifflle source Lgs = 1 pim - la distance grille drain Lgd = 3.5 glm - l'épaisseur du canal a = 0.25 gim - le dopage du canal Nd = 3.1017 cm-3 - le développement de la grille W = 1 mm Cette structure est très simplifiée, mais montre la caractéristique essentielle de rinvention qui est d'avoir un canal de transport du courant électronique
séparé de la grille de commande par un isolant épitaxié.
Les étapes permettant de fabriquer un tel composant peuvent être agencées de la manière suivante, comme le montre la figure 2: - Sur un substrat semi-isolant 2 de carbure de silicium (de type 4H par exemple) on épitaxie un canal 2 de SiC de même type dopé n, par une des méthodes connues d'épitaxie. Parmi les méthodes connues on peut citer, la sublimation sandwich (telle que pratiquée par les équipes russes de lInstitut IOFFE St Pétersbourg par exemple), la Chemical Vapour Deposition, la Molecular Phase Epitaxy, etc. Ensuite la couche d'isolant 3 est épitaxiée sur le canal SiC. On peut choisir de 'AIN. La technique d'épitaxie est de nouveau choisie parmi les techniques connues. La nature de l'isolant peut dépendre du choix et de l'orientation du polytype de SiC dans le canal. Par exemple, sur du SiC 6H orienté (0001), la couche d'AIN pourra être du 2H orienté (0001). En revanche sur du SiC 3C orienté (100), l'AIN déposé pourra être du
cubique orienté (100).
- Sur la couche épitaxiée on fait une implantation localisée à l'aide d'un masquage (figure 3). Pour obtenir les zones 8, 9 de type N++, on peut implanter de rAzote. L'implantation se fait en général à haute température. On peut ensuite faire un recuit flash d'activation des porteurs à haute température (typiquement entre 1000 et 2000 C). La couche d'isolant épitaxiée étant elle-même très réfractaire, elle supporte
des recuits haute température qui pourraient être problématiques avec de la silice.
- La suite de 'élaboration du composant se fait de manière classique si ce n'est que les contacts ohmiques peuvent être recuits à très haute température ce qui
est favorable pour former des contacts stables en température.
2/ Circuits CMOS Dans les circuits CMOS, on fait passer un courant entre la source et le drain par l'application d'une tension sur la grille. Cette tension provoque l'inversion sous risolant de grille et accumule les porteurs à cet endroit. Les porteurs circulent donc juste à linterface et subissent toutes les diffusions dues à des défauts de l'interface. Un isolant épitaxié améle'iore grandement la transconductance de ces
transistors.
La figure 3 montre une coupe de principe des circuits CMOS. Dans un substrat d'un type (p- dans l'exemple donné), on fait des transistors NMOS directement d'une manière similaire à celle décrite pour la réalisation du MISFET précédemment décrit. Les transistors P-MOS sont faits dans un caisson d'isolation qui aura été fabriqué localement soit par implantation soit par diffusion (la méthode de choix sera probablement l'implantation). La réalisation du transistor suit alors celle du
MISFET.

Claims (9)

REVENDICATIONS
1. Structure en matériaux semiconducteurs comportant au moins une couche de carbure de silicium (2) recouverte d'une première couche d'isolant (3), caractérisée en ce que le carbure de silicium (2) est monocristallin et que la couche
d'isolant (3) est également monocristalline.
2. Structure en matériaux semiconducteurs selon la revendication 1, caractérisé en ce qu'il comporte sur la première couche d'isolant (3) une deuxième
couche d'isolant (4) amorphe ou cristallin.
3. Structure en matériaux semiconducteurs selon la revendication 1, caractérisée en ce que la première couche d'isolant (3) est à base de nitrure d'aluminium.
4. Structure en matériaux semiconducteurs selon la revendication 1, caractérisée en ce que la couche de carbure de silicium (2) est dopée et est située sur
une couche de carbure de silicium semi-isolant.
5. Structure en matériaux semiconducteurs selon la revendication 3,
caractérisée en ce que la première couche d'isolant est du ByAll.xyGaxN.
6. Application de la structure selon l'une quelconque des revendications 1
à 5, à la réalisation d'un transistor, caractérisée en ce qu'elle comporte, sur un canal (2) en carbure de silicium monocristallin reliant la source et le drain, une couche
d'isolant (3) en matériau monocristallin.
7. Application selon la revendication 6, caractérisée en ce que le canal (2) est dopé de type n; il est réalisé sur un substrat en carbure de silicium semi-isolant et il comporte à ses extrémités des zones (8, 9) dopées n++ correspondant aux zones de
drain et de source.
8. Application selon la revendication 7, caractérisée en ce que le canal (2) est dopé de type n- et comporte à ses extrémités des zones de source et de drain
dopées p++.
9. Procédé de réalisation d'un composant semiconducteur selon l'une
quelconque des revendications précédentes, caractérisé en ce que la couche de
carbure de silicium (2) et la couche d'isolant (3) sont déposées par épitaxie.
FR9308472A 1993-07-09 1993-07-09 Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation. Pending FR2707425A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9308472A FR2707425A1 (fr) 1993-07-09 1993-07-09 Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9308472A FR2707425A1 (fr) 1993-07-09 1993-07-09 Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation.

Publications (1)

Publication Number Publication Date
FR2707425A1 true FR2707425A1 (fr) 1995-01-13

Family

ID=9449112

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9308472A Pending FR2707425A1 (fr) 1993-07-09 1993-07-09 Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation.

Country Status (1)

Country Link
FR (1) FR2707425A1 (fr)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996019834A2 (fr) * 1994-12-22 1996-06-27 Abb Research Ltd. Dispositif semi-conducteur a grille isolee
WO1996032743A1 (fr) * 1995-04-10 1996-10-17 Abb Research Limited PROCEDE COMPRENANT UNE ETAPE DE MASQUAGE POUR L'ELABORATION D'UN DISPOSITIF SEMI-CONDUCTEUR COMPORTANT UNE COUCHE SEMI-CONDUCTRICE DE SiC
US5763905A (en) * 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
US5847414A (en) * 1995-10-30 1998-12-08 Abb Research Limited Semiconductor device having a hetero-junction between SiC and a Group 3B-nitride
EP1253647A2 (fr) * 2001-04-27 2002-10-30 Philips Corporate Intellectual Property GmbH Diélectrique pour un dispositif semiconducteur
WO2005010974A1 (fr) * 2003-07-28 2005-02-03 Japan Science And Technology Agency Transistor à effet de champ et procédé de fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989004056A1 (fr) * 1987-10-26 1989-05-05 North Carolina State University Transistor a effet de champ de type mos forme dans du carbure de silicium
DE4009837A1 (de) * 1989-03-27 1990-10-11 Sharp Kk Verfahren zur herstellung einer halbleitereinrichtung
US5184199A (en) * 1989-06-07 1993-02-02 Sharp Kabushiki Kaisha Silicon carbide semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989004056A1 (fr) * 1987-10-26 1989-05-05 North Carolina State University Transistor a effet de champ de type mos forme dans du carbure de silicium
DE4009837A1 (de) * 1989-03-27 1990-10-11 Sharp Kk Verfahren zur herstellung einer halbleitereinrichtung
US5184199A (en) * 1989-06-07 1993-02-02 Sharp Kabushiki Kaisha Silicon carbide semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996019834A2 (fr) * 1994-12-22 1996-06-27 Abb Research Ltd. Dispositif semi-conducteur a grille isolee
WO1996019834A3 (fr) * 1994-12-22 1996-08-22 Abb Research Ltd Dispositif semi-conducteur a grille isolee
WO1996032743A1 (fr) * 1995-04-10 1996-10-17 Abb Research Limited PROCEDE COMPRENANT UNE ETAPE DE MASQUAGE POUR L'ELABORATION D'UN DISPOSITIF SEMI-CONDUCTEUR COMPORTANT UNE COUCHE SEMI-CONDUCTRICE DE SiC
US5654208A (en) * 1995-04-10 1997-08-05 Abb Research Ltd. Method for producing a semiconductor device having a semiconductor layer of SiC comprising a masking step
US5847414A (en) * 1995-10-30 1998-12-08 Abb Research Limited Semiconductor device having a hetero-junction between SiC and a Group 3B-nitride
US5763905A (en) * 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
EP1253647A2 (fr) * 2001-04-27 2002-10-30 Philips Corporate Intellectual Property GmbH Diélectrique pour un dispositif semiconducteur
EP1253647A3 (fr) * 2001-04-27 2004-03-17 Philips Intellectual Property & Standards GmbH Diélectrique pour un dispositif semiconducteur
WO2005010974A1 (fr) * 2003-07-28 2005-02-03 Japan Science And Technology Agency Transistor à effet de champ et procédé de fabrication
JPWO2005010974A1 (ja) * 2003-07-28 2007-11-01 独立行政法人科学技術振興機構 電界効果トランジスタ及びその製造方法
US7622763B2 (en) 2003-07-28 2009-11-24 Japan Science And Technology Agency Field effect transistor and method for manufacturing same

Similar Documents

Publication Publication Date Title
US4952527A (en) Method of making buffer layers for III-V devices using solid phase epitaxy
US6528387B1 (en) SOI substrate and process for preparing the same, and semiconductor device and process for preparing the same
Metze et al. Metal‐semiconductor field‐effect transistors fabricated in GaAs layers grown directly on Si substrates by molecular beam epitaxy
US6515335B1 (en) Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US7442657B2 (en) Producing stress-relaxed crystalline layer on a substrate
US5051786A (en) Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof
KR20010079918A (ko) 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법
RU2468466C2 (ru) Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом
US20030157787A1 (en) Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer
JP2005530360A (ja) Ｇｅ光検出器
US7187045B2 (en) Junction field effect metal oxide compound semiconductor integrated transistor devices
US6445015B1 (en) Metal sulfide semiconductor transistor devices
US20040206979A1 (en) Metal oxide compound semiconductor integrated transistor devices
FR3026225A1 (fr)
JP3855061B2 (ja) Ｓｉ基板上への化合物半導体薄膜形成方法
US5433168A (en) Method of producing semiconductor substrate
US4925810A (en) Compound semiconductor device and a method of manufacturing the same
FR2707425A1 (fr) Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation.
KR100593920B1 (ko) 고절연성 ＧａＮ 박막의 성장 방법
Kuech et al. HgTe/CdTe heterojunctions: A lattice‐matched Schottky barrier structure
Salhi et al. Achieving wavelength emission beyond the C-band from type-II InAs-GaAsSb quantum dots grown monolithically on silicon substrate
US6936900B1 (en) Integrated transistor devices
US6495407B1 (en) Method of making an article comprising an oxide layer on a GaAs-based semiconductor body
CN111584626B (zh) 一种增强型hemt器件结构及其制备方法
JP3368449B2 (ja) 半導体装置及びその製造方法