FR2680062A1 - Dispositif d'extraction d'elements binaires d'information d'une structure de trame determinee. - Google Patents
Dispositif d'extraction d'elements binaires d'information d'une structure de trame determinee. Download PDFInfo
- Publication number
- FR2680062A1 FR2680062A1 FR9109748A FR9109748A FR2680062A1 FR 2680062 A1 FR2680062 A1 FR 2680062A1 FR 9109748 A FR9109748 A FR 9109748A FR 9109748 A FR9109748 A FR 9109748A FR 2680062 A1 FR2680062 A1 FR 2680062A1
- Authority
- FR
- France
- Prior art keywords
- binary
- selection
- binary elements
- state
- consecutive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Ce dispositif d'extraction d'éléments binaires d'information d'une structure de trame déterminée comportant, outre des emplacements temporels réservés à la transmission de signaux d'information, des emplacements temporels réservés à la transmission de signaux auxiliaires comporte: - des moyens de division (1) pour diviser le train numérique incident, de débit D, en "n" trains numériques de débit réduit D/n, - des moyens de mémorisation (2, 4, 5) pour mémoriser au moins 2n+(m-1) éléments binaires consécutifs du train numérique incident obtenus en sortie desdits moyens de division, où m désigne le nombre maximum d'éléments binaires auxiliaires consécutifs susceptibles de se trouver dans le train numérique incident, avec m - des moyens de sélection (7) pour sélectionner, à chaque instant défini par le rythme réduit D/n, "n" éléments binaires parmi les éléments binaires contenus dans lesdits moyens de mémorisation, et - des moyens (7') de commande desdits moyens de sélection.
Description
Dispositif d'extraction d'éléments binaires d'information d'une structure de trame déterminée.
La présente invention concerne les transmissions numériques, et plus particulièrement les transmissions numériques en mode multiplex temporel.
Les structures de trames de trains numériques ainsi multiplexés sont variables suivant le débit des affluents à multiplexer et font, pour la plupart d'entre elles, l'objet de recommendations de la part du CCITT.
Elles comportent d'une manière générale des emplacements temporels réservés à la transmission de signaux dits d'information représentant la charge de trafic utile à transmettre et des emplacements temporels réservés à la transmission de signaux dits auxiliaires, tels que des signaux de service ou de justification.
La présente invention a plus particulièrement pour objet un dispositif réalisant une extraction d'éléments binaires d'information, c'est-à-dire d'éléments binaires constitutifs desdits signaux d'information, d'une structure de trame déterminée.
L'invention s'applique particulièrement à la réception de trains numériques multiplexés par multiplexage temporel d'affluents numériques à différents débits, suivant une hiérarchie de multiplexage synchrone, telle que définie dans les recommandations G707, G708, G709 du CCITT.
Le principe d'une telle hiérarchie de multiplexage est rappelé de façon schématique sur la figure 1. Les différents débits multiplexables par cette hiérarchie sont les débits 2 048 kbit/s 8 448 kbit/s34 368 kbit/s- 1 554 kbit/s - 6 312 kbit/s - 44 736 kbit/s et 139 264 kbit/s recommandés par le CCITT et rappelés sur la partie droite de cette figure.
Cette hiérarchie de multiplexage présente plusieurs structures de multiplexage possibles suivant le débit des affluents à multiplexer pour une application considérée, et chaque structure de multiplexage, telle que celle repérée en traits renforcés sur cette figure, correspondant à des affluents à multiplexer de débits 1 544 kbit/s 2 048 kbit/s - 8 448 kbit/s et 34 368 kbit/s, comporte plusieurs niveaux hiérarchiques, repérés N1, N2, N3 dans l'exemple considéré, en allant de la partie droite de la figure vers la partie gauche, dans le sens de formation des trames, repérées STM, à partir des différents affluents.
Aux différents niveaux hiérarchiques d'une structure de multiplexage sont susceptibles d'etre introduits des affluents et sont constituées des entités appelées conteneurs et des entités appelées unités de multiplexage.
Les trames STM sont obtenues par adjonction de signaux de service aux unités de multiplexage constituées au niveau hiérarchique le plus élevé.
Les unités de multiplexage constituées à un niveau hiérarchique donné, et référencées TU ou AU (TU11, TU12, TU22 pour le niveau N1, TU31 pour le niveau N2 et AU4 pour le niveau N3 dans l'exemple considéré) sont formées par adjonction, aux conteneurs constitués au même niveau hiérarchique, de signaux d'indexation et de justification de ces conteneurs par rapport à ces unités de multiplexage.
Les conteneurs constitués à un niveau hiérarchique donné, et référencés VC (VCil, VC12, VC22 pour le niveau N1, VC31 pour le niveau
N2, et VC4 pour le niveau N3 dans l'exemple considéré) sont formés chacun par adjonction de signaux auxiliaires, suivant le cas soit à un signal multiplex issu du multiplexage d'unités de multiplexage constituées à un niveau hiérarchique inférieur, soit à un signal, dit signal d'information, prélevé sur un affluent introduit au niveau considéré, référencé C(Cll, C12, C22 pour le niveau N1, et C31 pour le
niveau N2, dans l'exemple considéré).
N2, et VC4 pour le niveau N3 dans l'exemple considéré) sont formés chacun par adjonction de signaux auxiliaires, suivant le cas soit à un signal multiplex issu du multiplexage d'unités de multiplexage constituées à un niveau hiérarchique inférieur, soit à un signal, dit signal d'information, prélevé sur un affluent introduit au niveau considéré, référencé C(Cll, C12, C22 pour le niveau N1, et C31 pour le
niveau N2, dans l'exemple considéré).
Les signaux de service adjoints aux unités de multiplexage constituées au niveau hiérarchique le plus élevé afin de constituer les trames sont localisés à des emplacements répétitifs à l'intérieur de ces trames, d'où une représentation habituelle de ces trames sous forme de tableaux, ou matrices, ayant en pratique 9 lignes numérotées de O à 8, et 270 colonnes numérotées de O à 269, et se lisant de gauche à droite et de haut en bas, c'est-à-dire ligne par ligne, chaque intersection entre une ligne et une colonne correspondant à un signal (pouvant être un signal de service, un signal de justification, un signal d'indexation, ou un signal d'information) constitué en pratique par un octet.
La figure 2 représente une telle trame dans le cas de 1' exemple considéré précédemment où le niveau hiérarchique le plus élevé est le niveau N3.
La zone hachurée sur la figure 2 contient des signaux de service, référencés SOH, adjoints à une unité de multiplexage AU4 pour constituer une trame, et la zone non hachurée contient une telle unité de multiplexage AU4.
Une unité de multiplexage AU4 est constituée d'un conteneur VC4 auquel sont adjoints des signaux d'indexation et des signaux de justification.
Le contenu d'un conteneur VC4 est représenté sur la figure 3, sous la forme d'un tableau de 9 lignes et de 261 colonnes se lisant également de gauche à droite et de haut en bas, le premier octet de chaque ligne d'un conteneur VC4 étant constitué par un octet de service, l'ensemble de ces octets de service étant repéré POHVC4.
Dans le cadre de son application à la réception de telles trames
STM, l'invention est plus particulièrement utilisée pour réaliser une extraction d'affluents de ces trames. Dans ce qui suit on décrira plus particulièrement l'extraction d'un affluent C4 à 139 264 kbit/s.
STM, l'invention est plus particulièrement utilisée pour réaliser une extraction d'affluents de ces trames. Dans ce qui suit on décrira plus particulièrement l'extraction d'un affluent C4 à 139 264 kbit/s.
La figure 4 représente la structure de ligne d'un conteneur VC4, telle que définie par les avis précités du CCITT. Comme il apparaît sur cette figure, les éléments binaires constitutifs du train numérique à 139 264 kbit/s formant l'affluent C4 sont insérés dans cette ligne par groupes de 12 octets dits octets d'information, non référencés, et sont séparés par des octets dits d'insertion systématique, référencés P, X, Y. Le premier groupe de 12 octets est toutefois précédé d'un octet référencé W affecté à la transmission d'éléments binaires d'information, l'octet W étant précédé d'un octet de POHVC4 référencé P. Le dernier groupe de 12 octets est de même précédé d'un octet particulier, référencé Z, affecté en partie à la transmission d'éléments binaires d'information, référencés I.Le huitième élément binaire de l'octet Z est un élément binaire, dit de remplissage, c'est-à-dire non pris en compte à la réception des lignes du conteneur VC4. Le septième élément binaire de l'octet Z est un élément binaire, S, dit d'opportunité de justification de l'affuent C4 par rapport au conteneur VC4, pour la ligne considérée, et peut donc consister, suivant l'état de justification de cette ligne, soit en un élément binaire d'information, soit en un élément binaire de remplissage.
On rappelle que la justification est une technique classique permettant de réaliser une adaptation de débit entre le débit d'éléments binaires qui sont à insérer, en l'occurrence le débit de l'affluent C4, et le débit d'insertion de ces éléments binaires, en l'occurrence le débit du conteneur VC4. Dans l'exemple considéré, où il s'agit d'une justification positive, l'élément binaire S d'une ligne est un élément binaire d'information de l'affluent C4 sauf si cet affluent est justifié par rapport au conteneur VC4 pour la ligne considérée, auquel cas le bit S est un élément binaire de remplissage.
L'état justifié ou non justifié d'une ligne est indiqué par la valeur d'un élément binaire C dit d'indication de justification, l'élément binaire C occupant en l'occurrence le premier emplacement des octets d'insertion systématique X.
De façon générale, l'extraction d'éléments binaires d'information d'une structure de trame déterminée comportant, outre des emplacements temporels réservés à la transmission de signaux d'information, des emplacements temporels réservés à la transmission de signaux auxiliaires, nécessite la suppression, dans le train d'éléments binaires reçus, des éléments binaires occupant les emplacements réservés à la transmission de signaux auxiliaires, ce qui ne pose en général pas de problème de réalisation particulier dans le cas où ce train peut être traité sous forme série, c'est-à-dire dans le cas d'un dispositif d'extraction fonctionnant au débit de ce train.
Dans l'exemple considéré d'application à la réception d'un train numérique multiplexé par multiplexage temporel d'affluents numériques à différents débits, suivant une hiérarchie de multiplexage synchrone telle que définie dans les recommandations G707; G708, G709 du CCITT, la valeur de débit en cause, soit 155 520 kbit/s, est telle que le dispositif réalisant ladite extraction ne peut, s'il est réalisé suivant certaines technologies, fonctionner directement à ce débit mais à un débit réduit nécessitant une division du train numérique entrant en "n" trains de débit réduit.
Dans ce cas, ladite suppression pose un problème de réalisation lorsque le nombre d'éléments binaires à supprimer dans un groupe de "n" éléments binaires traité par le dispositif d'extraction est inférieur à ce nombre "n", ce qui est le cas, pour l'exemple d'application particulier rappelé ci-dessus, lorsque le nombre "n" est supérieur ou égal à 2.
La présente invention a pour but d'apporter une solution à ce problème.
La présente invention a pour objet un dispositif d'extraction d'éléments binaires d'information d'une structure de trame déterminée comportant, outre des emplacements temporels réservés à la transmission de signaux d'information, des emplacements temporels réservés à la transmission de signaux auxiliaires, essentiellement caractérisé en ce qu'il comporte - des moyens de division pour diviser le train numérique incident, de débit D, en "n" trains numériques de débit réduit D/n, - des moyens de mémorisation pour mémoriser au moins 2n+(m-1) éléments binaires consécutifs du train numérique incident obtenus en sortie desdits moyens de division, où m désigne le nombre maximum d'éléments binaires auxiliaires consécutifs susceptibles de se trouver dans le train numérique incident, avec m C n, - des moyens de sélection pour sélectionner, à chaque instant défini par le rythme réduit D/n, "n" éléments binaires parmi les éléments binaires contenus dans lesdits moyens de mémorisation, et - des moyens de commande desdits moyens de sélection, de façon à mettre ceux-ci dans un état de sélection dit transitoire lorsque, à un instant défini par le rythme réduit, dit instant transitoire, lesdits moyens de mémorisation contiennent pour partie des éléments binaires d'information et pour partie des éléments binaires auxiliaires et que la conservation de l'état de sélection antérieur entraînerait la sélection d'au moins un élément binaire auxiliaire, ledit état transitoire étant déterminé de façon à assurer le remplacement desdits éléments binaires auxiliaires par des éléments binaires d'information occupant des emplacements consécutifs, puis, à l'instant suivant défini par le rythme réduit, dans un état de sélection suivant de façon à éviter une répétition desdits éléments binaires d'information de remplacement, ledit état de sélection suivant devenant ensuite état antérieur pour l'instant de transition suivant rencontré au cours de la réception du train numérique incident.
D'autres objets et caractéristiques de la présente invention apparaîtront à la lecture de la description suivante d'un exemple de réalisation, faite en relation avec les dessins ci-annexés dans lesquels, outre les figures 1 à 4 déjà décrites - la figure 5 est un schéma de principe d'un dispositif d'extraction suivant l'invention, - la figure 6 est un tableau illustrant le fonctionnement d'un élément de ce dispositif appelé séquenceur d'états de sélection, - les figures 7 (7A, 7B, 7C), 8 (8A, 8B, 8C), 9 (9A, 9B, 9C) sont des chronogrammes destinés à illustrer le fonctionnement de ce dispositif d'extraction pour différents cas de figure choisis à titre d'exemple.
Sur la figure 5, les éléments binaires constitutifs du train numérique incident, c'est-à-dire, dans l'exemple considéré, d'un train numérique structuré en trames STM de débit D sont appliqués à un démultiplexeur 1 permettant, de façon connue, de diviser ce train en "n" trains de débit réduit, égal à D/n, "n" étant, à titre d'exemple, pris égal à 4.
Les mots successifs de quatre éléments binaires obtenus en sortie du démultiplexeur 1 sont transférés dans un registre 2, sous la commande d'un signal d'horloge QCK de rythme obtenu par division par quatre du rythme D récupéré dans un circuit 3 de récupération de rythme opérant à partir du train numérique incident et commandant en outre le démultiplexeur 1.
Avant écriture d'un nouveau mot dans le registre 2, le mot précédemment écrit dans ce registre est transféré dans un registre 4 de quatre éléments binaires, également commandé par le signal QCK.
Avant écriture d'un nouveau mot dans le registre 4, l'élément binaire de poids faible (ou reçu depuis le plus de temps sur la trame
STM incidente) du mot précédemment écrit dans ce registre est transféré dans un registre 5, en l'occurrence à un seul élément binaire, également commandé par le signal QCK.
STM incidente) du mot précédemment écrit dans ce registre est transféré dans un registre 5, en l'occurrence à un seul élément binaire, également commandé par le signal QCK.
L'ensemble formé par les registres 2, 4, 5 forme ainsi un registre à décalage de neuf éléments binaires commandé au rythme réduit D/4 apte à mémoriser temporairement neuf éléments binaires consécutifs du train numérique incident.
Les registres 2, 4 et 5 sont en outre validés par un signal de commande WDTEN issu d'un circuit 6 de détection d'emplacements temporels affectés à des octets d'insertion systématique (c'est-à-dire à des octets P, X, Y ou à des octets de SOH) opérant à partir de la trame STM indicente et du signal QCK.
Le signal WDTEN est ainsi destiné à assurer une validation des registres 2, 4, 5 lors des emplacements temporels affectés à des octets d'information ou à des octets Z, et une invalidation de ces registres lors des emplacements temporels affectés à des octets d'insertion systématique.
Ce circuit 6 ne sera pas décrit de façon détaillée, étant de conception relativement simple une fois connue la structure de trame en cause, et ne constituant pas en lui-meme l'objet de la présente demande.
Soient A3A2A1AO d'une part, et B3B2B1BO d'autre part les sorties respectives des registres 2 et 4 sur lesquelles sont délivrées à un instant quelconque défini par le signal de rythme réduit QCK, dit instant-quartet, des mots de quatre éléments binaires, ou quartets, stockés respectivement dans ces registres. Soit en outre CO la sortie du registre 5 sur laquelle est délivré au meme instant l'élément binaire stocké dans le registre 5.
Soient par ailleurs D d'une part, et Db, puis D d'autre part
a c les octets d'information encadrant un octet Z, et
Da7Da6Da5Da4Da3Da2DaîDao Z7ZsZsZ4Z3Z2Z1Zo) Db7Db6Db5Db4Db3Db2DblDbos
Dc7Dc6Dc5Dc4Dc3Dc2Dc1Dc0 les éléments binaires constitutifs de ces octets.
On notera que des indices, ou poids, croissants correspondent à l'ordre de réception des éléments binaires sur le train numérique incident.
Le dispositif d'extraction représenté sur la figure 5 comporte un moyen de sélection 7 qui forme des quartets à partir des éléments binaires disponibles sur les sorties A3 à Ag, B3 à Bg et CO. Un quartet formé par ce moyen de sélection est ainsi formé soit du quartet stocké dans le registre 2, soit d'un quartet formé pour partie d'un ou plusieurs éléments binaires stockés dans le registre 2 et pour partie d'un ou plusieurs éléments binaires stockés dans le registre 4, soit d'un quartet formé pour partie d'un ou plusieurs éléments binaires stockés dans le registre 2, pour partie d'un ou plusieurs éléments binaires stockés dans le registre 4, et pour partie de l'élément binaire stocké dans le registre 5.
Le moyen de sélection 7 est pour cela commandé par un élément 7' appelé séquenceur d'états de sélection qui détermine la succession des états de sélection du moyen de sélection 7, de façon telle que ce moyen de sélection passe d'un état de sélection dit antérieur, à un état de sélection dit transitoire, lorsque les éléments binaires stockés dans le registre à décalage 2, 4 sont pour partie des éléments binaires constitutifs d'un octet Z et de l'octet d'information Db suivant cet octet Z, plus précisément lorsque le quartet stocké dans le registre 2 est le quartet d'information Db7Db6Db5Db4 et celui stocké dans le registre 4 le quartet Z3Z2Z1Zg, puis de cet état de sélection transitoire, à un état de sélection dit suivant, lorsque les éléments binaires stockés dans le registre à décalage 2, 4 sont entièrement des éléments binaires constitutifs de l'octet d'information suivant l'octet Z considéré, plus précisément lorsque les quartets stockés dans les registres 2 et 4 sont respectivement les quartets Db3Db2DblDbo et Db7Db6DbSDb4
Le passage de l'état de sélection antérieur à l'état de sélection transitoire est destiné à permettre la suppression, soit des éléments binaires Z1 et ZO, soit de l'élément binaire ZO seul, suivant que la ligne considérée de la trame incidente est justifiée ou non.
Le passage de l'état de sélection antérieur à l'état de sélection transitoire est destiné à permettre la suppression, soit des éléments binaires Z1 et ZO, soit de l'élément binaire ZO seul, suivant que la ligne considérée de la trame incidente est justifiée ou non.
Le passage de l'état de sélection transitoire à l'état de sélection suivant est destiné à éviter la répétition, suivant le cas, soit des éléments binaires d'information consécutifs Db7 et Db6, soit de l'élément binaire d'information Db7 seul, sélectionnés respectivement en remplacement, soit des éléments binaires ZO et Z1, soit de l'élément binaire ZO seul.
Le séquenceur d'états de sélection 7' reçoit en l'occurrence quatre signaux logiques de commande, appelés ZPlL, B2N1J, PHSHl,
PHSHO.
PHSHO.
Le signal ZP1L est un signal obtenu à partir d'un signal ZLSC de détection d'emplacements temporels occupés, dans la trame incidente, par un octet Z, délivré par le circuit 6. Le signal ZLSC est en l'occurrence tel que si l'octet suivant l'octet Z est un octet d'information (ce qui correspond à une succession d'octets :Da, Z,
Db, Dc telle que considérée jusqu'ici), ce signal ZLSC présente une impulsion à l'instant-quartet où le quartet Z7Z6Z5Z4 I est présent dans le registre 2, et que si l'octet suivant l'octet Z est un octet de service, c 'est-à-dire un octet de SOH (ce qui correspond à une succession d'octets : Das Z, SOH, Db, Dc, et peut se produire pour une forme du conteneur VC4 s'éloignant de la forme dite nominale de ce conteneur illustrée sur les figures 3 et 4 et obtenue en l'absence de justification du conteneur VC4 par rapport à l'unité de multiplexage
AU4) ce signal ZLSC présente une impulsion à l'instant-quartet après celui où le quartet Z7Z6Z5Z4 est présent dans le registre 2.
Db, Dc telle que considérée jusqu'ici), ce signal ZLSC présente une impulsion à l'instant-quartet où le quartet Z7Z6Z5Z4 I est présent dans le registre 2, et que si l'octet suivant l'octet Z est un octet de service, c 'est-à-dire un octet de SOH (ce qui correspond à une succession d'octets : Das Z, SOH, Db, Dc, et peut se produire pour une forme du conteneur VC4 s'éloignant de la forme dite nominale de ce conteneur illustrée sur les figures 3 et 4 et obtenue en l'absence de justification du conteneur VC4 par rapport à l'unité de multiplexage
AU4) ce signal ZLSC présente une impulsion à l'instant-quartet après celui où le quartet Z7Z6Z5Z4 est présent dans le registre 2.
Le signal ZP1L présente en l'occurrence une impulsion à un instant-quartet dit de transition, pour lequel le quartet Z3Z2Z1Z0 est présent dans le registre 4, et est obtenu en sortie d'un circuit de génération 8 qui reçoit les signaux ZLSC et QCK.
Le signal B2N1J est un signal indiquant si la ligne en cours de réception est justifiée ou non, c'est-à-dire si l'élément binaire Z1 considéré est un élément binaire de remplissage ou un élément binaire d'information. Le signal B2NlJ présente en l'occurrence une impulsion, à un instant-quartet de transition, lorsque la ligne correspondante de la trame incidente est justifiée, et ne présente pas d'impulsion dans le cas contraire.
Le signal B2N1J est délivré par un circuit de génération 9 qui reçoit lui-même, outre les signaux ZLSC et QCK, un signal JUSTF délivré par un circuit 10 de détection de justification, opérant de façon classique et non redécrite ici, à partir des octets X prélevés sur la trame incidente grâce à un signal XSC de détection d'emplacements temporels occupés par les octets X, ce signal B C étant fourni par le circuit 6.
Les signaux PHSHO et PHSH1 constituent respectivement l'élément binaire de poids faible et l'élément binaire de poids fort, du nombre binaire à deux chiffres, noté PHSH, résultat, à un instant-quartet de transition, repéré tTt de l'addition binaire de deux nombres binaires, dont l'un, noté JUST, a pour élément binaire de poids fort le signal
JUSTF et pour élément binaire de poids faible le signal complémentaire du signal JUSTF, référencé NJUSTF, et dont l'autre a pour valeur la valeur du nombre binaire PHSH à un instant-quartet antérieur, repéré tu,1.
JUSTF et pour élément binaire de poids faible le signal complémentaire du signal JUSTF, référencé NJUSTF, et dont l'autre a pour valeur la valeur du nombre binaire PHSH à un instant-quartet antérieur, repéré tu,1.
Le circuit 11 de génération des signaux PHSH1 et PHSHO comporte ainsi un additionneur binaire 12 qui reçoit sur des entrées repérées
E1 et Eo respectivement les signaux JUSTF et NJUSTF, et sur des entrées, repérées F1 et Fg, respectivement les signaux PHSH1 et PHSHO issus d'un circuit à mémoire 13, qui reçoit lui-même les signaux de sortie de l'additionneur, repérés respectivement PHS1 (poids fort) et
PHSO (poids faible) et qui restitue ces signaux à l'instant de transition suivant, le circuit à mémoire 13 étant à cette fin commandé par les signaux ZLSC et QCK.
E1 et Eo respectivement les signaux JUSTF et NJUSTF, et sur des entrées, repérées F1 et Fg, respectivement les signaux PHSH1 et PHSHO issus d'un circuit à mémoire 13, qui reçoit lui-même les signaux de sortie de l'additionneur, repérés respectivement PHS1 (poids fort) et
PHSO (poids faible) et qui restitue ces signaux à l'instant de transition suivant, le circuit à mémoire 13 étant à cette fin commandé par les signaux ZLSC et QCK.
Le tableau de la figure 6 indique, pour les différentes combinaisons possibles pour les états logiques des signaux PHSHl,
PHSHO, ZP1L, B2N1J, les différents états de sélection pour le moyen de sélection 7, chacun d'eux étant indiqué par la succession des sorties des registres 2, 4, 5 sélectionnées pour cet état, cette succession étant donnée dans un ordre qui, de la droite vers la gauche, correspond à l'ordre de réception des éléments binaires d'information sur le train numérique incident.
PHSHO, ZP1L, B2N1J, les différents états de sélection pour le moyen de sélection 7, chacun d'eux étant indiqué par la succession des sorties des registres 2, 4, 5 sélectionnées pour cet état, cette succession étant donnée dans un ordre qui, de la droite vers la gauche, correspond à l'ordre de réception des éléments binaires d'information sur le train numérique incident.
Les figures 7 (7A, 7B, 7C), 8 (8A, 8B, 8C), 9 (9A, 9B, 9C) illustrent la forme de différents signaux de commande intervenant dans le schéma de la figure 5, ainsi que la progression d'une suite d'éléments binaires formant les octets successifs Da, Z, Db, Dc au cours de leur traitement par ce dispositif, pour certaines lignes de ce tableau prises à titre d'exemple.
Pour la description des figures 6 à 9 on considérera, à titre d'exemple, que - le signal ZP1L prend le niveau logique 1 au cours d'un instant-quartet de transition tTs et le niveau logique O en dehors d'un instant-quartet de transition, - le signal B2N1J prend le niveau logique 1, au cours d'un instant-quartet de transition, lorsque la ligne en cours de réception est justifiée, et le niveau logique 0, soit en dehors d'un instant-quartet de transition, soit, au cours d'un instant-quartet de transition, lorsque la ligne en cours de réception est non justifiée, - le signal JUSTF prend le niveau logique 1 dans le cas d'une ligne en cours de réception justifiée, et le niveau logique O dans le cas d'une ligne en cours de réception non justifiée.
Avant de décrire plus en détail ces différents cas de figure, on notera que ce dispositif d'extraction doit en outre fournir un signal, repéré WMTEN, destiné à assurer une validation ou une invalidation du quartet obtenu en sortie du moyen de sélection 7, pour 1 'instant-quartet tT 1-
La figure 7 (7A, 7B, 7C) correspond à un cas d'invalidation ; il s'agit du cas où l'état antérieur audit état transitoire est l'état A3A2AlAo, c'est-à-dire du cas où le quartet délivré par le moyen de sélection est uniquement formé d'éléments binaires pris dans le registre 2.On remarque en effet qu'en pareil cas le quartet qui serait obtenu en sortie du moyen de sélection, à défaut d'une telle invalidation, à l'instant-quartet tu,1, serait formé du quartet Z3Z2Z1Zg dont les éléments binaires Z1Zg, ou Z1 seul, suivant que la ligne en cours de réception est justifiée ou non, sont à supprimer.
La figure 7 (7A, 7B, 7C) correspond à un cas d'invalidation ; il s'agit du cas où l'état antérieur audit état transitoire est l'état A3A2AlAo, c'est-à-dire du cas où le quartet délivré par le moyen de sélection est uniquement formé d'éléments binaires pris dans le registre 2.On remarque en effet qu'en pareil cas le quartet qui serait obtenu en sortie du moyen de sélection, à défaut d'une telle invalidation, à l'instant-quartet tu,1, serait formé du quartet Z3Z2Z1Zg dont les éléments binaires Z1Zg, ou Z1 seul, suivant que la ligne en cours de réception est justifiée ou non, sont à supprimer.
Le cas de figure illustré sur la figure 7 (7A, 7B, 7C) correspond en outre, à titre d'exemple, à la réception d'une ligne non justifiée, auquel cas, à l'instant-quartet de transition tT les signaux ZP1L et B2N1J prennent respectivement les valeurs 1 et 0, et le nombre PHSH la valeur 01, (la valeur antérieure du nombre binaire
PHSH étant en effet alors, comme indiqué à la première ligne du tableau de la figure 6, 00, et la valeur du nombre binaire JUST étant, à l'instant t T considéré, 01). L'état de sélection transitoire est alors, comme indiqué par la cinquième ligne de ce tableau, l'état B3B2
B1A3, permettant d'obtenir en sortie du moyen de sélection 7 et comme indiqué par la figure 7 (7A, 7B, 7C), le quartet Z3Z2Z1 Db7.
PHSH étant en effet alors, comme indiqué à la première ligne du tableau de la figure 6, 00, et la valeur du nombre binaire JUST étant, à l'instant t T considéré, 01). L'état de sélection transitoire est alors, comme indiqué par la cinquième ligne de ce tableau, l'état B3B2
B1A3, permettant d'obtenir en sortie du moyen de sélection 7 et comme indiqué par la figure 7 (7A, 7B, 7C), le quartet Z3Z2Z1 Db7.
Le nombre PHSH conserve la valeur 01 ainsi acquise jusqu'à l'instant-quartet de transition de la ligne suivante, période pendant laquelle les signaux ZP1L et B2N1J sont tous les deux à l'état logique 0, l'état de sélection étant alors celui indiqué par la quatrième ligne du tableau, à savoir B2BlBo A3. Dans ces conditions, le quartet délivré en sortie du moyen de sélection à l'instant tT+1 est le quartet Db6Db5Db4Db3, ce qui montre bien que la succession des éléments binaires d'information est correctement assurée en sortie du moyen de sélection 7.
La figure 8 (8A, 8B, 8C) illustre un cas de figure ne nécessitant pas une telle invalidation par le signal WMTEN, et correspondant, à titre d'exemple, à un état de sélection antérieur constitué par l'état de sélection B2B1BO A3 et à la réception d'une ligne justifiée.
Dans ce cas les signaux ZP1L et B2N1J prennent respectivement, à l'instant-quartet de transition tT concerné, les valeurs 1 et 1, et le nombre PHSH la valeur 11 (résultat de l'addition de la valeur 10 représentant le nombre JUST et de la valeur 01 représentant, comme indiqué par la troisième ligne du tableau la valeur précédente du nombre PHSH) d'où la sélection de l'état transitoire B2 A3A2A1, comme indiqué à la dernière ligne du tableau, et l'obtention en sortie du moyen de sélection 7 du quartet Z2 Db7Db6Db5.
L'état de sélection suivant obtenu pour les valeurs 0, 0 des signaux ZP1L, B2N1J, est, comme indiqué à la dixième ligne du tableau, l'état Bg A3A2A1 permettant en particulier, à l'instant tT+1, l'obtention du quartet Db4Db3Db2Dbl
L'utilité du registre 5, c'est-à-dire de la sortie C du
o registre à décalage 2, 4, 5 apparaît sur le cas de figure illustré par la figure 9 (9A, 9B, 9C) où l'état de sélection à l'instant tut 2 antérieur à l'instant tT 1 est l'état Bg A3A2A1 permettant l'obtention, à cet instant, en sortie du moyen de sélection 7, du quartet D ao Z7Z6Z5.
L'utilité du registre 5, c'est-à-dire de la sortie C du
o registre à décalage 2, 4, 5 apparaît sur le cas de figure illustré par la figure 9 (9A, 9B, 9C) où l'état de sélection à l'instant tut 2 antérieur à l'instant tT 1 est l'état Bg A3A2A1 permettant l'obtention, à cet instant, en sortie du moyen de sélection 7, du quartet D ao Z7Z6Z5.
Dans ce cas, qui nécessite également une invalidation du quartet de sortie du moyen de sélection à l'instant tT,1, la nouvelle valeur du nombre PHSH à l'instant transitoire t T est 01 (résultat de l'addition de la valeur 1l représentant le nombre binaire PHSH à l'instant précédent et de la valeur 10 représentant le nombre binaire
JUST à cet instant) d'où un état de sélection transitoire CO B3B2 A3 comme indiqué à la sixième ligne du tableau, permettant l'obtention, en sortie du moyen de sélection 7, du quartet Z4Z3Z2 Db7, alors que si la sortie CO n'était pas prévue, le quartet obtenu serait Z3Z2 Db7, ce qui correspondrait à une perte de l'élément binaire d'information Z4.
JUST à cet instant) d'où un état de sélection transitoire CO B3B2 A3 comme indiqué à la sixième ligne du tableau, permettant l'obtention, en sortie du moyen de sélection 7, du quartet Z4Z3Z2 Db7, alors que si la sortie CO n'était pas prévue, le quartet obtenu serait Z3Z2 Db7, ce qui correspondrait à une perte de l'élément binaire d'information Z4.
Le signal WMTEN est en l'occurrence issu d'un circuit 14 qui reçoit d'une part les signaux PHSHl, PHSHO, et JUSTF et d'autre part les signaux ZLSC, QCK et WDTEN, de façon à réaliser, outre les commandes d'invalidation propres au signal WDTEN, une commande d'invalidation supplémentaire lorsque, à un instant-quartet tT,1 déterminé au moyen des signaux ZLSC et QCK, les signaux PHSH1 et PHSHO sont soit tous les deux à l'état logique 0, quel que soit l'état du signal JUSTF, ce qui correspond à l'état de sélection A3A2A1AO, soit tous les deux, ainsi que le signal JUSTF, à l'état logique 1 ce qui correspond à l'état de sélection Bg A3A2A1 et au cas de réception d'une ligne justifiée.
Ce signal WMTEN est utilisé pour commander un circuit de validation 15 qui reçoit les quartets disponibles sur les sorties, notées S3 à SO, du moyen de sélection 7 et qui fournit ainsi, sur ses sorties, notées SM3 à SMO, des quartets dits d'information formés uniquement d'éléments binaires d'information.
Claims (6)
1/ Dispositif d'extraction d'éléments binaires d'information d'une structure de trame déterminée comportant, outre des emplacements temporels réservés à la transmission de signaux d'information, des emplacements temporels réservés à la transmission de signaux auxiliaires, caractérisé en ce qu'il comporte - des moyens de division (1) pour diviser le train numérique incident, de débit D, en "n" trains numériques de débit réduit D/n, - des moyens de mémorisation (2, 4, 5) pour mémoriser au moins 2n+(m-1) éléments binaires consécutifs du train numérique incident obtenus en sortie desdits moyens de division, où m désigne le nombre maximum d'éléments binaires auxiliaires consécutifs susceptibles de se trouver dans le train numérique incident, avec m C n, - des moyens de sélection (7) pour sélectionner, à chaque instant défini par le rythme réduit D/n, "n" éléments binaires parmi les éléments binaires contenus dans lesdits moyens de mémorisation, et - des moyens (7') de commande desdits moyens de sélection, de façon à mettre ceux-ci dans un état de sélection dit transitoire lorsque, à un instant défini par le rythme réduit, dit instant transitoire, lesdits moyens de mémorisation contiennent pour partie des éléments binaires d'information et pour partie des éléments binaires auxiliaires et que la conservation de l'état de sélection antérieur entraînerait la sélection d'au moins un élément binaire auxiliaire, ledit état transitoire étant déterminé de façon à assurer le remplacement desdits éléments binaires auxiliaires par des éléments binaires d'information occupant des emplacements consécutifs, puis, à l'instant suivant défini par le rythme réduit, dans un état de sélection suivant, de façon à éviter une répétition desdits éléments binaires d'information de remplacement, ledit état de sélection suivant devenant ensuite état antérieur pour l'instant de transition suivant rencontré au cours de la réception du train numérique incident.
2/ Dispositif selon la revendication 1, caractérisé en ce qu'il comporte en outre des moyens (14) pour délivrer un signal dit d'invalidation de la sortie desdits moyens de sélection, si ledit état de sélection antérieur entrasse à l'instant dit antérieur, la sélection d'au moins un élément binaire auxiliaire.
3/ Dispositif selon l'une des revendications 1 et 2, caractérisé en ce que, ladite structure de trame comportant, outre des emplacements réservés à la transmission d'éléments binaires auxiliaires consécutifs en nombre maximum égal à m, avec m C n, des emplacements réservés à la transmission d'éléments binaires auxiliaires consécutifs en nombre multiple de n, il comporte en outre des moyens (6) pour inhiber la mémorisation desdits éléments binaires auxiliaires consécutifs en nombre égal à n ou multiple de n.
4/ Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que, les éléments binaires du train numérique incident étant regroupés en octets, et ladite structure de trame comportant au moins un octet dit octet Z, dont le huitième élément binaire ZO est un élément binaire dit de remplissage et le septième élément binaire Z1 un élément binaire dit d'opportunité de justification, la valeur n est choisie égale à 4, lesdits moyens de mémorisation comportant un registre à décalage commandé par ledit rythme réduit et apte à mémoriser neuf éléments binaires consécutifs du train numérique incident, les positions d'éléments binaires de ce registre à décalage, dans lesquelles sont respectivement stockés des éléments binaires du train numérique incident dans leur ordre de réception sur ce train, étant notées A3A2A1A0 B3B2BlBoCo, et un instant transitoire étant défini par la présence dans les positions d'éléments binaires B3 à Bg du quartet correspondant à la deuxième moitié de l'octet Z et comportant les éléments binaires Z1 et ZO.
5/ Dispositif selon la revendication 4, caractérisé en ce que les différents états de sélection transitoires possibles pour les moyens de sélection sont A3A2AlAO
3B2B1 A3
CO B3B2 A3
B2B1 A3A2
B3B2 A3A2
B1 A3A2A1
B2 A3A2A1 et les différents états de sélection non transitoires, ou permanents A3A2A1Ao
B2B1BO A3
B1BO A3A2
Bo A3A2A1 6/ Dispositif selon l'une des revendications 4 et 5, caractérisé en ce que lesdits moyens de commande comportent un séquenceur d'états de sélection comportant lui-même des moyens pour associer à chacun desdits états de sélection une combinaison unique d'états logiques de quatre signaux logiques, dont deux forment un nombre binaire dont la valeur définit de façon unique la succession d'un état de sélection transitoire et de son état de sélection suivant et dont les deux autres permettent de distinguer l'état de sélection transitoire de son état de sélection suivant dans ladite succession.
7/ Dispositif selon la revendication 6, caractérisé en ce que ladite valeur de nombre binaire est obtenue par addition à sa valeur antérieure, d'un nombre binaire formé au moyen de deux signaux logiques complémentaires dont l'un indique l'état, justifié ou non, de la trame entre deux instants de transition consécutifs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9109748A FR2680062A1 (fr) | 1991-07-31 | 1991-07-31 | Dispositif d'extraction d'elements binaires d'information d'une structure de trame determinee. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9109748A FR2680062A1 (fr) | 1991-07-31 | 1991-07-31 | Dispositif d'extraction d'elements binaires d'information d'une structure de trame determinee. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2680062A1 true FR2680062A1 (fr) | 1993-02-05 |
Family
ID=9415783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9109748A Pending FR2680062A1 (fr) | 1991-07-31 | 1991-07-31 | Dispositif d'extraction d'elements binaires d'information d'une structure de trame determinee. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2680062A1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0374436A2 (fr) * | 1988-12-23 | 1990-06-27 | Robert Bosch Gmbh | Méthode et dispositif pour adapter la fréquence d'horloge en technique de télécommutation numérique |
| EP0422443A2 (fr) * | 1989-10-13 | 1991-04-17 | Alcatel SEL Aktiengesellschaft | Multiplexeur et démultiplexeur, notamment pour réseaux de transmission d'informations sur une hiérarchie synchrone de signaux numériques |
| EP0435130A1 (fr) * | 1989-12-27 | 1991-07-03 | Alcatel Cit | Dispositif d'insertion d'éléments binaires d'information dans une structure de trame déterminée |
-
1991
- 1991-07-31 FR FR9109748A patent/FR2680062A1/fr active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0374436A2 (fr) * | 1988-12-23 | 1990-06-27 | Robert Bosch Gmbh | Méthode et dispositif pour adapter la fréquence d'horloge en technique de télécommutation numérique |
| EP0422443A2 (fr) * | 1989-10-13 | 1991-04-17 | Alcatel SEL Aktiengesellschaft | Multiplexeur et démultiplexeur, notamment pour réseaux de transmission d'informations sur une hiérarchie synchrone de signaux numériques |
| EP0435130A1 (fr) * | 1989-12-27 | 1991-07-03 | Alcatel Cit | Dispositif d'insertion d'éléments binaires d'information dans une structure de trame déterminée |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0440128B1 (fr) | Interface de restructuration de trames pour trains numériques multiplexés par multiplexage temporel d'affluents numériques à différents débits | |
| US5091907A (en) | Multiplexer and demultiplexer, particularly for information transmission networks with a synchronous hierarchy of the digital signals | |
| US5263057A (en) | Method of reducing waiting time jitter | |
| EP0559649A1 (fr) | Procede et appareil pour transferer une charge utile de donnes provenant d'un premier signal de reseau optique pratiquement synchone (sonet) vers un signal de sonet ayant une frequence differente | |
| FR2492203A1 (fr) | Systeme de memorisation et de restitution de donnees numeriques sur magnetoscopes | |
| CA2038519C (fr) | Unite de commutation elementaire pour equipement de brassage de trains numeriques multiplexes par multiplexage temporel d'affluents numeriques a differents debits | |
| FR2482807A1 (fr) | Dispositif d'interface pour la reception de signaux pcm ou signaux modules par impulsion | |
| EP0435130B1 (fr) | Dispositif d'insertion d'éléments binaires d'information dans une structure de trame déterminée | |
| FR2729030A1 (fr) | Procede de reconfiguration dynamique d'un signal presentant un entrelacement temporel, recepteur et signal correspondants | |
| US6188685B1 (en) | Synchronous digital transmission system | |
| FR2771573A1 (fr) | Element de commutation de paquets a memoires tampons | |
| FR2531588A1 (fr) | Systeme multiplex numerique du quatrieme ordre pour la transmission d'un certain nombre de signaux numeriques a un debit binaire nominal de 44.736 kbits/sec. | |
| FR2543770A1 (fr) | Procede et systeme de condensation de donnees d'images binaires | |
| EP0300942B1 (fr) | Système de commutation de paquets de données à priorités | |
| CA2045882C (fr) | Circuit de decodage de codes convolutionnels pour l'execution de l'etape de stockage et d'exploration inverse des chemins survivants d'un algorithme de viterbi | |
| CA1308449C (fr) | Dispositif de retard d'au moins un train de donnees binaires a haut debit | |
| FR2533737A1 (fr) | Reseau de resolution de l'algorithme de l'element le moins recemment utilise | |
| FR2680062A1 (fr) | Dispositif d'extraction d'elements binaires d'information d'une structure de trame determinee. | |
| FR2514590A1 (fr) | Procede de multiplexage temporel d'informations sur un support de transmission et dispositifs pour la mise en oeuvre de ce procede | |
| GB1336542A (en) | System for tranferring information | |
| EP0690623B1 (fr) | Procédé et dispositif d'insertion de données asynchrones sur un signal numérique | |
| FR2684825A1 (fr) | Procede de justification. | |
| EP0020980A2 (fr) | Dispositif d'affichage par segments | |
| EP0054490A1 (fr) | Procédé et dispositif pour permettre l'échange d'information entre des systèmes de traitement d'information à vitesses de traitement différentes | |
| EP0045680A1 (fr) | Procédé de transcodage d'informations et système de transmission utilisant un tel procédé |